JPH11330969A - 導通線路をもった電圧分割回路及び導通線路を形成する方法 - Google Patents

導通線路をもった電圧分割回路及び導通線路を形成する方法

Info

Publication number
JPH11330969A
JPH11330969A JP11118122A JP11812299A JPH11330969A JP H11330969 A JPH11330969 A JP H11330969A JP 11118122 A JP11118122 A JP 11118122A JP 11812299 A JP11812299 A JP 11812299A JP H11330969 A JPH11330969 A JP H11330969A
Authority
JP
Japan
Prior art keywords
line
voltage
dividing circuit
voltage dividing
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11118122A
Other languages
English (en)
Inventor
Shivaling S Mahant-Shetti
エス.マハント − シェッティ シバリング
John W Fattaruso
ダブリュ.ファッタルソ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11330969A publication Critical patent/JPH11330969A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 デジタル−アナログコンバータに用いる電圧
分割回路においてなるべく正確な分割電圧を出力すると
共に、そのサイズを小さくすること。 【解決手段】 電圧分割回路を形成するメアンダ線路を
もった導通線路の電圧レベルを画定する各位置におい
て、導通線路は接合領域(22、23または24)と呼
ばれる拡張された領域が設けられ、全ての接合領域の中
心は隣接する接合領域の中心から同一距離にあり、接合
領域は導通線路の直線部分に沿って所定の間隔に配置さ
れ、各接合領域はそれから延長する金属パッチ29をも
ち、金属パッチはデジタル−アナログコンバータのスイ
ッチ素子に結合される導通プラッグ21に結合されるよ
うにされ、前記接合領域は電圧分割回路の精度を高める
ため変更可能になっており、接合領域を隣接の接合領域
から同一距離にして、スイッチ素子を含むセルを正方形
の形状にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に集積回路に
用いる導通線路をもった電圧分割回路、及び導通線路を
形成する方法に関し、特に集積回路デジタル−アナログ
コンバータに用いる、導通線路をもった電圧分割抵抗接
続回路、及び導通線路上の多数の位置の間に同じ抵抗を
形成する方法に関する。デジタル入力ワードに応答し
て、アドレス論理回路が、酸化金属半導体(MOS)ス
イッチを選択する。該選択されたスイッチは前記電圧分
割抵抗接続回路上の、前記デジタル入力ワードに対応し
た電圧レベルをもつ選択された位置に接続された入力端
子をもつ。この構成はFLASHデジタル−アナログコ
ンバータ及びFLASHデジタル−アナログコンバータ
を組み込んだ装置に用いられる。
【0002】
【従来の技術】デジタル−アナログコンバータ10の概
略回路図が図1に示される。一連の抵抗11‘が電圧分
割抵抗接続11を構成する。抵抗接続11は、抵抗接続
の各抵抗間に一連の電圧レベルを与える。スイッチ12
が前記抵抗接続により決められる各電圧レベルと出力端
子15の間に設けられる。復号器13には、デジタル入
力信号群(またはワード)が与えられる。復号器13は
選択された1つのスイッチ12に駆動信号を与える。こ
の駆動信号の与えられる選択されたスイッチ12は、そ
の入力端子に与えられる電圧レベルが前記デジタル入力
信号の大きさに対応したものである。選択されたスイッ
チ12はその入力電圧レベルをデジタルーアナログコン
バタユニットの出力端子15に与える。このようにし
て、デジタル入力信号が、入力デジタル信号ワードに対
応した(nアナログ)信号電圧レベルVOUTに変換され
る。
【0003】4または5ビットのような少数の論理ビッ
トに応答する集積回路デジタル−アナログコンバータユ
ニットは、単一の直列路の抵抗接続により実現できる。
抵抗要素は、通常ポリシリコンまたは金属の線を用いて
構成される。しかし、デジタル−アナログコンバータが
多数のデジタルビットに応答するときは、それを実現す
る構造は集積回路記憶ユニットに類似する。2次元また
は3次元の復号器構造が、デジタル入力ワードに対応し
た電圧レベルに結合されたスイッチにアクセスするのに
使用される。このデジタル−アナログコンバータ配列は
一般にメアンダ(meander)と呼ばれる並列及び前後パ
ス(parallel, back-and-forth path)に配列された抵
抗路を必要とする。電圧分割接続は多数の抵抗要素を必
要とするので、抵抗路の全長は非常に長くなる。金属路
の使用が、適当な電力消費と良好な周波数応答をもった
電圧分割接続の構成のための最良の材料選択である。
【0004】デジタル−アナログコンバータの変換特性
の直線性は電圧分割接続を構成する全ての抵抗要素の均
一性に依存する。メアンダの各横方向直線路にある抵抗
要素はそのメアンダ路を反転したときの要素と同様でな
ければならない。この問題の1つの可能な解決方法が米
国特許第5,534,862号に開示されている。この
文献の方法は、電圧分割接続およびスイッチのアクセス
点にある各セル(直線配列セルおよび末端セル)が、抵
抗接続を構成する金属路に少なくとも1つの直角の曲が
りを含むことを確実にすることである。そこで、方向の
反転は、前記路の曲がりを方向変換することにより、比
較的小さな抵抗誤差をもって実現できる。この方法の実
行に必要なセルの領域は、このコンバータユニットを組
み立てるためのプロセス、設計規則(process design r
ules)に必要とするよりも大きい。しかし、配列の大き
さは、材料の厚みやエッチングの処理の変動(process
gradients of material thickness and etching)が、
配列の一方の側と他方の側における抵抗要素の不均等を
招くので最小にすべきである。このデジタル−アナログ
コンバータの全体の累積する非直線性(INL)を生じ
る不均等は、配列の寸法を減少することができれば、改
善されるであろう。
【0005】それ故、集積回路デジタル−アナログコン
バータに使用する電圧分割回路について、電圧分割回路
の各抵抗要素が実質的に同じ(抵抗)値をもつようにす
ることが必要であると思われる。電圧分割回路は、セル
(スイッチ要素を含む)の最高の密度およびそれによる
デジタル−アナログコンバータユニットの集積回路の最
小領域をもつべきである。
【0006】
【発明の概要】上記および他の特徴は、本発明により正
方形の形状をもったスイッチ配列の結合された電圧分割
回路を設けることにより達成できる。電圧分割回路は抵
抗線路を含み、該抵抗線路の電圧レベルが画定される位
置に拡張領域または接合領域が設けられる。前記拡張領
域または接合領域はメアンダ回路のコーナ部及び抵抗線
路の非コーナ部または直線部の位置に設けられる。これ
らの拡張領域または接合領域は、第1の近似において同
じ抵抗をもった要素の接続を与える。好ましい実施例に
おいて、電圧分割回路上の接合領域は、デジタル−アナ
ログコンバータユニットの正確な電圧レベルを与える。
抵抗線路の各電圧レベルは、抵抗線路の拡張領域にトリ
ム部分を設けることにより高い精密度をもって等しくす
ることができる。セルの正方形形状は、電圧分割回路と
関連するスイッチ要素が集積回路基板上で最小の領域を
占めることを可能にする。
【0007】本発明の上記、及び他の特徴は図面を参照
する以下の記載を読むことにより理解されるであろう。
【0008】
【好ましい実施例の説明】図面の詳細な説明 図1は従来技術に関連して説明した。次に図2を参照す
ると、本発明により集積回路に実現した正確な電圧分割
抵抗接続が示される。電圧レベルは抵抗材料20の線路
に近接して位置する導通プラッグ21における電圧レベ
ルにより決められる。導通プラッグ21は金属パッチ2
9により抵抗材料20の線路に結合される。各導通プラ
ッグ21に関連して抵抗材料の線路上に接合領域(2
2、23、または24)が設けられる。好ましい実施例
において、図2に点線で示されるように、接合領域(2
2、23、及び24)は抵抗線路20の直角方向境界及
び金属パッチ29を越えて延長して、一般に延長した8
角形の構造(22、23、及び24)を完成している。
延長した8角形の構造(22、23、及び24)はコー
ナ部において同じ方向、すなわち導通材料の線路に直角
な方向に向いている。この構造は図2において点線で示
される。電圧分割回路の両端に電位1ボルトを印加した
場合について、各導通プラッグ21の間の電圧差が図2
に示される。等電位線が図2に線25により示される。
【0009】次に図3、図4、図5を参照すると、非コ
ーナ接合領域22、第1コーナ接合領域23及び第2コ
ーナ接合領域24がそれぞれ示される。各図面はまた、
等電位線25を含む。再び、図3、図4、図5を参照す
ると、好ましい実施例において、8角形の接合領域は導
通線路の幅により決められる2つの対向する第1の側面
をもつ。第1の側面に直角の2つの対向する第2の側面
は、金属パッチ29の幅により決められる寸法をもつ。
残りの4つの側面は、金属パッチ29と導通線路20に
ほぼ45°の角度で交差する。8角形構造の非境界部分
は図3、図4、図5において点線で示される。
【0010】次に図6を参照すると、改良された電圧分
割回路60が示される。図6において、非コーナ接合領
域62は、金属パッチ29の反対側の境界部において導
通材料の線路201から延長した部分をもつ。導通プラ
ッグ間の電位差が図2における電圧差と比較のため、電
圧分割回路の両端に1ボルトを印加した場合について示
される。
【0011】次に図7を参照すると、図6の電圧分割回
路の延長された非コーナ接合領域62が示される。点線
が接合領域62と接合領域22(すなわち図2と3の)
の差を示す。8角形領域62は長さ621だけ変位さ
れ、距離622だけ延長されており、両者の変更は共
に、線路201の金属パッチ29と反対側の境界におい
て行われる。等電位線が含まれる。等電位線を含めたこ
とにより、非コーナ接合領域が僅かに小さな抵抗をもつ
ことが判る。
【0012】図8は図2に示される16−素子の電圧分
割回路20の平面図である。正方形21は電圧分割回路
が金属パッチ29を介して接続プラッグ及び結果的にM
OSアクセスゲートに接続される位置を示す。金属パッ
チ29は導通材料の線路20(すなわち201、20
2)に沿って接合領域22に、ついでMOSアクセスゲ
ートのアドレス線に結合される。図2には16個のセル
が示されるのみであるが、この方法は256−6553
6セル(すなわち8−16論理ビット信号)をもったデ
ジタル−アナログコンバータに適している。図8は、ま
た本発明の重要な利点を示す。ここに示された方法によ
る抵抗接続を用いて、セル80を正方形形状にすること
ができる。
【0013】図9は、図8に示される形式の集積回路技
術により実現できる抵抗接続及び関連の半導体スイッチ
装置の概略回路構成を示す。ブロツク90で示されるデ
ジタル−アナログ回路に部分は一連の同じ抵抗92(図
8の抵抗線路の部分201に相当する)をもった抵抗接
続および多数のトランジスタスイッチ装置91(図8の
平面図には示されない)を含む。抵抗接続の抵抗92の
スイッチ装置99との接続93は図8においてはプラッ
グ21により実現される。一連の抵抗を形成する導通線
路の形状によりトランジスタ装置と抵抗接続の関連部分
を正方形セルに含めることができるようにしている。
【0014】
【好ましい実施例の動作】本発明は集積回路の一部とし
て構成された電圧分割回路を提供する。電圧分割回路は
抵抗接続の導通線路として形成される。従来技術の抵抗
接続と比較すると、コンバータユニットと関連した集積
回路素子について小さなセル寸法を与えるように電圧分
割が形成される。導通線路の電圧レベルが確立される位
置に、拡張された領域を与えることにより小さな寸法が
達成される。従って、追加の位置を電圧レベルの確立に
利用できる。これらの拡張された領域は、導通線路の直
線部分と、導通線路のメアンダのコーナ領域との両者に
沿って位置する。コーナ位置と非コーナ位置の両者に電
圧レベルを設けることにより電圧レベルを確立する位置
の間に、導通線路の物理的形状を同じにすることの必要
が無くなり、導通線路の大きさを小さくすることができ
る。
【0015】コーナの接合領域は非コーナ接合領域より
も小さな抵抗をもつ。コンピュータによるシミレーショ
ンによれば、その差は約5.8%である。非コーナ接合
領域についてより小さな抵抗を与えるために、これらの
接合領域が図7に示すように拡張される。図2と図6に
示される導通プラッグ間の電圧差を比較すると、抵抗接
続の直線性がこの変更により改良されたことが分かる。
【0016】上記の説明において、基本的接合領域は特
定の幾何学的形状、すなわち一般に8角形構造をもつも
のとした。8角形の対角線上の側面は一般に導通線路の
側面と45°の角度をなす。当業者には明らかなよう
に、接合領域は金属パッチの領域により対称的、かつあ
まり臨界的でない電圧形状を与えるのに効果がある。こ
の目的は、例えば正方形のような他の幾何学的構造によ
っても達成することができ、導通材料の線路の幅と厚み
の関数である。8角形の形状は、図3と図7の比較から
分かるように、接合領域をトリミングして電圧レベルの
間の差の精度を高くするのに特に都合がよい。また、導
通線路の尖った明確な角度で示されている部分は製造技
術における制限のため仕上がり装置においては丸められ
ることは当業者には明らかであろう。
【0017】本発明は特に好ましい実施例について説明
したが、発明から逸脱することなく、好ましい実施例の
要素に代えて各種の変更がなされ、各種の代案が用いら
れることは当業者には明らかであろう。更に、本発明の
教えに従い、本発明の基本的教示から逸脱することな
く、特定の構造や材料を採用するように変更することが
できる。
【0018】以上の説明から明らかなように、本発明の
ある観点は特定の例示に限定されることなく、従って、
他の変更や応用が用いられることが、当業者には理解さ
れる。従って、請求項は本発明の精神と範囲から逸脱す
ることなく、全ての変更と応用をカバーすることを意図
するものである。
【0019】以上の説明に関してさらに以下の項を開示
する。 (1)集積回路と共に使用され、コーナ線路部分により
接続される複数の直線線路部分をもった導通材料の線路
を備えた電圧分割回路にして、前記導通材料の線路が前
記直線線路部分に形成された拡張された第1の領域と;
前記コーナ線路部分に形成された拡張された第2の領域
と;を備え、前記拡張された第1の領域と第2の領域が
前記電圧分割回路の複数の電圧レベルを与えるようにし
ている、前記電圧分割回路。 (2)隣接する前記拡張された領域が予め選択された距
離だけ分離されている、第1項記載の電圧分割回路。 (3)前記拡張された第1の領域が前記導通線路の第1
の側に拡張された部分をもっている、第1項記載の電圧
分割回路。 (4)前記拡張された第1と第2の領域が正方形の形状
をもっている第1項記載の電圧分割回路。 (5)前記拡張された部分が8角形の形状をもってい
る、第1項記載の電圧分割回路。 (6)前記電圧分割回路が、正方形の標準セルをもった
集積回路に使用するに適している、第2項記載の電圧分
割回路。 (7)コーナ部分により接続された直線部分をもった導
通線路上の多数の位置の間に同じ抵抗を形成する方法に
して、前記導通線路上の前記多数の位置の各々に拡張さ
れた部分を形成し、前記コーナ部分の各々が前記多数の
位置の1つとなるようにする;工程を備えた前記方法。 (8)前記拡張された部分を形成する工程が、前記多数
の位置の各々を、前記多数の位置の隣接する1つから均
等の距離に位置付けする工程を含む、第7項の方法。 (9)導通線路に沿って予め選択された複数の位置の間
に一連の同じ抵抗の形成され、直線部分とコーナ部分を
備えた前記導通線路にして、該導通線路が導通材料によ
り形成され、更に、前記線路の前記コーナ部分に設けら
れた複数の拡張された部分と;前記線路のコーナ部分に
設けられた拡張部分と;を備えている、前記導通線路。 (10)制御信号に応答して制御信号を発生する復号器
ユニットと;前記制御信号に応答する多数のスイッチ
と;第1項に記載の形式の電圧分割回路にして、前記拡
張部分が前記スイッチの1つに結合されている、前記電
圧分割回路と;を備えた、集積回路のデジタル−アナロ
グコンバータユニット。 (11)正確な電圧分割回路を形成するメアンダ線路を
もった導通線路にして、電圧レベルを画定する各位置に
おいて、導通線路は接合領域(22、23または24)
と呼ばれる拡張された領域が設けられ、全ての接合領域
の中心は隣接する接合領域の中心から同一距離にあり、
接合領域は導通線路の直線部分に沿って所定の間隔に配
置され、各接合領域はそれから延長する金属パッチ29
をもち、金属パッチはデジタル−アナログコンバータの
スイッチ素子に結合される導通プラッグ21に結合され
るようにされ、前記接合領域は電圧分割回路の精度を高
めるため変更可能になっており、接合領域を隣接の接合
領域から同一距離にして、スイッチ素子を含むセルを正
方形の形状にした、前記導通線路。
【図面の簡単な説明】
【図1】デジタル−アナログコンバータを示す概略回路
図面。
【図2】本発明による集積回路デジタル−アナログコン
バータユニットにおいて電圧分割回路として使用される
抵抗線路の形状を示す図面。
【図3】本発明の好ましい実施例による集積回路電圧分
割回路の非コーナ位置における抵抗線路に金属パッチを
結合する接合領域の形状を示す図面。
【図4】本発明の好ましい実施例による電圧分割回路の
抵抗線路に金属パッチを結合する第1のコーナ接合領域
の形状を示す図面。
【図5】本発明の好ましい実施例による電圧分割回路の
抵抗線路に金属パッチを結合する第2のコーナ接合領域
の抵抗線路形状を示す図面。
【図6】本発明による図2の電圧分割回路に比較して改
良された精度を与える集積回路電圧分割回路の抵抗線路
形状を示す図面。
【図7】本発明による電圧分割回路の抵抗線路に金属パ
ッチを結合する改良された非コーナ接合領域の形状を示
す図面。
【図8】本発明による集積回路における電圧分割回路を
含む金属パッチを示す平面図。
【図9】図8に示される集積回路の概略を示す回路図
面。
【符号の説明】
10 デジタル−アナログコンバータ 11 電圧分割抵抗接続 20 抵抗材料の線路 21 導通プラッグ 22、23、24 接合領域 25 等電位線 29 金属パッチ 201、202 導通材料の線路 91 トランジスタスイッチ 92 抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路と共に使用され、コーナ線路部
    分により接続される複数の直線線路部分をもった導通材
    料の線路を備えた電圧分割回路であって、前記導通材料
    の線路が、 前記直線線路部分に形成された拡張された第1の領域
    と;前記コーナ線路部分に形成された拡張された第2の
    領域と;を備え、 前記拡張された第1の領域と第2の領域が前記電圧分割
    回路の複数の電圧レベルを与えることを特徴とする前記
    電圧分割回路。
  2. 【請求項2】 コーナ部分により接続された直線部分を
    もった導通線路上の多数の位置の間に同じ抵抗を形成す
    る方法であって、 前記導通線路上の前記多数の位置の各々に拡張された部
    分を形成し、前記コーナ部分の各々が前記多数の位置の
    1つとなるようにする;工程を備えたことを特徴とする
    前記方法。
JP11118122A 1998-04-24 1999-04-26 導通線路をもった電圧分割回路及び導通線路を形成する方法 Pending JPH11330969A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8297898P 1998-04-24 1998-04-24
US082978 1998-04-24

Publications (1)

Publication Number Publication Date
JPH11330969A true JPH11330969A (ja) 1999-11-30

Family

ID=22174648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118122A Pending JPH11330969A (ja) 1998-04-24 1999-04-26 導通線路をもった電圧分割回路及び導通線路を形成する方法

Country Status (4)

Country Link
US (1) US6307495B1 (ja)
EP (1) EP0955678B1 (ja)
JP (1) JPH11330969A (ja)
DE (1) DE69941320D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507272B1 (en) * 2001-07-26 2003-01-14 Maxim Integrated Products, Inc. Enhanced linearity, low switching perturbation resistor string matrices
US7057491B2 (en) 2002-09-23 2006-06-06 Analog Devices, Inc. Impedance network with minimum contact impedance
US6911896B2 (en) * 2003-03-31 2005-06-28 Maxim Integrated Products, Inc. Enhanced linearity, low switching perturbation resistor strings
US7598841B2 (en) 2005-09-20 2009-10-06 Analog Devices, Inc. Film resistor and a method for forming and trimming a film resistor
JP2007109912A (ja) * 2005-10-14 2007-04-26 Sony Corp 半導体装置
US8829946B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
US8299820B2 (en) * 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor
CN102213971B (zh) * 2010-04-09 2015-09-09 赛恩倍吉科技顾问(深圳)有限公司 时序控制电路及具有该时序控制电路的前端总线电源
US11025229B2 (en) 2019-02-18 2021-06-01 Texas Instruments Incorporated Compensation for binary weighted divider

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1592856A (en) * 1976-11-27 1981-07-08 Ferranti Ltd Semiconductor devices
KR930001724B1 (ko) * 1985-03-25 1993-03-12 가부시기가이샤 히다찌세이사꾸쇼 저항체 및 이것을 사용한 전자장치
JPS61269357A (ja) * 1985-05-24 1986-11-28 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPH0622271B2 (ja) * 1985-12-05 1994-03-23 日本電気株式会社 半導体集積回路装置
US4929923A (en) * 1989-05-26 1990-05-29 Harris Corporation Thin film resistors and method of trimming
JPH04273401A (ja) * 1991-02-28 1992-09-29 Nec Corp 基準電圧分割用抵抗列
TW332356B (en) * 1994-10-21 1998-05-21 At & T Corp Integrated circuit having equivalent resistor string
US5977897A (en) * 1996-12-31 1999-11-02 Lucent Technologies Inc. Resistor string with equal resistance resistors and converter incorporating the same

Also Published As

Publication number Publication date
US6307495B1 (en) 2001-10-23
DE69941320D1 (de) 2009-10-08
EP0955678B1 (en) 2009-08-26
EP0955678A1 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
US6697294B1 (en) Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US20090134473A1 (en) Semiconductor device
JPS5837637B2 (ja) 電気的に切換え可能な読取り専門記憶装置
US7057491B2 (en) Impedance network with minimum contact impedance
US7038926B2 (en) Multi-port static random access memory
CA1189971A (en) High-speed merged plane logic function array
JPH11330969A (ja) 導通線路をもった電圧分割回路及び導通線路を形成する方法
US7061036B2 (en) Magnetic random access memory and a method for manufacturing thereof
US5140556A (en) Semiconductor memory circuit having dummy cells connected to twisted bit lines
JPH06169071A (ja) 半導体記憶装置
JPH08213912A (ja) 等しいレジスタンスの抵抗を備えた抵抗ストリング
JPH0241908B2 (ja)
JPH08167847A (ja) ディジタルアナログ変換器
US4575744A (en) Interconnection of elements on integrated circuit substrate
EP0851438A1 (en) Resistor string with equal resistance resistors and converter incorporating the same
US5001669A (en) Semiconductor memory circuit having dummy cells connected to twisted bit lines
US5631581A (en) Microelectronic integrated circuit including triangular semiconductor "and" gate device
JPH11251561A (ja) 半導体集積回路装置及びその機能セルの配置方法
JPS61248551A (ja) Cmos構成セル
JPS643054B2 (ja)
JP2897507B2 (ja) 半導体論理回路
JPH0795590B2 (ja) セミカスタム半導体集積回路の設計方法
JPH0530072B2 (ja)
CN112540695B (zh) 触控显示装置
JP3408466B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090213