JPH11326386A - 繰返し信号測定装置 - Google Patents
繰返し信号測定装置Info
- Publication number
- JPH11326386A JPH11326386A JP13945898A JP13945898A JPH11326386A JP H11326386 A JPH11326386 A JP H11326386A JP 13945898 A JP13945898 A JP 13945898A JP 13945898 A JP13945898 A JP 13945898A JP H11326386 A JPH11326386 A JP H11326386A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- counter
- repetitive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【課題】 高速に読み込むことが出来る繰返し信号測定
装置を提供する。 【解決手段】 繰返し信号の入力端子11と、この入力
端子11に入力された信号に基づいてカウントを開始す
るカウンタ13と、繰返し信号の測定位置を指定する複
数個から成る第一のメモリ14と、この第一のメモリ1
4の出力と入力端子11に入力された繰返し信号とのア
ンド信号を得るとともに、このアンド信号をデジタル信
号に変換する複数個から成るAD変換器16と、このA
D変換器16の出力にそれぞれ接続された第二のメモリ
17と、この第二のメモリ17に接続された判定回路1
8と、この判定回路18に接続された出力手段19とか
らなるものである。これにより、高速読込みが可能とな
る。
装置を提供する。 【解決手段】 繰返し信号の入力端子11と、この入力
端子11に入力された信号に基づいてカウントを開始す
るカウンタ13と、繰返し信号の測定位置を指定する複
数個から成る第一のメモリ14と、この第一のメモリ1
4の出力と入力端子11に入力された繰返し信号とのア
ンド信号を得るとともに、このアンド信号をデジタル信
号に変換する複数個から成るAD変換器16と、このA
D変換器16の出力にそれぞれ接続された第二のメモリ
17と、この第二のメモリ17に接続された判定回路1
8と、この判定回路18に接続された出力手段19とか
らなるものである。これにより、高速読込みが可能とな
る。
Description
【0001】
【発明の属する技術分野】本発明はビデオ信号などの繰
返し波形を測定する繰返し信号測定装置に関するもので
ある。
返し波形を測定する繰返し信号測定装置に関するもので
ある。
【0002】
【従来の技術】以下従来の繰返し信号測定装置について
説明する。従来の繰返し信号測定装置は図5に示す様な
ものである。すなわちオシロスコープの画面1に繰返し
信号であるビデオ信号2を映し出し、カーソル3を測定
したい位置4に移動させて3の電圧を読み込む様になっ
ていた。
説明する。従来の繰返し信号測定装置は図5に示す様な
ものである。すなわちオシロスコープの画面1に繰返し
信号であるビデオ信号2を映し出し、カーソル3を測定
したい位置4に移動させて3の電圧を読み込む様になっ
ていた。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成ではビデオ信号2の一周期の同期信号5
から次の同期信号6までを詳しく読みたい場合、いちい
ちカーソル3を動かしてその位置4での値を読み込み、
次にまたカーソル3を動かしてその位置4での値を読み
込むというように順次カーソル3を動かしてその位置4
での値を読むということをしなくてはならず、このビデ
オ信号2を読み込むには多くの時間を要していた。
うな従来の構成ではビデオ信号2の一周期の同期信号5
から次の同期信号6までを詳しく読みたい場合、いちい
ちカーソル3を動かしてその位置4での値を読み込み、
次にまたカーソル3を動かしてその位置4での値を読み
込むというように順次カーソル3を動かしてその位置4
での値を読むということをしなくてはならず、このビデ
オ信号2を読み込むには多くの時間を要していた。
【0004】本発明はこのような問題点を解決するもの
で高速に読み込むことが出来る繰返し信号測定装置を提
供することを目的としたものである。
で高速に読み込むことが出来る繰返し信号測定装置を提
供することを目的としたものである。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明の繰返し信号測定装置は、繰返し信号の入力端
子と、この入力端子に入力された信号に基づいてカウン
トを開始するカウンタと、前記繰返し信号の測定位置を
指定する複数個から成る第一のメモリと、この第一のメ
モリの出力と前記入力端子に入力された繰返し信号との
アンド信号を得るとともに、このアンド信号をデジタル
信号に変換する複数個から成るAD変換器と、このAD
変換器の出力にそれぞれ接続された第二のメモリと、こ
の第二のメモリに接続された判定回路と、この判定回路
に接続された出力手段とからなる繰返し信号測定装置と
したものである。
に本発明の繰返し信号測定装置は、繰返し信号の入力端
子と、この入力端子に入力された信号に基づいてカウン
トを開始するカウンタと、前記繰返し信号の測定位置を
指定する複数個から成る第一のメモリと、この第一のメ
モリの出力と前記入力端子に入力された繰返し信号との
アンド信号を得るとともに、このアンド信号をデジタル
信号に変換する複数個から成るAD変換器と、このAD
変換器の出力にそれぞれ接続された第二のメモリと、こ
の第二のメモリに接続された判定回路と、この判定回路
に接続された出力手段とからなる繰返し信号測定装置と
したものである。
【0006】これにより、高速読込みが可能となる。
【0007】
【発明の実施の形態】本発明の請求項1に記載の発明
は、繰返し信号の入力端子と、この入力端子に入力され
た信号に基づいてカウントを開始するカウンタと、前記
繰返し信号の測定位置を指定する複数個から成る第一の
メモリと、この第一のメモリの出力と前記入力端子に入
力された繰返し信号とのアンド信号を得るとともに、こ
のアンド信号をデジタル信号に変換する複数個から成る
AD変換器と、このAD変換器の出力にそれぞれ接続さ
れた第二のメモリと、この第二のメモリに接続された判
定回路と、この判定回路に接続された出力手段とからな
る繰返し信号測定装置としたものであり、このように繰
返し信号の測定位置を指定する複数個から成る第一のメ
モリを持っているので、同時に複数個の繰返し信号の値
を読み込むことが出来、高速計測が可能となる。
は、繰返し信号の入力端子と、この入力端子に入力され
た信号に基づいてカウントを開始するカウンタと、前記
繰返し信号の測定位置を指定する複数個から成る第一の
メモリと、この第一のメモリの出力と前記入力端子に入
力された繰返し信号とのアンド信号を得るとともに、こ
のアンド信号をデジタル信号に変換する複数個から成る
AD変換器と、このAD変換器の出力にそれぞれ接続さ
れた第二のメモリと、この第二のメモリに接続された判
定回路と、この判定回路に接続された出力手段とからな
る繰返し信号測定装置としたものであり、このように繰
返し信号の測定位置を指定する複数個から成る第一のメ
モリを持っているので、同時に複数個の繰返し信号の値
を読み込むことが出来、高速計測が可能となる。
【0008】また第一のメモリを増やすことによって多
くの値を一度に計測することが出来る。
くの値を一度に計測することが出来る。
【0009】請求項2に記載の発明は、繰返し信号とし
てビデオ信号を用い、このビデオ信号の水平同期信号で
スタートするデレー回路を入力端子とカウンタの間に設
け、前記デレー回路の終端で前記カウンタをスタートさ
せる請求項1に記載の繰返し信号測定装置であり、この
様にデレー回路を用いているので水平同期信号で同期を
取ったとしても、その終端でカウンタをスタート出来る
ので、任意の点から測定することが可能である。
てビデオ信号を用い、このビデオ信号の水平同期信号で
スタートするデレー回路を入力端子とカウンタの間に設
け、前記デレー回路の終端で前記カウンタをスタートさ
せる請求項1に記載の繰返し信号測定装置であり、この
様にデレー回路を用いているので水平同期信号で同期を
取ったとしても、その終端でカウンタをスタート出来る
ので、任意の点から測定することが可能である。
【0010】請求項3に記載の発明の第二のメモリは水
平同期信号で番地をカウントアップする複数個のメモリ
で構成された請求項2に記載の繰返し信号測定装置であ
り、水平同期信号で番地をカウントアップするので、一
画面の全てを第二のメモリに記憶することが出来る。
平同期信号で番地をカウントアップする複数個のメモリ
で構成された請求項2に記載の繰返し信号測定装置であ
り、水平同期信号で番地をカウントアップするので、一
画面の全てを第二のメモリに記憶することが出来る。
【0011】請求項4に記載の発明の第一のメモリは読
み書き可能なメモリにするとともに、任意の場所に読み
出し指定情報を格納し、水平同期信号のトリガによりス
タートするカウンタによってカウントアップする請求項
2に記載の繰返し信号測定装置であり、この様に波形の
任意の場所で読み出し設定することにより、その位置で
の測定が可能となる。
み書き可能なメモリにするとともに、任意の場所に読み
出し指定情報を格納し、水平同期信号のトリガによりス
タートするカウンタによってカウントアップする請求項
2に記載の繰返し信号測定装置であり、この様に波形の
任意の場所で読み出し設定することにより、その位置で
の測定が可能となる。
【0012】請求項5に記載の発明は、カウンタのカウ
ントスピードを可変とした請求項2に記載の繰返し信号
測定装置であり、この様にカウンタのカウントスピード
を可変することによって、このカウンタのスピードを上
げると分解能が上る。また、このカウンタのスピードを
下げると平均化されるので、測定ノイズが除去されるこ
とになる。
ントスピードを可変とした請求項2に記載の繰返し信号
測定装置であり、この様にカウンタのカウントスピード
を可変することによって、このカウンタのスピードを上
げると分解能が上る。また、このカウンタのスピードを
下げると平均化されるので、測定ノイズが除去されるこ
とになる。
【0013】請求項6に記載の発明は、第一のメモリの
出力とカウンタの同期パルスとのアンドをとって、AD
コンバータに第一のメモリの出力情報として出力するア
ンド回路を設けた請求項2に記載の繰返し信号測定装置
であり、この様なアンド回路を用いることによって正確
な位置で読み込むことが出来る。
出力とカウンタの同期パルスとのアンドをとって、AD
コンバータに第一のメモリの出力情報として出力するア
ンド回路を設けた請求項2に記載の繰返し信号測定装置
であり、この様なアンド回路を用いることによって正確
な位置で読み込むことが出来る。
【0014】請求項7に記載の発明の表示手段は、入力
波形とアンド回路出力とを同一画面に表示する請求項6
に記載の繰返し信号測定装置であり、これによって実際
の計測波形を表示手段を見ながら読み取り位置を設定出
来る。
波形とアンド回路出力とを同一画面に表示する請求項6
に記載の繰返し信号測定装置であり、これによって実際
の計測波形を表示手段を見ながら読み取り位置を設定出
来る。
【0015】請求項8に記載の発明の判定回路は、第二
のメモリの任意の場所の値を複数個取出すことが出来る
請求項2に記載の繰返し信号測定装置であり、これによ
り一画面の統計処理判定が出来る。
のメモリの任意の場所の値を複数個取出すことが出来る
請求項2に記載の繰返し信号測定装置であり、これによ
り一画面の統計処理判定が出来る。
【0016】請求項9に記載の発明は、繰返し信号とし
てビデオ信号を用い、このビデオ信号の垂直同期信号で
スタートするデレー回路を入力端子とカウンタとの間に
設け、前記デレー回路の終端で前記カウンタをスタート
させる請求項1に記載の繰返し信号測定装置であり、こ
の様に垂直同期信号でスタートすることによって、長時
間に渡って測定が出来る。
てビデオ信号を用い、このビデオ信号の垂直同期信号で
スタートするデレー回路を入力端子とカウンタとの間に
設け、前記デレー回路の終端で前記カウンタをスタート
させる請求項1に記載の繰返し信号測定装置であり、こ
の様に垂直同期信号でスタートすることによって、長時
間に渡って測定が出来る。
【0017】請求項10に記載の発明の第二のメモリ
は、垂直同期信号で番地をカウントアップする複数個の
メモリで構成された請求項9に記載の繰返し信号測定装
置であり、垂直同期信号で番地をカウントアップするの
で、長時間に渡って画面の任意の点での測定が出来る。
は、垂直同期信号で番地をカウントアップする複数個の
メモリで構成された請求項9に記載の繰返し信号測定装
置であり、垂直同期信号で番地をカウントアップするの
で、長時間に渡って画面の任意の点での測定が出来る。
【0018】請求項11に記載の発明の第一のメモリ
は、読み書き可能なメモリにするとともに任意の場所に
読み出し指定情報を格納し、垂直同期信号のトリガによ
りスタートするカウンタによってカウントアップする請
求項9に記載の繰返し信号測定装置であり、この様に画
面の任意の場所で読み出し設定することにより、その位
置での測定が可能となる。
は、読み書き可能なメモリにするとともに任意の場所に
読み出し指定情報を格納し、垂直同期信号のトリガによ
りスタートするカウンタによってカウントアップする請
求項9に記載の繰返し信号測定装置であり、この様に画
面の任意の場所で読み出し設定することにより、その位
置での測定が可能となる。
【0019】請求項12に記載の発明は、カウンタのカ
ウントスピードを可変とした請求項9に記載の繰返し信
号測定装置であり、この様にカウンタのカウントスピー
ドを可変することによって、このカウンタのスピードを
上げると分解能が上がる。また、このカウンタのスピー
ドを下げると平均化されるので、測定ノイズが除去され
ることになる。
ウントスピードを可変とした請求項9に記載の繰返し信
号測定装置であり、この様にカウンタのカウントスピー
ドを可変することによって、このカウンタのスピードを
上げると分解能が上がる。また、このカウンタのスピー
ドを下げると平均化されるので、測定ノイズが除去され
ることになる。
【0020】請求項13に記載の発明は、第一のメモリ
の出力とカウンタの同期パルスとのアンドをとって、A
Dコンバータに第一のメモリの出力情報として出力する
アンド回路を設けた請求項9に記載の繰返し信号測定装
置であり、この様なアンド回路を用いることによって正
確な位置で読み込むことが出来る。
の出力とカウンタの同期パルスとのアンドをとって、A
Dコンバータに第一のメモリの出力情報として出力する
アンド回路を設けた請求項9に記載の繰返し信号測定装
置であり、この様なアンド回路を用いることによって正
確な位置で読み込むことが出来る。
【0021】請求項14に記載の発明の表示手段は、入
力波形とアンド回路出力とを同一画面に表示する請求項
9に記載の繰返し信号測定装置であり、これによって実
際の計測波形を見ながら読み取り位置を設定出来る。
力波形とアンド回路出力とを同一画面に表示する請求項
9に記載の繰返し信号測定装置であり、これによって実
際の計測波形を見ながら読み取り位置を設定出来る。
【0022】請求項15に記載の発明の、判定回路は第
二のメモリの任意の場所の値を複数個取出すことが出来
る請求項9に記載の繰返し信号測定装置であり、これに
より長時間に渡っての統計処理判定が出来る。
二のメモリの任意の場所の値を複数個取出すことが出来
る請求項9に記載の繰返し信号測定装置であり、これに
より長時間に渡っての統計処理判定が出来る。
【0023】以下、本発明の実施の形態についてビデオ
信号を用いて説明する。なお、本実施形態では繰返し信
号としてビデオ信号を用いている。
信号を用いて説明する。なお、本実施形態では繰返し信
号としてビデオ信号を用いている。
【0024】(実施の形態1)図1は繰返し信号測定装
置のブロック図である。図1において11は繰返し信号
が入力される入力端子である。この入力端子11はデレ
ー回路12に接続され、このデレー回路12の出力は、
カウンタ13に接続されている。カウンタ13の出力は
複数個で構成された第一のメモリ14のアドレスをカウ
ントアップするように接続されている。またこの複数個
のメモリ14のそれぞれの出力とカウンタ13の出力
は、それぞれアンド回路15に接続されて、カウンタ1
3のカウントパルスとでアンドが取られる。その出力
は、前記入力端子11の信号とアンドが取られて、AD
変換器16でデジタル信号に変換される。そしてこのA
D変換器16の出力は、複数個で構成された第二のメモ
リ17に接続されている。またこのメモリ17は判定回
路18に接続され、その出力は、出力手段19に接続さ
れている。一方表示手段10はアンド回路15の出力と
入力端子11に接続されている。
置のブロック図である。図1において11は繰返し信号
が入力される入力端子である。この入力端子11はデレ
ー回路12に接続され、このデレー回路12の出力は、
カウンタ13に接続されている。カウンタ13の出力は
複数個で構成された第一のメモリ14のアドレスをカウ
ントアップするように接続されている。またこの複数個
のメモリ14のそれぞれの出力とカウンタ13の出力
は、それぞれアンド回路15に接続されて、カウンタ1
3のカウントパルスとでアンドが取られる。その出力
は、前記入力端子11の信号とアンドが取られて、AD
変換器16でデジタル信号に変換される。そしてこのA
D変換器16の出力は、複数個で構成された第二のメモ
リ17に接続されている。またこのメモリ17は判定回
路18に接続され、その出力は、出力手段19に接続さ
れている。一方表示手段10はアンド回路15の出力と
入力端子11に接続されている。
【0025】以上の様に構成された繰返し信号測定装置
において、以下にその動作を説明する。図2の20は繰
返し信号の例としてのビデオ信号の波形である。
において、以下にその動作を説明する。図2の20は繰
返し信号の例としてのビデオ信号の波形である。
【0026】まずビデオ信号20の水平同期信号21の
立ち下がり点21aで同期を取ってデレー回路12がス
タートする。その時間はあらかじめ22の様に指定して
おく。デレー時間22を指定することによって、ビデオ
信号20の任意の位置で計測をスタートすることが出来
る。すなわちデレー時間22の立ち下がり点22aで、
カウンタ13をスタートさせる。カウンタ13からは2
3に示す様なカウント信号が出力される。また第一のメ
モリ14にはビデオ信号20の測定したい任意の位置に
ビットを立てておく。そうすることにより第一のメモリ
14のアドレスはカウンタ13でカウントアップされる
ので第一のメモリ14とカウント信号とアンドが取ら
れ、第一のチャンネルCH1についてはビデオ信号20
の水平同期信号21bをCH1の24のタイミングで計
測する様になっている。この時の値が、AD変換器16
によってデジタル変換されて、CH1の25のタイミン
グで第二のメモリ17に書き込まれるのである。
立ち下がり点21aで同期を取ってデレー回路12がス
タートする。その時間はあらかじめ22の様に指定して
おく。デレー時間22を指定することによって、ビデオ
信号20の任意の位置で計測をスタートすることが出来
る。すなわちデレー時間22の立ち下がり点22aで、
カウンタ13をスタートさせる。カウンタ13からは2
3に示す様なカウント信号が出力される。また第一のメ
モリ14にはビデオ信号20の測定したい任意の位置に
ビットを立てておく。そうすることにより第一のメモリ
14のアドレスはカウンタ13でカウントアップされる
ので第一のメモリ14とカウント信号とアンドが取ら
れ、第一のチャンネルCH1についてはビデオ信号20
の水平同期信号21bをCH1の24のタイミングで計
測する様になっている。この時の値が、AD変換器16
によってデジタル変換されて、CH1の25のタイミン
グで第二のメモリ17に書き込まれるのである。
【0027】また次にビデオ信号20の21cの波形を
計測しようとすれば、そこに対応する位置の第一のメモ
リ14にビットを立てておきさえすれば、CH2に示す
ようにアンド回路15からは取込みパルス26が発生
し、AD変換器16からは27のタイミングでビデオ信
号20のデータAを読み込むことが出来る。またCH3
に示すようにビデオ信号20の21dの点も同様にし
て、タイミング28で取込むことが出来るので、AD変
換器16の出力としては29のタイミングで第二のメモ
リ17に取込む様になっている。ビデオ波形20の21
eにおいてもCH4に示すように同様である。すなわち
タイミング30で取込み、AD変換器16で31のタイ
ミングのとき第二のメモリ17に取込む。このように第
一のメモリ14の値を本実施の形態では4チャンネルに
したが、これを増やすことによって多くのポイントを一
度に読み込むことが出来る。
計測しようとすれば、そこに対応する位置の第一のメモ
リ14にビットを立てておきさえすれば、CH2に示す
ようにアンド回路15からは取込みパルス26が発生
し、AD変換器16からは27のタイミングでビデオ信
号20のデータAを読み込むことが出来る。またCH3
に示すようにビデオ信号20の21dの点も同様にし
て、タイミング28で取込むことが出来るので、AD変
換器16の出力としては29のタイミングで第二のメモ
リ17に取込む様になっている。ビデオ波形20の21
eにおいてもCH4に示すように同様である。すなわち
タイミング30で取込み、AD変換器16で31のタイ
ミングのとき第二のメモリ17に取込む。このように第
一のメモリ14の値を本実施の形態では4チャンネルに
したが、これを増やすことによって多くのポイントを一
度に読み込むことが出来る。
【0028】また第二のメモリ17はそれぞれ複数個設
けているので、最初の同期信号で17aに書き込まれ、
次の同期信号で17bに書き込まれる。このようにして
一画面分の任意の点を取込むことが出来る。そして第二
のメモリ17の全部かあるいは任意の場所の値を判定回
路18に送り演算及び統計処理し判定する。その結果は
出力手段19によって出力される。また表示手段10は
繰返し波形であるビデオ信号20と同時にアンド回路1
5の出力24,26,28,30(図2参照)を図4の
様に同時に表示出来る。これにより現在測定中の繰返し
信号を見ながら各チャンネルの読取り位置を設定するこ
とが出来る。
けているので、最初の同期信号で17aに書き込まれ、
次の同期信号で17bに書き込まれる。このようにして
一画面分の任意の点を取込むことが出来る。そして第二
のメモリ17の全部かあるいは任意の場所の値を判定回
路18に送り演算及び統計処理し判定する。その結果は
出力手段19によって出力される。また表示手段10は
繰返し波形であるビデオ信号20と同時にアンド回路1
5の出力24,26,28,30(図2参照)を図4の
様に同時に表示出来る。これにより現在測定中の繰返し
信号を見ながら各チャンネルの読取り位置を設定するこ
とが出来る。
【0029】(実施の形態2)図3は実施の形態2によ
る本発明の説明図である。装置としては実施の形態1と
同じであるが、繰返し波形として検波されたフィルタ通
過特性信号を用いた場合について説明する。
る本発明の説明図である。装置としては実施の形態1と
同じであるが、繰返し波形として検波されたフィルタ通
過特性信号を用いた場合について説明する。
【0030】図3において、40はフィルタの波形であ
り、41はその波形を表示する為の掃引信号である。デ
レー回路12は掃引波形41の立ち下がり41aで同期
を掛け、あらかじめ指定されたデレー時間42を設けて
おき、フィルタ波形40の測定位置40aから測定が開
始される。これにより掃引信号の立ち下がり位置に関係
なく、フィルタ波形40の任意の場所の値を測定するこ
とができる。
り、41はその波形を表示する為の掃引信号である。デ
レー回路12は掃引波形41の立ち下がり41aで同期
を掛け、あらかじめ指定されたデレー時間42を設けて
おき、フィルタ波形40の測定位置40aから測定が開
始される。これにより掃引信号の立ち下がり位置に関係
なく、フィルタ波形40の任意の場所の値を測定するこ
とができる。
【0031】次にデレー時間42の立ち下がり42aで
カウンタ13がカウントを開始しカウンタ13からはパ
ルス43が出力される。以下実施の形態1と同様である
が、チャンネル1ではCH1に示すように取込みパルス
44でフィルタ波形40bの位置を測定する様にしてい
る。その時のAD変換器16の変換位置を45のタイミ
ングで取込む。
カウンタ13がカウントを開始しカウンタ13からはパ
ルス43が出力される。以下実施の形態1と同様である
が、チャンネル1ではCH1に示すように取込みパルス
44でフィルタ波形40bの位置を測定する様にしてい
る。その時のAD変換器16の変換位置を45のタイミ
ングで取込む。
【0032】次にフィルタ波形40cを測定するには、
CH2に示すように取込みパルス46の位置でAD変換
し、47のタイミングで第二のメモリ17に取込む、C
H3においてはパルス位置48でフィルタ波形40dを
AD変換し、49のタイミングで第二のメモリ17に取
込む。CH4ではパルス位置50でフィルタ波形40e
をAD変換し、51のタイミングで第二のメモリ17に
取込む。以下実施の形態1と同様である。
CH2に示すように取込みパルス46の位置でAD変換
し、47のタイミングで第二のメモリ17に取込む、C
H3においてはパルス位置48でフィルタ波形40dを
AD変換し、49のタイミングで第二のメモリ17に取
込む。CH4ではパルス位置50でフィルタ波形40e
をAD変換し、51のタイミングで第二のメモリ17に
取込む。以下実施の形態1と同様である。
【0033】このように繰返し波形であれば波形の任意
の点の値を一度に測定することが出来る。
の点の値を一度に測定することが出来る。
【0034】
【発明の効果】以上のように本発明によれば、繰返し信
号の入力端子と、この入力端子に入力された信号に基づ
いてカウントを開始するカウンタと、前記繰返し信号の
測定位置を指定する複数個から成る第一のメモリと、こ
の第一のメモリの出力と前記入力端子に入力された繰返
し信号とのアンド信号を得るとともに、このアンド信号
をデジタル信号に変換する複数個から成るAD変換器
と、このAD変換器の出力にそれぞれ接続された第二の
メモリと、この第二のメモリに接続された判定回路と、
この判定回路に接続された出力手段を有したものであ
り、このように繰返し信号の測定位置を指定する複数個
から成る第一のメモリを持っているので、同時に複数個
の繰返し信号を読み込むことが出来、高速計測が可能と
なる。
号の入力端子と、この入力端子に入力された信号に基づ
いてカウントを開始するカウンタと、前記繰返し信号の
測定位置を指定する複数個から成る第一のメモリと、こ
の第一のメモリの出力と前記入力端子に入力された繰返
し信号とのアンド信号を得るとともに、このアンド信号
をデジタル信号に変換する複数個から成るAD変換器
と、このAD変換器の出力にそれぞれ接続された第二の
メモリと、この第二のメモリに接続された判定回路と、
この判定回路に接続された出力手段を有したものであ
り、このように繰返し信号の測定位置を指定する複数個
から成る第一のメモリを持っているので、同時に複数個
の繰返し信号を読み込むことが出来、高速計測が可能と
なる。
【0035】また、第一のメモリを増やすことによって
多くの値を一度に計測することが出来る。
多くの値を一度に計測することが出来る。
【図1】本発明の実施の形態1と実施の形態2における
繰返し信号測定装置のブロック図
繰返し信号測定装置のブロック図
【図2】本発明の実施の形態1における繰返し信号測定
装置のタイミングチャート
装置のタイミングチャート
【図3】本発明の実施の形態2における繰返し信号測定
装置のタイミングチャート
装置のタイミングチャート
【図4】本発明の実施の形態1における繰返し信号測定
装置の表示装置の表示例を示す説明図
装置の表示装置の表示例を示す説明図
【図5】従来の繰返し信号測定装置の計測例を示す説明
図
図
11 入力端子 12 デレー回路 13 カウンタ 14 第一のメモリ 15 アンド回路 16 AD変換器 17 第二のメモリ 18 判定回路 19 出力手段
Claims (15)
- 【請求項1】 繰返し信号の入力端子と、この入力端子
に入力された信号に基づいてカウントを開始するカウン
タと、前記繰返し信号の測定位置を指定する複数個から
成る第一のメモリと、この第一のメモリの出力と前記入
力端子に入力された繰返し信号とのアンド信号を得ると
ともに、このアンド信号をデジタル信号に変換する複数
個から成るエーディ(以下ADという)変換器と、この
AD変換器の出力にそれぞれ接続された第二のメモリ
と、この第二のメモリに接続された判定回路と、この判
定回路に接続された出力手段とからなる繰返し信号測定
装置。 - 【請求項2】 繰返し信号としてビデオ信号を用い、こ
のビデオ信号の水平同期信号でスタートするデレー回路
を入力端子とカウンタの間に設け、前記デレー回路の終
端で前記カウンタをスタートさせる請求項1に記載の繰
返し信号測定装置。 - 【請求項3】 第二のメモリは水平同期信号で番地をカ
ウントアップする複数個のメモリで構成された請求項2
に記載の繰返し信号測定装置。 - 【請求項4】 第一のメモリは読み書き可能なメモリに
するとともに、任意の場所に読み出し指定情報を格納
し、水平同期信号のトリガによりスタートするカウンタ
によってカウントアップする請求項2に記載の繰返し信
号測定装置。 - 【請求項5】 カウンタのカウントスピードを可変とし
た請求項2に記載の繰返し信号測定装置。 - 【請求項6】 第一のメモリの出力とカウンタの同期パ
ルスとのアンドをとって、ADコンバータに第一のメモ
リの出力情報として出力するアンド回路を設けた請求項
2に記載の繰返し信号測定装置。 - 【請求項7】 表示手段は入力波形とアンド回路出力と
を同一画面に表示する請求項6に記載の繰返し信号測定
装置。 - 【請求項8】 判定回路は第二のメモリの任意の場所の
値を複数個取出すことが出来る請求項2に記載の繰返し
信号測定装置。 - 【請求項9】 繰返し信号としてビデオ信号を用い、こ
のビデオ信号の垂直同期信号でスタートするデレー回路
を入力端子とカウンタとの間に設け、前記デレー回路の
終端で前記カウンタをスタートさせる請求項1に記載の
繰返し信号測定装置。 - 【請求項10】 第二のメモリは垂直同期信号で番地を
カウントアップする複数個のメモリで構成された請求項
9に記載の繰返し信号測定装置。 - 【請求項11】 第一のメモリは読み書き可能なメモリ
にするとともに任意の場所に読み出し指定情報を格納
し、垂直同期信号のトリガによりスタートするカウンタ
によってカウントアップする請求項9に記載の繰返し信
号測定装置。 - 【請求項12】 カウンタのカウントスピードを可変と
した請求項9に記載の繰返し信号測定装置。 - 【請求項13】 第一のメモリの出力とカウンタの同期
パルスとのアンドをとって、ADコンバータに第一のメ
モリの出力情報として出力するアンド回路を設けた請求
項9に記載の繰返し信号測定装置。 - 【請求項14】 表示手段は入力波形とアンド回路出力
とを同一画面に表示する請求項9に記載の繰返し信号測
定装置。 - 【請求項15】 判定回路は第二のメモリの任意の場所
の値を複数個取出すことが出来る請求項9に記載の繰返
し信号測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13945898A JP3651261B2 (ja) | 1998-05-21 | 1998-05-21 | 繰返し信号測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13945898A JP3651261B2 (ja) | 1998-05-21 | 1998-05-21 | 繰返し信号測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11326386A true JPH11326386A (ja) | 1999-11-26 |
JP3651261B2 JP3651261B2 (ja) | 2005-05-25 |
Family
ID=15245697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13945898A Expired - Fee Related JP3651261B2 (ja) | 1998-05-21 | 1998-05-21 | 繰返し信号測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3651261B2 (ja) |
-
1998
- 1998-05-21 JP JP13945898A patent/JP3651261B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3651261B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975636A (en) | Method and apparatus for selecting and displaying a high resolution window from a main display | |
US4425643A (en) | Multi-speed logic analyzer | |
JP2733746B2 (ja) | ロジック信号表示方法 | |
JP5294320B2 (ja) | ノー・デッド・タイム・アクイジション・システム及びアクイジション方法 | |
JP4986136B2 (ja) | ロジック信号波形表示装置 | |
JPS5934164A (ja) | 波形取込装置 | |
JPH05196647A (ja) | デジタル・オシロスコープ | |
JPH0782052B2 (ja) | タイミング・パルスのジッタ測定方法 | |
US5706203A (en) | Waveform measuring apparatus for easily providing pretrigger function by using FIFO memory | |
JPH11326386A (ja) | 繰返し信号測定装置 | |
JPH06103293B2 (ja) | 超音波測定装置のa/d変換処理方式 | |
CA1151329A (en) | Method of displaying logic signals for a logic signal measurement apparatus | |
JP2971307B2 (ja) | 波形記録装置 | |
JP3057275B2 (ja) | 波形表示装置 | |
JP2607028Y2 (ja) | デジタルオシロスコープ | |
KR19980022722A (ko) | 개인용컴퓨터를 이용한 비디오신호 검사장치 및 방법 | |
JP4941725B2 (ja) | 波形測定装置 | |
JPH08166409A (ja) | 波形記憶装置 | |
JPH07128372A (ja) | 信号測定方法 | |
JP3058969B2 (ja) | 超音波測定装置 | |
JPH0621026Y2 (ja) | 信号波形表示装置 | |
JP3279010B2 (ja) | 表示データ補間装置 | |
JP2519743Y2 (ja) | 時間計測装置 | |
JP2531437B2 (ja) | ビデオ信号検査装置 | |
JP3200892B2 (ja) | カウンタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
LAPS | Cancellation because of no payment of annual fees |