JPH1131877A - プリント配線板および電気部品の試験方法 - Google Patents
プリント配線板および電気部品の試験方法Info
- Publication number
- JPH1131877A JPH1131877A JP18487097A JP18487097A JPH1131877A JP H1131877 A JPH1131877 A JP H1131877A JP 18487097 A JP18487097 A JP 18487097A JP 18487097 A JP18487097 A JP 18487097A JP H1131877 A JPH1131877 A JP H1131877A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring board
- printed wiring
- thickness
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電気部品との半田接合を確実に行い前記電気
部品の評価、試験後に少なくとも電気部品側の接合部を
損傷することなく、容易に離脱できるプリント配線板と
電気部品の試験方法。 【解決手段】 支持体上に電極と絶縁層を有し、絶縁層
に設けた開口部に面する電極上に導電部材を配設し、前
記絶縁層と導電部材表面との段差を小さくしたプリント
配線板１００を構成することによって、前記導電部材に
設ける半田部６の厚さを薄くするとともに、同プリント
配線板を使用して電気部品の試験を実施する。
部品の評価、試験後に少なくとも電気部品側の接合部を
損傷することなく、容易に離脱できるプリント配線板と
電気部品の試験方法。 【解決手段】 支持体上に電極と絶縁層を有し、絶縁層
に設けた開口部に面する電極上に導電部材を配設し、前
記絶縁層と導電部材表面との段差を小さくしたプリント
配線板１００を構成することによって、前記導電部材に
設ける半田部６の厚さを薄くするとともに、同プリント
配線板を使用して電気部品の試験を実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線板の
構造に関するものであり、電気部品特に半導体素子を接
合し搭載し、バーンイン試験や性能評価などの試験を実
施した後に、再度半導体素子を離脱するのに好適なプリ
ント配線板と、このプリント配線板を用いた電気部品の
試験方法に関する。
構造に関するものであり、電気部品特に半導体素子を接
合し搭載し、バーンイン試験や性能評価などの試験を実
施した後に、再度半導体素子を離脱するのに好適なプリ
ント配線板と、このプリント配線板を用いた電気部品の
試験方法に関する。
【０００２】
【従来の技術】半導体素子特に集積回路は高速・高機能
化のために、ますます集積度を高めており、高信頼性の
確保のために、性能評価や加速試験や製品出荷前にバー
ンイン試験として、高温状態で直流電圧を印加するエー
ジングをし、初期不良等を検出した後に良品のみを出荷
することが必須となっている。しかしながら、前述のよ
うに高速・高機能化のために集積回路と外部回路との接
続端子数は増え、接続端子間ピッチは狭まっているの
で、集積回路の性能評価、各種の試験に際しては、プロ
ーブなどを使用して外部回路と接続することは困難にな
っている。そのため、一旦集積回路をプリント配線板に
半田接合をして、このプリント配線板を介して、外部回
路と接続し、性能評価や各種の試験後は、再度集積回路
とプリント配線板間の半田接合を溶融し、集積回路を離
脱する方法が採用されている。
化のために、ますます集積度を高めており、高信頼性の
確保のために、性能評価や加速試験や製品出荷前にバー
ンイン試験として、高温状態で直流電圧を印加するエー
ジングをし、初期不良等を検出した後に良品のみを出荷
することが必須となっている。しかしながら、前述のよ
うに高速・高機能化のために集積回路と外部回路との接
続端子数は増え、接続端子間ピッチは狭まっているの
で、集積回路の性能評価、各種の試験に際しては、プロ
ーブなどを使用して外部回路と接続することは困難にな
っている。そのため、一旦集積回路をプリント配線板に
半田接合をして、このプリント配線板を介して、外部回
路と接続し、性能評価や各種の試験後は、再度集積回路
とプリント配線板間の半田接合を溶融し、集積回路を離
脱する方法が採用されている。
【０００３】従来のこのプリント配線板の接合部の構造
は、図４の（Ａ）に示すように、ガラスエポキシ樹脂な
どから成る支持体である絶縁基板１０に銅箔パターン１
１を配し、絶縁層であり表面パターニングのためのソル
ダーレジスト１２の開口部１３に面する銅箔パターン１
１に半田部１４を施し、集積回路１５の接続端子と半田
接合を施していた。
は、図４の（Ａ）に示すように、ガラスエポキシ樹脂な
どから成る支持体である絶縁基板１０に銅箔パターン１
１を配し、絶縁層であり表面パターニングのためのソル
ダーレジスト１２の開口部１３に面する銅箔パターン１
１に半田部１４を施し、集積回路１５の接続端子と半田
接合を施していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の技術にあっては、ソルダーレジストを広い面積にわ
たって積層し、絶縁層としての機能を果たすためには２
０μｍ程度の厚さに成らざるを得なかった。そのため
に、図４の（Ａ）に示すように評価対象である集積回路
１５の端子部１６に接合している半田バンプ１７は、半
田部１４の厚さが薄いと半田バンプ１７が半田部１４に
接触せず、したがって半田接合が成されず、また図４の
（Ｂ）に示すように半田部がソルダーレジスト１２の厚
さに等しい程度に厚くなると、評価試験等の終了後に集
積回路１５を離脱する際に、半田バンプと半田部が容易
に離脱せず、図示のごとく集積回路１５の近傍で半田結
合部１８に亀裂１９を生じてしまったり、また図示しな
いが半田バンプ１７の形状が大きく変形したりし、再度
集積回路１５を他のプリント配線板に実装する際に接合
不良を生じるという不具合があった。また、この半田層
表面の酸化などによって、接合不良が生じるという問題
もあった。
来の技術にあっては、ソルダーレジストを広い面積にわ
たって積層し、絶縁層としての機能を果たすためには２
０μｍ程度の厚さに成らざるを得なかった。そのため
に、図４の（Ａ）に示すように評価対象である集積回路
１５の端子部１６に接合している半田バンプ１７は、半
田部１４の厚さが薄いと半田バンプ１７が半田部１４に
接触せず、したがって半田接合が成されず、また図４の
（Ｂ）に示すように半田部がソルダーレジスト１２の厚
さに等しい程度に厚くなると、評価試験等の終了後に集
積回路１５を離脱する際に、半田バンプと半田部が容易
に離脱せず、図示のごとく集積回路１５の近傍で半田結
合部１８に亀裂１９を生じてしまったり、また図示しな
いが半田バンプ１７の形状が大きく変形したりし、再度
集積回路１５を他のプリント配線板に実装する際に接合
不良を生じるという不具合があった。また、この半田層
表面の酸化などによって、接合不良が生じるという問題
もあった。
【０００５】
【課題を解決するための手段】請求項１の発明は、支持
体の表面に形成された電極と、前記電極を覆い前記電極
上に開口部を備えた絶縁層とを有するプリント配線板に
おいて、前記開口部に、半田の融点より高い融点と前記
絶縁層の厚さより小さい厚さとを有する導電部材が配設
されていることを特徴とするプリント配線板を要旨とし
た。
体の表面に形成された電極と、前記電極を覆い前記電極
上に開口部を備えた絶縁層とを有するプリント配線板に
おいて、前記開口部に、半田の融点より高い融点と前記
絶縁層の厚さより小さい厚さとを有する導電部材が配設
されていることを特徴とするプリント配線板を要旨とし
た。
【０００６】この請求項の発明の新規な点は、絶縁層の
厚さに係わらず、プリント配線板側の半田層の厚さを適
量となるように、絶縁層と導電部材間を所望の段差に制
御できる構成としたことである。具体的には、開口部に
位置する電極上に、さらにＣｕ、ＮｉまたはＡｕなどの
導電層を電解めっきや無電解めっきで形成することによ
って、絶縁層と前記のＣｕ、ＮｉまたはＡｕなどの導電
層表面との間を所望の段差としたことにある。したがっ
て、絶縁層が上記の如く２０μｍと厚くなっても、導電
層を形成する際の通電条件を制御することによって、精
度よく段差を構成できるため、導電層への半田の溶着量
を適量とすることができ、従来技術で生じていた、接合
不良や離脱に際しての半田バンプの変形、亀裂等の問題
は生じない。
厚さに係わらず、プリント配線板側の半田層の厚さを適
量となるように、絶縁層と導電部材間を所望の段差に制
御できる構成としたことである。具体的には、開口部に
位置する電極上に、さらにＣｕ、ＮｉまたはＡｕなどの
導電層を電解めっきや無電解めっきで形成することによ
って、絶縁層と前記のＣｕ、ＮｉまたはＡｕなどの導電
層表面との間を所望の段差としたことにある。したがっ
て、絶縁層が上記の如く２０μｍと厚くなっても、導電
層を形成する際の通電条件を制御することによって、精
度よく段差を構成できるため、導電層への半田の溶着量
を適量とすることができ、従来技術で生じていた、接合
不良や離脱に際しての半田バンプの変形、亀裂等の問題
は生じない。
【０００７】また、本発明はフリップチップボンディン
グに好適であるが、接合は半田バンプを介さなくてもよ
く表面実装の全般にわたって有効なプリント配線板であ
る。また、本発明は接合後、離脱する場合に特に有効で
あるが、一旦接合後、離脱しない場合にも使用してもよ
い。
グに好適であるが、接合は半田バンプを介さなくてもよ
く表面実装の全般にわたって有効なプリント配線板であ
る。また、本発明は接合後、離脱する場合に特に有効で
あるが、一旦接合後、離脱しない場合にも使用してもよ
い。
【０００８】本請求項の導電層は、支持体表面に設けた
電極にめっきが容易であり、半田との濡れ性がよく、溶
融点が半田より高くまた酸化などの変成の少ない導電材
料が好ましい。また、形成手段としては、めっき以外に
蒸着やスパッタやその他の薄膜形成方法を用いてもよ
く、積層厚さを制御できる方法であれば好ましく、また
積層を多層で構成してもよい。
電極にめっきが容易であり、半田との濡れ性がよく、溶
融点が半田より高くまた酸化などの変成の少ない導電材
料が好ましい。また、形成手段としては、めっき以外に
蒸着やスパッタやその他の薄膜形成方法を用いてもよ
く、積層厚さを制御できる方法であれば好ましく、また
積層を多層で構成してもよい。
【０００９】また、絶縁層は、ホトソルダタイプのソル
ダレジストが精度などの点で好ましいが、スクリーン印
刷タイプのものであってもよく、さらにポリイミドフィ
ルムやポリエステルフィルムなどを貼着したシート状絶
縁材やスパッタによる薄膜形成によるＳｉＯ2 、Ａｌ2
Ｏ3 や蒸着による高分子材であってもよい。
ダレジストが精度などの点で好ましいが、スクリーン印
刷タイプのものであってもよく、さらにポリイミドフィ
ルムやポリエステルフィルムなどを貼着したシート状絶
縁材やスパッタによる薄膜形成によるＳｉＯ2 、Ａｌ2
Ｏ3 や蒸着による高分子材であってもよい。
【００１０】請求項２の発明は、請求項１に記載のプリ
ント配線板の前記導電部材に電気部品の接続端子を半田
を用いて接続し前記電気部品を前記プリント配線板に実
装する工程と、前記プリント配線板を介して前記電気部
品の試験を行う工程と、前記試験後に前記電気部品と前
記プリント配線板との半田接合を外す工程とを、含むこ
とを特徴とする電気部品の試験方法を要旨とした。
ント配線板の前記導電部材に電気部品の接続端子を半田
を用いて接続し前記電気部品を前記プリント配線板に実
装する工程と、前記プリント配線板を介して前記電気部
品の試験を行う工程と、前記試験後に前記電気部品と前
記プリント配線板との半田接合を外す工程とを、含むこ
とを特徴とする電気部品の試験方法を要旨とした。
【００１１】本請求項の発明の新規な点は、請求項１の
プリント配線板は前記段差を適量に制御でき、したがっ
て一旦実装した部品を容易に離脱するのに適量な半田量
を形成できる事に着目し、接合後に再度離脱が必須とな
る電気部品の試験に、前記プリント配線板を使用した事
にある。
プリント配線板は前記段差を適量に制御でき、したがっ
て一旦実装した部品を容易に離脱するのに適量な半田量
を形成できる事に着目し、接合後に再度離脱が必須とな
る電気部品の試験に、前記プリント配線板を使用した事
にある。
【００１２】この請求項２に記載の「試験」とは、バー
ンイン試験などのように、半導体素子に高温状態で直流
電圧を印加するエージングや性能評価や、電気部品の高
温・多湿の環境下での加速試験や、性能評価などを指
す。
ンイン試験などのように、半導体素子に高温状態で直流
電圧を印加するエージングや性能評価や、電気部品の高
温・多湿の環境下での加速試験や、性能評価などを指
す。
【００１３】
〔第１実施例〕本発明のプリント配線板の第１実施例を
図１に示す。図１は、本発明によるプリント配線板１０
０に半田部６を設けた状態を示すものであり、１はガラ
スエポキシ樹脂積層板や、フェノール樹脂積層板や、セ
ラミック基板などの支持体である絶縁性基板であり、こ
の絶縁性基板１の表面に電極である銅箔パターン２が形
成されており、３は本実施例ではソルダーレジストであ
り、４はＮｉを電解めっきまたは無電解めっきで積層し
た導電層であり、５はＡｕを電解めっきまたは無電解め
っきで積層した導電層である。
図１に示す。図１は、本発明によるプリント配線板１０
０に半田部６を設けた状態を示すものであり、１はガラ
スエポキシ樹脂積層板や、フェノール樹脂積層板や、セ
ラミック基板などの支持体である絶縁性基板であり、こ
の絶縁性基板１の表面に電極である銅箔パターン２が形
成されており、３は本実施例ではソルダーレジストであ
り、４はＮｉを電解めっきまたは無電解めっきで積層し
た導電層であり、５はＡｕを電解めっきまたは無電解め
っきで積層した導電層である。
【００１４】本実施例では、半田バンプ径１００μｍの
ものを対象に、開口部の径は６０μｍでソルダーレジス
ト３の厚さは１５μｍで、導電層４と導電層５の合計厚
さは１０μｍであり、段差を５μｍとしてある。ただ
し、本発明の特徴を明瞭にするため、図１の寸法関係は
正確ではない。本実施例では、段差が従来の２０μｍに
比して５μｍと小さく、半田部６の厚さを約５μｍにで
き、従って集積回路などに設けた半田バンプと確実に接
合でき、また大きな変形も生じず容易に離脱できる。こ
こで、半田部６と半田バンプの接合は、リフロー半田付
け法や赤外線リフロー半田付け法や気相半田付け法など
によって行うことができ、また同様の方法で接合部を溶
融し、半導体素子などの実装部品をプリント配線板から
引き離すことにより容易に離脱できる。
ものを対象に、開口部の径は６０μｍでソルダーレジス
ト３の厚さは１５μｍで、導電層４と導電層５の合計厚
さは１０μｍであり、段差を５μｍとしてある。ただ
し、本発明の特徴を明瞭にするため、図１の寸法関係は
正確ではない。本実施例では、段差が従来の２０μｍに
比して５μｍと小さく、半田部６の厚さを約５μｍにで
き、従って集積回路などに設けた半田バンプと確実に接
合でき、また大きな変形も生じず容易に離脱できる。こ
こで、半田部６と半田バンプの接合は、リフロー半田付
け法や赤外線リフロー半田付け法や気相半田付け法など
によって行うことができ、また同様の方法で接合部を溶
融し、半導体素子などの実装部品をプリント配線板から
引き離すことにより容易に離脱できる。
【００１５】また、本実施例では積層した導電層の表面
側をＡｕにしてあり、酸化などの影響が少なく、保存管
理が容易であるとともに、後に実施する半田の接合が確
実になり、またプリント配線板の保存、管理等が容易に
なる。さらに、開口部に塵などが滞留しずらくまた、実
装前の洗浄などで容易に塵などを除去できる。
側をＡｕにしてあり、酸化などの影響が少なく、保存管
理が容易であるとともに、後に実施する半田の接合が確
実になり、またプリント配線板の保存、管理等が容易に
なる。さらに、開口部に塵などが滞留しずらくまた、実
装前の洗浄などで容易に塵などを除去できる。
【００１６】また、本実施例では、プリント配線板１０
０と外部回路等との接続のための構造は図示しなかった
が、プリント配線板１００の所望の箇所に銅箔パターン
２でランドを設けるようにしてもよく、またコネクタと
の接続用に銅箔パターン２で所望のパターンを形成して
もよい。
０と外部回路等との接続のための構造は図示しなかった
が、プリント配線板１００の所望の箇所に銅箔パターン
２でランドを設けるようにしてもよく、またコネクタと
の接続用に銅箔パターン２で所望のパターンを形成して
もよい。
【００１７】〔第２実施例〕本発明の第２実施例を図２
に示し、図はプリント配線板１０１に半田部６を設けた
状態を示しており、図１と同一符号は同様のものを表し
ている。
に示し、図はプリント配線板１０１に半田部６を設けた
状態を示しており、図１と同一符号は同様のものを表し
ている。
【００１８】本実施例の発明では、銅箔パターン２にＣ
ｕめっきを行い導電層７を形成してあり、この導電層７
にはＮｉまたはＡｕなどの第２層を設けておらず、した
がって、第１実施例で示したプリント配線板よりも、容
易に製作が可能となる。
ｕめっきを行い導電層７を形成してあり、この導電層７
にはＮｉまたはＡｕなどの第２層を設けておらず、した
がって、第１実施例で示したプリント配線板よりも、容
易に製作が可能となる。
【００１９】〔第３実施例〕本発明の電気部品の試験方
法を、集積回路のバーンイン試験方法に適用した実施例
を図３に示す。図中（Ａ）は請求項１に記載のプリント
配線板１０３に集積回路１５を半田バンプ１７を介して
接合する実装工程を示したものであり、接合に先立って
プリント配線板１０３には、図１または図２に示す半田
部６が設けられており、本工程はリフロー半田付け法や
赤外線リフロー半田付け法や気相半田付け法などによっ
て行われる。つぎに、図中（Ｂ）で示す工程でバーンイ
ン試験を行う。本実施例では、プリント配線板１０３を
評価用回路や試験用回路や外部接続用コネクタ等を搭載
した試験プリント配線板１０４を介してバーンイン試験
を行う例を示している。試験プリント配線板１０４とプ
リント配線板１０３は間隔管１１０を介して接合してい
る。この試験プリント配線板１０４とプリント配線板１
０３間の電気的な接続は図示していないが、線材、コネ
クタケーブルなどで実施している。このバーンイン試験
は、恒温槽内に試験プリント配線板１０４とプリント配
線板１０３を設置し、たとえば、１２５°Ｃの高温状態
下で所定の電圧を約１００時間通電して実施する。つぎ
に、前記バーンイン試験後に行うプリント配線板１０３
から集積回路１５を離脱する工程を図中（Ｃ）で示す。
本工程は、高温雰囲気中でａ、ｂで示す方向に集積回路
１５、プリント配線板１０３に外力を加えることによっ
て実施する。
法を、集積回路のバーンイン試験方法に適用した実施例
を図３に示す。図中（Ａ）は請求項１に記載のプリント
配線板１０３に集積回路１５を半田バンプ１７を介して
接合する実装工程を示したものであり、接合に先立って
プリント配線板１０３には、図１または図２に示す半田
部６が設けられており、本工程はリフロー半田付け法や
赤外線リフロー半田付け法や気相半田付け法などによっ
て行われる。つぎに、図中（Ｂ）で示す工程でバーンイ
ン試験を行う。本実施例では、プリント配線板１０３を
評価用回路や試験用回路や外部接続用コネクタ等を搭載
した試験プリント配線板１０４を介してバーンイン試験
を行う例を示している。試験プリント配線板１０４とプ
リント配線板１０３は間隔管１１０を介して接合してい
る。この試験プリント配線板１０４とプリント配線板１
０３間の電気的な接続は図示していないが、線材、コネ
クタケーブルなどで実施している。このバーンイン試験
は、恒温槽内に試験プリント配線板１０４とプリント配
線板１０３を設置し、たとえば、１２５°Ｃの高温状態
下で所定の電圧を約１００時間通電して実施する。つぎ
に、前記バーンイン試験後に行うプリント配線板１０３
から集積回路１５を離脱する工程を図中（Ｃ）で示す。
本工程は、高温雰囲気中でａ、ｂで示す方向に集積回路
１５、プリント配線板１０３に外力を加えることによっ
て実施する。
【００２０】
【発明の効果】 以上詳述ごとく、本発明によれば、以
下の効果がある。 （１）絶縁層の厚さに係わらず、絶縁層と導電層間の段
差を適量に調整したプリント配線板を構成することがで
きる。 （２）電気部品側の半田バンプとプリント配線板の導電
層の接合を確実に行え、電気部品とプリント配線板の離
脱の際に、半田バンプがプリント配線板に残留したり、
または半田バンプに大幅な形状変化を来すことが無い。 （３）積層した導電層の表面側をＮｉ、Ａｕなど耐性の
ある材料とすることにより、後に実施する半田の接合が
確実になり、またプリント配線板の保存管理等が容易に
なる。 （４）絶縁層と導電層間の段差を小さくでき、開口部に
塵などが滞留しずらくまた、実装前の洗浄などで容易に
塵などを除去できる。 （５）電気部品の試験が、上記（１）〜（４）の効果を
持つプリント配線板で行え、確実な接合によって信頼性
の高い試験が実施でき、試験後の離脱時における電気部
品側の接合部の変形や剥離が回避できる。
下の効果がある。 （１）絶縁層の厚さに係わらず、絶縁層と導電層間の段
差を適量に調整したプリント配線板を構成することがで
きる。 （２）電気部品側の半田バンプとプリント配線板の導電
層の接合を確実に行え、電気部品とプリント配線板の離
脱の際に、半田バンプがプリント配線板に残留したり、
または半田バンプに大幅な形状変化を来すことが無い。 （３）積層した導電層の表面側をＮｉ、Ａｕなど耐性の
ある材料とすることにより、後に実施する半田の接合が
確実になり、またプリント配線板の保存管理等が容易に
なる。 （４）絶縁層と導電層間の段差を小さくでき、開口部に
塵などが滞留しずらくまた、実装前の洗浄などで容易に
塵などを除去できる。 （５）電気部品の試験が、上記（１）〜（４）の効果を
持つプリント配線板で行え、確実な接合によって信頼性
の高い試験が実施でき、試験後の離脱時における電気部
品側の接合部の変形や剥離が回避できる。
【図１】第１実施例を示す図
【図２】第２実施例を示す図
【図３】第３実施例を示す図
【図４】従来例を示す図
１ 絶縁性基板 ２ 銅箔パターン ３ ソルダーレジスト ４ 導電層 ６ 半田部 １５ 集積回路 １７ 半田バンプ １００ プリント配線板 １０１ プリント配線板 １０３ プリント配線板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｂ
Claims (2)
- 【請求項１】 支持体の表面に形成された電極と、前
記電極を覆い前記電極上に開口部を備えた絶縁層とを有
するプリント配線板において、 前記開口部に、半田の融点より高い融点と前記絶縁層の
厚さより小さい厚さとを有する導電部材が配設されてい
ることを特徴とするプリント配線板。 - 【請求項２】 請求項１に記載のプリント配線板の前
記導電部材に電気部品の接続端子を半田を用いて接続し
前記電気部品を前記プリント配線板に実装する工程と、
前記プリント配線板を介して前記電気部品の試験を行う
工程と、前記試験後に前記電気部品と前記プリント配線
板との半田接合を外す工程とを、含むことを特徴とする
電気部品の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18487097A JPH1131877A (ja) | 1997-07-10 | 1997-07-10 | プリント配線板および電気部品の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18487097A JPH1131877A (ja) | 1997-07-10 | 1997-07-10 | プリント配線板および電気部品の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131877A true JPH1131877A (ja) | 1999-02-02 |
Family
ID=16160761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18487097A Withdrawn JPH1131877A (ja) | 1997-07-10 | 1997-07-10 | プリント配線板および電気部品の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131877A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368398A (ja) * | 2001-06-05 | 2002-12-20 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| EP1392089A1 (en) * | 2002-08-21 | 2004-02-25 | Ultratera Corporation | Printed circuit board with self align bonding pads thereon |
| GB2417139A (en) * | 2004-08-13 | 2006-02-15 | Siemens Aktiengesellschaft | Printed circuit board |
| US7500308B2 (en) | 1999-09-01 | 2009-03-10 | Fujitsu Limited | Method of detaching electronic component from printed circuit board |
| JP2009081334A (ja) * | 2007-09-27 | 2009-04-16 | Aisin Aw Co Ltd | 多層プリント配線基板及びその製造方法。 |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| KR101110002B1 (ko) | 2011-06-22 | 2012-01-31 | 이정구 | 반도체 소자 테스트용 탄성 콘택터 및 그 제조방법 |
-
1997
- 1997-07-10 JP JP18487097A patent/JPH1131877A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500308B2 (en) | 1999-09-01 | 2009-03-10 | Fujitsu Limited | Method of detaching electronic component from printed circuit board |
| JP2002368398A (ja) * | 2001-06-05 | 2002-12-20 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| EP1392089A1 (en) * | 2002-08-21 | 2004-02-25 | Ultratera Corporation | Printed circuit board with self align bonding pads thereon |
| GB2417139A (en) * | 2004-08-13 | 2006-02-15 | Siemens Aktiengesellschaft | Printed circuit board |
| JP2009081334A (ja) * | 2007-09-27 | 2009-04-16 | Aisin Aw Co Ltd | 多層プリント配線基板及びその製造方法。 |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| KR101110002B1 (ko) | 2011-06-22 | 2012-01-31 | 이정구 | 반도체 소자 테스트용 탄성 콘택터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
| US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
| US5401913A (en) | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board | |
| US3614832A (en) | Decal connectors and methods of forming decal connections to solid state devices | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| US20070200258A1 (en) | Semiconductor device with semiconductor device components embedded in plastic package compound | |
| JP2001144206A (ja) | 多層構造のフレキシブル配線板とその製造方法 | |
| US4970106A (en) | Thin film multilayer laminate interconnection board | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JPH0710032B2 (ja) | 多層配線板の製造方法 | |
| JPH0779196B2 (ja) | 配線変更方法 | |
| JPH1131877A (ja) | プリント配線板および電気部品の試験方法 | |
| US5477080A (en) | Tape carrier and tape carrier device using the same | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| CN111315109B (zh) | 复合基板结构及其制作方法 | |
| JPH0763787A (ja) | プローブ構造 | |
| US9673063B2 (en) | Terminations | |
| JPH08191186A (ja) | 多層配線基板 | |
| JPH09283931A (ja) | 多層配線基板 | |
| US20230276577A1 (en) | Method for manufacturing wiring substrate | |
| JP3007800B2 (ja) | 光半導体装置の製造方法 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JPS6372193A (ja) | 回路板 | |
| JP3028413B1 (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |