JPH1131763A - 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法 - Google Patents

半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法

Info

Publication number
JPH1131763A
JPH1131763A JP18863597A JP18863597A JPH1131763A JP H1131763 A JPH1131763 A JP H1131763A JP 18863597 A JP18863597 A JP 18863597A JP 18863597 A JP18863597 A JP 18863597A JP H1131763 A JPH1131763 A JP H1131763A
Authority
JP
Japan
Prior art keywords
lead
package
shape
substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18863597A
Other languages
English (en)
Inventor
Kenta Chikou
研太 知工
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18863597A priority Critical patent/JPH1131763A/ja
Publication of JPH1131763A publication Critical patent/JPH1131763A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体部品と回路基板との間の半田接続検査
において誤判定のない信頼性の高い試験を実施し、かつ
プローブを接触させるための押し付ける力や回数を低減
でき、半導体部品への物理的な損傷を最小限とする。 【解決手段】 パッケージ本体の最外周から内側の一部
が、上端からリードの位置まで、測定用プローブとのコ
ンタクト用として開口され、リードの折り曲げ加工形状
は、パッケージ本体から突出する根元部分よりもリード
先端部の方が基板からの高さが高く、すなわちパッケー
ジ本体を中心に両側のリードが「逆八の字」型を成し、
かつ、リードの断面形状の上縁が、内側に向かって窪み
を持つU字型あるいはそれに類似した形状をしているこ
とを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体部品のパッケ
ージ構造と、これを実装する半導体回路基板との接続試
験方法に関する。
【0002】
【従来の技術】図5(a)は、第1の従来例の一般的半
導体部品のパッケージ構造の斜視図、(b)は、(a)
のA−B線断面図、図6(a)は、第2の従来例の断面
図、(b)は、(a)の下面図である。
【0003】現在ほとんどの電子機器は、その回路基板
上に種々の半導体部品やこれに付随する受動部品を実装
し、その目的とする機能を実現している。そしてこれら
のその単体での出荷、あるいはシステムへと組み込まれ
る前にボード試験と呼ばれる検査を受ける。これは基板
と搭載部品との接続を試験するオープン・ショート試
験、受動部品の特性を測定するパラメトリック試験、さ
らに基板全体としての動作を確認するファンクション試
験等から構成される。この中でオープン・ショート試験
は半田付けにより、回路基板上に半導体部品等が正しく
接続されたかを確認するものである。昨今、半導体部品
のパッケージ形態の主流はスルーホール型の部品から表
面実装型の部品へと大きくシフトした。
【0004】この第1の従来例として、上述の一般的な
形態とその試験方法を図5(a),(b)に示す。この
表面実装型の半導体部品21は、そのリード23がパッ
ケージ本体22の側面から突き出しており、半導体部品
単体としての試験後あるいは試験前に、回路基板24へ
の実装形態に適応するようにクランク状に曲げ加工がな
される。リード23は曲げ加工された先端部23aが回
路基板24上のパッド25へ、半田リフローにより接合
される。半田リフローは、回路基板24の信号配線パタ
ーン26と接続されたパッド25にクリーム半田を塗布
し、半導体部品21を回路基板24の指定位置に搭載し
た後、加熱することにより、半田が融着して各リード先
端部23aとパッド25の電気的接続が得られるという
一般的な表面実装部品の搭載技術が採用されている。
【0005】回路基板24へこれら半導体部品21を多
数個搭載することにより求める機能を実現するのである
が、昨今搭載部品の小型・狭ピッチ化や表面実装部品の
大量採用により、リード先端部23aとバッド25の間
の半田接続の問題による不良品発生や故障事故の発生の
割合が増加している。半田接続の問題とは、半田の不足
や欠如によって起こるオープン故障や半田が多過ぎて、
隣接するリード同士が接続してしまうショート故障をさ
す。このようなオープン故障、ショート故障を試験によ
り検出する方法として図5(b)に示すようなリード2
3とパッド25間の導通試験方法がある。この方法では
用意された2本の測定用プローブ27を一方は試験対象
となる半田接合部を挟んでリード23と接触させ,他方
はパッド25あるいはパッド25から配線26によって
接続されたビアホール28,または他の半導体部品21
のパッド25などに接触させる。
【0006】
【本発明が解決しようとする課題】オープン故障、ショ
ート故障を試験により検出する方法として図5(b)に
示すように、2本の測定用プローブ27を半田接合部を
挟んでリード23とパッド25に接触させる試験法方が
あることは前述の通りである。ここでは測定用プローブ
27のリード23への接触を部品側接触と定義し、測定
用プローブ27のパッド25あるいはパッド25から回
路基板21の配線パターン26を通じて導通する箇所へ
の接触を基板側接触と定義する。基板側接触は、回路基
板24の設計条件にもよるが、接触を得られる場所は比
較的容易に確保できる。しかし部品側接触は、その接触
を得られる場所がリード23に限定される。
【0007】通常測定用プローブ27は図5(b)の上
方から接触を取るので、リード23で接触を得られる場
所はリード先端部23aとリード肩部23bに限定され
る。リード先端部23aで接触を得ることについては、
測定用プローブ27が上から押し付けられることによ
り、本来オープン故障である筈のリード先端部23aも
パッド25に押し付けられ、電気的な導通が一時的に得
られ、擬似的に正常と判定されるという問題や、基板側
接触を得るための測定用プローブ27がパッド25で接
触を得ようとするならば、部品側接触を得るための測定
用プローブ27と極めて接近することから、測定用プロ
ーブ27同士でショートしてしまい擬似的な不良と判定
されるという問題がある。
【0008】一方、リード肩部23bにて部品側接触を
得ようとする場合であるが、こちらにはリード23の折
り曲げ加工の形状は各メーカー間に差があるものの、ク
ランクの角は丸みを持っている事から測定用プローブ2
7を接触させても滑りやすく、横方向に滑り、擬似的な
オープン故障と判定されるという問題もある。また、下
方向に滑り、リード先端部23aを押しつけることによ
り、本来リード先端部23aがバッド25から浮き上が
っていても擬似的に正常と判定される問題もある。ま
た、メモリー部品のように同じ機能の半導体部品21で
も複数のメーカーから購入したものを混在して使用する
ようなケースでは、メーカーによりパッケージ本体22
からのリード肩部23bの張出し距離が異なったりする
ので、クランク形状が異なるこれらの半導体部品21の
試験プログラムの座標情報を共通化して作成しようとす
ると、接触の得られるエリアが狭い範囲に限定されると
いう問題もある。これら種々の解決すべき課題が存在す
る。
【0009】また半田不良を検出する別の方法として、
X線装置を使い半田接合部の画像を取り込み、これを判
定する方法や、光学的に半田接合部の状態を検査する装
置もある。しかしこれらの装置は機構が複雑になるた
め、試験装置が高価となり、またある程度の誤判定を含
むという課題についても解決はされていない。その他の
方法としてはファンクション・テスターやインサーキッ
トテスターのような機能試験装置を使い、回路基板ある
いは半導体部品の機能試験と同時に半田接続も試験して
しまう方法もある。しかしこの方法でも機能試験を行う
ために試験装置本体やフィクスチャと呼ばれる治具が複
雑になり、やはり試験装置としては高価になる。しかも
近年の半導体部品はその回路集積度が高くなり、その機
能をすべて試験するには長大かつ高度な試験プログラム
を必要とするようになった。この影響を受け機能試験の
内容が不十分になると半田不良箇所の検出能力も低下す
るという問題を抱えている。
【0010】図6(a)、(b)の実開平6−7725
2に示される第2の従来例の半導体部品のパッケージの
構造は、その効果の説明に「検査装置のソケットピンを
開口部49からリード43の露出部と接触させることに
より、半導体部品41と検査装置とが良好に接続され、
半導体部品41の性能保証検査が容易に行うことができ
る。」とあるように、半導体部品41の単体試験におい
てその検査装置との接触を開口部9を通じて行う事を主
眼としている。しかし、本例においは、開口部が下側に
向いているので、当該部品の搭載後に確実に検査を行う
ことは容易でないという問題を抱えている。
【0011】そこで、本発明の目的は、単体としては良
品である半導体部品が回路基板に搭載された後の回路基
板4との半田づけ部分のオープン、ショート試験の信頼
性を向上させることのできるパッケージ構造および回路
基板との半田接続の試験方法を提供することである。
【0012】
【課題を解決するための手段】本発明のパッケージ構造
は、スルーホール実装型あるいは表面実装型の半導体部
品のパッケージ本体の側面から突出し基板と接続するた
めのリードを有するパッケージ構造において、第1の発
明では、パッケージ本体の最外周から内側の一部が、上
端からリードの位置まで、測定用プローブとのコンタク
ト用として開口されていることを特徴とし、第2の発明
では、リードの折り曲げ加工形状は、パッケージ本体か
ら突出する根元部分よりもリード先端部の方が基板から
の高さが高く、すなわちパッケージ本体を中心に両側の
リードが「逆八の字」型を成すことを特徴とし、第3の
発明では、リードの断面形状の上縁が、内側に向かって
窪みを持つU字型あるいはそれに類似した形状をしてい
ることを特徴とし、第4の発明では、リードの折り曲げ
加工形状は、パッケージ本体から突出する根元部分より
もリード先端部の方が基板からの高さが高く、すなわち
パッケージ本体を中心に両側のリードが「逆八の字」型
を成し、かつ、リードの断面形状の上縁が、内側に向か
って窪みを持つU字型あるいはそれに類似した形状をし
ていることを特徴とし、第5の発明では、パッケージ本
体の最外周から内側の一部が、上端からリードの位置ま
で、測定用プローブとのコンタクト用として開口され、
前記リードの折り曲げ加工形状は、前記パッケージ本体
から突出する根元部分よりもリード先端部の方が基板か
らの高さが高く、すなわちパッケージ本体を中心に両側
のリードが「逆八の字」型を成し、かつ、前記リードの
断面形状の上縁が、内側に向かって窪みを持つU字型あ
るいはそれに類似した形状をしていることを特徴として
いる。
【0013】第6の発明の回路基板の半田接続の試験方
法は、半田により基板に接続された上述の各発明の構造
を有する半導体部品の基板との接続試験方法において、
パッケージ本体の最外周から内側の一部において測定用
プローブとのコンタクト用として開口している箇所と、
基板のパッド、配線パターンの途中のビア、あるいは配
線パターンを通じて接続される他の半導体部品のリード
のコンタクト用として開口している箇所とに導通測定用
プローブを各々接触させ、導通を確認することを特徴と
している。
【0014】次に、本発明の作用について説明する。
【0015】本発明の対象となる半導体部品ではパッケ
ージ本体の側面から回路基板との接続を得るための突出
したリードを有するが、請求項1にあるようにパッケー
ジ本体の上面にて、最外周から内側の一部にリードに上
方から接触できる開口部を設けられている。本箇所にて
部品側接触を得ることが可能ならば、従来の技術での測
定用プローブを接触させる衝撃により、リード肩部にて
接触を得ようとする場合のように測定用プローブが左右
に滑り落ちて擬似的なオープン故障と判定されたり、ま
たリード先端部分方向へ滑り落ちて基板接触側の測定プ
ローブとショート状態になったり、リード先端部をパッ
ドに押し付けることにより擬似的な正常判定をしてしま
う恐れがなくなる。また部品側接触を得るための測定用
プローブのコンタクトをさらに確実にしようとする場
合、請求項2および請求項3に記載した発明を採用した
リードならば、部品側接触を得るための測定用プローブ
がリード肩部から滑り落ち、謝った試験結果判定をして
しまうことを防ぐ効果はさらに大きくできる。また請求
項2および請求項3のリードの構造は各々単独での採用
も可能であり、試験の信頼性を向上させる一定の効果は
得られる。
【0016】以上のように本発明により、表面実装型の
半導体部品の搭載された回路基板の基板と部品の半田接
続を確認するための試験において、正常箇所を不良と判
定したり、逆に不良個所を正常と判定するような試験の
信頼性を損ねる誤判定を除去し、確実で効率的な実行が
可能となる。
【0017】また測定用プローブがリードから滑り落ち
るのを防止するためにプローブの先端を鋭利にしてリー
ドに深くくい込ませる方法やプローブの滑り落ちを感知
するために判定を複数回行い、判定結果が常に一致して
いることを確認する方法もある。しかしこれらの方法は
リードに強い衝撃を与えたり、リードの広範囲にダメー
ジを与えることになる。結果としてリードのメッキの剥
離による腐食の進行やホイスカ現象による隣接リードと
のショート、衝撃による樹脂製パッケージのひび割れ進
行による耐湿性の劣化など信頼性上好ましく無い問題を
発生することになる。つまり半田接続部のオープン・シ
ョート試験のためとはいえ、リードに測定用プローブを
接触させることは必要最小限の回数にとどめ、理想的に
は強い衝撃をリードに与えることなく、1回で確実にリ
ードに接触できる方法でなければならない。
【0018】この点においても本発明はリードの外側に
測定用プローブが滑ることを防止し、リードへの最小限
のダメージで確実な接触を得ることができ、試験後の回
路基板および搭載される半導体部品に信頼性上で問題と
なるような傷を残すこともなく試験を完了することがで
きる。
【0019】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0020】(第1の実施の形態例)図1(a)は、本
発明の半導体部品のパッケージ構造の一実施形態例の斜
視図、(b)は、(a)のA−B線断面図である。
【0021】半導体部品1はその内部に半導体チップ1
0を有し、ダイ・アタッチメント11に搭載され、固定
後にボンディングワイヤー12により、リード端3cと
半導体チップのパッド13とが接続される。パッケージ
本体2がモールド樹脂素材であるならばその後に樹脂の
封入が行われ密閉される。セラミック素材であるなら金
属キャップ等で密閉される。これらの密閉されたパッケ
ージ本体2の側面から回路基板4と接続するためのリー
ド3が突出しており、通常リード3は回路基板4のパッ
ド5との半田接続を考慮し、クランク形状,あるいはコ
の字型に折り曲げ加工がなされている。半導体部品1は
このパッケージ本体2とリード3で構成されている。図
1の例ではリード3はクランク型に曲げ加工がなされて
おり、パッケージ本体2から横方向へ突出するリード3
の最初のクランクまでをリード肩部3b、下方向に折り
曲げられたあと、回路基板4のパッド5と半田接続され
るべく再度折り曲げ加工され水平方向へ突出する部分を
リード先端部3aと呼ぶこととする。
【0022】図1(a)および(b)に示されるように
本発明の半導体部品1では各リード3はパッケージ本体
2の最外周から内側においても、その上面の一部が露出
するよう開口部9が設けられている。この形状によりリ
ード肩部3bの表面積は従来の形態のパッケージより広
く、かつ水平なエリアを確保することができる。したが
って、半田接続のオープン・ショート試験を行う場合、
部品側接触を得るために測定用プローブ7をリード3に
コンタクトさせる際にも、より安定した計測が可能とな
る。
【0023】図1(b)に示す試験方法では、開口部9
から露出するリード3において部品側接触を得ることが
可能となり、その両側はパッケージ本体2の壁があるこ
とから測定用プローブ7が滑り落ちることを防止でき、
またリード3の下面もパッケージ本体2により支えられ
ているので測定用プローブ7の接触によるリード3の変
形を最小限に抑えることが可能となる。これにより誤判
定を含まない信頼性の高いオープン・ショート試験の実
行が可能となる。
【0024】(第2の実施形態例)図2は、第2の実施
形態例の、図1(b)と同じ方向の断面図である。
【0025】さらに測定用プローブの接触の安定性,信
頼性を向上させる方法として本実施形態例を用いて説明
する。図2の断面図に示すようにパッケージ本体2の側
面より突出したリード3は水平方向ではなく斜め上方向
へ延びた後、最初の折り曲げ加工にて従来の約90゜よ
りも深い角度で下方向に向かう。回路基板4のパッド5
と半田接続されるべく水平方向へ再度折り曲げ加工され
るリード先端部3aは従来と同じである。パッケージの
断面構造はパッケージ本体2を中心とした「逆八の字」
型に見える。このパッケージ構造により、測定プローブ
7をリード肩部3bに接触させて部品側接触を得ようと
する場合において、測定プローブ7が半導体部品1の実
装位置ずれ等によりリード肩部先端の折り曲げ加工箇所
に近い箇所に当たり状態7aのようになっても、このリ
ード肩部3bの傾斜による正規の位置へ補正しようとす
る働きで、滑り落ちてリード先端部3aを押し付けてオ
ープン不良箇所を正常と認識したり、測定プローブ7同
士が接触してショート不良と認識したりする誤判定の発
生を防ぐことができる。
【0026】回路基板4に実装される表面実装型の半導
体部品1は、半田リフローによる実装方法においては、
ある程度の実装位置のずれを発生する。通常測定プロー
ブ7によるオープンショート試験では、回路基板4の位
置座標を基準に測定プローブ7の接触位置を決めるので
あるが、この時に基板側接触を得るためにパッド5やビ
アホール8等を含む基板4自体に測定プローブ7を接触
させるケースでは位置合わせ誤差は極めて小さいが、部
品側接触を得るために半導体部品1のリード3と接触を
得るケースでは半導体部品1個々に実装時の誤差があ
り、しかもそのずれ方向は一様でない。このため市販の
測定プローブ7を用いたオープンショート試験装置の中
には画像認識装置を使い、回路基板4上に実装された半
導体部品1を1個1個毎に画像言忍識させ、その位置ず
れ方向と距離を計算し、測定用プローブ7の座標を自動
補正する機能を持つものもある。
【0027】(第3の実施形態例)図3(a)は、第3
の実施形態例の側面図、(b)は、(a)の側面図の一
部である。
【0028】第2の実施形態例と同様に測定用プローブ
の接触の安定性,信頼性を向上させる方法として本実施
形態例を用いて説明する。図3に示すようにパッケージ
本体2の側面から突出したリード3はその上面部にU型
の窪み3dを持たせてある。このパッケージ構造によ
り、測定プローブ7をリード肩部3bに接触させて部品
側接触を得ようとする場合において、測定プローブ7が
部品の位置ずれ等によりリード中心から左右にずれた箇
所に当たり状態7bのようになっても、滑り落ちて接触
が得られずにオープン不良と認識したりする誤判定の発
生を防ぐことができる。上面に窪み3dを持たせる構造
として、上記にも凹字型やV字型の形状の窪みを持たせ
ても同じ効果が実現できる。
【0029】本実施形態例で説明した構造を持つリード
の製造方法について述べる。中央に窪みを持たせる方法
として、リードの成形時にプレス等で同時に窪みを作る
方法やリードの成形の後工程にて中央線に沿って切削、
エッチングなどにより窪みを作り込む方法もある。また
通常リードはリード本体に、その保護のためのメッキ加
工が施されている。そこでリード本体の上面は平面でも
メッキ加工の厚みを調整し、中央部を薄くし、左右を厚
くすることでリード本体の加工と同じように中央部に窪
みを作ることは可能である。
【0030】(第4の実施形態例)図4(a)は、第4
の実施形態例の斜視図、(b)は、(a)のA−B線断
面図である。
【0031】図4(a),(b)ではこれまで説明した
第1,第2および第3の実施形態例で示したパッケージ
構造をすべて併せ持つパッケージ構造を示す。パッケー
ジ本体2は側面からリード3が突出する箇所において最
外周から内側においても上方から測定用プローブ7がリ
ード3に接触できるよう開口部9が設けられている。ま
たそのリード3の形状についてもリード肩部3bにおい
て折り曲げ加工の先端部が根本部より高い位置にあるよ
うになされており、そのリード3の断面形状はリード3
の上面が内側に窪み3dを持つ形状となっている。これ
らのパッケージ構造により、測定用プローブ7を使いリ
ード肩部3bにて部品側接触を得ようとする場合、リー
ド肩部3bは広い接触可能エリアを持ち、半導体部品1
の実装位置ずれによりリード肩部3bへの接触位置がリ
ード3の中心線から左右にずれたり、リード手前方向
(リード先端部方向)へずれたりしても、リード肩部3
bの中央方向へ測定プローブを補正しようとする働きが
生じ、確実な接触が得られるので安定した試験が可能と
なる。また確実な接触が得られることにより、接触する
ために必要な測定プローブ7をリード3に押し付ける力
や回数を低減できることにより、試験時間の短縮や回路
基板への信頼性上のダメージを低減できるという効果が
得られる。
【0032】
【発明の効果】以上説明したように本発明は、測定用プ
ローブを使いリード肩部にて部品側接触を得ようとする
場合、リード肩部は広い接触可能エリアを持ち、部品の
実装位置ずれによりリード肩部への接触位置がリードの
中心線から左右にずれたり、リードリード先端部方向へ
ずれたりしても、リード肩部の中心方向へ測定プローブ
を補正しようとする働きが生じ、確実な接触が得られる
ので安定した試験が可能となり、また確実な接触が得ら
れるので、接触するために必要な測定プローブをリード
に押し付ける力や回数を低減でき、試験時間の短縮や回
路基板への信頼性上のダメージを低減できるパッケージ
構造および回路基板との半田接続の試験方法を提供でき
る効果がある。
【図面の簡単な説明】
【図1】(a)は、本発明の半導体部品のパッケージ構
造の一実施形態例の斜視図、(b)は、(a)のA−B
線断面図である。
【図2】第2の実施形態例の、図1(b)と同方向断面
図である。
【図3】(a)は、第3の実施形態例の側面図、(b)
は、(a)の側面図の一部である。
【図4】(a)は、第4の実施形態例の斜視図、(b)
は、(a)のA−B線断面図である。
【図5】(a)は、第1の従来例の一般的半導体部品の
パッケージ構造の斜視図、(b)は、(a)のA−B線
断面図である。
【図6】(a)は、第2の従来例の断面図、(b)は、
(a)の下面図である。
【符号の説明】
1,21,41 半導体部品 2,22,42 パッケージ本体 3,23,43 リード 3a,23a リード先端部 3b,23b リード肩部 3c リード端 3d リードの窪み 4,24 回路基板 5,25 パッド 6,26 配線パターン 7,27 測定用プローブ 7a リード先端方向へずれた測定用プローブ 7b リードの左右方向へずれた測定用プローブ 8,28 ビアホール 9,49 開口部 10,50 半導体チップ 11,51 ダイアタッチメント 12,52 ボンディングワイヤー 13 半導体チップのパッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 スルーホール実装型あるいは表面実装型
    の半導体部品のパッケージ本体の側面から突出し基板と
    接続するためのリードを有するパッケージ構造におい
    て、 前記パッケージ本体の最外周から内側の一部が、上端か
    ら前記リードの位置まで、測定用プローブとのコンタク
    ト用として開口されていることを特徴とするパッケージ
    構造。
  2. 【請求項2】 スルーホール実装型あるいは表面実装型
    の半導体部品のパッケージ本体の側面から突出し基板と
    接続するためのリードを有するパッケージ構造におい
    て、 前記リードの折り曲げ加工形状は、前記パッケージ本体
    から突出する根元部分よりもリード先端部の方が基板か
    らの高さが高く、すなわちパッケージ本体を中心に両側
    のリードが「逆八の字」型を成すことを特徴とするパッ
    ケージ構造。
  3. 【請求項3】 スルーホール実装型あるいは表面実装型
    の半導体部品のパッケージ本体の側面から突出し基板と
    接続するためのリードを有するパッケージ構造におい
    て、 前記リードの断面形状の上縁が、内側に向かって窪みを
    持つU字型あるいはそれに類似した形状をしていること
    を特徴とするパッケージ構造。
  4. 【請求項4】 スルーホール実装型あるいは表面実装型
    の半導体部品のパッケージ本体の側面から突出し基板と
    接続するためのリードを有するパッケージ構造におい
    て、 前記リードの折り曲げ加工形状は、前記パッケージ本体
    から突出する根元部分よりもリード先端部の方が基板か
    らの高さが高く、すなわちパッケージ本体を中心に両側
    のリードが「逆八の字」型を成し、かつ、 前記リードの断面形状の上縁が、内側に向かって窪みを
    持つU字型あるいはそれに類似した形状をしていること
    を特徴とするパッケージ構造。
  5. 【請求項5】 スルーホール実装型あるいは表面実装型
    の半導体部品のパッケージ本体の側面から突出し基板と
    接続するためのリードを有するパッケージ構造におい
    て、 前記パッケージ本体の最外周から内側の一部が、上端か
    ら前記リードの位置まで、測定用プローブとのコンタク
    ト用として開口され、 前記リードの折り曲げ加工形状は、前記パッケージ本体
    から突出する根元部分よりもリード先端部の方が基板か
    らの高さが高く、すなわちパッケージ本体を中心に両側
    のリードが「逆八の字」型を成し、かつ、 前記リードの断面形状の上縁が、内側に向かって窪みを
    持つU字型あるいはそれに類似した形状をしていること
    を特徴とするパッケージ構造。
  6. 【請求項6】 半田により基板に接続された請求項1,
    請求項2またまたは請求項3の構造を有する半導体部品
    の基板との接続試験方法において、 パッケージ本体の最外周から内側の一部において測定用
    プローブとのコンタクト用として開口している箇所と、
    基板のパッド、配線パターンの途中のビア、あるいは配
    線パターンを通じて接続される他の半導体部品のリード
    のコンタクト用として開口している箇所とに導通測定用
    プローブを各々接触させ、導通を確認することを特徴と
    する回路基板の半田接続の試験方法。
JP18863597A 1997-07-14 1997-07-14 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法 Pending JPH1131763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18863597A JPH1131763A (ja) 1997-07-14 1997-07-14 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18863597A JPH1131763A (ja) 1997-07-14 1997-07-14 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法

Publications (1)

Publication Number Publication Date
JPH1131763A true JPH1131763A (ja) 1999-02-02

Family

ID=16227163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18863597A Pending JPH1131763A (ja) 1997-07-14 1997-07-14 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法

Country Status (1)

Country Link
JP (1) JPH1131763A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Similar Documents

Publication Publication Date Title
US6472894B1 (en) Apparatus for testing bumped die
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
JP3459765B2 (ja) 実装検査システム
US7283373B2 (en) Electronic device
TWI416112B (zh) Substrate inspection method and substrate inspection device
JPH1117058A (ja) Bgaパッケージ、その試験用ソケットおよびbgaパッケージの試験方法
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JPH1131763A (ja) 半導体部品のパッケージ構造及び部品リードと回路基板との半田接続の試験方法
JP4179234B2 (ja) 半導体装置
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR101391794B1 (ko) 프로브 유닛 및 프로브 카드
JP3601714B2 (ja) 半導体装置及び配線基板
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
US20030094966A1 (en) Method for testing electrical characteristics of bumps
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
JP2000206148A (ja) プロ―ブカ―ド及びそのプロ―ブカ―ドを用いたプロ―ビング方法
JP2500131B2 (ja) ウエハの試験方法
KR100716805B1 (ko) 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법
JP2000077599A (ja) 端子検査用治具
KR100460047B1 (ko) 반도체패키지의 본딩검사방법
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
KR100752220B1 (ko) 와이어 본딩용 섭스트레이트
TW202426927A (zh) 具有擦刮積體電路(ic)封裝電接觸墊之彈簧探針之積體電路晶片測試插座總成
KR101052836B1 (ko) 프로브 카드
JP2024051858A (ja) 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ