JPH11313487A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH11313487A JPH11313487A JP10118437A JP11843798A JPH11313487A JP H11313487 A JPH11313487 A JP H11313487A JP 10118437 A JP10118437 A JP 10118437A JP 11843798 A JP11843798 A JP 11843798A JP H11313487 A JPH11313487 A JP H11313487A
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- circuit
- switching means
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Magnetically Actuated Valves (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 モーターの駆動としてインバータ回路を用
い、その他の駆動としてトライアックを用いる場合、そ
れぞれに補助電源等を用意しており、回路が複雑であっ
た。 【解決手段】 インバータ制御の回路として補助電源３
０を用意し、スイッチング手段１２の制御電源、マイコ
ン１６の電源を前記補助電源３０で共用する。またマイ
コン１６と前記スイッチング手段の制御電極との間に抵
抗３４とコンデンサ３５を用意し、マイコンの誤動作に
よるトライアックの暴走を防止している。
い、その他の駆動としてトライアックを用いる場合、そ
れぞれに補助電源等を用意しており、回路が複雑であっ
た。 【解決手段】 インバータ制御の回路として補助電源３
０を用意し、スイッチング手段１２の制御電源、マイコ
ン１６の電源を前記補助電源３０で共用する。またマイ
コン１６と前記スイッチング手段の制御電極との間に抵
抗３４とコンデンサ３５を用意し、マイコンの誤動作に
よるトライアックの暴走を防止している。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば洗濯機等の
回転槽や攪拌体を駆動するモータ、槽内へ供給する給水
弁、槽内の水を排水する排水弁の駆動用に用いるトライ
アックの駆動回路に関するものである。
回転槽や攪拌体を駆動するモータ、槽内へ供給する給水
弁、槽内の水を排水する排水弁の駆動用に用いるトライ
アックの駆動回路に関するものである。
【０００２】
【従来の技術】従来、例えば洗濯機を制御するために、
マイコン制御をしているものがある。これは、回転槽や
攪拌槽を駆動するモータ、槽内へ給水する給水弁、槽内
の水を排出する排水弁には交流電源が与えられ、これら
を駆動するものとしてトライアックやインバータ回路が
用いられ、給水弁、排水弁を導通・遮断するスイッチク
ング手段としてトライアックが用いられている。
マイコン制御をしているものがある。これは、回転槽や
攪拌槽を駆動するモータ、槽内へ給水する給水弁、槽内
の水を排出する排水弁には交流電源が与えられ、これら
を駆動するものとしてトライアックやインバータ回路が
用いられ、給水弁、排水弁を導通・遮断するスイッチク
ング手段としてトライアックが用いられている。
【０００３】図３は、従来のトライアック駆動を示すも
ので、ここではモータ１をインバータ回路２により制御
すると共に、トライアック３で前記給水弁、排水弁を制
御している回路である。
ので、ここではモータ１をインバータ回路２により制御
すると共に、トライアック３で前記給水弁、排水弁を制
御している回路である。
【０００４】つまり一方の交流ライン４と他方の交流ラ
イン５との間には、整流回路６が接続され、この整流回
路６の出力である正の直流ライン７と負の直流ライン８
との間には、第１のコンデンサ９と第２のコンデンサ１
０が直列接続され、倍電圧整流回路を構成している。こ
のコンデンサ９、１０との中点Ａは、他方の交流ライン
５と整流回路６との交点Ｂに接続され、トライアック３
も接続されている。
イン５との間には、整流回路６が接続され、この整流回
路６の出力である正の直流ライン７と負の直流ライン８
との間には、第１のコンデンサ９と第２のコンデンサ１
０が直列接続され、倍電圧整流回路を構成している。こ
のコンデンサ９、１０との中点Ａは、他方の交流ライン
５と整流回路６との交点Ｂに接続され、トライアック３
も接続されている。
【０００５】トライアック３は、電流の流出入する電極
Ｔ１、Ｔ２を有すると共に制御電極であるゲートを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またゲートにはスイ
ッチング素子１２の電流の流入電極（ここではエミッ
タ）が接続され、流出電極（ここではコレクタ）は、抵
抗２１を介して電源１３と接続されている。図番１４
は、電源ＩＣであるＤＣ−ＤＣコンバータで、図番１５
は、レギュレータである。この電源１３は、マイコン１
６のＶＤＤ、ＧＮＤ２と接続され、マイコン１６は、イ
ンターフェイス回路１７を介してインバータ２と接続さ
れている。
Ｔ１、Ｔ２を有すると共に制御電極であるゲートを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またゲートにはスイ
ッチング素子１２の電流の流入電極（ここではエミッ
タ）が接続され、流出電極（ここではコレクタ）は、抵
抗２１を介して電源１３と接続されている。図番１４
は、電源ＩＣであるＤＣ−ＤＣコンバータで、図番１５
は、レギュレータである。この電源１３は、マイコン１
６のＶＤＤ、ＧＮＤ２と接続され、マイコン１６は、イ
ンターフェイス回路１７を介してインバータ２と接続さ
れている。
【０００６】一方、正の直流ライン７と負の直流ライン
８には、電源ＩＣであるＤＣ−ＤＣコンバータ１８が接
続され、ＤＣ−ＤＣコンバータ１８から発生する約１５
Ｖが、インバータ（このインバータ内の制御回路）に接
続され、インバータ２は、モータ１のＵ、Ｖ、Ｗ相に接
続されている。ＡＣライン４に正の半周期の交流電圧が
印加されているときは、実線のループで電流が流れ第１
のコンデンサ９に電荷が充電され、点Ａに対してＤＣ１
４０Ｖが生成され、ＡＣライン４に負の半周期の交流電
圧が印加されると、点線のループで電流が流れ、第２の
コンデンサ１０に充電される。その結果、点Ａに対して
ＤＣ±１４０Ｖが印加され、直流ライン７、８間にはＤ
Ｃ２８０Ｖが印加されることになる。
８には、電源ＩＣであるＤＣ−ＤＣコンバータ１８が接
続され、ＤＣ−ＤＣコンバータ１８から発生する約１５
Ｖが、インバータ（このインバータ内の制御回路）に接
続され、インバータ２は、モータ１のＵ、Ｖ、Ｗ相に接
続されている。ＡＣライン４に正の半周期の交流電圧が
印加されているときは、実線のループで電流が流れ第１
のコンデンサ９に電荷が充電され、点Ａに対してＤＣ１
４０Ｖが生成され、ＡＣライン４に負の半周期の交流電
圧が印加されると、点線のループで電流が流れ、第２の
コンデンサ１０に充電される。その結果、点Ａに対して
ＤＣ±１４０Ｖが印加され、直流ライン７、８間にはＤ
Ｃ２８０Ｖが印加されることになる。
【０００７】トライアック３のＴ１は、ＡＣラインに接
続されているので、Ｔ２にはＡＣ１００Ｖが常時印加さ
れ、ゲートには、電源回路１３で生成された電圧（ライ
ン１９に対して負電圧約１０Ｖ）がスイッチング素子１
２のコレクタに抵抗２１を介して印加されている。
続されているので、Ｔ２にはＡＣ１００Ｖが常時印加さ
れ、ゲートには、電源回路１３で生成された電圧（ライ
ン１９に対して負電圧約１０Ｖ）がスイッチング素子１
２のコレクタに抵抗２１を介して印加されている。
【０００８】
【発明が解決しようとする課題】前述したように、従来
では第１の負荷（インバータ）２および第２の負荷１１
は、それぞれ別々の補助電源により制御されていたの
で、回路自身が複雑となり、またＩＣ化、ハイブリッド
化するとデバイスが大きくなる問題を有していた。
では第１の負荷（インバータ）２および第２の負荷１１
は、それぞれ別々の補助電源により制御されていたの
で、回路自身が複雑となり、またＩＣ化、ハイブリッド
化するとデバイスが大きくなる問題を有していた。
【０００９】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、第１に、スイッチング手段の電流流出側の
電極より流れ出る電流を前記負の直流ラインへ流すこと
で解決するものである。
みて成され、第１に、スイッチング手段の電流流出側の
電極より流れ出る電流を前記負の直流ラインへ流すこと
で解決するものである。
【００１０】第２に、第１のコンデンサと前記第２のコ
ンデンサの両端にインバータ回路を接続し、インバータ
回路に供給する補助電源を直流ラインに接続する事で解
決するものである。
ンデンサの両端にインバータ回路を接続し、インバータ
回路に供給する補助電源を直流ラインに接続する事で解
決するものである。
【００１１】第３に、トライアックの制御電極に接続さ
れた前記スイッチング手段の制御電源は、前記補助電源
より供給される事で解決するものである。
れた前記スイッチング手段の制御電源は、前記補助電源
より供給される事で解決するものである。
【００１２】第４に、スイッチング手段の制御電極と前
記制御電源を供給する回路との間に、抵抗とコンデンサ
を接続する事で解決するものである。
記制御電源を供給する回路との間に、抵抗とコンデンサ
を接続する事で解決するものである。
【００１３】スイッチング手段の流出電極から流れ出る
電流が、負の直流ラインに流れるようにしたので、従来
のようにトライアックのゲート駆動用の電源回路が不必
要となり、回路の簡素化が実現できる。
電流が、負の直流ラインに流れるようにしたので、従来
のようにトライアックのゲート駆動用の電源回路が不必
要となり、回路の簡素化が実現できる。
【００１４】またスイッチング手段の制御電極の電源を
補助電源で兼用しているため、別途補助電源を用いる必
要が無くなった。
補助電源で兼用しているため、別途補助電源を用いる必
要が無くなった。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、骨子となる構造を図１を参照しながら説明する。
て、骨子となる構造を図１を参照しながら説明する。
【００１６】この回路は、第１の負荷１、２（ここでは
モータ１、およびこれを駆動するインバータ回路２）を
制御すると共に、トライアック３で第２の負荷（例えば
給水弁、排水弁）を制御する回路である。ここで第１の
負荷と第２の負荷は、これに限らない。
モータ１、およびこれを駆動するインバータ回路２）を
制御すると共に、トライアック３で第２の負荷（例えば
給水弁、排水弁）を制御する回路である。ここで第１の
負荷と第２の負荷は、これに限らない。
【００１７】まず一方の交流ライン４と他方の交流ライ
ン５との間には、整流回路６が接続され、この整流回路
６の出力である正の直流ライン７と負の直流ライン８と
の間には、第１のコンデンサ９と第２のコンデンサ１０
が直列接続され、倍電圧整流回路を構成している。この
コンデンサ９、１０との中点Ａは、他方の交流ライン５
と整流回路６との交点Ｂに接続され、またトライアック
３にも接続されている。
ン５との間には、整流回路６が接続され、この整流回路
６の出力である正の直流ライン７と負の直流ライン８と
の間には、第１のコンデンサ９と第２のコンデンサ１０
が直列接続され、倍電圧整流回路を構成している。この
コンデンサ９、１０との中点Ａは、他方の交流ライン５
と整流回路６との交点Ｂに接続され、またトライアック
３にも接続されている。
【００１８】トライアック３は、電流の流出入する電極
Ｔ１、Ｔ２を有すると共に制御電極であるゲートＧを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またトライアックの
制御電極Ｇにはスイッチング手段１２の電流の流入電極
に電流が流れるように接続され、スイッチング手段１２
の流出電極は、負の直流ライン８に流れるように接続さ
れている。
Ｔ１、Ｔ２を有すると共に制御電極であるゲートＧを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またトライアックの
制御電極Ｇにはスイッチング手段１２の電流の流入電極
に電流が流れるように接続され、スイッチング手段１２
の流出電極は、負の直流ライン８に流れるように接続さ
れている。
【００１９】本発明は、スイッチング手段１２の流出電
極が負の直流ラインと接続され、スイッチング手段がＯ
Ｎすると、制御電極Ｇに流れる電流をスイッチング手段
１２を介して負の直流ラインに流し込むことができるた
め、別途電源回路を用いる必要がないメリットを有す
る。
極が負の直流ラインと接続され、スイッチング手段がＯ
Ｎすると、制御電極Ｇに流れる電流をスイッチング手段
１２を介して負の直流ラインに流し込むことができるた
め、別途電源回路を用いる必要がないメリットを有す
る。
【００２０】また点線で示す図番３０は、補助電源回路
であり、これを接続しても良い。この補助電源３０は、
両直流ライン間に接続され、所定の電圧に降圧されて第
１の負荷の電源として供給されている。また降圧された
電圧は、スイッチング手段１２の制御電極Ｂに接続され
ているので、制御電極の補助電源を補助電源３０で共用
できる効果を有する。
であり、これを接続しても良い。この補助電源３０は、
両直流ライン間に接続され、所定の電圧に降圧されて第
１の負荷の電源として供給されている。また降圧された
電圧は、スイッチング手段１２の制御電極Ｂに接続され
ているので、制御電極の補助電源を補助電源３０で共用
できる効果を有する。
【００２１】ここで本実施例では、スイッチング手段と
してＮＰＮトランジスタを用いているが、パワーＭＯ
Ｓ、ＩＧＢＴ、リレー等でも良い。また整流回路とし
て、四つのダイオードブリッヂが示されているが、点線
の矢印で示した二つのダイオードの構成を代用しても良
い。つまり二つのダイオードで成る整流回路の点Ｓ、Ｔ
およびＵを図１や図２のＳ、Ｔ、Ｕに置き換えても良
い。
してＮＰＮトランジスタを用いているが、パワーＭＯ
Ｓ、ＩＧＢＴ、リレー等でも良い。また整流回路とし
て、四つのダイオードブリッヂが示されているが、点線
の矢印で示した二つのダイオードの構成を代用しても良
い。つまり二つのダイオードで成る整流回路の点Ｓ、Ｔ
およびＵを図１や図２のＳ、Ｔ、Ｕに置き換えても良
い。
【００２２】続いて、前実施の形態の具体例を図２を用
いて説明する。尚、図１や図２の構成と該当する部分
は、同じ図番を付した。
いて説明する。尚、図１や図２の構成と該当する部分
は、同じ図番を付した。
【００２３】まず、一方の交流ライン４と他方の交流ラ
イン５との間には、整流回路６が接続され、この整流回
路６の出力である正の直流ライン７と負の直流ライン８
との間には、第１のコンデンサ９と第２のコンデンサ１
０が直列接続され、倍電圧整流回路を構成している。こ
のコンデンサ９、１０との中点Ａは、他方の交流ライン
５と整流回路６との交点Ｂに接続され、トライアック３
にも接続されている。
イン５との間には、整流回路６が接続され、この整流回
路６の出力である正の直流ライン７と負の直流ライン８
との間には、第１のコンデンサ９と第２のコンデンサ１
０が直列接続され、倍電圧整流回路を構成している。こ
のコンデンサ９、１０との中点Ａは、他方の交流ライン
５と整流回路６との交点Ｂに接続され、トライアック３
にも接続されている。
【００２４】トライアック３は、電流の流出入する電極
Ｔ１、Ｔ２を有すると共に制御電極であるゲートを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またゲートにはスイ
ッチング手段１２の電流の流入電極（ここではコレク
タ）が抵抗３１を介して接続され、流出電極（ここでは
エミッタ）は負の直流ライン８と接続されている。ここ
でコンデンサ３２は、トライアックのゲートへ浸入する
ノイズを除去するものであり、抵抗３３も、ベースへ浸
入するノイズの低減を実現するものである。また抵抗３
６は、コンデンサ３５の放電パスとしてもちいるもので
ある。更に抵抗３４とコンデンサ３５は、後述するが、
微分回路で、スイッチング手段１２に供給するパルス信
号を形成している。
Ｔ１、Ｔ２を有すると共に制御電極であるゲートを有
し、前記中点Ａは、電極Ｔ１と接続されている。そして
電極Ｔ２は、給水弁や排水弁等の負荷１１を介して一方
の交流ライン４と接続されている。またゲートにはスイ
ッチング手段１２の電流の流入電極（ここではコレク
タ）が抵抗３１を介して接続され、流出電極（ここでは
エミッタ）は負の直流ライン８と接続されている。ここ
でコンデンサ３２は、トライアックのゲートへ浸入する
ノイズを除去するものであり、抵抗３３も、ベースへ浸
入するノイズの低減を実現するものである。また抵抗３
６は、コンデンサ３５の放電パスとしてもちいるもので
ある。更に抵抗３４とコンデンサ３５は、後述するが、
微分回路で、スイッチング手段１２に供給するパルス信
号を形成している。
【００２５】前記したコンデンサ９、１０の両端には、
直流電圧が生成され、更にこの両端には、補助電源ＩＣ
であるＤＣ−ＤＣコンバータ１８が接続され、この出力
には、レギュレータ３７が接続され、レギュレータ３７
の出力は、マイコン１６の電源端子ＶＤＤと接続されて
いる。
直流電圧が生成され、更にこの両端には、補助電源ＩＣ
であるＤＣ−ＤＣコンバータ１８が接続され、この出力
には、レギュレータ３７が接続され、レギュレータ３７
の出力は、マイコン１６の電源端子ＶＤＤと接続されて
いる。
【００２６】ＤＣ−ＤＣコンバータ１８とレギュレータ
３７との間からは、コンデンサ３８が接続され、ここに
はＤＣ１５Ｖが生成され、これがインバータ２内の駆動
回路に供給されている。
３７との間からは、コンデンサ３８が接続され、ここに
はＤＣ１５Ｖが生成され、これがインバータ２内の駆動
回路に供給されている。
【００２７】一方、図番４０は、同期信号発生回路で、
ホトカプラ４１の出力がマイコン１６の入力端子ＩＮＴ
に接続され、マイコンの出力は、インバータのＵ、Ｖ、
Ｗ、Ｕバー、Ｖバー、Ｗバー相に接続されている。
ホトカプラ４１の出力がマイコン１６の入力端子ＩＮＴ
に接続され、マイコンの出力は、インバータのＵ、Ｖ、
Ｗ、Ｕバー、Ｖバー、Ｗバー相に接続されている。
【００２８】図４のように、ホトカプラ４１より出るパ
ルスＰ１、Ｐ２…は、マイコン１６のＩＮＴ端子に入力
され、マイコン１６内でＡＣラインのゼロクロス点でゲ
ートパルスＧＰ１、ＧＰ２…を生成している。もしゼロ
クロス点で形成されないと、例えばゲートパルスがＧ１
でトライアック電流が流れ始め、交流電圧がゼロの所で
トライアック電流はその流れを止め、次のゲートパルス
信号Ｇ２が発生するまで流れない。そのため本実施例で
は、ゼロクロスポイントでゲートパルス信号が発生する
ように構成されている。
ルスＰ１、Ｐ２…は、マイコン１６のＩＮＴ端子に入力
され、マイコン１６内でＡＣラインのゼロクロス点でゲ
ートパルスＧＰ１、ＧＰ２…を生成している。もしゼロ
クロス点で形成されないと、例えばゲートパルスがＧ１
でトライアック電流が流れ始め、交流電圧がゼロの所で
トライアック電流はその流れを止め、次のゲートパルス
信号Ｇ２が発生するまで流れない。そのため本実施例で
は、ゼロクロスポイントでゲートパルス信号が発生する
ように構成されている。
【００２９】以上、第１の特徴は、スイッチング手段の
電流流出側電極の電流が直流ラインに流れ込むように構
成して有るため、スイッチング手段の制御電流用の電源
は、マイコンを介して補助電源を共用できるメリットを
有する。且つマイコンの電源も共用している。
電流流出側電極の電流が直流ラインに流れ込むように構
成して有るため、スイッチング手段の制御電流用の電源
は、マイコンを介して補助電源を共用できるメリットを
有する。且つマイコンの電源も共用している。
【００３０】第２に、マイコンが誤動作し、スイッチン
グ手段のゲートパルス信号が図４の点線で示すようなパ
ルスＸ（ショート等の原因によりある電圧が発生し続け
る）の場合、コンデンサ３５により定められた時定数で
パルス信号を遮断するとともに波形成形し、スイッチン
グ手段１２をＯＦＦすると共にトライアックの制御電流
を遮断することができる。
グ手段のゲートパルス信号が図４の点線で示すようなパ
ルスＸ（ショート等の原因によりある電圧が発生し続け
る）の場合、コンデンサ３５により定められた時定数で
パルス信号を遮断するとともに波形成形し、スイッチン
グ手段１２をＯＦＦすると共にトライアックの制御電流
を遮断することができる。
【００３１】
【発明の効果】本発明によれば、スイッチング手段の電
流流出側の電極より流れ出る電流を前記負の直流ライン
へ流すことで、従来のようにトライアック用の電源回路
が不必要となり、回路の簡素化が実現できる。
流流出側の電極より流れ出る電流を前記負の直流ライン
へ流すことで、従来のようにトライアック用の電源回路
が不必要となり、回路の簡素化が実現できる。
【００３２】第１のコンデンサと前記第２のコンデンサ
の両端にインバータ回路を接続し、インバータ回路に供
給する補助電源を直流ラインに接続し、トライアックの
制御電極に接続された前記スイッチング手段の制御電源
を前記補助電源より供給することで、スイッチング手段
の制御電極の電源を補助電源で兼用でき、別途補助電源
を用いる必要が無い。
の両端にインバータ回路を接続し、インバータ回路に供
給する補助電源を直流ラインに接続し、トライアックの
制御電極に接続された前記スイッチング手段の制御電源
を前記補助電源より供給することで、スイッチング手段
の制御電極の電源を補助電源で兼用でき、別途補助電源
を用いる必要が無い。
【００３３】更には、スイッチング手段の制御電極と前
記制御電源を供給する回路との間に、抵抗とコンデンサ
を接続する事で、スイッチング手段の制御パルスが誤っ
て常にＯＮし続けた場合でも、コンデンサと抵抗により
パルスとして波形成形でき、トライアックの暴走動作を
止めることができる。
記制御電源を供給する回路との間に、抵抗とコンデンサ
を接続する事で、スイッチング手段の制御パルスが誤っ
て常にＯＮし続けた場合でも、コンデンサと抵抗により
パルスとして波形成形でき、トライアックの暴走動作を
止めることができる。
【図１】本発明の実施の形態である駆動回路の図であ
る。
る。
【図２】図１の具体例を説明する駆動回路の図である。
【図３】従来の駆動回路の図である。
【図４】駆動回路の動作を説明する図である。
Claims (4)
- 【請求項１】 一方の交流ラインと他方の交流ラインの
間に接続された整流回路に直列接続された第１のコンデ
ンサおよび第２のコンデンサを含んで成る倍電圧整流回
路と、この倍電圧整流回路で生成される直流電圧を用い
て制御される第１の負荷と、 前記第１のコンデンサと前記第２のコンデンサの中点に
一方の電極（Ｔ１）が接続され、他方の電極（Ｔ２）が
第２の負荷を介して前記一方の交流電源ラインと接続さ
れ、制御電極がスイッチング手段の電流流入側電極へ電
流を流すように接続されたトライアックとを有する駆動
回路に於いて、 前記スイッチング手段の電流流出側の電極より流れ出る
電流が前記負の直流ラインへ流れるように接続されたこ
とを特徴とする駆動回路。 - 【請求項２】 前記第１のコンデンサと前記第２のコン
デンサの両端にはインバータ回路が接続され、インバー
タ回路に供給する補助電源が前記直流ラインに接続され
た請求項１記載の駆動回路。 - 【請求項３】 前記トライアックの制御電極に接続され
た前記スイッチング手段の制御電源は、前記補助電源よ
り供給される請求項２記載の駆動回路。 - 【請求項４】 前記スイッチング手段の制御電極と前記
制御電源を供給する回路との間には、抵抗とコンデンサ
が接続される請求項２記載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843798A JP3272299B2 (ja) | 1998-04-28 | 1998-04-28 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843798A JP3272299B2 (ja) | 1998-04-28 | 1998-04-28 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313487A true JPH11313487A (ja) | 1999-11-09 |
| JP3272299B2 JP3272299B2 (ja) | 2002-04-08 |
Family
ID=14736623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11843798A Expired - Fee Related JP3272299B2 (ja) | 1998-04-28 | 1998-04-28 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272299B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002060044A1 (fr) * | 2001-01-26 | 2002-08-01 | Matsushita Electric Industrial Co., Ltd. | Dispositif de puissance |
| WO2005057776A1 (en) * | 2003-12-09 | 2005-06-23 | Arcelik Anonim Sirketi | Rotation speed control circuit |
-
1998
- 1998-04-28 JP JP11843798A patent/JP3272299B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002060044A1 (fr) * | 2001-01-26 | 2002-08-01 | Matsushita Electric Industrial Co., Ltd. | Dispositif de puissance |
| US6671192B2 (en) | 2001-01-26 | 2003-12-30 | Matsushita Electric Industrial Co., Ltd. | Power apparatus |
| WO2005057776A1 (en) * | 2003-12-09 | 2005-06-23 | Arcelik Anonim Sirketi | Rotation speed control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272299B2 (ja) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101202204B1 (ko) | 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법 | |
| CA2009581A1 (en) | Current controlled full wave transistor bridge inverter for a multiple phase ac machine | |
| JP3272299B2 (ja) | 駆動回路 | |
| US6157181A (en) | Step-down DC/DC converter for converting a high DC input voltage into a low DC output voltage | |
| JPH04229097A (ja) | モーター制御用高電圧ブリッジ回路 | |
| JP3535073B2 (ja) | インバータ機器の制御装置 | |
| JP2005143282A (ja) | 降圧型ｐｗｍコンバータ | |
| JP3614064B2 (ja) | インバータ装置 | |
| US4598244A (en) | Switching regulator | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JPH041586B2 (ja) | ||
| JPS58224578A (ja) | 三相モ−タの起動時の制御回路 | |
| JPH07203688A (ja) | スイッチング素子を有する回路装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JPH01148076A (ja) | インバータ | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JP2007318873A (ja) | Ｐｗｍモータ駆動回路 | |
| JP2589726B2 (ja) | トランジスタインバータ | |
| JPH1080155A (ja) | 正負パルス形成装置 | |
| JP3061147B2 (ja) | 放電灯点灯装置 | |
| JPS59154007A (ja) | 直流ソレノイドの駆動装置 | |
| JPH08140355A (ja) | スイッチング電源 | |
| JP3882988B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JP2540294Y2 (ja) | パワーインバータの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |