JPH1131118A - 情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体 - Google Patents
情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体Info
- Publication number
- JPH1131118A JPH1131118A JP9184753A JP18475397A JPH1131118A JP H1131118 A JPH1131118 A JP H1131118A JP 9184753 A JP9184753 A JP 9184753A JP 18475397 A JP18475397 A JP 18475397A JP H1131118 A JPH1131118 A JP H1131118A
- Authority
- JP
- Japan
- Prior art keywords
- configuration information
- dynamic switch
- peripheral device
- immediately
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ダイナミックスイッチに周辺装置を増設する
場合でもシステムの再立上げを行うことなく、増設され
た周辺装置を使用可能とするシステム再構成回路を提供
する。 【解決手段】 構成情報格納部６は更新後の構成情報を
格納し、構成情報格納部１３は更新前の構成情報を格納
する。マイクロプログラム制御装置７は周辺装置１２の
増設時にこれら２つの構成情報を比較し、異なっている
周辺装置１２のみに接続処理及び初期化を行う。 【効果】 変更していない周辺装置９〜１１が動作中で
あっても、周辺装置１２の変更または増設を行うことが
可能になる。
場合でもシステムの再立上げを行うことなく、増設され
た周辺装置を使用可能とするシステム再構成回路を提供
する。 【解決手段】 構成情報格納部６は更新後の構成情報を
格納し、構成情報格納部１３は更新前の構成情報を格納
する。マイクロプログラム制御装置７は周辺装置１２の
増設時にこれら２つの構成情報を比較し、異なっている
周辺装置１２のみに接続処理及び初期化を行う。 【効果】 変更していない周辺装置９〜１１が動作中で
あっても、周辺装置１２の変更または増設を行うことが
可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置のシス
テム再構成回路及びそのシステム再構成方法並びにシス
テム再構成制御プログラムを記憶した記憶媒体に関し、
特に金融等のホストコンピュータとして用いられる汎用
大型コンピュータにおけるシステム再構成の方法に関す
る。
テム再構成回路及びそのシステム再構成方法並びにシス
テム再構成制御プログラムを記憶した記憶媒体に関し、
特に金融等のホストコンピュータとして用いられる汎用
大型コンピュータにおけるシステム再構成の方法に関す
る。
【０００２】
【従来の技術】従来、金融等のホストコンピュータとし
て用いられる汎用大型コンピュータにおいては、障害等
によるシステムダウンが社会的な大きな影響を与えるた
め、複数のホストによるホットスタンバイシステム等が
用いられている。
て用いられる汎用大型コンピュータにおいては、障害等
によるシステムダウンが社会的な大きな影響を与えるた
め、複数のホストによるホットスタンバイシステム等が
用いられている。
【０００３】ホットスタンバイシステムを実現する際、
ディスク装置やプリンタ等の周辺装置を複数のホストか
ら共有するための技術が必須となっている。また、故障
等からの復旧やシステム構成変更等でもシステム全体を
停止させずに行うことが必要となっている。
ディスク装置やプリンタ等の周辺装置を複数のホストか
ら共有するための技術が必須となっている。また、故障
等からの復旧やシステム構成変更等でもシステム全体を
停止させずに行うことが必要となっている。
【０００４】すなわち、情報処理装置において、ディス
ク装置等の外部機器（以下、周辺装置とする）との接続
に際してダイナミックスイッチを用い、１つのチャネル
装置配下に複数台の周辺装置を接続する場合、チャネル
装置と周辺装置との構成情報をチャネル装置ヘロード
し、これに基づいてチャネル装置が相手の周辺装置に接
続指示を行っている。これはシステム立上げ時に行われ
るのみで、周辺装置を増設する場合にはシステムの再立
上げを行う必要がある。
ク装置等の外部機器（以下、周辺装置とする）との接続
に際してダイナミックスイッチを用い、１つのチャネル
装置配下に複数台の周辺装置を接続する場合、チャネル
装置と周辺装置との構成情報をチャネル装置ヘロード
し、これに基づいてチャネル装置が相手の周辺装置に接
続指示を行っている。これはシステム立上げ時に行われ
るのみで、周辺装置を増設する場合にはシステムの再立
上げを行う必要がある。
【０００５】例えば、図１０に示すように、ダイナミッ
クスイッチ４０を用いて周辺装置（磁気ディスク装置６
０、通信回線６１、プリンタ６２、磁気テープ装置６３
等）と本体装置（チャネル装置２２ａ，２２ｂ，３２
ａ，３２ｂ）とを接続するシステムがある。尚、本体装
置はＣＰＵ（中央処理装置）２０，３０及びＩＯＰ（入
出力制御装置）２１，３１とを備えている。
クスイッチ４０を用いて周辺装置（磁気ディスク装置６
０、通信回線６１、プリンタ６２、磁気テープ装置６３
等）と本体装置（チャネル装置２２ａ，２２ｂ，３２
ａ，３２ｂ）とを接続するシステムがある。尚、本体装
置はＣＰＵ（中央処理装置）２０，３０及びＩＯＰ（入
出力制御装置）２１，３１とを備えている。
【０００６】ダイナミックスイッチ４０は各々独立した
複数のポート４０ａ〜４０ｈを持ち、それらポート４０
ａ〜４０ｈ間を動的に接続し、フレームと呼ばれる情報
単位で接続を切替える動作をする。
複数のポート４０ａ〜４０ｈを持ち、それらポート４０
ａ〜４０ｈ間を動的に接続し、フレームと呼ばれる情報
単位で接続を切替える動作をする。
【０００７】この場合、論理的にはどのパスも接続可能
であるが、実装置で用いる際にはチャネル装置２２ａ，
２２ｂ，３２ａ，３２ｂと周辺制御装置５０ａ，５０
ｂ．５０ｃ，５０ｄとの間でしか接続しえないようにな
っている。
であるが、実装置で用いる際にはチャネル装置２２ａ，
２２ｂ，３２ａ，３２ｂと周辺制御装置５０ａ，５０
ｂ．５０ｃ，５０ｄとの間でしか接続しえないようにな
っている。
【０００８】また、負荷分散等の観点から各チャネル装
置２２ａ，２２ｂ，３２ａ，３２ｂに接続する周辺装置
の台数を制限する必要があり、これらの理由から通常、
ポート４０ａ〜４０ｈ間の接続情報（構成情報）を本体
装置内に持ち、チャネル装置２２ａ，２２ｂ，３２ａ，
３２ｂでこの構成情報を参照し、接続先の周辺装置へ接
続指示フレーム［図１２（ａ）参照］を送ることによっ
て論理パスを確立している。
置２２ａ，２２ｂ，３２ａ，３２ｂに接続する周辺装置
の台数を制限する必要があり、これらの理由から通常、
ポート４０ａ〜４０ｈ間の接続情報（構成情報）を本体
装置内に持ち、チャネル装置２２ａ，２２ｂ，３２ａ，
３２ｂでこの構成情報を参照し、接続先の周辺装置へ接
続指示フレーム［図１２（ａ）参照］を送ることによっ
て論理パスを確立している。
【０００９】構成情報（ポート４０ａ〜４０ｈ間の接続
情報）は、図１１に示すように、物理ＨＯＳＴ番号
「０」，「１」と、物理チャネル番号「００」，「０
１」と、論理チャネル番号「００」，「０１」，「０
２」，「０３」，「０４」，「０５」，「０６」，「０
７」と、チャネル側ポートＩＤ「３０ａ」，「３０
ｂ」，「３０ｃ」，「３０ｄ」と、周辺装置側ポートＩ
Ｄ「３０ｅ」，「３０ｆ」，「３０ｇ」，「３０ｈ」と
からなっている。
情報）は、図１１に示すように、物理ＨＯＳＴ番号
「０」，「１」と、物理チャネル番号「００」，「０
１」と、論理チャネル番号「００」，「０１」，「０
２」，「０３」，「０４」，「０５」，「０６」，「０
７」と、チャネル側ポートＩＤ「３０ａ」，「３０
ｂ」，「３０ｃ」，「３０ｄ」と、周辺装置側ポートＩ
Ｄ「３０ｅ」，「３０ｆ」，「３０ｇ」，「３０ｈ」と
からなっている。
【００１０】接続指示フレームを受取った周辺装置は接
続指示フレーム内の送信元ポートＩＤを参照し、接続さ
れているチャネル装置のポートＩＤを記憶する。これに
よって、論理パスが確立し、チャネル側と周辺装置側と
の双方が通信可能となってデータのやりとりが行われ
る。
続指示フレーム内の送信元ポートＩＤを参照し、接続さ
れているチャネル装置のポートＩＤを記憶する。これに
よって、論理パスが確立し、チャネル側と周辺装置側と
の双方が通信可能となってデータのやりとりが行われ
る。
【００１１】上記の接続構成の一例を図４に示す、従来
の情報処理装置は構成情報格納メモリ１と、構成制御装
置２と、フロッピディスク装置３と、入出力制御装置４
と、入出力チャネル装置５と、構成情報格納部６と、マ
イクロプログラム制御装置７と、ダイナミックスイッチ
８と、周辺装置９〜１１とから構成されている。
の情報処理装置は構成情報格納メモリ１と、構成制御装
置２と、フロッピディスク装置３と、入出力制御装置４
と、入出力チャネル装置５と、構成情報格納部６と、マ
イクロプログラム制御装置７と、ダイナミックスイッチ
８と、周辺装置９〜１１とから構成されている。
【００１２】入出力チャネル装置５はダイナミックスイ
ッチ８を経由して周辺装置９〜１１に論理的に接続さ
れ、入出力チャネル装置５から周辺装置９〜１１のいず
れに対しても自由にアクセス可能となっている。
ッチ８を経由して周辺装置９〜１１に論理的に接続さ
れ、入出力チャネル装置５から周辺装置９〜１１のいず
れに対しても自由にアクセス可能となっている。
【００１３】これはダイナミックスイッチ８の機能であ
り、ダイナミックスイッチ８はフレームと呼ばれる情報
単位毎に、フレーム内の送信元のポートＩＤ及び送信先
のポートＩＤを参照し、ポート８ａから所定のポート８
ｂ〜８ｄにフレームを中継する。しかしながら、実際に
この機能を実現するためには入出力チャネル装置５がダ
イナミックスイッチ８内のどのポート（この場合、ポー
ト８ａ）に接続され、相手先がどのポート８ｂ〜８ｄに
対してアクセス可能であるかを知る必要がある。
り、ダイナミックスイッチ８はフレームと呼ばれる情報
単位毎に、フレーム内の送信元のポートＩＤ及び送信先
のポートＩＤを参照し、ポート８ａから所定のポート８
ｂ〜８ｄにフレームを中継する。しかしながら、実際に
この機能を実現するためには入出力チャネル装置５がダ
イナミックスイッチ８内のどのポート（この場合、ポー
ト８ａ）に接続され、相手先がどのポート８ｂ〜８ｄに
対してアクセス可能であるかを知る必要がある。
【００１４】これを知るために、マイクロプログラム制
御装置７は構成情報を上位装置からダウンロードし、周
辺装置にデータやコマンド等を送る際にマイクロプログ
ラム制御装置７から入出力チャネル装置５に対して送信
先ポート番号等を指示する。
御装置７は構成情報を上位装置からダウンロードし、周
辺装置にデータやコマンド等を送る際にマイクロプログ
ラム制御装置７から入出力チャネル装置５に対して送信
先ポート番号等を指示する。
【００１５】具体的にはシステム立上げ時に、構成制御
装置２がフロッピディスク装置３から構成情報をロード
し、その構成情報を構成情報格納メモリ１に格納する。
その後に、構成制御装置２は入出力制御装置４に構成情
報のロードを指示する。入出力制御装置４は構成制御装
置２からロードの指示を受けると、構成情報格納メモリ
１から構成情報格納部６に構成情報を転送する。
装置２がフロッピディスク装置３から構成情報をロード
し、その構成情報を構成情報格納メモリ１に格納する。
その後に、構成制御装置２は入出力制御装置４に構成情
報のロードを指示する。入出力制御装置４は構成制御装
置２からロードの指示を受けると、構成情報格納メモリ
１から構成情報格納部６に構成情報を転送する。
【００１６】この構成情報の転送が終わると、入出力制
御装置４はマイクロプログラム制御装置７に対して周辺
装置への接続及び初期化指示を発行する。マイクロプロ
グラム制御装置７は入出力制御装置４から接続及び初期
化指示を受けると、構成情報格納部６から構成情報を読
出し、その構成情報から自装置の管理するチャネル番号
を検索して参照し、接続すべき周辺装置側ポートＩＤを
論理チャネルテーブル（図示せず）に記憶し、フレーム
内に送信先ポート番号及び接続指示を格納して各周辺装
置毎に送信する。この接続処理を構成情報全てに対して
順次行うことによって、ダイナミックスイッチ８配下の
各周辺装置９〜１１に接続指示が発行される。
御装置４はマイクロプログラム制御装置７に対して周辺
装置への接続及び初期化指示を発行する。マイクロプロ
グラム制御装置７は入出力制御装置４から接続及び初期
化指示を受けると、構成情報格納部６から構成情報を読
出し、その構成情報から自装置の管理するチャネル番号
を検索して参照し、接続すべき周辺装置側ポートＩＤを
論理チャネルテーブル（図示せず）に記憶し、フレーム
内に送信先ポート番号及び接続指示を格納して各周辺装
置毎に送信する。この接続処理を構成情報全てに対して
順次行うことによって、ダイナミックスイッチ８配下の
各周辺装置９〜１１に接続指示が発行される。
【００１７】すなわち、上記の接続処理は、図１４に示
すように、接続処理が開始されると、マイクロプログラ
ム制御装置７は構成情報格納部６から構成情報を１エン
トリ読出し（図１４ステップＳ５１）、構成情報格納部
６の構成情報と自装置の構成情報とを比較する（図１４
ステップＳ５２）。
すように、接続処理が開始されると、マイクロプログラ
ム制御装置７は構成情報格納部６から構成情報を１エン
トリ読出し（図１４ステップＳ５１）、構成情報格納部
６の構成情報と自装置の構成情報とを比較する（図１４
ステップＳ５２）。
【００１８】マイクロプログラム制御装置７は構成情報
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図１４ステップＳ５３）、
それらが一致すると、構成情報格納部６の物理チャネル
番号と自装置のチャネル番号とが一致するか否かを判定
する（図１４ステップＳ５４）。
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図１４ステップＳ５３）、
それらが一致すると、構成情報格納部６の物理チャネル
番号と自装置のチャネル番号とが一致するか否かを判定
する（図１４ステップＳ５４）。
【００１９】さらに、マイクロプログラム制御装置７は
それらが一致すると、チャネル側ポートＩＤまたは周辺
装置側ポートＩＤが“０”か否かを判定する（図１４ス
テップＳ５５）。
それらが一致すると、チャネル側ポートＩＤまたは周辺
装置側ポートＩＤが“０”か否かを判定する（図１４ス
テップＳ５５）。
【００２０】マイクロプログラム制御装置７はチャネル
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ルを検索し（図１４ステップＳ５６）、チャネル側ポー
トＩＤを論理チャネルテーブルに格納してから（図１４
ステップＳ５７）、周辺装置側ポートＩＤを論理チャネ
ルテーブルに格納する（図１４ステップＳ５８）。その
後に、マイクロプログラム制御装置７は接続指示フレー
ムを各周辺装置９〜１１に送信する（図１４ステップＳ
５９）。
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ルを検索し（図１４ステップＳ５６）、チャネル側ポー
トＩＤを論理チャネルテーブルに格納してから（図１４
ステップＳ５７）、周辺装置側ポートＩＤを論理チャネ
ルテーブルに格納する（図１４ステップＳ５８）。その
後に、マイクロプログラム制御装置７は接続指示フレー
ムを各周辺装置９〜１１に送信する（図１４ステップＳ
５９）。
【００２１】マイクロプログラム制御装置７は構成情報
格納部６のポインタを１つ進め、ポインタが構成情報格
納部６の最終番地を越えるまで、つまり構成情報格納部
６の構成情報全てに対して上記の処理を順次行うことに
よって（図１４ステップＳ５１〜Ｓ６１）、ダイナミッ
クスイッチ８配下の各周辺装置９〜１１に接続指示を発
行する。
格納部６のポインタを１つ進め、ポインタが構成情報格
納部６の最終番地を越えるまで、つまり構成情報格納部
６の構成情報全てに対して上記の処理を順次行うことに
よって（図１４ステップＳ５１〜Ｓ６１）、ダイナミッ
クスイッチ８配下の各周辺装置９〜１１に接続指示を発
行する。
【００２２】接続指示フレームを受け取った周辺装置９
〜１１はチャネル側ポートＩＤを記憶し、このチャネル
側ポートＩＤに対して、図１２（ｂ）に示すリプライフ
レームを返却することによって、接続処理が完了したこ
とを示す。
〜１１はチャネル側ポートＩＤを記憶し、このチャネル
側ポートＩＤに対して、図１２（ｂ）に示すリプライフ
レームを返却することによって、接続処理が完了したこ
とを示す。
【００２３】リプライフレームを受取った入出力チャネ
ル装置５は該当周辺装置９〜１１が使用可能になったも
のとして、入出力処理装置４に対して終了報告を送信す
る。終了報告を受取った入出力処理装置４は該当する論
理チャネルが使用可能になったことを認識する（図１５
参照）。
ル装置５は該当周辺装置９〜１１が使用可能になったも
のとして、入出力処理装置４に対して終了報告を送信す
る。終了報告を受取った入出力処理装置４は該当する論
理チャネルが使用可能になったことを認識する（図１５
参照）。
【００２４】入出力処理装置４が論理チャネルに対して
指示を行う際、マイクロプログラム制御装置７は論理チ
ャネルテーブルを参照し、送信先ポート番号との対応を
取り、チャネル装置５と各周辺装置９〜１１との間で各
種フレームを作成して入出力動作を行う。
指示を行う際、マイクロプログラム制御装置７は論理チ
ャネルテーブルを参照し、送信先ポート番号との対応を
取り、チャネル装置５と各周辺装置９〜１１との間で各
種フレームを作成して入出力動作を行う。
【００２５】上述したダイナミックスイッチを用いるシ
ステムとしては、チャネル装置とディスク装置等の周辺
装置との間にダイナミックスイッチを用い、チャネル装
置と周辺装置とを接続する場合の周辺装置において、論
理パス確立フレーム内の転送元リンクアドレスと論理ア
ドレスとをダイナミックスイッチポートのリンクアドレ
ス及び論理チャネルアドレスとして登録するリンクアド
レステーブルを持つシステムがある。このシステムにつ
いては、特開平７−４４４８６号公報に開示されてい
る。
ステムとしては、チャネル装置とディスク装置等の周辺
装置との間にダイナミックスイッチを用い、チャネル装
置と周辺装置とを接続する場合の周辺装置において、論
理パス確立フレーム内の転送元リンクアドレスと論理ア
ドレスとをダイナミックスイッチポートのリンクアドレ
ス及び論理チャネルアドレスとして登録するリンクアド
レステーブルを持つシステムがある。このシステムにつ
いては、特開平７−４４４８６号公報に開示されてい
る。
【００２６】このシステムではホストから論理パス確立
フレームが送られてきた際にリンクアドレスと論理チャ
ネルアドレスとを取出してリンクアドレステーブルに登
録する。周辺装置からホストへのアクセス時に、先のリ
ンクアドレステーブルに登録されたテーブル内のアドレ
スを用いて送信用フレームを作成し、その送信フレーム
をダイナミックスイッチヘ送出している。
フレームが送られてきた際にリンクアドレスと論理チャ
ネルアドレスとを取出してリンクアドレステーブルに登
録する。周辺装置からホストへのアクセス時に、先のリ
ンクアドレステーブルに登録されたテーブル内のアドレ
スを用いて送信用フレームを作成し、その送信フレーム
をダイナミックスイッチヘ送出している。
【００２７】
【発明が解決しようとする課題】上述した従来の情報処
理システムでは、ダイナミックスイッチに対して新たに
周辺装置を増設した場合、構成情報を更新する必要があ
るので、入出力制御装置が更新された構成情報を構成情
報格納部にロードし直すとともに、再びマイクロプログ
ラム制御装置に対して周辺装置への接続及び初期化指示
を行う。
理システムでは、ダイナミックスイッチに対して新たに
周辺装置を増設した場合、構成情報を更新する必要があ
るので、入出力制御装置が更新された構成情報を構成情
報格納部にロードし直すとともに、再びマイクロプログ
ラム制御装置に対して周辺装置への接続及び初期化指示
を行う。
【００２８】マイクロプログラム制御装置７はこの指示
を受けると、構成情報を基に周辺装置全てに対して接続
指示を出し直さなければならない。周辺装置は接続指示
が発行されると、初期化を行うため、全ての周辺装置が
初期化されることとなる。よって、周辺装置が動作して
いる間は新しい周辺装置の増設ができない。つまり、周
辺装置の増設の際は構成情報をロードし直し、全ての周
辺装置に対して接続指示を行うため、システムを一度停
止させる必要がある。
を受けると、構成情報を基に周辺装置全てに対して接続
指示を出し直さなければならない。周辺装置は接続指示
が発行されると、初期化を行うため、全ての周辺装置が
初期化されることとなる。よって、周辺装置が動作して
いる間は新しい周辺装置の増設ができない。つまり、周
辺装置の増設の際は構成情報をロードし直し、全ての周
辺装置に対して接続指示を行うため、システムを一度停
止させる必要がある。
【００２９】また、公報記載の技術では周辺装置側に構
成情報を持つ必要がなくなったと言っても、実際にはホ
スト側に構成情報があり、これを更新することは該当す
るホストを停止させることになる。
成情報を持つ必要がなくなったと言っても、実際にはホ
スト側に構成情報があり、これを更新することは該当す
るホストを停止させることになる。
【００３０】そこで、本発明の目的は上記の問題点を解
消し、ダイナミックスイッチに周辺装置を増設する場合
でもシステムの再立上げを行うことなく、増設された周
辺装置を使用可能にすることができる情報処理装置のシ
ステム再構成回路及びそのシステム再構成方法並びにシ
ステム再構成制御プログラムを記憶した記憶媒体を提供
することにある。
消し、ダイナミックスイッチに周辺装置を増設する場合
でもシステムの再立上げを行うことなく、増設された周
辺装置を使用可能にすることができる情報処理装置のシ
ステム再構成回路及びそのシステム再構成方法並びにシ
ステム再構成制御プログラムを記憶した記憶媒体を提供
することにある。
【００３１】
【課題を解決するための手段】本発明による情報処理装
置のシステム再構成回路は、複数の周辺装置各々が入出
力データの転送経路をフレーム単位で切替え自在なダイ
ナミックスイッチを介してチャネル装置に接続される情
報処理装置のシステム再構成回路であって、前記周辺装
置が前記ダイナミックスイッチに接続されて増設される
直前の前記複数の周辺装置各々の構成情報を格納する第
１の構成情報格納手段と、前記周辺装置が前記ダイナミ
ックスイッチに接続されて増設された直後の修正された
構成情報を格納する第２の構成情報格納手段と、前記周
辺装置が前記ダイナミックスイッチに接続されて増設さ
れた直後に前記第１及び第２の構成情報格納手段各々の
内容を比較する比較手段と、前記比較手段がそれらの内
容の不一致を検出した時にその不一致が検出された周辺
装置に対してのみ接続処理を行うよう前記チャネル装置
を制御する手段とを備えている。
置のシステム再構成回路は、複数の周辺装置各々が入出
力データの転送経路をフレーム単位で切替え自在なダイ
ナミックスイッチを介してチャネル装置に接続される情
報処理装置のシステム再構成回路であって、前記周辺装
置が前記ダイナミックスイッチに接続されて増設される
直前の前記複数の周辺装置各々の構成情報を格納する第
１の構成情報格納手段と、前記周辺装置が前記ダイナミ
ックスイッチに接続されて増設された直後の修正された
構成情報を格納する第２の構成情報格納手段と、前記周
辺装置が前記ダイナミックスイッチに接続されて増設さ
れた直後に前記第１及び第２の構成情報格納手段各々の
内容を比較する比較手段と、前記比較手段がそれらの内
容の不一致を検出した時にその不一致が検出された周辺
装置に対してのみ接続処理を行うよう前記チャネル装置
を制御する手段とを備えている。
【００３２】本発明による他の情報処理装置のシステム
再構成回路は、入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成回路であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納する第１の構成情報格納手段と、前
記周辺装置が前記ダイナミックスイッチに接続されて増
設された直後における前記構成情報メモリの内容を格納
する第２の構成情報格納手段と、前記周辺装置が前記ダ
イナミックスイッチに接続されて増設された直後に前記
第１及び第２の構成情報格納手段各々の内容を比較する
比較手段と、前記比較手段がそれらの内容の不一致を検
出した時にその不一致が検出された周辺装置に対しての
み接続処理を行うよう前記チャネル装置を制御する手段
とを備えている。
再構成回路は、入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成回路であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納する第１の構成情報格納手段と、前
記周辺装置が前記ダイナミックスイッチに接続されて増
設された直後における前記構成情報メモリの内容を格納
する第２の構成情報格納手段と、前記周辺装置が前記ダ
イナミックスイッチに接続されて増設された直後に前記
第１及び第２の構成情報格納手段各々の内容を比較する
比較手段と、前記比較手段がそれらの内容の不一致を検
出した時にその不一致が検出された周辺装置に対しての
み接続処理を行うよう前記チャネル装置を制御する手段
とを備えている。
【００３３】本発明による情報処理装置のシステム再構
成方法は、複数の周辺装置各々が入出力データの転送経
路をフレーム単位で切替え自在なダイナミックスイッチ
を介してチャネル装置に接続される情報処理装置のシス
テム再構成方法であって、前記周辺装置が前記ダイナミ
ックスイッチに接続されて増設される直前の前記複数の
周辺装置各々の構成情報を格納するステップと、前記周
辺装置が前記ダイナミックスイッチに接続されて増設さ
れた直後の修正された構成情報を格納するステップと、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較するステップと、その比較結果がそれらの
不一致を示す時にその不一致を示す周辺装置に対しての
み接続処理を行うよう前記チャネル装置を制御するステ
ップとを備えている。
成方法は、複数の周辺装置各々が入出力データの転送経
路をフレーム単位で切替え自在なダイナミックスイッチ
を介してチャネル装置に接続される情報処理装置のシス
テム再構成方法であって、前記周辺装置が前記ダイナミ
ックスイッチに接続されて増設される直前の前記複数の
周辺装置各々の構成情報を格納するステップと、前記周
辺装置が前記ダイナミックスイッチに接続されて増設さ
れた直後の修正された構成情報を格納するステップと、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較するステップと、その比較結果がそれらの
不一致を示す時にその不一致を示す周辺装置に対しての
み接続処理を行うよう前記チャネル装置を制御するステ
ップとを備えている。
【００３４】本発明による他の情報処理装置のシステム
再構成方法は、入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成方法であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納するステップと、前記周辺装置が前
記ダイナミックスイッチに接続されて増設された直後に
おける前記構成情報メモリの内容を格納するステップ
と、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後に増設直前の構成情報と増設直後の
構成情報とを比較するステップと、その比較結果がそれ
らの不一致を示す時にその不一致を示す周辺装置に対し
てのみ接続処理を行うよう前記チャネル装置を制御する
ステップとを備えている。
再構成方法は、入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成方法であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納するステップと、前記周辺装置が前
記ダイナミックスイッチに接続されて増設された直後に
おける前記構成情報メモリの内容を格納するステップ
と、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後に増設直前の構成情報と増設直後の
構成情報とを比較するステップと、その比較結果がそれ
らの不一致を示す時にその不一致を示す周辺装置に対し
てのみ接続処理を行うよう前記チャネル装置を制御する
ステップとを備えている。
【００３５】本発明による情報処理装置のシステム再構
成制御プログラムを記憶した記憶媒体は、複数の周辺装
置各々が入出力データの転送経路をフレーム単位で切替
え自在なダイナミックスイッチを介してチャネル装置に
接続される情報処理装置のシステム再構成制御プログラ
ムを記憶した記憶媒体であって、前記システム再構成制
御プログラムはシステム再構成を行う手段に、前記周辺
装置が前記ダイナミックスイッチに接続されて増設され
る直前の前記複数の周辺装置各々の構成情報を格納さ
せ、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後の修正された構成情報を格納させ、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較させ、その比較結果がそれらの不一致を示
す時にその不一致を示す周辺装置に対してのみ接続処理
を行うよう前記チャネル装置を制御させるようにしてい
る。
成制御プログラムを記憶した記憶媒体は、複数の周辺装
置各々が入出力データの転送経路をフレーム単位で切替
え自在なダイナミックスイッチを介してチャネル装置に
接続される情報処理装置のシステム再構成制御プログラ
ムを記憶した記憶媒体であって、前記システム再構成制
御プログラムはシステム再構成を行う手段に、前記周辺
装置が前記ダイナミックスイッチに接続されて増設され
る直前の前記複数の周辺装置各々の構成情報を格納さ
せ、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後の修正された構成情報を格納させ、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較させ、その比較結果がそれらの不一致を示
す時にその不一致を示す周辺装置に対してのみ接続処理
を行うよう前記チャネル装置を制御させるようにしてい
る。
【００３６】本発明による他の情報処理装置のシステム
再構成制御プログラムを記憶した記憶媒体は、入出力デ
ータの転送経路をフレーム単位で切替え自在なダイナミ
ックスイッチを介してチャネル装置に接続される複数の
周辺装置各々の構成情報を格納する構成情報メモリを含
む情報処理装置のシステム再構成制御プログラムを記憶
した記憶媒体であって、前記システム再構成制御プログ
ラムはシステム再構成を行う手段に、前記周辺装置が前
記ダイナミックスイッチに接続されて増設される直前に
おける前記構成情報メモリの内容を格納させ、前記周辺
装置が前記ダイナミックスイッチに接続されて増設され
た直後における前記構成情報メモリの内容を格納させ、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較させ、その比較結果がそれらの不一致を示
す時にその不一致を示す周辺装置に対してのみ接続処理
を行うよう前記チャネル装置を制御させるようにしてい
る。
再構成制御プログラムを記憶した記憶媒体は、入出力デ
ータの転送経路をフレーム単位で切替え自在なダイナミ
ックスイッチを介してチャネル装置に接続される複数の
周辺装置各々の構成情報を格納する構成情報メモリを含
む情報処理装置のシステム再構成制御プログラムを記憶
した記憶媒体であって、前記システム再構成制御プログ
ラムはシステム再構成を行う手段に、前記周辺装置が前
記ダイナミックスイッチに接続されて増設される直前に
おける前記構成情報メモリの内容を格納させ、前記周辺
装置が前記ダイナミックスイッチに接続されて増設され
た直後における前記構成情報メモリの内容を格納させ、
前記周辺装置が前記ダイナミックスイッチに接続されて
増設された直後に増設直前の構成情報と増設直後の構成
情報とを比較させ、その比較結果がそれらの不一致を示
す時にその不一致を示す周辺装置に対してのみ接続処理
を行うよう前記チャネル装置を制御させるようにしてい
る。
【００３７】すなわち、本発明のシステム再構成方法
は、従来の構成に構成情報を格納する格納手段を１つ追
加し、格納手段を２つ持つことによって更新前の構成情
報と更新後の構成情報とを格納しておき、周辺装置の増
設時にこれら２つの構成情報を比較することで異なって
いる周辺装置のみに接続処理及び初期化を行っている。
は、従来の構成に構成情報を格納する格納手段を１つ追
加し、格納手段を２つ持つことによって更新前の構成情
報と更新後の構成情報とを格納しておき、周辺装置の増
設時にこれら２つの構成情報を比較することで異なって
いる周辺装置のみに接続処理及び初期化を行っている。
【００３８】これによって、変更していない周辺装置が
動作中であっても、周辺装置の変更または増設を行うこ
とが可能になる。つまり、周辺装置の増設の際に、シス
テム全体をダウンさせることなく、周辺装置の構成変更
や増設が可能となる。
動作中であっても、周辺装置の変更または増設を行うこ
とが可能になる。つまり、周辺装置の増設の際に、シス
テム全体をダウンさせることなく、周辺装置の構成変更
や増設が可能となる。
【００３９】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る情報処理装置の構成を示すブロック図である。図にお
いて、本発明の一実施例による情報処理装置は構成情報
格納部１３を追加し、マイクロプログラム制御装置７が
制御メモリ１４の内容を基に動作するようにした以外は
図１３に示す従来例と同様の構成となっており、同一構
成要素には同一符号を付してある。また、同一構成要素
の動作は従来例と同様である。
図面を参照して説明する。図１は本発明の一実施例によ
る情報処理装置の構成を示すブロック図である。図にお
いて、本発明の一実施例による情報処理装置は構成情報
格納部１３を追加し、マイクロプログラム制御装置７が
制御メモリ１４の内容を基に動作するようにした以外は
図１３に示す従来例と同様の構成となっており、同一構
成要素には同一符号を付してある。また、同一構成要素
の動作は従来例と同様である。
【００４０】すなわち、本発明の一実施例による情報処
理装置は構成情報格納メモリ１と、構成制御装置２と、
フロッピディスク装置３と、入出力制御装置４と、入出
力チャネル装置５と、構成情報格納部６と、マイクロプ
ログラム制御装置７と、ダイナミックスイッチ８と、周
辺装置９〜１１と、増設される周辺装置１２と、構成情
報格納部１３と、制御メモリ１４とから構成されてい
る。
理装置は構成情報格納メモリ１と、構成制御装置２と、
フロッピディスク装置３と、入出力制御装置４と、入出
力チャネル装置５と、構成情報格納部６と、マイクロプ
ログラム制御装置７と、ダイナミックスイッチ８と、周
辺装置９〜１１と、増設される周辺装置１２と、構成情
報格納部１３と、制御メモリ１４とから構成されてい
る。
【００４１】入出力チャネル装置５はダイナミックスイ
ッチ８を経由して周辺装置９〜１１に論理的に接続さ
れ、入出力チャネル装置５から周辺装置９〜１１のいず
れに対しても自由にアクセス可能となっている。
ッチ８を経由して周辺装置９〜１１に論理的に接続さ
れ、入出力チャネル装置５から周辺装置９〜１１のいず
れに対しても自由にアクセス可能となっている。
【００４２】これはダイナミックスイッチ８の機能であ
り、ダイナミックスイッチ８はフレームと呼ばれる情報
単位毎に、フレーム内の送信元のポートＩＤ及び送信先
のポートＩＤを参照し、ポート８ａから所定のポート８
ｂ〜８ｄにフレームを中継する。しかしながら、実際に
この機能を実現するためには入出力チャネル装置５がダ
イナミックスイッチ８内のどのポート（この場合、ポー
ト８ａ）に接続され、相手先がどのポート８ｂ〜８ｄに
対してアクセス可能であるかを知る必要がある。
り、ダイナミックスイッチ８はフレームと呼ばれる情報
単位毎に、フレーム内の送信元のポートＩＤ及び送信先
のポートＩＤを参照し、ポート８ａから所定のポート８
ｂ〜８ｄにフレームを中継する。しかしながら、実際に
この機能を実現するためには入出力チャネル装置５がダ
イナミックスイッチ８内のどのポート（この場合、ポー
ト８ａ）に接続され、相手先がどのポート８ｂ〜８ｄに
対してアクセス可能であるかを知る必要がある。
【００４３】これを知るために、マイクロプログラム制
御装置７は構成情報を上位装置からダウンロードし、周
辺装置にデータやコマンド等を送る際にマイクロプログ
ラム制御装置７から入出力チャネル装置５に対して送信
先ポート番号等を指示する。
御装置７は構成情報を上位装置からダウンロードし、周
辺装置にデータやコマンド等を送る際にマイクロプログ
ラム制御装置７から入出力チャネル装置５に対して送信
先ポート番号等を指示する。
【００４４】具体的にはシステム立上げ時に、構成制御
装置２がフロッピディスク装置３から構成情報をロード
し、その構成情報を構成情報格納メモリ１に格納する。
その後に、構成制御装置２は入出力制御装置４に構成情
報のロードを指示する。入出力制御装置４は構成制御装
置２からロードの指示を受けると、構成情報格納メモリ
１から構成情報格納部６に構成情報を転送する。
装置２がフロッピディスク装置３から構成情報をロード
し、その構成情報を構成情報格納メモリ１に格納する。
その後に、構成制御装置２は入出力制御装置４に構成情
報のロードを指示する。入出力制御装置４は構成制御装
置２からロードの指示を受けると、構成情報格納メモリ
１から構成情報格納部６に構成情報を転送する。
【００４５】この構成情報の転送が終わると、入出力制
御装置４はマイクロプログラム制御装置７に対して周辺
装置への接続及び初期化指示を発する。マイクロプログ
ラム制御装置７は入出力制御装置４から接続及び初期化
指示を受けると、構成情報格納部６から構成情報を読出
し、その構成情報から自装置の管理するチャネル番号を
検索して参照し、接続すべき周辺装置側ポートＩＤを論
理チャネルテーブル（図示せず）に記憶し、フレーム内
に送信先ポート番号及び接続指示を格納して各周辺装置
毎に送信する。この接続処理を構成情報全てに対して順
次行うことによって、ダイナミックスイッチ８配下の各
周辺装置９〜１１に接続指示が発行される。
御装置４はマイクロプログラム制御装置７に対して周辺
装置への接続及び初期化指示を発する。マイクロプログ
ラム制御装置７は入出力制御装置４から接続及び初期化
指示を受けると、構成情報格納部６から構成情報を読出
し、その構成情報から自装置の管理するチャネル番号を
検索して参照し、接続すべき周辺装置側ポートＩＤを論
理チャネルテーブル（図示せず）に記憶し、フレーム内
に送信先ポート番号及び接続指示を格納して各周辺装置
毎に送信する。この接続処理を構成情報全てに対して順
次行うことによって、ダイナミックスイッチ８配下の各
周辺装置９〜１１に接続指示が発行される。
【００４６】図２は本発明の一実施例による増設前の構
成情報の一例を示す図である。図において、構成情報は
物理ＨＯＳＴ番号「０」と、物理チャネル番号「００」
と、論理チャネル番号「００」，「０１」，「０２」，
「０３」と、チャネル側ポートＩＤ「８ａ」，「００
（未接続）」と、周辺装置側ポートＩＤ「８ｂ」，「８
ｃ」，「８ｄ」，「００（未接続）」とからなってい
る。
成情報の一例を示す図である。図において、構成情報は
物理ＨＯＳＴ番号「０」と、物理チャネル番号「００」
と、論理チャネル番号「００」，「０１」，「０２」，
「０３」と、チャネル側ポートＩＤ「８ａ」，「００
（未接続）」と、周辺装置側ポートＩＤ「８ｂ」，「８
ｃ」，「８ｄ」，「００（未接続）」とからなってい
る。
【００４７】図３は本発明の一実施例による増設後の構
成情報の一例を示す図である。図において、構成情報は
物理ＨＯＳＴ番号「０」と、物理チャネル番号「００」
と、論理チャネル番号「００」，「０１」，「０２」，
「０３」と、チャネル側ポートＩＤ「８ａ」と、周辺装
置側ポートＩＤ「８ｂ」，「８ｃ」，「８ｄ」，「８
ｅ」とからなっている。
成情報の一例を示す図である。図において、構成情報は
物理ＨＯＳＴ番号「０」と、物理チャネル番号「００」
と、論理チャネル番号「００」，「０１」，「０２」，
「０３」と、チャネル側ポートＩＤ「８ａ」と、周辺装
置側ポートＩＤ「８ｂ」，「８ｃ」，「８ｄ」，「８
ｅ」とからなっている。
【００４８】図４は図１のマイクロプログラム制御装置
７のローカルメモリ内の論理チャネルテーブルの一例を
示す図である。図において、論理チャネルテーブル７ａ
には論理チャネル番号「００」，「０１」，「０２」毎
に夫々チャネル側ポートＩＤと周辺装置側ポートＩＤと
その他の制御情報とが格納されている。
７のローカルメモリ内の論理チャネルテーブルの一例を
示す図である。図において、論理チャネルテーブル７ａ
には論理チャネル番号「００」，「０１」，「０２」毎
に夫々チャネル側ポートＩＤと周辺装置側ポートＩＤと
その他の制御情報とが格納されている。
【００４９】図５は本発明の一実施例による接続処理を
示すフローチャートであり、図６及び図７は本発明の一
実施例による再接続処理を示すフローチャートであり、
図８は本発明の一実施例によるシステム立上げ処理全体
の流れを示すシーケンスチャートであり、図９は本発明
の一実施例による構成変更処理全体の流れを示すシーケ
ンスチャートである。これら図１〜図９を用いて本発明
の一実施例による周辺装置１２の増設動作について説明
する。
示すフローチャートであり、図６及び図７は本発明の一
実施例による再接続処理を示すフローチャートであり、
図８は本発明の一実施例によるシステム立上げ処理全体
の流れを示すシーケンスチャートであり、図９は本発明
の一実施例による構成変更処理全体の流れを示すシーケ
ンスチャートである。これら図１〜図９を用いて本発明
の一実施例による周辺装置１２の増設動作について説明
する。
【００５０】まず、システム立上げ時は従来例と同様の
方法によって、マイクロプログラム制御装置７が構成情
報格納部６の内容を読出し、各周辺装置９〜１１に対し
て接続処理を行う。
方法によって、マイクロプログラム制御装置７が構成情
報格納部６の内容を読出し、各周辺装置９〜１１に対し
て接続処理を行う。
【００５１】マイクロプログラム制御装置７は全ての周
辺装置９〜１１への接続処理が完了したと判断したら、
構成情報格納部６から読出したデータを構成情報格納部
１３にコピーする（図８参照）。
辺装置９〜１１への接続処理が完了したと判断したら、
構成情報格納部６から読出したデータを構成情報格納部
１３にコピーする（図８参照）。
【００５２】すなわち、上記の接続処理では、図５に示
すように、接続処理が開始されると、マイクロプログラ
ム制御装置７が構成情報格納部６から構成情報を１エン
トリ読出し（図５ステップＳ１）、構成情報格納部６の
構成情報と自装置の構成情報とを比較する（図５ステッ
プＳ２）。
すように、接続処理が開始されると、マイクロプログラ
ム制御装置７が構成情報格納部６から構成情報を１エン
トリ読出し（図５ステップＳ１）、構成情報格納部６の
構成情報と自装置の構成情報とを比較する（図５ステッ
プＳ２）。
【００５３】マイクロプログラム制御装置７は構成情報
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図５ステップＳ３）、それ
らが一致すると、構成情報格納部６の物理チャネル番号
と自装置のチャネル番号とが一致するか否かを判定する
（図５ステップＳ４）。
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図５ステップＳ３）、それ
らが一致すると、構成情報格納部６の物理チャネル番号
と自装置のチャネル番号とが一致するか否かを判定する
（図５ステップＳ４）。
【００５４】さらに、マイクロプログラム制御装置７は
それらが一致すると、チャネル側ポートＩＤまたは周辺
装置側ポートＩＤが“０”か否かを判定する（図５ステ
ップＳ５）。
それらが一致すると、チャネル側ポートＩＤまたは周辺
装置側ポートＩＤが“０”か否かを判定する（図５ステ
ップＳ５）。
【００５５】マイクロプログラム制御装置７はチャネル
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ル７ａを検索し（図５ステップＳ６）、チャネル側ポー
トＩＤを論理チャネルテーブル７ａに格納してから（図
５ステップＳ７）、周辺装置側ポートＩＤを論理チャネ
ルテーブル７ａに格納する（図５ステップＳ８）。その
後に、マイクロプログラム制御装置７は接続指示フレー
ムを各周辺装置９〜１１に送信する（図５ステップＳ
９）。
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ル７ａを検索し（図５ステップＳ６）、チャネル側ポー
トＩＤを論理チャネルテーブル７ａに格納してから（図
５ステップＳ７）、周辺装置側ポートＩＤを論理チャネ
ルテーブル７ａに格納する（図５ステップＳ８）。その
後に、マイクロプログラム制御装置７は接続指示フレー
ムを各周辺装置９〜１１に送信する（図５ステップＳ
９）。
【００５６】その後に、マイクロプログラム制御装置７
は構成情報格納部６のポインタを１つ進め、ポインタが
構成情報格納部６の最終番地を越えるまで、つまり構成
情報格納部６の構成情報全てに対して上記の処理を順次
行うことによって（図５ステップＳ１〜Ｓ１１）、ダイ
ナミックスイッチ８配下の各周辺装置９〜１１に接続指
示を発行する。
は構成情報格納部６のポインタを１つ進め、ポインタが
構成情報格納部６の最終番地を越えるまで、つまり構成
情報格納部６の構成情報全てに対して上記の処理を順次
行うことによって（図５ステップＳ１〜Ｓ１１）、ダイ
ナミックスイッチ８配下の各周辺装置９〜１１に接続指
示を発行する。
【００５７】接続指示フレームを受け取った周辺装置９
〜１１はチャネル側ポートＩＤを記憶し、このチャネル
側ポートＩＤに対して、図１２（ｂ）に示すリプライフ
レームを返却することによって、接続処理が完了したこ
とを示す。マイクロプログラム制御装置７は全ての周辺
装置９〜１１への接続処理が完了したと判断したら、構
成情報格納部６から読出したデータを構成情報格納部１
３にコピーする（図５ステップＳ１２）。
〜１１はチャネル側ポートＩＤを記憶し、このチャネル
側ポートＩＤに対して、図１２（ｂ）に示すリプライフ
レームを返却することによって、接続処理が完了したこ
とを示す。マイクロプログラム制御装置７は全ての周辺
装置９〜１１への接続処理が完了したと判断したら、構
成情報格納部６から読出したデータを構成情報格納部１
３にコピーする（図５ステップＳ１２）。
【００５８】リプライフレームを受取った入出力チャネ
ル装置５は該当周辺装置９〜１１が使用可能になったも
のとして、入出力処理装置４に対して終了報告を送信す
る。終了報告を受取った入出力処理装置４は該当する論
理チャネルが使用可能になったことを認識する（図８参
照）。
ル装置５は該当周辺装置９〜１１が使用可能になったも
のとして、入出力処理装置４に対して終了報告を送信す
る。終了報告を受取った入出力処理装置４は該当する論
理チャネルが使用可能になったことを認識する（図８参
照）。
【００５９】この後、周辺装置１２を増設する場合、周
辺装置１２の接続工事後に、システムの構成情報を修正
して周辺装置１２の情報を構成情報に追加する（図３参
照）。この修正した構成情報は構成制御装置２を経由し
て構成情報格納メモリ１に格納される。
辺装置１２の接続工事後に、システムの構成情報を修正
して周辺装置１２の情報を構成情報に追加する（図３参
照）。この修正した構成情報は構成制御装置２を経由し
て構成情報格納メモリ１に格納される。
【００６０】構成制御装置２は立上げ時と同じように、
入出力制御装置４に対して構成情報のロードを指示す
る。入出力制御装置４はこの構成変更指示を受取ると、
構成情報格納部６から構成情報格納部１３に以前の構成
情報を転送し、マイクロプログラム制御装置７に構成情
報の変更を指示する。
入出力制御装置４に対して構成情報のロードを指示す
る。入出力制御装置４はこの構成変更指示を受取ると、
構成情報格納部６から構成情報格納部１３に以前の構成
情報を転送し、マイクロプログラム制御装置７に構成情
報の変更を指示する。
【００６１】マイクロプログラム制御装置７はその指示
を受取ると、構成情報格納部６から新しい構成情報を読
出し、同時に構成情報格納部１３から以前の構成情報を
読出す。マイクロプログラム制御装置７はこれら２つの
構成情報を比較し、内容の異なる周辺装置にのみ接続指
示を発行する。
を受取ると、構成情報格納部６から新しい構成情報を読
出し、同時に構成情報格納部１３から以前の構成情報を
読出す。マイクロプログラム制御装置７はこれら２つの
構成情報を比較し、内容の異なる周辺装置にのみ接続指
示を発行する。
【００６２】この時のマイクロプログラムの動作の流れ
を図６及び図７にて詳細に説明する。構成情報のチャネ
ル側ポートＩＤまたは周辺側ポートＩＤが構成格納部６
と構成情報格納部１３との間で異なる場合のみ、周辺装
置１２に対して接続指示フレームを出す。
を図６及び図７にて詳細に説明する。構成情報のチャネ
ル側ポートＩＤまたは周辺側ポートＩＤが構成格納部６
と構成情報格納部１３との間で異なる場合のみ、周辺装
置１２に対して接続指示フレームを出す。
【００６３】この場合、再接続処理が開始されると、マ
イクロプログラム制御装置７は構成情報格納部６から構
成情報を１エントリ読出し（図６ステップＳ２１）、構
成情報格納部６から読出した構成情報と自装置の構成情
報とを比較する（図６ステップＳ２２）。
イクロプログラム制御装置７は構成情報格納部６から構
成情報を１エントリ読出し（図６ステップＳ２１）、構
成情報格納部６から読出した構成情報と自装置の構成情
報とを比較する（図６ステップＳ２２）。
【００６４】マイクロプログラム制御装置７は構成情報
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図６ステップＳ２３）、そ
れらが一致すると、構成情報格納部６の物理チャネル番
号と自装置のチャネル番号とが一致するか否かを判定す
る（図６ステップＳ２４）。
格納部６の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号と
が一致するか否かを判定し（図６ステップＳ２３）、そ
れらが一致すると、構成情報格納部６の物理チャネル番
号と自装置のチャネル番号とが一致するか否かを判定す
る（図６ステップＳ２４）。
【００６５】マイクロプログラム制御装置７はそれらが
一致すると、構成情報格納部１３のポインタを初期化し
（図６ステップＳ２７）、構成情報格納部１３の構成情
報と自装置の構成情報とを比較する（図６ステップＳ２
８）。
一致すると、構成情報格納部１３のポインタを初期化し
（図６ステップＳ２７）、構成情報格納部１３の構成情
報と自装置の構成情報とを比較する（図６ステップＳ２
８）。
【００６６】マイクロプログラム制御装置７は構成情報
格納部１３の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号
とが一致するか否かを判定し（図６ステップＳ２９）、
それらが一致すると、構成情報格納部１３の物理チャネ
ル番号と自装置のチャネル番号とが一致するか否かを判
定する（図６ステップＳ３０）。
格納部１３の物理ＨＯＳＴ番号と自装置のＨＯＳＴ番号
とが一致するか否かを判定し（図６ステップＳ２９）、
それらが一致すると、構成情報格納部１３の物理チャネ
ル番号と自装置のチャネル番号とが一致するか否かを判
定する（図６ステップＳ３０）。
【００６７】マイクロプログラム制御装置７はそれらが
一致すると、構成情報格納部６の構成情報と構成情報格
納部１３の構成情報とを比較し（図７ステップＳ３
５）、構成情報格納部６の物理ＨＯＳＴ番号と構成情報
格納部１３のＨＯＳＴ番号とが一致するか否かを判定し
（図７ステップＳ３６）、それらが一致すると、構成情
報格納部６の物理チャネル番号と構成情報格納部１３の
チャネル番号とが一致するか否かを判定する（図７ステ
ップＳ３７）。
一致すると、構成情報格納部６の構成情報と構成情報格
納部１３の構成情報とを比較し（図７ステップＳ３
５）、構成情報格納部６の物理ＨＯＳＴ番号と構成情報
格納部１３のＨＯＳＴ番号とが一致するか否かを判定し
（図７ステップＳ３６）、それらが一致すると、構成情
報格納部６の物理チャネル番号と構成情報格納部１３の
チャネル番号とが一致するか否かを判定する（図７ステ
ップＳ３７）。
【００６８】マイクロプログラム制御装置７はそれらが
一致すると、構成変更無しと判定し（図７ステップＳ３
８）、構成情報格納部６のポインタを１つ進め、ポイン
タが構成情報格納部６の最終番地を越えるまで、つまり
構成情報格納部６の構成情報全てに対して上記の処理を
順次行ってから（図６ステップＳ２１〜図７ステップＳ
４５）、構成情報格納部６から読出したデータを構成情
報格納部１３にコピーする（図７ステップＳ４６）。
一致すると、構成変更無しと判定し（図７ステップＳ３
８）、構成情報格納部６のポインタを１つ進め、ポイン
タが構成情報格納部６の最終番地を越えるまで、つまり
構成情報格納部６の構成情報全てに対して上記の処理を
順次行ってから（図６ステップＳ２１〜図７ステップＳ
４５）、構成情報格納部６から読出したデータを構成情
報格納部１３にコピーする（図７ステップＳ４６）。
【００６９】一方、マイクロプログラム制御装置７は構
成情報格納部６の物理ＨＯＳＴ番号と構成情報格納部１
３のＨＯＳＴ番号とが一致しなければ、あるいは構成情
報格納部６の物理チャネル番号と構成情報格納部１３の
チャネル番号とが一致しなければ、チャネル側ポートＩ
Ｄまたは周辺装置側ポートＩＤが“０”か否かを判定す
る（図７ステップＳ３８）。
成情報格納部６の物理ＨＯＳＴ番号と構成情報格納部１
３のＨＯＳＴ番号とが一致しなければ、あるいは構成情
報格納部６の物理チャネル番号と構成情報格納部１３の
チャネル番号とが一致しなければ、チャネル側ポートＩ
Ｄまたは周辺装置側ポートＩＤが“０”か否かを判定す
る（図７ステップＳ３８）。
【００７０】マイクロプログラム制御装置７はチャネル
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ル７ａを検索し（図７ステップＳ３９）、チャネル側ポ
ートＩＤを論理チャネルテーブルに格納してから（図７
ステップＳ４０）、周辺装置側ポートＩＤを論理チャネ
ルテーブルに格納する（図７ステップＳ４１）。その後
に、マイクロプログラム制御装置７は接続指示フレーム
を、構成情報が異なっている周辺装置１２のみに送信す
る（図７ステップＳ４２）。
側ポートＩＤまたは周辺装置側ポートＩＤが“０”でな
ければ、論理チャネル番号より対象論理チャネルテーブ
ル７ａを検索し（図７ステップＳ３９）、チャネル側ポ
ートＩＤを論理チャネルテーブルに格納してから（図７
ステップＳ４０）、周辺装置側ポートＩＤを論理チャネ
ルテーブルに格納する（図７ステップＳ４１）。その後
に、マイクロプログラム制御装置７は接続指示フレーム
を、構成情報が異なっている周辺装置１２のみに送信す
る（図７ステップＳ４２）。
【００７１】周辺装置１２は接続指示フレームを受取る
と、チャネル側ポートＩＤを記憶し、このチャネル側ポ
ートＩＤに対して、図１２（ｂ）に示すリプライフレー
ムを返却することによって、接続処理が完了したことを
示す。
と、チャネル側ポートＩＤを記憶し、このチャネル側ポ
ートＩＤに対して、図１２（ｂ）に示すリプライフレー
ムを返却することによって、接続処理が完了したことを
示す。
【００７２】また、マイクロプログラム制御装置７は構
成情報格納部１３の構成情報と自装置の構成情報との比
較に際して構成情報格納部１３の物理ＨＯＳＴ番号と自
装置のＨＯＳＴ番号とが一致していない場合、あるいは
構成情報格納部１３の物理チャネル番号と自装置のチャ
ネル番号とが一致していない場合には、構成情報格納部
１３のポインタを１つ進め、ポインタが構成情報格納部
１３の最終番地を越えるまで、つまり構成情報格納部１
３の構成情報全てに対して上記の処理を順次行う（図６
ステップＳ２９〜Ｓ３２）。
成情報格納部１３の構成情報と自装置の構成情報との比
較に際して構成情報格納部１３の物理ＨＯＳＴ番号と自
装置のＨＯＳＴ番号とが一致していない場合、あるいは
構成情報格納部１３の物理チャネル番号と自装置のチャ
ネル番号とが一致していない場合には、構成情報格納部
１３のポインタを１つ進め、ポインタが構成情報格納部
１３の最終番地を越えるまで、つまり構成情報格納部１
３の構成情報全てに対して上記の処理を順次行う（図６
ステップＳ２９〜Ｓ３２）。
【００７３】マイクロプログラム制御装置７はポインタ
が構成情報格納部１３の最終番地を越えると、構成情報
格納部６の論理チャネル番号より論理チャネルテーブル
７ａを検索し（図６ステップＳ３３）、該当する論理チ
ャネルテーブル７ａを無効化してその周辺装置が切離さ
れる（図６ステップＳ３４）。
が構成情報格納部１３の最終番地を越えると、構成情報
格納部６の論理チャネル番号より論理チャネルテーブル
７ａを検索し（図６ステップＳ３３）、該当する論理チ
ャネルテーブル７ａを無効化してその周辺装置が切離さ
れる（図６ステップＳ３４）。
【００７４】尚、マイクロプログラム制御装置７は上記
の接続処理及び再接続処理を制御メモリ１４に格納され
たプログラムにしたがって実行し、制御メモリ１４とし
てＲＯＭ（リードオンリメモリ）やフロッピディスク媒
体等が用いられる。
の接続処理及び再接続処理を制御メモリ１４に格納され
たプログラムにしたがって実行し、制御メモリ１４とし
てＲＯＭ（リードオンリメモリ）やフロッピディスク媒
体等が用いられる。
【００７５】このように、従来の構成に構成情報を格納
する構成情報格納部１３を追加し、２つの構成情報格納
部６，１３に更新前の構成情報と更新後の構成情報とを
格納しておき、周辺装置１２の増設時にこれら２つの構
成情報を比較し、その内容が異なっている周辺装置１２
のみに接続処理及び初期化を行うことによって、変更し
ていない周辺装置９〜１１が動作中であっても、変更ま
たは増設を行うことが可能になる。つまり、周辺装置１
２の増設の際に、システム全体をダウンさせることな
く、周辺装置９〜１２の構成変更や増設が可能となる。
する構成情報格納部１３を追加し、２つの構成情報格納
部６，１３に更新前の構成情報と更新後の構成情報とを
格納しておき、周辺装置１２の増設時にこれら２つの構
成情報を比較し、その内容が異なっている周辺装置１２
のみに接続処理及び初期化を行うことによって、変更し
ていない周辺装置９〜１１が動作中であっても、変更ま
たは増設を行うことが可能になる。つまり、周辺装置１
２の増設の際に、システム全体をダウンさせることな
く、周辺装置９〜１２の構成変更や増設が可能となる。
【００７６】
【発明の効果】以上説明したように本発明によれば、複
数の周辺装置各々が入出力データの転送経路をフレーム
単位で切替え自在なダイナミックスイッチを介してチャ
ネル装置に接続される情報処理装置において、周辺装置
がダイナミックスイッチに接続されて増設される直前の
複数の周辺装置各々の構成情報を格納するとともに、周
辺装置がダイナミックスイッチに接続されて増設された
直後の修正された構成情報を格納し、これら増設前の構
成情報と増設後の構成情報とを比較して不一致を検出し
た周辺装置に対してのみ接続処理を行うことによって、
ダイナミックスイッチに周辺装置を増設する場合でもシ
ステムの再立上げを行うことなく、増設された周辺装置
を使用可能にすることができるという効果がある。
数の周辺装置各々が入出力データの転送経路をフレーム
単位で切替え自在なダイナミックスイッチを介してチャ
ネル装置に接続される情報処理装置において、周辺装置
がダイナミックスイッチに接続されて増設される直前の
複数の周辺装置各々の構成情報を格納するとともに、周
辺装置がダイナミックスイッチに接続されて増設された
直後の修正された構成情報を格納し、これら増設前の構
成情報と増設後の構成情報とを比較して不一致を検出し
た周辺装置に対してのみ接続処理を行うことによって、
ダイナミックスイッチに周辺装置を増設する場合でもシ
ステムの再立上げを行うことなく、増設された周辺装置
を使用可能にすることができるという効果がある。
【図１】本発明の一実施例による情報処理装置の構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の一実施例による増設前の構成情報の一
例を示す図である。
例を示す図である。
【図３】本発明の一実施例による増設後の構成情報の一
例を示す図である。
例を示す図である。
【図４】図１のマイクロプログラム制御装置のローカル
メモリ内の論理チャネルテーブルの一例を示す図であ
る。
メモリ内の論理チャネルテーブルの一例を示す図であ
る。
【図５】本発明の一実施例による接続処理を示すフロー
チャートである。
チャートである。
【図６】本発明の一実施例による再接続処理を示すフロ
ーチャートである。
ーチャートである。
【図７】本発明の一実施例による再接続処理を示すフロ
ーチャートである。
ーチャートである。
【図８】本発明の一実施例によるシステム立上げ処理全
体の流れを示すシーケンスチャートである。
体の流れを示すシーケンスチャートである。
【図９】本発明の一実施例による構成変更処理全体の流
れを示すシーケンスチャートである。
れを示すシーケンスチャートである。
【図１０】ダイナミックスイッチを用いたシステムの構
成例を示すブロック図である。
成例を示すブロック図である。
【図１１】従来例の構成情報の一例を示す図である。
【図１２】（ａ）は従来例による接続指示フレームの一
例を示す図、（ｂ）は従来例によるリプライフレームの
一例を示す図である。
例を示す図、（ｂ）は従来例によるリプライフレームの
一例を示す図である。
【図１３】従来例による情報処理装置の構成を示すブロ
ック図である。
ック図である。
【図１４】従来例による接続処理を示すフローチャート
である。
である。
【図１５】従来例によるシステム立上げ処理全体の流れ
を示すシーケンスチャートである。
を示すシーケンスチャートである。
１ 構成情報格納メモリ ２ 構成制御装置 ３ フロッピディスク装置 ４ 入出力制御装置 ５ 入出力チャネル装置 ６，１３ 構成情報格納部 ７ マイクロプログラム制御装置 ８ ダイナミックスイッチ ９〜１１ 周辺装置 １２ 増設される周辺装置 １４ 制御メモリ
Claims (7)
- 【請求項１】 複数の周辺装置各々が入出力データの転
送経路をフレーム単位で切替え自在なダイナミックスイ
ッチを介してチャネル装置に接続される情報処理装置の
システム再構成回路であって、前記周辺装置が前記ダイ
ナミックスイッチに接続されて増設される直前の前記複
数の周辺装置各々の構成情報を格納する第１の構成情報
格納手段と、前記周辺装置が前記ダイナミックスイッチ
に接続されて増設された直後の修正された構成情報を格
納する第２の構成情報格納手段と、前記周辺装置が前記
ダイナミックスイッチに接続されて増設された直後に前
記第１及び第２の構成情報格納手段各々の内容を比較す
る比較手段と、前記比較手段がそれらの内容の不一致を
検出した時にその不一致が検出された周辺装置に対して
のみ接続処理を行うよう前記チャネル装置を制御する手
段とを有することを特徴とするシステム再構成回路。 - 【請求項２】 入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成回路であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納する第１の構成情報格納手段と、前
記周辺装置が前記ダイナミックスイッチに接続されて増
設された直後における前記構成情報メモリの内容を格納
する第２の構成情報格納手段と、前記周辺装置が前記ダ
イナミックスイッチに接続されて増設された直後に前記
第１及び第２の構成情報格納手段各々の内容を比較する
比較手段と、前記比較手段がそれらの内容の不一致を検
出した時にその不一致が検出された周辺装置に対しての
み接続処理を行うよう前記チャネル装置を制御する手段
とを有することを特徴とするシステム再構成回路。 - 【請求項３】 前記構成情報メモリの内容を読出しかつ
読出した前記構成情報メモリの内容を前記第１及び第２
の構成情報格納手段に格納する手段を含むことを特徴と
する請求項２記載のシステム再構成回路。 - 【請求項４】 複数の周辺装置各々が入出力データの転
送経路をフレーム単位で切替え自在なダイナミックスイ
ッチを介してチャネル装置に接続される情報処理装置の
システム再構成方法であって、前記周辺装置が前記ダイ
ナミックスイッチに接続されて増設される直前の前記複
数の周辺装置各々の構成情報を格納するステップと、前
記周辺装置が前記ダイナミックスイッチに接続されて増
設された直後の修正された構成情報を格納するステップ
と、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後に増設直前の構成情報と増設直後の
構成情報とを比較するステップと、その比較結果がそれ
らの不一致を示す時にその不一致を示す周辺装置に対し
てのみ接続処理を行うよう前記チャネル装置を制御する
ステップとを有することを特徴とするシステム再構成方
法。 - 【請求項５】 入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成方法であって、前記周辺装置が前記ダイナミックスイ
ッチに接続されて増設される直前における前記構成情報
メモリの内容を格納するステップと、前記周辺装置が前
記ダイナミックスイッチに接続されて増設された直後に
おける前記構成情報メモリの内容を格納するステップ
と、前記周辺装置が前記ダイナミックスイッチに接続さ
れて増設された直後に増設直前の構成情報と増設直後の
構成情報とを比較するステップと、その比較結果がそれ
らの不一致を示す時にその不一致を示す周辺装置に対し
てのみ接続処理を行うよう前記チャネル装置を制御する
ステップとを有することを特徴とするシステム再構成方
法。 - 【請求項６】 複数の周辺装置各々が入出力データの転
送経路をフレーム単位で切替え自在なダイナミックスイ
ッチを介してチャネル装置に接続される情報処理装置の
システム再構成制御プログラムを記憶した記憶媒体であ
って、前記システム再構成制御プログラムはシステム再
構成を行う手段に、前記周辺装置が前記ダイナミックス
イッチに接続されて増設される直前の前記複数の周辺装
置各々の構成情報を格納させ、前記周辺装置が前記ダイ
ナミックスイッチに接続されて増設された直後の修正さ
れた構成情報を格納させ、前記周辺装置が前記ダイナミ
ックスイッチに接続されて増設された直後に増設直前の
構成情報と増設直後の構成情報とを比較させ、その比較
結果がそれらの不一致を示す時にその不一致を示す周辺
装置に対してのみ接続処理を行うよう前記チャネル装置
を制御させることを特徴とするシステム再構成制御プロ
グラムを記憶した記憶媒体。 - 【請求項７】 入出力データの転送経路をフレーム単位
で切替え自在なダイナミックスイッチを介してチャネル
装置に接続される複数の周辺装置各々の構成情報を格納
する構成情報メモリを含む情報処理装置のシステム再構
成制御プログラムを記憶した記憶媒体であって、前記シ
ステム再構成制御プログラムはシステム再構成を行う手
段に、前記周辺装置が前記ダイナミックスイッチに接続
されて増設される直前における前記構成情報メモリの内
容を格納させ、前記周辺装置が前記ダイナミックスイッ
チに接続されて増設された直後における前記構成情報メ
モリの内容を格納させ、前記周辺装置が前記ダイナミッ
クスイッチに接続されて増設された直後に増設直前の構
成情報と増設直後の構成情報とを比較させ、その比較結
果がそれらの不一致を示す時にその不一致を示す周辺装
置に対してのみ接続処理を行うよう前記チャネル装置を
制御させることを特徴とするシステム再構成制御プログ
ラムを記憶した記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184753A JPH1131118A (ja) | 1997-07-10 | 1997-07-10 | 情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184753A JPH1131118A (ja) | 1997-07-10 | 1997-07-10 | 情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131118A true JPH1131118A (ja) | 1999-02-02 |
Family
ID=16158750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9184753A Withdrawn JPH1131118A (ja) | 1997-07-10 | 1997-07-10 | 情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131118A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072161A1 (fr) * | 1999-05-19 | 2000-11-30 | Matsushita Electric Industrial Co., Ltd. | Dispositif et procede de construction d'un reseau audiovisuel virtuel, et support dans lequel un programme de mise en oeuvre dudit procede est enregistre |
| WO2007105343A1 (ja) * | 2006-03-10 | 2007-09-20 | Sony Corporation | ブリッジ、情報処理装置およびアクセス制御方法 |
| JP2014003362A (ja) * | 2012-06-15 | 2014-01-09 | Sony Corp | 情報処理装置および方法、並びにプログラム |
-
1997
- 1997-07-10 JP JP9184753A patent/JPH1131118A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072161A1 (fr) * | 1999-05-19 | 2000-11-30 | Matsushita Electric Industrial Co., Ltd. | Dispositif et procede de construction d'un reseau audiovisuel virtuel, et support dans lequel un programme de mise en oeuvre dudit procede est enregistre |
| US6769034B1 (en) | 1999-05-19 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Virtual AV network building device, virtual AV network building method, and recorded medium on which program concerning virtual AV network building method is recorded |
| KR100520598B1 (ko) * | 1999-05-19 | 2005-10-10 | 마츠시타 덴끼 산교 가부시키가이샤 | 가상 ａｖ 네트워크 구축 장치, 가상 ａｖ 네트워크 구축 방법 및 가상 ａｖ 네트워크 구축 방법에 관한 프로그램을 기재한 기록 매체 |
| WO2007105343A1 (ja) * | 2006-03-10 | 2007-09-20 | Sony Corporation | ブリッジ、情報処理装置およびアクセス制御方法 |
| JP2007241904A (ja) * | 2006-03-10 | 2007-09-20 | Sony Computer Entertainment Inc | ブリッジ、情報処理装置およびアクセス制御方法 |
| US8095718B2 (en) | 2006-03-10 | 2012-01-10 | Sony Corporation | Bridge, information processor, and access control method |
| JP2014003362A (ja) * | 2012-06-15 | 2014-01-09 | Sony Corp | 情報処理装置および方法、並びにプログラム |
| US9830296B2 (en) | 2012-06-15 | 2017-11-28 | Sony Corporation | Information processing apparatus, information processing method, and program |
| US10423562B2 (en) | 2012-06-15 | 2019-09-24 | Sony Corporation | Information processing apparatus, information processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7614050B2 (en) | Machine and method for deployment of OS image | |
| US8909910B2 (en) | Computer system for selectively accessing bios by a baseboard management controller | |
| JP6813010B2 (ja) | 可用性のシステム、方法、およびプログラム | |
| JPH0581942B2 (ja) | ||
| JP2007293422A (ja) | ネットワークブート計算機システムの高信頼化方法 | |
| JP2006127252A (ja) | 切替機、切替方法及びプログラム | |
| JP3960169B2 (ja) | 情報処理装置及びそのリカバリ方法 | |
| CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| US20110239038A1 (en) | Management apparatus, management method, and program | |
| US11403113B2 (en) | Server with system setting data synchronization function | |
| TWI666556B (zh) | 電子裝置及其操作方法 | |
| JPH1131118A (ja) | 情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体 | |
| TW201621644A (zh) | 伺服器系統 | |
| US7257652B2 (en) | Method and system for filesystem mounted on a root directory wherein data is redirected from a first storage system to a second storage system | |
| JP2001154896A (ja) | 計算機およびそのファイル更新方法 | |
| US20030051107A1 (en) | System for controlling attributes of storage device | |
| TWI774464B (zh) | 經擴展可用性計算系統 | |
| JP4215740B2 (ja) | コンピュータネットワークシステム | |
| JP2001075810A (ja) | コンピュータシステム、拡張ボードおよびコンピュータシステムにおける拡張ボードの機能更新方法 | |
| US11288000B2 (en) | Data migration in heterogeneous storage environment | |
| KR20030041605A (ko) | 통신시스템의 프로그램 원격 업그레이드 장치 및 그 방법 | |
| JPH05250030A (ja) | 産業用ロボットの制御装置 | |
| KR930004425B1 (ko) | 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법 | |
| JP2001027920A (ja) | バスブリッジ回路及びそのパワーマネージメント方法 | |
| JP2003330871A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |