JPH1131066A - バッファ制御システム - Google Patents
バッファ制御システムInfo
- Publication number
- JPH1131066A JPH1131066A JP18475597A JP18475597A JPH1131066A JP H1131066 A JPH1131066 A JP H1131066A JP 18475597 A JP18475597 A JP 18475597A JP 18475597 A JP18475597 A JP 18475597A JP H1131066 A JPH1131066 A JP H1131066A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- buffer
- read
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 バッファへのアクセスを制御してデータ転送
性能を向上させる。 【解決手段】 バッファ１に書込むべきデータをレジス
タ１１に保持する。バッファ１から読出されたデータを
レジスタ１２に保持し、このレジスタ１２の出力データ
をレジスタ１３に保持する。レジスタ１１にデータが格
納されている場合においてバッファ１並びにレジスタ１
２及び１３にデータが格納されていないときレジスタ１
１に格納されているデータをレジスタ１３に直接書込
む。レジスタ１３にデータが格納されていてもこのレジ
スタ１３から外部への転送が許可されていればレジスタ
１１に格納されているデータをレジスタ１３に直接書込
む。 【効果】 バッファ１への書込みが必要ないときはバッ
ファ１をバイパスしてデータを送出するので、転送性能
が向上する。
性能を向上させる。 【解決手段】 バッファ１に書込むべきデータをレジス
タ１１に保持する。バッファ１から読出されたデータを
レジスタ１２に保持し、このレジスタ１２の出力データ
をレジスタ１３に保持する。レジスタ１１にデータが格
納されている場合においてバッファ１並びにレジスタ１
２及び１３にデータが格納されていないときレジスタ１
１に格納されているデータをレジスタ１３に直接書込
む。レジスタ１３にデータが格納されていてもこのレジ
スタ１３から外部への転送が許可されていればレジスタ
１１に格納されているデータをレジスタ１３に直接書込
む。 【効果】 バッファ１への書込みが必要ないときはバッ
ファ１をバイパスしてデータを送出するので、転送性能
が向上する。
Description
【０００１】
【発明の属する技術分野】本発明はバッファ制御システ
ムに関し、特にデータの書込み及び読出しが可能なバッ
ファのアクセス制御を行うバッファ制御システムに関す
る。
ムに関し、特にデータの書込み及び読出しが可能なバッ
ファのアクセス制御を行うバッファ制御システムに関す
る。
【０００２】
【従来の技術】一般に、スーパコンピュータのシステム
本体（ノード）をネットワークにて相互に接続して任意
のノードから指定のノードへのデータ転送をする際に、
データパスを切替える（フルクロススイッチングする）
ことにより、ノード間のデータ転送を行う技術が知られ
ている。この場合、各ノードから転送されるデータは、
スィッチング時に転送元ノードから転送先ノードへの転
送ルートを決定するために転送データの調停を行う必要
があり、この調停後に発行される転送許可を待ってデー
タ転送を開始する必要がある。そのため、各ノードから
転送されるデータは各ノード毎に持っているバッファに
一時的に格納して、調停後の転送許可を待つ。したがっ
て、このバッファのアクセスを適切に制御する必要があ
る。
本体（ノード）をネットワークにて相互に接続して任意
のノードから指定のノードへのデータ転送をする際に、
データパスを切替える（フルクロススイッチングする）
ことにより、ノード間のデータ転送を行う技術が知られ
ている。この場合、各ノードから転送されるデータは、
スィッチング時に転送元ノードから転送先ノードへの転
送ルートを決定するために転送データの調停を行う必要
があり、この調停後に発行される転送許可を待ってデー
タ転送を開始する必要がある。そのため、各ノードから
転送されるデータは各ノード毎に持っているバッファに
一時的に格納して、調停後の転送許可を待つ。したがっ
て、このバッファのアクセスを適切に制御する必要があ
る。
【０００３】従来のこの種のバッファ制御システムは、
図４に示されているように、バッファ１に書込むべきデ
ータを一時保持する書込みレジスタ１１と、バッファ１
から読出されたデータを一時保持する読出しレジスタ１
３と、読出しレジスタ１３の出力及び他のポートからの
転送データ２００を入力とし各ポートからの転送データ
の調停を行う調停回路２と、バッファ１に対するライト
ポインタ３及びリードポインタ４とを含んで構成されて
いる。
図４に示されているように、バッファ１に書込むべきデ
ータを一時保持する書込みレジスタ１１と、バッファ１
から読出されたデータを一時保持する読出しレジスタ１
３と、読出しレジスタ１３の出力及び他のポートからの
転送データ２００を入力とし各ポートからの転送データ
の調停を行う調停回路２と、バッファ１に対するライト
ポインタ３及びリードポインタ４とを含んで構成されて
いる。
【０００４】かかる構成において、各ポートからの転送
データを調停するための調停回路で優先順位をとる間、
各ポートではデータをバッファ１に格納してスキュー差
を吸収する。調停回路２による調停後、転送許可が出る
と、バッファ１のデータを読出して転送する。
データを調停するための調停回路で優先順位をとる間、
各ポートではデータをバッファ１に格納してスキュー差
を吸収する。調停回路２による調停後、転送許可が出る
と、バッファ１のデータを読出して転送する。
【０００５】ところで、特開平３−４２７２１号公報に
は、バッファの書込み側及び読出し側に夫々転送手段を
設けた情報処理装置が開示されている。この情報処理装
置は、複数の単位長処理データを一時的に格納する命令
バッファと、その処理データをデコードする命令デコー
ダと、その処理データの転送制御を行うメモリ管理ユニ
ットと、このメモリ管理ユニットから転送された単位長
データを一時的に格納して命令バッファに転送する第１
転送手段と、命令バッファから転送されたデータを一時
的に格納して命令デコーダに転送する第２転送手段とを
備えている。
は、バッファの書込み側及び読出し側に夫々転送手段を
設けた情報処理装置が開示されている。この情報処理装
置は、複数の単位長処理データを一時的に格納する命令
バッファと、その処理データをデコードする命令デコー
ダと、その処理データの転送制御を行うメモリ管理ユニ
ットと、このメモリ管理ユニットから転送された単位長
データを一時的に格納して命令バッファに転送する第１
転送手段と、命令バッファから転送されたデータを一時
的に格納して命令デコーダに転送する第２転送手段とを
備えている。
【０００６】そして、メモリ管理ユニットは、第１転送
手段から命令バッファに単位命令ビット列が書込まれる
たびに判定選択手段に有効信号を出力する。判定選択手
段は、これに基づいて各単位命令ビット列が第１転送手
段又は命令バッファ内のいずれかのレジスタに格納され
ているかを示す格納情報を保持する。通常は単位命令ビ
ット列は命令バッファを介して第２転送手段に送られ、
命令デコーダで解読される。しかし、命令バッファにデ
コードすべき単位命令ビット列が格納されていない場
合、判定選択手段の指令により第１転送手段よりバイパ
ス転送回路を介して直接第２転送手段に転送される。
手段から命令バッファに単位命令ビット列が書込まれる
たびに判定選択手段に有効信号を出力する。判定選択手
段は、これに基づいて各単位命令ビット列が第１転送手
段又は命令バッファ内のいずれかのレジスタに格納され
ているかを示す格納情報を保持する。通常は単位命令ビ
ット列は命令バッファを介して第２転送手段に送られ、
命令デコーダで解読される。しかし、命令バッファにデ
コードすべき単位命令ビット列が格納されていない場
合、判定選択手段の指令により第１転送手段よりバイパ
ス転送回路を介して直接第２転送手段に転送される。
【０００７】
【発明が解決しようとする課題】上述した従来技術で
は、バッファにデータが蓄積されていない場合や、デー
タの読出しに数サイクル必要な特性を持つバッファで
は、転送許可が出ても、直ちに転送データを調停回路に
送出できないため、転送性能の低下を招くという欠点が
ある。
は、バッファにデータが蓄積されていない場合や、デー
タの読出しに数サイクル必要な特性を持つバッファで
は、転送許可が出ても、直ちに転送データを調停回路に
送出できないため、転送性能の低下を招くという欠点が
ある。
【０００８】また、上述した公報に記載されている情報
処理装置ではメモリ管理ユニットは命令（単位長処理デ
ータ）が第１転送手段から命令バッファに書込まれるた
びに、判定選択手段に有効信号を送出する。判定選択手
段はこの有効信号をもとに、有効データが第１転送手段
又は命令バッファ内のいずれかのレジスタに格納されて
いるかを示す格納情報を保持する。そして、第２転送手
段に送出するデータを命令バッファより送出するか、第
１転送手段からバイパス手段により送出するかを選択す
る。この選択の条件は、有効データが命令バッファに格
納されているか否かによってのみ決定される。従って、
判定選択手段による判定時に有効データが、既にバッフ
ァに格納されていれば、従来通り有効データをバッファ
より読出すので、転送性能は変わらない。よって、上述
した従来技術の欠点を解決することはできない。
処理装置ではメモリ管理ユニットは命令（単位長処理デ
ータ）が第１転送手段から命令バッファに書込まれるた
びに、判定選択手段に有効信号を送出する。判定選択手
段はこの有効信号をもとに、有効データが第１転送手段
又は命令バッファ内のいずれかのレジスタに格納されて
いるかを示す格納情報を保持する。そして、第２転送手
段に送出するデータを命令バッファより送出するか、第
１転送手段からバイパス手段により送出するかを選択す
る。この選択の条件は、有効データが命令バッファに格
納されているか否かによってのみ決定される。従って、
判定選択手段による判定時に有効データが、既にバッフ
ァに格納されていれば、従来通り有効データをバッファ
より読出すので、転送性能は変わらない。よって、上述
した従来技術の欠点を解決することはできない。
【０００９】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はバッファへの
アクセスを制御してデータ転送性能を向上させることの
できるバッファ制御システムを提供することである。
るためになされたものであり、その目的はバッファへの
アクセスを制御してデータ転送性能を向上させることの
できるバッファ制御システムを提供することである。
【００１０】
【課題を解決するための手段】本発明によるバッファ制
御システムは、データの書込み及び読出しが可能なバッ
ファの制御を行うバッファ制御システムであって、前記
バッファに書込むべきデータを一時保持する書込みレジ
スタと、前記バッファから読出されたデータを一時保持
する読出しレジスタと、前記書込みレジスタにデータが
格納されている場合において前記読出しレジスタにデー
タが格納されていないとき前記書込みレジスタに格納さ
れているデータを前記読出しレジスタに直接書込む書込
み制御手段とを含むことを特徴とする。また、前記書込
み制御手段は、前記読出しレジスタにデータが格納され
ていても該読出しレジスタから外部への転送が許可され
ていれば前記書込みレジスタに格納されているデータを
前記読出しレジスタに直接書込むことを特徴とする。
御システムは、データの書込み及び読出しが可能なバッ
ファの制御を行うバッファ制御システムであって、前記
バッファに書込むべきデータを一時保持する書込みレジ
スタと、前記バッファから読出されたデータを一時保持
する読出しレジスタと、前記書込みレジスタにデータが
格納されている場合において前記読出しレジスタにデー
タが格納されていないとき前記書込みレジスタに格納さ
れているデータを前記読出しレジスタに直接書込む書込
み制御手段とを含むことを特徴とする。また、前記書込
み制御手段は、前記読出しレジスタにデータが格納され
ていても該読出しレジスタから外部への転送が許可され
ていれば前記書込みレジスタに格納されているデータを
前記読出しレジスタに直接書込むことを特徴とする。
【００１１】本発明による他のバッファ制御システム
は、データの書込み及び読出しが可能なバッファの制御
を行うバッファ制御システムであって、前記バッファに
書込むべきデータを一時保持する書込みレジスタと、前
記バッファから読出されたデータを一時保持する第１の
読出しレジスタと、この第１の読出しレジスタの出力デ
ータを一時保持する第２の読出しレジスタと、前記書込
みレジスタにデータが格納されている場合において前記
バッファ並びに前記第１及び第２の読出しレジスタにデ
ータが格納されていないとき前記書込みレジスタに格納
されているデータを前記第２の読出しレジスタに直接書
込む書込み制御手段とを含むことを特徴とする。また、
前記書込み制御手段は、前記第２の読出しレジスタにデ
ータが格納されていても該読出しレジスタから外部への
転送が許可されていれば前記書込みレジスタに格納され
ているデータを前記第２の読出しレジスタに直接書込む
ことを特徴とする。
は、データの書込み及び読出しが可能なバッファの制御
を行うバッファ制御システムであって、前記バッファに
書込むべきデータを一時保持する書込みレジスタと、前
記バッファから読出されたデータを一時保持する第１の
読出しレジスタと、この第１の読出しレジスタの出力デ
ータを一時保持する第２の読出しレジスタと、前記書込
みレジスタにデータが格納されている場合において前記
バッファ並びに前記第１及び第２の読出しレジスタにデ
ータが格納されていないとき前記書込みレジスタに格納
されているデータを前記第２の読出しレジスタに直接書
込む書込み制御手段とを含むことを特徴とする。また、
前記書込み制御手段は、前記第２の読出しレジスタにデ
ータが格納されていても該読出しレジスタから外部への
転送が許可されていれば前記書込みレジスタに格納され
ているデータを前記第２の読出しレジスタに直接書込む
ことを特徴とする。
【００１２】要するに本システムでは、バッファへの書
込みが必要ないときはバッファをバイパスして転送デー
タを送出しているのである。こうすることにより、バッ
ファへのアクセスが不要になり、転送性能が向上するの
である。
込みが必要ないときはバッファをバイパスして転送デー
タを送出しているのである。こうすることにより、バッ
ファへのアクセスが不要になり、転送性能が向上するの
である。
【００１３】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１４】図１は本発明によるバッファ制御システム
の実施の一形態を示すブロック図である。同図におい
て、図４と同等部分は同一符号により示されており、そ
の部分の詳細な説明は省略する。
の実施の一形態を示すブロック図である。同図におい
て、図４と同等部分は同一符号により示されており、そ
の部分の詳細な説明は省略する。
【００１５】本システムはバッファ１からの読出しレジ
スタを２段持ち、また読出しレジスタ１２，１３及びバ
ッファ１への書込みレジスタ１１に格納されているデー
タが、各々有効か又は無効かの状態を表すフラグ２１〜
２３及びバッファ１に有効データが格納されていない状
態を表すフラグ（ＥＭＰＴＹフラグ２４）等を設ける。
そして、これらのフラグの状態によって、前段の読出し
レジスタのデータ，バッファから読出されたデータ及び
バッファに格納する前の書込みレジスタに格納されてい
るデータのうちの１つを選択する。そして、この選択さ
れたデータを調停回路へ送出する。ここで、前段の読出
しレジスタを設けるのは、読出しに数サイクル必要な特
性を持つバッファの場合、予め有効データを読出してお
くためである。１サイクルで読出しできれば読出しレジ
スタは１段で良い。
スタを２段持ち、また読出しレジスタ１２，１３及びバ
ッファ１への書込みレジスタ１１に格納されているデー
タが、各々有効か又は無効かの状態を表すフラグ２１〜
２３及びバッファ１に有効データが格納されていない状
態を表すフラグ（ＥＭＰＴＹフラグ２４）等を設ける。
そして、これらのフラグの状態によって、前段の読出し
レジスタのデータ，バッファから読出されたデータ及び
バッファに格納する前の書込みレジスタに格納されてい
るデータのうちの１つを選択する。そして、この選択さ
れたデータを調停回路へ送出する。ここで、前段の読出
しレジスタを設けるのは、読出しに数サイクル必要な特
性を持つバッファの場合、予め有効データを読出してお
くためである。１サイクルで読出しできれば読出しレジ
スタは１段で良い。
【００１６】さらに、読出し中を示すフラグ（リードイ
ネーブルフラグ）を設けることによって、数サイクル後
に有効データがバッファから読出されることが予測でき
る。このため、例えば前段の読出しレジスタには書込み
レジスタのデータをバッファに格納することなくリード
中のデータを後段の読出しレジスタに直接格納すること
ができる。よって、バッファへのアクセスが減少し転送
性能を向上させることができる。
ネーブルフラグ）を設けることによって、数サイクル後
に有効データがバッファから読出されることが予測でき
る。このため、例えば前段の読出しレジスタには書込み
レジスタのデータをバッファに格納することなくリード
中のデータを後段の読出しレジスタに直接格納すること
ができる。よって、バッファへのアクセスが減少し転送
性能を向上させることができる。
【００１７】なお、各フラグはレジスタによって保持す
るものとする。
るものとする。
【００１８】かかる構成において、ノードからの転送デ
ータは書込みレジスタ有効フラグ２１の点灯と共に、書
込みレジスタ１１に格納される。通常は調停回路２によ
る転送許可３０が送出されるまでの間、ノードから順次
転送されるデータはバッファ１に格納して、転送許可３
０が送出されるのを待ち合わせる。バッファ１にデータ
を格納するためのライトイネーブル信号１００により書
込みレジスタ１１のデータをバッファ１に格納すると共
に、ライトポインタ３をインクリメントする。ライトイ
ネーブル信号１００を受けるたびにライトポインタ３を
インクリメントしながらバッファに転送データを格納し
ていく。またリード時は調停回路２より転送許可３０が
出るたびにリードイネーブル信号１０１によりリードポ
インタ４をインクリメントしながら、バッファに格納さ
れたデータを順次読出し、読出しレジスタ１３を介して
調停回路２へ送出される。さらにリードイネーブル信号
１０１を受けると点灯するリードイネーブルレジスタ１
４を設ける。本装置のバッファ１はデータのリードに２
サイクル必要であるという特性があり、このレジスタ１
４の点灯は、次のサイクルでリードデータが読出される
ことを表している。またライトポインタ３の値とリード
ポインタ４の値とが等しくなる時は、バッファ１に格納
されているデータがないことを表すＥＭＰＴＹフラグ２
４が点灯する。
ータは書込みレジスタ有効フラグ２１の点灯と共に、書
込みレジスタ１１に格納される。通常は調停回路２によ
る転送許可３０が送出されるまでの間、ノードから順次
転送されるデータはバッファ１に格納して、転送許可３
０が送出されるのを待ち合わせる。バッファ１にデータ
を格納するためのライトイネーブル信号１００により書
込みレジスタ１１のデータをバッファ１に格納すると共
に、ライトポインタ３をインクリメントする。ライトイ
ネーブル信号１００を受けるたびにライトポインタ３を
インクリメントしながらバッファに転送データを格納し
ていく。またリード時は調停回路２より転送許可３０が
出るたびにリードイネーブル信号１０１によりリードポ
インタ４をインクリメントしながら、バッファに格納さ
れたデータを順次読出し、読出しレジスタ１３を介して
調停回路２へ送出される。さらにリードイネーブル信号
１０１を受けると点灯するリードイネーブルレジスタ１
４を設ける。本装置のバッファ１はデータのリードに２
サイクル必要であるという特性があり、このレジスタ１
４の点灯は、次のサイクルでリードデータが読出される
ことを表している。またライトポインタ３の値とリード
ポインタ４の値とが等しくなる時は、バッファ１に格納
されているデータがないことを表すＥＭＰＴＹフラグ２
４が点灯する。
【００１９】調停回路２へ送出すべきデータは読出しレ
ジスタ有効フラグ２３の点灯と共に、読出しレジスタ１
３に格納され、調停回路２より転送許可３０を受けると
読出しレジスタ１３に格納されていたデータが調停回路
２に送出される。読出しレジスタ１３に格納されるデー
タは、読出しセレクタ３２によって、バッファ１からの
読出しデータ，書込みレジスタ１１からのデータ及び読
出しレジスタ１２からのデータのいずれかが選択された
ものである。また読出しレジスタ１２に格納されるデー
タは、読出しセレクタ３１によって、バッファ１からの
読出しデータ及び書込みレジスタ１１からのデータのい
ずれかが選択されたものである。
ジスタ有効フラグ２３の点灯と共に、読出しレジスタ１
３に格納され、調停回路２より転送許可３０を受けると
読出しレジスタ１３に格納されていたデータが調停回路
２に送出される。読出しレジスタ１３に格納されるデー
タは、読出しセレクタ３２によって、バッファ１からの
読出しデータ，書込みレジスタ１１からのデータ及び読
出しレジスタ１２からのデータのいずれかが選択された
ものである。また読出しレジスタ１２に格納されるデー
タは、読出しセレクタ３１によって、バッファ１からの
読出しデータ及び書込みレジスタ１１からのデータのい
ずれかが選択されたものである。
【００２０】ここで、図２を参照してデータの転送動作
について説明する。同図中の左側は各条件フラグの状態
を示し、その右側でその時の転送データの動作を示して
いる。なお、同図中の「１」は有効、「０」は無効、
「−」は何も動作を行わないことを示し、「×」はあり
得ないケースを示す。
について説明する。同図中の左側は各条件フラグの状態
を示し、その右側でその時の転送データの動作を示して
いる。なお、同図中の「１」は有効、「０」は無効、
「−」は何も動作を行わないことを示し、「×」はあり
得ないケースを示す。
【００２１】項番１から順次説明する。項番１は読出し
レジスタ１３に有効データがない場合、すなわち読出し
レジスタ有効フラグ２３が点灯していない場合にノード
より転送データを受取り、書込みレジスタ１１に転送デ
ータを格納すると共に書込みレジスタ有効フラグ２１が
点灯している場合を示している。この状態は転送動作開
始直後の状態である。この時、書込みレジスタ１１に格
納されたデータはバッファ１に書込まず、読出しセレク
タ３２を介して直接読出しレジスタ１３に格納し、転送
許可が下りるのを待つ。
レジスタ１３に有効データがない場合、すなわち読出し
レジスタ有効フラグ２３が点灯していない場合にノード
より転送データを受取り、書込みレジスタ１１に転送デ
ータを格納すると共に書込みレジスタ有効フラグ２１が
点灯している場合を示している。この状態は転送動作開
始直後の状態である。この時、書込みレジスタ１１に格
納されたデータはバッファ１に書込まず、読出しセレク
タ３２を介して直接読出しレジスタ１３に格納し、転送
許可が下りるのを待つ。
【００２２】以降項番３からは読出しレジスタ１３に有
効データが格納されている場合について説明する。まず
書込みレジスタ１１に有効データが格納され、転送許可
３０が下りない場合はデータはバッファ１に格納される
（項番３）。また転送許可３０が下りれば、読出しレジ
スタ１３のデータは調停回路２に送出されるので、書込
みレジスタ１１のデータは同様にバッファ１に書込ま
ず、読出しセレクタ３２を介して直接読出しレジスタ１
３に格納する（項番５）。転送許可３０がきて読出しレ
ジスタ１３のデータが転送された後に、そのレジスタ１
３に有効データが格納されない場合は、読出しレジスタ
有効フラグ２３を落とす（項番４）。
効データが格納されている場合について説明する。まず
書込みレジスタ１１に有効データが格納され、転送許可
３０が下りない場合はデータはバッファ１に格納される
（項番３）。また転送許可３０が下りれば、読出しレジ
スタ１３のデータは調停回路２に送出されるので、書込
みレジスタ１１のデータは同様にバッファ１に書込ま
ず、読出しセレクタ３２を介して直接読出しレジスタ１
３に格納する（項番５）。転送許可３０がきて読出しレ
ジスタ１３のデータが転送された後に、そのレジスタ１
３に有効データが格納されない場合は、読出しレジスタ
有効フラグ２３を落とす（項番４）。
【００２３】項番６から項番９はリードイネーブルフラ
グ１４が点灯している場合である。すなわち次のサイク
ルでバッファ１よりデータが読出されることを示してい
る。転送許可３０がきていない場合で書込みレジスタ１
１のデータが有効でない場合、バッファ１より読出され
たデータは読出しレジスタ１２に格納される（項番
６）。転送許可３０がきていない場合で書込みレジスタ
１１が有効である場合は、バッファ１より読出されたデ
ータは同様に読出しレジスタ１２に格納され、さらに書
込みレジスタ１１のデータはバッファ１に格納される
（項番７）。転送許可３０がきていれば読出しレジスタ
１３のデータが掃けるので、書込みレジスタ１１のデー
タが有効でない場合はバッファ１より読出されたデータ
は直接読出しレジスタ１３に格納される（項番８）。
グ１４が点灯している場合である。すなわち次のサイク
ルでバッファ１よりデータが読出されることを示してい
る。転送許可３０がきていない場合で書込みレジスタ１
１のデータが有効でない場合、バッファ１より読出され
たデータは読出しレジスタ１２に格納される（項番
６）。転送許可３０がきていない場合で書込みレジスタ
１１が有効である場合は、バッファ１より読出されたデ
ータは同様に読出しレジスタ１２に格納され、さらに書
込みレジスタ１１のデータはバッファ１に格納される
（項番７）。転送許可３０がきていれば読出しレジスタ
１３のデータが掃けるので、書込みレジスタ１１のデー
タが有効でない場合はバッファ１より読出されたデータ
は直接読出しレジスタ１３に格納される（項番８）。
【００２４】書込みレジスタ１１のデータが有効である
場合は、バッファ１より読出されたデータは同様に直接
読出しレジスタ１３に格納されると共に書込みレジスタ
１１のデータは、読出しセレクタ３１を介して読出しレ
ジスタ１２に格納される（項番９）。
場合は、バッファ１より読出されたデータは同様に直接
読出しレジスタ１３に格納されると共に書込みレジスタ
１１のデータは、読出しセレクタ３１を介して読出しレ
ジスタ１２に格納される（項番９）。
【００２５】項番１０から１３はＥＭＰＴＹフラグ２４
が点灯している場合である。この状態はバッファ１にデ
ータが格納されていることを示す。項番１０から１２は
項番６から８と同様に考察できる。項番１３はバッファ
１にデータが数個格納されている状態でリードイネーブ
ルレジスタ１４が点灯、さらに転送許可３０が下りて書
込みレジスタ１１のデータが有効である場合、バッファ
１の読出しデータは読出しレジスタ１３に、書込みレジ
スタ１１のデータはバッファ１に格納される。これは既
にバッファに格納されているデータが先に読出されて転
送されなくてはならないからである。このため、書込み
レジスタ１１のデータはバッファ１に格納されるのであ
る。
が点灯している場合である。この状態はバッファ１にデ
ータが格納されていることを示す。項番１０から１２は
項番６から８と同様に考察できる。項番１３はバッファ
１にデータが数個格納されている状態でリードイネーブ
ルレジスタ１４が点灯、さらに転送許可３０が下りて書
込みレジスタ１１のデータが有効である場合、バッファ
１の読出しデータは読出しレジスタ１３に、書込みレジ
スタ１１のデータはバッファ１に格納される。これは既
にバッファに格納されているデータが先に読出されて転
送されなくてはならないからである。このため、書込み
レジスタ１１のデータはバッファ１に格納されるのであ
る。
【００２６】項番１４から１７は読出しレジスタ１２の
データが有効である場合である。転送許可３０がこない
場合で、書込みレジスタ１１が有効であればこの書込み
レジスタ１１のデータは素直にバッファ１に格納される
（項番１５）。転送許可が下りていれば書込みレジスタ
１１のデータは読出しレジスタ１２へ、また読出しレジ
スタ１２のデータは書込みレジスタ１３へ転送される
（項番１７）。
データが有効である場合である。転送許可３０がこない
場合で、書込みレジスタ１１が有効であればこの書込み
レジスタ１１のデータは素直にバッファ１に格納される
（項番１５）。転送許可が下りていれば書込みレジスタ
１１のデータは読出しレジスタ１２へ、また読出しレジ
スタ１２のデータは書込みレジスタ１３へ転送される
（項番１７）。
【００２７】項番１８から２１は読出しレジスタ１２の
データが有効である場合で、ＥＭＰＴＹフラグ２４が点
灯している場合（バッファ１にデータが格納されている
状態）である。項番１８から２０は項番１４から１６と
同様に考察できる。項番２１はバッファ１にデータが数
個格納されていて、読出しレジスタ１２のデータが有効
である状態で転送許可３０が下りて書込みレジスタ１１
のデータが有効である場合である。この場合、読出しレ
ジスタ１２のデータは読出しレジスタ１３に、書込みレ
ジスタ１１のデータはバッファ１に夫々格納される。こ
れも項番１３と同様な理由による。
データが有効である場合で、ＥＭＰＴＹフラグ２４が点
灯している場合（バッファ１にデータが格納されている
状態）である。項番１８から２０は項番１４から１６と
同様に考察できる。項番２１はバッファ１にデータが数
個格納されていて、読出しレジスタ１２のデータが有効
である状態で転送許可３０が下りて書込みレジスタ１１
のデータが有効である場合である。この場合、読出しレ
ジスタ１２のデータは読出しレジスタ１３に、書込みレ
ジスタ１１のデータはバッファ１に夫々格納される。こ
れも項番１３と同様な理由による。
【００２８】以上図２を参照し、データの転送動作につ
いて、一部ハードウェアの構成上あり得ないケースや何
も動作しないケースを除いて説明した。これらの制御に
よって効率良くデータ転送を行い転送性能を向上させる
ことができる。
いて、一部ハードウェアの構成上あり得ないケースや何
も動作しないケースを除いて説明した。これらの制御に
よって効率良くデータ転送を行い転送性能を向上させる
ことができる。
【００２９】図３には、図２の動作を実現するための制
御回路が示されている。同図に示されている制御回路
は、図１中のセレクタ３１及び３２を制御するものであ
り、図１と同等部分は同一符号により示されている。
御回路が示されている。同図に示されている制御回路
は、図１中のセレクタ３１及び３２を制御するものであ
り、図１と同等部分は同一符号により示されている。
【００３０】この制御回路は、書込レジスタ有効フラグ
２１の内容，転送許可の有無，リードイネーブルフラグ
１４の内容，ＥＭＰＴＹフラグ２４の内容，読出しレジ
スタ有効フラグ２２及び２３の各内容を入力としてい
る。そして、これらのフラグやレジスタの内容にしたが
ってインバータ３−１〜３−６，アンドゲート３−７〜
３−２１及びオアゲート３−２２〜３−２６からなる論
理回路によってセレクタ３１及び３２を制御する構成で
ある。なお、この制御回路は、図２の各部の動作を論理
回路として示したものである。
２１の内容，転送許可の有無，リードイネーブルフラグ
１４の内容，ＥＭＰＴＹフラグ２４の内容，読出しレジ
スタ有効フラグ２２及び２３の各内容を入力としてい
る。そして、これらのフラグやレジスタの内容にしたが
ってインバータ３−１〜３−６，アンドゲート３−７〜
３−２１及びオアゲート３−２２〜３−２６からなる論
理回路によってセレクタ３１及び３２を制御する構成で
ある。なお、この制御回路は、図２の各部の動作を論理
回路として示したものである。
【００３１】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００３２】（５）データの読出しが可能なバッファの
制御を行うバッファ制御システムであって、前記バッフ
ァから読出されたデータを一時保持する第１の読出しレ
ジスタと、この第１の読出しレジスタの出力データを一
時保持する第２の読出しレジスタと、前記第１及び第２
の読出しレジスタにデータが格納されていないとき前記
バッファに格納されているデータを前記第２の読出しレ
ジスタに直接書込む書込み制御手段とを含むことを特徴
とするバッファ制御システム。
制御を行うバッファ制御システムであって、前記バッフ
ァから読出されたデータを一時保持する第１の読出しレ
ジスタと、この第１の読出しレジスタの出力データを一
時保持する第２の読出しレジスタと、前記第１及び第２
の読出しレジスタにデータが格納されていないとき前記
バッファに格納されているデータを前記第２の読出しレ
ジスタに直接書込む書込み制御手段とを含むことを特徴
とするバッファ制御システム。
【００３３】（６）前記書込み制御手段は、前記第２の
読出しレジスタにデータが格納されていても該読出しレ
ジスタから外部への転送が許可されていれば前記書込み
レジスタに格納されているデータを前記第２の読出しレ
ジスタに直接書込むことを特徴とする（５）記載のバッ
ファ制御システム。
読出しレジスタにデータが格納されていても該読出しレ
ジスタから外部への転送が許可されていれば前記書込み
レジスタに格納されているデータを前記第２の読出しレ
ジスタに直接書込むことを特徴とする（５）記載のバッ
ファ制御システム。
【００３４】
【発明の効果】以上説明したように本発明は、バッファ
への書込みが必要ないときはバッファをバイパスして転
送データを送出することにより、バッファへのアクセス
が不要になり、転送性能が向上するという効果がある。
への書込みが必要ないときはバッファをバイパスして転
送データを送出することにより、バッファへのアクセス
が不要になり、転送性能が向上するという効果がある。
【図１】本発明の実施の一形態によるバッファ制御シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】図１中の各フラグの状態と動作との関係を示す
図である。
図である。
【図３】図１中の各セレクタを制御する制御回路の構成
例を示す図である。
例を示す図である。
【図４】従来のバッファ制御システムの構成を示すブロ
ック図である。
ック図である。
１ バッファ ２ 調停回路 １１ 書込みレジスタ １２，１３ 読出しレジスタ １４ リードイネーブルフラグ ２１ 書込レジスタ有効フラグ ２２，２３ 読出しレジスタ有効フラグ ２４ ＥＭＰＴＹフラグ ３１，３２ セレクタ
Claims (4)
- 【請求項１】 データの書込み及び読出しが可能なバッ
ファの制御を行うバッファ制御システムであって、前記
バッファに書込むべきデータを一時保持する書込みレジ
スタと、前記バッファから読出されたデータを一時保持
する読出しレジスタと、前記書込みレジスタにデータが
格納されている場合において前記読出しレジスタにデー
タが格納されていないとき前記書込みレジスタに格納さ
れているデータを前記読出しレジスタに直接書込む書込
み制御手段とを含むことを特徴とするバッファ制御シス
テム。 - 【請求項２】 前記書込み制御手段は、前記読出しレジ
スタにデータが格納されていても該読出しレジスタから
外部への転送が許可されていれば前記書込みレジスタに
格納されているデータを前記読出しレジスタに直接書込
むことを特徴とする請求項１記載のバッファ制御システ
ム。 - 【請求項３】 データの書込み及び読出しが可能なバッ
ファの制御を行うバッファ制御システムであって、前記
バッファに書込むべきデータを一時保持する書込みレジ
スタと、前記バッファから読出されたデータを一時保持
する第１の読出しレジスタと、この第１の読出しレジス
タの出力データを一時保持する第２の読出しレジスタ
と、前記書込みレジスタにデータが格納されている場合
において前記バッファ並びに前記第１及び第２の読出し
レジスタにデータが格納されていないとき前記書込みレ
ジスタに格納されているデータを前記第２の読出しレジ
スタに直接書込む書込み制御手段とを含むことを特徴と
するバッファ制御システム。 - 【請求項４】 前記書込み制御手段は、前記第２の読出
しレジスタにデータが格納されていても該読出しレジス
タから外部への転送が許可されていれば前記書込みレジ
スタに格納されているデータを前記第２の読出しレジス
タに直接書込むことを特徴とする請求項３記載のバッフ
ァ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475597A JPH1131066A (ja) | 1997-07-10 | 1997-07-10 | バッファ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475597A JPH1131066A (ja) | 1997-07-10 | 1997-07-10 | バッファ制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131066A true JPH1131066A (ja) | 1999-02-02 |
Family
ID=16158785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18475597A Withdrawn JPH1131066A (ja) | 1997-07-10 | 1997-07-10 | バッファ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131066A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097003A1 (ja) * | 2006-02-24 | 2007-08-30 | Fujitsu Limited | データ制御装置、データ制御方法およびデータ制御プログラム |
| US7296109B1 (en) * | 2004-01-29 | 2007-11-13 | Integrated Device Technology, Inc. | Buffer bypass circuit for reducing latency in information transfers to a bus |
| US7694067B2 (en) | 2001-06-04 | 2010-04-06 | Renesas Technology Corp. | Memory card |
| USRE47635E1 (en) | 2001-08-07 | 2019-10-08 | Saint-Gobain Ceramics & Plastics, Inc. | High solids hBN slurry, hBN paste, spherical hBN powder, and methods of making and using them |
-
1997
- 1997-07-10 JP JP18475597A patent/JPH1131066A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7694067B2 (en) | 2001-06-04 | 2010-04-06 | Renesas Technology Corp. | Memory card |
| USRE47635E1 (en) | 2001-08-07 | 2019-10-08 | Saint-Gobain Ceramics & Plastics, Inc. | High solids hBN slurry, hBN paste, spherical hBN powder, and methods of making and using them |
| US7296109B1 (en) * | 2004-01-29 | 2007-11-13 | Integrated Device Technology, Inc. | Buffer bypass circuit for reducing latency in information transfers to a bus |
| WO2007097003A1 (ja) * | 2006-02-24 | 2007-08-30 | Fujitsu Limited | データ制御装置、データ制御方法およびデータ制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5968160A (en) | Method and apparatus for processing data in multiple modes in accordance with parallelism of program by using cache memory | |
| US5185868A (en) | Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy | |
| US8473657B2 (en) | High speed packet FIFO output buffers for switch fabric with speedup | |
| JPH02184141A (ja) | バッファ装置 | |
| JP4566738B2 (ja) | コンピュータメモリ装置 | |
| EP1238339B1 (en) | Interface for a memory unit | |
| US6360307B1 (en) | Circuit architecture and method of writing data to a memory | |
| JP4642531B2 (ja) | データ要求のアービトレーション | |
| JPH1131066A (ja) | バッファ制御システム | |
| JP2001297074A (ja) | データ駆動型情報処理装置の実行制御装置 | |
| US5268902A (en) | Data transmission apparatus | |
| JPH0793152A (ja) | マイクロプロセッサ制御装置 | |
| JP2630779B2 (ja) | データ駆動型データ処理装置 | |
| JP3586603B2 (ja) | データ転送装置及びデータ転送方法 | |
| JP2576262B2 (ja) | 情報処理装置 | |
| JP2594091B2 (ja) | データ駆動型データ処理装置 | |
| JP3500561B2 (ja) | 共有データバッファ | |
| JP3520570B2 (ja) | メモリアクセス制御装置 | |
| JP3467188B2 (ja) | 多重化バスの順序保証システム | |
| JPH10106253A (ja) | 入出力バッファメモリ回路 | |
| JPH09269937A (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JP2594092B2 (ja) | データ駆動型データ処理装置 | |
| JPH08272775A (ja) | ベクトル処理装置 | |
| JPS6024976B2 (ja) | メモリ・アクセス制御方式 | |
| JP2878160B2 (ja) | 競合調停装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |