JPH11304602A - 半導体チップの応力分布検出方法 - Google Patents
半導体チップの応力分布検出方法Info
- Publication number
- JPH11304602A JPH11304602A JP10519098A JP10519098A JPH11304602A JP H11304602 A JPH11304602 A JP H11304602A JP 10519098 A JP10519098 A JP 10519098A JP 10519098 A JP10519098 A JP 10519098A JP H11304602 A JPH11304602 A JP H11304602A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- chip
- semiconductor chip
- detecting
- moire interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
(57)【要約】
【課題】比較的安価で且つ簡素な検査方法で、フリップ
チップ実装される半導体チップにおける実装検査工程時
の応力分布を検出する方法を提供する。 【解決手段】半導体チップの表面にモアレ干渉検出用パ
ターンを形成し、応力の発生に伴うチップの変形を前記
パターンを用いたモアレ干渉法により検出する。チップ
表面に形成するモアレ干渉検出用パターンは、直線状、
縞状、同心円状、格子状のいずれかとすることが好まし
い。また、チップ表面にモアレ干渉検出用パターンを形
成する方法としては、異方性エッチングによりウェハに
溝を掘る方法、あるいは、フリップチップ実装後のチッ
プ表面に印刷や捺印によってパターンを付加する方法が
好ましい。
チップ実装される半導体チップにおける実装検査工程時
の応力分布を検出する方法を提供する。 【解決手段】半導体チップの表面にモアレ干渉検出用パ
ターンを形成し、応力の発生に伴うチップの変形を前記
パターンを用いたモアレ干渉法により検出する。チップ
表面に形成するモアレ干渉検出用パターンは、直線状、
縞状、同心円状、格子状のいずれかとすることが好まし
い。また、チップ表面にモアレ干渉検出用パターンを形
成する方法としては、異方性エッチングによりウェハに
溝を掘る方法、あるいは、フリップチップ実装後のチッ
プ表面に印刷や捺印によってパターンを付加する方法が
好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装を施す半導体チップにおける実装検査工程時の応力分
布検出方法に関するものである。
装を施す半導体チップにおける実装検査工程時の応力分
布検出方法に関するものである。
【０００２】
【従来技術】電子回路の高密度化、高集積化に伴い、チ
ップをフェイスダウンして基板に接合するフリップチッ
プ実装技術が開発されている。フリップチップ実装では
チップと基板との間に金属ボールを配し、これらを一括
して溶融接合する。しかし、この際に発生する熱応力に
より、冷却時に接合部が断たれることがある。また、フ
リップチップ実装された基板の使用環境から生じる熱応
力によっても接合部が断たれることがある。フリップチ
ップ実装では、実装検査工程時に従来のワイヤボンディ
ング実装のように接合部を目視により確認することがで
きない。よって、接合部の状態は、これを介した全回路
の導通検査によって行われている。以上のことから、チ
ップに生じる熱応力を検出する方法、チップの応力分布
を検出し接合部の状態を予測する手法の確立が重要であ
る。
ップをフェイスダウンして基板に接合するフリップチッ
プ実装技術が開発されている。フリップチップ実装では
チップと基板との間に金属ボールを配し、これらを一括
して溶融接合する。しかし、この際に発生する熱応力に
より、冷却時に接合部が断たれることがある。また、フ
リップチップ実装された基板の使用環境から生じる熱応
力によっても接合部が断たれることがある。フリップチ
ップ実装では、実装検査工程時に従来のワイヤボンディ
ング実装のように接合部を目視により確認することがで
きない。よって、接合部の状態は、これを介した全回路
の導通検査によって行われている。以上のことから、チ
ップに生じる熱応力を検出する方法、チップの応力分布
を検出し接合部の状態を予測する手法の確立が重要であ
る。
【０００３】フリップチップ実装を施す半導体チップに
おける応力分布の従来の検出方法には、第一に、素子の
表面を鏡面にし、光学的干渉を用いて応力分布を検出す
る方法がある。この方法では素子に応力が発生すると表
面である鏡面に変形が生じ、これによって起こる光学的
干渉を観察することで応力分布を検出できる。次に、ピ
エゾ抵抗を配置した応力検出用の専用チップを用いる方
法が考えられる。この方法では、チップ内に応力が発生
しこれが変形する際に、ひずみによって変化するピエゾ
抵抗値を検出することで応力分布を検出できる。
おける応力分布の従来の検出方法には、第一に、素子の
表面を鏡面にし、光学的干渉を用いて応力分布を検出す
る方法がある。この方法では素子に応力が発生すると表
面である鏡面に変形が生じ、これによって起こる光学的
干渉を観察することで応力分布を検出できる。次に、ピ
エゾ抵抗を配置した応力検出用の専用チップを用いる方
法が考えられる。この方法では、チップ内に応力が発生
しこれが変形する際に、ひずみによって変化するピエゾ
抵抗値を検出することで応力分布を検出できる。
【０００４】
【発明が解決しようとする課題】前述した従来の応力分
布の検出方法において、素子の表面を鏡面にして光学的
干渉を用いて検出する方法は、検査方法は簡素であるも
のの、素子に鏡面を形成する工程にコストがかかる。ま
た、ピエゾ抵抗を配置した応力検出用の専用素子を用い
る方法は、測定装置は安価であるものの、一般の素子に
対しては応力分布を検出することができない。
布の検出方法において、素子の表面を鏡面にして光学的
干渉を用いて検出する方法は、検査方法は簡素であるも
のの、素子に鏡面を形成する工程にコストがかかる。ま
た、ピエゾ抵抗を配置した応力検出用の専用素子を用い
る方法は、測定装置は安価であるものの、一般の素子に
対しては応力分布を検出することができない。
【０００５】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、比較的安価に且つ
簡素な検査方法で、フリップチップ実装される半導体チ
ップにおける実装検査工程時の応力分布を検出する方法
を提供することにある。
のであり、その目的とするところは、比較的安価に且つ
簡素な検査方法で、フリップチップ実装される半導体チ
ップにおける実装検査工程時の応力分布を検出する方法
を提供することにある。
【０００６】
【課題を解決するための手段】請求項１の発明によれ
ば、上記の課題を解決するために、フリップチップ実装
を施す半導体チップに生じる応力の分布を検出する方法
において、半導体チップの表面にモアレ干渉検出用パタ
ーンを形成し、応力の発生に伴うチップの変形を前記パ
ターンを用いたモアレ干渉法により検出することを特徴
とするものである。ここで、半導体チップの表面に形成
するモアレ干渉検出用パターンは直線状、縞状、同心円
状、格子状のいずれかとすることが好ましい。半導体チ
ップの表面にモアレ干渉検出用パターンを形成する方法
としては、ウェハに溝を掘る、特に、異方性エッチング
を用いてＶ字状の溝を形成する方法が有効である。ま
た、ウェハ表面にパターンを付加する、特に、フリップ
チップ実装後のチップ表面に印刷や捺印によってパター
ンを付加する方法も好適である。
ば、上記の課題を解決するために、フリップチップ実装
を施す半導体チップに生じる応力の分布を検出する方法
において、半導体チップの表面にモアレ干渉検出用パタ
ーンを形成し、応力の発生に伴うチップの変形を前記パ
ターンを用いたモアレ干渉法により検出することを特徴
とするものである。ここで、半導体チップの表面に形成
するモアレ干渉検出用パターンは直線状、縞状、同心円
状、格子状のいずれかとすることが好ましい。半導体チ
ップの表面にモアレ干渉検出用パターンを形成する方法
としては、ウェハに溝を掘る、特に、異方性エッチング
を用いてＶ字状の溝を形成する方法が有効である。ま
た、ウェハ表面にパターンを付加する、特に、フリップ
チップ実装後のチップ表面に印刷や捺印によってパター
ンを付加する方法も好適である。
【０００７】
【発明の実施の形態】図１は本発明の方法を実施するた
めの装置の外観を示す斜視図である。図中、１は半導体
チップ、２はフリップチップ実装基板である。半導体チ
ップ１は、フェイスダウンして基板２に実装されてい
る。Ｐはモアレ干渉検出用パターンであり、半導体チッ
プ１の表面（実装面と反対側の表面）に形成されてい
る。３はテレビカメラであり、フィルター用のモアレ干
渉検出用パターンＰ２を介して半導体チップ１の表面の
モアレ干渉検出用パターンＰを撮影する。４はモニター
であり、テレビカメラ３により撮影されたモアレ干渉縞
を映し出している。半導体チップ１に加わる応力によ
り、半導体チップ１が変形すると、モアレ干渉縞が様々
に変化することにより、応力分布を検出することができ
る。
めの装置の外観を示す斜視図である。図中、１は半導体
チップ、２はフリップチップ実装基板である。半導体チ
ップ１は、フェイスダウンして基板２に実装されてい
る。Ｐはモアレ干渉検出用パターンであり、半導体チッ
プ１の表面（実装面と反対側の表面）に形成されてい
る。３はテレビカメラであり、フィルター用のモアレ干
渉検出用パターンＰ２を介して半導体チップ１の表面の
モアレ干渉検出用パターンＰを撮影する。４はモニター
であり、テレビカメラ３により撮影されたモアレ干渉縞
を映し出している。半導体チップ１に加わる応力によ
り、半導体チップ１が変形すると、モアレ干渉縞が様々
に変化することにより、応力分布を検出することができ
る。
【０００８】図２は本発明で用いる各種のモアレ干渉検
出用パターンを示す斜視図である。図２（ａ）は直線状
（縞状）のパターンであり、図１の実施例で使用してい
る。図２（ｂ）は同心円状のパターン、図２（ｃ）は格
子状のパターンである。このほかにも、モアレ干渉縞を
生じ得るパターンであれば、任意のパターンを使用でき
ることは言うまでもない。
出用パターンを示す斜視図である。図２（ａ）は直線状
（縞状）のパターンであり、図１の実施例で使用してい
る。図２（ｂ）は同心円状のパターン、図２（ｃ）は格
子状のパターンである。このほかにも、モアレ干渉縞を
生じ得るパターンであれば、任意のパターンを使用でき
ることは言うまでもない。
【０００９】図３は本発明の作用説明図であり、図３
（ａ）は直線状のパターンを使用した場合、図３（ｂ）
は同心円状のパターンを使用した場合について、それぞ
れチップが変形したときに、観察されるモアレ干渉縞を
例示している。
（ａ）は直線状のパターンを使用した場合、図３（ｂ）
は同心円状のパターンを使用した場合について、それぞ
れチップが変形したときに、観察されるモアレ干渉縞を
例示している。
【００１０】図４は本発明において半導体チップにモア
レ干渉検出用パターンを形成する方法の一例を示す説明
図であり、図４（ａ）は半導体チップの外観を示す斜視
図、図４（ｂ）はその要部断面図である。この例では、
半導体チップ１の製造過程において異方性エッチングに
より表面に溝５を掘る方法でモアレ干渉検出用パターン
を形成するものである。
レ干渉検出用パターンを形成する方法の一例を示す説明
図であり、図４（ａ）は半導体チップの外観を示す斜視
図、図４（ｂ）はその要部断面図である。この例では、
半導体チップ１の製造過程において異方性エッチングに
より表面に溝５を掘る方法でモアレ干渉検出用パターン
を形成するものである。
【００１１】図５は本発明において半導体ウェハにモア
レ干渉検出用パターンを形成する方法の他の一例を示す
説明図であり、この例では、ウェハの製造過程で母材１
０を覆う被覆材１１にフォトリソグラフィ技術等を用い
て形成したマスク１２の開口部から粒子照射等を施し
て、部分的に被覆材１１を除去した部分を形成すること
により、図２（ａ）〜（ｃ）に例示したようなモアレ干
渉検出用パターンを形成するものである。
レ干渉検出用パターンを形成する方法の他の一例を示す
説明図であり、この例では、ウェハの製造過程で母材１
０を覆う被覆材１１にフォトリソグラフィ技術等を用い
て形成したマスク１２の開口部から粒子照射等を施し
て、部分的に被覆材１１を除去した部分を形成すること
により、図２（ａ）〜（ｃ）に例示したようなモアレ干
渉検出用パターンを形成するものである。
【００１２】図６は本発明において半導体チップにモア
レ干渉検出用パターンを形成する方法のさらに他の一例
を示す説明図であり、この例では、半導体チップ１をフ
リップチップ実装基板２に実装した後、印刷や捺印等に
よりモアレ干渉検出用パターンＰを形成するものであ
る。例えば、インクジェットによる印刷であれば、半導
体チップ１に与える影響は少ないと考えられる。
レ干渉検出用パターンを形成する方法のさらに他の一例
を示す説明図であり、この例では、半導体チップ１をフ
リップチップ実装基板２に実装した後、印刷や捺印等に
よりモアレ干渉検出用パターンＰを形成するものであ
る。例えば、インクジェットによる印刷であれば、半導
体チップ１に与える影響は少ないと考えられる。
【００１３】図７は本発明において半導体チップにモア
レ干渉検出用パターンを形成する方法のさらに別の例を
示す説明図である。図７（ａ）は半導体チップの外観を
示す斜視図であり、図中のＡ−Ａ’線についての断面構
造を図７（ｂ）〜（ｄ）に例示している。ここに示され
た方法は、半導体チップの製造過程においてモアレ干渉
検出用パターンを形成する方法である。
レ干渉検出用パターンを形成する方法のさらに別の例を
示す説明図である。図７（ａ）は半導体チップの外観を
示す斜視図であり、図中のＡ−Ａ’線についての断面構
造を図７（ｂ）〜（ｄ）に例示している。ここに示され
た方法は、半導体チップの製造過程においてモアレ干渉
検出用パターンを形成する方法である。
【００１４】図７（ｂ）は微細配線層を用いてモアレ干
渉検出用パターンを形成する例であり、図中、１は半導
体チップ、６は酸化膜、７はレジスト、８はＣｕやＡｌ
の微細配線層である。このようなＣｕやＡｌの微細配線
層を用いれば、半導体製造技術を用いて約０．３μｍの
微細な線間隔のパターンを付加することができる。
渉検出用パターンを形成する例であり、図中、１は半導
体チップ、６は酸化膜、７はレジスト、８はＣｕやＡｌ
の微細配線層である。このようなＣｕやＡｌの微細配線
層を用いれば、半導体製造技術を用いて約０．３μｍの
微細な線間隔のパターンを付加することができる。
【００１５】図７（ｃ）は窒化膜を用いてモアレ干渉検
出用パターンを形成する例であり、図中、１は半導体チ
ップ、６は酸化膜、９は窒化膜である。この例では、ウ
ェハに窒化膜を形成し、これをエッチングしてパターン
とするものであり、半導体製造技術を用いて約０．３μ
ｍの微細な線間隔のパターンを付加することができる。
出用パターンを形成する例であり、図中、１は半導体チ
ップ、６は酸化膜、９は窒化膜である。この例では、ウ
ェハに窒化膜を形成し、これをエッチングしてパターン
とするものであり、半導体製造技術を用いて約０．３μ
ｍの微細な線間隔のパターンを付加することができる。
【００１６】図７（ｄ）は酸化膜を用いてモアレ干渉検
出用パターンを形成する例であり、図中、１は半導体チ
ップ、６は酸化膜である。この例では、ウェハに酸化膜
を形成し、これをエッチングしてパターンとするもので
あり、半導体製造技術を用いて約０．３μｍの微細な線
間隔のパターンを付加することができる。
出用パターンを形成する例であり、図中、１は半導体チ
ップ、６は酸化膜である。この例では、ウェハに酸化膜
を形成し、これをエッチングしてパターンとするもので
あり、半導体製造技術を用いて約０．３μｍの微細な線
間隔のパターンを付加することができる。
【００１７】
【発明の効果】請求項１の発明によれば、半導体チップ
の表面にモアレ干渉検出用パターンを形成し、応力の発
生に伴うチップの変形をこのパターンを用いたモアレ干
渉法により検出することで、素子内の応力分布をリアル
タイムに可視化することができる。これによって、応力
検出用の専用チップを用いずに一般のチップに対しても
応力分布を検出することができる。
の表面にモアレ干渉検出用パターンを形成し、応力の発
生に伴うチップの変形をこのパターンを用いたモアレ干
渉法により検出することで、素子内の応力分布をリアル
タイムに可視化することができる。これによって、応力
検出用の専用チップを用いずに一般のチップに対しても
応力分布を検出することができる。
【００１８】また、請求項２のように、半導体チップの
表面に形成するモアレ干渉検出用パターンを直線状（縞
状）、同心円状、格子状とすることで、チップの平面内
の変形や反りなどの三次元変形を可視化しやすくするこ
とができ、チップの変形を検出しやすくすることができ
る。
表面に形成するモアレ干渉検出用パターンを直線状（縞
状）、同心円状、格子状とすることで、チップの平面内
の変形や反りなどの三次元変形を可視化しやすくするこ
とができ、チップの変形を検出しやすくすることができ
る。
【００１９】また、請求項３のように、半導体チップの
製造過程において異方性エッチング等により表面に溝を
掘る方法でモアレ干渉検出用パターンを形成すれば、応
力検出用の専用チップを用いずに一般のチップに対して
も応力分布を検出することができる。
製造過程において異方性エッチング等により表面に溝を
掘る方法でモアレ干渉検出用パターンを形成すれば、応
力検出用の専用チップを用いずに一般のチップに対して
も応力分布を検出することができる。
【００２０】また、請求項４のように、半導体チップの
表面にモアレ干渉検出用パターンを付加することで、精
度の高い応力分布の検出ができる。さらに、半導体チッ
プの表面にモアレ干渉検出用パターンを形成する方法と
して、請求項５のように、フリップチップ実装後のチッ
プ表面に印刷や捺印によってパターンを付加すれば、ウ
ェハの裏面を鏡面にする必要がないので安価にパターン
を形成することができ、応力分布の検出ができる。これ
によって、応力検出用の専用チップを用いずに一般のチ
ップに対しても安価にかつ簡略な方法で応力分布を検出
することができる。
表面にモアレ干渉検出用パターンを付加することで、精
度の高い応力分布の検出ができる。さらに、半導体チッ
プの表面にモアレ干渉検出用パターンを形成する方法と
して、請求項５のように、フリップチップ実装後のチッ
プ表面に印刷や捺印によってパターンを付加すれば、ウ
ェハの裏面を鏡面にする必要がないので安価にパターン
を形成することができ、応力分布の検出ができる。これ
によって、応力検出用の専用チップを用いずに一般のチ
ップに対しても安価にかつ簡略な方法で応力分布を検出
することができる。
【図１】本発明による応力検査方法を実施するための装
置の外観を示す斜視図である。
置の外観を示す斜視図である。
【図２】本発明で用いる各種のモアレ干渉検出用パター
ンを示す斜視図である。
ンを示す斜視図である。
【図３】本発明の作用説明図である。
【図４】本発明において半導体チップにモアレ干渉検出
用パターンを形成する方法の一例を示す説明図であり、
（ａ）は半導体チップの外観を示す斜視図、（ｂ）はそ
の要部断面図である。
用パターンを形成する方法の一例を示す説明図であり、
（ａ）は半導体チップの外観を示す斜視図、（ｂ）はそ
の要部断面図である。
【図５】本発明において半導体チップにモアレ干渉検出
用パターンを形成する方法の他の一例を示す断面図であ
る。
用パターンを形成する方法の他の一例を示す断面図であ
る。
【図６】本発明において半導体チップにモアレ干渉検出
用パターンを形成する方法のさらに他の一例を示す斜視
図である。
用パターンを形成する方法のさらに他の一例を示す斜視
図である。
【図７】本発明において半導体チップにモアレ干渉検出
用パターンを形成する方法を示す説明図であり、（ａ）
は半導体チップの外観を示す斜視図、（ｂ）〜（ｄ）は
その要部断面図である。
用パターンを形成する方法を示す説明図であり、（ａ）
は半導体チップの外観を示す斜視図、（ｂ）〜（ｄ）は
その要部断面図である。
１ 半導体チップ ２ フリップチップ実装基板 ３ テレビカメラ ４ モニター Ｐ モアレ干渉検出用パターン（チップ側） Ｐ２ モアレ干渉検出用パターン（フィルター側）
Claims (5)
- 【請求項１】 フリップチップ実装を施す半導体チッ
プに生じる応力の分布を検出する方法において、半導体
チップの表面にモアレ干渉検出用パターンを形成し、応
力の発生に伴うチップの変形を前記パターンを用いたモ
アレ干渉法により検出することを特徴とする半導体チッ
プの応力分布検出方法。 - 【請求項２】 半導体チップの表面に形成するモアレ
干渉検出用パターンは直線状、縞状、同心円状、格子状
のいずれかであることを特徴とする請求項１記載の半導
体チップの応力分布検出方法。 - 【請求項３】 半導体チップの表面にモアレ干渉検出
用パターンを形成する方法として半導体ウェハに溝を掘
ることを特徴とする請求項１又は２に記載の半導体チッ
プの応力分布検出方法。 - 【請求項４】 半導体チップの表面にモアレ干渉検出
用パターンを形成する方法として半導体ウェハ表面にパ
ターンを付加することを特徴とする請求項１又は２に記
載の半導体チップの応力分布検出方法。 - 【請求項５】 半導体チップの表面にモアレ干渉検出
用パターンを形成する方法としてフリップチップ実装後
のチップ表面に印刷や捺印によってパターンを付加する
ことを特徴とする請求項１又は２又は４に記載の半導体
チップの応力分布検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10519098A JP3541671B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体チップの応力分布検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10519098A JP3541671B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体チップの応力分布検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11304602A true JPH11304602A (ja) | 1999-11-05 |
| JP3541671B2 JP3541671B2 (ja) | 2004-07-14 |
Family
ID=14400764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10519098A Expired - Fee Related JP3541671B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体チップの応力分布検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541671B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2386189B (en) * | 2002-03-09 | 2005-08-10 | William John Harvey | Movement gauge |
| WO2005085785A1 (ja) * | 2004-03-09 | 2005-09-15 | Nagoya Industrial Science Research Institute | 光学式触覚センサ、センシング方法、センシングシステム、物体操作力制御方法、物体操作力制御装置、物体把持力制御装置、ロボットハンド |
| JP2007222545A (ja) * | 2006-02-27 | 2007-09-06 | Taika:Kk | 作用状態を可視化した緩衝部材並びにその製造方法並びに作用状態を可視化した緩衝部材が組み込まれた要緩衝機材 |
| JP2009294001A (ja) * | 2008-06-03 | 2009-12-17 | Nikon Corp | 歪計測方法および歪計測装置 |
| CN103149614A (zh) * | 2013-03-06 | 2013-06-12 | 清华大学 | 一种高温光栅的制作及转移方法 |
| WO2017006900A1 (ja) * | 2015-07-09 | 2017-01-12 | 国立研究開発法人産業技術総合研究所 | 損傷進展度測定方法および損傷進展度測定システム |
| WO2021117223A1 (ja) * | 2019-12-13 | 2021-06-17 | 三菱電機株式会社 | 回転電機の検査装置、回転電機、及び回転電機の検査方法 |
-
1998
- 1998-04-15 JP JP10519098A patent/JP3541671B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2386189B (en) * | 2002-03-09 | 2005-08-10 | William John Harvey | Movement gauge |
| WO2005085785A1 (ja) * | 2004-03-09 | 2005-09-15 | Nagoya Industrial Science Research Institute | 光学式触覚センサ、センシング方法、センシングシステム、物体操作力制御方法、物体操作力制御装置、物体把持力制御装置、ロボットハンド |
| US7707001B2 (en) | 2004-03-09 | 2010-04-27 | Nagoya Industrial Science Research Institute | Control of object operating force, object gripping force and robot hands |
| JP2007222545A (ja) * | 2006-02-27 | 2007-09-06 | Taika:Kk | 作用状態を可視化した緩衝部材並びにその製造方法並びに作用状態を可視化した緩衝部材が組み込まれた要緩衝機材 |
| JP2009294001A (ja) * | 2008-06-03 | 2009-12-17 | Nikon Corp | 歪計測方法および歪計測装置 |
| CN103149614A (zh) * | 2013-03-06 | 2013-06-12 | 清华大学 | 一种高温光栅的制作及转移方法 |
| WO2017006900A1 (ja) * | 2015-07-09 | 2017-01-12 | 国立研究開発法人産業技術総合研究所 | 損傷進展度測定方法および損傷進展度測定システム |
| CN107835937A (zh) * | 2015-07-09 | 2018-03-23 | 国立研究开发法人产业技术综合研究所 | 用于测定损伤进展度的方法和用于测定损伤进展度的系统 |
| JPWO2017006900A1 (ja) * | 2015-07-09 | 2018-04-19 | 国立研究開発法人産業技術総合研究所 | 損傷進展度測定方法および損傷進展度測定システム |
| WO2021117223A1 (ja) * | 2019-12-13 | 2021-06-17 | 三菱電機株式会社 | 回転電機の検査装置、回転電機、及び回転電機の検査方法 |
| JPWO2021117223A1 (ja) * | 2019-12-13 | 2021-12-09 | 三菱電機株式会社 | 回転電機の検査装置、回転電機、及び回転電機の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3541671B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347226A (en) | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction | |
| JP2006520460A (ja) | プローブ及びその製造方法 | |
| JP2007171140A (ja) | プローブカード、インターポーザおよびインターポーザの製造方法 | |
| JPH11304602A (ja) | 半導体チップの応力分布検出方法 | |
| US7956430B2 (en) | Semiconductor device including groove width variation portion for inspection | |
| KR20070100117A (ko) | 마이크로프로브 가이드의 제조 방법, 마이크로프로브가이드를 이용하는 마이크로프로브 유닛 및 지그재그 형상배치형 마이크로프로브 유닛 | |
| US20050206899A1 (en) | Manufacturing method for semiconductor device and determination method for position of semiconductor element | |
| US6975040B2 (en) | Fabricating semiconductor chips | |
| JP6652651B2 (ja) | その場モニタリング構造、及び半導体処理での使用方法 | |
| US6667627B2 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
| US6660541B2 (en) | Semiconductor device and a manufacturing method thereof | |
| KR20070053452A (ko) | 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법 | |
| JP2007171138A (ja) | プローブ、プローブカード、プローブの製造方法およびプローブ支持基板の製造方法 | |
| JP2001021587A (ja) | 検査プローブとその製造方法 | |
| US6218847B1 (en) | Test pattern for use in measuring thickness of insulating layer and method for using the same | |
| JP2001267224A (ja) | 半導体装置の製造方法、及びこれを用いて製造された半導体装置 | |
| JP2005011902A (ja) | フリップチップ実装用基板 | |
| JP4092214B2 (ja) | 半導体装置 | |
| JP2007047059A (ja) | プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 | |
| JP2559512B2 (ja) | 金属膜の膜厚測定方法 | |
| JP2001028464A (ja) | フリップチップ接続アライメント精度評価方法 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JP2007132847A (ja) | プローブユニット及びその製造方法 | |
| JP2009264843A (ja) | 半導体センサの製造方法 | |
| JP2007033194A (ja) | テスト基板及び接合部の応力測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040129 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040322 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090409 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090409 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |