KR20070053452A - 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법 - Google Patents

볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법 Download PDF

Info

Publication number
KR20070053452A
KR20070053452A KR1020050111254A KR20050111254A KR20070053452A KR 20070053452 A KR20070053452 A KR 20070053452A KR 1020050111254 A KR1020050111254 A KR 1020050111254A KR 20050111254 A KR20050111254 A KR 20050111254A KR 20070053452 A KR20070053452 A KR 20070053452A
Authority
KR
South Korea
Prior art keywords
solder ball
semiconductor package
grid array
substrate
wafer
Prior art date
Application number
KR1020050111254A
Other languages
English (en)
Inventor
한정희
김병성
Original Assignee
김병성
한정희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김병성, 한정희 filed Critical 김병성
Priority to KR1020050111254A priority Critical patent/KR20070053452A/ko
Publication of KR20070053452A publication Critical patent/KR20070053452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이(BGA;Ball Grid Array) 및 웨이퍼레벨(Wafer Level) 반도체 패키지용 솔더볼 범핑 툴(Solder Ball Bumping Tool) 및 그 제조 방법에 관한 것으로, 특히 실리콘 기판 상에 반도체 공정 또는 멤스(MEMS) 공정을 이용하여 미세한 진공 홀과 솔더볼가이드를 형성함으로써 미세한 볼 크기와 볼 간 거리에 대응하고 회로 기판 상에 솔더볼 범핑 공정 시 생산성을 향상시킬 수 있는 볼 그리드 어레이(BGA) 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴 및 그 제조 방법에 관한 것이다.
솔더볼 범핑 툴, 볼 그리드 어레이, 진공 홀, 솔더볼가이드, 웨이퍼레벨 패키지

Description

볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴 및 그 제조 방법{Solder ball bumping tool for ball grid array and wafer level semiconductor package and fabrication method of thereof}
도 1은 종래 기술에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 평면도.
도 2는 도 1의 솔더볼 범핑 툴을 I-I'로 절취한 단면도.
도 3a 내지 도 3e는 종래 기술에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 제조 방법을 설명하기 위한 공정단면도.
도 4는 본 발명의 일실시예에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 평면도.
도 5는 도 4의 솔더볼 범핑 툴을 Ⅱ-Ⅱ'로 절취한 단면도.
도 6a 내지 도 6k는 본 발명에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 제조 방법을 설명하기 위한 공정단면도.
도 7a 내지 도 7d는 본 발명에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴을 이용한 솔더볼 범핑 방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
400, 700 : 솔더볼 범핑 툴 410, 710 : 기판
420, 720 : 스페이서 430, 730 : 진공 홀
440, 740 : 솔더볼가이드 450, 750 : 대전방지막
412, 424 : 제 1, 2 포토레지스트층 414, 426 : 제1, 2 마스크
412' 424': 제1, 2 포토레지스트 패턴 422 : 금속층
422': 금속층 패턴 760 : 솔더볼
770 : 하부 기판 780 : 솔더볼 랜드
780a : 패드 금속층 780b : 플럭스
본 발명은 볼 그리드 어레이(BGA;Ball Grid Array) 및 웨이퍼레벨(Wafer Level) 반도체 패키지용 솔더볼 범핑 툴(Solder Ball Bumping Tool) 및 그 제조 방법에 관한 것으로, 특히 실리콘 기판 상에 반도체 공정 또는 멤스(MEMS) 공정을 이용하여 미세한 진공 홀과 솔더볼가이드를 형성하는 볼 그리드 어레이(BGA) 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴 및 그 제조 방법에 관한 것이다.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능 저하없이 소형화시키기 위한 연구가 활발하다.
이러한 반도체 패키지는 인쇄회로 기판(PCB;Print Circuit Board)의 일측면(배면)에 다수의 랜드가 형성되고, 이 랜드에 각각 솔더볼을 융착구비하여 신호 인출단자의 기능을 갖도록 한 것이다.
특히 볼 그리드 어레이(Ball Grid Array;이하 'BGA'로 칭함) 반도체 장치는 원자재 검사, 소잉 공정, 다이본딩 공정, 와이어본딩 공정, 몰딩 공정, 솔더볼 범핑 공정 등의 여러 단계의 공정을 거쳐 반도체 장치의 제품으로 완성된다.
상기 솔더볼 범핑 공정은 몰딩 공정이 완료된 반도체 칩이 탑재된 스트립 형태의 인쇄회로 기판의 솔더볼 랜드에 솔더볼 범핑 시스템을 사용하여, 차후, 마더보드로 반도체 칩의 신호를 연결할 수 있도록 외부 입출력 단자로서 사용되는 솔더볼을 융착하는 공정을 말한다.
도 1은 종래 기술에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 평면도이고, 도 2는 도 1의 솔더볼 범핑 툴을 I-I'로 절취한 단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴(100)은, 오목부(
Figure 112005066823048-PAT00001
)(110a)와 돌출부(110b)를 갖는 기판(110)과, 상기 기판(110)의 오목부(
Figure 112005066823048-PAT00002
)(110a)에 일정 간격 이격되어 형성된 복수개의 스페이서(120)와, 상기 스페이서(120) 사이에 형성된 다수개의 진공 홀(Vacuumn Hole)(130)과, 및 상기 각각의 진공 홀(130) 하부에 형성된 솔더볼가이드(Solder Ball Guide)(140)를 포함한다.
상기 기판(110)은 그래파이트(Graphite) 또는 금속으로 형성되어 있다. 상기 기판(110)의 진공 홀(130)이 형성된 부분은 오목부(
Figure 112005066823048-PAT00003
)(110a)로 형성되어 있고, 상기 기판(110)의 테두리부는 돌출부(110b)로 형성되어 있다.
또한, 상기 기판(110)의 배면에는 일정 간격 이격된 기둥 형상의 복수개의 스페이서(120)가 상기 기판(110)과 일체형으로 형성되어 있다.
상기 기판(110)의 오목부(
Figure 112005066823048-PAT00004
)(110a)에는 솔더볼을 진공을 통해 흡착하기 위한 약 3000여 개 이상의 진공 홀(130)이 형성되어 있고, 상기 진공 홀(130)의 지름(d1)은 100㎛ 내지 120㎛로 형성되어 있다. 상기 진공 홀(130) 중심과 진공 홀(130) 중심 사이의 간격(Pitch)(d2)은 500㎛로 형성되어 있다.
또한, 상기 진공 홀(130)의 하부, 스페이서(120)가 형성된 기판(110) 방향에는 후속 공정에서 솔더볼을 진공 홀(130)을 통해 흡착할 경우 솔더볼의 흡착을 용이하게 하기 위해 솔더볼과 범핑 툴의 접촉부분에 원추형(V홈) 모양의 솔더볼가이드(140)가 형성되어 있으며, 상기 솔더볼가이드(140)의 지름(d3)은 상기 진공 홀(130)의 지름(d1)보다 더 크게 형성되어 있다.
이때, 상기 솔더볼가이드(140)의 지름(d3)은 솔더볼의 지름에 의존하며, 예를 들면, 솔더볼의 지름이 약 300㎛일 경우 솔더볼가이드(140)의 지름은 약 250㎛로 형성된다. 또한, 상기 솔더볼가이드(140)는 8mm 깊이까지 식각되어 형성된다.
도 3a 내지 도 3e는 종래 기술에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 제조 방법을 설명하기 위한 공정단면도이다.
도시된 바와 같이, 그래파이트 기판(110)에서 후속 공정을 통해 진공 홀(130)이 형성될 부분이 기계 가공 방식의 미세드릴로 절삭되어 오목부(
Figure 112005066823048-PAT00005
)(110a)가 형성되고(도 3a), 상기 오목부(
Figure 112005066823048-PAT00006
)(110a)가 형성된 기판(110)의 테두리부가 미세드릴로 절삭되어 돌출부(110b)가 형성된다(도 3b).
그 다음, 상기 기판(110)의 배면이 미세드릴로 절삭되어 기둥 형상의 스페이서(120)가 형성되고(도 3c), 상기 스페이서(120) 사이의 오목부(
Figure 112005066823048-PAT00007
)(110a)의 기판 (110)에 미세드릴 날을 통해 다수개의 진공 홀(130)이 형성된다(도 3d). 이때, 상기 미세드릴 날을 이용할 경우 진공 홀(130)은 한 번에 한 개씩 형성되며, 이를 반복하여 다수개의 진공 홀(130)이 형성된다.
이어서, 상기 스페이서(120)가 형성된 기판(110)의 일측면에 있는 진공 홀(130)이 상기 진공 홀(130)을 형성한 미세드릴 날보다 더 큰 지름을 갖는 미세드릴 날을 통해 진공 홀(130)의 가장 자리부가 테이퍼진 원추형(V홈)의 솔더볼가이드(140)가 형성된다(도 3e). 이로써, BGA 반도체 패키지용 솔더볼 범핑 툴(100)이 완성된다.
종래의 BGA 반도체 패키지용 솔더볼 범핑 툴의 진공 홀은 미세드릴 날로 형성되는데, 이때, 기계 가공 설비적 한계로 인해 100㎛이하의 미세 진공 홀의 형성이 불가능하며 가능하다 해도 실용적이지 못하다.
따라서, 반도체 패키지를 소형화 및 경박단소화하기 위해 솔더볼의 지름 및 볼 간 거리가 미세화될 경우 진공 홀을 통해 솔더볼이 흡착되지 않고 진공 홀 내부로 새거나 두 개의 솔더볼이 한 개의 진공 홀에 부착되어 솔더볼 범핑 시 칩 불량이 발생되므로 미세 볼 크기 및 볼 간 거리를 필요로 하는 미세 가공에 있어서 기계 가공의 한계가 드러나게 되었다. 상기한 불량이 발생 되어 인쇄회로 기판의 솔더볼 랜드에 솔더볼이 융착되지 않아 소자가 작동하지 않을 경우에는 제작된 인쇄회로 기판은 전량 폐기해야 하므로 가공비가 상승하여 원가부담의 원인이 되었다.
상기 드릴 날을 이용하여 진공 홀을 형성할 경우 20 내지 30개의 진공 홀을 형성하면 상기 그래파이트 기판과 드릴 날과의 마찰력으로 인해 드릴 날이 마모되 어 드릴 날을 주기적으로 교체해야 하므로 가공비가 상승되고, 한 번에 한 개씩 진공 홀을 형성함으로써 범핑 툴 제작에 장시간이 소요되어 생산성이 저하되고, 가공중의 불량이 많이 발생되는 문제점이 있다.
또한, 상기 솔더볼과 기판이 정전기력으로 인해 붙을 경우 잘 떨어지지 않아 인쇄회로 기판의 솔더볼 랜드에 정확하게 솔더볼을 안착시킬 수 없는 문제점을 안고 있다.
본 발명은 솔더볼 범핑 시 미세한 볼의 크기와 볼 간 거리에 대응할 수 있는 미세한 진공 홀과 솔더볼가이드가 형성된 볼 그리드 어레이(BGA) 및 웨이퍼레벨(Wafer Level) 반도체 패키지용 솔더볼 범핑 툴 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 솔더볼의 범핑 불량을 방지하고 생산성을 향상시킬 수 있는 BGA 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴 및 그 제조 방법을 제공하는데 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명의 BGA 반도체 패키지용 솔더볼 범핑 툴은, 기판, 상기 기판 하부에 형성된 복수개의 스페이서, 상기 기판에 일정 간격 이격되어 형성된 다수개의 진공 홀, 상기 각각의 진공 홀의 하부에 형성된 솔더볼가이드, 및 상기 솔더볼가이드를 포함한 기판 하부의 전면에 걸쳐 형성된 대전방지막을 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여, 본 발명의 BGA 반도체 패키지용 솔더볼 범핑 툴의 제조 방법은, 기판 하부에 스페이서를 형성하는 단계, 상기 기판에 솔더볼가이드를 형성하는 단계, 상기 솔더볼가이드의 중심부에 진공 홀을 형성하는 단계, 및 상기 솔더볼가이드를 포함한 기판 하부의 전면에 걸쳐 대전방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명하도록 한다.
도 4는 본 발명의 일실시예에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 평면도이고, 도 5는 도 4의 솔더볼 범핑 툴을 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 4 및 도 5를 참조하면, 본 발명의 일실시예에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴(400)은, 기판(410)과, 상기 기판(410) 하부에 일정 간격 이격되며 상기 기판(410)과 일체형으로 형성된 복수개의 스페이서(420)와, 상기 스페이서(420) 사이에 형성된 다수개의 진공 홀(430)과, 상기 각각의 진공 홀(430) 하부에 형성된 솔더볼가이드(440)와, 및 상기 솔더볼가이드(440)를 포함한 기판(410) 하부의 전면에 걸쳐 형성된 대전방지막(450)을 포함한다.
상기 기판(410)은 실리콘(Si)으로 형성된다.
본 발명은 상기 기판(410)이 실리콘(Si)으로 형성됨으로써 인쇄회로 기판(PCB) 제작 또는 집적회로(IC;integrated circuit) 형성 시 사용된 패드 마스크 디자인을 이용하여 멤스(MEMS) 공정을 진행하기에 BGA 기판 및 웨이퍼상에서도 솔더볼 범핑이 가능하여 솔더볼의 실장이 바로 가능하게 된다. 즉, 미세 피치 BGA, 웨 이퍼레벨 패키지(Wafer Level Package) 및 칩스케일 패키지(Chip Scale Package)가 가능하며, 이를 통해 중간에 별도의 패키지 공정이 필요 없게 되어 원가절감 및 생산성을 향상시킬 수 있게 된다.
상기 스페이서(420)는 상기 기판(410)이 식각되어 상기 기판(410)과 일체형으로 형성되며, 후속 공정의 진공 홀(430) 또는 솔더볼가이드(440) 형성 시 상기 기판(410)을 보호하고 공정의 안정성을 확보해 준다.
본 발명에서는 상기 스페이서(420)는 기판(410)과 일체형으로 형성되나, 이형물이 부착되어 제 1 방향과 제 2 방향으로 수직 교차되어 형성될 수도 있다.
상기 진공 홀(430)의 배열은 인쇄회로 기판, 세라믹 기판, 직접회로 등의 솔더볼 랜드에 형성하고자 하는 솔더볼의 배치에 따라 다양하게 변형될 수 있으며, 주로 일자형 또는 사각형으로 배열되어 형성된다.
상기 진공 홀(430)의 지름(d4)은 10㎛ 부터 200㎛로 형성된다.
이때, BGA 반도체 패키지의 소형화를 위해서 진공 홀(430)의 지름(d4)은 가능한 작게 형성된다. 상기 진공 홀(430)의 지름(d4)은 10㎛이하로는 현재 멤스(MEMS) 장비의 현상(Develope) 및 식각에 따른 한계에 의해 형성이 불가능하며, 200㎛이상은 기술적인 가치가 없게 된다.
상기 진공 홀(430) 중심과 진공 홀(430) 중심 사이의 거리(Pitch)(d5)는 200 내지 500㎛로 형성된다.
또한, 상기 솔더볼가이드(440)는 상기 진공 홀(430)을 통한 솔더볼 흡착 시 솔더볼을 안정적으로 흡착하기 위해 형성되며, 솔더볼가이드(440)의 지름(d6)은 상 기 진공 홀(430)의 지름(d4)보다 크게 형성된다. 특히, 상기 솔더볼가이드(440)의 지름(d6)은 범핑시키고자 하는 솔더볼의 지름에 의존한다.
상기 솔더볼의 지름은 50㎛ 내지 250㎛로 형성된다. 상기 솔더볼의 지름이 50㎛ 이하일 경우에는 인쇄회로 기판의 솔더볼 랜드에 솔더볼 범핑 후 마더보드로 반도체 칩의 신호를 연결하는데 불량을 유발할 수 있고, 250㎛이상일 경우에는 기술적인 가치가 없게 된다.
상기 솔더볼은 주석과 납의 합금(Sn/Pb)으로 형성되며, 특별히 제한하지는 않는다.
또한, 상기 진공 홀(430)의 하부, 스페이서(420)가 형성된 기판(410)의 일측면에는 후속 공정에서 솔더볼 범핑 시 솔더볼을 진공 홀(430)을 통해 흡착할 경우 솔더볼의 흡착을 용이하게 하기 위해 솔더볼가이드(440)가 반구형, 원추형 또는 사각뿔 모양으로 형성된다. 이때, 상기 솔더볼가이드(440)의 지름(d6)는 상기 진공 홀(430)의 지름(d4) 및 솔더볼의 크기보다 크게 형성된다.
상기 대전방지막(450)은 도전성 금속으로 형성되며, 알루미늄(Al), 철(Fe), 구리(Cu), 니켈(Ni), 티타늄(Ti) 및 텅스텐(W) 등으로 이루어진 군에서 선택되는 1종 내지 3종으로 형성된다.
상기 대전방지막(450)은 솔더볼과 기판(410)의 정전기력으로 인해 솔더볼이 기판(410)에 붙어 잘 떨어지지 않는 것을 방지하여 솔더볼 범핑 시 인쇄회로 기판의 솔더볼 랜드에 정확하게 솔더볼을 안착시킬 수 있도록 한다.
따라서, 상기 진공 홀(430)의 지름(d4)이 작아지고, 진공 홀(430) 중심과 진 공 홀(430) 중심 사이의 거리(d5)가 감소되어 미세한 크기의 솔더볼에 대응할 수 있고, 이에 따라 솔더볼 범핑이 가능하게 됨으로써 BGA 반도체 패키지의 소형화가 가능하고, 소자의 기능을 향상시킬 수 있다.
도 6a 내지 도 6k는 본 발명에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴의 제조 방법을 설명하기 위한 공정단면도이다.
도 6a를 참조하면, 기판(410) 상부의 전면에 감광성 물질인 포토레지스트(PR;Photo Resist)를 스핀 코팅(Spin Coating) 방법을 수행하여 도포하여 포토레지스트층(412)을 형성한다. 본 발명에서는 자외선(UV)이 조사된 부분만 현상(Develope) 공정에서 현상액에 의해 제거되는 포지티브형(Positive Type) 포토레지스트로 설명하기로 한다.
도 6b를 참조하면, 상기 포토레지스트층(412)이 도포된 기판(410) 상에 광 차단부(414a)와 광 투과부(414b)를 구비한 제1 마스크(414)를 위치한 후 상기 제1 마스크(414) 상에 자외선(UV)을 조사한다.
도 6c를 참조하면, 상기 제1 마스크(414)의 광 투과부(414b)로 상기 자외선(UV)이 통과되어 현상 후 상기 제1 마스크(414)의 광 투과부(414b)와 대응된 부분의 제1 포토레지스트층(412)이 제거되어 상기 마스크(414)의 광 차단부(414a)와 대응된 부분에 제1 포토레지스트 패턴(412')이 형성된다.
도 6d를 참조하면, 상기 기판(410) 상에 형성된 상기 제1 포토레지스트 패턴(412')을 마스크로 하여 상기 기판(410)을 건식 식각(Dry Etching) 한 후 에싱(Ashing) 또는 포토레지스트 스트립(PR Strip)으로 제1 포토레지스트 패턴(412')을 제거하여 상기 기판(410)과 일체형인 기둥형의 스페이서(420)를 형성한다.
이때, 상기 스페이서(420)는 기판(410)에 이형물을 부착하여 제 1 방향과 제 2 방향으로 수직 교차되도록 형성할 수도 있다.
도 6e를 참조하면, 상기 스페이서(420)를 포함한 기판(410) 상에 금속을 스퍼터링법(Sputtering) 또는 진공증착법(Evaporation) 방식을 수행하여 증착하여 금속층(422)을 형성하고, 상기 금속층(422) 상에 포지티브형 포토 레지스트를 스핀 코팅 방법으로 도포하여 제 2 포토 레지스트층(424)을 형성한다.
도 6f를 참조하면, 상기 제2 포토 레지스트(424) 상에 도 2에서와 마찬가지로 광 차단부(426a)와 광 투과부(426b)를 갖는 제2 마스크(426)를 위치시킨 후 자외선(UV)를 조사한다.
도 6g를 참조하면, 상기 제2 마스크(426)의 광 투과부(426b)로 상기 자외선(UV)이 통과되어 현상 후 상기 제2 마스크(426)의 광 투과부(426b)와 대응된 부분의 제2 포토레지스트층(424)이 제거되어 상기 제2 마스크(426)의 광 차단부(426a)와 대응된 부분에 포토레지스트 패턴(424')이 형성된다.
도 6h를 참조하면, 상기 기판(410) 상에 형성된 상기 제2 포토레지스트 패턴(424')을 마스크로 하여 상기 금속층(422)을 건식 식각 후 에싱 또는 포토레지스트 스트립으로 제2 포토레지스트 패턴(424')을 제거하여 패터닝된 금속층 패턴(422')을 형성한다.
도 6i를 참조하면, 상기 금속층 패턴(422')을 식각 마스크로 하여 금속층 패턴(422') 사이의 기판(410)을 식각한다. 상기 식각은 습식 식각(Wet Etching) 또는 건식 식각으로 수행하며, 이를 통해 기판(410)이 등방성(isotropic) 식각 또는 이방성(anisotropic) 식각된 솔더볼가이드(440)를 형성한다.
상기 솔더볼가이드(440)는 솔더볼 범핑 시 솔더볼의 흡착을 돕기 위해 등방성 식각으로 형성하는 것이 바람직하다. 기상 반응을 사용할 경우는 습식 식각에서 야기되는 미세구조물의 흡착 등을 방지할 수 있으며, 상온에서의 빠른 식각 속도 때문에 플라즈마 등 부가적인 에너지의 인가도 필요치 않은 등 많은 장점을 가지고 있다. 따라서, 초미세 박막 공정을 이용하는 반도체 소자 뿐만 아니라 각 단위소자의 구조가 수 ㎛ 두께의 막들로 이루어져 있는 MEMS 소자의 식각이 가능하다.
도 6j를 참조하면, 상기 각각의 솔더볼가이드(440)의 중심부에 건식 식각을 통해 이방성 식각된 진공 홀(430)을 형성한다.
도 6k를 참조하면, 상기 패터닝된 금속층(422')를 제거한 후 솔더볼가이드(440)를 포함한 기판(410) 상에 도전성 금속을 스퍼터링법, 진공증착법, 금속유기화학기상증착법(MOCVD;Metal Organic Chemical Vapor Deposition), 스프레이 증착법 중 선택되는 어느 하나의 방법을 사용하여 증착하여 대전방지막(450)을 형성한다. 이때, 상기 대전방지막(450)은 진공 홀(430)의 내부에도 얇게 증착된다.
상기 제조 공정이 완성된 기판(410)을 거꾸로 뒤집으면 본 발명의 제조 방법에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴(400)이 완성된다.
도 7a 내지 도 7d는 본 발명에 따른 BGA 반도체 패키지용 솔더볼 범핑 툴을 이용한 솔더볼 범핑 방법을 나타낸 도면이다.
본 발명의 제조 방법에 따라 형성되며 기판(710), 스페이서(720), 진공 홀 (730), 솔더볼가이드(740) 및 대전방지막(750)을 포함한 솔더볼 범핑 툴(700)을 제공하고(도 7a), 상기 솔더볼 범핑 툴(700)의 진공 홀(730)을 통해 진공흡입을 하여 솔더볼(760)을 흡착시킨다(도 7b).
이어서, 상기 솔더볼(760)이 흡착된 솔더볼 범핑 툴(700)을 하부 기판(770)의 솔더볼이 놓여질 위치인 솔더볼 랜드(780)에 정렬시킨 후 상기 스페이서(720)가 하부 기판(770)에 닿을 때까지 이송시킨다(도 7c).
상기 하부 기판(770)은 실리콘 기판, 세라믹 기판, 인쇄회로 기판(PCB) 등일 수 있다.
상기 솔더볼 랜드(780)는 패터닝된 패드 금속층(780a)과 플럭스(780b)로 형성되며, 상기 패드 금속층(780a)은 도전성 금속인 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni) 및 바나듐(V) 중 선택되는 1종으로 형성되고, 상기 플럭스(780b)는 전도성이 있는 점성의 액체로 형성된다.
상기 하부 기판(770) 및 솔더볼 랜드(780)는 본 발명에 해당하지 않으므로 이에 대한 자세한 설명은 생략하기로 한다.
이어서, 상기 스페이서(720)가 하부 기판(770)에 닿아 솔더볼(760)과 솔더볼 랜드(780)의 플럭스(780b)가 접촉될 때 진공흡입을 풀고 솔더볼 범핑 툴(700)을 위로 이송시키면 솔더볼(760)이 솔더볼 랜드(780)에 남아 있게 되고 솔더볼 랜드(780)에 융착됨으로써 솔더볼 범핑 공정을 완료한다(도 7d).
상기한 바와 같이, 본 발명에 따른 솔더볼 범핑 툴을 통해 미세한 크기의 솔더볼을 흡착 및 이송시킬 수 있고, 이를 통해 실리콘 기판 또는 회로 기판 상의 솔 더볼을 안착시키고자 하는 위치의 솔더볼 랜드에 안정적으로 솔더볼을 융착시킬 수 있다.
본 발명은 설명의 편의를 위하여 미세 피치의 BGA 기판에 한정하여 설명하였지만, 웨이퍼레벨 패키지 또는 칩스케일 패키지에도 적용가능하다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명은 실리콘 기판 상에 반도체 공정 또는 멤스(MEMS) 공정으로 미세한 진공 홀과 솔더볼가이드를 형성하여 미세한 볼 크기와 볼 간 거리에 대응하여 미세화된 솔더볼 범핑이 가능함으로써 소형화 및 경량박형이 가능한 BGA 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴을 제공할 수 있는 효과가 있다.
본 발명은 솔더볼가이드 상에 대전방지막을 형성함으로써 솔더볼과 기판의 정전기력을 방지하여 솔더볼 범핑 시 하부 기판의 솔더볼 랜드에 정확하게 솔더볼을 융착시킬 수 있는 다른 효과가 있다.
본 발명은 웨이퍼레벨 패키지 및 칩스케일 패키지가 가능하여 별도의 패키지 공정이 불필요하므로 원가절감 및 생산성을 향상시킬 수 있는 BGA 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴을 제공할 수 있는 또 다른 효과가 있다.

Claims (13)

  1. 기판;
    상기 기판 하부에 형성된 복수개의 스페이서;
    상기 기판에 일정 간격 이격되어 형성된 다수개의 진공 홀;
    상기 각각의 진공 홀의 하부에 형성된 솔더볼가이드; 및
    상기 솔더볼가이드를 포함한 기판 하부의 전면에 걸쳐 형성된 대전방지막을 포함하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  2. 제 1 항에 있어서,
    상기 기판은 실리콘(Si)으로 형성되는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  3. 제 1 항에 있어서,
    상기 스페이서는 기판과 일체형으로 형성되거나 이형물이 부착되어 제 1 방향과 제 2 방향으로 수직 교차되어 형성되는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  4. 제 1 항에 있어서,
    상기 솔더볼가이드는 상기 진공 홀 크기 이상으로 형성되는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  5. 제 1 항에 있어서,
    상기 솔더볼가이드는 반구형, 원추형 또는 사각뿔형으로 형성되는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  6. 제 1 항에 있어서,
    상기 대전방지막은 도전성 금속으로 형성되는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴.
  7. 기판 하부에 스페이서를 형성하는 단계;
    상기 기판에 솔더볼가이드를 형성하는 단계;
    상기 솔더볼가이드의 중심부에 진공 홀을 형성하는 단계; 및
    상기 솔더볼가이드를 포함한 기판 하부의 전면에 걸쳐 대전방지막을 형성하는 단계;를 포함하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  8. 제 7 항에 있어서,
    상기 기판은 실리콘(Si)인 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼 레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  9. 제 7 항에 있어서,
    상기 스페이서는 기판과 일체형으로 형성하거나 이형물을 부착하여 제 1 방향과 제 2 방향으로 수직 교차하도록 형성하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  10. 제 7 항에 있어서,
    상기 솔더볼가이드는 포토 공정 후 식각 공정을 수행하여 형성하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  11. 제 10 항에 있어서,
    상기 식각은 건식 식각 또는 습식 식각인 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  12. 제 7 항에 있어서,
    상기 진공 홀은 건식 식각을 수행하여 형성하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
  13. 제 7 항에 있어서,
    상기 대전방지막은 스퍼터링법, 진공증착법, 금속유기화학기상증착법, 스프레이 증착법 중 선택되는 어느 하나의 방법을 사용하여 형성하는 것을 특징으로 하는 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼 범핑 툴의 제조 방법.
KR1020050111254A 2005-11-21 2005-11-21 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법 KR20070053452A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111254A KR20070053452A (ko) 2005-11-21 2005-11-21 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111254A KR20070053452A (ko) 2005-11-21 2005-11-21 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070053452A true KR20070053452A (ko) 2007-05-25

Family

ID=38275678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111254A KR20070053452A (ko) 2005-11-21 2005-11-21 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070053452A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI480965B (zh) * 2008-06-30 2015-04-11 Hitachi Ltd Solder ball inspection repair device and solder ball detection repair method
KR20190009453A (ko) * 2017-07-18 2019-01-29 와이엠씨 주식회사 진공 척
KR20190118759A (ko) 2018-04-11 2019-10-21 한국과학기술연구원 우수한 카이네이즈 저해 활성을 보이는 다양한 치환기를 갖는 피리미딘 유도체
KR102039507B1 (ko) * 2019-08-26 2019-11-01 주광정밀주식회사 볼 그리드 배열 지그용 어태치플레이트 제조방법
DE102019110265A1 (de) * 2019-04-18 2020-10-22 Zollner Elektronik Ag Vorrichtung und Verfahren zum Bestücken von Trägern mit Lot

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI480965B (zh) * 2008-06-30 2015-04-11 Hitachi Ltd Solder ball inspection repair device and solder ball detection repair method
KR20190009453A (ko) * 2017-07-18 2019-01-29 와이엠씨 주식회사 진공 척
KR20190118759A (ko) 2018-04-11 2019-10-21 한국과학기술연구원 우수한 카이네이즈 저해 활성을 보이는 다양한 치환기를 갖는 피리미딘 유도체
DE102019110265A1 (de) * 2019-04-18 2020-10-22 Zollner Elektronik Ag Vorrichtung und Verfahren zum Bestücken von Trägern mit Lot
KR102039507B1 (ko) * 2019-08-26 2019-11-01 주광정밀주식회사 볼 그리드 배열 지그용 어태치플레이트 제조방법

Similar Documents

Publication Publication Date Title
US6297164B1 (en) Method for producing contact structures
US5989994A (en) Method for producing contact structures
KR100449308B1 (ko) 콘택트 구조물을 제조하는 방법
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US7944064B2 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
US8399355B2 (en) Stacked semiconductor package and method for manufacturing the same
KR101208830B1 (ko) 반도체 구조체 상에 분해능 이하의 정렬 마크를 제조하는 방법과, 그것을 포함하는 반도체 구조체
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US8394717B2 (en) Semiconductor package with a reduced volume and thickness and capable of high speed operation and method for fabricating the same
TWI591764B (zh) 晶片封裝體及其製造方法
KR20070053452A (ko) 볼 그리드 어레이 및 웨이퍼레벨 반도체 패키지용 솔더볼범핑 툴 및 그 제조 방법
US20160355393A1 (en) Chip package and manufacturing method thereof
JP2004103738A (ja) 半導体装置及びその製造方法
TWI603407B (zh) 晶片封裝體及其製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
CN100499094C (zh) 半导体元件
KR20030061319A (ko) 웨이퍼상에 구조체를 제조하는 방법
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP6741264B2 (ja) ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US5874199A (en) Method of forming oversized solder bumps
US11527420B2 (en) Micro-fabricated, stress-engineered members formed on passivation layer of integrated circuit
TWI604588B (zh) 封裝結構及其製造方法
JP4362324B2 (ja) 微粒子保持プレートとその製造方法
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR20090096186A (ko) 웨이퍼 레벨 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination