JPH11304584A - 光センサ回路 - Google Patents
光センサ回路Info
- Publication number
- JPH11304584A JPH11304584A JP10114984A JP11498498A JPH11304584A JP H11304584 A JPH11304584 A JP H11304584A JP 10114984 A JP10114984 A JP 10114984A JP 11498498 A JP11498498 A JP 11498498A JP H11304584 A JPH11304584 A JP H11304584A
- Authority
- JP
- Japan
- Prior art keywords
- optical sensor
- sensor circuit
- light
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 69
- 230000003321 amplification Effects 0.000 claims description 29
- 230000005669 field effect Effects 0.000 claims description 29
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 29
- 238000009825 accumulation Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 20
- 238000012805 post-processing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 102220060025 rs141586345 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】
【課題】 後段のＡ／Ｄコンバータの入力範囲に適合し
た可変の出力範囲を設定可能な光センサ回路を提供する
ことを目的とする。 【解決手段】 フォトダイオード１、リセットスイッチ
２、電荷積分用コンデンサ３、および演算増幅器４によ
り光量蓄積型光センサ回路を構成し、その基準電圧の入
力には、複数の基準電圧発生回路６ａ〜６ｎがスイッチ
７ａ〜７ｎを介して接続され、そのスイッチ７ａ〜７ｎ
の制御入力は基準電圧選択回路８に接続され、光センサ
回路の出力範囲の上限である基準電圧Ｖref を複数設定
可能とした。これにより、種々のＡ／Ｄコンバータの入
力範囲に応じて、適切な基準電圧が選択可能となり、Ａ
／Ｄコンバータによる変換ミスがなく、Ａ／Ｄコンバー
タの分解能を十分活かしたデジタル化が可能となる。
た可変の出力範囲を設定可能な光センサ回路を提供する
ことを目的とする。 【解決手段】 フォトダイオード１、リセットスイッチ
２、電荷積分用コンデンサ３、および演算増幅器４によ
り光量蓄積型光センサ回路を構成し、その基準電圧の入
力には、複数の基準電圧発生回路６ａ〜６ｎがスイッチ
７ａ〜７ｎを介して接続され、そのスイッチ７ａ〜７ｎ
の制御入力は基準電圧選択回路８に接続され、光センサ
回路の出力範囲の上限である基準電圧Ｖref を複数設定
可能とした。これにより、種々のＡ／Ｄコンバータの入
力範囲に応じて、適切な基準電圧が選択可能となり、Ａ
／Ｄコンバータによる変換ミスがなく、Ａ／Ｄコンバー
タの分解能を十分活かしたデジタル化が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は光センサ回路に関
し、特に一定時間蓄積した光量の情報を基準電圧からの
変化量とするアナログデータで出力する光センサ回路に
関する。
し、特に一定時間蓄積した光量の情報を基準電圧からの
変化量とするアナログデータで出力する光センサ回路に
関する。
【０００２】
【従来の技術】光量を測定したり画像を読み取ったりす
るのに光信号を電気信号に変換する光電変換素子が使わ
れている。このような光電変換素子を利用して、一定時
間蓄積した光量の情報をアナログデータとして出力し、
しかもそのアナログデータは基準電圧からの変化量とし
て出力するような光量蓄積型の光センサ回路が知られて
いる。
るのに光信号を電気信号に変換する光電変換素子が使わ
れている。このような光電変換素子を利用して、一定時
間蓄積した光量の情報をアナログデータとして出力し、
しかもそのアナログデータは基準電圧からの変化量とし
て出力するような光量蓄積型の光センサ回路が知られて
いる。
【０００３】図１２は従来の光量蓄積型光センサ回路の
一例を示す回路図であり、図１３は従来の光センサ回路
の動作を示すタイミングチャートである。図１２によれ
ば、光量蓄積型光センサ回路は、光を電気信号に変える
光電変換素子であるフォトダイオード１と、リセットス
イッチ２と、電荷積分用コンデンサ３と、演算増幅器４
とから構成されている。ここで、フォトダイオード１の
カソードは電源ラインに接続され、アノードは演算増幅
器４の反転入力に接続されている。リセットスイッチ２
は演算増幅器４の反転入力と出力との間に接続され、電
荷積分用コンデンサ３も演算増幅器４の反転入力と出力
との間に接続されて積分回路を構成している。この演算
増幅器４の非反転入力には、基準電圧Ｖref が供給され
る基準電圧源が接続されている。そして、演算増幅器４
の出力、すなわちこの光量蓄積型光センサ回路の出力は
Ａ／Ｄ（analog to digital ）コンバータ５に接続され
ている。
一例を示す回路図であり、図１３は従来の光センサ回路
の動作を示すタイミングチャートである。図１２によれ
ば、光量蓄積型光センサ回路は、光を電気信号に変える
光電変換素子であるフォトダイオード１と、リセットス
イッチ２と、電荷積分用コンデンサ３と、演算増幅器４
とから構成されている。ここで、フォトダイオード１の
カソードは電源ラインに接続され、アノードは演算増幅
器４の反転入力に接続されている。リセットスイッチ２
は演算増幅器４の反転入力と出力との間に接続され、電
荷積分用コンデンサ３も演算増幅器４の反転入力と出力
との間に接続されて積分回路を構成している。この演算
増幅器４の非反転入力には、基準電圧Ｖref が供給され
る基準電圧源が接続されている。そして、演算増幅器４
の出力、すなわちこの光量蓄積型光センサ回路の出力は
Ａ／Ｄ（analog to digital ）コンバータ５に接続され
ている。
【０００４】このように構成された光量蓄積型光センサ
回路の動作を図１３を参照して説明する。まず、フォト
ダイオード１は受光した光の光量に応じた光電流ｉを積
分回路に出力している。ここで、時刻ｔ0 において、リ
セットスイッチ２がオンされるとする。すると、演算増
幅器４の出力と反転入力とがショートされるので、反転
入力および出力の電位は基準電圧Ｖｒｅｆに等しくな
る。このとき、電荷積分用コンデンサ３は放電されて０
になる。次に、時刻ｔ1 ににおいて、リセットスイッチ
２がオフされると、フォトダイオード１で発生した光電
流ｉはコンデンサ３に蓄積されていき、その結果、出力
電圧Ｖout は時間とともに電位が低下していく。このと
き、時刻ｔ1 後の時間をｔとすると、出力電圧Ｖout は
次式で表される。
回路の動作を図１３を参照して説明する。まず、フォト
ダイオード１は受光した光の光量に応じた光電流ｉを積
分回路に出力している。ここで、時刻ｔ0 において、リ
セットスイッチ２がオンされるとする。すると、演算増
幅器４の出力と反転入力とがショートされるので、反転
入力および出力の電位は基準電圧Ｖｒｅｆに等しくな
る。このとき、電荷積分用コンデンサ３は放電されて０
になる。次に、時刻ｔ1 ににおいて、リセットスイッチ
２がオフされると、フォトダイオード１で発生した光電
流ｉはコンデンサ３に蓄積されていき、その結果、出力
電圧Ｖout は時間とともに電位が低下していく。このと
き、時刻ｔ1 後の時間をｔとすると、出力電圧Ｖout は
次式で表される。
【０００５】
【数１】 Ｖout ＝Ｖref −（ｉ×ｔ／ｃ） ・・・（１） ここで、ｃはコンデンサ３の容量である。すなわち、出
力電圧Ｖout は光量に応じて電圧がＶref より低下して
いく。そこで、ある積分時間後の出力電圧Ｖoutを計測
することにより、フォトダイオード１に照射された光量
が把握できることになる。このとき、この出力電圧Ｖou
t はアナログ量であるので、たとえばマイクロプロセッ
サを用いた後処理を行うようにするため、Ａ／Ｄコンバ
ータ５に入力されてデジタル量に変換することがしばし
ば行われる。
力電圧Ｖout は光量に応じて電圧がＶref より低下して
いく。そこで、ある積分時間後の出力電圧Ｖoutを計測
することにより、フォトダイオード１に照射された光量
が把握できることになる。このとき、この出力電圧Ｖou
t はアナログ量であるので、たとえばマイクロプロセッ
サを用いた後処理を行うようにするため、Ａ／Ｄコンバ
ータ５に入力されてデジタル量に変換することがしばし
ば行われる。
【０００６】光センサ回路の出力電圧Ｖout は、図１３
からも明らかなように、最大が基準電圧Ｖref であり、
したがって光センサ回路の出力は、Ｖout 〜ＧＮＤ（0
ボルト）の範囲内で変化する。この出力範囲は、アナロ
グ量をデジタル量に変換するＡ／Ｄコンバータ５の入力
範囲と同じであることが望ましい。これは、Ａ／Ｄコン
バータ５の入力範囲が光センサ回路の出力範囲より小さ
い場合、入力範囲を越えたアナログ値は正しくデジタル
値に変換されないからである。逆に、Ａ／Ｄコンバータ
５の入力範囲が光センサ回路の出力範囲より大きい場合
には、デジタル量の分解能が低下する。すなわち、Ａ／
Ｄコンバータ５は、その入力範囲のアナログ値を決めら
れたビット数のデジタル値に変換するため、ビット数が
同じであれば入力範囲が大きい程デジタル化する場合の
刻み幅は大きくなり、分解能は低下する。したがって、
Ａ／Ｄコンバータの入力範囲のうち、光センサ回路の出
力範囲より大きい差の分は変換対象にならず、分解能も
低下することになる。以上の理由により、光センサ回路
の出力範囲は、Ａ／Ｄコンバータ５の入力範囲と整合が
とれていることが望ましい。
からも明らかなように、最大が基準電圧Ｖref であり、
したがって光センサ回路の出力は、Ｖout 〜ＧＮＤ（0
ボルト）の範囲内で変化する。この出力範囲は、アナロ
グ量をデジタル量に変換するＡ／Ｄコンバータ５の入力
範囲と同じであることが望ましい。これは、Ａ／Ｄコン
バータ５の入力範囲が光センサ回路の出力範囲より小さ
い場合、入力範囲を越えたアナログ値は正しくデジタル
値に変換されないからである。逆に、Ａ／Ｄコンバータ
５の入力範囲が光センサ回路の出力範囲より大きい場合
には、デジタル量の分解能が低下する。すなわち、Ａ／
Ｄコンバータ５は、その入力範囲のアナログ値を決めら
れたビット数のデジタル値に変換するため、ビット数が
同じであれば入力範囲が大きい程デジタル化する場合の
刻み幅は大きくなり、分解能は低下する。したがって、
Ａ／Ｄコンバータの入力範囲のうち、光センサ回路の出
力範囲より大きい差の分は変換対象にならず、分解能も
低下することになる。以上の理由により、光センサ回路
の出力範囲は、Ａ／Ｄコンバータ５の入力範囲と整合が
とれていることが望ましい。
【０００７】
【発明が解決しようとする課題】しかしながら、Ａ／Ｄ
コンバータはその使用方法により、コスト、性能などを
考慮して種々のものがあり、それに伴なって基準電圧〜
ＧＮＤによって決まるＡ／Ｄコンバータの入力範囲も種
々のものが存在するため、特定の出力範囲しか持たない
光センサ回路を種々の入力範囲を有するＡ／Ｄコンバー
タに最適な状態で適用することは困難である。このた
め、光センサ回路の適用範囲が限定されたり、適用する
Ａ／Ｄコンバータの入力範囲に応じた種々の光センサ回
路が必要になるという問題点があった。
コンバータはその使用方法により、コスト、性能などを
考慮して種々のものがあり、それに伴なって基準電圧〜
ＧＮＤによって決まるＡ／Ｄコンバータの入力範囲も種
々のものが存在するため、特定の出力範囲しか持たない
光センサ回路を種々の入力範囲を有するＡ／Ｄコンバー
タに最適な状態で適用することは困難である。このた
め、光センサ回路の適用範囲が限定されたり、適用する
Ａ／Ｄコンバータの入力範囲に応じた種々の光センサ回
路が必要になるという問題点があった。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、後段のＡ／Ｄコンバータの入力範囲に適合し
た可変の出力範囲を設定可能な光センサ回路を提供する
ことを目的とする。
のであり、後段のＡ／Ｄコンバータの入力範囲に適合し
た可変の出力範囲を設定可能な光センサ回路を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明では上記問題を解
決するために、受光した光量に応じた値のアナログ信号
を出力する光センサ回路において、光を検知して光量に
応じた値の光電流を出力する光検知素子と、前記光検知
素子が出力した光電流を入力して一定時間蓄積された光
量を基準電圧からの変化量として出力する光量蓄積手段
と、蓄積した光量に応じて前記光量蓄積手段が出力する
ことのできるアナログ信号値の出力範囲を変更する出力
範囲変更手段と、を備えていることを特徴とする光セン
サ回路が提供される。
決するために、受光した光量に応じた値のアナログ信号
を出力する光センサ回路において、光を検知して光量に
応じた値の光電流を出力する光検知素子と、前記光検知
素子が出力した光電流を入力して一定時間蓄積された光
量を基準電圧からの変化量として出力する光量蓄積手段
と、蓄積した光量に応じて前記光量蓄積手段が出力する
ことのできるアナログ信号値の出力範囲を変更する出力
範囲変更手段と、を備えていることを特徴とする光セン
サ回路が提供される。
【００１０】出力範囲変更手段は、異なる電圧値を出力
する複数の基準電圧発生手段と、これらの出力の一つを
選択して光量蓄積手段に基準電圧として供給する基準電
圧選択手段とからなるように構成した。
する複数の基準電圧発生手段と、これらの出力の一つを
選択して光量蓄積手段に基準電圧として供給する基準電
圧選択手段とからなるように構成した。
【００１１】このような光センサ回路によれば、出力範
囲の上限である基準電圧を複数設定することができ、Ａ
／Ｄコンバータの入力範囲に応じて、適切な出力範囲を
選択することができる。これにより、種々の入力範囲を
有するＡ／Ｄコンバータに対して、出力範囲をその入力
範囲に整合させることができるので、Ａ／Ｄコンバータ
における変換ミスがなく、また、Ａ／Ｄコンバータの分
解能を十分活かしたデジタル化が可能となるので、後処
理においての精度を向上させることが可能となる。
囲の上限である基準電圧を複数設定することができ、Ａ
／Ｄコンバータの入力範囲に応じて、適切な出力範囲を
選択することができる。これにより、種々の入力範囲を
有するＡ／Ｄコンバータに対して、出力範囲をその入力
範囲に整合させることができるので、Ａ／Ｄコンバータ
における変換ミスがなく、また、Ａ／Ｄコンバータの分
解能を十分活かしたデジタル化が可能となるので、後処
理においての精度を向上させることが可能となる。
【００１２】また、出力範囲変更手段は、光量蓄積手段
の出力に配置されて複数の増幅率に設定可能な増幅器か
らなるように構成した。このような光センサ回路によれ
ば、増幅器の増幅率を任意に選択することにより、出力
範囲をＡ／Ｄコンバータの入力範囲に応じた適切な値に
設定することができる。これにより、種々の入力範囲を
有するＡ／Ｄコンバータに対応させることが可能にな
る。
の出力に配置されて複数の増幅率に設定可能な増幅器か
らなるように構成した。このような光センサ回路によれ
ば、増幅器の増幅率を任意に選択することにより、出力
範囲をＡ／Ｄコンバータの入力範囲に応じた適切な値に
設定することができる。これにより、種々の入力範囲を
有するＡ／Ｄコンバータに対応させることが可能にな
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して詳細に説明する。図１は光センサ回路の第
１の実施の形態を示す図である。図１において、光検知
素子としてのフォトダイオード１と、リセットスイッチ
２と、電荷積分用コンデンサ３と、演算増幅器４とによ
り光量蓄積型光センサ回路が構成されている。すなわ
ち、フォトダイオード１はそのカソードを電源ライン
に、アノードを演算増幅器４の反転入力に接続してい
る。演算増幅器４の反転入力と出力との間には、リセッ
トスイッチ２および電荷積分用コンデンサ３が接続され
て積分回路を構成し、出力はＡ／Ｄコンバータ５に接続
するためのこの光センサ回路の出力を構成している。演
算増幅器４の非反転入力には、ｎ個の基準電圧発生回路
６ａ〜６ｎの出力がそれぞれスイッチ７ａ〜７ｎを介し
て接続されている。スイッチ７ａ〜７ｎをオン・オフ制
御するそれぞれの制御入力は基準電圧選択回路８の出力
に接続されている。ここで、基準電圧発生回路６ａ〜６
ｎ、スイッチ７ａ〜７ｎおよび基準電圧選択回路８が出
力範囲変更手段を構成している。
面を参照して詳細に説明する。図１は光センサ回路の第
１の実施の形態を示す図である。図１において、光検知
素子としてのフォトダイオード１と、リセットスイッチ
２と、電荷積分用コンデンサ３と、演算増幅器４とによ
り光量蓄積型光センサ回路が構成されている。すなわ
ち、フォトダイオード１はそのカソードを電源ライン
に、アノードを演算増幅器４の反転入力に接続してい
る。演算増幅器４の反転入力と出力との間には、リセッ
トスイッチ２および電荷積分用コンデンサ３が接続され
て積分回路を構成し、出力はＡ／Ｄコンバータ５に接続
するためのこの光センサ回路の出力を構成している。演
算増幅器４の非反転入力には、ｎ個の基準電圧発生回路
６ａ〜６ｎの出力がそれぞれスイッチ７ａ〜７ｎを介し
て接続されている。スイッチ７ａ〜７ｎをオン・オフ制
御するそれぞれの制御入力は基準電圧選択回路８の出力
に接続されている。ここで、基準電圧発生回路６ａ〜６
ｎ、スイッチ７ａ〜７ｎおよび基準電圧選択回路８が出
力範囲変更手段を構成している。
【００１４】この構成によれば、基準電圧発生回路６ａ
〜６ｎは、それぞれ異なる基準電圧Ｖref1〜Ｖrefnを出
力するよう設定されており、基準電圧選択回路８がスイ
ッチ７ａ〜７ｎのいずれか一つをオンするようにしてい
る。したがって、演算増幅器４の非反転入力には、ｎ個
ある基準電圧発生回路６ａ〜６ｎの中から基準電圧選択
回路８によって選択された所望の一つの基準電圧発生回
路の出力が接続され、所望の基準電圧を入力することが
できる。
〜６ｎは、それぞれ異なる基準電圧Ｖref1〜Ｖrefnを出
力するよう設定されており、基準電圧選択回路８がスイ
ッチ７ａ〜７ｎのいずれか一つをオンするようにしてい
る。したがって、演算増幅器４の非反転入力には、ｎ個
ある基準電圧発生回路６ａ〜６ｎの中から基準電圧選択
回路８によって選択された所望の一つの基準電圧発生回
路の出力が接続され、所望の基準電圧を入力することが
できる。
【００１５】ここで、たとえば、図示のように基準電圧
選択回路８によってスイッチ７ｂが選択された場合、基
準電圧発生回路６ｂが発生した基準電圧Ｖref2が演算増
幅器４の非反転入力に与えられる。これにより、リセッ
トスイッチ２がオン状態にあるときの演算増幅器４の出
力電圧Ｖout はＶref2となる。この電圧Ｖref2は、Ａ／
Ｄコンバータ５がデジタル変換を行うときのアナログ入
力の許容範囲の最大値にほぼ等しい値であれば、この光
センサ回路の出力を効率良くＡ／Ｄコンバータ５に伝え
ることができる。
選択回路８によってスイッチ７ｂが選択された場合、基
準電圧発生回路６ｂが発生した基準電圧Ｖref2が演算増
幅器４の非反転入力に与えられる。これにより、リセッ
トスイッチ２がオン状態にあるときの演算増幅器４の出
力電圧Ｖout はＶref2となる。この電圧Ｖref2は、Ａ／
Ｄコンバータ５がデジタル変換を行うときのアナログ入
力の許容範囲の最大値にほぼ等しい値であれば、この光
センサ回路の出力を効率良くＡ／Ｄコンバータ５に伝え
ることができる。
【００１６】図２は光センサ回路の第２の実施の形態を
示す図、図３は光センサ回路の動作を示すタイミングチ
ャートである。図２において、図１に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図２の構成によれば、演算
増幅器４の後段に増幅率ｍの増幅器１０を設置してい
る。ここで、増幅率ｍは固定ではなく、複数の値を設定
できるように構成している。これにより、光センサ回路
の出力には、演算増幅器４の出力電圧Ｖout1をｍ倍した
出力電圧Ｖout2が出力されて、Ａ／Ｄコンバータ５に入
力される。ここで、複数の増幅率を設定できる増幅器１
０が出力範囲変更手段を構成している。
示す図、図３は光センサ回路の動作を示すタイミングチ
ャートである。図２において、図１に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図２の構成によれば、演算
増幅器４の後段に増幅率ｍの増幅器１０を設置してい
る。ここで、増幅率ｍは固定ではなく、複数の値を設定
できるように構成している。これにより、光センサ回路
の出力には、演算増幅器４の出力電圧Ｖout1をｍ倍した
出力電圧Ｖout2が出力されて、Ａ／Ｄコンバータ５に入
力される。ここで、複数の増幅率を設定できる増幅器１
０が出力範囲変更手段を構成している。
【００１７】このときの演算増幅器４の出力電圧Ｖout1
と、増幅器１０を通した後の出力電圧Ｖout2との出力値
の変化の様子を図３に示す。図３から明らかなように、
演算増幅器４の出力電圧Ｖout1の出力範囲が基準電圧Ｖ
ref 〜０（Ｖ）の場合、増幅器１０の出力電圧Ｖout2は
Ｖout1をｍ倍したものであるから、出力範囲は、Ｖref
×ｍ〜０（Ｖ）となる。ここで、ｍを適当に設定するこ
とにより、出力範囲はＡ／Ｄコンバータの入力範囲に応
じて最適化が可能となる。
と、増幅器１０を通した後の出力電圧Ｖout2との出力値
の変化の様子を図３に示す。図３から明らかなように、
演算増幅器４の出力電圧Ｖout1の出力範囲が基準電圧Ｖ
ref 〜０（Ｖ）の場合、増幅器１０の出力電圧Ｖout2は
Ｖout1をｍ倍したものであるから、出力範囲は、Ｖref
×ｍ〜０（Ｖ）となる。ここで、ｍを適当に設定するこ
とにより、出力範囲はＡ／Ｄコンバータの入力範囲に応
じて最適化が可能となる。
【００１８】図４は光センサ回路の第３の実施の形態を
示す図である。図４において、図１に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図３の構成によれば、演算
増幅器４の後段に演算増幅器１２が配置されている。そ
の演算増幅器１２の非反転入力には演算増幅器４の出力
が接続され、出力は外部のＡ／Ｄコンバータ５へ接続す
るこの光センサ回路の出力を構成している。演算増幅器
１２の出力と反転入力との間に二つの抵抗（フィードバ
ック抵抗）Ｒ１，Ｒ２が直列接続され、演算増幅器１２
の反転入力とグランドＧＮＤとの間には抵抗（接地抵
抗）Ｒ３，Ｒ４，Ｒ５が直列接続されて、非反転入力型
の増幅器を構成している。抵抗Ｒ２，Ｒ４，Ｒ５にはス
イッチ１３ａ，１３ｂ，１３ｃが並列に接続され、これ
らのスイッチ１３ａ，１３ｂ，１３ｃをオン・オフ制御
する制御入力には増幅率選択回路１４が接続されてい
る。
示す図である。図４において、図１に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図３の構成によれば、演算
増幅器４の後段に演算増幅器１２が配置されている。そ
の演算増幅器１２の非反転入力には演算増幅器４の出力
が接続され、出力は外部のＡ／Ｄコンバータ５へ接続す
るこの光センサ回路の出力を構成している。演算増幅器
１２の出力と反転入力との間に二つの抵抗（フィードバ
ック抵抗）Ｒ１，Ｒ２が直列接続され、演算増幅器１２
の反転入力とグランドＧＮＤとの間には抵抗（接地抵
抗）Ｒ３，Ｒ４，Ｒ５が直列接続されて、非反転入力型
の増幅器を構成している。抵抗Ｒ２，Ｒ４，Ｒ５にはス
イッチ１３ａ，１３ｂ，１３ｃが並列に接続され、これ
らのスイッチ１３ａ，１３ｂ，１３ｃをオン・オフ制御
する制御入力には増幅率選択回路１４が接続されてい
る。
【００１９】ここで、演算増幅器１２の増幅率ｍは、フ
ィードバック抵抗をＲｆとし、接地抵抗をＲｓとする
と、
ィードバック抵抗をＲｆとし、接地抵抗をＲｓとする
と、
【００２０】
【数２】ｍ＝１＋Ｒｆ／Ｒｓ ・・・（２） で表される。図４の例では、フィードバック抵抗Ｒｆお
よび接地抵抗Ｒｓに設けたスイッチの数が３個であるの
で、８種類の増幅率が設定可能である。その増幅率の最
大値および最小値は、最大値＝１＋（Ｒ１＋Ｒ２）／Ｒ
３，最小値＝１＋Ｒ１／（Ｒ３＋Ｒ４＋Ｒ５）となる。
よび接地抵抗Ｒｓに設けたスイッチの数が３個であるの
で、８種類の増幅率が設定可能である。その増幅率の最
大値および最小値は、最大値＝１＋（Ｒ１＋Ｒ２）／Ｒ
３，最小値＝１＋Ｒ１／（Ｒ３＋Ｒ４＋Ｒ５）となる。
【００２１】図５はスイッチの構成例を示す図である。
図４に示したような複数の増幅率を設定するためのスイ
ッチ１３ａ，１３ｂ，１３ｃは、一般的に図５に示した
ように、Ｐ型電界効果トランジスタ１６とＮ型電界効果
トランジスタ１７とを組み合わせた形で構成される。こ
れは電界効果トランジスタの特性上、単独の電界効果ト
ランジスタでは入力信号の電位がグランド近辺あるいは
電源電圧近辺ではスイッチとして導通しないからであ
る。つまり、Ｐ型電界効果トランジスタ１６では、スイ
ッチとして導通できるのは、入力信号がＶth（電界効果
トランジスタのしきい値）〜電源電圧であり、一方、Ｎ
型電界効果トランジスタ１７では、ＧＮＤ（０ボルト）
〜電源電圧−Ｖthであるからである。そこで、図５のよ
うに特性の異なる二つの電界効果トランジスタ１６，１
７を組み合わせることにより、相補的に働き、ＧＮＤ〜
電源電圧の全領域においてスイッチとして働く。
図４に示したような複数の増幅率を設定するためのスイ
ッチ１３ａ，１３ｂ，１３ｃは、一般的に図５に示した
ように、Ｐ型電界効果トランジスタ１６とＮ型電界効果
トランジスタ１７とを組み合わせた形で構成される。こ
れは電界効果トランジスタの特性上、単独の電界効果ト
ランジスタでは入力信号の電位がグランド近辺あるいは
電源電圧近辺ではスイッチとして導通しないからであ
る。つまり、Ｐ型電界効果トランジスタ１６では、スイ
ッチとして導通できるのは、入力信号がＶth（電界効果
トランジスタのしきい値）〜電源電圧であり、一方、Ｎ
型電界効果トランジスタ１７では、ＧＮＤ（０ボルト）
〜電源電圧−Ｖthであるからである。そこで、図５のよ
うに特性の異なる二つの電界効果トランジスタ１６，１
７を組み合わせることにより、相補的に働き、ＧＮＤ〜
電源電圧の全領域においてスイッチとして働く。
【００２２】したがって、一つのスイッチには、Ｐ型電
界効果トランジスタ１６とＮ型電界効果トランジスタ１
７との二つの電界効果トランジスタが必要になる。ま
た、Ｐ型電界効果トランジスタとＮ型電界効果トランジ
スタの両方を使用するため、増幅率選択回路１４から与
えられるスイッチのオン・オフ制御用のゲート信号は、
それぞれ逆相の信号が使用されることになる。
界効果トランジスタ１６とＮ型電界効果トランジスタ１
７との二つの電界効果トランジスタが必要になる。ま
た、Ｐ型電界効果トランジスタとＮ型電界効果トランジ
スタの両方を使用するため、増幅率選択回路１４から与
えられるスイッチのオン・オフ制御用のゲート信号は、
それぞれ逆相の信号が使用されることになる。
【００２３】図６は光センサ回路の第４の実施の形態を
示す図である。図６において、図４に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図６の構成によれば、フィ
ードバック抵抗として一つの抵抗Ｒ１を使用し、接地抵
抗は四つの抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５を直列に接続し
た構成にしている。また、この接地抵抗の三つの抵抗Ｒ
３，Ｒ４，Ｒ５には、それぞれの両端にドレインおよび
ソースを接続したＮ型電界効果トランジスタ１９ａ，１
９ｂ，１９ｃが配置されている。そして、これらＮ型電
界効果トランジスタ１９ａ，１９ｂ，１９ｃの各ゲート
は、増幅率選択回路２０に接続されている。この実施の
形態で特徴的なところは、増幅率を切り替えるためのス
イッチを接地抵抗の側にのみ入れていることと、スイッ
チをＮ型電界効果トランジスタでのみ構成していること
である。接地抵抗およびスイッチは、演算増幅器１２の
反転入力とグランドＧＮＤとの間にあるため、扱う信号
の電位は低く抑えることができ、これがスイッチをＮ型
電界効果トランジスタだけで構成できることを可能にし
ている。ちなみに図６の実施の形態の場合、Ｎ型電界効
果トランジスタのソース・ドレインに現れる電位Ｖsd
は、
示す図である。図６において、図４に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図６の構成によれば、フィ
ードバック抵抗として一つの抵抗Ｒ１を使用し、接地抵
抗は四つの抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５を直列に接続し
た構成にしている。また、この接地抵抗の三つの抵抗Ｒ
３，Ｒ４，Ｒ５には、それぞれの両端にドレインおよび
ソースを接続したＮ型電界効果トランジスタ１９ａ，１
９ｂ，１９ｃが配置されている。そして、これらＮ型電
界効果トランジスタ１９ａ，１９ｂ，１９ｃの各ゲート
は、増幅率選択回路２０に接続されている。この実施の
形態で特徴的なところは、増幅率を切り替えるためのス
イッチを接地抵抗の側にのみ入れていることと、スイッ
チをＮ型電界効果トランジスタでのみ構成していること
である。接地抵抗およびスイッチは、演算増幅器１２の
反転入力とグランドＧＮＤとの間にあるため、扱う信号
の電位は低く抑えることができ、これがスイッチをＮ型
電界効果トランジスタだけで構成できることを可能にし
ている。ちなみに図６の実施の形態の場合、Ｎ型電界効
果トランジスタのソース・ドレインに現れる電位Ｖsd
は、
【００２４】
【数３】 Ｖsd＝Ｖref ×（Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５） ・・・（３） 以下となる。これにより、一つのスイッチをＰ型電界効
果トランジスタおよびＮ型電界効果トランジスタの両方
を使用する場合に比べ、トランジスタ数が半分となり、
回路面積を半減することができ、スイッチを制御するゲ
ート信号の線もそれぞれ１本で済み、コストダウンを図
ることができる。
果トランジスタおよびＮ型電界効果トランジスタの両方
を使用する場合に比べ、トランジスタ数が半分となり、
回路面積を半減することができ、スイッチを制御するゲ
ート信号の線もそれぞれ１本で済み、コストダウンを図
ることができる。
【００２５】図7 は増幅率選択回路の構成例を示す図、
図８は増幅率選択回路の動作を示すタイムチャートであ
る。図７に示したように、増幅率を設定する増幅率選択
回路はシフトレジスタ３０で構成している。シフトレジ
スタ３０は、３段のレジスタからなり、データ入力部
（ＤＡＴＡ）およびクロック入力部（Ｃｌｋおよびその
反転入力）と、三つの出力部ＯＵＴ１，ＯＵＴ２，ＯＵ
Ｔ３を有している。この三つの出力部ＯＵＴ１，ＯＵＴ
２，ＯＵＴ３は、たとえば図６にスイッチとして示した
Ｎ型電界効果トランジスタ１９ａ，１９ｂ，１９ｃの各
ゲートに接続される。
図８は増幅率選択回路の動作を示すタイムチャートであ
る。図７に示したように、増幅率を設定する増幅率選択
回路はシフトレジスタ３０で構成している。シフトレジ
スタ３０は、３段のレジスタからなり、データ入力部
（ＤＡＴＡ）およびクロック入力部（Ｃｌｋおよびその
反転入力）と、三つの出力部ＯＵＴ１，ＯＵＴ２，ＯＵ
Ｔ３を有している。この三つの出力部ＯＵＴ１，ＯＵＴ
２，ＯＵＴ３は、たとえば図６にスイッチとして示した
Ｎ型電界効果トランジスタ１９ａ，１９ｂ，１９ｃの各
ゲートに接続される。
【００２６】ここで、シフトレジスタ３０のデータ入力
部に、各スイッチのオン・オフ情報に対応したデータを
データ入力部より、「１」および「０」のシリアルデー
タで入力し、クロック入力部にクロック信号を入力す
る。これにより、各スイッチのオン・オフに対応したゲ
ート信号が出力部ＯＵＴ１，ＯＵＴ２，ＯＵＴ３より出
力され、Ｎ型電界効果トランジスタ１９ａ，１９ｂ，１
９ｃのオン・オフ制御が可能となる。
部に、各スイッチのオン・オフ情報に対応したデータを
データ入力部より、「１」および「０」のシリアルデー
タで入力し、クロック入力部にクロック信号を入力す
る。これにより、各スイッチのオン・オフに対応したゲ
ート信号が出力部ＯＵＴ１，ＯＵＴ２，ＯＵＴ３より出
力され、Ｎ型電界効果トランジスタ１９ａ，１９ｂ，１
９ｃのオン・オフ制御が可能となる。
【００２７】たとえばＮ型電界効果トランジスタ１９
ａ，１９ｂ，１９ｃをそれぞれ「オン・オフ・オン」と
したい場合に、図８に示したように、シフトレジスタ３
０のデータ入力部にはオン・オフ情報に対応した「１０
１」のシリアルデータが入力される。このシリアルデー
タは、クロック入力部に入力されたクロック信号に同期
して順次シフトし、スイッチの個数分シフトしたところ
でクロック信号の入力を止めることにより、シフトレジ
スタ３０の出力部ＯＵＴ１，ＯＵＴ２，ＯＵＴ３には、
「１０１」のパラレルデータが出力される。これによ
り、Ｎ型電界効果トランジスタ１９ａ，１９ｃがオン、
Ｎ型電界効果トランジスタ１９ｂがオフ制御されて、接
地抵抗の値はＲ２＋Ｒ４となり、これに対応した増幅率
が選択されたことになる。
ａ，１９ｂ，１９ｃをそれぞれ「オン・オフ・オン」と
したい場合に、図８に示したように、シフトレジスタ３
０のデータ入力部にはオン・オフ情報に対応した「１０
１」のシリアルデータが入力される。このシリアルデー
タは、クロック入力部に入力されたクロック信号に同期
して順次シフトし、スイッチの個数分シフトしたところ
でクロック信号の入力を止めることにより、シフトレジ
スタ３０の出力部ＯＵＴ１，ＯＵＴ２，ＯＵＴ３には、
「１０１」のパラレルデータが出力される。これによ
り、Ｎ型電界効果トランジスタ１９ａ，１９ｃがオン、
Ｎ型電界効果トランジスタ１９ｂがオフ制御されて、接
地抵抗の値はＲ２＋Ｒ４となり、これに対応した増幅率
が選択されたことになる。
【００２８】図９は光センサ回路の第４の実施の形態を
示す図である。図９において、図４に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図９の構成によれば、フィ
ードバック抵抗は、二つの抵抗Ｒ１，Ｒ２を並列に接続
し、かつ各抵抗Ｒ１，Ｒ２にはスイッチ１３ａ，１３ｂ
を直列に接続することによって構成している。一方、接
地抵抗も同様に、二つの抵抗Ｒ３，Ｒ４を並列に接続
し、かつ各抵抗Ｒ３，Ｒ４にはスイッチ１３ｃ，１３ｄ
を直列に接続することによって構成している。各スイッ
チ１３ａ，１３ｂ，１３ｃ，１３ｄの制御入力は増幅率
選択回路１４が接続されている。この場合、スイッチ１
３ａ，１３ｂ，１３ｃ，１３ｄは、図５に示したＰ型電
界効果トランジスタおよびＮ型電界効果トランジスタを
組み合わせて構成したスイッチとすることができる。ま
た、スイッチ１３ｃ，１３ｄはＮ型電界効果トランジス
タだけで構成してもよい。
示す図である。図９において、図４に示した要素と同じ
または同等の構成要素については同じ符号を付してその
詳細な説明は省略する。この図９の構成によれば、フィ
ードバック抵抗は、二つの抵抗Ｒ１，Ｒ２を並列に接続
し、かつ各抵抗Ｒ１，Ｒ２にはスイッチ１３ａ，１３ｂ
を直列に接続することによって構成している。一方、接
地抵抗も同様に、二つの抵抗Ｒ３，Ｒ４を並列に接続
し、かつ各抵抗Ｒ３，Ｒ４にはスイッチ１３ｃ，１３ｄ
を直列に接続することによって構成している。各スイッ
チ１３ａ，１３ｂ，１３ｃ，１３ｄの制御入力は増幅率
選択回路１４が接続されている。この場合、スイッチ１
３ａ，１３ｂ，１３ｃ，１３ｄは、図５に示したＰ型電
界効果トランジスタおよびＮ型電界効果トランジスタを
組み合わせて構成したスイッチとすることができる。ま
た、スイッチ１３ｃ，１３ｄはＮ型電界効果トランジス
タだけで構成してもよい。
【００２９】このように、抵抗に直列に接続したスイッ
チの１３ａ，１３ｂ，１３ｃ，１３ｄのオン・オフの組
み合わせによってフィードバック抵抗および接地抵抗の
値の組み合わせを選択し、増幅率を選択する。
チの１３ａ，１３ｂ，１３ｃ，１３ｄのオン・オフの組
み合わせによってフィードバック抵抗および接地抵抗の
値の組み合わせを選択し、増幅率を選択する。
【００３０】図１０は光検知素子をアレイ状に配置した
光センサ回路の第５の実施の形態を示す図である。図１
０において、図１に示した要素と同じまたは同等の構成
要素については同じ符号を付してその詳細な説明は省略
する。この図１０の構成によれば、フォトダイオード１
と、リセットスイッチ２と、電荷積分用コンデンサ３
と、演算増幅器４とからなる光量蓄積型光センサ回路が
複数個並列に配置され、光検知素子であるそれぞれのフ
ォトダイオード１はアレイ状に配置されて、いわゆるラ
インセンサを構成している。各演算増幅器４の出力は、
スイッチ４０を介してＡ／Ｄコンバータ５に入力されて
いる。また、演算増幅器４の非反転入力には、複数の基
準電圧を設定することができる基準電圧発生回路６ａ〜
６ｎ、スイッチ７ａ〜７ｎおよび基準電圧選択回路８が
接続され、いずれか一つの基準電圧が入力されている。
つまり、フォトダイオード１を複数アレイ状に配置した
構成においても、出力範囲変更手段としての、基準電圧
が複数設定可能な基準電圧発生回路などは一組あればよ
い。
光センサ回路の第５の実施の形態を示す図である。図１
０において、図１に示した要素と同じまたは同等の構成
要素については同じ符号を付してその詳細な説明は省略
する。この図１０の構成によれば、フォトダイオード１
と、リセットスイッチ２と、電荷積分用コンデンサ３
と、演算増幅器４とからなる光量蓄積型光センサ回路が
複数個並列に配置され、光検知素子であるそれぞれのフ
ォトダイオード１はアレイ状に配置されて、いわゆるラ
インセンサを構成している。各演算増幅器４の出力は、
スイッチ４０を介してＡ／Ｄコンバータ５に入力されて
いる。また、演算増幅器４の非反転入力には、複数の基
準電圧を設定することができる基準電圧発生回路６ａ〜
６ｎ、スイッチ７ａ〜７ｎおよび基準電圧選択回路８が
接続され、いずれか一つの基準電圧が入力されている。
つまり、フォトダイオード１を複数アレイ状に配置した
構成においても、出力範囲変更手段としての、基準電圧
が複数設定可能な基準電圧発生回路などは一組あればよ
い。
【００３１】各光量蓄積型光センサ回路において、リセ
ットスイッチ２を順次オン・オフし、リセットスイッチ
２がオフしてから一定時間後にスイッチ４０をオンする
ことを繰り返すことにより、フォトダイオード１が受け
た光信号を順次Ａ／Ｄコンバータ５に送り出すことがで
きる。
ットスイッチ２を順次オン・オフし、リセットスイッチ
２がオフしてから一定時間後にスイッチ４０をオンする
ことを繰り返すことにより、フォトダイオード１が受け
た光信号を順次Ａ／Ｄコンバータ５に送り出すことがで
きる。
【００３２】図１１は光検知素子をアレイ状に配置した
光センサ回路の第６の実施の形態を示す図である。図１
１において、図４に示した要素と同じまたは同等の構成
要素については同じ符号を付してその詳細な説明は省略
する。この図１１の構成によれば、光量蓄積型光センサ
回路が複数個並列に配置され、各フォトダイオード１は
アレイ状に配置されてラインセンサを構成している。各
演算増幅器４の出力は、それぞれスイッチ４０を介して
複数の増幅率を設定することが可能な演算増幅器１２に
接続されている。このように、アレイ状に配置されたフ
ォトダイオード１のそれぞれに対して積分回路を必要と
するが、出力範囲変更手段としての、増幅率が複数設定
可能な演算増幅器１２は一つだけである。
光センサ回路の第６の実施の形態を示す図である。図１
１において、図４に示した要素と同じまたは同等の構成
要素については同じ符号を付してその詳細な説明は省略
する。この図１１の構成によれば、光量蓄積型光センサ
回路が複数個並列に配置され、各フォトダイオード１は
アレイ状に配置されてラインセンサを構成している。各
演算増幅器４の出力は、それぞれスイッチ４０を介して
複数の増幅率を設定することが可能な演算増幅器１２に
接続されている。このように、アレイ状に配置されたフ
ォトダイオード１のそれぞれに対して積分回路を必要と
するが、出力範囲変更手段としての、増幅率が複数設定
可能な演算増幅器１２は一つだけである。
【００３３】以上の構成において、各光量蓄積型光セン
サ回路のリセットスイッチ２を順次オン・オフし、その
リセットスイッチ２の動作に同期してスイッチ４０を順
次閉じていくことにより、光量に応じた各光量蓄積型光
センサ回路の出力電圧は、演算増幅器１２において正規
化され、Ａ／Ｄコンバータ５に送り込まれる。
サ回路のリセットスイッチ２を順次オン・オフし、その
リセットスイッチ２の動作に同期してスイッチ４０を順
次閉じていくことにより、光量に応じた各光量蓄積型光
センサ回路の出力電圧は、演算増幅器１２において正規
化され、Ａ／Ｄコンバータ５に送り込まれる。
【００３４】なお、以上の実施の形態では、その最も基
本的な回路構成のみを示したが、たとえば、初段の積分
回路と後段の増幅器との間、または後段の増幅器のさら
に後段に、増幅率が固定の増幅器を設置するようにして
もよい。
本的な回路構成のみを示したが、たとえば、初段の積分
回路と後段の増幅器との間、または後段の増幅器のさら
に後段に、増幅率が固定の増幅器を設置するようにして
もよい。
【００３５】また、図１０および図１１に示した実施の
形態では、各光量蓄積型光センサ回路のリセットスイッ
チ２を順次オン・オフし、それぞれオフの時点から一定
時間後にスイッチ４０をオンにして、Ａ／Ｄコンバータ
５に各光量蓄積型光センサ回路の出力電圧をシリアルに
送り出すようにしているが、各光量蓄積型光センサ回路
の出力にサンプル・ホールド回路を追加し、各光量蓄積
型光センサ回路のリセットスイッチ２を同時にオン・オ
フし、各サンプル・ホールド回路がリセットスイッチ２
のオフの時点から一定時間後に各光量蓄積型光センサ回
路の出力電圧をサンプリングしてホールドしておき、そ
の後、スイッチ４０の順次切り換えによって、Ａ／Ｄコ
ンバータ５に各光量蓄積型光センサ回路の出力電圧をシ
リアルに送り出すような構成にしてもよい。
形態では、各光量蓄積型光センサ回路のリセットスイッ
チ２を順次オン・オフし、それぞれオフの時点から一定
時間後にスイッチ４０をオンにして、Ａ／Ｄコンバータ
５に各光量蓄積型光センサ回路の出力電圧をシリアルに
送り出すようにしているが、各光量蓄積型光センサ回路
の出力にサンプル・ホールド回路を追加し、各光量蓄積
型光センサ回路のリセットスイッチ２を同時にオン・オ
フし、各サンプル・ホールド回路がリセットスイッチ２
のオフの時点から一定時間後に各光量蓄積型光センサ回
路の出力電圧をサンプリングしてホールドしておき、そ
の後、スイッチ４０の順次切り換えによって、Ａ／Ｄコ
ンバータ５に各光量蓄積型光センサ回路の出力電圧をシ
リアルに送り出すような構成にしてもよい。
【００３６】
【発明の効果】以上説明したように、本発明では、光セ
ンサ回路の出力範囲の上限である基準電圧Ｖref を複数
設定可能とする構成にした。あるいは、光センサ回路の
出力範囲の上限を複数設定可能なように、最終段に複数
の増幅率が設定可能な増幅器を備えるように構成した。
これにより、種々のＡ／Ｄコンバータの入力範囲に応じ
て、適切な基準電圧が選択可能となるので、Ａ／Ｄコン
バータによる変換ミスがなく、またＡ／Ｄコンバータの
分解能を十分活かしたデジタル化が可能となり、後処理
においての精度を向上させることが可能となる。
ンサ回路の出力範囲の上限である基準電圧Ｖref を複数
設定可能とする構成にした。あるいは、光センサ回路の
出力範囲の上限を複数設定可能なように、最終段に複数
の増幅率が設定可能な増幅器を備えるように構成した。
これにより、種々のＡ／Ｄコンバータの入力範囲に応じ
て、適切な基準電圧が選択可能となるので、Ａ／Ｄコン
バータによる変換ミスがなく、またＡ／Ｄコンバータの
分解能を十分活かしたデジタル化が可能となり、後処理
においての精度を向上させることが可能となる。
【図１】光センサ回路の第１の実施の形態を示す図であ
る。
る。
【図２】光センサ回路の第２の実施の形態を示す図であ
る。
る。
【図３】光センサ回路の動作を示すタイミングチャート
である。
である。
【図４】光センサ回路の第３の実施の形態を示す図であ
る。
る。
【図５】スイッチの構成例を示す図である。
【図６】光センサ回路の第４の実施の形態を示す図であ
る。
る。
【図７】増幅率選択回路の構成例を示す図である。
【図８】増幅率選択回路の動作を示すタイムチャートで
ある。
ある。
【図９】光センサ回路の第４の実施の形態を示す図であ
る。
る。
【図１０】光検知素子をアレイ状に配置した光センサ回
路の第５の実施の形態を示す図である。
路の第５の実施の形態を示す図である。
【図１１】光検知素子をアレイ状に配置した光センサ回
路の第６の実施の形態を示す図である。
路の第６の実施の形態を示す図である。
【図１２】従来の光量蓄積型光センサ回路の一例を示す
回路図である。
回路図である。
【図１３】従来の光センサ回路の動作を示すタイミング
チャートである。
チャートである。
１ フォトダイオード ２ リセットスイッチ ３ 電荷積分用コンデンサ ４ 演算増幅器 ５ Ａ／Ｄコンバータ ６ａ〜６ｎ 基準電圧発生回路 ７ａ〜７ｎ スイッチ ８ 基準電圧選択回路 １２ 演算増幅器 １３ａ，１３ｂ，１３ｃ スイッチ １４ 増幅率選択回路
Claims (12)
- 【請求項１】 受光した光量に応じた値のアナログ信号
を出力する光センサ回路において、 光を検知して光量に応じた値の光電流を出力する光検知
素子と、 前記光検知素子が出力した光電流を入力して一定時間蓄
積された光量を基準電圧からの変化量として出力する光
量蓄積手段と、 蓄積した光量に応じて前記光量蓄積手段が出力すること
のできるアナログ信号値の出力範囲を変更する出力範囲
変更手段と、 を備えていることを特徴とする光センサ回路。 - 【請求項２】 前記出力範囲変更手段は、異なる電圧値
を出力する複数の基準電圧発生手段と、複数の前記基準
電圧発生手段の出力の一つを選択して前記光量蓄積手段
に前記基準電圧として供給する基準電圧選択手段とから
なることを特徴とする請求項１記載の光センサ回路。 - 【請求項３】 前記基準電圧選択手段は、外部からの信
号により前記基準電圧発生手段の出力の一つを選択する
ようにしたことを特徴とする請求項２記載の光センサ回
路。 - 【請求項４】 前記出力範囲変更手段は、前記光量蓄積
手段の出力に配置され、複数の増幅率が設定可能な増幅
率設定手段を有する増幅器からなることを特徴とする請
求項１記載の光センサ回路。 - 【請求項５】 前記増幅器は演算増幅器と前記演算増幅
器の出力と反転入力との間に接続されたフィードバック
抵抗および前記演算増幅器の反転入力とグランドとの間
に接続された接地抵抗とからなる非反転入力型の増幅回
路で構成し、前記増幅率設定手段は前記フィードバック
抵抗および接地抵抗の少なくとも一方を複数の抵抗と前
記複数の抵抗を切り替えるスイッチとで構成したことを
特徴とする請求項４記載の光センサ回路。 - 【請求項６】 前記フィードバック抵抗または接地抵抗
は、直列に接続された複数の抵抗と前記複数の抵抗の一
部または全部に並列に接続されたスイッチとで構成され
ていることを特徴とする請求項５記載の光センサ回路。 - 【請求項７】 前記フィードバック抵抗または接地抵抗
は、並列に接続された複数の抵抗と複数の前記抵抗の一
部または全部に直列に接続されたスイッチとで構成され
ていることを特徴とする請求項５記載の光センサ回路。 - 【請求項８】 前記接地抵抗は、直列に接続された複数
の抵抗と前記複数の抵抗にそれぞれ並列に接続されたス
イッチとで構成され、前記スイッチはＮ型電界効果トラ
ンジスタで構成されていることを特徴とする請求項５記
載の光センサ回路。 - 【請求項９】 前記増幅率設定手段は、前記スイッチの
切り替えを制御して前記演算増幅器の増幅率を設定する
スイッチ制御手段を有していることを特徴とする請求項
５記載の光センサ回路。 - 【請求項１０】 前記スイッチ制御手段は、各出力が前
記スイッチのオン・オフ制御入力に接続され、入力には
外部から前記スイッチのオン・オフ制御信号がシリアル
入力されるシフトレジスタ回路を有することを特徴とす
る請求項９記載の光センサ回路。 - 【請求項１１】 受光した光量に応じた値のアナログ信
号を出力する光センサ回路において、 アレイ状に配置されていてそれぞれ光を検知して光量に
応じた値の光電流を出力する複数の光検知素子と、 それぞれ前記光検知素子の出力に接続され、前記光検知
素子が出力した光電流を入力して蓄積するとともに一定
時間蓄積された光量を基準電圧からの変化量として出力
する複数の光量蓄積回路と、 異なる電圧値を出力する複数の基準電圧発生回路と、 複数の前記基準電圧発生手段の出力の一つを選択して前
記光量蓄積手段の前記基準電圧として供給する基準電圧
選択回路と、 を備えていることを特徴とする光センサ回路。 - 【請求項１２】 受光した光量に応じた値のアナログ信
号を出力する光センサ回路において、 アレイ状に配置されていてそれぞれ光を検知して光量に
応じた値の光電流を出力する複数の光検知素子と、 それぞれ前記光検知素子の出力に接続され、前記光検知
素子が出力した光電流を入力して蓄積するとともに一定
時間蓄積された光量を基準電圧からの変化量として出力
する複数の光量蓄積回路と、 入力に前記光量蓄積回路の出力からそれぞれスイッチを
介して接続され、かつ複数の増幅率を設定可能な増幅回
路と、 を備えていることを特徴とする光センサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11498498A JP3296286B2 (ja) | 1998-04-24 | 1998-04-24 | 光センサ回路 |
| US09/260,088 US6417503B1 (en) | 1998-04-24 | 1999-03-02 | Optical sensor circuit with output changing means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11498498A JP3296286B2 (ja) | 1998-04-24 | 1998-04-24 | 光センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11304584A true JPH11304584A (ja) | 1999-11-05 |
| JP3296286B2 JP3296286B2 (ja) | 2002-06-24 |
Family
ID=14651479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11498498A Expired - Fee Related JP3296286B2 (ja) | 1998-04-24 | 1998-04-24 | 光センサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6417503B1 (ja) |
| JP (1) | JP3296286B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006133135A (ja) * | 2004-11-08 | 2006-05-25 | Rohm Co Ltd | 電流検出回路およびそれを用いた信号検出装置 |
| WO2009081971A1 (ja) | 2007-12-25 | 2009-07-02 | Seiko Instruments Inc. | 光検出装置、及び画像表示装置 |
| WO2009081961A1 (ja) | 2007-12-25 | 2009-07-02 | Seiko Instruments Inc. | 光検出装置、及び画像表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455839B1 (en) * | 2000-12-15 | 2002-09-24 | Prospects, Corp. | Obstacle detection sensor using synchronous detection |
| US7173230B2 (en) * | 2001-09-05 | 2007-02-06 | Canesta, Inc. | Electromagnetic wave detection arrangement with capacitive feedback |
| JP2003214953A (ja) * | 2002-01-29 | 2003-07-30 | Shimadzu Corp | 分光光度計 |
| TWI237110B (en) * | 2004-02-20 | 2005-08-01 | Asia Optical Co Inc | Optical power meter |
| US7489351B2 (en) * | 2005-01-21 | 2009-02-10 | Bae Systems Information And Electronic Systems Integration Inc. | Dynamic range extension for focal plane arrays |
| US7859342B2 (en) * | 2005-10-25 | 2010-12-28 | Panasonic Corporation | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same |
| JP2007310628A (ja) * | 2006-05-18 | 2007-11-29 | Hitachi Displays Ltd | 画像表示装置 |
| US7518094B2 (en) * | 2006-06-05 | 2009-04-14 | Applied Materials, Israel, Ltd. | Compensation of nonuniformity among multiple sensing diodes in a multiple sensor device |
| CN101420228B (zh) * | 2007-10-26 | 2011-09-07 | 比亚迪股份有限公司 | 多量程模数转换的方法和设备 |
| US11850046B2 (en) * | 2020-02-27 | 2023-12-26 | Robert Bruce Ganton | System and apparatus for enabling low power wireless devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4673807A (en) * | 1984-10-12 | 1987-06-16 | Dai Nippon Insatso Kabushiki Kaisha | Automatic range control method for an optical density/dot percentage measuring device |
| JPH0680413B2 (ja) | 1986-05-21 | 1994-10-12 | 株式会社日立製作所 | 光検出装置 |
| JPH041421A (ja) | 1990-04-18 | 1992-01-06 | Mitsubishi Heavy Ind Ltd | 直接噴射式デイーゼルエンジンの渦流比変更機構 |
| JP3146502B2 (ja) | 1990-08-30 | 2001-03-19 | 富士電機株式会社 | フォトセンサ回路 |
| US5233180A (en) * | 1990-08-30 | 1993-08-03 | Fuji Electric Co., Ltd. | Light sensor having an integration circuit |
| JPH0540888A (ja) | 1991-08-07 | 1993-02-19 | Fujitsu Ltd | 画像遠隔送信装置 |
| JP3266203B2 (ja) | 1991-09-30 | 2002-03-18 | ローム株式会社 | 自動利得制御回路 |
| JPH0661766A (ja) * | 1992-08-04 | 1994-03-04 | Nec Corp | 出力バッファアンプ回路 |
| JPH0879114A (ja) | 1994-08-31 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 検波出力回路 |
-
1998
- 1998-04-24 JP JP11498498A patent/JP3296286B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-02 US US09/260,088 patent/US6417503B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006133135A (ja) * | 2004-11-08 | 2006-05-25 | Rohm Co Ltd | 電流検出回路およびそれを用いた信号検出装置 |
| WO2009081971A1 (ja) | 2007-12-25 | 2009-07-02 | Seiko Instruments Inc. | 光検出装置、及び画像表示装置 |
| WO2009081961A1 (ja) | 2007-12-25 | 2009-07-02 | Seiko Instruments Inc. | 光検出装置、及び画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3296286B2 (ja) | 2002-06-24 |
| US6417503B1 (en) | 2002-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642945B2 (en) | AD converter circuit and microcontroller | |
| US6956413B2 (en) | Ramp generator for image sensor ADC | |
| US8704694B2 (en) | A/D converter | |
| US8089388B2 (en) | Folding analog-to-digital converter | |
| US20060077086A1 (en) | Analogue to digital converter | |
| US20130341489A1 (en) | Solid-state imaging device | |
| US20010000661A1 (en) | Logic circuit utilizing capacitive coupling, an AD converter and a DA converter | |
| US9641779B2 (en) | Solid-state image sensing device with increased dynamic range | |
| JP3296286B2 (ja) | 光センサ回路 | |
| US20080239106A1 (en) | Redundant-bit-added digital-analog converter, analog-digital converter, and image sensor | |
| US6229472B1 (en) | A/D converter | |
| US7737774B2 (en) | Electronic circuit with compensation of intrinsic offset of differential pairs | |
| US7598896B2 (en) | A/D converter with noise cancel function | |
| CN107613230A (zh) | 高分辨率大动态范围数字化读出装置及其读出方法 | |
| US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
| US6977606B2 (en) | Pipelined analog-to-digital converter | |
| Bermak | A CMOS imager with PFM/PWM based analog-to-digital converter | |
| WO2021197454A1 (en) | Fast multi-sampling in image sensors | |
| EP1330037B1 (en) | A/d converter and solid-state camera | |
| EP1398880A2 (en) | Analog-digital conversion circuit | |
| KR101946787B1 (ko) | 반도체 장치 및 그 구동 방법 | |
| US5652586A (en) | Charge integrating-type analog to digital converter employing rapid charge neutralization and N-bit feedback | |
| JP3357858B2 (ja) | アナログデジタル変換器 | |
| JPH10327072A (ja) | アナログ／ディジタルコンバータおよび電圧比較器 | |
| CN116073828A (zh) | 半导体设备及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |