JPH11299229A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH11299229A JPH11299229A JP10096289A JP9628998A JPH11299229A JP H11299229 A JPH11299229 A JP H11299229A JP 10096289 A JP10096289 A JP 10096289A JP 9628998 A JP9628998 A JP 9628998A JP H11299229 A JPH11299229 A JP H11299229A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- transistor
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 この発明は、昇降圧チョッパ回路を用いなが
らも効率の優れた電源回路を提供することを課題とす
る。 【解決手段】 出力電圧は抵抗Ｒ１及びＲ２で分圧され
て誤差アンプ１に入力され、基準電源Ｅ１の電圧との差
分がとられ，第２のＰＷＭコンパレータ７に入力し、パ
ルス幅変調されて第２の駆動回路８に入力される。誤差
アンプ１の出力Ｖｂは、減算回路４でオフセット電源Ｅ
２の電圧Ｖ１だけ減算された後、第１のＰＷＭコンパレ
ータ５に入力し、パルス幅変調されて第１の駆動回路６
に入力される。トランジスタＴｒ１が１００％ＯＮのと
きにのみトランジスタＴｒ２がＯＮ／ＯＦＦを繰り返し
て昇降圧チョッパ回路は昇圧回路として動作し、トラン
ジスタＴｒ２が１００％ＯＦＦのときにのみトランジス
タＴｒ１がＯＮ／ＯＦＦを繰り返して昇降圧チョッパ回
路は降圧回路として動作する。
らも効率の優れた電源回路を提供することを課題とす
る。 【解決手段】 出力電圧は抵抗Ｒ１及びＲ２で分圧され
て誤差アンプ１に入力され、基準電源Ｅ１の電圧との差
分がとられ，第２のＰＷＭコンパレータ７に入力し、パ
ルス幅変調されて第２の駆動回路８に入力される。誤差
アンプ１の出力Ｖｂは、減算回路４でオフセット電源Ｅ
２の電圧Ｖ１だけ減算された後、第１のＰＷＭコンパレ
ータ５に入力し、パルス幅変調されて第１の駆動回路６
に入力される。トランジスタＴｒ１が１００％ＯＮのと
きにのみトランジスタＴｒ２がＯＮ／ＯＦＦを繰り返し
て昇降圧チョッパ回路は昇圧回路として動作し、トラン
ジスタＴｒ２が１００％ＯＦＦのときにのみトランジス
タＴｒ１がＯＮ／ＯＦＦを繰り返して昇降圧チョッパ回
路は降圧回路として動作する。
Description
【０００１】
【発明の属する技術分野】この発明は、電源回路に係
り、特に昇降圧チョッパ回路を用いた電源回路に関す
る。
り、特に昇降圧チョッパ回路を用いた電源回路に関す
る。
【０００２】
【従来の技術】昇降圧チョッパ回路を用いた従来の電源
回路を図４に示す。抵抗Ｒ１及びＲ２で分圧された出力
電圧と基準電源Ｅ１による電圧とが誤差アンプ１で比較
され、これらの差分がＰＷＭコンパレータ２で三角波電
圧Ｖｔを用いてパルス幅変調され、パルス幅変調された
信号に用いて駆動回路３は二つのトランジスタＴｒ１及
びＴｒ２を同時にＯＮ／ＯＦＦ駆動する。二つのトラン
ジスタＴｒ１及びＴｒ２を同時にＯＮさせると、第１の
コンデンサＣ１の正極からトランジスタＴｒ１、リアク
トルＬ１及びトランジスタＴｒ２を介して第１のコンデ
ンサＣ１の負極へと電流ｉ１が流れ、これによりリアク
トルＬ１にエネルギーが蓄積される。次に、トランジス
タＴｒ１及びＴｒ２を同時にＯＦＦさせると、リアクト
ルＬ１からダイオードＤ２、第２のコンデンサＣ２及び
ダイオードＤ１を経てリアクトルＬ１へと電流ｉ２が流
れ、リアクトルＬ１に蓄積されたエネルギーが第２のコ
ンデンサＣ２に移動する。この第２のコンデンサＣ２の
エネルギーにより出力電圧が得られる。
回路を図４に示す。抵抗Ｒ１及びＲ２で分圧された出力
電圧と基準電源Ｅ１による電圧とが誤差アンプ１で比較
され、これらの差分がＰＷＭコンパレータ２で三角波電
圧Ｖｔを用いてパルス幅変調され、パルス幅変調された
信号に用いて駆動回路３は二つのトランジスタＴｒ１及
びＴｒ２を同時にＯＮ／ＯＦＦ駆動する。二つのトラン
ジスタＴｒ１及びＴｒ２を同時にＯＮさせると、第１の
コンデンサＣ１の正極からトランジスタＴｒ１、リアク
トルＬ１及びトランジスタＴｒ２を介して第１のコンデ
ンサＣ１の負極へと電流ｉ１が流れ、これによりリアク
トルＬ１にエネルギーが蓄積される。次に、トランジス
タＴｒ１及びＴｒ２を同時にＯＦＦさせると、リアクト
ルＬ１からダイオードＤ２、第２のコンデンサＣ２及び
ダイオードＤ１を経てリアクトルＬ１へと電流ｉ２が流
れ、リアクトルＬ１に蓄積されたエネルギーが第２のコ
ンデンサＣ２に移動する。この第２のコンデンサＣ２の
エネルギーにより出力電圧が得られる。
【０００３】
【発明が解決しようとする課題】しかしながら、トラン
ジスタＴｒ１及びＴｒ２を同時にＯＮさせてリアクトル
Ｌ１に一旦エネルギーを溜める必要があるため、リアク
トルＬ１に流れる電流のピーク値が大きく、回路各部に
おける損失が大きくなって効率が低下するという問題が
あった。
ジスタＴｒ１及びＴｒ２を同時にＯＮさせてリアクトル
Ｌ１に一旦エネルギーを溜める必要があるため、リアク
トルＬ１に流れる電流のピーク値が大きく、回路各部に
おける損失が大きくなって効率が低下するという問題が
あった。
【０００４】この発明は、このような従来の問題点を解
消するためになされたもので、昇降圧チョッパ回路を用
いながらも効率の優れた電源回路を提供することを目的
とする。
消するためになされたもので、昇降圧チョッパ回路を用
いながらも効率の優れた電源回路を提供することを目的
とする。
【０００５】
【課題を解決するための手段】この発明に係る電源回路
は、第１及び第２のスイッチング素子を有する昇降圧チ
ョッパ回路と、昇降圧チョッパ回路からの出力電圧を検
出する出力電圧検出回路と、出力電圧検出回路で検出さ
れた出力電圧と基準電圧との差分に基づいて第１及び第
２のスイッチング素子の一方をＯＮ／ＯＦＦ制御すると
共に前記差分をオフセットした値に基づいて第１及び第
２のスイッチング素子の他方をＯＮ／ＯＦＦ制御するこ
とにより昇降圧チョッパ回路を昇圧回路と降圧回路とに
切り替えて作動させる制御回路とを備えたものである。
は、第１及び第２のスイッチング素子を有する昇降圧チ
ョッパ回路と、昇降圧チョッパ回路からの出力電圧を検
出する出力電圧検出回路と、出力電圧検出回路で検出さ
れた出力電圧と基準電圧との差分に基づいて第１及び第
２のスイッチング素子の一方をＯＮ／ＯＦＦ制御すると
共に前記差分をオフセットした値に基づいて第１及び第
２のスイッチング素子の他方をＯＮ／ＯＦＦ制御するこ
とにより昇降圧チョッパ回路を昇圧回路と降圧回路とに
切り替えて作動させる制御回路とを備えたものである。
【０００６】制御回路を、出力電圧検出回路で検出され
た出力電圧と基準電圧との差分を増幅する誤差アンプ
と、誤差アンプの出力をオフセットするオフセット回路
と、誤差アンプの出力及びオフセット回路の出力の一方
を所定の三角波電圧と比較してパルス幅変調する第１の
ＰＷＭコンパレータと、第１のＰＷＭコンパレータの出
力に基づいて第１のスイッチング素子を駆動する第１の
駆動回路と、誤差アンプの出力及びオフセット回路の出
力の他方を前記所定の三角波電圧と比較してパルス幅変
調する第２のＰＷＭコンパレータと、第２のＰＷＭコン
パレータの出力に基づいて第２のスイッチング素子を駆
動する第２の駆動回路とから形成し、オフセット回路が
前記所定の三角波電圧の振幅以上のオフセット量を有す
るように構成することができる。
た出力電圧と基準電圧との差分を増幅する誤差アンプ
と、誤差アンプの出力をオフセットするオフセット回路
と、誤差アンプの出力及びオフセット回路の出力の一方
を所定の三角波電圧と比較してパルス幅変調する第１の
ＰＷＭコンパレータと、第１のＰＷＭコンパレータの出
力に基づいて第１のスイッチング素子を駆動する第１の
駆動回路と、誤差アンプの出力及びオフセット回路の出
力の他方を前記所定の三角波電圧と比較してパルス幅変
調する第２のＰＷＭコンパレータと、第２のＰＷＭコン
パレータの出力に基づいて第２のスイッチング素子を駆
動する第２の駆動回路とから形成し、オフセット回路が
前記所定の三角波電圧の振幅以上のオフセット量を有す
るように構成することができる。
【０００７】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。 実施の形態１．図１にこの実施の形態１に係る電源回路
の構成を示す。入力側の正端子と出力側の正端子との間
にトランジスタＴｒ１、リアクトルＬ１及びダイオード
Ｄ２が直列に接続され、トランジスタＴｒ１及びリアク
トルＬ１の接続点とグラウンドとの間にダイオードＤ１
が、リアクトルＬ１及びダイオードＤ２の接続点とグラ
ウンドとの間にトランジスタＴｒ２がそれぞれ接続され
ている。また、入力側の正端子と負端子との間に第１の
コンデンサＣ１が、出力側の正端子と負端子との間に第
２のコンデンサＣ２がそれぞれ接続されている。これら
トランジスタＴｒ１，Ｔｒ２、リアクトルＬ１、ダイオ
ードＤ１，Ｄ２、第１及び第２のコンデンサＣ１及びＣ
２により昇降圧チョッパ回路が構成されている。トラン
ジスタＴｒ１及びＴｒ２が、それぞれこの発明の第１及
び第２のスイッチング素子を形成している。
付図面に基づいて説明する。 実施の形態１．図１にこの実施の形態１に係る電源回路
の構成を示す。入力側の正端子と出力側の正端子との間
にトランジスタＴｒ１、リアクトルＬ１及びダイオード
Ｄ２が直列に接続され、トランジスタＴｒ１及びリアク
トルＬ１の接続点とグラウンドとの間にダイオードＤ１
が、リアクトルＬ１及びダイオードＤ２の接続点とグラ
ウンドとの間にトランジスタＴｒ２がそれぞれ接続され
ている。また、入力側の正端子と負端子との間に第１の
コンデンサＣ１が、出力側の正端子と負端子との間に第
２のコンデンサＣ２がそれぞれ接続されている。これら
トランジスタＴｒ１，Ｔｒ２、リアクトルＬ１、ダイオ
ードＤ１，Ｄ２、第１及び第２のコンデンサＣ１及びＣ
２により昇降圧チョッパ回路が構成されている。トラン
ジスタＴｒ１及びＴｒ２が、それぞれこの発明の第１及
び第２のスイッチング素子を形成している。
【０００８】出力側の正端子と負端子との間には出力電
圧検出回路を形成する抵抗Ｒ１及びＲ２が直列に接続さ
れ、これら抵抗Ｒ１及びＲ２の接続点に誤差アンプ１の
正入力端子が、基準電源Ｅ１に抵抗Ｒ３を介して誤差ア
ンプ１の負入力端子がそれぞれ接続されている。誤差ア
ンプ１の出力端子には抵抗Ｒ４を介して減算回路４の正
入力端子が接続され、この減算回路４の負入力端子には
抵抗Ｒ５を介してオフセット電源Ｅ２が接続されてい
る。減算回路４の出力端子は第１のＰＷＭコンパレータ
５の負入力端子に接続され、第１のＰＷＭコンパレータ
５の出力端子は第１の駆動回路６を介して第１のスイッ
チング素子であるトランジスタＴｒ１のベースに接続さ
れている。また、誤差アンプ１の出力端子は第２のＰＷ
Ｍコンパレータ７の負入力端子に接続され、第２のＰＷ
Ｍコンパレータ７の出力端子は第２の駆動回路８を介し
て第２のスイッチング素子であるトランジスタＴｒ２の
ベースに接続されている。第１及び第２のＰＷＭコンパ
レータ５及び７の正入力端子には、共通の三角波電圧Ｖ
ｔが入力される。なお、減算回路４、オフセット電源Ｅ
２、抵抗Ｒ４及びＲ５等によりこの発明のオフセット回
路が形成されている。
圧検出回路を形成する抵抗Ｒ１及びＲ２が直列に接続さ
れ、これら抵抗Ｒ１及びＲ２の接続点に誤差アンプ１の
正入力端子が、基準電源Ｅ１に抵抗Ｒ３を介して誤差ア
ンプ１の負入力端子がそれぞれ接続されている。誤差ア
ンプ１の出力端子には抵抗Ｒ４を介して減算回路４の正
入力端子が接続され、この減算回路４の負入力端子には
抵抗Ｒ５を介してオフセット電源Ｅ２が接続されてい
る。減算回路４の出力端子は第１のＰＷＭコンパレータ
５の負入力端子に接続され、第１のＰＷＭコンパレータ
５の出力端子は第１の駆動回路６を介して第１のスイッ
チング素子であるトランジスタＴｒ１のベースに接続さ
れている。また、誤差アンプ１の出力端子は第２のＰＷ
Ｍコンパレータ７の負入力端子に接続され、第２のＰＷ
Ｍコンパレータ７の出力端子は第２の駆動回路８を介し
て第２のスイッチング素子であるトランジスタＴｒ２の
ベースに接続されている。第１及び第２のＰＷＭコンパ
レータ５及び７の正入力端子には、共通の三角波電圧Ｖ
ｔが入力される。なお、減算回路４、オフセット電源Ｅ
２、抵抗Ｒ４及びＲ５等によりこの発明のオフセット回
路が形成されている。
【０００９】次に、この実施の形態１に係る電源回路の
動作について図２のタイミングチャートを参照して説明
する。昇降圧チョッパ回路の入力側の正端子と負端子と
の間に入力電圧が印加され、出力側の正端子と負端子と
の間に出力電圧が形成されると、この出力電圧は抵抗Ｒ
１及びＲ２で分圧されて誤差アンプ１に入力され、ここ
で基準電源Ｅ１による所定の電圧との差分がとられると
共にその差分が増幅されて出力される。誤差アンプ１の
出力Ｖｂは、第２のＰＷＭコンパレータ７に入力し、三
角波電圧Ｖｔとの比較に基づいてパルス幅変調され、ト
ランジスタＴｒ２に対する駆動指令信号Ｓ２として第２
の駆動回路８に入力される。
動作について図２のタイミングチャートを参照して説明
する。昇降圧チョッパ回路の入力側の正端子と負端子と
の間に入力電圧が印加され、出力側の正端子と負端子と
の間に出力電圧が形成されると、この出力電圧は抵抗Ｒ
１及びＲ２で分圧されて誤差アンプ１に入力され、ここ
で基準電源Ｅ１による所定の電圧との差分がとられると
共にその差分が増幅されて出力される。誤差アンプ１の
出力Ｖｂは、第２のＰＷＭコンパレータ７に入力し、三
角波電圧Ｖｔとの比較に基づいてパルス幅変調され、ト
ランジスタＴｒ２に対する駆動指令信号Ｓ２として第２
の駆動回路８に入力される。
【００１０】一方、誤差アンプ１の出力Ｖｂは、減算回
路４に入力し、ここでオフセット電源Ｅ２による所定の
電圧Ｖ１だけ減算される。減算回路４の出力Ｖａは、第
１のＰＷＭコンパレータ５に入力し、三角波電圧Ｖｔと
の比較に基づいてパルス幅変調され、トランジスタＴｒ
１に対する駆動指令信号Ｓ１として第１の駆動回路６に
入力される。
路４に入力し、ここでオフセット電源Ｅ２による所定の
電圧Ｖ１だけ減算される。減算回路４の出力Ｖａは、第
１のＰＷＭコンパレータ５に入力し、三角波電圧Ｖｔと
の比較に基づいてパルス幅変調され、トランジスタＴｒ
１に対する駆動指令信号Ｓ１として第１の駆動回路６に
入力される。
【００１１】第１及び第２の駆動回路６及び８は、それ
ぞれ駆動指令信号Ｓ１及びＳ２に基づいてトランジスタ
Ｔｒ１及びＴｒ２をＯＮ／ＯＦＦ制御する。ここで、図
２に示されるように、オフセット電源Ｅ２による所定の
電圧Ｖ１は、第１及び第２のＰＷＭコンパレータ５及び
７に共通して供給される三角波電圧Ｖｔの振幅に相当し
ている。すなわち、第１のＰＷＭコンパレータ５に入力
される減算回路４の出力Ｖａは第２のＰＷＭコンパレー
タ７に入力される誤差アンプ１の出力Ｖｂよりも電圧Ｖ
１だけ低いものとなっている。このため、トランジスタ
Ｔｒ１がデューティ比１００％でＯＮのときにのみトラ
ンジスタＴｒ２がＯＮ／ＯＦＦを繰り返し、またトラン
ジスタＴｒ２がデューティ比１００％でＯＦＦのときに
のみトランジスタＴｒ１がＯＮ／ＯＦＦを繰り返すよう
になっている。
ぞれ駆動指令信号Ｓ１及びＳ２に基づいてトランジスタ
Ｔｒ１及びＴｒ２をＯＮ／ＯＦＦ制御する。ここで、図
２に示されるように、オフセット電源Ｅ２による所定の
電圧Ｖ１は、第１及び第２のＰＷＭコンパレータ５及び
７に共通して供給される三角波電圧Ｖｔの振幅に相当し
ている。すなわち、第１のＰＷＭコンパレータ５に入力
される減算回路４の出力Ｖａは第２のＰＷＭコンパレー
タ７に入力される誤差アンプ１の出力Ｖｂよりも電圧Ｖ
１だけ低いものとなっている。このため、トランジスタ
Ｔｒ１がデューティ比１００％でＯＮのときにのみトラ
ンジスタＴｒ２がＯＮ／ＯＦＦを繰り返し、またトラン
ジスタＴｒ２がデューティ比１００％でＯＦＦのときに
のみトランジスタＴｒ１がＯＮ／ＯＦＦを繰り返すよう
になっている。
【００１２】トランジスタＴｒ１がデューティ比１００
％でＯＮのときにトランジスタＴｒ２がＯＮすると、第
１のコンデンサＣ１の正極からトランジスタＴｒ１、リ
アクトルＬ１及びトランジスタＴｒ２を介して第１のコ
ンデンサＣ１の負極へと電流が流れてリアクトルＬ１に
エネルギーが蓄積され、トランジスタＴｒ２がＯＦＦに
なると、リアクトルＬ１からダイオードＤ２、第２のコ
ンデンサＣ２及びダイオードＤ１を経てリアクトルＬ１
へと電流が流れてリアクトルＬ１のエネルギーが第２の
コンデンサＣ２に移動する。すなわち、昇降圧チョッパ
回路は昇圧回路として動作する。
％でＯＮのときにトランジスタＴｒ２がＯＮすると、第
１のコンデンサＣ１の正極からトランジスタＴｒ１、リ
アクトルＬ１及びトランジスタＴｒ２を介して第１のコ
ンデンサＣ１の負極へと電流が流れてリアクトルＬ１に
エネルギーが蓄積され、トランジスタＴｒ２がＯＦＦに
なると、リアクトルＬ１からダイオードＤ２、第２のコ
ンデンサＣ２及びダイオードＤ１を経てリアクトルＬ１
へと電流が流れてリアクトルＬ１のエネルギーが第２の
コンデンサＣ２に移動する。すなわち、昇降圧チョッパ
回路は昇圧回路として動作する。
【００１３】一方、トランジスタＴｒ２がデューティ比
１００％でＯＦＦのときにトランジスタＴｒ１がＯＮす
ると、第１のコンデンサＣ１の正極からトランジスタＴ
ｒ１、リアクトルＬ１、ダイオードＤ２及び第２のコン
デンサＣ２を介して第１のコンデンサＣ１の負極へと電
流が流れ、トランジスタＴｒ１がＯＦＦになると、リア
クトルＬ１からダイオードＤ２、第２のコンデンサＣ２
及びダイオードＤ１を経てリアクトルＬ１へと電流が流
れる降圧回路として動作する。
１００％でＯＦＦのときにトランジスタＴｒ１がＯＮす
ると、第１のコンデンサＣ１の正極からトランジスタＴ
ｒ１、リアクトルＬ１、ダイオードＤ２及び第２のコン
デンサＣ２を介して第１のコンデンサＣ１の負極へと電
流が流れ、トランジスタＴｒ１がＯＦＦになると、リア
クトルＬ１からダイオードＤ２、第２のコンデンサＣ２
及びダイオードＤ１を経てリアクトルＬ１へと電流が流
れる降圧回路として動作する。
【００１４】このように、昇降圧チョッパ回路を昇圧回
路と降圧回路とに分けて動作させるので、従来のように
二つのトランジスタＴｒ１及びＴｒ２を同時にＯＮ／Ｏ
ＦＦさせる場合よりも、リアクトルＬ１を流れる電流の
平均値が少なくて済み、効率が向上する。その結果、使
用するリアクトル、トランジスタ及びダイオード等を小
型化することができる。
路と降圧回路とに分けて動作させるので、従来のように
二つのトランジスタＴｒ１及びＴｒ２を同時にＯＮ／Ｏ
ＦＦさせる場合よりも、リアクトルＬ１を流れる電流の
平均値が少なくて済み、効率が向上する。その結果、使
用するリアクトル、トランジスタ及びダイオード等を小
型化することができる。
【００１５】実施の形態２．図１に示した実施の形態１
に係る電源回路においては、誤差アンプ１の出力Ｖｂか
ら減算回路４により電圧Ｖ１だけ減算してトランジスタ
Ｔｒ１に対する電圧信号Ｖａを作成し、これらの信号Ｖ
ａ及びＶｂをそれぞれ第１及び第２のＰＷＭコンパレー
タ５及び７に入力させたが、図３に示されるように、誤
差アンプ１の出力を第１のＰＷＭコンパレータ５に入力
し、誤差アンプ１の出力に電圧Ｖ１を加算した電圧信号
を第２のＰＷＭコンパレータ７に入力するように構成し
てもよい。誤差アンプ１の出力が加算回路９に入力し、
ここでオフセット電源Ｅ２による所定の電圧Ｖ１だけ加
算された後、第２のＰＷＭコンパレータ７に入力され
る。このように構成しても、実施の形態１と全く同様の
効果が得られる。
に係る電源回路においては、誤差アンプ１の出力Ｖｂか
ら減算回路４により電圧Ｖ１だけ減算してトランジスタ
Ｔｒ１に対する電圧信号Ｖａを作成し、これらの信号Ｖ
ａ及びＶｂをそれぞれ第１及び第２のＰＷＭコンパレー
タ５及び７に入力させたが、図３に示されるように、誤
差アンプ１の出力を第１のＰＷＭコンパレータ５に入力
し、誤差アンプ１の出力に電圧Ｖ１を加算した電圧信号
を第２のＰＷＭコンパレータ７に入力するように構成し
てもよい。誤差アンプ１の出力が加算回路９に入力し、
ここでオフセット電源Ｅ２による所定の電圧Ｖ１だけ加
算された後、第２のＰＷＭコンパレータ７に入力され
る。このように構成しても、実施の形態１と全く同様の
効果が得られる。
【００１６】なお、上述した実施の形態１及び２におい
て、オフセット電源Ｅ２によるオフセット電圧を三角波
電圧Ｖｔの振幅に相当するものとしたが、三角波電圧Ｖ
ｔの振幅以上の電圧であれば、実施の形態１及び２と同
様に、昇降圧チョッパ回路を昇圧回路と降圧回路とに分
けて動作させることが可能となる。
て、オフセット電源Ｅ２によるオフセット電圧を三角波
電圧Ｖｔの振幅に相当するものとしたが、三角波電圧Ｖ
ｔの振幅以上の電圧であれば、実施の形態１及び２と同
様に、昇降圧チョッパ回路を昇圧回路と降圧回路とに分
けて動作させることが可能となる。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、昇降圧チョッパ回路からの出力電圧と基準電圧との
差分に基づいて第１及び第２のスイッチング素子の一方
をＯＮ／ＯＦＦ制御すると共にその差分をオフセットし
た値に基づいて第１及び第２のスイッチング素子の他方
をＯＮ／ＯＦＦ制御することにより昇降圧チョッパ回路
を昇圧回路と降圧回路とに切り替えて作動させるように
したので、リアクトルに流れる電流の平均値、ピーク値
が小さくなり、回路に用いられるリアクトル、トランジ
スタ、ダイオード等の小型化が可能になると共に損失の
低減により効率の向上がなされる。
ば、昇降圧チョッパ回路からの出力電圧と基準電圧との
差分に基づいて第１及び第２のスイッチング素子の一方
をＯＮ／ＯＦＦ制御すると共にその差分をオフセットし
た値に基づいて第１及び第２のスイッチング素子の他方
をＯＮ／ＯＦＦ制御することにより昇降圧チョッパ回路
を昇圧回路と降圧回路とに切り替えて作動させるように
したので、リアクトルに流れる電流の平均値、ピーク値
が小さくなり、回路に用いられるリアクトル、トランジ
スタ、ダイオード等の小型化が可能になると共に損失の
低減により効率の向上がなされる。
【００１８】また、第１及び第２のスイッチング素子に
対応してフィードバックする信号にオフセットを持たせ
ることで昇圧回路と降圧回路とを切り替えているため、
昇圧回路と降圧回路との間の移行が連続的に行われ、移
行時に出力電圧の変化が発生しないという効果がある。
対応してフィードバックする信号にオフセットを持たせ
ることで昇圧回路と降圧回路とを切り替えているため、
昇圧回路と降圧回路との間の移行が連続的に行われ、移
行時に出力電圧の変化が発生しないという効果がある。
【図１】この発明の実施の形態１に係る電源回路の構成
を示す回路図である。
を示す回路図である。
【図２】実施の形態１に係る電源回路の動作を示すタイ
ミングチャートである。
ミングチャートである。
【図３】実施の形態２に係る電源回路の要部を示す回路
図である。
図である。
【図４】従来の昇降圧チョッパ回路を示す回路図であ
る。
る。
１ 誤差アンプ ４ 減算回路 ５ 第１のＰＷＭコンパレータ ６ 第１の駆動回路 ７ 第２のＰＷＭコンパレータ ８ 第２の駆動回路 ９ 加算回路 Ｔｒ１，Ｔｒ２ トランジスタ Ｌ１ リアクトル Ｃ１，Ｃ２ コンデンサ Ｒ１〜Ｒ５ 抵抗 Ｄ１，Ｄ２ ダイオード
Claims (2)
- 【請求項１】 第１及び第２のスイッチング素子を有す
る昇降圧チョッパ回路と、 前記昇降圧チョッパ回路からの出力電圧を検出する出力
電圧検出回路と、 前記出力電圧検出回路で検出された出力電圧と基準電圧
との差分に基づいて第１及び第２のスイッチング素子の
一方をＯＮ／ＯＦＦ制御すると共に前記差分をオフセッ
トした値に基づいて第１及び第２のスイッチング素子の
他方をＯＮ／ＯＦＦ制御することにより前記昇降圧チョ
ッパ回路を昇圧回路と降圧回路とに切り替えて作動させ
る制御回路とを備えたことを特徴とする電源回路。 - 【請求項２】 前記制御回路は、 前記出力電圧検出回路で検出された出力電圧と基準電圧
との差分を増幅する誤差アンプと、 前記誤差アンプの出力をオフセットするオフセット回路
と、 前記誤差アンプの出力及び前記オフセット回路の出力の
一方を所定の三角波電圧と比較してパルス幅変調する第
１のＰＷＭコンパレータと、 前記第１のＰＷＭコンパレータの出力に基づいて第１の
スイッチング素子を駆動する第１の駆動回路と、 前記誤差アンプの出力及び前記オフセット回路の出力の
他方を前記所定の三角波電圧と比較してパルス幅変調す
る第２のＰＷＭコンパレータと、 前記第２のＰＷＭコンパレータの出力に基づいて第２の
スイッチング素子を駆動する第２の駆動回路とを備え、
前記オフセット回路は前記所定の三角波電圧の振幅以上
のオフセット量を有する請求項１に記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096289A JPH11299229A (ja) | 1998-04-08 | 1998-04-08 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096289A JPH11299229A (ja) | 1998-04-08 | 1998-04-08 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11299229A true JPH11299229A (ja) | 1999-10-29 |
Family
ID=14160930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10096289A Pending JPH11299229A (ja) | 1998-04-08 | 1998-04-08 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11299229A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268900A (ja) * | 2000-03-22 | 2001-09-28 | Masayuki Hattori | 双方向型昇降圧チョッパ回路 |
| US7268525B2 (en) * | 2005-09-30 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Buck-boost converter |
| JP2008218436A (ja) * | 2008-06-18 | 2008-09-18 | Hitachi Appliances Inc | 電磁誘導加熱装置 |
| US7560911B2 (en) | 2006-11-21 | 2009-07-14 | Ricoh Company, Ltd. | Step-up/step-down switching regulator |
| JP2009189119A (ja) * | 2008-02-05 | 2009-08-20 | Mitsumi Electric Co Ltd | 直流電源装置、ｌｅｄ駆動用電源装置および電源駆動用半導体集積回路 |
| JP2013236435A (ja) * | 2012-05-08 | 2013-11-21 | Mitsubishi Electric Corp | 昇降圧ｄｃ／ｄｃコンバータ |
| JP2014075967A (ja) * | 2012-09-21 | 2014-04-24 | Analog Devices Inc | ウィンドウレスｈブリッジ・バックブースト・スイッチング・コンバータ |
-
1998
- 1998-04-08 JP JP10096289A patent/JPH11299229A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268900A (ja) * | 2000-03-22 | 2001-09-28 | Masayuki Hattori | 双方向型昇降圧チョッパ回路 |
| US7268525B2 (en) * | 2005-09-30 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Buck-boost converter |
| US7560911B2 (en) | 2006-11-21 | 2009-07-14 | Ricoh Company, Ltd. | Step-up/step-down switching regulator |
| JP2009189119A (ja) * | 2008-02-05 | 2009-08-20 | Mitsumi Electric Co Ltd | 直流電源装置、ｌｅｄ駆動用電源装置および電源駆動用半導体集積回路 |
| JP2008218436A (ja) * | 2008-06-18 | 2008-09-18 | Hitachi Appliances Inc | 電磁誘導加熱装置 |
| JP2013236435A (ja) * | 2012-05-08 | 2013-11-21 | Mitsubishi Electric Corp | 昇降圧ｄｃ／ｄｃコンバータ |
| JP2014075967A (ja) * | 2012-09-21 | 2014-04-24 | Analog Devices Inc | ウィンドウレスｈブリッジ・バックブースト・スイッチング・コンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI282657B (en) | Power supply having efficient low power standby mode and controlling method thereof | |
| JP4498037B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路を備えた半導体装置 | |
| JP4836624B2 (ja) | スイッチングレギュレータ | |
| JP4312000B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| US8436601B2 (en) | DC-DC converter with automatic inductor detection for efficiency optimization | |
| JP4440869B2 (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| US8274268B2 (en) | Switching voltage regulator, control circuit and method thereof | |
| US9350347B2 (en) | Level shift circuit and DC-DC converter for using the same | |
| CN100494767C (zh) | 一种具有输出开路保护功能的串联led驱动控制系统 | |
| US5914591A (en) | Switching power supply | |
| JP3300683B2 (ja) | スイッチング電源 | |
| JP4775044B2 (ja) | スイッチングレギュレータ | |
| CN105515378A (zh) | 滞后控制dc/dc转换器设备和其操作方法 | |
| US6469483B2 (en) | PWM control circuit for DC-DC converter | |
| KR20070110997A (ko) | 스위치 구동장치, 이를 사용하는 하프 브릿지 컨버터 및 그구동방법 | |
| JPH11299229A (ja) | 電源回路 | |
| JPH10243642A (ja) | スイッチング電源装置 | |
| JPH1175367A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20150016157A1 (en) | Constant switching frequency discontinuous current mode average output current control scheme | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
| JP2005210820A (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| US6094035A (en) | Amplifying power converter circuits | |
| US11973425B2 (en) | Ramp generation in buck converters | |
| KR102557708B1 (ko) | 벅-부스트 컨버터 구동 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |