JPH11298317A - 計数装置、静電容量型センサ及び周波数差測定装置 - Google Patents
計数装置、静電容量型センサ及び周波数差測定装置Info
- Publication number
- JPH11298317A JPH11298317A JP10102676A JP10267698A JPH11298317A JP H11298317 A JPH11298317 A JP H11298317A JP 10102676 A JP10102676 A JP 10102676A JP 10267698 A JP10267698 A JP 10267698A JP H11298317 A JPH11298317 A JP H11298317A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- counting
- gate signal
- circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【課題】 計数装置において、入力パルス数の周波数を
２倍にしたり、ゲート時間を２倍にすることなく２倍の
精度を得ること。 【解決手段】 発振出力をカウンタ１２によりパルスの
立上り又は立下り毎に２づつ計数する。ゲート信号の立
上り，立下り時点の発振出力の論理値によって、ゲート
期間内の立上り及び立下りの回数に等しくなるように、
０又は±１の補正信号を生成する。そしてカウンタ１２
の計数値を補正回路１３で補正する。こうすれば発振周
波数やゲート時間を２倍にすることなく、２倍の精度で
計数することができる。
２倍にしたり、ゲート時間を２倍にすることなく２倍の
精度を得ること。 【解決手段】 発振出力をカウンタ１２によりパルスの
立上り又は立下り毎に２づつ計数する。ゲート信号の立
上り，立下り時点の発振出力の論理値によって、ゲート
期間内の立上り及び立下りの回数に等しくなるように、
０又は±１の補正信号を生成する。そしてカウンタ１２
の計数値を補正回路１３で補正する。こうすれば発振周
波数やゲート時間を２倍にすることなく、２倍の精度で
計数することができる。
Description
【０００１】
【発明の属する技術分野】本発明は入力されたパルス数
を計数する計数装置及びこれを用いた静電容量型センサ
と周波数差測定装置に関するものである。
を計数する計数装置及びこれを用いた静電容量型センサ
と周波数差測定装置に関するものである。
【０００２】
【従来の技術】図８は一般的な計数回路の一例を示して
いる。図８においてＣＲ発振器１０１は抵抗Ｒ０，コン
デンサＣ０が接続され、その時定数で定まる発振周波数
で発振する発振器であり、その波形整形出力がカウンタ
１０２に加えられる。カウンタ１０２にはゲート信号発
生回路１０３から一定時間幅のゲート信号が与えられて
おり、ゲート信号がＨレベルのときに発振出力を計数し
て出力回路１０４より出力するものである。このような
計数回路は容量の変化を測定する容量測定装置等に用い
られる。このような計数装置では、カウンタ１０２は発
振パルスの立上り（又は立下り）毎に計数値が１づつ歩
進する。
いる。図８においてＣＲ発振器１０１は抵抗Ｒ０，コン
デンサＣ０が接続され、その時定数で定まる発振周波数
で発振する発振器であり、その波形整形出力がカウンタ
１０２に加えられる。カウンタ１０２にはゲート信号発
生回路１０３から一定時間幅のゲート信号が与えられて
おり、ゲート信号がＨレベルのときに発振出力を計数し
て出力回路１０４より出力するものである。このような
計数回路は容量の変化を測定する容量測定装置等に用い
られる。このような計数装置では、カウンタ１０２は発
振パルスの立上り（又は立下り）毎に計数値が１づつ歩
進する。
【０００３】
【発明が解決しようとする課題】このような計数装置や
容量測定装置において容量の変化の精度を２倍向上させ
るためには、ＣＲ発振器の発振周波数を２倍とするか、
又はゲート信号のゲート開放時間を２倍とする必要があ
る。しかし周波数を２倍にすると回路全体の消費電流が
増加するという欠点がある。又ゲート開放の時間を２倍
とすれば、測定結果を得るまでの時間が２倍になってし
まうという問題点があった。
容量測定装置において容量の変化の精度を２倍向上させ
るためには、ＣＲ発振器の発振周波数を２倍とするか、
又はゲート信号のゲート開放時間を２倍とする必要があ
る。しかし周波数を２倍にすると回路全体の消費電流が
増加するという欠点がある。又ゲート開放の時間を２倍
とすれば、測定結果を得るまでの時間が２倍になってし
まうという問題点があった。
【０００４】本発明はこのような従来の問題点に着目し
てなされたものであって、発振周波数や測定時間を変化
させることなく２倍の測定精度を得るようにした計数装
置、及びこれを用いた静電容量型センサと周波数差測定
装置を提供することを目的とする。
てなされたものであって、発振周波数や測定時間を変化
させることなく２倍の測定精度を得るようにした計数装
置、及びこれを用いた静電容量型センサと周波数差測定
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本願の請求項１の発明
は、入力されるパルス数を計数する計数装置であって、
所定時間幅のゲート信号を発生するゲート信号発生回路
と、前記ゲート信号発生回路から出力されるゲート信号
が所定の論理値の間に入力パルスの立上り又は立下りを
２づつ計数するカウンタと、前記カウンタの計数開始及
び計数終了の時点での前記入力パルスの論理値によって
ゲート期間内の入力パルスの立上り及び立下り数に等し
くなるように前記カウンタの計数値を補正する補正手段
と、を有することを特徴とするものである。
は、入力されるパルス数を計数する計数装置であって、
所定時間幅のゲート信号を発生するゲート信号発生回路
と、前記ゲート信号発生回路から出力されるゲート信号
が所定の論理値の間に入力パルスの立上り又は立下りを
２づつ計数するカウンタと、前記カウンタの計数開始及
び計数終了の時点での前記入力パルスの論理値によって
ゲート期間内の入力パルスの立上り及び立下り数に等し
くなるように前記カウンタの計数値を補正する補正手段
と、を有することを特徴とするものである。
【０００６】本願の請求項２の発明は、コンデンサの静
電容量により発振周波数を変化させる発振回路と、所定
時間幅のゲート信号を発生するゲート信号発生回路と、
前記ゲート信号発生回路から出力されるゲート信号が所
定の論理値の間に前記発振回路より出力される入力パル
スの立上り又は立下りを２づつ計数するカウンタと、前
記カウンタの計数開始及び計数終了の時点での前記入力
パルスの論理値によってゲート期間内の入力パルスの立
上り及び立下り数に等しくなるように前記カウンタの計
数値を補正する補正手段と、を有することを特徴とする
ものである。
電容量により発振周波数を変化させる発振回路と、所定
時間幅のゲート信号を発生するゲート信号発生回路と、
前記ゲート信号発生回路から出力されるゲート信号が所
定の論理値の間に前記発振回路より出力される入力パル
スの立上り又は立下りを２づつ計数するカウンタと、前
記カウンタの計数開始及び計数終了の時点での前記入力
パルスの論理値によってゲート期間内の入力パルスの立
上り及び立下り数に等しくなるように前記カウンタの計
数値を補正する補正手段と、を有することを特徴とする
ものである。
【０００７】本願の請求項３の発明は、第１，第２の発
振パルスの周波数差を測定する周波数差測定装置であっ
て、前記第１の発振パルスの立上り又は立下り毎に２づ
つアップカウントし、前記第２の発振パルスの立上り又
は立下り毎に２づつダウンカウントするアップダウンカ
ウンタと、前記アップダウンカウンタのアップカウント
の計数開始及び終了の時点での前記第１の発振パルスの
論理値によってアップカウントのゲート期間内の入力パ
ルスの立上り及び立下り数に等しくなるように前記アッ
プダウンカウンタのアップカウントの計数値を補正する
と共に、前記アップダウンカウンタのダウンカウントの
計数開始及び終了の時点での前記第２の発振パルスの論
理値によってダウンカウントのゲート期間内の入力パル
スの立上り及び立下り数に等しくなるように前記アップ
ダウンカウンタのダウンカウントの計数値を補正する補
正手段と、を有することを特徴とするものである。
振パルスの周波数差を測定する周波数差測定装置であっ
て、前記第１の発振パルスの立上り又は立下り毎に２づ
つアップカウントし、前記第２の発振パルスの立上り又
は立下り毎に２づつダウンカウントするアップダウンカ
ウンタと、前記アップダウンカウンタのアップカウント
の計数開始及び終了の時点での前記第１の発振パルスの
論理値によってアップカウントのゲート期間内の入力パ
ルスの立上り及び立下り数に等しくなるように前記アッ
プダウンカウンタのアップカウントの計数値を補正する
と共に、前記アップダウンカウンタのダウンカウントの
計数開始及び終了の時点での前記第２の発振パルスの論
理値によってダウンカウントのゲート期間内の入力パル
スの立上り及び立下り数に等しくなるように前記アップ
ダウンカウンタのダウンカウントの計数値を補正する補
正手段と、を有することを特徴とするものである。
【０００８】
【発明の実施の形態】図１は本発明の第１の実施の形態
による計数装置及びこれを用いた静電容量型センサを示
している。ＣＲ発振器１１はコンデンサＣ１及び抵抗Ｒ
１が接続され、その時定数に基づく発振周波数で発振す
る発振器であり、その発振出力は波形整形されてカウン
タ１２及び補正回路１３に与えられる。又カウンタ１
２，補正回路１３にはゲート信号発生回路１４からのゲ
ート信号が与えられている。カウンタ１２はゲート信号
発生回路１４のゲート信号が所定の論理値、例えばＨレ
ベルのときにＣＲ発振器１１の発振出力の立上り毎に＋
２を計数するカウンタであり、初期値は０としてもよ
く、又所定の設定値を設定できるプリセットカウンタを
用いてもよい。カウンタ１２の計数値は補正手段である
補正回路１３に与えられる。
による計数装置及びこれを用いた静電容量型センサを示
している。ＣＲ発振器１１はコンデンサＣ１及び抵抗Ｒ
１が接続され、その時定数に基づく発振周波数で発振す
る発振器であり、その発振出力は波形整形されてカウン
タ１２及び補正回路１３に与えられる。又カウンタ１
２，補正回路１３にはゲート信号発生回路１４からのゲ
ート信号が与えられている。カウンタ１２はゲート信号
発生回路１４のゲート信号が所定の論理値、例えばＨレ
ベルのときにＣＲ発振器１１の発振出力の立上り毎に＋
２を計数するカウンタであり、初期値は０としてもよ
く、又所定の設定値を設定できるプリセットカウンタを
用いてもよい。カウンタ１２の計数値は補正手段である
補正回路１３に与えられる。
【０００９】補正回路１３は図２にそのブロック図を示
すように、発振パルスを入力とするラッチ回路２１，２
２が設けられる。ゲート信号はラッチ回路２１，２２に
ラッチのタイミングの信号として直接又はインバータ２
３を介して与えられる。ラッチ回路２１はゲート信号の
立上り時点、ラッチ回路２２はゲート信号の立下り時点
のレベルを保持するもので、それらの出力は組合せ回路
２４に与えられる。組合せ回路２４は２つのラッチ回路
２１，２２の出力の論理レベルによってカウンタ１２の
計数値を補正するための補正信号を出力するものであ
り、補正信号は加減算回路２５に与えられる。加減算回
路２５はカウンタ１２の計数値から補正値を加算又は減
算することによって補正するものである。この補正値は
表１に真理値表を示すように、計数値がゲート期間内の
立上り及び立下り数と等しくなるように、２つのラッチ
回路の出力によって０又は±１の補正値となる。
すように、発振パルスを入力とするラッチ回路２１，２
２が設けられる。ゲート信号はラッチ回路２１，２２に
ラッチのタイミングの信号として直接又はインバータ２
３を介して与えられる。ラッチ回路２１はゲート信号の
立上り時点、ラッチ回路２２はゲート信号の立下り時点
のレベルを保持するもので、それらの出力は組合せ回路
２４に与えられる。組合せ回路２４は２つのラッチ回路
２１，２２の出力の論理レベルによってカウンタ１２の
計数値を補正するための補正信号を出力するものであ
り、補正信号は加減算回路２５に与えられる。加減算回
路２５はカウンタ１２の計数値から補正値を加算又は減
算することによって補正するものである。この補正値は
表１に真理値表を示すように、計数値がゲート期間内の
立上り及び立下り数と等しくなるように、２つのラッチ
回路の出力によって０又は±１の補正値となる。
【表１】
【００１０】次にこの実施の形態の動作についてタイム
チャートを用いて説明する。図３（ａ）はＣＲ発振器１
１より出力される波形整形された発振信号を示してお
り、図３（ｂ）はゲート信号発生回路１４が発生したゲ
ート信号とする。カウンタ１２はゲート信号が例えばＨ
レベルの間に発振パルスを計数し、その立上り毎に＋２
計数するため、図３（ａ），（ｂ）に示す例では計数開
始時刻ｔ1 に計数値を「０」とすると、計数の終了時刻
ｔ2 にカウンタ１２は「１４」を計数する。ここでもし
ゲート信号の時間幅を同一としてＣＲ発振器１１の発振
周波数を２倍とすると、図３（ｃ）に示す発振パルスが
得られる。従ってカウンタが単に立上り毎に＋１計数す
るならば「１５」が計数されることとなる。この例では
ゲート信号の立上りの時点ｔ1 では図３（ａ）に示す発
振パルスはＨレベル、ゲート信号の立下り時点では発振
パルスはＬレベルとなっている。従って表１に示す真理
値表に従って補正値として＋１が得られ、前述したカウ
ンタ１２の計数値「１４」に１を加減算回路２５で加え
ることによって計数値「１５」が得られる。こうすれば
発振の周波数を図３（ｃ）に示すように２倍とした場合
と同一の精度の測定結果が得られる。
チャートを用いて説明する。図３（ａ）はＣＲ発振器１
１より出力される波形整形された発振信号を示してお
り、図３（ｂ）はゲート信号発生回路１４が発生したゲ
ート信号とする。カウンタ１２はゲート信号が例えばＨ
レベルの間に発振パルスを計数し、その立上り毎に＋２
計数するため、図３（ａ），（ｂ）に示す例では計数開
始時刻ｔ1 に計数値を「０」とすると、計数の終了時刻
ｔ2 にカウンタ１２は「１４」を計数する。ここでもし
ゲート信号の時間幅を同一としてＣＲ発振器１１の発振
周波数を２倍とすると、図３（ｃ）に示す発振パルスが
得られる。従ってカウンタが単に立上り毎に＋１計数す
るならば「１５」が計数されることとなる。この例では
ゲート信号の立上りの時点ｔ1 では図３（ａ）に示す発
振パルスはＨレベル、ゲート信号の立下り時点では発振
パルスはＬレベルとなっている。従って表１に示す真理
値表に従って補正値として＋１が得られ、前述したカウ
ンタ１２の計数値「１４」に１を加減算回路２５で加え
ることによって計数値「１５」が得られる。こうすれば
発振の周波数を図３（ｃ）に示すように２倍とした場合
と同一の精度の測定結果が得られる。
【００１１】同様にして２つのラッチ回路２１，２２の
出力が同一、即ちゲート信号の立上りと立下りの時点が
同一の論理レベルであれば、カウンタ１２の計数値をそ
のまま補正することなく出力する。又図３（ｄ）に示す
ように、図３（ａ）と逆、即ちゲート信号の立上り時点
ｔ1 で発振パルスがＬレベル、ゲート信号の立下り時点
ｔ2 で発振パルスがＨレベルとなる場合には、立上り毎
に２だけ計数するため、カウンタ１２の計数値は時刻ｔ
2 に「１６」となる。従って組合せ回路２４から−１を
補正信号として加減算回路２５に出力することにより、
計数値「１５」が得られることなる。このようにクロッ
ク周波数を２倍にすることなく２倍の測定精度が得られ
ることとなる。尚この実施の形態ではＣＲ発振器のコン
デンサの容量を計数値として出力する計数装置について
説明しているが、種々の入力パルスを計数する計数装置
に適用することができることはいうまでもない。
出力が同一、即ちゲート信号の立上りと立下りの時点が
同一の論理レベルであれば、カウンタ１２の計数値をそ
のまま補正することなく出力する。又図３（ｄ）に示す
ように、図３（ａ）と逆、即ちゲート信号の立上り時点
ｔ1 で発振パルスがＬレベル、ゲート信号の立下り時点
ｔ2 で発振パルスがＨレベルとなる場合には、立上り毎
に２だけ計数するため、カウンタ１２の計数値は時刻ｔ
2 に「１６」となる。従って組合せ回路２４から−１を
補正信号として加減算回路２５に出力することにより、
計数値「１５」が得られることなる。このようにクロッ
ク周波数を２倍にすることなく２倍の測定精度が得られ
ることとなる。尚この実施の形態ではＣＲ発振器のコン
デンサの容量を計数値として出力する計数装置について
説明しているが、種々の入力パルスを計数する計数装置
に適用することができることはいうまでもない。
【００１２】次に本発明の第２の実施の形態について説
明する。図４は第２の実施の形態による容量変化測定回
路の構成を示すブロック図である。本図に示すようにＣ
Ｒ発振器３１は抵抗Ｒ２とコンデンサＣ２が接続され
る。コンデンサＣ２は容量変化測定の対象となるコンデ
ンサとする。ＣＲ発振器３１はこれらのＣＲの時定数に
より発振し、その波形整形出力を発振パルスＡとしてア
ップダウンカウンタ３３，補正回路３４に与えられる。
一方ＣＲ発振器３２は抵抗Ｒ３，コンデンサＣ３が接続
されており、これらの時定数で発振する発振器である。
抵抗Ｒ２，Ｒ３は同一の抵抗値，特性を有する抵抗素子
とし、コンデンサＣ２，Ｃ３もほぼ同一の容量を有する
ものとする。又ＣＲ発振器３１，３２は同一の回路構成
とし、印加電圧や設置される環境も同一としておく。こ
うすればＣＲ発振器３１のコンデンサＣ２の容量変化分
のみが発振周波数の相違として得られることとなる。そ
してＣＲ発振器３２の波形整形出力は発振パルスＢとし
てアップダウンカウンタ３３と補正手段である補正回路
３４に加えられる。又シーケンサ３５には基準クロック
が入力される。シーケンサ３５はＣＲ発振器３１と３２
の発振を切換え、アップダウンカウンタ３３のアップカ
ウント及びダウンカウントを切換える切換信号を発生す
ると共に、アップダウンカウンタ３３の計数時にゲート
信号を発生するものである。ゲート信号は切換信号と共
にアップダウンカウンタ３３，補正回路３４に加えられ
る。アップダウンカウンタ３３はアップカウント時は入
力パルスの立上りで＋２づつ計数し、ダウンカウント時
は入力パルスの立下りで−２づつ計数するものである。
補正回路３４はアップカウントのゲート期間内の入力パ
ルスの立上り及び立下り数に等しくなるようにアップカ
ウントの補正を前述した表１に基づいて行い、又ダウン
カウントのゲート期間内の入力パルスの立上り及び立下
り数に等しくなるようにダウンカウントの補正を表２に
基づいて行うことによって、アップダウンカウンタの計
数値を補正するものである。
明する。図４は第２の実施の形態による容量変化測定回
路の構成を示すブロック図である。本図に示すようにＣ
Ｒ発振器３１は抵抗Ｒ２とコンデンサＣ２が接続され
る。コンデンサＣ２は容量変化測定の対象となるコンデ
ンサとする。ＣＲ発振器３１はこれらのＣＲの時定数に
より発振し、その波形整形出力を発振パルスＡとしてア
ップダウンカウンタ３３，補正回路３４に与えられる。
一方ＣＲ発振器３２は抵抗Ｒ３，コンデンサＣ３が接続
されており、これらの時定数で発振する発振器である。
抵抗Ｒ２，Ｒ３は同一の抵抗値，特性を有する抵抗素子
とし、コンデンサＣ２，Ｃ３もほぼ同一の容量を有する
ものとする。又ＣＲ発振器３１，３２は同一の回路構成
とし、印加電圧や設置される環境も同一としておく。こ
うすればＣＲ発振器３１のコンデンサＣ２の容量変化分
のみが発振周波数の相違として得られることとなる。そ
してＣＲ発振器３２の波形整形出力は発振パルスＢとし
てアップダウンカウンタ３３と補正手段である補正回路
３４に加えられる。又シーケンサ３５には基準クロック
が入力される。シーケンサ３５はＣＲ発振器３１と３２
の発振を切換え、アップダウンカウンタ３３のアップカ
ウント及びダウンカウントを切換える切換信号を発生す
ると共に、アップダウンカウンタ３３の計数時にゲート
信号を発生するものである。ゲート信号は切換信号と共
にアップダウンカウンタ３３，補正回路３４に加えられ
る。アップダウンカウンタ３３はアップカウント時は入
力パルスの立上りで＋２づつ計数し、ダウンカウント時
は入力パルスの立下りで−２づつ計数するものである。
補正回路３４はアップカウントのゲート期間内の入力パ
ルスの立上り及び立下り数に等しくなるようにアップカ
ウントの補正を前述した表１に基づいて行い、又ダウン
カウントのゲート期間内の入力パルスの立上り及び立下
り数に等しくなるようにダウンカウントの補正を表２に
基づいて行うことによって、アップダウンカウンタの計
数値を補正するものである。
【表２】
【００１３】次にこの補正回路３４の詳細な構成につい
て図５を用いて説明する。図２に示す補正回路１３と同
様に、ＣＲ発振器３１の発振パルスＡはラッチ回路４
１，４２に与えられ、ＣＲ発振器３２の発振パルスＢは
ラッチ回路４３，４４に与えられる。又切換回路４５は
ゲート信号を切換信号に応じて切換えるものであり、切
換信号がＨレベルのときはゲート信号はラッチ回路４１
及びインバータ４６を介してラッチ回路４２に与えられ
る。又切換信号がＬレベルのときにはゲート信号に応じ
てラッチ回路４３及びインバータ４７を介してラッチ回
路４４に与えられる。組合せ回路４８は表１に基づく補
正値を出力するものであり、組合せ回路４９は表２に基
づく補正値を出力するものである。これらの２つの出力
値は加減算回路５０に与えられ、双方の補正信号の加減
算が行われ、更にその補正値が加減算回路５１に与えら
れる。加減算回路５１にはアップダウンカウンタ３３か
らの計数値が入力されており、この計数値を±２の範囲
内で補正することによって補正された値として出力する
ものである。
て図５を用いて説明する。図２に示す補正回路１３と同
様に、ＣＲ発振器３１の発振パルスＡはラッチ回路４
１，４２に与えられ、ＣＲ発振器３２の発振パルスＢは
ラッチ回路４３，４４に与えられる。又切換回路４５は
ゲート信号を切換信号に応じて切換えるものであり、切
換信号がＨレベルのときはゲート信号はラッチ回路４１
及びインバータ４６を介してラッチ回路４２に与えられ
る。又切換信号がＬレベルのときにはゲート信号に応じ
てラッチ回路４３及びインバータ４７を介してラッチ回
路４４に与えられる。組合せ回路４８は表１に基づく補
正値を出力するものであり、組合せ回路４９は表２に基
づく補正値を出力するものである。これらの２つの出力
値は加減算回路５０に与えられ、双方の補正信号の加減
算が行われ、更にその補正値が加減算回路５１に与えら
れる。加減算回路５１にはアップダウンカウンタ３３か
らの計数値が入力されており、この計数値を±２の範囲
内で補正することによって補正された値として出力する
ものである。
【００１４】次にこの実施の形態の動作についてタイム
チャートを用いて説明する。図６（ａ）はシーケンサ３
５から接続される切換信号を示しており、切換信号のＨ
レベルではＣＲ発振器３１が図５（ｂ）に示すように発
振し、切換信号がＬレベルではＣＲ発振器３２が図５
（ｃ）に示すように発振する。この切換信号はアップカ
ウントとダウンカウントとの切換信号ともなっている。
さて時刻ｔ1 にゲート信号がＨレベルとなると、その立
上りのレベルがラッチ回路４１に保持され、時刻ｔ2 に
ゲート信号が立下ると、その立下りのレベルがラッチ回
路４２に保持される。アップダウンカウンタ３３はこの
間のＣＲ発振器３１の発振パルスＡをその立上り毎に＋
２計数するため、図６の場合には時刻ｔ2 の時点では計
数値は「１０」となる。この場合には組合せ回路４８は
前述した表１に示すように補正結果を出力する。次いで
図６（ａ）に示す切換信号がＬレベルとなるとＣＲ発振
器３２が発振を開始し、時刻ｔ3 〜ｔ4 の間にアップダ
ウンカウンタ３３がダウンカウントを行う。この間の立
上り数を５とすると、アップダウンカウンタは立上り毎
に−２を計数するため、時刻ｔ4 時点でのアップダウン
カウンタ３３の計数値は「０」となる。又時刻ｔ3 に発
振回路の出力レベルがラッチ回路４３に保持され、時刻
ｔ4 に発振出力のレベルがラッチ回路４４に保持され
る。組合せ回路４９では前述した表２に示す補正値を出
力する。
チャートを用いて説明する。図６（ａ）はシーケンサ３
５から接続される切換信号を示しており、切換信号のＨ
レベルではＣＲ発振器３１が図５（ｂ）に示すように発
振し、切換信号がＬレベルではＣＲ発振器３２が図５
（ｃ）に示すように発振する。この切換信号はアップカ
ウントとダウンカウントとの切換信号ともなっている。
さて時刻ｔ1 にゲート信号がＨレベルとなると、その立
上りのレベルがラッチ回路４１に保持され、時刻ｔ2 に
ゲート信号が立下ると、その立下りのレベルがラッチ回
路４２に保持される。アップダウンカウンタ３３はこの
間のＣＲ発振器３１の発振パルスＡをその立上り毎に＋
２計数するため、図６の場合には時刻ｔ2 の時点では計
数値は「１０」となる。この場合には組合せ回路４８は
前述した表１に示すように補正結果を出力する。次いで
図６（ａ）に示す切換信号がＬレベルとなるとＣＲ発振
器３２が発振を開始し、時刻ｔ3 〜ｔ4 の間にアップダ
ウンカウンタ３３がダウンカウントを行う。この間の立
上り数を５とすると、アップダウンカウンタは立上り毎
に−２を計数するため、時刻ｔ4 時点でのアップダウン
カウンタ３３の計数値は「０」となる。又時刻ｔ3 に発
振回路の出力レベルがラッチ回路４３に保持され、時刻
ｔ4 に発振出力のレベルがラッチ回路４４に保持され
る。組合せ回路４９では前述した表２に示す補正値を出
力する。
【００１５】この場合には時刻ｔ1 ，ｔ2 及びｔ3 ，ｔ
4 がいずれもＨレベルの入力であるため、補正回路３４
での補正すべき計数値、即ち加減算回路５０の出力は０
であり、計数値として加減算回路５１からも０がそのま
ま出力される。こうすれば前述したようにＣＲ発振器の
発振周波数を２倍にすることなく２倍の精度でＣＲ発振
器のコンデンサＣ２の容量変化を測定することができ
る。又ＣＲ発振器３２はＣＲ発振器３１と同一の環境、
即ち周囲温度や湿度，電圧の変化が等しいものとする
と、その変化分はＣＲ発振器１と２とで共通しており、
これらの変化分を相殺し、ＣＲ発振器１のコンデンサＣ
２に容量変化があればその変化分のみが出力として得ら
れることになる。
4 がいずれもＨレベルの入力であるため、補正回路３４
での補正すべき計数値、即ち加減算回路５０の出力は０
であり、計数値として加減算回路５１からも０がそのま
ま出力される。こうすれば前述したようにＣＲ発振器の
発振周波数を２倍にすることなく２倍の精度でＣＲ発振
器のコンデンサＣ２の容量変化を測定することができ
る。又ＣＲ発振器３２はＣＲ発振器３１と同一の環境、
即ち周囲温度や湿度，電圧の変化が等しいものとする
と、その変化分はＣＲ発振器１と２とで共通しており、
これらの変化分を相殺し、ＣＲ発振器１のコンデンサＣ
２に容量変化があればその変化分のみが出力として得ら
れることになる。
【００１６】図７はこのような容量変化測定回路を圧力
センサとして用いた場合の圧力センサの一例を示す立面
図及び断面図である。本図に示すように単結晶シリコン
６１に薄いダイヤフラム６２及びその中央にメサ部６３
を形成し、ガラス基板６４のダイヤフラム面側に電極６
５を形成し、電極とダイヤフラムの間の静電容量を前述
したコンデンサＣ２としてＣＲ発振器３１を構成する。
このような容量変化型圧力センサでは、外部に加わる圧
力変化によってダイヤフラムの中央部がわずかに変位
し、その変位を容量変化として検出する。こうすれば圧
力変化を容量変化として測定することができる。圧力セ
ンサ自体は周囲温度や湿度の影響を受け易いが、２つの
発振器を用いることによって容量変化分のみを計数値の
変化として計数することができる。
センサとして用いた場合の圧力センサの一例を示す立面
図及び断面図である。本図に示すように単結晶シリコン
６１に薄いダイヤフラム６２及びその中央にメサ部６３
を形成し、ガラス基板６４のダイヤフラム面側に電極６
５を形成し、電極とダイヤフラムの間の静電容量を前述
したコンデンサＣ２としてＣＲ発振器３１を構成する。
このような容量変化型圧力センサでは、外部に加わる圧
力変化によってダイヤフラムの中央部がわずかに変位
し、その変位を容量変化として検出する。こうすれば圧
力変化を容量変化として測定することができる。圧力セ
ンサ自体は周囲温度や湿度の影響を受け易いが、２つの
発振器を用いることによって容量変化分のみを計数値の
変化として計数することができる。
【００１７】尚前述した第２の実施の形態では容量変化
を測定する容量変化測定装置について説明しており、図
７では圧力センサに適用した例を示しているが、本発明
は２つの周波数の差を検出する周波数差検出回路に適用
することができることはいうまでもない。
を測定する容量変化測定装置について説明しており、図
７では圧力センサに適用した例を示しているが、本発明
は２つの周波数の差を検出する周波数差検出回路に適用
することができることはいうまでもない。
【００１８】
【発明の効果】以上詳細に説明したように本発明によれ
ば、計数装置を構成する際に測定時間や発振周波数を２
倍にすることなく、周波数やゲート時間を２倍にしたと
同一の精度で計数値を得ることができる。又請求項２の
発明では、この計数装置を静電容量型センサに適用する
ことにより静電容量を２倍の精度で検出することができ
る。又請求項３の発明では、２つの入力パルスを夫々２
づつアップカウント及びダウンカウントすることによっ
て、２つの入力パルスの周波数差を単純にアップダウン
カウントする場合に比べて２倍の精度で測定することが
できるという効果が得られる。そしていずれの場合にも
測定時間が長くなることはなく、消費電力も大きくする
ことがない。
ば、計数装置を構成する際に測定時間や発振周波数を２
倍にすることなく、周波数やゲート時間を２倍にしたと
同一の精度で計数値を得ることができる。又請求項２の
発明では、この計数装置を静電容量型センサに適用する
ことにより静電容量を２倍の精度で検出することができ
る。又請求項３の発明では、２つの入力パルスを夫々２
づつアップカウント及びダウンカウントすることによっ
て、２つの入力パルスの周波数差を単純にアップダウン
カウントする場合に比べて２倍の精度で測定することが
できるという効果が得られる。そしていずれの場合にも
測定時間が長くなることはなく、消費電力も大きくする
ことがない。
【図１】本発明の第１の実施の形態による計数装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本実施の形態による補正回路の構成を示すブロ
ック図である。
ック図である。
【図３】本の実施の形態の動作を示すタイムチャートで
ある。
ある。
【図４】本発明の第２の実施の形態による容量変化測定
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図５】本実施の形態による補正回路の構成を示すブロ
ック図である。
ック図である。
【図６】本の実施の形態の動作を示すタイムチャートで
ある。
ある。
【図７】本実施の形態による計数装置に適用される容量
変化型圧力センサの一例を示す立面図及び断面図であ
る。
変化型圧力センサの一例を示す立面図及び断面図であ
る。
【図８】従来の計数装置の一例を示すブロック図であ
る。
る。
１１，３１，３２ ＣＲ発振器 １２ カウンタ １３，３４ 補正回路 ２１，２２，４１，４２，４３，４４ ラッチ回路 ２３，４６，４７ インバータ ２４，４８，４９ 組合せ回路 ２５，５０，５１ 加減算回路 ３３ アップダウンカウンタ ３６ シーケンサ ４５ 切換回路
Claims (3)
- 【請求項１】 入力されるパルス数を計数する計数装置
であって、 所定時間幅のゲート信号を発生するゲート信号発生回路
と、 前記ゲート信号発生回路から出力されるゲート信号が所
定の論理値の間に入力パルスの立上り又は立下りを２づ
つ計数するカウンタと、 前記カウンタの計数開始及び計数終了の時点での前記入
力パルスの論理値によってゲート期間内の入力パルスの
立上り及び立下り数に等しくなるように前記カウンタの
計数値を補正する補正手段と、を有することを特徴とす
る計数装置。 - 【請求項２】 コンデンサの静電容量により発振周波数
を変化させる発振回路と、 所定時間幅のゲート信号を発生するゲート信号発生回路
と、 前記ゲート信号発生回路から出力されるゲート信号が所
定の論理値の間に前記発振回路より出力される入力パル
スの立上り又は立下りを２づつ計数するカウンタと、 前記カウンタの計数開始及び計数終了の時点での前記入
力パルスの論理値によってゲート期間内の入力パルスの
立上り及び立下り数に等しくなるように前記カウンタの
計数値を補正する補正手段と、を有することを特徴とす
る静電容量型センサ。 - 【請求項３】 第１，第２の発振パルスの周波数差を測
定する周波数差測定装置であって、 前記第１の発振パルスの立上り又は立下り毎に２づつア
ップカウントし、前記第２の発振パルスの立上り又は立
下り毎に２づつダウンカウントするアップダウンカウン
タと、 前記アップダウンカウンタのアップカウントの計数開始
及び終了の時点での前記第１の発振パルスの論理値によ
ってアップカウントのゲート期間内の入力パルスの立上
り及び立下り数に等しくなるように前記アップダウンカ
ウンタのアップカウントの計数値を補正すると共に、前
記アップダウンカウンタのダウンカウントの計数開始及
び終了の時点での前記第２の発振パルスの論理値によっ
てダウンカウントのゲート期間内の入力パルスの立上り
及び立下り数に等しくなるように前記アップダウンカウ
ンタのダウンカウントの計数値を補正する補正手段と、
を有することを特徴とする周波数差測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10102676A JPH11298317A (ja) | 1998-04-14 | 1998-04-14 | 計数装置、静電容量型センサ及び周波数差測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10102676A JPH11298317A (ja) | 1998-04-14 | 1998-04-14 | 計数装置、静電容量型センサ及び周波数差測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298317A true JPH11298317A (ja) | 1999-10-29 |
Family
ID=14333846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10102676A Pending JPH11298317A (ja) | 1998-04-14 | 1998-04-14 | 計数装置、静電容量型センサ及び周波数差測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859669B1 (ko) | 2006-11-08 | 2008-09-23 | 전자부품연구원 | 터치센서 |
| CN107782345A (zh) * | 2017-10-24 | 2018-03-09 | 重庆大学 | 一种光电传感器多参数检测方法 |
-
1998
- 1998-04-14 JP JP10102676A patent/JPH11298317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859669B1 (ko) | 2006-11-08 | 2008-09-23 | 전자부품연구원 | 터치센서 |
| CN107782345A (zh) * | 2017-10-24 | 2018-03-09 | 重庆大学 | 一种光电传感器多参数检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479853B2 (ja) | 振動子駆動装置 | |
| JPH08247783A (ja) | トランスデューサ | |
| JPH11298317A (ja) | 計数装置、静電容量型センサ及び周波数差測定装置 | |
| JPH07154256A (ja) | Ａ／ｄ変換装置及び物理量検出装置 | |
| US5841301A (en) | Valuable threshold waveform shaping apparatus | |
| JP7468186B2 (ja) | 周波数計測装置、マイクロコントローラー及び電子機器 | |
| JPS6212683B2 (ja) | ||
| JPH0946194A (ja) | 波形整形装置 | |
| JP3198748B2 (ja) | 静電容量検出回路 | |
| JP4036114B2 (ja) | クロック発生回路 | |
| US11897539B2 (en) | Circuit device, physical quantity measurement device, electronic apparatus, and vehicle | |
| JP3235006B2 (ja) | 発振用集積回路 | |
| JP4422284B2 (ja) | Ａ／ｄ変換器及び半導体圧力センサ装置 | |
| JP3729872B2 (ja) | 発振回路 | |
| JP3216303B2 (ja) | 血圧計の圧力測定装置 | |
| JP2003057095A (ja) | 液面レベル検出器 | |
| RU2017087C1 (ru) | Датчик температуры с частотным выходом | |
| JP2002196024A (ja) | 周期計測回路 | |
| JPH10260103A (ja) | 圧力測定装置 | |
| JPS6337225A (ja) | 温度検出回路 | |
| JPH0823511B2 (ja) | 測温回路 | |
| JPH039268A (ja) | 位相特性測定装置 | |
| JPH08247985A (ja) | 湿度検出回路 | |
| JP2012199604A (ja) | カウンター回路及びそれを内蔵した半導体集積回路 | |
| JPS62161077A (ja) | 時間間隔測定回路 |