JPH11297716A - 半導体チップの搭載方法 - Google Patents

半導体チップの搭載方法

Info

Publication number
JPH11297716A
JPH11297716A JP10093509A JP9350998A JPH11297716A JP H11297716 A JPH11297716 A JP H11297716A JP 10093509 A JP10093509 A JP 10093509A JP 9350998 A JP9350998 A JP 9350998A JP H11297716 A JPH11297716 A JP H11297716A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
die pad
semiconductor
fixing jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10093509A
Other languages
English (en)
Inventor
Yutaka Moriyama
豊 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10093509A priority Critical patent/JPH11297716A/ja
Publication of JPH11297716A publication Critical patent/JPH11297716A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップ厚が薄い半導体チップを搭載部材に搭
載する方法を提供する。 【解決手段】 デバイス形成面とこの裏面とを有する半
導体チップ6をダイパッド18に搭載する半導体チップ
6の搭載方法において、半導体チップ6を吸着するため
の真空コレットの平坦な吸着面を半導体チップ6のデバ
イス形成面に当てて吸着する工程と、半導体チップ6を
ダイパッド18に固定するための共晶合金20をダイパ
ッド18の搭載面に設ける工程と、真空コレットに吸着
された半導体チップ6を移送し、裏面と搭載面とによっ
て共晶合金18を挟んで配置する配置工程と、ガラス板
材22の平坦な接触面を半導体チップ6のデバイス形成
面に当てて、ダイパッド18とガラス板材22とによっ
て半導体チップ6を挟み、半導体チップ6に圧力を加え
る加圧工程と、ガラス板材22とダイパッド18とによ
って半導体チップ6を挟んだまま加熱する加熱工程と、
を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを搭
載部材に搭載する半導体チップの搭載方法に関する。
【0002】
【従来の技術】従来、半導体チップのダイボンドは、以
下のような方法で行われていた。
【0003】まず、ウエハ裏面に裏面金属が形成されて
ウエハプロセスが終了したウエハをダイシングし、個々
の半導体チップに分割する。この半導体チップを真空コ
レットで真空吸着する。図7(a)は、半導体チップ3
0が真空コレット32によって真空吸着された状態を、
真空コレット32の真空吸引孔34含む縦断面において
示している。図7(a)によれば、真空コレット32
は、その先端に設けられたチップ受容部内に半導体チッ
プ30を吸着する。チップ受容部は、4つのテーパ面3
6を備え、またこのテーパ面36が半導体チップ30の
周辺部の縁に接して半導体チップ30を受納する。
【0004】次いで、真空コレット32に受納された半
導体チップ30が、パッケージのダイパッド38上に移
される。ダイパッド38の表面には、予め、金(Au)
メッキが施され、またこの上にAu−Sn共晶合金で作
られた金属箔40が載せられて、ダイパッド38を含む
パッケージ全体は約310℃に加熱されている。
【0005】この後、半導体チップ30は真空コレット
32に吸着された状態でダイパッドに載せられる。図7
(b)に、金属箔40を挟んでダイパッド38上に配置
された半導体チップ30を示す。図7(b)も図7
(a)と同じ縦断面を示す。図7(b)に示された状態
で、半導体チップ裏面の濡れ性を確保するために、ダイ
パッド38上において半導体チップを前後左右に擦り付
る、つまりスクラブする。そして、半導体チップ30
は、真空コレット32に吸着されたままダイパッド38
に向いた圧力が加えられる。
【0006】この擦り付け後、所定の時間、パッケージ
および半導体チップを高温に保持すると、共晶化が進み
ダイボンドが完了する。なお、金属箔40が載せられた
パッケージが加熱されている間中、パッケージを含む周
辺部に窒素ガスを吹き付けて、溶融した金属箔中の元素
が空気中の酸素と反応しないようにしている。
【0007】
【発明が解決しようとする課題】このような従来の方法
は、厚さが70μmより厚いの半導体チップを搭載部材
に搭載する場合には適用できる。
【0008】しかしながら、半導体チップ30の厚さが
薄くなると、上記の真空コレット32のように半導体チ
ップ30の周辺部のみを支持して半導体チップ30を吸
着する方法では、半導体チップ30の中央部は真空コレ
ット32のテーパ面に接していないので、半導体チップ
30の機械的強度が真空吸引力に耐えられずに割れてし
まう。
【0009】このような半導体チップ30の割れを防止
するために、先端部が平坦な真空コレットを用いる方法
がある。しかし、この真空コレットを用いて擦り付けを
行うと、真空コレットが接触する半導体チップの面にキ
ズ等を付けたり、半導体チップの周辺が欠ける場合があ
るので特性上好ましいことではない。例えば、吸着面に
対面する面にデバイスおよび配線が形成される半導体チ
ップの場合には、その形成面が真空コレットのチップ受
容部と接触するので、チップ上に形成されたデバイス等
を破損して歩留まりを落としてしまう。
【0010】そこで、本発明の目的は、チップ厚が薄い
半導体チップを搭載部材に搭載する方法を提供すること
にある。
【0011】
【課題を解決するための手段】本発明に係わる半導体チ
ップの搭載方法は、第1の面とこの第1の面に対向する
第2の面とを有する半導体チップを搭載部材に搭載する
半導体チップの搭載方法において、(1)半導体チップを
吸着するための真空吸着治具が備える平坦な吸着面を半
導体チップの第1の面に当てて吸着する工程と、(2)半
導体チップを搭載部材に固定するための接合部材を搭載
部材の搭載面の所定部分に設ける工程と、(3)真空吸着
治具に吸着された半導体チップを移送し、第2の面と搭
載面とによって接合部材を挟んで配置する配置工程と、
(4)固定治具が備える接触面を半導体チップの第1の面
に当てて、搭載部材と固定治具とによって半導体チップ
を挟み、半導体チップに圧力を加える加圧工程と、(5)
固定治具と搭載部材とによって半導体チップを挟んだま
ま加熱する加熱工程と、を備える。
【0012】このように、真空吸着治具の平坦な吸着面
を半導体チップの第1の面に当てて半導体チップを吸着
するようにしたので、真空吸着治具の吸着面に接して半
導体チップが支持される。このため、半導体チップが吸
着面の全面からほぼ一様な力を受ける。また、搭載部材
と固定治具とによって半導体チップおよび接合材を挟ん
で圧力を加えて加熱するようにしたので、スクラブを行
わずに半導体チップが搭載部材に接合部材で固定され
る。
【0013】本発明に係わる半導体チップの搭載方法で
は、半導体チップは第2の面に電極を有し、接合部材は
電極の材料と共晶を構成する金属材料を含むようにして
もよい。
【0014】このように、接合部材が半導体チップ上の
電極の材料と共晶を生成する金属材料を含めば、電気抵
抗が小さくまた熱伝導性が優れた接合を介して搭載部材
上に半導体チップが固定される。
【0015】本発明に係わる半導体チップの搭載方法で
は、加熱工程は、加熱炉内で行われるようにしてもよ
い。
【0016】このように加熱炉を用いれば、固定治具、
半導体チップ、および搭載部材が加熱炉内で共に加熱さ
れるので、これらが同一の温度に保たれる。このため、
半導体チップの第1の面と第2の面との温度差が無くな
るので、半導体チップの反りが低減される。
【0017】本発明に係わる半導体チップの搭載方法で
は、加熱工程は、還元性気体および不活性気体の少なく
ともいずれかを含む雰囲気中で行われるようにしてもよ
い。
【0018】このように、還元性気体および不活性気体
の少なくともいずれかを含む雰囲気中で加熱を行うよう
にすれば、この気体の温度も炉内の温度に保たれるの
で、半導体チップ等を一様な温度に保ちチップの反りが
低減され、且つ接合部材の酸化反応が防止される。
【0019】本発明に係わる半導体チップの搭載方法で
は、加圧工程において、固定治具の接触面は、半導体チ
ップの第1の面の全面に接しているようにしてもよい。
【0020】このように、固定治具の接触面が半導体チ
ップ第1の面の全面に接するようにすれば、半導体チッ
プ全面に均一な力を加えることができるので、半導体チ
ップの反りが防止されると共に、均一な接合が形成され
る。
【0021】本発明に係わる半導体チップの搭載方法で
は、加圧工程において、固定治具の重量により圧力を生
成するようにしてもよい。
【0022】このように、固定治具の重量を利用して圧
力を加えるようにすれば、加圧工程および加熱工程を簡
素に行うことができる。
【0023】本発明に係わる半導体チップの搭載方法で
は、半導体チップの厚さは、70μm以下であるように
してもよい。
【0024】このように、半導体チップの厚さが70μ
m以下といった従来の方法が適用できなかったチップ厚
においても、従来に比べて製造歩留まりよく半導体チッ
プを搭載部材に搭載でき、また半導体チップの反りも少
ない。
【0025】本発明に係わる半導体チップの搭載方法で
は、半導体チップは、化合物半導体の基板を用いて形成
されているようにしてもよい。
【0026】このように、主要な半導体材料であるシリ
コンと比較して脆性の大きい化合物半導体の基板が使用
された場合においても、厚さが薄い半導体チップを搭載
部材に搭載できるようになる。
【0027】
【発明の実施の形態】本発明の実施の形態に係る半導体
チップの搭載方法を図1〜図5を用いて説明する。
【0028】図1(a)は、ダイシング工程後のウエハ
の斜視図である。ウエハプロセスが完了したウエハ2
は、素子および配線等が形成されたデバイス形成面を上
に向けて、つまりデバイス形成面と対向する面(裏面)
をウエハシート4に対面させて貼り付けられた後に、個
々の半導体チップ6に分割するためにダイシングされ
る。ウエハ2は、ウエハシート4に貼り付けられる前に
所定のウエハ厚に研削され、またウエハ2の裏面に金属
電極(図1(c)の14)が形成されている。尚、本実
施の形態では、以下特に断らない限り70μmの厚さに
研削されウエハ裏面の全体にAu電極が設けられたII
I−V族化合物半導体基板、例えばGaAs基板を用い
る場合について説明するが、本発明はこれに限られるも
のではない。
【0029】図1(b)はエキスパンディング工程の後
のウエハの斜視図である。図1(b)を参照すると、ウ
エハ2は、ダイシングされ半導体チップ6に分割された
後に、ウエハシートがエキスパンディングされると個々
の半導体チップ6に分離される。
【0030】次いで、ダイマウンタ装置においてダイボ
ンドを行うため、半導体チップ6が、組立パッケージの
搭載部材(以下、ダイパッドという)上に移動される。
このため、分割された半導体チップ6がシート4から容
易に離れるように下方から突き上げピン10で押し上げ
ると共に、半導体チップ6をダイパッド上に移すために
上方からは真空吸着治具8(以下、真空コレットとい
う)が降下してくる。図1(c)は、図1(b)のA−
A’断面を示し(以下、特に断らない限り、断面図はA
−A’断面を示す)、真空コレット8が半導体チップ6
上に降下しつつあり、また突き上げピン10が突き上げ
つつある状態を示している。
【0031】半導体チップ6が、真空コレット8によっ
て移送される工程を説明する(吸着工程)。図2(a)
は、真空コレット8を吸着面側から見た斜視図である。
図2(b)は、シート2から半導体チップ6が離されよ
うとしている状態を示す断面図である。図2(c)は、
真空コレット8に吸着された半導体チップ6を示す斜視
図である。図2(a)〜図2(c)を参照すると、真空
コレット8は半導体チップ6を吸着するための平坦な吸
着面8aと、その吸着面8aのほぼ中央に真空吸着用の
真空吸引孔8bとを備える(図2(a))。半導体チッ
プ6は、貼り付けられたシート2を介して下方から突き
上げピン10で突き上げられると同時に、上方から真空
コレット8によって吸着される(図2(b))。真空吸
引孔8bは真空ポンプに接続されて、所定の吸引力を及
ぼすために真空吸引される。吸着治具8は、吸着すべき
半導体チップ6の大きさよりも大きな吸着面8aを備え
る(図2(c))。これにより、吸着すべき半導体チッ
プ6のデバイス形成面6aを吸着面8aで支持して、チ
ップ6が真空コレット8から脱離しないようにチップ6
の全面にほぼ一様に吸着力を及ぼす。このため、真空吸
着によって70μm厚の半導体チップ6を吸着しても、
チップ6が割れることがない。
【0032】パッケージ16のダイパッド18に接合部
材20を設ける(プリフォーム工程)。図3はプリフォ
ーム工程後におけるパッケージ16のダイパッド18近
傍の斜視図である。図3を参照すると、接合部材20
は、ダイパッド18上の半導体チップ6の搭載位置に設
けられる。
【0033】接合部材20としては、半導体チップ6の
裏面にはAu電極が設けられているので、この金属と共
晶可能な金属を含むことが好ましい。このようなものを
例示すれば、Sn、In、およびGeの少なくとも1つ
とAuとを主成分として含む合金、例えばAu−Sn系
共晶合金、等がある。また、Au(金)より成る中間層
の両側にSn、In、およびGeの少なくとのいずれか
から成る薄い表面層を形成した成る積層構造の接合部材
を使用しても良い。シリコン半導体基板を使用する場合
では、AuおよびSiを主成分として含むAu−Si系
共晶合金、PbおよびSnを主要を主要成分として含む
Pb−Sn系合金(いわゆる、半田)、等も使用でき
る。これらは例示であって、加熱等によって所定の熱エ
ネルギを加えた後に、固化または硬化して半導体チップ
6とダイパッド18との接着を可能とする部材を含む。
なお、以下、Au−Sn系共晶合金を使用する場合につ
いて説明する。
【0034】接合部材20は、半導体チップ6の幅に合
わせて薄いリボン状の金属箔を形成して、この箔を半導
体チップ6の長さに合わせて切断して、所定形状にする
ことが好ましい。このようにすれば、均一な厚さおよび
大きさの接合部材が容易に得られる。
【0035】なお、上記のような接合材料を用いる場合
には、ダイパッド18の表面は接合部材20とダイパッ
ド18との接着を容易にするために、特に本実施の形態
にあっては半導体チップ6の搭載領域をAuの膜で覆う
ことが好ましい。このように接合部材を構成する少なく
とも一種類の金属でダイパッド表面に薄膜を形成すれ
ば、更に濡れ性が良くなる。尚、このような膜は、例え
ばメッキ法、蒸着法によって形成される。以下、ダイパ
ッド18の表面には、Au膜が形成されている場合につ
いて説明する。
【0036】次いで、真空コレット8に吸着された半導
体チップ6をダイパッド18上に移送し、真空コレット
8の真空吸着を解除すると、半導体チップ6が吸着面8
aから脱離して、ダイパッド18上に配置される(配置
工程)。このため、接合部材20はチップ裏面とダイパ
ッド18の搭載面とによって挟まれる。図4は、配置工
程後の断面図である。図4を参照すると、半導体基板1
2と裏面電極14とを有する半導体チップ6が接合部材
20上に配置されている。接合部材20の大きさは、半
導体チップ6の大きさよりやや大きめに形成されている
ので、チップ6の周囲には目合わせ余裕分にほぼ等しい
幅の接合部材が露出している。この工程の後において
は、ダイパッド18上には、ダイパッド表面に形成され
たAu膜、接合部材20、半導体チップ6の裏面Au電
極14の順に各層が配置される。
【0037】この後に、固定治具22が備える接触面2
2aを半導体チップ6のデバイス形成面6aに当てて、
ダイパッド18と固定治具22の接触面22aとによっ
て半導体チップ6を挟み、半導体チップ6に圧力を加え
る(加圧工程)。図5(a)は、加圧工程にあるパッケ
ージの斜視図であり、図5(b)は図5(a)のB−
B’断面における断面図である。図5(a)および図5
(b)を参照すると、固定治具22は、平坦な密着面2
2aを有して、この面22aが半導体チップ6のデバイ
ス形成面6aの全面に接触している。このため、半導体
チップ6のそれぞれの面は、固定治具22の密着面22
aとダイパッド16の搭載面との2平面によって覆われ
て、チップ6は両側から挟まれる。したがって、チップ
6の平坦性が保持される。また、半導体チップ6の全面
に均一な力を加えることができるので、半導体チップの
反りが防止されると共に、後の加熱工程において均一な
接合が形成される。
【0038】固定治具22としては、本実施の形態で
は、半導体チップ6のデバイス形成面より大きな平面を
密着面22aとして有する石英ガラス板を使用するが、
これに限られるものではない。石英ガラスは、半導体の
製造工程において使用される材料であり、また融点も十
分に高いので、密着支持の材料としては好適である。
【0039】加える圧力の大きさは、例えば、半導体チ
ップの反りが防止できる程度であることが好ましい。ダ
イパッド18の表面が水平面と平行になるようにパッケ
ージ16を配置する場合には、圧力は固定治具22に加
わる重力によってもたらされ、圧力値は、密着部材22
が接触する半導体チップの面積と密着部材22の重量に
よって決定される。なお、固定治具22単体では十分な
荷重が得られない場合には、固定治具22に加えて重り
を追加しても良い。
【0040】固定治具22とダイパッド16とによって
半導体チップ6を挟んだまま加熱する(加熱工程)。加
熱温度は、例えば接合部材の融点以上であって、且つ半
導体装置の特性に影響を程度に低温であることが好まし
い。接合部材20として共晶合金を使用する場合には、
共晶温度以上の温度であって、化合物半導体装置におけ
るオーミック電極の特性に悪影響を与えない温度以下で
あることが好ましい。また、他の接合部材を使用する場
合には、接合可能な温度以上であり、半導体装置の特
性、例えばオーミック特性、等に影響を及ぼさない温度
であることが好ましい。
【0041】加熱工程は、加熱炉内で行われるようにし
てもよい。加熱炉を用いると、固定治具22、半導体チ
ップ6、およびパッケージ16が加熱炉内において一緒
に加熱されるので、これらが同一の温度に保たれる。こ
のため、半導体チップ6のデバイス形成面と裏面との温
度差が無くなるので、半導体チップ6において熱応力の
発生が抑えられる。したがって、半導体チップ6の反り
が低減される。これは、加熱工程における熱履歴に敏感
な薄い半導体チップ、特に厚さ70μm以下の半導体チ
ップ、更にはIII−V族化合物半導体チップのおい
て、反りを防止する上で好ましい。
【0042】また、加熱工程は、還元性気体および不活
性気体の少なくともいずれかを含む雰囲気中で行われる
ようにしてもよい。このように、還元性気体および不活
性気体の少なくともいずれかを含む雰囲気中で加熱を行
うようにすれば、接合部材22を酸化反応が防止され
る。更に、この気体の温度も炉内の温度に保たれるの
で、半導体チップ6等を一様な温度に保持される。この
ため、半導体チップ6の表面および裏面の温度差が縮小
されるので、半導体チップ6の反りが低減される。これ
は、半導体チップ6の表面および裏面の温度差に敏感な
薄い半導体チップ、特に厚さ70μm以下の半導体チッ
プ、更にはIII−V族化合物半導体チップにおいて、
反りを防止する上で好ましい。なお、不活性気体として
は、例えばN2、Ar、He、等があり、また還元性気
体としては、例えばH2、等がある。
【0043】従来の製造方法においては、不活性気体と
してN2ガスをパッケージに吹き付けていたが、この方
法では空気中の酸素を巻き込むことが完全には避けられ
ず、また吹き付けた窒素によって半導体チップ6の表面
が冷却されてしまうため、窒素ガスの吹き付け量を増加
して酸素の巻き込みを防止することができない。本実施
の形態のように、加熱工程を密閉可能な加熱炉内で行え
ば、各部材の温度が一様に保たれ、且つ接合部材と酸素
との反応が防止できるので、ボイド等発生が低減され
る。
【0044】半導体チップ6の裏面Au電極14および
ダイパッド18の表面に形成されたAu膜のそれぞれと
接合部材22との共晶反応が十分に進む時間、上記温度
を保持する。この後、固定治具22、半導体チップ6、
およびパッケージ16を加熱炉の外へ取り出して、半導
体チップ6を固定治具22で挟んだ状態で冷却する(冷
却工程)。冷却は、固定治具22、半導体チップ6、お
よびパッケージ16を一様な温度に保ちながら行うこと
が好ましい。また、冷却工程では、半導体チップ6のデ
バイス形成面と裏面との間に温度差が生じないように行
うことが好ましい。このようにすれば、半導体チップ6
の内部に熱勾配に起因する応力が残留しないので、チッ
プ6の反りを防止できる。冷却が完了したら、固定治具
22を半導体チップ6から取り去る。固定治具22を取
り去る温度は室温とは限らないが、半導体チップ6の表
面を空気に曝しても、半導体チップ6の反りが生じない
程度の温度であればよい。
【0045】図6は、パッケージ16のダイパッド18
上に半導体チップ6の搭載が終了した後の斜視図であ
る。
【0046】以上詳細に説明したように、本実施の形態
では、固定治具22、半導体チップ6、およびダイパッ
ド18を一様な温度に保つので、半導体チップ6のデバ
イス形成面と裏面との温度差が無くなり、且つ半導体チ
ップ6に一様な圧力を加えるので、半導体チップの反り
を防止でき、且つダイパッド18と半導体チップの接合
が一様に行われる。
【0047】また、接合部材22が半導体チップ6上の
電極の材料と共晶を生成する金属材料を備えれば、電気
抵抗が小さくまた熱伝導性が優れた接合によって搭載部
材上に半導体チップが固定される。
【0048】更に、本実施の形態においては、スクラブ
を行わないので、コレット8の接触面8aと接触する半
導体チップ6の面にキズ等が付かず、またチップ6の周
辺のチップ欠けも防止できる。加えて、スクラブを行う
ための領域がダイパッド18上に必要ないので、高密度
の半導体チップの実装が可能になる。
【0049】加えて、本実施の形態においては、半導体
チップ6の移送工程および加圧工程においてチップ全面
に一様な力が加わるようにし、また加熱工程、冷却工程
においては、熱応力の残留がないようにしている。この
ため、シリコンに比べて脆性の大きい化合物半導体、例
えばIII−V族半導体であるGaAs、等に適用するこ
とが好適である。
【0050】なお、本発明の方法は、従来の半導体チッ
プの搭載方法が適用できない半導体チップ厚70μm以
下において好適に適用され、30μmのチップ厚でも適
用できることが分かっている。
【0051】
【発明の効果】以上詳細に説明したように、本発明に係
わる半導体チップの搭載方法にあっては、真空吸着治具
の平坦な吸着面を半導体チップに当てて吸着するように
したので、真空吸着治具の吸着面に接して半導体チップ
が支持される。このため、半導体チップが吸着面の全面
からほぼ一様な力を受けるので、薄い半導体チップであ
っても割れることなく移送できる。また、搭載部材と固
定治具とによって半導体チップおよび接合部材を挟んで
圧力を加えて加熱するようにしたので、スクラブを行わ
ずに、半導体チップを搭載部材に接合部材で固定でき
る。したがって、チップ厚が薄い半導体チップを搭載部
材に搭載する方法が提供される。
【0052】また、本発明の方法によれば、上記のよう
に簡素な工程によって構成されているので、非常に良好
な生産性を維持することが可能である。
【0053】更に、スクラブを行わないので、コレット
の接触面と接触する半導体チップの面にキズ等が付か
ず、またチップの周辺のチップ欠けも防止できる。加え
て、スクラブを行うための領域がダイパッド上に必要な
いので、高密度の半導体チップの実装が可能になる。
【0054】特に、本発明の方法は、脆性に富む化合物
半導体材料を使用した半導体基板の半導体チップに好適
である。
【図面の簡単な説明】
【図1】図1(a)は、ダイシング工程後のウエハの斜
視図である。図1(b)は、エキスパンディング工程の
後のウエハの斜視図である。図1(c)は、図1(b)
のA−A’断面を示す断面図である。
【図2】図2(a)は、真空コレットを吸着面側から見
た斜視図である。図2(b)は、ウエハシート上の半導
体チップを吸着しようとする状態を示す断面図である。
図2(c)は、真空コレットに吸着された半導体チップ
を示す斜視図である。
【図3】図3は、プリフォーム工程後のパッケージのダ
イパッド近傍の斜視図である。
【図4】図4は、配置工程後の断面図である。
【図5】図5(a)は、加圧工程にあるパッケージの斜
視図であり、図5(b)は、図5(a)のB−B’断面
における断面図である。
【図6】図6は、パッケージのダイパッド上に半導体チ
ップの搭載が終了した後の斜視図である。
【図7】図7(a)は、半導体チップが真空コレットに
よって真空吸着された状態を、真空コレットの真空吸引
孔を含む縦断面において示す断面図である。図7(b)
は、金属箔を挟んでダイパッド上に配置された半導体チ
ップを示す断面図である。
【符号の説明】
2…半導体基板(ウエハ)、 4…ウエハシート、 6
…半導体チップ、 8…真空コレット、 10…突き上
げピン、 12…半導体基板、 14…裏面電極、 1
6…パッケージ、 18…ダイパッド、 20…接合部
材、 22…固定治具

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1の面とこの第1の面に対向する第2
    の面とを有する半導体チップを搭載部材に搭載する半導
    体チップの搭載方法において、 半導体チップを吸着するための真空吸着治具が備える平
    坦な吸着面を前記半導体チップの前記第1の面に当てて
    吸着する工程と、 前記半導体チップを前記搭載部材に固定するための接合
    部材を前記搭載部材の搭載面の所定部分に設ける工程
    と、 前記真空吸着治具に吸着された前記半導体チップを移送
    し、前記第2の面と前記搭載面とによって前記接合部材
    を挟んで配置する配置工程と、 固定治具が備える接触面を前記半導体チップの前記第1
    の面に当てて、前記搭載部材と前記固定治具とによって
    前記半導体チップを挟み、前記半導体チップに圧力を加
    える加圧工程と、 前記固定治具と前記搭載部材とによって前記半導体チッ
    プを挟んだまま加熱する加熱工程と、を備える半導体チ
    ップの搭載方法。
  2. 【請求項2】 前記半導体チップは前記第2の面に電極
    を有し、前記接合部材は前記電極の材料と共晶を構成す
    る金属材料を含む、ことを特徴とする請求項1に記載の
    半導体チップの搭載方法。
  3. 【請求項3】 前記加熱工程は加熱炉内で行われる、こ
    とを特徴とする請求項1または請求項2に記載の半導体
    チップの搭載方法。
  4. 【請求項4】 前記加熱工程は、還元性気体および不活
    性気体の少なくともいずれかを含む雰囲気中で行われ
    る、ことを特徴とする請求項3に記載の半導体チップの
    搭載方法。
  5. 【請求項5】 前記加圧工程において、前記固定治具の
    接触面は、前記半導体チップの前記第1の面の全面に接
    している、ことを特徴とする請求項1に記載の半導体チ
    ップの搭載方法。
  6. 【請求項6】 前記加圧工程において、前記固定治具の
    重量により圧力を生成する、ことを特徴とする請求項5
    に記載の半導体チップの搭載方法。
  7. 【請求項7】 前記半導体チップの厚さは70μm以下
    である、ことを特徴とする請求項1〜請求項6のいずれ
    かに記載の半導体チップの搭載方法。
  8. 【請求項8】 前記半導体チップは化合物半導体の基板
    を用いて形成されている、ことを特徴とする請求項7に
    記載の半導体チップの搭載方法。
JP10093509A 1998-04-06 1998-04-06 半導体チップの搭載方法 Pending JPH11297716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10093509A JPH11297716A (ja) 1998-04-06 1998-04-06 半導体チップの搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10093509A JPH11297716A (ja) 1998-04-06 1998-04-06 半導体チップの搭載方法

Publications (1)

Publication Number Publication Date
JPH11297716A true JPH11297716A (ja) 1999-10-29

Family

ID=14084327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10093509A Pending JPH11297716A (ja) 1998-04-06 1998-04-06 半導体チップの搭載方法

Country Status (1)

Country Link
JP (1) JPH11297716A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2010109153A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP2010109153A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3408987B2 (ja) 半導体装置の製造方法及び半導体装置
US8394677B2 (en) Method of fabricating semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
JP3429953B2 (ja) 微細金属バンプの製造方法および製造装置
JP4992904B2 (ja) 半導体装置の製造方法
KR101377812B1 (ko) 칩을 웨이퍼에 본딩하기 위한 방법
JPH0997806A (ja) 半導体装置、その製造方法、及びダイシング用接着部材
JP2003031524A (ja) 半導体装置およびその製造方法
JP2009110995A (ja) 3次元実装方法及び装置
US7528054B2 (en) Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips
JP2003282819A (ja) 半導体装置の製造方法
KR20110000726A (ko) 웨이퍼에 칩을 본딩하는 방법
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
CN1747154B (zh) 晶片支持板、薄膜晶片的保持方法和半导体器件的制造方法
JPH11163006A (ja) ペレットボンディング方法
JP3719921B2 (ja) 半導体装置及びその製造方法
US20050196901A1 (en) Device mounting method and device transport apparatus
JP3351395B2 (ja) チップトレイを用いたフリップチップ形成方法
JPH11297716A (ja) 半導体チップの搭載方法
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
JP2004128339A (ja) 半導体装置の製造方法
WO2022038700A1 (ja) 基板保持具、並びに、ボンディングシステム及びボンディング方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2003007970A (ja) 半導体デバイスの実装方法及びその実装構造、並びにその実装方法に用いる清浄化装置、半導体装置の製造方法及び半導体装置、並びにその製造方法に用いる清浄化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122