JPH11297642A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11297642A
JPH11297642A JP9368898A JP9368898A JPH11297642A JP H11297642 A JPH11297642 A JP H11297642A JP 9368898 A JP9368898 A JP 9368898A JP 9368898 A JP9368898 A JP 9368898A JP H11297642 A JPH11297642 A JP H11297642A
Authority
JP
Japan
Prior art keywords
temperature
semiconductor substrate
pedestal
sputtering
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9368898A
Other languages
English (en)
Inventor
Kazuharu Kawamura
一晴 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9368898A priority Critical patent/JPH11297642A/ja
Publication of JPH11297642A publication Critical patent/JPH11297642A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】半導体製造装置であるスパッタ装置には、半導
体基板を短時間で高温度にする加熱機構は標準で装備さ
れてるが、短時間で低温度にする冷却機構は装備されて
ない。配線に用いるALまたはAL合金からなる金属膜
を半導体基板上に形成する場合、段差被覆性(ステップ
カバレジ)改善に有効な方法(真空中で低温、高温スパ
ッタを連続処理する)が、生産性を考慮すると、理想と
する同一チャンバー連続処理ではなく、低温度と高温度
の2つのチャンバーによる分割処理となる。 【解決手段】コールドガスによる冷却機構を追加した
為、従来の自然冷却よりは格段に短時間で高温度から低
温度に冷却することが可能となる。 【効果】同一チャンバー連続処理の量産が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の配線
に用いるALまたはAL合金からなる金属膜を形成する
半導体の製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴い、素子およ
び配線の寸法はますます微細化されている。
【0003】しかしながら層間絶縁膜の膜厚は、配線容
量の増加、絶縁耐圧の不足等の為に微細化はあまり進ん
でいない。従って、配線と素子間あるいは配線と配線間
を接続する為に層間絶縁膜に設けた接続孔の深さに対す
るその口径の比(アスペクト比)は増大する。
【0004】よってスパッタ方法で形成するALまたは
AL合金の金属膜の接続孔における段差被覆性(ステッ
プカバレジ)は悪化する。
【0005】段差被覆性を改善する種々の方法が提案さ
れているが、有効な方法としてALまたはAL合金から
なる金属膜の融点の低さを利用するものがある。その方
法とは、まず、100℃以下に保持されたスパッタチャ
ンバー内で、スパッタリングにより半導体基板表面にA
LまたはAL合金からなる第1の金属膜を形成する。次
に、大気に晒さずに550℃程度に保持された別のスパ
ッタチャンバーにこの半導体基板を移動し、その温度ま
で半導体基板温度を上昇させ、流動化させながらスパッ
タリングによりALまたはAL合金からなる第2の金属
膜を形成させるものである。
【0006】
【発明が解決しようとする課題】上記の方法が理想とす
るのは、100℃以下に保持された状態での第1金属膜
形成と、550℃程度に保持された状態で流動化させな
がらの第2金属膜形成を同一チャンバーでスパッタリン
グすることである。
【0007】しかしながら従来のスパッタ装置には、半
導体基板を短時間で均一性良く加熱する機構(ガス加
熱、ランプ加熱等)は標準装備されてるが、冷却する機
構は装備されていない。
【0008】その為、下記の二つが課題となる。
【0009】(1)1枚目の半導体基板に対しては上記
方法が可能だが、2枚目以降は既にチャンバー温度が5
50℃程度まで上昇している為、再びチャンバー温度を
100℃以下まで冷却しなければならない。冷却方法と
して半導体基板を載せるペデスタルの下に冷却水を流す
方法があるが、550℃程度の高温度の状態で急に冷却
水を流すことはペデスタル及び周辺の金属配管に対して
ダメージが大きく装置故障の原因に成り易い。その為、
通常は350℃程度まで自然に冷却するまで待ち、その
後冷却水を流すものである。
【0010】(2)同一チャンバーで100℃以下と5
50℃と2種類の温度でスパッタリングする場合、高温
度では加熱用ヒーターガスを流すが、低温度では加熱用
ガスを流さない様に設定を切り替える。しかしながら低
温度では冷却用ガスを流すのが理想であり、これではス
パッタリング中の半導体基板の温度がプラズマの熱で上
昇してしまう。
【0011】よって量産性と正常な低温度、高温度スパ
ッタリングを考慮すると、100℃以下に保持されたチ
ャンバーと550℃程度に保持されたチャンバーの計2
つが必要となる。
【0012】さらに第1の金属膜形成後、チャンバー間
を移動する際に表面への酸素の吸着を防ぐ為、移動する
間の真空度を高真空とする注意も必要となる。
【0013】
【課題を解決する為の手段】本発明の半導体製造装置で
あるスパッタ装置は、半導体基板を加熱する加熱機構
(ガス加熱)とは別に、冷却用のコールドガスを流すラ
インが追加されされていることを特徴とする。
【0014】半導体基板を載せて加熱するペデスタルの
側面に冷却用のコールドガスを流すガスラインを追加す
ることを特徴とする。
【0015】
【発明の実施の形態】図1は現行の半導体基板の加熱機
構を示す図である。
【0016】ヒーター部からの高温度Arガスをペデス
タル表面の穴から出し、半導体基板裏面とペデスタルの
間にガスを充満させ加熱する。
【0017】図2は本発明が提案する半導体基板の加熱
及び冷却機構を示す図である。
【0018】現行の加熱機構のペデスタル下側に、冷却
用の低温ガスを流すラインを追加していることを特徴と
する。高温度スパッタリングは従来通りであるが、低温
度スパッタリングでは加熱用ヒーターガスを止め、冷却
用コールドガスを流す。
【0019】
【発明の効果】下記の効果が期待できる。
【0020】(1)従来にはないコールドガス冷却が可
能となり、自然冷却よりは極短時間で550℃程度の高
温度から350℃程度まで温度を下げることができる
(ペデスタル下に冷却水を流し、温度を下げる方法も併
用できる)。
【0021】(2)同一チャンバーで正常な低温度と高
温度のスパッタリングが可能となる。
【0022】(3)100℃以下のチャンバーと550
℃程度のチャンバーを2つ用意する代わりにコールドガ
ス冷却ができるチャンバーを2つ用意して、どちらか一
方が冷却中ならもう一方はスパッタ処理といったデュア
ルチャンバーによるスパッタ処理が可能となる(生産性
が向上)。
【図面の簡単な説明】
【図1】従来の半導体基板の加熱機構を示す図。
【図2】本発明の半導体基板の加熱機構を示す図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】所定の接続孔を有して半導体基板の表面上
    に設けられた絶縁膜上に、スパッタリングにより、AL
    またはAL合金からなる第1の金属膜を堆積する工程
    と、その第1の金属膜上にスパッタリングによりALま
    たはAL合金からなる第2の金属膜を堆積する工程と、
    第1の金属膜と第2の金属膜を流動化させる工程が、ス
    パッタ装置の同一チャンバー内で生産性を極端に低下さ
    せることなく行われることを特徴とする半導体装置の製
    造方法。
JP9368898A 1998-04-06 1998-04-06 半導体装置の製造方法 Withdrawn JPH11297642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9368898A JPH11297642A (ja) 1998-04-06 1998-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9368898A JPH11297642A (ja) 1998-04-06 1998-04-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11297642A true JPH11297642A (ja) 1999-10-29

Family

ID=14089355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9368898A Withdrawn JPH11297642A (ja) 1998-04-06 1998-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11297642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110616406A (zh) * 2018-11-29 2019-12-27 爱发科豪威光电薄膜科技(深圳)有限公司 磁控溅射镀膜机

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110616406A (zh) * 2018-11-29 2019-12-27 爱发科豪威光电薄膜科技(深圳)有限公司 磁控溅射镀膜机

Similar Documents

Publication Publication Date Title
US6720261B1 (en) Method and system for eliminating extrusions in semiconductor vias
KR970072101A (ko) 좁은 구멍의 충전 및 결정상으로 배열된 라이너층을 이용한 금속 상호연결선 형성
JP3258689B2 (ja) 金属の堆積方法
JPH1064983A (ja) ウエハステージ
JPH05304149A (ja) 半導体装置の製造方法
JP2001085437A (ja) 電気めっき銅の微小隙間制御及び自己アニール管理のための最良アニール技術
KR980011939A (ko) 이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법
JPH09298192A (ja) 半導体装置の製造装置および静電チャックからのウエハ脱着方法
US6391778B1 (en) Contact/via force fill techniques and resulting structures
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
JPH11297642A (ja) 半導体装置の製造方法
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
US7224065B2 (en) Contact/via force fill techniques and resulting structures
JPH11297641A (ja) 半導体装置の製造方法
US6309971B1 (en) Hot metallization process
US6638856B1 (en) Method of depositing metal onto a substrate
TWI267922B (en) Method of annealing metal layers
US6156645A (en) Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
JPH0291970A (ja) 配線用アルミニウム薄膜導体
JPH11233453A (ja) 半導体装置の製造方法
JPH10172923A (ja) 半導体素子の金属配線形成方法
JP2000068230A (ja) 半導体装置、その製造装置、および、その製造方法
TW512489B (en) Method for depositing metal lines for semiconductor devices
JPH04127527A (ja) 多層配線の形成方法
JPH09232311A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607