JPH11282002A - 電子部品及びその接合構造 - Google Patents
電子部品及びその接合構造Info
- Publication number
- JPH11282002A JPH11282002A JP10101926A JP10192698A JPH11282002A JP H11282002 A JPH11282002 A JP H11282002A JP 10101926 A JP10101926 A JP 10101926A JP 10192698 A JP10192698 A JP 10192698A JP H11282002 A JPH11282002 A JP H11282002A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- dummy
- semiconductor chip
- terminals
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを液晶表示パネルに異方導電性
接着剤を介して接合するとき、ボンディングツール底面
の平行度が若干狂っても、接合不良が生じないようにす
る。 【解決手段】 長方形状の半導体チップ４の下面の４隅
にはダミー端子３２が設けられ、これに対応して、液晶
表示パネルの下側基板２の上面にもダミー端子３１が設
けられている。この場合、下側基板２のダミー端子３１
の高さは下側基板２の接続端子１２の高さよりも所定の
高さだけ高くなっている。このため、半導体チップ４を
下側基板２上に異方導電性接着剤６を介して接合すると
き、４隅の相対向するダミー端子３１、３２が互いに当
接し、圧力が加わる方向のストッパとして作用する。こ
の結果、複数の相対向する接続端子１２、１７間の間隔
はすべて所定の間隔となる。
接着剤を介して接合するとき、ボンディングツール底面
の平行度が若干狂っても、接合不良が生じないようにす
る。 【解決手段】 長方形状の半導体チップ４の下面の４隅
にはダミー端子３２が設けられ、これに対応して、液晶
表示パネルの下側基板２の上面にもダミー端子３１が設
けられている。この場合、下側基板２のダミー端子３１
の高さは下側基板２の接続端子１２の高さよりも所定の
高さだけ高くなっている。このため、半導体チップ４を
下側基板２上に異方導電性接着剤６を介して接合すると
き、４隅の相対向するダミー端子３１、３２が互いに当
接し、圧力が加わる方向のストッパとして作用する。こ
の結果、複数の相対向する接続端子１２、１７間の間隔
はすべて所定の間隔となる。
Description
【０００１】
【発明の属する技術分野】この発明は電子部品及びその
接合構造に関する。
接合構造に関する。
【０００２】
【従来の技術】例えば液晶表示装置には、液晶表示パネ
ル（電子部品）を駆動するためのＬＳＩチップ等からな
る半導体チップ（電子部品）を液晶表示パネルに異方導
電性接着剤を介して搭載したものがある。
ル（電子部品）を駆動するためのＬＳＩチップ等からな
る半導体チップ（電子部品）を液晶表示パネルに異方導
電性接着剤を介して搭載したものがある。
【０００３】図１１は従来のこのような液晶表示装置の
一例の一部の平面図を示したものである。この液晶表示
装置は液晶表示パネル１を備えている。液晶表示パネル
１は、ガラスや樹脂等からなる下側と上側の２枚の基板
２、３が互いに貼り合わされ、その間に液晶（図示せ
ず）が封入された構造となっている。この場合、下側基
板２の図１１における下辺部及び右辺部は上側基板３か
ら突出され、これらの突出部の各上面の所定の箇所には
半導体チップ４、５が異方導電性接着剤６、７を介して
搭載されている。また、下側基板２の上面の図１１にお
ける右辺部の下辺側にはフレキシブル配線基板８の一端
部が異方導電性接着剤９を介して接合されている。
一例の一部の平面図を示したものである。この液晶表示
装置は液晶表示パネル１を備えている。液晶表示パネル
１は、ガラスや樹脂等からなる下側と上側の２枚の基板
２、３が互いに貼り合わされ、その間に液晶（図示せ
ず）が封入された構造となっている。この場合、下側基
板２の図１１における下辺部及び右辺部は上側基板３か
ら突出され、これらの突出部の各上面の所定の箇所には
半導体チップ４、５が異方導電性接着剤６、７を介して
搭載されている。また、下側基板２の上面の図１１にお
ける右辺部の下辺側にはフレキシブル配線基板８の一端
部が異方導電性接着剤９を介して接合されている。
【０００４】次に、図１２は図１１に示す液晶表示パネ
ル１の半導体チップ４の搭載される部分の一部の平面図
を示し、図１３は図１１に示す半導体チップ４の一部の
透過平面図を示したものである。まず、図１２において
一点鎖線で示すように、液晶表示パネル１の下側基板２
の上面の所定の箇所は長方形状の半導体チップ搭載領域
１１となっている。この半導体チップ搭載領域１１内の
右端部、上端部の右側及び下端部の右側には入力側接続
端子１２がそれぞれ適宜に設けられ、上端部の左側には
出力側接続端子１３が千鳥状に設けられ、左端部及び下
端部の左側にはダミー接続端子１４がそれぞれ１列に設
けられている。また、半導体チップ搭載領域１１の外側
の各所定の箇所には、入力側接続端子１２に接続された
入力側配線１５及び出力側接続端子１３に接続された出
力側配線１６がそれぞれ設けられている。次に、図１３
に示すように、半導体チップ４の長方形状の下面の右端
部、上端部の右側及び下端部の右側には入力側接続端子
（バンプ）１７がそれぞれ１列に設けられ、上端部の左
側には出力側接続端子（バンプ）１８が千鳥状に設けら
れ、左端部及び下端部の左側にはダミー接続端子（バン
プ）１９がそれぞれ１列に設けられている。
ル１の半導体チップ４の搭載される部分の一部の平面図
を示し、図１３は図１１に示す半導体チップ４の一部の
透過平面図を示したものである。まず、図１２において
一点鎖線で示すように、液晶表示パネル１の下側基板２
の上面の所定の箇所は長方形状の半導体チップ搭載領域
１１となっている。この半導体チップ搭載領域１１内の
右端部、上端部の右側及び下端部の右側には入力側接続
端子１２がそれぞれ適宜に設けられ、上端部の左側には
出力側接続端子１３が千鳥状に設けられ、左端部及び下
端部の左側にはダミー接続端子１４がそれぞれ１列に設
けられている。また、半導体チップ搭載領域１１の外側
の各所定の箇所には、入力側接続端子１２に接続された
入力側配線１５及び出力側接続端子１３に接続された出
力側配線１６がそれぞれ設けられている。次に、図１３
に示すように、半導体チップ４の長方形状の下面の右端
部、上端部の右側及び下端部の右側には入力側接続端子
（バンプ）１７がそれぞれ１列に設けられ、上端部の左
側には出力側接続端子（バンプ）１８が千鳥状に設けら
れ、左端部及び下端部の左側にはダミー接続端子（バン
プ）１９がそれぞれ１列に設けられている。
【０００５】次に、図１４は図１１に示す液晶表示装置
の半導体チップ４の搭載部分の一部の断面図を示したも
のである。異方導電性接着剤６は、熱硬化性の絶縁性接
着剤２１中に粒径５μｍ程度の導電性粒子２２が混入さ
れたものからなっている。この場合、導電性粒子２２
は、詳細には図示していないが、樹脂等からなる弾性変
形可能なコアの表面に金属メッキ等からなる導電膜が被
着されたものからなっている。そして、半導体チップ４
の入力側及び出力側の有効接続端子１７（１８）は下側
基板２の入力側及び出力側の有効接続端子１２（１３）
に熱圧着時の圧力により適宜につぶされた導電性粒子２
２を介して導電接続されている。また、半導体チップ４
のダミー接続端子１９は下側基板２のダミー接続端子１
４に熱圧着時の圧力により適宜につぶされた導電性粒子
２２を介して導電接続されている。さらに、半導体チッ
プ４の下面側は下側基板２の半導体チップ搭載領域１１
上に熱硬化した絶縁性接着剤２１を介して接合されてい
る。
の半導体チップ４の搭載部分の一部の断面図を示したも
のである。異方導電性接着剤６は、熱硬化性の絶縁性接
着剤２１中に粒径５μｍ程度の導電性粒子２２が混入さ
れたものからなっている。この場合、導電性粒子２２
は、詳細には図示していないが、樹脂等からなる弾性変
形可能なコアの表面に金属メッキ等からなる導電膜が被
着されたものからなっている。そして、半導体チップ４
の入力側及び出力側の有効接続端子１７（１８）は下側
基板２の入力側及び出力側の有効接続端子１２（１３）
に熱圧着時の圧力により適宜につぶされた導電性粒子２
２を介して導電接続されている。また、半導体チップ４
のダミー接続端子１９は下側基板２のダミー接続端子１
４に熱圧着時の圧力により適宜につぶされた導電性粒子
２２を介して導電接続されている。さらに、半導体チッ
プ４の下面側は下側基板２の半導体チップ搭載領域１１
上に熱硬化した絶縁性接着剤２１を介して接合されてい
る。
【０００６】ここで、ダミー接続端子１４、１９を設け
た理由について説明する。ダミー接続端子１４、１９が
無い場合には、半導体チップ４を下側基板２上にその間
に異方導電性接着剤６を介在させた状態で熱圧着すると
き、半導体チップ４の入力側及び出力側接続端子１７、
１８が設けられていない部分下に存在する異方導電性接
着剤６に圧力が加わりにくく、この影響を受けて、その
近傍の入力側及び出力側接続端子１７、１８が設けられ
ている部分下に存在する異方導電性接着剤６にも圧力が
加わりにくくなり、この部分における導電性粒子２２が
所期の通りつぶれず、導電接続不良が生じることがあ
る。換言すれば、粒径５μｍ程度の導電性粒子２２が２
〜３μｍ程度につぶされると、その反力により導電接続
を良好なものとすることができる。そこで、熱圧着時の
圧力が半導体チップ４下に存在する異方導電性接着剤６
に均一に加わるようにするために、ダミー接続端子１
４、１９を設けている。
た理由について説明する。ダミー接続端子１４、１９が
無い場合には、半導体チップ４を下側基板２上にその間
に異方導電性接着剤６を介在させた状態で熱圧着すると
き、半導体チップ４の入力側及び出力側接続端子１７、
１８が設けられていない部分下に存在する異方導電性接
着剤６に圧力が加わりにくく、この影響を受けて、その
近傍の入力側及び出力側接続端子１７、１８が設けられ
ている部分下に存在する異方導電性接着剤６にも圧力が
加わりにくくなり、この部分における導電性粒子２２が
所期の通りつぶれず、導電接続不良が生じることがあ
る。換言すれば、粒径５μｍ程度の導電性粒子２２が２
〜３μｍ程度につぶされると、その反力により導電接続
を良好なものとすることができる。そこで、熱圧着時の
圧力が半導体チップ４下に存在する異方導電性接着剤６
に均一に加わるようにするために、ダミー接続端子１
４、１９を設けている。
【０００７】
【発明が解決しようとする課題】ところで、半導体チッ
プ４を下側基板２上にその間に異方導電性接着剤６を介
在させた状態で熱圧着する際に使用するボンディングツ
ール（図示せず）において重要な点の１つに、ボンディ
ングツール底面の半導体チップ４に対する平行度があ
る。この平行度としては、長方形状の半導体チップ４の
長手方向約２０ｍｍに対して高低差１μｍ以下が要求さ
れ、極めて厳しい条件である。しかも、この平行度は量
産中に種々の理由から狂いやすく、ひいては接合（ボン
ディング）不良を引き起こし、またボンディング装置の
調整回数も多くなってしまう。しかるに、上述の従来技
術では、熱圧着時の圧力が半導体チップ４下に存在する
異方導電性接着剤６に均一に加わるようにするために、
ダミー接続端子１４、１９を設けているだけであるの
で、上記平行度の狂いに対しては対処することができな
いという問題があった。この発明の課題は、ボンディン
グツール底面の平行度が若干狂っても、接合不良が生じ
ないようにすることである。
プ４を下側基板２上にその間に異方導電性接着剤６を介
在させた状態で熱圧着する際に使用するボンディングツ
ール（図示せず）において重要な点の１つに、ボンディ
ングツール底面の半導体チップ４に対する平行度があ
る。この平行度としては、長方形状の半導体チップ４の
長手方向約２０ｍｍに対して高低差１μｍ以下が要求さ
れ、極めて厳しい条件である。しかも、この平行度は量
産中に種々の理由から狂いやすく、ひいては接合（ボン
ディング）不良を引き起こし、またボンディング装置の
調整回数も多くなってしまう。しかるに、上述の従来技
術では、熱圧着時の圧力が半導体チップ４下に存在する
異方導電性接着剤６に均一に加わるようにするために、
ダミー接続端子１４、１９を設けているだけであるの
で、上記平行度の狂いに対しては対処することができな
いという問題があった。この発明の課題は、ボンディン
グツール底面の平行度が若干狂っても、接合不良が生じ
ないようにすることである。
【０００８】
【課題を解決するための手段】請求項１記載の発明に係
る電子部品は、方形状の領域内の所定の箇所に複数の接
続端子を設け、同領域内の別の所定の複数箇所に高さが
前記接続端子の高さよりも高いダミー端子を設けたもの
である。請求項６記載の発明に係る電子部品の接合構造
は、方形状の領域内の所定の箇所に複数の接続端子が設
けられ、同領域内の別の所定の複数箇所にダミー端子が
設けられた一方の電子部品と、同じく方形状の領域内の
所定の箇所に複数の接続端子が設けられ、同領域内の別
の所定の複数箇所にダミー端子が設けられた他方の電子
部品とを異方導電性接着剤を介して接合した電子部品の
接合構造であって、前記一方の電子部品のダミー端子の
高さを当該電子部品の接続端子の高さよりも高くし、前
記他方の電子部品のダミー端子の高さを当該電子部品の
接続端子の高さと同じかまたはそれよりも高くしたもの
である。この発明によれば、一方の電子部品と他方の電
子部品とを異方導電性接着剤を介して接合するとき、一
方の電子部品のダミー端子と他方の電子部品のダミー端
子とが互いに当接することにより、圧力が加わる方向の
ストッパとして作用し、これによりボンディングツール
底面の実質的な平行度が確保されることとなり、したが
ってボンディングツール底面の平行度が若干狂っても、
接合不良が生じないようにすることができる。
る電子部品は、方形状の領域内の所定の箇所に複数の接
続端子を設け、同領域内の別の所定の複数箇所に高さが
前記接続端子の高さよりも高いダミー端子を設けたもの
である。請求項６記載の発明に係る電子部品の接合構造
は、方形状の領域内の所定の箇所に複数の接続端子が設
けられ、同領域内の別の所定の複数箇所にダミー端子が
設けられた一方の電子部品と、同じく方形状の領域内の
所定の箇所に複数の接続端子が設けられ、同領域内の別
の所定の複数箇所にダミー端子が設けられた他方の電子
部品とを異方導電性接着剤を介して接合した電子部品の
接合構造であって、前記一方の電子部品のダミー端子の
高さを当該電子部品の接続端子の高さよりも高くし、前
記他方の電子部品のダミー端子の高さを当該電子部品の
接続端子の高さと同じかまたはそれよりも高くしたもの
である。この発明によれば、一方の電子部品と他方の電
子部品とを異方導電性接着剤を介して接合するとき、一
方の電子部品のダミー端子と他方の電子部品のダミー端
子とが互いに当接することにより、圧力が加わる方向の
ストッパとして作用し、これによりボンディングツール
底面の実質的な平行度が確保されることとなり、したが
ってボンディングツール底面の平行度が若干狂っても、
接合不良が生じないようにすることができる。
【０００９】
【発明の実施の形態】（第１実施形態）図１はこの発明
の第１実施形態における液晶表示パネルの半導体チップ
の搭載される部分の一部の平面図を示し、図２は同実施
形態における半導体チップの一部の透過平面図を示し、
図３は図１に示す液晶表示パネルに図２に示す半導体チ
ップを搭載した状態の一部の断面図を示したものであ
る。これらの図において、図１２〜図１４と同一部分に
は同一の符合を付し、その説明を適宜省略する。この実
施形態において、図１２〜図１４に示す従来の場合と異
なる点は、図１に示すように、液晶表示パネル１の下側
基板２の上面の所定の箇所からなる長方形状の半導体チ
ップ搭載領域１１内の４隅にダミー端子３１が設けられ
ている点と、図２に示すように、半導体チップ４の長方
形状の下面の４隅にダミー端子３２が設けられている点
である。この場合、図３に示すように、半導体チップ４
のダミー端子３２の高さは半導体チップ４の入力側等の
接続端子１７（１８、１９）の高さと同じとなっている
が、下側基板２のダミー端子３１の高さは下側基板２の
入力側等の接続端子１２（１３、１４）の高さよりも所
定の高さだけ高くなっている。
の第１実施形態における液晶表示パネルの半導体チップ
の搭載される部分の一部の平面図を示し、図２は同実施
形態における半導体チップの一部の透過平面図を示し、
図３は図１に示す液晶表示パネルに図２に示す半導体チ
ップを搭載した状態の一部の断面図を示したものであ
る。これらの図において、図１２〜図１４と同一部分に
は同一の符合を付し、その説明を適宜省略する。この実
施形態において、図１２〜図１４に示す従来の場合と異
なる点は、図１に示すように、液晶表示パネル１の下側
基板２の上面の所定の箇所からなる長方形状の半導体チ
ップ搭載領域１１内の４隅にダミー端子３１が設けられ
ている点と、図２に示すように、半導体チップ４の長方
形状の下面の４隅にダミー端子３２が設けられている点
である。この場合、図３に示すように、半導体チップ４
のダミー端子３２の高さは半導体チップ４の入力側等の
接続端子１７（１８、１９）の高さと同じとなっている
が、下側基板２のダミー端子３１の高さは下側基板２の
入力側等の接続端子１２（１３、１４）の高さよりも所
定の高さだけ高くなっている。
【００１０】ここで、下側基板２のダミー端子３１の高
さについて説明する。液晶表示パネル１がアクティブマ
トリックス型のものであると、図示していないが、下側
基板２上には画素電極、スイッチング素子としての薄膜
トランジスタ、走査ラインや信号ライン等の各種の配
線、ゲート絶縁膜等の各種の絶縁膜、配向膜等が設けら
れている。そこで、入力側等の接続端子１２（１３、１
４）を、下側基板２の上面に設けられたゲート絶縁膜及
びその上面に設けられた信号ライン形成用金属膜によっ
て形成する。一方、ダミー端子３１を、下側基板２上に
形成するすべての膜を積層することによって形成する。
すると、入力側等の接続端子１２（１３、１４）の高さ
を０．５μｍ程度とすることができるのに対し、ダミー
端子３１の高さを２．５μｍ程度とすることができ、そ
の差を２μｍ程度とすることができる。
さについて説明する。液晶表示パネル１がアクティブマ
トリックス型のものであると、図示していないが、下側
基板２上には画素電極、スイッチング素子としての薄膜
トランジスタ、走査ラインや信号ライン等の各種の配
線、ゲート絶縁膜等の各種の絶縁膜、配向膜等が設けら
れている。そこで、入力側等の接続端子１２（１３、１
４）を、下側基板２の上面に設けられたゲート絶縁膜及
びその上面に設けられた信号ライン形成用金属膜によっ
て形成する。一方、ダミー端子３１を、下側基板２上に
形成するすべての膜を積層することによって形成する。
すると、入力側等の接続端子１２（１３、１４）の高さ
を０．５μｍ程度とすることができるのに対し、ダミー
端子３１の高さを２．５μｍ程度とすることができ、そ
の差を２μｍ程度とすることができる。
【００１１】このように、この実施形態では、半導体チ
ップ４のダミー端子３２の高さを半導体チップ４の入力
側等の接続端子１７（１８、１９）の高さと同じとし、
下側基板２のダミー端子３１の高さを下側基板２の入力
側等の接続端子１２（１３、１４）の高さよりも所定の
高さだけ高くしている。このため、半導体チップ４を下
側基板２上に異方導電性接着剤６を介して接合すると
き、４隅の両ダミー端子３１、３２が互いに当接するこ
とになる。すなわち、両ダミー端子３１、３２間に介在
された導電性粒子２２は、後述するように、かなりの圧
力を受けて、ほとんどつぶれてしまい、さらには半導体
チップ４の通常金や半田等の比較的軟らかい金属からな
るダミー端子３２の下面に食い込んでしまう。この結
果、両ダミー端子３１、３２が互いに当接することにな
る。
ップ４のダミー端子３２の高さを半導体チップ４の入力
側等の接続端子１７（１８、１９）の高さと同じとし、
下側基板２のダミー端子３１の高さを下側基板２の入力
側等の接続端子１２（１３、１４）の高さよりも所定の
高さだけ高くしている。このため、半導体チップ４を下
側基板２上に異方導電性接着剤６を介して接合すると
き、４隅の両ダミー端子３１、３２が互いに当接するこ
とになる。すなわち、両ダミー端子３１、３２間に介在
された導電性粒子２２は、後述するように、かなりの圧
力を受けて、ほとんどつぶれてしまい、さらには半導体
チップ４の通常金や半田等の比較的軟らかい金属からな
るダミー端子３２の下面に食い込んでしまう。この結
果、両ダミー端子３１、３２が互いに当接することにな
る。
【００１２】ここで、熱圧着時の圧力について説明す
る。一例として、半導体チップ４の入力側等の接続端子
１７（１８、１９）の合計数が１００個であり、ダミー
端子３２が４個であり、端子１個当たりの適正荷重が２
０ｇであると、半導体チップ４に加える荷重は１０４×
２０＝２０８０ｇとなる。したがって、半導体チップ４
のダミー端子３２と下側基板２のダミー端子３１との間
に介在された導電性粒子２２がつぶれ始める時点におい
ては、１個のダミー端子３２に加わる荷重は２０８０÷
４＝５２０ｇとなる。すなわち、１個のダミー端子３２
に加わる荷重は適正荷重（２０ｇ）の２０数倍と極めて
高くなる。このため、両ダミー端子３１、３２間に介在
された導電性粒子２２は、ほとんどつぶれてしまい、さ
らにはダミー端子３２の下面に食い込んでしまう。この
結果、両ダミー端子３１、３２が互いに当接することに
なる。
る。一例として、半導体チップ４の入力側等の接続端子
１７（１８、１９）の合計数が１００個であり、ダミー
端子３２が４個であり、端子１個当たりの適正荷重が２
０ｇであると、半導体チップ４に加える荷重は１０４×
２０＝２０８０ｇとなる。したがって、半導体チップ４
のダミー端子３２と下側基板２のダミー端子３１との間
に介在された導電性粒子２２がつぶれ始める時点におい
ては、１個のダミー端子３２に加わる荷重は２０８０÷
４＝５２０ｇとなる。すなわち、１個のダミー端子３２
に加わる荷重は適正荷重（２０ｇ）の２０数倍と極めて
高くなる。このため、両ダミー端子３１、３２間に介在
された導電性粒子２２は、ほとんどつぶれてしまい、さ
らにはダミー端子３２の下面に食い込んでしまう。この
結果、両ダミー端子３１、３２が互いに当接することに
なる。
【００１３】そして、４隅の両ダミー端子３１、３２が
互いに当接すると、圧力が加わる方向のストッパとして
作用する。この結果、半導体チップ４の入力側等の接続
端子１７（１８、１９）と下側基板２の入力側等の接続
端子１２（１３、１４）との間の間隔は、下側基板２の
入力側等の接続端子１２（１３、１４）とダミー端子３
１との高さの差（２μｍ程度）に保持される。すなわ
ち、ボンディングツール底面の平行度が若干狂っていて
も、ボンディングツール底面の実質的な平行度が確保さ
れることになる。そして、半導体チップ４の入力側等の
接続端子１７（１８、１９）は下側基板２の入力側等の
接続端子１２（１３、１４）に２μｍ程度につぶされた
導電性粒子２２を介して導電接続されることとなり、接
合不良が生じないようにすることができる。
互いに当接すると、圧力が加わる方向のストッパとして
作用する。この結果、半導体チップ４の入力側等の接続
端子１７（１８、１９）と下側基板２の入力側等の接続
端子１２（１３、１４）との間の間隔は、下側基板２の
入力側等の接続端子１２（１３、１４）とダミー端子３
１との高さの差（２μｍ程度）に保持される。すなわ
ち、ボンディングツール底面の平行度が若干狂っていて
も、ボンディングツール底面の実質的な平行度が確保さ
れることになる。そして、半導体チップ４の入力側等の
接続端子１７（１８、１９）は下側基板２の入力側等の
接続端子１２（１３、１４）に２μｍ程度につぶされた
導電性粒子２２を介して導電接続されることとなり、接
合不良が生じないようにすることができる。
【００１４】なお、上記第１実施形態では、図３に示す
ように、半導体チップ４のダミー端子３２の高さを半導
体チップ４の入力側等の接続端子１７（１８、１９）の
高さと同じとし、下側基板２のダミー端子３１の高さを
下側基板２の入力側等の接続端子１２（１３、１４）の
高さよりも所定の高さだけ高くした場合について説明し
たが、これとは逆に、下側基板２のダミー端子３１の高
さを下側基板２の入力側等の接続端子１２（１３、１
４）の高さと同じとし、半導体チップ４のダミー端子３
２の高さを半導体チップ４の入力側等の接続端子１７
（１８、１９）の高さよりも所定の高さだけ高くなるよ
うにしてもよい。次に、この逆の場合の一例をこの発明
の第２実施形態として説明する。
ように、半導体チップ４のダミー端子３２の高さを半導
体チップ４の入力側等の接続端子１７（１８、１９）の
高さと同じとし、下側基板２のダミー端子３１の高さを
下側基板２の入力側等の接続端子１２（１３、１４）の
高さよりも所定の高さだけ高くした場合について説明し
たが、これとは逆に、下側基板２のダミー端子３１の高
さを下側基板２の入力側等の接続端子１２（１３、１
４）の高さと同じとし、半導体チップ４のダミー端子３
２の高さを半導体チップ４の入力側等の接続端子１７
（１８、１９）の高さよりも所定の高さだけ高くなるよ
うにしてもよい。次に、この逆の場合の一例をこの発明
の第２実施形態として説明する。
【００１５】（第２実施形態）図４〜図９はそれぞれこ
の発明の第２実施形態における半導体チップの各製造工
程を示したものである。そこで、これらの図を順に参照
しながら、この実施形態における半導体チップの構造に
ついてその製造方法と併せ説明する。まず、図４に示す
ように、シリコン基板（ウエハ）４１上にＡｌやＡｌ合
金等からなる接続パッド４２が設けられ、その上面の接
続パッド４２の中央部を除く部分にパッシベーション膜
４３が被覆され、接続パッド４２の中央部がパッシベー
ション膜４３に設けられた開口部４４を介して露出され
たものを用意する。この場合、パッシベーション膜４３
のダイシングストリートに対応する部分にも開口部４５
が設けられている。また、この場合の接続パッド４２と
は、その上に、図２に示す入力側接続端子１７、出力側
接続端子１８及びダミー接続端子１９が形成されるもの
である。
の発明の第２実施形態における半導体チップの各製造工
程を示したものである。そこで、これらの図を順に参照
しながら、この実施形態における半導体チップの構造に
ついてその製造方法と併せ説明する。まず、図４に示す
ように、シリコン基板（ウエハ）４１上にＡｌやＡｌ合
金等からなる接続パッド４２が設けられ、その上面の接
続パッド４２の中央部を除く部分にパッシベーション膜
４３が被覆され、接続パッド４２の中央部がパッシベー
ション膜４３に設けられた開口部４４を介して露出され
たものを用意する。この場合、パッシベーション膜４３
のダイシングストリートに対応する部分にも開口部４５
が設けられている。また、この場合の接続パッド４２と
は、その上に、図２に示す入力側接続端子１７、出力側
接続端子１８及びダミー接続端子１９が形成されるもの
である。
【００１６】次に、図５に示すように、上面全体に下地
金属層４６を形成する。この下地金属層４６は２層構造
または３層構造となっている。２層構造の場合には、第
１層がＴｉ−Ｗ合金等からなり、第２層がＡｕ、Ｃｕ等
からなっている。３層構造の場合には、第１層がＣｒ、
Ｔｉ、Ｗ、Ｎｉ、Ｔｉ−Ｗ合金、Ｔｉ−Ｎｉ合金等から
なり、第２層がＣｕ、Ｐｔ、Ｐｄ、Ｎｉ等からなり、第
３層がＡｕ等からなっている。次に、下地金属層４６の
上面の接続パッド４２に対応する部分を除く部分及び図
２に示すダミー端子３２の形成領域を除く部分にメッキ
レジスト層４７を形成する。この状態では、接続パッド
４２に対応する部分及びダミー端子３２形成領域におけ
るメッキレジスト層４７には開口部４８、４９が形成さ
れている。この場合、開口部４９の大きさは開口部４８
の大きさよりも後述する理由から所定の大きさだけ小さ
くなっている。
金属層４６を形成する。この下地金属層４６は２層構造
または３層構造となっている。２層構造の場合には、第
１層がＴｉ−Ｗ合金等からなり、第２層がＡｕ、Ｃｕ等
からなっている。３層構造の場合には、第１層がＣｒ、
Ｔｉ、Ｗ、Ｎｉ、Ｔｉ−Ｗ合金、Ｔｉ−Ｎｉ合金等から
なり、第２層がＣｕ、Ｐｔ、Ｐｄ、Ｎｉ等からなり、第
３層がＡｕ等からなっている。次に、下地金属層４６の
上面の接続パッド４２に対応する部分を除く部分及び図
２に示すダミー端子３２の形成領域を除く部分にメッキ
レジスト層４７を形成する。この状態では、接続パッド
４２に対応する部分及びダミー端子３２形成領域におけ
るメッキレジスト層４７には開口部４８、４９が形成さ
れている。この場合、開口部４９の大きさは開口部４８
の大きさよりも後述する理由から所定の大きさだけ小さ
くなっている。
【００１７】次に、図６に示すように、下地金属層４６
をメッキ電流路としてＡｕ等の電解メッキを行うことに
より、メッキレジスト層４７の開口部４８、４９内の下
地金属層４６の上面に入力側等の接続端子１７（１８、
１９）及びダミー端子３２を形成する。この場合、開口
部４９の大きさが開口部４８の大きさよりも小さくなっ
ているので、開口部４９内の被メッキ面における局部メ
ッキ電流密度が開口部４８内の被メッキ面における局部
メッキ電流密度よりも高くなる。この結果、ダミー端子
３２の高さは入力側等の接続端子１７（１８、１９）の
高さよりも高くなる。そこで、開口部４９の大きさを開
口部４８の大きさよりもある所定の大きさだけ小さくし
ておくと、ダミー端子３２の高さを入力側等の接続端子
１７（１８、１９）の高さよりも２〜３μｍ程度高くす
ることができる。
をメッキ電流路としてＡｕ等の電解メッキを行うことに
より、メッキレジスト層４７の開口部４８、４９内の下
地金属層４６の上面に入力側等の接続端子１７（１８、
１９）及びダミー端子３２を形成する。この場合、開口
部４９の大きさが開口部４８の大きさよりも小さくなっ
ているので、開口部４９内の被メッキ面における局部メ
ッキ電流密度が開口部４８内の被メッキ面における局部
メッキ電流密度よりも高くなる。この結果、ダミー端子
３２の高さは入力側等の接続端子１７（１８、１９）の
高さよりも高くなる。そこで、開口部４９の大きさを開
口部４８の大きさよりもある所定の大きさだけ小さくし
ておくと、ダミー端子３２の高さを入力側等の接続端子
１７（１８、１９）の高さよりも２〜３μｍ程度高くす
ることができる。
【００１８】次に、メッキレジスト層４７を剥離する
（図７参照）。次に、入力側等の接続端子１７（１８、
１９）及びダミー端子３２をマスクとして下地金属層４
６の不要な部分をエッチングして除去すると、図８に示
すように、入力側等の接続端子１７（１８、１９）及び
ダミー端子３２下にのみ下地金属層４６が残存される。
次に、パッシベーション膜４３のダイシングストリート
に対応する開口部４５の幅方向中心部に沿ってダイシン
グし、個々のチップに分割すると、図９に示すように、
この実施形態における半導体チップ４が得られる。
（図７参照）。次に、入力側等の接続端子１７（１８、
１９）及びダミー端子３２をマスクとして下地金属層４
６の不要な部分をエッチングして除去すると、図８に示
すように、入力側等の接続端子１７（１８、１９）及び
ダミー端子３２下にのみ下地金属層４６が残存される。
次に、パッシベーション膜４３のダイシングストリート
に対応する開口部４５の幅方向中心部に沿ってダイシン
グし、個々のチップに分割すると、図９に示すように、
この実施形態における半導体チップ４が得られる。
【００１９】次に、図１０は以上のようにして得られた
半導体チップ４を液晶表示パネルの下側基板上に搭載し
た状態の一部の断面図を示したものである。なお、この
図において、図３と同一名称部分には同一の符合を付
し、その説明を適宜省略する。この場合、上述したよう
に、下側基板２のダミー端子３１の高さは下側基板２の
入力側等の接続端子１２（１３、１４）の高さと同じと
なっている。そして、両ダミー端子３１、３２は、その
間に介在された導電性粒子（図示せず）がほとんどつぶ
れ、さらにはダミー端子３２の下面に食い込むことによ
り、互いに当接されている。これにより、半導体チップ
４の入力側等の接続端子１７（１８、１９）と下側基板
２の入力側等の接続端子１２（１３、１４）との間の間
隔は、半導体チップ４の入力側等の接続端子１７（１
８、１９）とダミー端子３２との高さの差（２〜３μｍ
程度）に保持される。そして、半導体チップ４の入力側
等の接続端子１７（１８、１９）は下側基板２の入力側
等の接続端子１２（１３、１４）に２〜３μｍ程度につ
ぶされた導電性粒子２２を介して導電接続されることと
なり、接合不良が生じないようにすることができる。
半導体チップ４を液晶表示パネルの下側基板上に搭載し
た状態の一部の断面図を示したものである。なお、この
図において、図３と同一名称部分には同一の符合を付
し、その説明を適宜省略する。この場合、上述したよう
に、下側基板２のダミー端子３１の高さは下側基板２の
入力側等の接続端子１２（１３、１４）の高さと同じと
なっている。そして、両ダミー端子３１、３２は、その
間に介在された導電性粒子（図示せず）がほとんどつぶ
れ、さらにはダミー端子３２の下面に食い込むことによ
り、互いに当接されている。これにより、半導体チップ
４の入力側等の接続端子１７（１８、１９）と下側基板
２の入力側等の接続端子１２（１３、１４）との間の間
隔は、半導体チップ４の入力側等の接続端子１７（１
８、１９）とダミー端子３２との高さの差（２〜３μｍ
程度）に保持される。そして、半導体チップ４の入力側
等の接続端子１７（１８、１９）は下側基板２の入力側
等の接続端子１２（１３、１４）に２〜３μｍ程度につ
ぶされた導電性粒子２２を介して導電接続されることと
なり、接合不良が生じないようにすることができる。
【００２０】ところで、上記第１実施形態の場合には、
液晶表示パネル１の下側基板２のダミー端子３１を、下
側基板２上に形成するすべての膜を積層することによっ
て形成しているので、ダミー端子３１を形成しない場合
と比較して、全製造工程で使用する１０数枚のフォトマ
スクをすべて変更する必要がある。これに対して、上記
第２実施形態の場合には、メッキレジスト層４７を形成
するためのフォトマスクだけを変更すればよく、したが
って製造工程の変更を最小限とすることができる。
液晶表示パネル１の下側基板２のダミー端子３１を、下
側基板２上に形成するすべての膜を積層することによっ
て形成しているので、ダミー端子３１を形成しない場合
と比較して、全製造工程で使用する１０数枚のフォトマ
スクをすべて変更する必要がある。これに対して、上記
第２実施形態の場合には、メッキレジスト層４７を形成
するためのフォトマスクだけを変更すればよく、したが
って製造工程の変更を最小限とすることができる。
【００２１】なお、上記第１実施形態では、液晶表示パ
ネル１の下側基板２のダミー端子３１の高さを下側基板
２の入力側等の接続端子１２（１３、１４）の高さより
も高くした場合について説明し、上記第２実施形態で
は、半導体チップ４のダミー端子３２の高さを半導体チ
ップ４の入力側等の接続端子１７（１８、１９）の高さ
よりも高くした場合について説明したが、両ダミー端子
３１、３２を共に高くするようにしてもよいことはもち
ろんである。
ネル１の下側基板２のダミー端子３１の高さを下側基板
２の入力側等の接続端子１２（１３、１４）の高さより
も高くした場合について説明し、上記第２実施形態で
は、半導体チップ４のダミー端子３２の高さを半導体チ
ップ４の入力側等の接続端子１７（１８、１９）の高さ
よりも高くした場合について説明したが、両ダミー端子
３１、３２を共に高くするようにしてもよいことはもち
ろんである。
【００２２】また、上記実施形態では、図１に示すよう
に、液晶表示パネル１の下側基板２の上面の所定の箇所
からなる長方形状の半導体チップ搭載領域１１内の４隅
にダミー端子３１を設けるとともに、図２に示すよう
に、半導体チップ４の長方形状の下面の４隅にダミー端
子３２を設けた場合について説明したが、これに限定さ
れるものではない。例えば、半導体チップ４の長手方向
の長さが長い場合には、その下面の４隅のほかに、同下
面の長手方向中央部の幅方向両側にダミー端子３２を設
けるようにしてもよい。この場合、液晶表示パネル１の
半導体チップ搭載領域１１内の長手方向中央部の幅方向
両側にもダミー端子３１を設けることになる。
に、液晶表示パネル１の下側基板２の上面の所定の箇所
からなる長方形状の半導体チップ搭載領域１１内の４隅
にダミー端子３１を設けるとともに、図２に示すよう
に、半導体チップ４の長方形状の下面の４隅にダミー端
子３２を設けた場合について説明したが、これに限定さ
れるものではない。例えば、半導体チップ４の長手方向
の長さが長い場合には、その下面の４隅のほかに、同下
面の長手方向中央部の幅方向両側にダミー端子３２を設
けるようにしてもよい。この場合、液晶表示パネル１の
半導体チップ搭載領域１１内の長手方向中央部の幅方向
両側にもダミー端子３１を設けることになる。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、一方の電子部品と他方の電子部品とを異方導電性接
着剤を介して接合するとき、一方の電子部品のダミー端
子と他方の電子部品のダミー端子とが互いに当接するこ
とにより、圧力が加わる方向のストッパとして作用し、
これによりボンディングツール底面の実質的な平行度が
確保されることとなり、したがってボンディングツール
底面の平行度が若干狂っても、接合不良が生じないよう
にすることができる。
ば、一方の電子部品と他方の電子部品とを異方導電性接
着剤を介して接合するとき、一方の電子部品のダミー端
子と他方の電子部品のダミー端子とが互いに当接するこ
とにより、圧力が加わる方向のストッパとして作用し、
これによりボンディングツール底面の実質的な平行度が
確保されることとなり、したがってボンディングツール
底面の平行度が若干狂っても、接合不良が生じないよう
にすることができる。
【図１】この発明の第１実施形態における液晶表示パネ
ルの半導体チップの搭載される部分の一部の平面図。
ルの半導体チップの搭載される部分の一部の平面図。
【図２】第１実施形態における半導体チップの一部の透
過平面図。
過平面図。
【図３】図１に示す液晶表示パネルに図２に示す半導体
チップを搭載した状態の一部の断面図。
チップを搭載した状態の一部の断面図。
【図４】この発明の第２実施形態における半導体チップ
の製造に際し、当初用意したものの一部の断面図。
の製造に際し、当初用意したものの一部の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に示す半導体チップを液晶表示パネルに
搭載した状態の一部の断面図。
搭載した状態の一部の断面図。
【図１１】従来の液晶表示装置の一例の一部の平面図。
【図１２】図１１に示す液晶表示パネルの所定の半導体
チップの搭載される部分の一部の平面図。
チップの搭載される部分の一部の平面図。
【図１３】図１１に示す所定の半導体チップの一部の透
過平面図。
過平面図。
【図１４】図１１に示す液晶表示装置の所定の半導体チ
ップの搭載部分の一部の断面図。
ップの搭載部分の一部の断面図。
１ 液晶表示パネル ２ 下側基板 ４ 半導体チップ ６ 異方導電性接着剤 １２ 入力側接続端子 １３ 出力側接続端子 １４ ダミー接続端子 １７ 入力側接続端子 １８ 出力側接続端子 １９ ダミー接続端子 ３１ ダミー端子 ３２ ダミー端子
Claims (10)
- 【請求項１】 方形状の領域内の所定の箇所に複数の接
続端子が設けられ、同領域内の別の所定の複数箇所に高
さが前記接続端子の高さよりも高いダミー端子が設けら
れていることを特徴とする電子部品。 - 【請求項２】 請求項１記載の発明において、前記ダミ
ー端子は前記領域内の少なくとも４隅に設けられている
ことを特徴とする電子部品。 - 【請求項３】 請求項１または２記載の発明において、
前記接続端子は同一高さの有効接続端子とダミー接続端
子とからなっていることを特徴とする電子部品。 - 【請求項４】 請求項１〜３のいずれかに記載の発明に
おいて、前記領域は表示パネルの半導体チップ搭載領域
であることを特徴とする電子部品。 - 【請求項５】 請求項１〜３のいずれかに記載の発明に
おいて、前記領域は半導体チップの所定の面であること
を特徴とする電子部品。 - 【請求項６】 方形状の領域内の所定の箇所に複数の接
続端子が設けられ、同領域内の別の所定の複数箇所にダ
ミー端子が設けられた一方の電子部品と、同じく方形状
の領域内の所定の箇所に複数の接続端子が設けられ、同
領域内の別の所定の複数箇所にダミー端子が設けられた
他方の電子部品とを異方導電性接着剤を介して接合した
電子部品の接合構造であって、前記一方の電子部品のダ
ミー端子の高さは当該電子部品の接続端子の高さよりも
高くなっており、前記他方の電子部品のダミー端子の高
さは当該電子部品の接続端子の高さと同じかまたはそれ
よりも高くなっていることを特徴とする電子部品の接合
構造。 - 【請求項７】 請求項６記載の発明において、前記一方
の電子部品のダミー端子は当該電子部品の前記領域内の
少なくとも４隅に設けられ、前記他方の電子部品のダミ
ー端子は当該電子部品の前記領域内の少なくとも４隅に
設けられていることを特徴とする電子部品の接合構造。 - 【請求項８】 請求項６または７記載の発明において、
前記２つの電子部品の各接続端子は同一高さの有効接続
端子とダミー接続端子とからなっていることを特徴とす
る電子部品の接合構造。 - 【請求項９】 請求項６〜８のいずれかに記載の発明に
おいて、前記一方の電子部品は表示パネルであり、前記
他方の電子部品は半導体チップであることを特徴とする
電子部品の接合構造。 - 【請求項１０】 請求項６〜８のいずれかに記載の発明
において、前記一方の電子部品は半導体チップであり、
前記他方の電子部品は表示パネルであることを特徴とす
る電子部品の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10192698A JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10192698A JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282002A true JPH11282002A (ja) | 1999-10-15 |
| JP3752829B2 JP3752829B2 (ja) | 2006-03-08 |
Family
ID=14313528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10192698A Expired - Fee Related JP3752829B2 (ja) | 1998-03-31 | 1998-03-31 | 液晶表示パネルと半導体チップとの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752829B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065690A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100497046B1 (ko) * | 2001-09-26 | 2005-06-23 | 가부시키가이샤 히타치세이사쿠쇼 | 표시장치 |
| US20160349564A1 (en) * | 2015-06-01 | 2016-12-01 | Japan Display Inc. | Display device |
-
1998
- 1998-03-31 JP JP10192698A patent/JP3752829B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065690A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100497046B1 (ko) * | 2001-09-26 | 2005-06-23 | 가부시키가이샤 히타치세이사쿠쇼 | 표시장치 |
| US6956548B2 (en) | 2001-09-26 | 2005-10-18 | Hitachi, Ltd. | Display device |
| US7561132B2 (en) | 2001-09-26 | 2009-07-14 | Hitachi, Ltd. | Display device |
| US20160349564A1 (en) * | 2015-06-01 | 2016-12-01 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3752829B2 (ja) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| JP3484554B2 (ja) | 半導体装置 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JP2001244365A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US20060097377A1 (en) | Flip chip bonding structure using non-conductive adhesive and related fabrication method | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| KR20070009427A (ko) | 반도체 장치 및 전자 기기 | |
| JP2001044197A (ja) | 半導体装置及びその製造方法 | |
| US20040099959A1 (en) | Conductive bump structure | |
| JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JP3752829B2 (ja) | 液晶表示パネルと半導体チップとの接合方法 | |
| JP2001326250A (ja) | フリップチップ型半導体装置及び製造方法 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2001118994A (ja) | 半導体装置 | |
| US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2723747B2 (ja) | 半導体装置の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |