JPH11274540A

JPH11274540A - 光起電力素子及びその製造方法

Info

Publication number: JPH11274540A
Application number: JP11016405A
Authority: JP
Inventors: Masafumi Sano; 政史佐野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-01-26
Filing date: 1999-01-26
Publication date: 1999-10-08
Anticipated expiration: 2019-01-26
Also published as: JP3710312B2

Abstract

(57)【要約】【課題】優れた光電変換効率を有し劣化の少ない光起
電力素子を、低コストで提供する。【解決手段】支持基板上に、水素を含有するｎ型シリ
コン系半導体層、水素を含有するｉ型シリコン系半導体
層、水素を含有するｐ型シリコン系半導体層、を順に積
層する工程を少なくとも有する光起電力素子の製造方法
であって、少なくともｎ型非晶質半導体層とｎ型微結晶
半導体層とを積層することによって前記ｎ型シリコン系
半導体層を形成する工程と、該ｎ型シリコン系半導体層
を熱処理する工程と、該熱処理されたｎ型シリコン系半
導体層上にｉ型微結晶シリコン系半導体層を形成する工
程と、を有することを特徴とする光起電力素子の製造方
法及び該方法を用いて製造された光起電力素子を提供す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、太陽電池やセンサ
ー等の光起電力素子に関するものであり、特に、ｉ型微
結晶半導体層を含むｎｉｐ型シリコン系半導体層を有す
る光起電力素子とその製造方法に関する。

【０００２】

【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子である光起電力素子は、電卓、腕時計など民生
用の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化学燃料の代替用電源と
して実用化可能な技術として注目されている。

【０００３】光起電力素子は半導体のｐｎ接合の光起電
力を利用した技術であり、シリコンなどの半導体に太陽
光を吸収させ電子と正孔の光キャリアを生成させ、該光
キャリアをｐｎ接合部の内部電界によりドリフトさせ、
外部に取り出すものである。このような光起電力素子
は、通常の半導体プロセスとほぼ同様のプロセスを用い
ることにより製造することができる。具体的には、ＣＺ
法などの結晶成長法によりｐ型、或いはｎ型に価電子制
御したシリコンの単結晶を作製し、該単結晶をスライス
して約３００μｍの厚みのシリコンウェハーを作る。さ
らにウェハー表面に前記ウェハーの導電型と反対の導電
型となるように価電子制御剤の拡散などの適当な手段を
用いて、異種の導電型の層を形成することでｐｎ接合を
作るものである。

【０００４】ところで、信頼性や変換効率の観点から、
現在、主に実用化されている光起電力素子には、単結晶
シリコンが使われているが、上述のように光起電力素子
の作製に半導体プロセスを用いるため生産コストは高い
ものとなっている。

【０００５】単結晶シリコン光起電力素子の他の問題点
は、単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギャップが約１．１ｅＶであり光起電力
素子として好適な１．５ｅＶよりも狭いため光の短波長
成分を有効に利用できないことである。

【０００６】また、多結晶シリコンを用いた光起電力素
子としては、表面テクスチャー構造を有し、５５０℃以
下の低いプロセス温度で形成され、５μｍ以下の薄い厚
さで優れた特性を示すものが報告されている（Ｋｅｉｊ
ｉＹａｍａｍｏｔｏ，ＡｋｉｈｉｋｏＮａｋａｊｉ
ｍａｅｔａｌ．”ＯｐｔｉｃａｌＣｏｎｆｉｎｅ
ｍｅｎｔＥｆｆｅｃｔｆｏｒｂｅｌｏｗ５μｍ
ＴｈｉｎＦｉｌｍＰｏｌｙ−ＳｉＳｏｌａｒＣ
ｅｌｌｏｎＧｌａｓｓＳｕｂｓｔｒａｔｅ”Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９
７）ｐｐＬ５６９−Ｌ５７２）。

【０００７】しかしながら、比較的高いプロセス温度と
遅いプロセススピードの点から実用化には至っていな
い。

【０００８】さらに、単結晶や多結晶は結晶質であるが
ために面積の大きなウェハー及び多結晶層を製造するの
は極めて困難であること、屋外で使用する際に光起電力
素子を様々な気象条件によりもたらされる機械的損傷か
ら保護するため、高価な実装が必要になることなどか
ら、単位発電量に対する生産コストが既存の発電方法に
比べて割高になってしまうという問題がある。

【０００９】このような事情から、光起電力素子の電力
用としての実用化を進めるに当たって、低コスト化及び
大面積化が重要な技術的課題であり、様々な検討がなさ
れており、コストの安い材料、変換効率の高い材料など
の材料の探究が行われてきた。このような光起電力素子
の材料としては、非晶質シリコン、非晶質シリコンゲル
マニウム、非晶質炭化ケイ素などのテトラヘドラル系の
非晶質半導体や、ＣｄＳ、Ｃｕ₂ ＳなどのＩＩ−ＶＩ族
やＧａＡｓ、ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化合物
半導体等が挙げられる。とりわけ、非晶質半導体を光起
電力発生層に用いた薄膜光起電力素子は、単結晶光起電
力素子に比較して大面積の膜が作製できることや、膜厚
が薄くて済むこと、任意の基板材料に堆積できることな
どの長所があり有望視されている。

【００１０】しかしながら、上記非晶質半導体を用いた
光起電力素子は、電力用素子としては光電変換効率の向
上、信頼性の向上の面で問題が残っている。

【００１１】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、例えば、バンドギャッ
プを狭くして長波長の光に対する感度を増加することが
行われている。即ち、非晶質シリコンは、バンドギャッ
プが約１．７ｅＶ位であるため、７００ｎｍ以上の長波
長の光は吸収できず、有効に利用できないため、長波長
光に感度のある、バンドギャップの狭い材料を用いるこ
とが検討されている。このような材料としては成膜時の
シリコン原料ガスとゲルマニウム原料ガスの比を変える
ことで容易にバンドギャップを１．３ｅＶ位から１．７
ｅＶ位まで任意に変化できる非晶質シリコンゲルマニウ
ムが挙げられる。

【００１２】また、光起電力素子の変換効率を向上させ
る他の方法として、単位素子構造の光起電力素子を複数
積層するいわゆるスタックセルを用いることが米国特許
第２，９４９，４９８号明細書に開示されている。この
スタックセルにはｐｎ接合半導体が用いられているが、
その思想は非晶質或いは結晶質いずれにも共通するもの
であり、太陽光スペクトルを異なるバンドギャップの光
起電力素子により効率良く吸収させ、Ｖ_ocを増大させる
ことにより発電効率を向上させるものであった。

【００１３】スタックセルは、異なるバンドギャップの
素子を積層し、太陽光線のスペクトルの各部分を効率良
く吸収することにより、変換効率を向上させるものであ
り、積層する素子の光入射側に位置するいわゆるトップ
層のバンドギャップよりも該トップ層の下（光入射側と
反対側）に位置するいわゆるボトム層のバンドギャップ
が狭くなるように設計される。これにより、太陽光線の
スペクトルを十分に吸収し、光電変換効率が飛躍的に改
善された（Ｋ．Ｍｉｙａｃｈｉｅｔａｌ．，Ｐｒｏ
ｃ．１１ｔｈＥ．Ｃ．ＰｈｏｔｏｖｏｌｔａｉｃＳｏ
ｌａｒＥｎｅｒｇｙＣｏｎｆ．Ｍｏｎｔｒｅｕｘ，
Ｓｗｉｔｚｅｒｌａｎｄ，８８，１９９２），（Ｋ．Ｎ
ｏｍｏｔｏｅｔａｌ．，”ａ−ＳｉＡｌｌｏｙ
Ｔｒｅｅ−ＳｔａｃｋｅｄｓｏｌａｒＣｅｌｌｓ
ｗｉｔｈＨｉｇｈＳｔａｂｉｌｉｚｅｄ−Ｅｆｆｉ
ｃｉｅｎｃｙ２，７ｔｈＰｈｏｔｏｖｏｌｔａｉｃ
ＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇＣ
ｏｎｆ．Ｎａｇｏｙａ，２７５，１９９３）。

【００１４】しかしながら、ｉ型半導体層の全てに非晶
質半導体を用いた光起電力素子には、光照射により変換
効率が低下するいわゆる光劣化という問題点があり、そ
の低減には限界があった。これは、非晶質シリコン及び
非晶質シリコンゲルマニウムは光照射により膜質が劣化
してしまい、このためキャリアの走行性が悪くなること
により引き起こされるものであり、結晶系半導体には見
られない、非晶質半導体特有の現象である。そのため非
晶質半導体を電力用途に用いる場合、信頼性が劣り、実
用化の障害となっているのが実状である。

【００１５】また、十分な光電流を得るために必要な膜
厚、光劣化等の観点からプラズマＣＶＤ法によって製造
されたｉ型層微結晶シリコン半導体が注目されてきてお
り報告がなされている（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎ
ｅｒ，ｅｔａｌ．，”ＩＮＴＲＩＮＳＩＣＭＩＣＲ
ＯＣＲＹＳＴＡＬＬＩＮＥＳＩＬＩＣＯＮ（μｃ−Ｓ
ｉ：Ｈ）−ＡＰＲＯＭＩＳＩＮＧＮＥＷＴＨＩＮ
ＦＩＬＭＳＯＬＡＲＣＥＬＬＭＡＴＥＲＩＡ
Ｌ”，１９９４ＩＥＥＥＦｉｒｓｔＷＣＰＥＣ，
ｐｐ．４０９−４１２，Ｄｅｃ．５−９，１９９４，Ｈ
ａｗａｉｉ，）、（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅ
ｒ，ｅｔａｌ．，Ｔｈｅ”Ｍｉｃｒｏｍｏｒｐｈ”Ｓ
ｏｌａｒｃｅｌｌ：Ｅｘｔｅｎｄｉｎｇａ−Ｓｉ：Ｈ
ＴｅｃｈｎｏｌｏｇｙＴｏｗａｒｄｓＴｈｉｎ
ＦｉｌｍＣｒｙｓｔａｌｌｉｎｅＳｉｌｉｃｏｎ，２
５ｔｈＩＥＥＥＰＶＳｐｅｃｉａｌｉｓｔｓＣ
ｏｎｆｅｒｅｎｃｅ，Ｗａｓｈｉｎｇｔｏｎ，Ｍａｙ
１３−１７，１９９６）。

【００１６】しかしながら、いずれの報告においても微
結晶層の堆積速度が遅く実用化の障害となっているのが
実状である。

【００１７】

【発明が解決しようとする課題】本発明の目的は、上記
従来の問題点を解決し、微結晶半導体層を用いた光起電
力素子のさらなる薄膜化と堆積速度の向上を図り、電力
用途に用いるためにさらなる変換効率の向上を図り、信
頼性が高く変換効率の高い光起電力素子を低コストで提
供することにある。

【００１８】

【課題を解決するための手段】本発明は、支持基板上
に、水素を含有するｎ型シリコン系半導体層、水素を含
有するｉ型シリコン系半導体層、水素を含有するｐ型シ
リコン系半導体層、を順に積層する工程を少なくとも有
する光起電力素子の製造方法であって、少なくともｎ型
非晶質半導体層とｎ型微結晶半導体層とを積層すること
によって前記ｎ型シリコン系半導体層を形成する工程
と、該ｎ型シリコン系半導体層を熱処理する工程と、該
熱処理されたｎ型シリコン系半導体層上にｉ型微結晶シ
リコン系半導体層を形成する工程と、を有することを特
徴とする光起電力素子の製造方法を提供する。

【００１９】また、本発明は、支持基板上に、少なくと
も、水素を含有するｎ型シリコン系半導体層、水素を含
有するｉ型微結晶シリコン系半導体層、水素を含有する
ｐ型シリコン系半導体層、を順に有する光起電力素子で
あって、前記ｎ型シリコン系半導体層が少なくともｎ型
非晶質半導体層とｎ型微結晶半導体層とを積層した後に
熱処理が施されたものであることを特徴とする光起電力
素子を提供する。

【００２０】ここで、前記熱処理を、前記ｎ型シリコン
系半導体層が結晶核生成層となる条件で行なうことが好
ましい。また、熱処理温度は５５０℃以下とすることが
好ましい。

【００２１】また、前記支持基板上に少なくとも一層の
第一の透明導電層を形成することが好ましく、前記ｐ型
シリコン系半導体層上に第二の透明導電層を形成するこ
とが好ましい。

【００２２】さらに、前記ｉ型微結晶シリコン系半導体
層を、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガス
あるいは水素ガスと不活性ガスとからなる希釈ガスとか
らなる希釈ガスで１／２０以下に希釈したシラン系ガス
を原料ガスとして用い、該原料ガスの堆積室内での滞留
時間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１
０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形
成することが好ましい。

【００２３】また、前記ｎ型非晶質半導体層の層厚は５
０Å〜１０００Åであることが好ましく、前記ｎ型微結
晶半導体層の層厚は５０Å〜１０００Åであることが好
ましく、前記ｉ型微結晶シリコン系半導体層の層厚は
０．５μｍ〜３．５μｍであることが好ましい。

【００２４】本発明において、ｎ型シリコン系半導体層
を熱処理して結晶核生成層を形成し、該結晶核生成層の
上にｉ型微結晶シリコン系半導体層を形成することによ
り、該ｉ型微結晶シリコン系半導体層は、高速堆積が可
能で薄膜の状態であっても適度な粒径に成長させること
ができ、且つ、非晶質領域の少ない比較的結晶化率の高
い構造のものが得られ、光劣化がほとんどない優れた特
性を有する。従って、薄膜であっても高い光電変換効率
を維持し、これまで困難であった高速成膜を可能として
飛躍的に光起電力素子の製造コストを下げることができ
る。

【００２５】また、ｎ型非晶質半導体層を第一の透明導
電層上に設けることにより、該透明導電層と半導体層と
の密着性が向上すると共に、該透明導電層の水素プラズ
マ等による還元を防ぐことができ、且つ、ｎ型微結晶半
導体層を再現性良く堆積し易くし、異常成長結晶の少な
い比較的結晶粒の均一なｎ型微結晶半導体層を形成し易
くすることができる。

【００２６】さらに、ｎ型微結晶半導体層は、ｎ型シリ
コン系半導体層を熱処理する際に、微結晶層の粒径を大
きくする結晶核として働き、５５０℃以下の低温で且つ
短時間での熱処理を可能とし、結晶核生成層の形成を容
易化する。

【００２７】ｉ型微結晶シリコン系半導体層の形成条件
を制御することによって、結晶核生成層の影響を、低温
で高速堆積時であっても受け易くし、且つ、成膜空間内
の滞留時間を短くすることにより、ｉ型微結晶シリコン
系半導体層となる前駆体を短時間で大量に供給すること
で、高速で堆積してもダングリグボンド等の欠陥密度の
少ない優れたｉ型微結晶シリコン系半導体層を形成する
ことができ、高い光電変換率を維持することができる。

【００２８】熱処理温度を５５０℃以下にすることによ
り、上記ｉ型微結晶シリコン系半導体層とその上のｐ型
シリコン系半導体層との界面準位の低減及びｉ型層のグ
レインバインダリーの改善等がなされ、光劣化を抑制し
ながら高い光電変換効率を維持することができる。

【００２９】ｎ型非晶質半導体層の層厚を制御すること
により、ｎ型微結晶半導体層の微結晶体積率や粒径を容
易に制御することができ、且つ第一の透明導電層へのプ
ラズマダメージを制御することができ、密着性を向上さ
せることができ大面積にわたって高い光電変換効率を維
持することができる。

【００３０】ｎ型微結晶半導体層の層厚を制御すること
により、ｎ型微結晶半導体層が低抵抗なｎ型半導体層と
してより良好に機能する上、ｎ型半導体層を結晶核生成
層とする際の核発生層として良好に機能し、ｉ型微結晶
シリコン系半導体層の高速成膜及び結晶粒径や結晶化率
を容易に制御することが可能となり、光劣化のほとんど
無い高い光電変換効率を維持することができる。

【００３１】ｉ型微結晶シリコン系半導体層の層厚を従
来好適と考えられてきた層厚を外れてごく薄くすること
で、光照射によるｉ型層中での局在準位の増加を抑制す
ることができ、光起電力素子の中でもさらに光劣化を抑
制することができる。

【００３２】

【発明の実施の形態】以下、本発明の光起電力素子の好
適な実施態様について詳細に説明するが、本発明は以下
の実施態様に限定されるものではない。

【００３３】図１は本発明の光起電力素子の一実施態様
を示す模式的な断面図である。図中、１００は光起電力
素子、１０１は支持基板、１０３は第一の透明導電層、
１０４はｎ型非晶質半導体層、１０５はｎ型微結晶半導
体層、１０６はｉ型微結晶半導体層、１０７はｐ型半導
体層、１０８は第二の透明導電層、１０９は集電電極で
ある。また、支持基板１０１と第一の透明導電層との間
には、必要に応じて裏面反射層１０２を有していても良
い。また、上記ｎ型非晶質半導体層１０４とｎ型微結晶
半導体層１０５に熱処理を施して結晶核生成層１１０を
形成した後、上記ｉ型微結晶半導体層１０６が形成され
る。

【００３４】（支持基板）半導体層１０４〜１０７は高
だか３．５μｍ程度の薄膜であるため、種々の支持基板
上に堆積して設けることができる。このような支持基板
１０１は、単結晶質のものであっても非単結晶質のもの
であっても良く、導電性のものであっても、電気絶縁性
のものであっても良い。また、支持基板１０１は透光
性、非透光性のいずれも良いが、変形や歪みが少なく、
所望の強度を有するものであることが好ましい。具体的
には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔ
ａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属またはこれらの合金
（例えば真鍮、ステンレス鋼等）の薄板及びその複合
体、及びポリエステル、ポリエチレン、ポリカーボネー
ト、セルロースアセテート、ポリプロピレン、ポリ塩化
ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミ
ド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィル
ムまたはシート、またはこれらとガラスファイバー、カ
ーボンファイバー、ホウ素ファイバー、金属繊維等との
複合体、及びこれらの金属の薄板、樹脂シート等の表面
に異種材質の金属薄膜及び／またはＳｉＯ₂ 、Ｓｉ₃ Ｎ
₄ 、Ａｌ₂ Ｏ₃ 、ＡｌＮ等の絶縁性薄膜をスパッタ法、
蒸着法、鍍金法等により表面コーティング処理したも
の、及び、ガラス、セラミックスなどが挙げられる。

【００３５】本発明において、支持基板１０１が金属等
の電気導電性を有するものである場合には、支持基板１
０１に電流取り出し用の電極としての役割を兼ねさせて
もよい。一方、支持基板１０１が合成樹脂等の電気絶縁
性のものである場合には堆積膜の形成される側の表面に
Ａｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆ
ｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス、真鍮、ニクロム、Ｓ
ｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＺｎＯ、ＩＴＯ（インジウム錫酸
化物）等のいわゆる金属単体または合金、及び透明導電
性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法で
あらかじめ設けることによって電流取り出し用電極を形
成しておくことが望ましい。この電極は後述する裏面反
射層や第一の透明導電層の役割を兼ねることができる。

【００３６】また、支持基板１０１が金属等導電性のも
のであっても、長波長光の基板表面上での反射率を向上
させたり、基板材質と堆積膜との間での構成元素の相互
拡散を防止する等の目的で、支持基板１０１とは異種の
金属層等を支持基板１０１の堆積膜が形成される側に設
けても良い。この金属層は裏面反射層の役割を兼ねるこ
とができる。また、支持基板１０１が比較的透明であっ
て、該基板の側から光入射を行う層構成の光起電力素子
とする場合には、透明導電性酸化物や金属薄膜等の導電
性薄膜を予め堆積形成しておくことが望ましい。この導
電性薄膜は第一の透明導電層の役割を兼ねることができ
る。

【００３７】支持基板１０１の表面は、平滑面であって
も、微小な凹凸面であっても良い。微小な凹凸面とする
場合には、凹凸形状は球状、円錐状、角錐状等であっ
て、且つその最大高さ（Ｒ_max ）を好ましくは０．０５
μｍ〜２μｍとする。それにより、該表面での光反射が
乱反射となり、該表面での反射光の光路長の増大をもた
らす。基板の形状は、用途により平滑表面或いは凹凸表
面の板状、長尺ベルト状、円筒状等とすることができ、
その厚さは、所望通りの光起電力素子を形成し得るよう
に適宜決定するが、出来上がった光起電力素子に可撓性
が要求される場合、または基板の側より光入射がなされ
る場合には、基板としての機能が十分発揮される範囲内
で可能な限り薄くすることができる。基板の製造上及び
取り扱い上、機械的強度等の点から、基板の厚さは通常
は１０μｍ以上とされる。

【００３８】（裏面反射層）裏面反射層は、半導体層で
吸収しきれなかった光を再び半導体層に反射する光反射
層としての役割を有する。本発明に用いられる裏面反射
層（裏面電極としての機能を有することもある）は光入
射方向に対し、半導体層の裏面に配される層である。従
って、図１の１０２の位置に配置される。裏面反射層の
材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、
Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｂ、Ｚｒ等の金
属またはステンレス等の合金が挙げられる。中でもＡ
ｌ、Ｃｕ、Ａｇ、Ａｕなどの反射率の高い金属が特に好
ましい。

【００３９】また、裏面反射層の形状は平坦であっても
良いが、光を散乱する凹凸形状を有することがより好ま
しい。光を散乱する凹凸形状を有することによって、半
導体層で吸収しきれなかった長波長を散乱させて半導体
層内での光路長を伸ばし、光起電力素子の長波長感度を
向上させて短絡電流を増大させ、光電変換効率を向上さ
せることができる。光を散乱する凹凸形状は、凹凸の山
と谷の高さの差の最大値Ｒ_max が０．２μｍ〜２．０μ
ｍであることが望ましい。

【００４０】但し、支持基板１０１が裏面電極を兼ねる
場合には、裏面反射層の形成を必要としない場合もあ
る。

【００４１】また、裏面反射層の形成には、蒸着法、ス
パッタ法、メッキ法、印刷法などを用いることができ
る。また裏面反射層を光を散乱する凹凸形状に形成する
ために、形成した金属或いは合金の膜にドライエッチン
グ或いはウエットエッチング、サンドブラスト、加熱な
どの処理を施してもよい。また基板を加熱しながら前述
の金属或いは合金を蒸着することにより光を散乱する凹
凸形状を形成することもできる。

【００４２】（透明導電層）裏面反射層１０２とｎ型非
晶質半導体層１０４との間に、導電性酸化亜鉛等からな
る第一の透明導電層１０３を設ける。第一の透明導電層
１０３は、裏面反射層１０２を構成する金属元素がｎ型
非晶質半導体層１０４中へ拡散するのを防止するのみな
らず、若干の抵抗値を持たせることで半導体層を挟んで
対向する裏面反射層（電極となる場合もある）１０２と
第二の透明導電層１０８との間の半導体層のピンホール
等の欠陥が原因となって発生するショートを防止するこ
と、及び薄膜による多重干渉を発生させ、入射された光
を光起電力素子内に閉じ込める等の機能を有する。

【００４３】第一の透明導電層１０３の形状は平坦であ
っても良いが、光を散乱する凹凸形状を有することがよ
り好ましい。光を散乱する凹凸形状を有することによっ
て、半導体層で吸収しきれなかった長波長光を散乱させ
て半導体層内での光路長を延ばし、光起電力素子の長波
長感度を向上させて短絡電流を増大させ、光電変換効率
を向上させることができる。光を散乱する凹凸形状は、
凹凸の山と谷の高さの差の最大値Ｒ_max が０．２μｍ〜
２．０μｍであることが望ましい。

【００４４】第一の透明導電層の形成には、蒸着法、ス
パッタ法、メッキ法、印刷法などを用いることができ
る。また第一の透明導電層を光の散乱する凹凸形状に形
成するために、形成した透明導電層の膜にドライエッチ
ング、ウェットエッチング、サンドブラスト、加熱等の
処理を施してもよい。また、基板を加熱しながら上記透
明導電層を堆積することにより光を散乱する凹凸形状を
形成することもできる。ウェットエッチングする場合
は、例えば、酸、アルカリ等でエッチングすることも有
効である。この時、凹凸形状を安定に制御することは困
難である。かかる制御を行うにあたっては、エッチャン
トの液温と浸す時間が非常に重要な要素である。この時
用いられる酸としては、蟻酸、酢酸、塩酸、硝酸等が、
アルカリとしては水酸化カリウム、水酸化ナトリウム、
水酸化アルミニウム等が、塩としては塩化鉄、塩化アル
ミニウム、硫酸アルミニウム等が、好適である。酢酸と
硫酸アルミニウム等の塩との混合液を用いれば、凹凸形
状を比較的安定に制御できる。この時、液温はエッチャ
ントの濃度にもよるが低温にした方が制御性が良い。

【００４５】（ｎ型非晶質半導体層、ｎ型微結晶半導体
層、ｐ型半導体層）ｎ型非晶質半導体層１０４、ｎ型微
結晶半導体層１０５、ｐ型半導体層１０７は本発明の光
起電力素子の特性を左右する重要な層である。本発明に
おいて半導体層は水素を含有するシリコン系半導体から
形成されている。

【００４６】ｐ型層またはｎ型層に用いられる非晶質材
料（アモルファス；「ａ−」と記す）、微結晶材料
（「μｃ−」と記す）、多結晶材料（ｐｏｌｙ−と記
す）としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、
ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：
Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−Ｓｉ
Ｎ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、
μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：Ｈ
Ｘ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−
ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：
Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ、
ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ
−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−Ｓ
ｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏ
ｌｙ−ＳｉＧｅ、等にｐ型の価電子制御剤（周期率表第
ＩＩＩ族原子；Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の
価電子制御剤（周期律表第Ｖ族原子；Ｐ、Ａｓ、Ｓｂ、
Ｂｉ）を高濃度に添加した材料が挙げられる。尚、上記
Ｘはハロゲン原子を意味する。

【００４７】特に光入射側のｐ型半導体層には、光吸収
の少ない結晶性の半導体層かバンドギャップの広い非晶
質半導体層が適している。

【００４８】またｐ型層への周期律表第ＩＩＩ族原子の
添加量及びｎ型層への周期律表第Ｖ族原子の添加量は
０．１〜５０ａｔｍ％が好適である。

【００４９】ｐ型層またはｎ型層に含有される水素原子
（Ｈ、Ｄ）またはハロゲン原子はｐ型層またはｎ型層の
未結合手を補償する働きをし、ｐ型層またはｎ型層のド
ーピング効率を向上させるものである。ｐ型層またはｎ
型層へ添加される水素原子またはハロゲン原子の添加量
は０．１〜４０ａｔｍ％が好適である。特に結晶性を有
するｎ型微結晶半導体層及びｐ型半導体層に添加する場
合、水素原子またはハロゲン原子の添加量は０．１〜８
ａｔｍ％が好適である。さらに、ｐ型層／ｉ型層、ｎ型
層／ｉ型層の各界面側でその他の領域と比べて水素原子
及び／またはハロゲン原子の含有量が多くなっているも
のが好ましい分布形態として挙げられる。該界面近傍で
の水素原子及び／またはハロゲン原子の含有量はバルク
内の含有量の１．０５〜２倍であることが好ましい。こ
のようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍
で水素原子及び／またはハロゲン原子の含有量を多くす
ることによって、該界面近傍の欠陥準位や機械的歪みを
減少させることができ、本発明の光起電力素子の光起電
力や光電流を増加させることができる。

【００５０】本発明において、ｎ型半導体層１０４、１
０５を熱処理することにより、結晶粒径及び結晶化率を
増加させて結晶核生成層１１０とすることにより、その
上のｉ型微結晶半導体層１０５を高速で堆積しても、該
層１０５を所望の結晶粒径及び結晶化率に形成すること
ができ、本発明の光起電力素子の光起電力や光電流を増
加させることができる。

【００５１】光起電力素子のｐ型半導体層及びｎ型半導
体層の電気特性としては、活性化エネルギーが０．２ｅ
Ｖ以下であることが好ましく、０．１ｅＶ以下であるこ
とがより好ましい。またそれらの比抵抗としては、１０
０Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好まし
い。さらに、ｐ型半導体層１０７の膜厚は１〜５０ｎｍ
が好ましく、３〜１０ｎｍがより好ましい。

【００５２】本発明において、ｎ型非晶質半導体層１０
４の厚さは５０Å〜１０００Åが好ましく、１００Å〜
７００Åがより好ましい。ｎ型非晶質半導体層１０４が
５０Åより薄くなると、第一の透明導電層へのプラズマ
ダメージの低減が不十分になり、光の反射率を低下させ
る恐れが有り、また、密着性も低下する恐れがある。ま
た、該層１０４が１０００Åより厚くなると、光起電力
素子のシリーズ抵抗の増加、及び裏面からの光反射率の
低下を招く恐れがある他、ｎ型微結晶半導体層の微結晶
体積率を増加させてしまうという問題も招く恐れがあ
り、光起電力素子としての特性を低下させ易い。

【００５３】また本発明において、ｎ型微結晶半導体層
１０５の厚さは５０Å〜１０００Åが好ましい。ｎ型微
結晶半導体層１０５を５０Åより薄くすると、結晶核生
成層を５５０℃以下の低温の熱処理で形成することが困
難になり、ｉ型微結晶半導体層１０６の結晶粒径及び結
晶化率が低下してしまう恐れがある。また、該層１０５
を１０００Åより厚くすれば、光起電力素子のシリーズ
抵抗の増加、及び裏面からの光反射率の低下を招く恐れ
がある他、ｎ型微結晶半導体層１０５内の結晶粒径の均
一性を欠き、ｉ型微結晶半導体層１０６の異常成長を招
き易く、光起電力素子としての特性を低下させてしまう
恐れがある。

【００５４】本発明において、結晶核生成層を形成する
ための熱処理温度は、好ましくは５５０℃以下、より好
ましくは３５０℃〜５００℃である。熱処理方法は特に
限定されるものではないが、例えば、ランプアニール、
レーザーアニール、シースヒーター等によるアニール処
理が好適である。熱処理は真空中または不活性ガス（Ａ
ｒ、Ｈｅ、Ｎｅ等）、または水素ガス、或いはこれらの
混合ガス雰囲気中で行うことが好ましい。

【００５５】（ｉ型微結晶半導体層）ｐｉｎ接合に用い
るｉ型微結晶半導体層１０６は光の照射によってキャリ
アを発生させ、該キャリアを輸送する重要な層である。
ｉ型微結晶半導体層１０６としては、僅かにｐ型、ある
いは僅かにｎ型の層も使用できる。

【００５６】本発明においてｉ型微結晶半導体層１０６
を構成する半導体材料としては、微結晶シリコンが用い
られる。微結晶シリコンは、ダングリングボンドを補償
する元素によって、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、
μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。

【００５７】本発明に好適なｉ型微結晶半導体層１０６
としては、ｉ型の水素化微結晶シリコン（μｃ−Ｓｉ：
Ｈ）層が挙げられる。その特性は、光（６３０ｎｍ）の
吸収係数（α）が５０００ｃｍ^-1以上、水素原子の含有
量（Ｃ_H ）が１〜１０％、ＡＭ−１．５、１００ｍＷ／
ｃｍ² の疑似太陽光照射下の光伝導度（ρ_p ）が１．０
×１０^-5Ｓ／ｃｍ以上、暗伝導度（ρ_d ）が１．０×１
０^-6Ｓ／ｃｍ以下、コンスタントフォトカレントメソッ
ド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以
下、Ｘ線回折ピークが（１１０）方向に優先配向し、結
晶粒径は１００ｎｍ以下であることが好ましい。ｉ型微
結晶半導体層１０６には、μｃ−Ｓｉ：Ｈ以外にも、前
述したｐ型層またはｎ型層の微結晶材料として挙げたも
のを用いることができる。

【００５８】本発明において、ｉ型微結晶半導体層１０
６の層厚は、好ましくは０．５μｍ〜３．５μｍ、より
好ましくは０．８μｍ〜３．０μｍである。ｉ型微結晶
半導体層１０６の層厚を０．５μｍ未満とすると、結晶
粒径及び結晶化率が不十分となり、光起電力素子の短絡
電流を低下させてしまう恐れがあり、また、３．５μｍ
を超えると、結晶粒界及び微結晶内に存在するごく微量
の欠陥または準位による影響を受け易く、光起電力素子
の短絡電流及び曲線因子（フィルファクター）を低下さ
せてしまう恐れがある。また、ランニングコストという
観点からは、ｉ型微結晶半導体層１０６は薄くした方が
有利である。

【００５９】（半導体層の形成方法）本発明の光起電力
素子の半導体層に好適な形成方法は、０．１ＧＨｚ〜１
０ＧＨｚの高周波（ＶＨＦ波もしくはマイクロ波）を用
いたプラズマＣＶＤ法であり、次に好適な方法は０．１
ＭＨｚ〜０．１ＧＨｚの高周波（ＲＦ波もしくはＶＨＦ
波）を用いたプラズマＣＶＤ法である。

【００６０】０．１ＧＨｚ〜１０ＧＨｚの高周波を用い
たプラズマＣＶＤ法は、減圧状態にできる堆積室（真空
チャンバー）に原料ガス、希釈ガスなどの材料ガスを導
入し、真空ポンプによって排気しつつ、堆積室の内圧を
一定にして、マイクロ波電源もしくはＶＨＦ電源によっ
て発振されたマイクロ波もしくはＶＨＦ波（０．１ＧＨ
ｚ〜１０ＧＨｚ）を、導波管または同軸ケーブルによっ
て導き、誘導体窓（アルミナセルミックス等）または電
気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ＳＵＳ
等の棒）を介して前記堆積室に導入して、材料ガスのプ
ラズマを生起させて分解し、堆積室内に配置された基板
上に所望の堆積膜を形成する方法であり、広い堆積条件
で光起電力素子に適用可能な堆積膜を形成することがで
きる。

【００６１】本発明の光起電力素子の半導体層を、０．
１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ
法で堆積する場合、堆積室内の基板温度は１７０℃〜４
００℃、内圧は５〜５００ｍｔｏｒｒ、マイクロ波パワ
ーもしくはＶＨＦパワーは０．００５〜１Ｗ／ｃｍ³ が
好ましい範囲として挙げられる。

【００６２】また０．１ＭＨｚ〜０．１ＧＨｚの高周波
を用いたプラズマＣＶＤ法で半導体層を堆積する場合、
堆積室内の基板温度は１００〜３５０℃、内圧は０．１
〜１０ｔｏｒｒ、ＲＦパワーもしくはＶＨＦパワーは
０．０１〜５．０Ｗ／ｃｍ² 、堆積速度は０．１〜１５
Å／ｓｅｃ．が好適な条件として挙げられる。

【００６３】また、本発明においては、ｉ型微結晶半導
体層１０６は、堆積室内の圧力を４００ｍｔｏｒｒ以下
とし、水素ガス或いは水素ガスと不活性ガスからなる希
釈ガスで１／２０以下に希釈したシラン系ガスを原料ガ
スとして用い、該希釈シラン系ガス（原料ガス）の堆積
室内での滞留時間が４０ｍｓｅｃ．以下の条件で０．１
〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によっ
て形成することが望ましい。前記結晶核生成層１１０
は、大量の希釈ガスで表面クリーニングされ、結晶核生
成層としての効果が発揮し易くなり、形成圧力を４００
ｍｔｏｒｒ以下とすることでｉ型微結晶半導体層１０６
となる前駆体の気相反応を抑制し高速堆積を可能とする
ことができる。形成圧力を４００ｍｔｏｒｒよりも高く
すると、ｉ型微結晶半導体層１０６となる前駆体の気相
反応が進みｉ型微結晶半導体層１０６の膜質が悪化して
しまう恐れがある。また、形成圧力を高くしすぎると微
結晶化が困難になりｉ型半導体層が非晶質化してしまう
恐れがある。

【００６４】さらに、シラン系ガスが希釈ガスで１／２
０以下に希釈されることで、ｉ型微結晶半導体層１０６
となる前駆体の気相反応を抑制すると同時に高速堆積時
にｉ型微結晶半導体層１０６の膜質低下を抑制すること
ができる。シラン系ガスを希釈する希釈ガスの割合が小
さい場合（希釈率が１／２０より大きい場合）には、ｉ
型微結晶半導体層１０６となる前駆体の気相反応が進
み、微結晶半導体層の膜質が悪化してしまう恐れがあ
る。また、希釈ガスが少なすぎると微結晶化が困難にな
り非晶質化が起きてしまう恐れがある。

【００６５】また、原料ガスの堆積室内の滞留時間を４
０ｍｓｅｃ．以下とすることで、ｉ型微結晶半導体層１
０６となる前駆体を短時間に大量に供給することで、高
速で堆積してもダングリングボンド等の欠陥密度の少な
い優れたｉ型微結晶半導体層１０６を形成することがで
きる。該滞留時間が４０ｍｓｅｃ．より長くなると、高
速堆積時にｉ型微結晶半導体層１０６の膜質の低下が顕
著となる傾向がある。

【００６６】さらに、０．１ＧＨｚ〜１０ＧＨｚの高周
波を用いることにより、大量の水素ガスでシラン系ガス
を希釈しても、また原料ガスの堆積室内での滞留時間が
４０ｍｓｅｃ．以下であっても、シラン系ガスの分解は
もとより、希釈ガスの分解及び活性化が十分に行われ、
ｉ型微結晶半導体層１０６となる前駆体を短時間に大量
に供給することができ、ダングリングボンド等の欠陥密
度の少ない優れたｉ型微結晶半導体層１０６を形成する
ことができる。

【００６７】以上述べたように、上記特定の条件でｉ型
微結晶半導体層１０６を形成することにより、高い光電
変換効率を維持しながら、光劣化がほとんどない、ｉ型
微結晶半導体層１０６の高速堆積を可能とすることがで
き、飛躍的にランニングコストを下げ、量産化を可能に
することができる。

【００６８】また、本発明の光起電力素子の半導体層の
形成に適した堆積膜形成方法として、米国特許第４４０
０４０９号明細書に開示されているロール・ツー・ロー
ル（ＲｏｌｌｔｏＲｏｌｌ）方式によるものを用い
ることができる。この堆積膜形成方法は、複数のグロー
放電領域を帯状の基板が順次通過する経路に沿って配置
し、必要とされる導電型の半導体層をそれぞれのグロー
放電領域で該帯状の基板上に堆積形成しつつ、該帯状の
基板をその長手方向に連続的に搬送させるものである。
これによって、所望の半導体接合を有する光起電力素子
を連続的に形成することができるようになっている。

【００６９】（第二の透明導電層）本発明において、支
持基板１０１と反対側から半導体層に光を入射させる場
合、第二の透明導電層１０８は光を透過する光入射側の
電極であると共に、その膜厚を最適化することによって
反射防止膜としての役割も兼ねる。第二の透明導電層１
０８には半導体層の吸収可能な波長領域において高い透
過率を有することと、抵抗率が低いことが要求される。
具体的には、５５０ｎｍにおける透過率が８０％以上で
あることが好ましく、８５％以上であることがより好ま
しい。また、その抵抗率は５×１０^-3Ωｃｍ以下である
ことが好ましく、１×１０^-3Ωｃｍ以下であることがよ
り好ましい。その材料としては、Ｉｎ₂ Ｏ₃ 、ＳｎＯ
₂ 、ＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）、ＺｎＯ、Ｃｄ
Ｏ、Ｃｄ₂ ＳｎＯ₄ 、ＴｉＯ₂ 、Ｔａ₂ Ｏ₅ 、Ｂｉ₂ Ｏ
₃ 、ＭｏＯ₃ 、Ｎａ_x ＷＯ₃ 等の導電性酸化物或いはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。

【００７０】導電率を変化させる元素（ドーパント）と
しては、例えば第二の透明導電層１０８がＺｎＯの場合
には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ
₂ Ｏ₃ の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ
等が、またＳｎＯ₂ の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、
Ｉｎ、ＴＩ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用い
られる。

【００７１】また、第二の透明導電層１０８の形成方法
としては、スパッタ法、抵抗加熱蒸着法、電子ビーム蒸
着法が好適に用いられる。

【００７２】（集電電極）本発明において、集電電極１
０９は、第二の透明導電層１０８を光入射側電極とする
場合に、その抵抗率を十分低くできない場合に必要に応
じて第二の透明導電層１０８上の一部分に形成され、電
極の抵抗率を下げ光起電力素子の直列抵抗を下げる働き
をする。その材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、
Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎ
ｂ、Ｚｒ等の金属、またはステンレス等の合金、或いは
粉末状金属を用いた導電ペーストなどが挙げられる。そ
の形状は、できるだけ半導体層への入射光を遮らないよ
うに、枝状とすることが好ましい。

【００７３】また、光起電力素子の全体の光入射側面の
面積の中で、集電電極の占める面積は、好ましくは１５
％以下、より好ましくは１０％以下、さらに好ましくは
５％以下である。

【００７４】また、集電電極のパターンは、マスクを用
いて、蒸着法、スパッタ法、メッキ法で形成したり、印
刷法やワイヤー状電極の貼り付け等によって形成したり
することができる。

【００７５】尚、本発明の光起電力素子を用いて、所望
の出力電圧、出力電流の光起電力装置を構成する場合に
は、本発明の光起電力素子を直列或いは並列に接続し、
表面と裏面に保護層を形成し、出力の取り出し電極等を
取り付ることが好ましい。また、本発明の光起電力素子
を直列接続する場合、逆流防止用のダイオードを組み込
むことが好ましい。

【００７６】

【実施例】［実施例１］本発明の第１の実施例として、
支持基板１０１上に不図示の堆積装置を用いて裏面反射
層１０２と第一の透明導電層１０３を堆積し、図２に示
した堆積装置を用いて半導体層を堆積し、図１に示した
構成の光起電力素子を作製した。

【００７７】先ず基板の作製を行った。厚さ１．１ｍ
ｍ、５０ｍｍ×５０ｍｍのＳＵＳ３０４基板をアセトン
とイソプロパノールで超音波洗浄し、温風乾燥した。次
に不図示のスパッタ装置を用いて、裏面反射層１０２と
してＡｇを５００ｎｍ室温で堆積した後、同じく不図示
のスパッタ装置を用いて第一の透明導電層１０３として
ＺｎＯを２μｍの厚さに基板温度２００℃で堆積した。

【００７８】図２は本発明の光起電力素子の半導体層を
形成することのできるプラズマＣＶＤ装置の一例を示す
模式的な断面図である。図２中、２０１は反応室（堆積
室）、２０２は第一の透明導電層まで形成された基板、
２０３はヒーター、２０４はコンダクタンスバルブ、２
０６は高周波の導入部、２０９はマッチング回路を内蔵
する高周波電源、２１０はプラズマ、２１１は基板をプ
ラズマにさらすか否かを制御するシャッター、２１４は
排気管、２１５はガス導入管である。２１３は排気方
向、２１６はガス導入方向を示すものである。図２には
示していないが、真空ポンプが図中の排気管２１４に接
続され、原料ガス供給装置がガス導入管２１５に接続さ
れている。プラズマＣＶＤ装置は以上の部材などで構成
される。

【００７９】原料ガス供給装置（不図示）は原料ガスボ
ンベを有している。原料ガスボンベ中のガスはいずれも
超高純度に精製されたもので、本例では、ＳｉＨ₄、Ｓ
ｉＦ₄、ＰＨ₃／Ｈ₂（ＰＨ₃：１％）、Ｂ₂Ｈ₆／Ｈ₂（Ｂ₂
Ｈ₆：１％）、Ｈ₂の各ガスボンベをガス導入管２１５に
接続した。

【００８０】このプラズマＣＶＤ装置を用いて、以下の
手順で半導体層を形成した。先ず、裏面反射層及び第一
の透明導電層を形成した前述の基板２０２を反応室２０
１内部のヒーター２０３に取り付け、反応室２０１内部
の圧力が１×１０^-5ｔｏｒｒ以下になるように油拡散ポ
ンプ（真空ポンプ）で排気した。圧力が１×１０^-5ｔｏ
ｒｒ以下になったところで、Ｈ₂ガス（Ｈｅガス等でも
代用できる）をガス導入管２１５から反応室２０１内に
導入し、ヒーター２０３を入れ、基板２０２が所望の温
度になるように設定した。

【００８１】基板２０２の温度が安定したところで、ガ
ス導入管２１５から原料ガスを導入し、高周波電源２０
９から電力を反応室２０１内部に導入した。プラズマ２
１０が生起したところで所望の圧力になるようにコンダ
クタンスバルブ２０４を調整し、その際、不図示のマッ
チング回路を調整し、反射電力を最小にした。

【００８２】次に、シャッター２１１を開け、所望の膜
厚を有する層が形成されたところでシャッター２１１を
閉じ、高周波電力の導入、原料ガスの導入を止め、次の
層を形成する準備をした。

【００８３】この装置を用いて裏面反射層及び第一の透
明導電層まで形成した基板上にｎ型非晶質半導体層１０
４、ｎ型微結晶半導体層１０５を形成した後、ヒーター
２０２を４８０℃に制御してＨ₂ガス雰囲気下で熱処理
し、結晶核生成層１１０を形成した。次いで、ｉ型微結
晶半導体層１０６、ｐ型半導体層１０７を順次形成し
た。ｎ型非晶質半導体層１０４はＲＦプラズマＣＶＤ法
で、ｎ型微結晶半導体層１０５及びｉ型微結晶半導体層
１０６はＶＨＦプラズマＣＶＤ法で、ｐ型半導体層１０
７はＲＦプラズマＣＶＤ法でそれぞれ形成した。

【００８４】各半導体層の詳しい形成工程は以下に述べ
るとおりである。

【００８５】（ｎ型非晶質半導体層の形成）Ｈ₂ ガスを
３００ｓｃｃｍ導入し、反応室２０１内の圧力が１．１
ｔｏｒｒ、基板２０２の温度が２５０℃で安定したとこ
ろで、ＳｉＨ₄ ガス：４ｓｃｃｍ、ＰＨ₃ ／Ｈ₂ ガス：
２ｓｃｃｍ、Ｈ₂ ガス：１００ｓｃｃｍを導入し、反応
室２０１内の圧力が１．１ｔｏｒｒとなるように調整し
た。高周波電源２０９としては１３．５６ＭＨｚのＲＦ
電源を用いた。ＲＦ電源（１３．５６ＭＨｚ）２０９の
電力を５Ｗに設定し、ＲＦ電極（高周波導入部）２０６
にＲＦ電力を印加し、プラズマ２１０を生起させ、シャ
ッター２１１を開け、ＺｎＯ層１０３上にｎ型非晶質半
導体層１０４の形成を開始し、該層１０４の層厚が１５
ｎｍになったところでシャッター２１１を閉じ、ＲＦ電
源２０６を切ってプラズマ２１０を消滅させ、ｎ型非晶
質半導体層１０４の形成を終えた。反応室２０１内への
ＳｉＨ₄ガス、ＰＨ₃ ／Ｈ₂ ガスの流入を止め、２分間
反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ ガスの
流入も止め、反応室２０１内及びガス配管２１４、２１
５内を１×１０^-5ｔｏｒｒまで真空排気した。

【００８６】（ｎ型微結晶半導体層の形成）次に、Ｈ₂
ガスを３００ｓｃｃｍ導入し、反応室２０１内の圧力が
４００ｍｔｏｒｒ、基板２０２の温度が２５０℃で安定
したところで、ＳｉＨ₄ ガス：０．４ｓｃｃｍ、ＰＨ₃
／Ｈ₂ ガス：１ｓｃｃｍ、Ｈ₂ ガス：１００ｓｃｃｍ導
入し、反応室２０１内の圧力が４００ｍｔｏｒｒとなる
ように調整した。高周波電源２０９としては１０５ＭＨ
ｚのＶＨＦ電源を用いた。ＶＨＦ電源（１０５ＭＨｚ）
２０９の電力を５Ｗに設定し、ＶＨＦ電極（高周波導入
部）２０６にＶＨＦ電源２０９の電力を印加し、プラズ
マ２１０を生起させ、シャッター２１１を開け、ｎ型非
晶質半導体層１０４の上にｎ型微結晶半導体層１０５の
形成を開始し、該層１０５の層厚が１５ｎｍになったと
ころでシャッター２１１を閉じ、ＶＨＦ電源２０９を切
ってプラズマ２１０を消滅させ、ｎ型微結晶半導体層１
０５の形成を終えた。反応室２０１内へのＳｉＨ₄ ガ
ス、ＰＨ₃ ／Ｈ₂ の流入を止め、２分間反応室２０１内
へＨ₂ ガスを流し続けた後、Ｈ₂ の流入を止め、反応室
２０１内及びガス配管２１４、２１５内を１×１０^-5ｔ
ｏｒｒまで真空排気した。

【００８７】（結晶核生成層の形成）次に、Ｈ₂ ガスを
２０ｓｃｃｍ導入し、反応室２０１内の圧力が１００ｍ
ｔｏｒｒ、ヒーター２０３の温度が４８０℃で安定した
ところで、前記ｎ型半導体層１０４、１０５を積層した
基板を３０分間熱処理し、結晶核生成層１１０を形成し
た。ヒーター２０３の温度を２２０℃に設定し、引き続
き２分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ
₂ の流入を止め、反応室２０１内及びガス配管２１４、
２１５内を１×１０^-5ｔｏｒｒまで真空排気した。

【００８８】（ｉ型微結晶半導体層の形成）次に、Ｈ₂
ガスを５００ｓｃｃｍ導入し、反応室２０１内の圧力が
０．２５ｔｏｒｒ、基板２０２の温度が２２０℃で安定
したところで、原料ガスの堆積室内の滞留時間が４０ｍ
ｓｅｃ．以下となるように、ＳｉＨ₄ ガスをＨ₂ ガスで
１／２０以下に希釈し、ＳｉＨ₄ ガス：８０ｓｃｃｍ、
Ｈ₂ ガス：２４００ｓｃｃｍを導入し、反応室２０１内
の圧力が０．２５ｔｏｒｒとなるように調整した。高周
波電源２０９としては１０５ＭＨｚのＶＨＦ電源を用い
た。ＶＨＦ電源（１０５ＭＨｚ）２０９の電力を２００
Ｗに設定し、ＶＨＦ電極（高周波導入部）２０６にＶＨ
Ｆ電源２０９の電力を印加し、プラズマ２１０を生起さ
せ、シャッター２１１を開け、結晶核生成層１１０の上
にｉ型微結晶半導体層１０６の形成を開始し、該層１０
６の層厚が１．５ｎｍになったところでシャッター２１
１を閉じ、ＶＨＦ電源２０９を切ってプラズマ２１０を
消滅させ、ｉ型微結晶半導体層１０６の形成を終えた。
反応室２０１内へのＳｉＨ₄ ガスの流入を止め、１分間
反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ の流入
を止め、反応室２０１内及びガス配管２１４、２１５内
を１×１０^-5ｔｏｒｒまで真空排気した。

【００８９】（ｐ型半導体層の形成）次に、Ｈ₂ ガスを
５００ｓｃｃｍ導入し、反応室２０１内の圧力が１．８
ｔｏｒｒ、基板２０２の温度が１８０℃になるように設
定した。基板２０２の温度が安定したところで、ＳｉＨ
₄ ガス、ＢＦ₃ ／Ｈ₂ ガスを流入させた。この時、Ｓｉ
Ｈ₄ ガス流量が０．０２ｓｃｃｍ、Ｈ₂ ガス流量が５０
ｓｃｃｍ、ＢＦ₃ ／Ｈ₂ ガス流量が２ｓｃｃｍ、圧力が
１．８ｔｏｒｒとなるように調整した。高周波電源２０
９としては１３．５６ＭＨｚのＲＦ電源を用いた。ＲＦ
電源２０９の電力を４０Ｗに設定し、プラズマ２１０を
生起させ、シャッター２１１を開け、ｉ型微結晶半導体
層１０６の上にｐ型半導体層１０７の形成を開始し、該
層１０７の層厚が７ｎｍになったところでシャッター２
１１を閉じ、ＲＦ電源２０９を切ってプラズマ２１０を
消滅させ、ｐ型半導体層１０７の形成を終えた。反応室
２０１内へのＳｉＨ₄ ガス、ＢＦ₃ ／Ｈ₂ ガスの流入を
止め、２分間反応室２０１内へＨ₂ ガスを流し続けた
後、Ｈ₂ の流入を止め、反応室２０１内及びガス配管２
１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気し、
反応室２０１をリークした。

【００９０】次に、第二の透明導電層１０８として、ｐ
型半導体層１０７の上にＩＴＯ（インジウム錫酸化物）
層を堆積した。

【００９１】不図示のスパッタ装置を用い、ターゲット
にＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ：１０％）を使用し、
スパッタ用ガスとしてＡｒを３０ｓｃｃｍ導入し、ＤＣ
電源より２００Ｗの電力を投入し、基板を２００℃に加
熱しながら層厚７０ｎｍのＩＴＯ層１０８を堆積した。

【００９２】上記第二の透明導電層１０８に、櫛型の穴
が開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０
００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛型の集電電極
１０９を電子ビーム真空蒸着法で真空蒸着した。

【００９３】上記のようにして本実施例の光起電力素子
を作製した。

【００９４】［比較例１］実施例１においてｎ型非晶質
半導体層１０４を堆積しない点以外は、全て実施例１と
同様にして光起電力素子を作製した。

【００９５】［比較例２］実施例１においてｎ型微結晶
半導体層１０５を堆積しない点以外は、全て実施例１と
同様に光起電力素子を作製した。

【００９６】［比較例３］ｎ型半導体層１０４、１０５
を熱処理せず、結晶核生成層１１０を形成しない以外
は、全て実施例１と同様に光起電力素子を作製した。

【００９７】上記実施例１、比較例１〜３の各光起電力
素子について、初期光電変換効率（光起電力／入射光電
力）測定、光劣化試験、振動劣化試験を行った。各試験
方法は以下の通りである。

【００９８】初期光電変換効率測定：光起電力素子をＡ
Ｍ−１．５（１００ｍＷ／ｃｍ² ）光照射下に設置し
て、Ｖ−Ｉ特性を測定することにより初期光電変換効率
を求めた。

【００９９】光劣化試験：予め初期光電変換効率を測定
しておいた光起電力素子を、湿度５０％、温度２５℃の
環境に設置し、ＡＭ−１．５光を８００時間照射後の、
ＡＭ−１．５光照射下での光電変換効率の初期光電変換
効率に対する割合（光劣化試験後の光電変換効率／初期
光電変換効率）を求めた。

【０１００】振動劣化試験：予め初期光電変換効率を測
定しておいた光起電力素子を湿度６０％、温度２５℃の
暗所に設置し、振動周波数６０Ｈｚで振幅０．１ｍｍの
振動を５００時間加えた後、ＡＭ−１．５光照射下での
光電変換効率の初期光電変換効率に対する割合（振動劣
化試験後の光電変換効率／初期光電変換効率）を求め
た。

【０１０１】実施例１の光起電力素子の各値（初期光電
変換効率、光劣化試験における「割合」、振動劣化試験
における「割合」）をそれぞれ１とした時の比較例１〜
３の素子の各値は表１にようになった。

【０１０２】

【表１】

【０１０３】上記表１から明らかなように、本発明の光
起電力素子は、初期光電変換効率、光劣化後の光電変換
効率、振動劣化後の光電変換効率の全てにおいて優れて
いることがわかった。

【０１０４】［実施例２］実施例１において、ｉ型微結
晶半導体層１０６の形成圧力（反応室２０１内の圧力）
を種々変化させる以外は実施例１と同様にして光起電力
素子を作製した。実施例１と同様に光劣化試験を行なっ
た。ｉ型微結晶半導体層１０６の形成圧力と光劣化後の
光電変換効率（実施例１の光劣化後の光電変換効率を１
とした時の相対値（以下の実施例でも同様））との相関
を図３に示す。

【０１０５】図３から明らかなように、ｉ型微結晶半導
体層１０６の形成圧力は４００ｍｔｏｒｒ以下とするこ
とが好ましいことがわかった。

【０１０６】［実施例３］実施例１において、ＳｉＨ₄
ガスのＨ₂ ガスによる希釈率（ＳｉＨ₄／Ｈ₂）を種々変
化させる以外は実施例１と同様にして光起電力素子を作
製した。実施例１と同様に光劣化試験を行なった。上記
希釈率と光劣化後の光電変換効率（相対値）との関係を
図４に示す。

【０１０７】図４から明らかな通り、シラン系ガスの水
素ガスによる希釈率は１／２０以下とすることが好まし
いことがわかった。この点、水素ガスの代わりに水素ガ
スと不活性ガスの混合ガスを用いても同様である。

【０１０８】［実施例４］実施例１において、原料ガス
（ＳｉＨ₄ ＋Ｈ₂ ）の反応室２０１内での滞留時間を、
総原料ガス流量を変えることで種々変化させる以外は実
施例１と同様にして光起電力素子を作製した。実施例１
と同様に光劣化試験を行なった。原料ガスの反応室２０
１内での滞留時間と光劣化後の光電変換効率（相対値）
との相関を図５に示す。

【０１０９】図５から明らかな通り、原料ガスの反応室
２０１内の滞留時間は４０ｍｓｅｃ．以下とすることが
好ましいことがわかった。

【０１１０】［実施例５］実施例１において、ｉ型微結
晶半導体層１０６形成時の高周波の周波数を種々変化さ
せる以外は実施例１と同様にして光起電力素子を作製
し、実施例１同様に光劣化試験を行ない、光劣化後の光
電変換効率の評価を行った。その結果を図６に示す。

【０１１１】図６から明らかな通り、本発明の光起電力
素子ｉ型半導体層１０６形成に用いる高周波の周波数は
０．１ＧＨｚ〜１０ＧＨｚとすることが好ましいことが
わかった。

【０１１２】［実施例６］実施例１において、ｎ型半導
体層１０４、１０５に熱処理を施して結晶核生成層１１
０を形成する際の熱処理温度を種々変化させる以外は実
施例１と同様にして光起電力素子を作製し、実施例１同
様に光劣化試験を行ない、光劣化後の光電変換効率の評
価を行った。その結果を図７に示す。

【０１１３】図７から明らかな通り、本発明の光起電力
素子においては、上記熱処理温度は５５０℃以下とする
ことが好ましいことがわかった。

【０１１４】［実施例７］実施例１において、ｎ型非晶
質半導体層１０４の層厚を種々変える以外は実施例１と
同様にして光起電力素子を作製し、実施例１同様の試験
を行ない評価を行った。その結果を図８、図９に示す。
ここで、各図の相対値はそれぞれ実施例１の光劣化後、
振動劣化後の光電変換効率を１とした時のものである。

【０１１５】図８、図９から明らかな通り、本発明の光
起電力素子においては、ｎ型非晶質半導体層の層厚は５
０Å〜１０００Åとすることが好ましいことがわかっ
た。

【０１１６】［実施例８］実施例１において、ｎ型微結
晶半導体層１０５の層厚を種々変える以外は実施例１と
同様にして光起電力素子を作製し、実施例１同様の試験
を行ない評価を行った。その結果を図１０、図１１に示
す。各図の相対値の意味は実施例７同様である。

【０１１７】図１０、図１１から明らかな通り、本発明
の光起電力素子においては、ｎ型微結晶半導体層１０５
の層厚は５０Å〜１０００Åとすることが好ましいこと
がわかった。

【０１１８】［実施例９］実施例１において、ｉ型微結
晶半導体層１０６の層厚を種々変える以外は実施例１と
同様にして光起電力素子を作製し、実施例１同様に光劣
化試験を行ない、光劣化後の光電変換効率の評価を行っ
た。その結果を図１２に示す。

【０１１９】図１２から明らかなように、本発明の光起
電力素子においては、ｉ型微結晶半導体層１０６の層厚
は０．５μｍ〜３．５μｍとすることが好ましいことが
わかった。

【０１２０】［実施例１０］実施例１において、ｉ型微
結晶半導体層１０６形成時に、Ｈ₂ ガス流量を２０００
ｓｃｃｍとし、Ｈｅガスを６００ｓｃｃｍ加える以外は
実施例１と同様にして光起電力素子を作製し、同様な評
価を行った。その結果、実施例１と同様に優れた光起電
力特性が示された。

【０１２１】

【発明の効果】以上説明したように、本発明において
は、光起電力素子を製造する際に、薄膜微結晶半導体層
を高速で堆積させる工程を用いても、半導体層の密着性
が良く、短絡電流、開放電圧、フィルファクターが大き
く、光電変換効率の優れた光起電力素子を得ることがで
きる。また、光起電力素子の光劣化、振動劣化を改善で
き、耐久性に優れた光起電力素子を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の光起電力素子の一実施態様を示す模式
的な断面図である。

【図２】本発明の光起電力素子の半導体層を形成するこ
とのできるプラズマＣＶＤ装置の一例を示す模式的な断
面図である。

【図３】本発明の実施例２における、ｉ型微結晶半導体
層の形成圧力と光劣化後の光電変換効率（相対値）との
関係を示す図である。

【図４】本発明の実施例３における、ＳｉＨ₄ ガスのＨ
₂ ガスによる希釈率と光劣化後の光電変換効率（相対
値）との関係を示す図である。

【図５】本発明の実施例４における、原料ガスの反応室
内の滞留時間と光劣化後の光電変換効率（相対値）との
関係を示す図である。

【図６】本発明の実施例５における、高周波の周波数と
光劣化後の光電変換効率（相対値）との関係を示す図で
ある。

【図７】本発明の実施例６における、ｎ型半導体層の熱
処理温度と光劣化後の光電変換効率（相対値）との関係
を示す図である。

【図８】本発明の実施例７における、ｎ型非晶質半導体
層の層厚と光劣化後の光電変換効率（相対値）との関係
を示す図である。

【図９】本発明の実施例７における、ｎ型非晶質半導体
層の層厚と振動劣化後の光電変換効率（相対値）との関
係を示す図である。

【図１０】本発明の実施例８における、ｎ型微結晶半導
体層の層厚と光劣化後の光電変換効率（相対値）との関
係を示す図である。

【図１１】本発明の実施例８における、ｎ型微結晶半導
体層の層厚と振動劣化後の光電変換効率（相対値）との
関係を示す図である。

【図１２】本発明の実施例９における、ｉ型微結晶半導
体層の層厚と光劣化後の光電変換効率（相対値）との関
係を示す図である。

【符号の説明】

１００光起電力素子１０１支持基板１０２裏面反射層１０３第一の透明導電層１０４ｎ型非晶質半導体層１０５ｎ型微結晶半導体層１０６ｉ型微結晶半導体層１０７ｐ型半導体層１０８第二の透明導電層１０９集電電極１１０結晶核生成層２０１反応室２０２基板２０３ヒーター２０４コンダクタンスバルブ２０６高周波の導入部２０９高周波電源２１０プラズマ２１１シャッター２１３排気方向２１４排気管２１５ガス導入管２１６ガス導入方向

Claims

【特許請求の範囲】

【請求項１】支持基板上に、水素を含有するｎ型シリ
コン系半導体層、水素を含有するｉ型シリコン系半導体
層、水素を含有するｐ型シリコン系半導体層、を順に積
層する工程を少なくとも有する光起電力素子の製造方法
であって、少なくともｎ型非晶質半導体層とｎ型微結晶半導体層と
を積層することによって前記ｎ型シリコン系半導体層を
形成する工程と、該ｎ型シリコン系半導体層を熱処理す
る工程と、該熱処理されたｎ型シリコン系半導体層上に
ｉ型微結晶シリコン系半導体層を形成する工程と、を有
することを特徴とする光起電力素子の製造方法。
【請求項２】前記熱処理を、前記ｎ型シリコン系半導
体層が結晶核生成層となる条件で行なうことを特徴とす
る請求項１記載の光起電力素子の製造方法。
【請求項３】前記支持基板上に少なくとも一層の第一
の透明導電層を形成する工程を有することを特徴とする
請求項１または２記載の光起電力素子の製造方法。
【請求項４】前記ｐ型シリコン系半導体層上に第二の
透明導電層を形成する工程を有することを特徴とする請
求項１〜３記載の光起電力素子の製造方法。
【請求項５】前記ｉ型微結晶シリコン系半導体層を、
形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあるい
は水素ガスと不活性ガスとからなる希釈ガスとからなる
希釈ガスで１／２０以下に希釈したシラン系ガスを原料
ガスとして用い、該原料ガスの堆積室内での滞留時間が
４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０ＧＨ
ｚの高周波を用いたプラズマＣＶＤ法によって形成する
ことを特徴とする請求項１〜４記載の光起電力素子の製
造方法。
【請求項６】前記熱処理温度が５５０℃以下であるこ
とを特徴とする請求項１〜５記載の光起電力素子の製造
方法。
【請求項７】支持基板上に、少なくとも、水素を含有
するｎ型シリコン系半導体層、水素を含有するｉ型微結
晶シリコン系半導体層、水素を含有するｐ型シリコン系
半導体層、を順に有する光起電力素子であって、前記ｎ型シリコン系半導体層が少なくともｎ型非晶質半
導体層とｎ型微結晶半導体層とを積層した後に熱処理が
施されたものであることを特徴とする光起電力素子。
【請求項８】前記熱処理により、前記ｎ型シリコン系
半導体層が結晶核生成層となっていることを特徴とする
請求項７記載の光起電力素子。
【請求項９】前記支持基板上に少なくとも一層の第一
の透明導電層を有することを特徴とする請求項７または
８記載の光起電力素子。
【請求項１０】前記ｐ型シリコン系半導体層上に第二
の透明導電層を有することを特徴とする請求項７〜９記
載の光起電力素子。
【請求項１１】前記ｉ型微結晶シリコン系半導体層
が、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあ
るいは水素ガスと不活性ガスとからなる希釈ガスとから
なる希釈ガスで１／２０以下に希釈したシラン系ガスを
原料ガスとして用い、該原料ガスの堆積室内での滞留時
間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０
ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成
されたものであることを特徴とする請求項７〜１０記載
の光起電力素子。
【請求項１２】前記熱処理が５５０℃以下の温度でな
されたものであることを特徴とする請求項７〜１１記載
の光起電力素子。
【請求項１３】前記ｎ型非晶質半導体層の層厚が５０
Å〜１０００Åであることを特徴とする請求項７〜１２
記載の光起電力素子。
【請求項１４】前記ｎ型微結晶半導体層の層厚が５０
Å〜１０００Åであることを特徴とする請求項７〜１３
記載の光起電力素子。
【請求項１５】前記ｉ型微結晶シリコン系半導体層の
層厚が０．５μｍ〜３．５μｍであることを特徴とする
請求項７〜１４記載の光起電力素子。