JPH10173211A - 光起電力素子 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、光閉じ込め効果により、光電変換
効率を向上させつつ、製造工程における歩留まり、耐候
性および耐久性等の信頼性を向上させた光起電力素子を
提供する。 【解決手段】 本発明の光起電力素子は、多結晶質の材
料からなる基板の上に、非単結晶半導体を形成した光起
電力素子において、前記基板の表面に露出した多結晶の
個々の結晶粒の表面の平坦性に差があり、凹凸の形成さ
れた表面を有する多結晶粒と平坦な表面を有する多結晶
粒が混在する基板を用いたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光起電力素子に係る。
より詳細には、光閉じ込め効果により、光電変換効率を
向上させつつ、製造工程における歩留まり、耐候性およ
び耐久性等の信頼性を向上させた光起電力素子に関す
る。

【０００２】

【従来技術】太陽光を電気エネルギーに変換する光電変
換素子である光起電力素子は、電卓、腕時計など民生用
の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のｐｎ接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリヤーが生成し、該光キャリヤーをｐｎ接合部
の内部電界に依りドリフトさせ、外部に取り出すもので
ある。

【０００３】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。この様な光起電力素子の作製方法は、通常、半導体
プロセスを用いることにより行われる。具体的には、Ｃ
Ｚ法などの結晶成長法によりｐ型、あるいはｎ型に価電
子制御したシリコンの単結晶を作製し、該単結晶をスラ
イスして約３００μｍの厚みのシリコンウエハーを作
る。さらに前記ウエハーの導電型と反対の導電型となる
ように価電子制御剤を拡散などの適当な手段により、異
種の導電型の層を形成することでｐｎ接合を作るもので
ある。

【０００４】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーを作るコストが
高くつくこと、また半導体プロセスを用いるため製造プ
ロセスのコストも高いことから、生産コストは高いもの
となっており、単位発電量に対する生産コストが既存の
発電方法に比べて割高になってしまい、これを電力用に
使用できるレベルに下げることは困難であると考えられ
ている。

【０００５】そこで、光起電力素子の電力用としての実
用化を進めるに当たって、低コスト化及び大面積化が重
要な技術的課題であると認識され、コストの安い材料、
変換効率の高い材料などの材料の探求が行なわれてき
た。

【０００６】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体あるい
は多結晶半導体、あるいはＣｄＳ，Ｃｕ₂ＳなどのＩＩ
−ＶＩ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体や多結晶半導体を光起電力発生層に用いた薄膜光起電
力素子は、単結晶シリコンを用いた光起電力素子に比較
して大面積の膜が作製できることや、膜厚が薄くて済む
こと、任意の基板材料に堆積できることなどの長所があ
り有望視されている。

【０００７】しかしながら、上記薄膜光起電力素子は、
単結晶シリコンを用いた光起電力素子なみの光電変換効
率は得られておらず、電力用素子として実用化するため
には、光電変換効率の向上と信頼性の向上が検討課題と
なっていた。

【０００８】そこで、薄膜光起電力素子の光電変換効率
の向上の手段として、さまざまな方法が検討されてき
た。

【０００９】薄膜光起電力素子の光電変換効率を向上さ
せる重要な課題の一つとして、薄膜の半導体層での光吸
収を増大させ、短絡電流（Ｊsc）を向上させるというこ
とがある。低コスト化のために半導体層を薄膜化すれ
ば、バルクの半導体に比べて光吸収が減少するからであ
る。薄膜半導体層での光吸収を増大させる技術として、
以下に示す５つの技術が挙げられる。

【００１０】（１）光起電力素子の光入射側と反対に、
Ａｇ，Ａｌ，Ｃｕ，Ａｕなどの、高い反射率を有する金
属膜による反射層を形成する技術が知られている。この
技術は、キャリアを生成する半導体層を透過した光を、
反射層で反射してやることによって、再び半導体層で吸
収させて、薄膜半導体層での光吸収を増大させ、出力電
流を増大させて光電変換効率を向上させようとしたもの
である。

【００１１】（２）裏面電極と半導体層の間に透明導電
層を介在させることにより基板表面性を向上させる方法
が、特公昭５９−４３１０１号公報（富士電機製造）及
び特公昭６０−４１８７８号公報（シャープ）において
開示されている。これらの公報では、裏面電極と半導体
層の間に透明導電層を介在させる効果として、裏面電極
の平坦性の向上、あるいは半導体層の密着性の向上、あ
るいは裏面電極の金属と半導体層の合金化の防止などが
あげられている。

【００１２】（３）特開昭６０−８４８８８号（エナジ
ー・コンバージョン・デバイセス）には、裏面電極と半
導体層の間にバリヤー層として透明導電層を介在させる
ことによって、半導体層の欠陥領域中を流れる電流を減
少させる技術が開示されている。

【００１３】（４）Ａｇの裏面電極とアモルファスシリ
コンの半導体層の間にＴｉＯ₂の透明導電層を介在させ
ることによって、太陽電池のスペクトル感度において、
長波長領域の感度が増大する事が、Y.Hamakawa,et.al,A
ppl.Phys.Lett.,43(1983)p644に報告されている。

【００１４】（５）裏面電極の形状を光を散乱する光の
波長程度の大きさの凹凸形状（テクスチャー構造）にす
る事によって、半導体層で吸収しきれなかった長波長光
を散乱させて半導体層内での光路長を延ばし、光起電力
素子の長波長感度を向上させて短絡電流を増大させ、光
電変換効率を向上させる技術が、T.Tiedje,et.al,Proc.
16th IEEE Photovoltaic Specialist Conf.(1982)p1423
および、H.Deckman,et.al,Proc.16th IEEE Photovoltai
c Specialist Conf.(1982)p1425に開示されている。

【００１５】以上の技術を総合すれば、裏面電極を兼ね
る裏面反射層として、光を散乱する光の波長程度の大き
さの凹凸形状を有し、かつ高い反射率を有する金属膜を
形成し、裏面反射層と半導体層の間に透明導電層を介在
させた構成が、最も適していると考えられる。

【００１６】しかしながら、このような構成の裏面電極
を採用して、実際に光起電力素子を製造しようとすると
加工性や耐久性の観点で、以下に示す４つの問題点が出
てきた。

【００１７】（イ）従来のいわゆるテクスチャー構造と
呼ばれる典型的な凹凸形状は、T.Tiedje,et.al,Proc.16
th IEEE Photovoltaic Specialist Conf.(1982)p1423に
図示されているような、ピラミッド形の凹凸を有するも
のが、光閉じ込め効果が優れていると考えられてきた。
しかし、このような表面形状の基板上に電極と半導体層
を形成すると、半導体層の欠陥部分等を通して光起電力
素子のリーク電流が増加し、光起電力素子の製造の歩留
まりが低下することがあった。また、ピラミッド形の凹
凸を有する表面に形成された半導体層は、フラットな表
面に形成された半導体層に比べて実効的な膜厚が薄くな
るため、もともと薄く設計されたドーピング層等がさら
に薄くなり、フラットな基板表面に形成された光起電力
素子に比べて、光起電力素子の開放電圧（Ｖoc）とフィ
ルファクター（ＦＦ）が低下する場合があった。

【００１８】（ロ）例えばＡｇやＣｕを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正のバイアス電圧がかかった場合、ＡｇやＣｕがマイグ
レーションを起こして、光入射側の電極を導通し、光起
電力素子がシャント（短絡）することがわかった。この
現象は、裏面金属反射層が光の波長程度の大きさの凹凸
形状（テクスチャー構造）を有する場合に顕著であっ
た。

【００１９】（ハ）Ａｌを裏面金属反射層として用いた
場合、ＡｇやＣｕのようなマイグレーションは起こさな
いが、テクスチャー構造を形成すると、反射率が低下す
ることがある。さらに、テクスチャー構造のＡｌに透明
導電層を積層すると著しく反射率が低下する場合があっ
た。

【００２０】（ニ）基板および裏面反射層を凹凸形状で
はなく、フラットに形成した場合は、裏面での光の散乱
が少ないので、半導体層での光吸収が十分でないという
問題と、基板および裏面電極の材質の組み合わせによっ
ては、基板と裏面反射層の密着性が不十分で、光起電力
素子の加工工程で、基板と裏面反射層の間ではがれを生
じることがあるという問題があった。

【００２１】以上のような問題点は、樹脂フィルムやス
テンレス等の低コストな基板を用いたり、半導体層の形
成速度を上げて生産速度を上げる等して、実用化に適し
た低コストな製造工程を採用した場合には、特に顕著で
あり、光起電力素子の製造の歩留まりを下げる要因にな
っていた。

【００２２】

【発明が解決しようとする課題】本発明は、基板を新し
い構造にすることによって、上述したような、加工性や
歩留まりや耐久性の問題点を解決して、なおかつ半導体
層の光吸収を増大させ、実用に適した低いコストであり
ながら、高い歩留まりで生産でき、信頼性が高くかつ光
電変換効率の高い薄膜光起電力素子を提供することを目
的とする。

【００２３】

【課題を解決するための手段】本発明者らは、上述した
加工性や信頼性の問題点を克服し、半導体層の光吸収を
増大させつつ、なおかつ加工性や信頼性に優れた光起電
力素子を得るために、基板の新しい構造および形成方法
を鋭意検討した結果、以下のような構成の基板を備えた
本発明の光起電力素子によって達成できた。

【００２４】すなわち、第１には、多結晶質の材料から
なる基板の上に、非単結晶半導体を形成した光起電力素
子において、前記基板の表面に露出した多結晶の個々の
結晶粒の表面の平坦性に差があり、凹凸の形成された表
面を有する多結晶粒と平坦な表面を有する多結晶粒が混
在する基板を用いたことを特徴とする光起電力素子であ
る。

【００２５】第２には、前記基板の上に裏面金属反射層
を形成し、前記裏面金属反射層の上に透明導電層を形成
し、前記透明導電層の上に非単結晶半導体を形成したこ
とを特徴とする請求項１に記載の光起電力素子である。

【００２６】第３には、前記裏面金属反射層の表面が、
前記基板の多結晶の粒界に応じて平坦性に差があること
を特徴とする請求項１又は２に記載の光起電力素子であ
る。

【００２７】第４には、前記透明導電層の表面が、前記
基板の多結晶の粒界に応じて平坦性に差があることを特
徴とする請求項１乃至３のいずれか１項に記載の光起電
力素子である。

【００２８】第５には、前記光起電力素子の表面が、前
記基板の多結晶の粒界に応じて平坦性に差があることを
特徴とする請求項１乃至４のいずれか１項に記載の光起
電力素子である。

【００２９】第６には、前記基板の表面に、前記多結晶
の粒界に沿った段差、又は、前記多結晶の粒界部分に隆
起若しくは凹みを設けることを特徴とする請求項１乃至
５のいずれか１項に記載の光起電力素子である。

【００３０】第７には、前記基板を構成する主たる材料
が、金属又は合金であることを特徴とする請求項１乃至
６のいずれか１項に記載の光起電力素子である。

【００３１】第８には、前記裏面金属反射層を構成する
主たる材料が、金、銀、銅、アルミニウム、マグネシウ
ム等の可視から赤外光の反射率の高い金属であることを
特徴とする請求項１乃至７のいずれか１項に記載の光起
電力素子である。

【００３２】第９には、前記基板の表面に露出した多結
晶の個々の結晶粒の表面の平坦性の差が、Ｒmaxの差で
０．０１μｍから１．５μｍであることを特徴とする請
求項１乃至８のいずれか１項に記載の光起電力素子であ
る。

【００３３】第１０には、前記基板の多結晶の平均粒径
が、０．１μｍから２ｍｍであることを特徴とする請求
項１乃至９のいずれか１項に記載の光起電力素子であ
る。

【００３４】第１１には、前記基板表面において、前記
多結晶の粒界に沿った段差、又は、前記多結晶の粒界部
分の隆起若しくは凹みにおける高さ又は深さが、０．０
１μｍから２μｍであることを特徴とする請求項１乃至
１０のいずれか１項に記載の光起電力素子である。

【００３５】

【発明の実施の形態】以下では、本発明に係る各請求項
の作用に関して説明する。

【００３６】請求項１に係る発明によれば、多結晶質の
材料からなる基板の上に、非単結晶半導体を形成した光
起電力素子において、前記基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性に差があり、凹凸の形成
された表面を有する多結晶粒と平坦な表面を有する多結
晶粒が混在する基板を用いたことによって、次のような
作用がある。

【００３７】すなわち、表面が平坦な従来の多結晶質の
基板を用いた場合に比べて、多結晶質の基板上に積層す
る薄膜と多結晶質の基板との密着性が向上し、光起電力
素子の製造工程において、前記薄膜と多結晶質の基板と
の間で剥離することがなくなり、製造工程の制御性と自
由度が向上すると同時に、光起電力素子の製造の歩留ま
りが向上した。また、高温高湿サイクルテスト、塩水試
験等の耐候性加速試験の結果、耐候性が向上した。さら
に、スクラッチテスト、曲げ試験等の機械的強度の試験
の結果、耐久性が向上した。また、多結晶質の基板表面
の凹凸によって、光起電力素子の裏面における乱反射が
増大して、半導体層で吸収しきれなかった長波長光が散
乱されて半導体層内での光路長が延び、光起電力素子の
短絡電流（Ｊsc）が増大して、光電変換効率が向上し
た。また、光起電力素子のシリーズ抵抗が減少して、フ
ィルファクター（ＦＦ）が向上し、光電変換効率が向上
した。シリーズ抵抗が減少する原理については、明確に
なっていないが、多結晶質の基板上に積層する薄膜と多
結晶質の基板との密着性が向上したこと、さらには、多
結晶質の基板表面を本発明のように加工する場合には、
物理的または化学的に、気相または液相でエッチングす
るので、基板表面の不純物が除去されること、また基板
表面の酸化層が除去されることが考えられる。

【００３８】また、表面に一様に凹凸を形成した従来の
多結晶質の基板を用いた場合に比べて、光起電力素子の
リーク電流が減少し、光起電力素子の製造の歩留まりが
向上した。また、光起電力素子の短絡電流（Ｊsc）を高
い値に維持しつつ、開放電圧（Ｖoc）とフィルファクタ
ー（ＦＦ）が向上して、光電変換効率が向上した。この
作用については、以下のように考えられる。すなわち、
従来のいわゆるテクスチャー構造は、前述したようにピ
ラミッド形の凹凸あるいはそれに近い形状のものが、基
板表面全面にわたって形成されていたので、光の散乱効
果を高めようとして凹凸を大きくすると、ピラミッドの
山の部分に半導体層の欠陥部分を生じ易かったが、本発
明の光起電力素子の場合は、凹凸が形成されているのは
一部の多結晶粒であり、他の多結晶粒の表面は比較的平
坦であるので、半導体層の欠陥部分を生じにくくなった
と考えられる。また、ピラミッド形の凹凸が全面にわた
って形成された基板に積層された半導体層は、フラット
な表面に積層された半導体層に比べて実効的な膜厚が薄
くなるため、もともと薄く設計されたドーピング層等が
さらに薄くなり、フラットな基板表面に形成された光起
電力素子に比べて、光起電力素子の開放電圧（Ｖoc）と
フィルファクター（ＦＦ）が低下する場合があったが、
本発明の光起電力素子では、凹凸が形成された多結晶粒
と平坦な多結晶粒が混在するので、半導体層が薄くなる
部分が少なくなって、凹凸による光散乱で高い短絡電流
（Ｊsc）を維持しつつ、開放電圧（Ｖoc）とフィルファ
クター（ＦＦ）が向上したと考えられる。

【００３９】さらに、多結晶質の基板上に積層する薄膜
も、多結晶質である場合、多結晶質の基板上に積層する
薄膜の配向性が向上し、薄膜の多結晶の平均粒径が増大
し、薄膜の多結晶の粒径のばらつきが小さくなった。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター（ＦＦ）が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流（Ｊsc）が増大した。この作
用に関しては、以下のように考えられる。まず、配向性
については、基板の多結晶の粒界に応じて凹凸が異な
り、面方位も明確に区切られるので、その上に成長する
多結晶薄膜の面方位が揃い易くなったと考えられる。ま
た、積層する薄膜の多結晶の平均粒径については、全面
がフラットな表面あるいは全面がピラミッド形の凹凸を
有する表面に比べて、凹凸が形成された多結晶粒と平坦
な多結晶粒が混在することによって成長する多結晶薄膜
の核形成密度が減少し、また核形成が一様になったため
と考えられる。

【００４０】また請求項２に係る発明によれば、請求項
１の特徴を有する基板の上に裏面金属反射層を形成し、
前記裏面金属反射層の上に透明導電層を形成し、前記透
明導電層の上に非単結晶半導体を形成したことによっ
て、次のような作用がある。

【００４１】すなわち、裏面金属反射層と透明導電層に
よって、光起電力素子の裏面の反射率が向上すること
と、請求項１の特徴を有する多結晶質の基板によって乱
反射が向上することとの相乗効果によって、半導体層内
の光路長が延びて、光吸収が増大し、光起電力素子の短
絡電流（Ｊsc）がさらに増大し、光電変換効率がさらに
向上した。なおかつ、裏面金属反射層と多結晶質の基板
との密着性が向上することによって、光起電力素子の製
造工程の自由度と制御性が向上し、製造の歩留まりが向
上し、光起電力素子の耐候性、耐久性が向上した。ま
た、透明導電層が適度な抵抗値を持つことで、半導体層
の欠陥領域中を流れる電流が減少することによって、光
起電力素子がシャントすることが少なくなり、製造の歩
留まりが向上した。さらに、多結晶質の基板が請求項１
の特徴を有することによって、裏面金属反射層と透明導
電層の配向性が向上し、裏面金属反射層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター（ＦＦ）が向上すると同時に、光の散乱がさらに
促進されて、短絡電流（Ｊsc）が増大した。

【００４２】また請求項３に係る発明によれば、前記裏
面金属反射層の表面が、前記基板の多結晶の粒界に応じ
て平坦性に差があることによって、以下のような作用が
ある。

【００４３】すなわち、裏面金属反射層と透明導電層の
密着性が向上することによって、光起電力素子の製造工
程の自由度と制御性がさらに向上し、製造の歩留まりが
さらに向上し、光起電力素子の耐候性、耐久性がさらに
向上した。また、裏面金属反射層の表面も、基板の多結
晶粒界に応じて平坦性に差があることによって、透明導
電層の配向性がさらに向上し、透明導電層の多結晶の平
均粒径が増大し、粒径のばらつきが小さくなった。その
結果、光起電力素子のシリーズ抵抗が減少し、フィルフ
ァクター（ＦＦ）が向上すると同時に、裏面金属反射層
と透明導電層の界面および透明導電層と半導体層の界面
での光の散乱がさらに促進されて、短絡電流（Ｊsc）が
さらに増大した。

【００４４】また請求項４に係る発明によれば、前記透
明導電層の表面が、前記基板の多結晶の粒界に応じて平
坦性に差があることによって、次のような作用がある。

【００４５】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面も、基板の多結晶粒界に応
じて平坦性に差があることによって、透明導電層と半導
体層の界面での光の散乱が促進されて、短絡電流（Ｊs
c）がさらに増大した。

【００４６】また請求項５に係る発明によれば、前記光
起電力素子の表面が、前記基板の多結晶の粒界に応じて
平坦性に差があることによって、光起電力素子の光入射
側、特に半導体層と上部の透明電極の界面での光の散乱
が促進されて、半導体層の光入射側と裏面側の両方で光
が散乱されることになり、半導体層内の光路長がさらに
延びて、光吸収が増大し、短絡電流（Ｊsc）がさらに増
大した。

【００４７】また請求項６に係る発明によれば、前記基
板の表面に、前記多結晶の粒界に沿った段差、又は、前
記多結晶の粒界部分に隆起若しくは凹みを設けることに
よって、多結晶質の基板上に積層する薄膜と多結晶質の
基板との密着性がさらに向上し、光起電力素子の製造工
程の自由度と制御性がさらに向上し、製造の歩留まりが
さらに向上し、光起電力素子の耐候性、耐久性がさらに
向上した。また、多結晶質の基板表面の結晶粒界におけ
る段差あるいは凹凸によって、光起電力素子の裏面にお
ける乱反射が増大して、半導体層で吸収しきれなかった
長波長光が散乱されて半導体層内での光路長が延び、光
起電力素子の短絡電流（Ｊsc）がさらに増大して、光電
変換効率がさらに向上した。さらに、多結晶質の基板上
に積層する多結晶薄膜の配向性がさらに向上し、薄膜の
多結晶の平均粒径がさらに増大した。その結果、光起電
力素子のシリーズ抵抗が減少し、フィルファクター（Ｆ
Ｆ）が向上すると同時に、光の散乱がさらに促進され
て、短絡電流（Ｊsc）が増大した。

【００４８】また請求項７に係る発明によれば、前記基
板を構成する主たる材料が金属又は合金であることによ
って、多結晶粒界に応じて平坦性に差をつけること、お
よび多結晶の粒界に沿った段差あるいは多結晶の粒界部
分の凹凸を形成することが容易になった。また基板に可
撓性が生じ、光起電力素子の製造における加工の自由度
が向上した。また、多結晶質の基板と裏面金属反射層が
どちらも金属であるため、多結晶質の基板と裏面金属反
射層の密着性がさらに向上し、かつ裏面金属反射層の配
向性がさらに向上した。密着性の向上によって、基板の
加工性がさらに向上し、製造工程の自由度と制御性がさ
らに向上した。

【００４９】また請求項８に係る発明によれば、前記裏
面金属反射層を構成する主たる材料が、金、銀、銅、ア
ルミニウム、マグネシウム等の可視から赤外光の反射率
の高い金属であることによって、以下のような作用があ
る。

【００５０】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流（Ｊsc）がさらに向上した。

【００５１】また、従来のピラミッド形の凹凸を有する
いわゆるテクスチャー構造が全面に形成された基板表面
上に、上述の反射率の高い金属を積層した場合、あるい
は、上述の反射率の高い金属による裏面金属反射層が、
全面にわたって従来のピラミッド形の凹凸のテクスチャ
ー構造を有する場合、上述の反射率の高い金属が、半導
体層に拡散したり、マイグレーションを起こして、光起
電力素子のシャントを生じ易かったが、本発明の場合、
多結晶質の基板表面に露出した多結晶の個々の結晶粒の
表面の平坦性に差があり、表面に凹凸の形成された多結
晶粒と表面が平坦な多結晶粒が混在する多結晶質の基板
上に、上述の反射率の高い金属を積層することによっ
て、高い乱反射と高い短絡電流（Ｊsc）を維持しながら
も、上述の反射率の高い金属が、半導体層に拡散した
り、マイグレーションを起こすことがほとんど無くな
り、光起電力素子の製造の歩留まりが顕著に向上した。
また、光起電力素子のリーク電流が減少し、開放電圧
（Ｖoc）とフィルファクター（ＦＦ）が向上した。

【００５２】さらに、前記裏面金属反射層の主たる材料
に、アルミニウムを用いることは、製造コストが低いこ
とから、また銀や銅に比べてマイグレーションが起こり
にくいことから、最も望ましいが、従来のピラミッド形
の凹凸を有するいわゆるテクスチャー構造が全面に形成
された基板表面上に、アルミニウムを積層するか、ある
いはアルミニウムが、基板全面にわたって従来のピラミ
ッド形の凹凸のテクスチャー構造を有すると、アルミニ
ウム表面の全反射率が低下してしまうことが多かった。
また、前述のアルミニウムの上に透明導電層を積層した
場合さらに全反射率が低下してしまうことが多く、光起
電力素子の裏面反射層としては、不適当であることが多
かった。一方、フラットな表面の基板上にアルミニウム
を積層した場合には、半導体層裏面での光の散乱が少な
くなって、光起電力素子の短絡電流（Ｊsc）が低下する
という問題と、基板とアルミニウムの間ではがれを生じ
易いという問題があった。これらに対し、本発明は、多
結晶質の基板表面に露出した多結晶の個々の結晶粒の表
面の平坦性に差があり、表面に凹凸の形成された多結晶
粒と表面が平坦な多結晶粒が混在する多結晶質の基板上
に、アルミニウムを積層することによって、裏面で光を
散乱させつつ、透明導電層を積層した場合も含めてアル
ミニウム表面の全反射率が低下してしまうことがなくな
り、アルミニウム表面の高い全反射率によって半導体層
の光吸収が向上し、光起電力素子の短絡電流（Ｊsc）が
向上した。また、基板とアルミニウムの間の密着性も向
上し、製造工程の自由度と制御性が向上し、製造の歩留
まりが向上し、光起電力素子の耐候性、耐久性が向上し
た。

【００５３】全面にピラミッド形の凹凸のテクスチャー
構造を有するアルミニウム表面の全反射率が低下してし
まう理由は、明らかになっていないが、光の波長程度の
微小なピラミッド形の凹凸によって、アルミニウムの表
面積が増大し、透明導電層との界面で反応が起こりやす
くなって、界面に化合物が形成されて反射率が低下する
と考えられる。本発明の構成では、基板表面に露出した
多結晶の個々の結晶粒の表面の平坦性に差があり、表面
に凹凸の形成された多結晶粒と表面が平坦な多結晶粒が
混在することによって、アルミニウムの表面積の増大が
抑えられて、透明導電層との界面での反応が抑えられ
て、全反射率が大幅に向上したと考えられる。

【００５４】以下では、本発明に係る実施態様例を説明
する。

【００５５】（光起電力素子）本発明に係る光起電力素
子としては、例えば図１及び図２に示すものが挙げられ
る。以下、図面を参照しながら、本発明の光起電力素子
の構成とその製造方法をさらに詳しく説明する。

【００５６】図１は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図１の構成の光起電力素子に限られるものではな
い。図１において、１０１は基板、１０２は裏面金属反
射層、１０３は透明導電層、１０４はｎ型半導体層、１
０５はｉ型半導体層、１０６はｐ型半導体層、１０７は
透明電極、１０８は集電電極である。また、図１はｐ型
半導体層側から光入射する構成であるが、ｎ型半導体層
側から光入射する構成の光起電力素子の場合は、１０４
がｐ型半導体層、１０６がｎ型半導体層となる。

【００５７】さらに、図１は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図１とは逆の順番に各層が積
層されることもある。

【００５８】また図２は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図２の本発明のスタック型の光起電力素子は、３
つのｐｉｎ接合が積層された構造をしており、２１５は
光入射側から数えて第一のｐｉｎ接合、２１６は第二の
ｐｉｎ接合、２１７は第三のｐｉｎ接合である。これら
３つのｐｉｎ接合は、基板２０１上に裏面金属反射層２
０２と透明導電層２０３を形成し、その上に積層された
ものであり、３つのｐｉｎ接合の最上部に、透明電極２
１３と集電電極２１４が形成されて、スタック型の光起
電力素子を形成している。そして、それぞれのｐｉｎ接
合は、ｎ型半導体層２０４、２０７、２１０、ｉ型半導
体層２０５、２０８、２１１、ｐ型半導体層２０６、２
０９、２１２から成る。また、図１の光起電力素子と同
様に光の入射方向によって、ドーピング層や電極の配置
が入れ替わることもある。

【００５９】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。

【００６０】（基板）本発明に係る基板は、本発明の特
徴であり、特にその結晶形態と表面形状に特徴がある。

【００６１】結晶形態としては、多結晶質のものが用い
られる。

【００６２】本発明者は、検討の結果、多結晶質の基板
の表面形状としては、前記基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性に差があり、凹凸の形成
された表面を有する多結晶粒と平坦な表面を有する多結
晶粒が混在する形状が好ましいことを見いだした。

【００６３】さらに、基板の表面に露出した多結晶の個
々の結晶粒の表面の平坦性の差が、小さすぎる場合は、
すなわち基板表面全面にわたって平坦であるか、全面に
わたってテクスチャー構造であるかを意味するので、ど
ちらの場合も、光の散乱の減少あるいは光起電力素子の
リーク電流の増加といった従来の問題点が出てきてしま
うことが分かった。また、基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性の差が、大きすぎる場合
は、表面に大きな凹凸が形成された多結晶粒があるの
で、従来のテクスチャー構造が形成された基板と同様に
光起電力素子のシャントあるいはリーク電流の増加ある
いは開放電圧（Ｖoc）あるいはフィルファクター（Ｆ
Ｆ）の低下といった問題点が出てきてしまうことが分か
った。

【００６４】したがって、基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性の差は、Ｒmaxの差で、
好ましくは、０．０１μｍから１．５μｍ、より好まし
くは、０．０２μｍから１μｍ、最適には、０．０５μ
ｍから０．７μｍが望ましいことが分かった。

【００６５】また、多結晶の平均粒径が、小さすぎる
（０．０５μｍ未満）場合は、基板表面全面にわたって
平坦であるか、全面にわたってテクスチャー構造である
かの状態に近付いてしまうので、どちらの場合も、光の
散乱の減少あるいは光起電力素子のリーク電流の増加や
光起電力素子のシャントあるいは開放電圧（Ｖoc）また
はフィルファクター（ＦＦ）の低下といった従来の問題
点が出てきてしまうことが分かった。また、多結晶粒の
平均粒径が、大きすぎる（２ｍｍを越える）場合は、光
起電力素子の裏面における乱反射が減少して、短絡電流
（Ｊsc）が減少してしまうことがわかった。

【００６６】したがって、多結晶の平均粒径は、好まし
くは、０．１μｍから２ｍｍ、より好ましくは、０．２
μｍから１ｍｍ、最適には、０．５μｍから１００μｍ
が望ましい。

【００６７】さらに、基板の表面に、前記多結晶の粒界
に沿った段差、又は、前記多結晶の粒界部分に隆起若し
くは凹みを設けた光起電力素子においては、多結晶の粒
界に沿った段差あるいは凹凸の高さが小さすぎる場合
は、光の散乱が減少し、光起電力素子の短絡電流（Ｊs
c）が減少してしまい、また、大きすぎる場合は、光起
電力素子のリーク電流が増加して製造の歩留まりを低下
させることがあることが分かった。

【００６８】そこで、前記多結晶の粒界に沿った段差、
又は、前記多結晶の粒界部分に隆起若しくは凹みにおけ
る高さ又は深さは、好ましくは、０．０１μｍから２μ
ｍ、より好ましくは、０．０２μｍから１．５μｍ、最
適には、０．０３μｍから１μｍが望ましいことが分か
った。また、基板の表面に露出した多結晶の個々の結晶
粒の表面の平坦さは、Ｒmaxが、多結晶の粒界に沿った
段差あるいは凹凸の高さより小さいことが好ましい。個
々の結晶粒内の表面のＲｍａｘが大きいと、従来のいわ
ゆるテクスチャー構造に近付いてしまうので、リーク電
流の増加や光起電力素子のシャントあるいは開放電圧
（Ｖoc）あるいはフィルファクター（ＦＦ）の低下とい
った従来のテクスチャー構造の問題点が出てきてしま
う。したがって、個々の結晶粒内の表面の平坦さは、多
結晶の粒界に沿った段差あるいは凹凸の高さによって、
好適な範囲が異なるが、好ましくは、Ｒmaxで２μｍ以
下、より好ましくは、Ｒmaxで１．５μｍ以下、最適に
は、Ｒmaxで１μｍ以下が望ましい。

【００６９】また、基板の材質としては、導電性のもの
であっても、また電気絶縁性のものであってもよい。さ
らには、それらは透光性のものであっても、また非透光
性のものであってもよいが、変形、歪みが少なく、所望
の強度を有するものであることが好ましい。具体的には
Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，
Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例
えば真鍮、ステンレス鋼等の薄板及びその複合体の多結
晶材料、あるいは、ＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，Ａ
ｌＮ等を含むの絶縁性の多結晶材料を用いることができ
る。基板が金属等の電気導電性である場合には直接電流
取り出し用の電極としても良い。また基板が絶縁性であ
る場合には、後述する裏面金属反射層に裏面電極の役割
を兼ねさせるか、あるいは基板が透光性である場合に
は、基板上に後述する透明電極を形成して直接電流取り
出し用の電極とする。勿論、基板が金属等の電気導電性
のものであっても、長波長光の基板表面上での反射率を
向上させたり、基板材質と堆積膜との間での構成元素の
相互拡散を防止する等の目的で異種の金属層等を前記基
板上の堆積膜が形成される側に設けても良い。

【００７０】また基板の形状は、用途により板状、長尺
ベルト状、円筒状等であることができ、その厚さは、所
望通りの光起電力素子を形成し得るように適宜決定する
が、光起電力素子として可撓性が要求される場合には、
基板としての機能が充分発揮される範囲内で可能な限り
薄くすることが出来る。しかしながら、基板の製造上及
び取扱い上、機械的強度等の点から、通常は、１０μｍ
以上とされる。

【００７１】（基板の表面処理の方法）上述した本発明
の特徴を有する多結晶質の基板を形成する方法は、基板
の材質によって異なるが、以下のような基板の表面処理
の方法が採用できる。

【００７２】すなわち、多結晶質の基板表面に露出した
多結晶の個々の結晶粒の表面の平坦性に差があり、表面
に凹凸の形成された多結晶粒と表面が平坦な多結晶粒が
混在するようにするためには、基板表面に露出した多結
晶の面方位に応じてエッチングレートが異なるような異
方性エッチングを、物理的または化学的に、気相または
液相で行うことによって得られる。

【００７３】より具体的には、気相で行う場合、ガスエ
ッチング、プラズマエッチング、イオンエッチング等を
用いることができ、エッチングガスとしては、ＣＦ₄，
Ｃ₂Ｆ₆，Ｃ₃Ｆ₈，Ｃ₄Ｆ₁₀，ＣＨＦ₃，ＣＨ₂Ｆ₂，Ｃ
ｌ₂，ＣｌＦ₃，ＣＣｌ₄，ＣＣｌ₂Ｆ₂，ＣＣｌＦ₃，ＣＨ
ＣｌＦ₂，Ｃ₂Ｃｌ₂Ｆ₄，ＢＣｌ₃，ＰＣｌ₃，ＣＢｒ
Ｆ₃，ＳＦ₆，ＳｉＦ₄，ＳｉＣｌ₄，ＨＦ，Ｏ₂，Ｎ₂，Ｈ
₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ等あるいはこれらの混合ガ
スが挙げられる。プラズマエッチングの場合のガス圧力
は、１０^-3Ｔｏｒｒ〜１Ｔｏｒｒ、プラズマを生起させ
るエネルギーとしては、ＤＣあるいはＡＣあるいは、１
〜１００ＭＨｚのＲＦ波、０．１〜１０ＧＨｚのマイク
ロ波等の高周波を用いることができる。

【００７４】また、液相で行う場合、酸の例としては、
硫酸、塩酸、硝酸、リン酸、フッ酸、クロム酸、スルフ
ァミン酸、シュウ酸、酒石酸、クエン酸、ギ酸、乳酸、
グリコール酸、酢酸、グルコン酸、コハク酸、リンゴ酸
等、あるいはこれらを水で希釈したもの、あるいはこれ
らの混合液を用いることができる。また、アルカリの例
としては、カセイソーダ、水酸化アンモニウム、水酸化
カリウム、炭酸ソーダ、重炭酸ソーダ、セスキ炭酸ソー
ダ、第１リン酸ソーダ、第２リン酸ソーダ、第３リン酸
ソーダ、ピロリン酸ソーダ、トリポリリン酸ソーダ、テ
トラポリリン酸ソーダ、トリメタリン酸ソーダ、テトラ
メタリン酸ソーダ、ヘキサメタリン酸ソーダ、オルソケ
イ酸塩ソーダ、メタケイ酸塩ソーダ等、あるいはこれら
を水で希釈したもの、あるいはこれらの混合液を用いる
ことができる。また、液相でエッチングを行う場合エッ
チング液を加熱したり、超音波等のエネルギーを加えて
も良い。

【００７５】さらに、好適なエッチング条件は、多結晶
質の材料あるいは表面形状によって大きく異なるので、
一概に規定することはできないが、一例として、厚さ
０．２ｍｍのブライトアニール処理をしたフェライト系
ステンレスＳＵＳ４３０−ＢＡの場合は、以下のような
条件が好ましい。

【００７６】例えば、気相でエッチングする場合、４７
ｍｍ角にカットしたＳＵＳ４３０−ＢＡをスパッタ装置
の基板ホルダーに１０枚セットした状態で、Ａｒを１０
〜１５０ｓｃｃｍ流入し、ガス圧力を２〜３０ｍＴｏｒ
ｒに保持して、基板側に１００Ｗ〜４００Ｗの１３．５
６ＭＨｚのＲＦ高周波を印加してＡｒプラズマを生起さ
せ、５分〜３０分のＡｒプラズマ処理によって、基板表
面をエッチングすることが望ましい。もちろん、他のエ
ッチングガスを用いることもできるし、ＤＣ電力あるい
はマイクロ波といった他のエネルギーによってプラズマ
を生起させても良い。その場合は当然、ガスやエネルギ
ーによって好適な条件が異なる。

【００７７】また、液相で前述のＳＵＳ４３０−ＢＡを
エッチングする場合は、例えば、フッ酸と硝酸と水を
１：３：２００の割合で混合したエッチング液を用い
て、攪拌させながら、１分〜２０分のエッチングを行う
ことが望ましい。もちろん、フッ酸と硝酸と酢酸と水の
混合液あるいは塩酸と硝酸と水の混合液といった、他の
エッチング液を用いることもできる。エッチング時間
は、エッチング液の種類あるいは混合比によって、好適
な時間が異なる。ある基板材料に対して、強いエッチン
グ作用のある酸あるいはアルカリの場合、希釈率を高め
る方が望ましく、エッチング時間を短くする方が望まし
い。

【００７８】また、気相のエッチングにおいても液相の
エッチングにおいても、基板の表面状態が鏡面に近いほ
ど強めのエッチング条件が好ましい。例えば、同じＳＵ
Ｓ４３０でも表面を鏡面研磨したものは前述のエッチン
グ条件よりも強めのエッチング条件が好ましい。また、
同じステンレスでもマルテンサイト系ステンレスあるい
はオーステナイト系ステンレス等、組成の少し異なる場
合は、好適なエッチング条件が異なってくる。例えばオ
ーステナイト系ステンレスのＳＵＳ３０４の場合は、Ｓ
ＵＳ４３０よりも強めのエッチング条件が好ましい。ま
た、液相のエッチングの場合、同じ表面状態のＳＵＳ４
３０−ＢＡでも、基板の厚さが前述の値より厚い場合
は、前述のエッチング条件よりも強めのエッチング条件
が好ましい。

【００７９】（裏面金属反射層）本発明に係る裏面金属
反射層１０２、２０２は、光入射方向に対し半導体層の
裏面に配され、半導体層で吸収しきれなかった光を再び
半導体層に反射する光反射層の役割を持つ。また、光起
電力素子の裏面電極も兼ねる。したがって、図１の１０
２の位置かあるいは、基板１０１が透光性で、基板の方
向から光を入射させる場合には、透明導電層を挟んで半
導体層の上に積層される。裏面金属反射層の材料として
は、金、銀、銅、アルミニウム、マグネシウム、ニッケ
ル、鉄、クロム、モリブデン、タングステン、チタン、
コバルト、タンタル、ニオブ、ジルコニウム等の金属ま
たはステンレス等の合金が挙げられる。なかでもアルミ
ニウム、マグネシウム、銅、銀、金などの反射率の高い
金属が特に好ましい。反射率の高い金属を用いることに
よって、半導体層で吸収しきれなかった光が高い反射率
で再び半導体層に反射され、半導体層内の光路長が延
び、半導体層の光吸収が増大して、光起電力素子の短絡
電流（Ｊsc）が増大する。

【００８０】裏面金属反射層の表面は、平坦であっても
良いが、基板の多結晶粒界に応じて平坦性に差があるこ
とによって、裏面金属反射層と透明導電層の密着性が向
上し、光起電力素子の製造工程の自由度と制御性がさら
に向上し、製造の歩留まりがさらに向上し、光起電力素
子の耐候性、耐久性がさらに向上した。また、裏面金属
反射層の表面も、基板の多結晶粒界に応じて平坦性に差
があることによって、透明導電層の配向性がさらに向上
し、透明導電層の多結晶の平均粒径が増大し、粒径のば
らつきが小さくなった。その結果、光起電力素子のシリ
ーズ抵抗が減少し、フィルファクター（ＦＦ）が向上す
ると同時に、裏面金属反射層と透明導電層の界面での光
の散乱がさらに促進されて、短絡電流（Ｊsc）がさらに
増大した。

【００８１】多結晶の粒界に応じた裏面金属反射層の平
坦性の差は、Ｒmaxの差で、好ましくは、０．０１μｍ
から１．５μｍ、より好ましくは、０．０２μｍから１
μｍ、最適には、０．０５μｍから０．７μｍが望まし
い。

【００８２】また、個々の結晶粒内の表面のＲmaxが大
きいと、従来のいわゆるテクスチャー構造に近付いてし
まうので、リーク電流の増加や光起電力素子のシャント
あるいは開放電圧（Ｖoc）あるいはフィルファクター
（ＦＦ）の低下といった従来のテクスチャー構造の問題
点が出てきてしまう。したがって、個々の結晶粒内の裏
面金属反射層の表面の平坦さは、好ましくは、Ｒmaxで
２μｍ以下、より好ましくは、Ｒmaxで１．５μｍ以
下、最適には、Ｒmaxで１μｍ以下が望ましい。

【００８３】裏面金属反射層の表面は、裏面金属反射層
の膜厚を例えば０．１μｍ以下と薄くした場合には、本
発明の多結晶基板の表面性を受け継いで、多結晶の粒界
に沿った段差あるいは凹凸が現れる。また、裏面金属反
射層の膜厚を例えば１μｍ以上と厚くした場合には、表
面が平坦になってくる。

【００８４】また、裏面金属反射層の表面を多結晶質の
基板に施したのと同様に、エッチングによって、多結晶
の粒界に沿った段差あるいは凹凸を形成しても良い。

【００８５】裏面金属反射層の形成には、ＥＢ蒸着、ス
パッタ蒸着などの各種蒸着法、各種ＣＶＤ法、メッキ
法、印刷法などが用いられる。

【００８６】（透明導電層）本発明に係る透明導電層１
０３は、主に以下のような目的で、裏面金属反射層１０
２と半導体層１０４の間に配置される。まず、光起電力
素子の裏面での乱反射を向上させ、薄膜による多重干渉
によって光を光起電力素子内に閉じ込めて、半導体層内
の光路長を延ばし、光起電力素子の短絡電流（Ｊsc）を
増大させること。次に、裏面電極を兼ねる裏面金属反射
層の金属が、半導体層に拡散するか、あるいはマイグレ
ーションを起こして、光起電力素子がシャントすること
を防止すること。また、透明導電層に若干の抵抗値をも
たせることで、半導体層を挟んで設けられた裏面金属反
射層１０２と透明電極１０７との間に半導体層のピンホ
ール等の欠陥で発生するショートを防止することであ
る。

【００８７】透明導電層１０３は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の抵
抗率が要求される。好ましくは、６５０ｎｍ以上の透過
率が、８０％以上、より好ましくは、８５％以上、最適
には９０％以上であることが望ましい。また、抵抗率は
好ましくは、１×１０^-4Ωｃｍ以上、１×１０⁶Ωｃｍ
以下、より好ましくは、１×１０^-2Ωｃｍ以上、５×１
０⁴Ωｃｍ以下であることが望ましい。

【００８８】透明導電層１０３の材料としては、Ｉｎ₂
Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂
Ｏ₃，ＭｏＯ₃，Ｎａ_xＷＯ₃等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。

【００８９】導電率を変化させる元素（ドーパント）と
しては、例えば透明導電層１０３がＺｎＯの場合には、
Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の
場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、ま
たＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【００９０】また、透明導電層１０３の形成方法として
は、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、各種Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。

【００９１】透明導電層１０３の表面は、平坦であって
も良いが、基板の多結晶粒界に応じて平坦性に差がある
ことによって、透明導電層と半導体層の密着性が向上
し、光起電力素子の製造工程の自由度と制御性がさらに
向上し、製造の歩留まりがさらに向上し、光起電力素子
の耐候性、耐久性がさらに向上した。また、透明導電層
と半導体層の界面での光の散乱が促進されて、短絡電流
（Ｊsc）がさらに増大した。多結晶の粒界に応じた透明
導電層１０３の平担性の差は、好ましくは、０．０１μ
ｍから１．５μｍ、より好ましくは、０．０２μｍから
１μｍ、最適には、０．０５μｍから０．７μｍが望ま
しい。

【００９２】さらに、透明導電層の多結晶の成長によっ
て、表面に成長面に応じた凹凸が形成されることがあ
る。また、多結晶質の基板が、基板の多結晶粒界に応じ
て平坦性に差があることによって、透明導電層の多結晶
の平均粒径が拡大し、光の散乱が増大して、光起電力素
子の短絡電流（Ｊsc）がさらに向上した。

【００９３】（半導体層）本発明に係る半導体層の材料
としては、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を用いたも
の、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ族合
金を用いたもの、あるいはＣｄＳ，ＣｄＴｅ等のＩＩ−
ＶＩ族元素を用いたもの、あるいはＣｕＩｎＳｅ₂，Ｃ
ｕ（ＩｎＧａ）Ｓｅ₂，ＣｕＩｎＳ₂等のＩ−ＩＩＩ−Ｖ
Ｉ族元素を用いたものが用いられる。

【００９４】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記），ａ
−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ
−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ−ＳｉＣ：
Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及
びＩＶ族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。

【００９５】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御剤又は禁制帯幅制御剤となる元素を含
む原料化合物を単独で、又は前記堆積膜形成用原料ガス
又は前記希釈ガスに混合して成膜空間内に導入してやれ
ば良い。

【００９６】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも一組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。

【００９７】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ、イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。

【００９８】以下、本発明の光起電力装置に特に好適な
ＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。

【００９９】（１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照
射光に対してキャリアを発生輸送する重要な層である。

【０１００】ｉ型層としては、僅かｐ型、僅かｎ型の層
も使用できるものである。

【０１０１】ＩＶ族及びＩＶ族合金系非単結晶半導体材
料には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロ
ゲン原子（Ｘ）が含有され、これが重要な働きを持つ。

【０１０２】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキァリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。ｉ型層
に含有される水素原子または／及びハロゲン原子は１〜
４０ａｔｍ％が最適な含有量として挙げられる。特に、
ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子
または／及びハロゲン原子の含有量が多く分布している
ものが好ましい分布形態として挙げられ、該界面近傍で
の水素原子または／及びハロゲン原子の含有量はバルク
内の含有量の１．１〜２倍の範囲が好ましい範囲として
挙げられる。更にシリコン原子の含有量に対応して水素
原子または／及びハロゲン原子の含有量が変化している
ことが好ましいものである。

【０１０３】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【０１０４】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−
ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。

【０１０５】さらに、本発明の光起電力素子のに好適な
ｉ型半導体層の特性としては、水素原子の含有量（Ｃ
Ｈ）が、１．０〜２５．０％、ＡＭ１．５、１００ｍＷ
／ｃｍ²の疑似太陽光照射下の光電導度（σｐ）が、
１．０×１０^-7Ｓ／ｃｍ以上、暗電導度（σｄ）が、
１．０×１０^-9Ｓ／ｃｍ以下、コンスタントフォトカレ
ントメソッド（ＣＰＭ）によるアーバックエナジーが、
５５ｍｅＶ以下、局在準位密度は１０¹⁷／ｃｍ³以下の
ものが好適に用いられる。

【０１０６】（２）ｐ型半導体層またはｎ型半導体層 ｐ型半導体層またはｎ型半導体層の非晶質材料（ａ−と
表示する）あるいは微結晶材料（μｃ−と表示する）と
しては、例えばａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓ
ｉＣ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−
ＳｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅ
Ｃ：ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓ
ｉＮ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−
ＳｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣ
Ｎ：ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−
ＳｉＣ：Ｈ，μｃ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，
μｃ−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−Ｓｉ
Ｎ：ＨＸ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：
ＨＸ，μｃ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μ
ｃ−ＳｉＯＣＮ：Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型
の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇ
ａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ
族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料
が挙げられ、多結晶材料（ｐｏｌｙ−と表示する）とし
ては、例えばｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏ
ｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ
−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏ
ｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，
ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓｉ
Ｏ，ｐｏｌｙ−ＳｉＮ等にｐ型の価電子制御剤（周期率
表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型
の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，
Ｂｉ）を高濃度に添加した材料が挙げられる。

【０１０７】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。

【０１０８】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔｍ％が最適量として挙げられる。

【０１０９】またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをしｐ型層またはｎ型層の
ドーピング効率を向上させるものである。ｐ型層または
ｎ型層へ添加される水素原子またはハロゲン原子は０．
１〜４０ａｔｍ％が最適量として挙げられる。特にｐ型
層またはｎ型層が結晶性の場合、水素原子またはハロゲ
ン原子は０．１〜８ａｔｍ％が最適量として挙げられ
る。更にｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で
水素原子または／及びハロゲン原子の含有量が多く分布
しているものが好ましい分布形態として挙げられ、該界
面近傍での水素原子または／及びハロゲン原子の含有量
はバルク内の含有量の１．１〜２倍の範囲が好ましい範
囲として挙げられる。このようにｐ型層／ｉ型層、ｎ型
層／ｉ型層の各界面近傍で水素原子またはハロゲン原子
の含有量を多くすることによって該界面近傍の欠陥準位
や機械的歪を減少させることができ本発明の光起電力素
子の光起電力や光電流を増加させることができる。

【０１１０】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【０１１１】また、ＩＩ−ＶＩ族元素を用いたｐ型半導
体層またはｎ型半導体層の例としては、ＣｄＳ，ＣｄＴ
ｅ，ＺｎＯ，ＺｎＳｅ等が挙げられ、Ｉ−ＩＩＩ−ＶＩ
₂族元素を用いた例としては、ＣｕＩｎＳｅ₂，Ｃｕ（Ｉ
ｎＧａ）Ｓｅ₂，ＣｕＩｎＳ₂，ＣｕＩｎ（Ｓｅ，
Ｓ）₂，ＣｕＩｎＧａＳｅＴｅ等が挙げられる。

【０１１２】（３）半導体層の形成方法 本発明の光起電力素子の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するために、好
適な製造方法は、ＲＦプラズマＣＶＤ法あるいはマイク
ロ波プラズマＣＶＤ法等の交流あるいは高周波を用いた
プラズマＣＶＤ法である。

【０１１３】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓（アルミナセラミックス等）を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力装置に適用可能
な堆積膜を形成することができる。

【０１１４】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ³、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。

【０１１５】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は、１００〜３５０℃、内圧
は、０．１〜１０Ｔｏｒｒ、ＲＦパワーは、０．００１
〜５．０Ｗ／ｃｍ³、堆積速度は、０．１〜３０Å／ｓ
ｅｃが好適な条件として挙げられる。

【０１１６】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。

【０１１７】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ₄，Ｓｉ₂Ｈ₆，Ｓｉ
Ｆ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，
ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，ＳｉＦ
Ｄ₃，ＳｉＦ₂Ｄ₂，Ｓｉ₂Ｄ₃Ｈ₃，（ＳｉＦ₂）₅，（Ｓｉ
Ｆ₂）₆，（ＳｉＦ₂）₄，Ｓｉ₂Ｆ₆，Ｓｉ₃Ｆ₈，Ｓｉ₂Ｈ₂
Ｆ₄，Ｓｉ₂Ｈ₃Ｆ₃，ＳｉＣｌ₄，（ＳｉＣｌ₂）₅，Ｓｉ
Ｂｒ₄，（ＳｉＢｒ₂）₅，Ｓｉ₂Ｃｌ₆，ＳｉＨＣｌ₃，Ｓ
ｉＨ₂Ｂｒ₂，ＳｉＨ₂Ｃｌ₂，Ｓｉ₂Ｃｌ₃Ｆ₃などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【０１１８】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，
ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，Ｇｅ
Ｈ₂Ｄ₂，ＧｅＨ₃Ｄ，Ｇｅ₂Ｈ₆，Ｇｅ₂Ｄ₆等が挙げられ
る。

【０１１９】また、本発明の光起電力素子の第１のｐ型
半導体層の形成に用いられるｉ型半導体層のバンドギャ
ップを拡大する元素としては、炭素、酸素、窒素等が挙
げられる。

【０１２０】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整数）
Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等
が挙げられる。

【０１２１】窒素含有ガスとしてはＮ₂，ＮＨ₃，Ｎ
Ｄ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。

【０１２２】酸素含有ガスとしてはＯ₂，ＣＯ，ＣＯ₂，
ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が
挙げられる。

【０１２３】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
子及び第ＩＩＩ族原子が挙げられる。

【０１２４】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ
₆Ｈ₁₀，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＦ₃，Ｂ
Ｃｌ₃，等のハロゲン化ホウソ等を挙げることができ
る。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃，Ｔ
ｌＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が
適している。

【０１２５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
₃，Ｐ₂Ｈ₄等の水素化燐、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣ
ｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン
化燐が挙げられる。このほかＡｓＨ₃，ＡｓＦ₃，ＡｓＣ
ｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＨ₃，ＳｂＦ₃，Ｓｂ
Ｆ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，Ｂ
ｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃が
適している。

【０１２６】また前記ガス化し得る化合物をＨ₂，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１２７】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【０１２８】（透明電極）本発明に於て、透明電極１０
７は光を透過する、光入射側の電極であるとともに、そ
の膜厚を最適化する事によって反射防止膜としての役割
も兼ねる。透明電極１０７は、半導体層の吸収可能な波
長領域において高い透過率を有することと、抵抗率が低
いことが要求される。好ましくは、５５０ｎｍ以上の波
長における透過率が、８０％以上、より好ましくは、８
５％以上であることが望ましい。また、抵抗率は好まし
くは、５×１０^-3Ωｃｍ以下、より好ましくは、１×１
０^-3Ωｃｍ以下であることが望ましい。その材料として
は、Ｉｎ₂Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋Ｓｎ
Ｏ₂），ＺｎＯ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ
₂Ｏ₅，Ｂｉ₂Ｏ₃，ＭｏＯ₃，Ｎａ_xＷＯ₃等の導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素（ド
ーパント）を添加しても良い。

【０１２９】導電率を変化させる元素（ドーパント）と
しては、例えば透明電極１０７がＺｎＯの場合には、Ａ
ｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の場
合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、また
ＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【０１３０】また、透明電極１０７の形成方法として
は、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、各種Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。

【０１３１】（集電電極）本発明に於いて、集電電極１
０８は、透明電極１０７の抵抗率が充分低くできない場
合に必要に応じて透明電極１０７上の一部分に形成さ
れ、電極の抵抗率を下げ光起電力素子の直列抵抗を下げ
る働きをする。その材料としては、金、銀、銅、アルミ
ニウム、ニッケル、鉄、クロム、モリブデン、タングス
テン、チタン、コバルト、タンタル、ニオブ、ジルコニ
ウム等の金属、またはステンレス等の合金、あるいは粉
末状金属を用いた導電ペーストなどが挙げられる。そし
てその形状は、できるだけ半導体層への入射光を遮らな
いように、例えば図４のように枝状に形成される。

【０１３２】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。
また、集電電極のパターンの形成には、マスクを用い、
形成方法としては、蒸着法、スパッタ法、メッキ法、印
刷法などが用いられる。

【０１３３】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した多結晶質の基板を、別
の支持基板の上に配置することもある。また、本発明の
光起電力素子を直列接続する場合、逆流防止用のダイオ
ードを組み込むことがある。

【０１３４】

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子およびフォトダイオードの作製によって
本発明の光起電力素子を詳細に説明するが、本発明はこ
れらに限定されるものではない。

【０１３５】（実施例１）本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはＳＵＳ
４３０ＢＡ板を用いて、図１の構成を有する光起電力素
子を作製した。

【０１３６】以下では、作製手順にしたがって説明す
る。

【０１３７】（１）基板の作製から行った。厚さ０．２
ｍｍ、５０×５０ｍｍ²のＳＵＳ４３０ＢＡ板をアセト
ンとイソプロパノールで超音波洗浄し温風乾燥させ、基
板表面上に残っている油脂成分を完全に除去した。

【０１３８】次に、基板表面にエッチング処理を行うた
めにステンレス板をテフロン製基板ホルダ（不図示）に
セットし、表１に示すように室温に温度制御されている
フッ硝酸（モル比ＨＦ：ＨＮＯ₃：Ｈ₂Ｏ＝１：３：２０
０）から成る酸の入った容器（不図示）に基板が十分に
浸される様基板ホルダを配置した。

【０１３９】（２）酸の入った容器をマグネチックスタ
ーラー攪拌装置（不図示）にセットし、５分間攪拌し表
面処理を行った。

【０１４０】（３）酸処理を行った基板の一部は評価用
に残し（サンプル実１−１）、その他の基板はスパッタ
リング装置により反射層の形成を行った。

【０１４１】（４）図５に示すＤＣマグネトロンスパッ
タリング装置を用いてＡｌ光反射層を形成した。図５の
ヒーター５０３にこの酸処理されたＳＵＳ４３０ＢＡ板
５０２を密着させ、油拡散ポンプが接続された排気口か
ら堆積室５０１を真空排気した。圧力が１×１０^-6にな
ったところでバルブ５１４を開け、マスフローコントロ
ーラー５１６を調整してＡｒガスを５０ｓｃｃｍ導入
し、圧力が７ｍＴｏｒｒになるようにコンダクタンスバ
ルブ５１３で調整した。トロイダルコイルに電流を流
し、スパッタ電源５０６から−４００ＶのＤＣ電力をＡ
ｌターゲット５０４に印加し、Ａｒプラズマを生起し
た。

【０１４２】（５）ターゲットシャッター５０７を開け
てステンレス板表面上に層厚０．３μｍのＡｌの光反射
層を形成したところでシャッターを閉じ、プラズマを消
滅させ、Ａｌ反射層の作製を終えた。

【０１４３】（６）反射層と同様の形成方法でＺｎＯ薄
膜層を形成した。堆積室にＡｒガスを４０ｓｃｃｍ導入
し、基板温度を２００℃、圧力５ｍＴｏｒｒとし、スパ
ッタ電源５１０から−５００ＶのＤＣ電力をＺｎＯター
ゲット５０８に印加し、Ａｒプラズマを生起した。

【０１４４】（７）ターゲットシャッター５１１を開
け、反射層表面上に層厚１．０μｍのＺｎＯ薄膜層を形
成したところでシャッターを閉じ、プラズマを消滅させ
た。

【０１４５】（８）透明導電層を作成した段階で基板の
一部は評価用に残し（サンプル実１−２）、その他の基
板はＣＶＤ装置により半導体層の形成を行った。

【０１４６】（９）ＺｎＯ薄膜層上にｎ層、ｉ層、ｐ層
を図６に示す多室分離型の堆積装置で順次形成した。ａ
−Ｓｉからなるｎ層及びμｃ−Ｓｉからなるｐ層はＲＦ
ＰＣＶＤ法で形成し、ａ−Ｓｉからなるｉ層はＲＦＰＣ
ＶＤ法及びＭＷＰＣＶＤ法で形成した。作製手順は、以
下の様にして行った。

【０１４７】（９−１）全ての搬送系及び堆積室を１０
^-6Ｔｏｒｒ台に真空引きした。基板ホルダー６９０に基
板をセットしロードロック室６０１に入れた。ロードロ
ック室を不図示のメカニカルブースターポンプ／ロータ
リーポンプで１０^-3Ｔｏｒｒ台の真空度まで真空引き
し、ターボ分子ポンプに切り替えて１０^-6Ｔｏｒｒ台ま
で真空引きした。ゲートバルブ６０６を開け、基板ホル
ダー６９０をｎ型層搬送室６０２に搬送した。ゲートバ
ルブ６０６を閉じる。基板加熱用ヒーター６１０下に基
板を移動させ、水素ガスを流し、成膜時の圧力とほぼ同
じ圧力にし、基板加熱用ヒーター６１０で表１に示す温
度に加熱し安定化させた。マスフローコントロラー６３
６〜６３９、ストップバルブ６３０〜６３４、６４１〜
６４４でｎ型層堆積用の表１に示す原料ガスを堆積室に
供給した。ＲＦ導入用カップ６２０へＲＦ電源６２２か
ら表１に示すＲＦ電力を投入した。所望の堆積時間堆積
して表１に示す層厚のｎ型層を堆積した。

【０１４８】（９−２）ｎ型層堆積用の原料ガスの供給
を停止して、ターボ分子ポンプで１０^-6Ｔｏｒｒ台の真
空度まで排気した。基板加熱用ヒーター６１０を上に上
げゲートバルブ６０７を開け、基板ホルダーをＭＷ−ｉ
またはＲＦ−ｉ搬送室６０３に移動した。ゲートバルブ
６０７を閉じた。基板加熱用ヒーター６１１の下に基板
を搬送して、基板加熱用ヒーター６１１を下げて基板を
表１に示す基板温度に加熱し、安定化させた。ＲＦ−ｉ
層を堆積した。ＲＦ−ｉ層は、堆積室６１８にＭＷ−ｉ
またはＲＦ−ｉ層堆積用ガス供給設備（ガス供給管６４
９、ストップバルブ６５０〜６５５、６６１〜６６５、
マスフローコントローラー６５６〜６６０）からＲＦ−
ｉ層堆積用の表１に示す原料ガスを供給した。ＲＦ−ｉ
層堆積用の表１に示す真空度になる様に排気ポンプで調
整した。バイアス印加用電極６２８に不図示のＲＦ電源
から所望のＲＦ電力を導入し、ＲＦプラズマＣＶＤ法に
よりＲＦ−ｉ層を表１に示す層厚で前記ｎ型層上に堆積
した。

【０１４９】（９−３）原料ガスの供給を停止し、堆積
室内をターボ分子ポンプで１０^-6Ｔｏｒｒ台に排気し
た。同時に基板温度をＭＷ−ｉ層の堆積に適した表１に
示す温度に設定し保持した。ＭＷ−ｉ層の堆積に適した
表１に示す原料ガスをＭＷ−ｉまたはＲＦ−ｉ層堆積用
ガス供給設備から堆積室６１８へ供給した。不図示の拡
散ポンプ等の排気装置によって、堆積室内の真空度を表
１に示す真空度に保持した。不図示のＭＷ電源から表１
に示すＭＷ電力を堆積室６１８へ導入した。同時に不図
示のＲＦ電源からバイアス電極６２８へ表１に示すバイ
アス電力を導入した。シャッター６２７を開け基板上に
本発明のマイクロ波プラズマＣＶＤ法でＭＷ−ｉ層を堆
積した。

【０１５０】（９−３）その後ＭＷ−ｉ層の堆積に適し
た表１に示す原料ガスをＭＷ−ｉまたはＲＦ−ｉ層堆積
用ガス供給設備から堆積室６１８へ供給し所定の層厚の
ＭＷ−ｉ層を形成した後シャッターを閉じＭＷ電力等を
停止し原料ガスの供給を停止した。堆積室６１８内を、
ターボ分子ポンプで１０^-6Ｔｏｒｒ台に排気した。前記
ＲＦ−ｉ層の堆積と同様にして、ＭＷ−ｉ層上にＲＦ−
ｉ層を表１に示す条件で堆積した。

【０１５１】（９−４）ＲＦ−ｉ層の堆積後も１０^-6Ｔ
ｏｒｒ台に堆積室内を排気した。基板加熱用ヒーター６
１１を基板から離し、ゲートバルブ６０８を開けて基板
ホルダー６９０をｐ型層搬送室６０４に移動させる。ゲ
ートバルブ６０８を閉じ、基板加熱用ヒーター６１２下
に基板を移動させて、基板温度を表１に示す基板温度に
設定し、安定化させる。ｐ型層堆積用ガス供給設備（ス
トップバルブ６７０〜６７４、６８１〜６８４、マスフ
ローコントローラー６７６〜６７９）からｐ型層堆積用
ガスを堆積室６１９に供給した。不図示の排気ポンプで
堆積室内の真空度を表１に示す真空度になる様に調整し
た。ＲＦ導入用カップ６２１にＲＦ電源６２３から表１
に示す電力を導入し、ＲＦプラズマＣＶＤ法によりｐ型
層を表１に示す層厚に堆積した。以上の様にしてｐｉｎ
構造が基板上に形成されるものである。

【０１５２】（１０）次に、ガスの流入を止め、５分
間、Ｈ₂ガスを流し続けた後、Ｈ₂ガスの流入も止め、堆
積室内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空
排気し、基板をアンロード室６０５に移動した。基板を
十分冷却した後、取り出した。

【０１５３】（１１）次に、ｐ層上に、透明電極とし
て、表１に示すＩＴＯを抵抗加熱真空蒸着法で真空蒸着
した。そして次に透明電極上に櫛型の穴が開いたマスク
を乗せ、表１に示すようにＣｒ／Ａｇ／Ｃｒからなる櫛
形の集電電極を電子ビーム真空蒸着法で真空蒸着した。

【０１５４】以上で図１の構成を有する光起電力素子の
作製を終えた。この光起電力素子を（実１）と呼ぶこと
にした。

【０１５５】

【表１】 （比較例１−１）本例では、基板の表面処理を行う際
に、攪拌による酸処理時間を１０秒とした点が実施例１
と異なる。

【０１５６】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−１）、（サンプル比１−４）及び光起
電力素子（比１−１）を作製した。

【０１５７】（比較例１−２）本例では、基板の表面処
理を行う際に、超音波による酸処理温度を８０℃とした
点が実施例１と異なる。

【０１５８】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−２）、（サンプル比１−５）及び光起
電力素子（比１−１）を作製した。

【０１５９】（比較例１−３）本例では、基板の表面処
理を行う際に、超音波による酸処理時間を６０分とした
点が実施例１と異なる。

【０１６０】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−３）、（サンプル比１−６）及び光起
電力素子（比１−１）を作製した。

【０１６１】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で表面処理まで行
った基板、すなわち（サンプル実１−１）、（サンプル
比１−１）、（サンプル比１−２）、（サンプル比１−
３）について評価した結果について述べる。まず、それ
ぞれ電子顕微鏡（ＳＥＭ）による表面形状観察を行い、
結晶粒径を調べた結果を述べた。また、針ステップによ
り基板表面の粗さ（最大ピークトウピーク値、以下「Ｒ
max」）を調べ、テクスチャー構造を持つ多結晶粒のＲm
axと平坦な多結晶粒のＲmaxの差（Ｒmax（差）と記す）
を求めた。さらに、これらの結果から基板断面の概略形
を調べた。

【０１６２】これらの結果を表２に示した。

【０１６３】

【表２】 （サンプル実１−１）のＳＥＭ像は図３に示すとおりで
あり、表面が結晶粒毎に凸凹を有する部分と平坦な部分
に分かれており、凸凹を有する部分と平坦な部分のＲma
xには差があるのに対し、（サンプル比１−１）では全
体的に結晶粒は平坦でありＲmaxに差はなく、（サンプ
ル比１−２）、（サンプル比１−３）においては全体的
にピラミッド型の凸凹構造となっておりＲmaxも差が無
かった。

【０１６４】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で透明導電層まで
作製した基板、すなわち（サンプル実１−２）、（サン
プル比１−４）、（サンプル比１−５）、（サンプル比
１−６）について評価した結果について述べる。まず、
それぞれ電子顕微鏡（ＳＥＭ）による表面形状観察を行
い、ＺｎＯ結晶粒径を調べた。また、積分球を備えた分
光光度計を用いて、それぞれのサンプルについて全反射
率及び乱反射率を求めた。

【０１６５】これらの結果を表３に示した。

【０１６６】

【表３】 （サンプル実１−１）では表３のように透明導電層を形
成するＺｎＯの結晶粒径が大きく、全反射率／乱反射
率、共に優れているのに対し、（サンプル比１−４）で
は結晶粒径が小さく乱反射率が低く、（サンプル比１−
５）、（サンプル比１−６）においては全反射率／乱反
射率共に非常に低いものとなった。

【０１６７】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で作製した光起電
力素子、すなわち（実−１）及び（比１−１）、（比１
−２）、（比１−３）について評価した結果について述
べる。まず、それぞれ５個づつ作製し、全ての光起電力
素子について更に２５個づつのサブセルに分けた後、暗
所で−１．０Ｖの逆バイアス電圧をかけた状態でシャン
ト抵抗を測定した。シャント抵抗の基準値を４×１０⁴
Ωｃｍ²とし、歩留りを調べた。更に続いて、密着性試
験、初期光電変換効率（光起電力／入射光電力）、光劣
化、高温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿
度劣化の測定を行なった。

【０１６８】密着性試験については、碁盤目テープ法に
より作成された光起電力素子に格子状に１ｍｍ間隔で１
０本づつの切り傷を付け、１００個のます目をつける。
セロハン粘着テープをはりつけ、十分に付着した後に瞬
間的に引きはがし、はがれた部分の面積で評価を行っ
た。

【０１６９】初期光電変換効率の測定は、作製した光起
電力素子を、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照
射下に設置して、Ｖ−Ｉ特性を測定することにより得ら
れる。

【０１７０】光劣化の測定は、予め初期光電変換効率を
測定しておいた光起電力素子を、湿度５０％、温度２５
℃の環境に設置し、ＡＭ−１．５光を５００時間照射後
の、ＡＭ１．５光照射下での光電変換効率の低下率（光
劣化試験後の光電変換効率／初期光電変換効率）により
行った。

【０１７１】高温高湿度逆バイアス（ＨＨＲＢ）劣化の
測定は、予め初期光電変換効率を測定しておいた光起電
力素子を温度８５℃、湿度８５％の暗所に設置し光起電
力素子に逆バイアスを０．７Ｖ印加し１００時間保持、
その後のＡＭ１．５光照射下での光電変換効率の低下率
（振動劣化試験後の光電変換効率／初期光電変換効率）
により行った。

【０１７２】温湿度劣化の測定は、予め初期光電変換効
率を測定しておいた光起電力素子を温度８５℃、湿度８
５％の暗所に設置し３０分間保持、その後約７０分間か
けて温度−２０℃まで下げ３０分間保持、再び７０分間
かけて温度８５℃、湿度８５％まで戻す、このサイクル
を１００回繰り返した後の、ＡＭ１．５光照射下での光
電変換効率の低下率（振動劣化試験後の光電変換効率／
初期光電変換効率）により行った。

【０１７３】これらの結果を表４に示した。

【０１７４】

【表４】 測定の結果、（実−１）に対して（比１−１）は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換効率も劣っているが、これらの差は主に密着
性に起因するシリーズ抵抗の低下によるＦＦの低下が原
因である。（実−１）に対して（比１−２）、（比１−
３）は、初期光電変換効率、及び各劣化後の光電変換効
率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流（Ｊs
c）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０１７５】以上のように本発明の光起電力素子（実−
１）は、従来の光起電力素子（比１−１）、（比１−
２）、（比１−３）よりも優れた特性を有することが分
かった。

【０１７６】（実施例２）本例では、基板表面のエッチ
ング処理としてはＲＦスパッタリング法を、基板材料と
してはＳＵＳ４３０−２Ｂ板を用いて、図１の構成を有
する光起電力素子を作製した。

【０１７７】以下では、作製手順にしたがって説明す
る。

【０１７８】（１）実施例１と同様にＵＳ４３０−２Ｂ
板上の油脂成分を完全除去した後、図５に示すスパッタ
リング装置を用いて基板表面のエッチング処理を行っ
た。図５のヒーター５０３にこの基板５０２を密着さ
せ、排気口から処理室５０１を真空排気した。圧力が１
×１０^-6になったところでバルブ５１４を開け、マスフ
ローコントローラー５１６を調整してＡｒガスを５０ｓ
ｃｃｍ導入し、圧力が６ｍＴｏｒｒになるようにコンダ
クタンスバルブ５１３で調節した。スパッタ電源５０６
から２００ＷのＲＦ電力を基板に印加し、Ａｒプラズマ
を生起した。２０分間Ａｒプラズマを維持した後、プラ
ズマを消滅させ、エッチング処理を終えた。

【０１７９】（２）エッチング処理を行った基板の一部
は評価用に残し（サンプル実２−１）、その他の基板に
ついては実施例１と同様に表５に示す条件でＡｌ反射層
の形成を行った。

【０１８０】（３）その後、実施例１と同様に、表５に
示す条件でＺｎＯ透明電極層を形成し、基板の一部は評
価用に残し（サンプル実２−２）、その他の基板はＣＶ
Ｄ装置により表５に示す条件でｐｉｎ型半導体層、Ｉｎ
₂Ｏ₃透明電極、集電電極を形成し光起電力素子（実−
２）を作製した。

【０１８１】

【表５】 （比較例２−１）本例では、基板の表面処理を行う際
に、ＲＦスパッタリングによる処理時間を２０秒とした
点が実施例２と異なる。

【０１８２】他の点は実施例２と同様で、サンプル（サ
ンプル比２−１）、（サンプル比２−４）及び光起電力
素子（比２−１）を作製した。

【０１８３】（比較例２−２）本例では、基板の表面処
理を行う際に、基板温度を３００℃とした点が実施例２
と異なる。

【０１８４】他の点は実施例２と同じ条件で、サンプル
（サンプル比２−２）、（サンプル比２−５）及び光起
電力素子（比２−２）を作製した。

【０１８５】（比較例２−３）本例では、基板の表面処
理を行う際に、ＲＦスパッタリングによる処理時間を９
０分とした点が実施例２と異なる。

【０１８６】他の点は実施例２と同じ条件で、サンプル
（サンプル比２−３）、（サンプル比２−６）及び光起
電力素子（比２−３）を作製した。

【０１８７】以下では、実施例１と同様に表面処理まで
行った基板、すなわち（サンプル実２−１）、（サンプ
ル比２−１）、（サンプル比２−２）、（サンプル比２
−３）について評価した結果について述べる。実施例１
と同様に、表面形状観察を行い、結晶粒径を調べ、また
基板表面の粗さ（最大ピークトウピーク値、以下「Ｒma
x」）からＲmaxの差（Ｒmax（差）と記す）を求め、基
板断面の概略形を調べた。

【０１８８】これらの結果を表６に示した。

【０１８９】

【表６】 実施例１と同様に（サンプル実２−２）では表６のよう
に表面が結晶粒毎に凸凹を有する部分と平坦な部分に分
かれており、凸凹を有する部分と平坦な部分のＲmaxに
は差があるのに対し、（サンプル比１−１）では全体的
に結晶粒は平坦でありＲmaxに差はなく、（サンプル比
１−２）、（サンプル比１−３）においては全体的にピ
ラミッド型の凸凹構造となっておりＲmaxも差がないも
のとなった。

【０１９０】以下では、実施例１と同様に透明導電層ま
で作製した基板、すなわち（サンプル実２−２）、（サ
ンプル比２−４）、（サンプル比２−５）、（サンプル
比２−６）について評価した結果について述べる。実施
例１と同様に、それぞれ表面形状観察を行い、ＺｎＯ結
晶粒径を調べ積分球を備えた分光光度計を用いてそれぞ
れの全反射率及び乱反射率を求めた。

【０１９１】これらの結果を表７に示した。

【０１９２】

【表７】 実施例１と同様に（サンプル実２−２）では表７のよう
に透明導電層を形成するＺｎＯの結晶粒径が大きく、全
反射率／乱反射率、共に優れているのに対し、（サンプ
ル比２−４）では結晶粒径が小さく乱反射率が低く、
（サンプル比２−５）、（サンプル比２−６）において
は全反射率／乱反射率共に非常に低いものとなった。

【０１９３】以下では、実施例１と同様に、上述した実
施例２、比較例２−１、比較例２−２、及び比較例２−
３で作製した光起電力素子、すなわち（実−２）及び
（比２−１）、（比２−２）、（比２−３）について評
価した結果について述べる。まず、それぞれ５個づつ作
製し、更に２５個づつのサブセルに分けた後、暗所で−
１．０Ｖの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を４×１０⁴Ωｃｍ²
とし、歩留りを調べた。更に実施例１と同様に密着性試
験、初期光電変換効率（光起電力／入射光電力）、光劣
化、高温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿
度劣化の測定を行なった。

【０１９４】これらの結果を表８に示した。

【０１９５】

【表８】 測定の結果、（実−２）に対して（比２−１）は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換効率も劣っているが、これらの差は主に密着
性に起因するシリーズ抵抗の低下によるＦＦの低下が原
因である。（実−２）に対して（比２−２）、（比２−
３）は、初期光電変換効率、及び各劣化後の光電変換効
率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流（Ｊs
c）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０１９６】以上のように本発明の光起電力素子（実−
２）は、従来の光起電力素子（比２−１）、（比２−
２）、（比２−３）よりも優れた特性を有することが分
かった。

【０１９７】（実施例３）本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはＳＵＳ
４３０−２Ｄ板を用いて、図１の構成を有する光起電力
素子を作製した。

【０１９８】以下では、作製手順にしたがって説明す
る。

【０１９９】（１）実施例１と同様にＵＳ４３０−２Ｄ
板上を表９に示す酸を用いて基板表面のエッチング処理
を行った。

【０２００】（２）エッチング処理を行った基板の一部
は評価し（サンプル実３−１）、続けて実施例１と同様
に表９に示す条件でＡｌ反射層の形成を行った。

【０２０１】（３）Ａｌ反射層を作製した後、基板の一
部は評価用に残し、表９に示す条件でＺｎＯ透明電極層
を形成し、基板の一部は評価用に残した（サンプル実３
−２）。

【０２０２】（４）その他の基板はＣＶＤ装置により表
９に示す条件でｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、
集電電極を形成し光起電力素子を作製した（実−３）。

【０２０３】

【表９】 （比較例３−１）本例では、基板の表面処理を行う際
に、フッ硝酢酸の混合比率を（ＨＦ：ＨＮＯ₃：Ｈ₂Ｏ：
ＣＨ₃ＣＯＯＨ＝１：３：３：５００）とした点が実施
例３と異なる。

【０２０４】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−１）、（サンプル比３−５）、（サン
プル比３−９）及び光起電力素子（比３−１）を作製し
た。

【０２０５】（比較例３−２）本例では、反射層を堆積
する際に、堆積膜厚を３０００ｎｍとした点が実施例３
と異なる。

【０２０６】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−２）、（サンプル比３−６）、（サン
プル比３−１０）及び光起電力素子（比３−２）を作製
した。

【０２０７】（比較例３−３）本例では、反射層を堆積
する際に、基板温度を１５０℃とした点が実施例３と異
なる。

【０２０８】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−３）、（サンプル比３−７）、（サン
プル比３−１１）及び光起電力素子（比３−３）を作製
した。

【０２０９】（比較例３−４）本例では、基板の表面処
理を行う際に、酸処理による処理時間を９０分とした点
が実施例３と異なる。

【０２１０】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−４）、（サンプル比２−８）、（サン
プル比３−１２）及び光起電力素子（比３−４）を作製
した。

【０２１１】以下では、実施例１と同様に表面処理まで
行った基板、すなわち（サンプル実３−１）、（サンプ
ル比３−１）、（サンプル比３−２）、（サンプル比３
−３）、（サンプル比３−４）について評価した結果に
ついて述べる。実施例１と同様に、表面形状観察を行
い、結晶粒径を調べ、また基板表面の粗さ（最大ピーク
トウピーク値、以下「Ｒmax」）からＲmaxの差（Ｒmax
（差）と記す）を求め、基板断面の概略形を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、反射層を形
成した後の基板断面の概略形（概略形表面形状（反）と
記す）を調べた。

【０２１２】これらの結果を表１０に示した。

【０２１３】

【表１０】 実施例１と同様に（サンプル実３−１）では表１０のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、エッチング処理を行った基板表面の段差
を反射層の形状がそのまま反映し、凸凹を有する部分と
平坦な部分のＲｍａｘの差を受け継いでいるのに対し、
（サンプル比３−１）では全体的に結晶粒は平坦であり
Ｒmaxに差はなく、（サンプル比３−２）、（サンプル
比３−３）では基板表面で見られる構造を反射層表面で
反映していなかった。また、（サンプル比３−４）にお
いては全体的にピラミッド型の凸凹構造となっており結
晶粒毎のＲmaxも差がないものとなった。

【０２１４】また、透明導電層まで作成した基板（サン
プル実３−５）、（サンプル比３−６）、（サンプル比
３−７）、（サンプル比３−８）については、ＺｎＯ結
晶粒径を調べ、全反射率及び乱反射率を求めた。

【０２１５】これらの結果を表１１に示した。

【０２１６】

【表１１】 実施例１と同様に（サンプル実３−２）では表１１のよ
うに透明導電層を形成するＺｎＯの結晶粒径が大きく、
全反射率／乱反射率、共に優れているのに対し、（サン
プル比３−５）、（サンプル比３−６）では結晶粒径が
小さく乱反射率が低く、（サンプル比３−７）、（サン
プル比３−８）においては全反射率／乱反射率共に非常
に低いものとなった。

【０２１７】以下では、実施例１と同様に、上述した実
施例３、比較例３−１、比較例３−２、比較例３−３、
及び比較例３−４で作製した光起電力素子、すなわち
（実−３）、（比３−１）、（比３−２）、（比３−
３）及び（比３−４）について評価した結果について述
べる。まず、それぞれ５個づつ作製し、更に２５個づつ
のサブセルに分けた後、歩留りを調べた。更に実施例１
と同様に密着性試験、初期光電変換効率（光起電力／入
射光電力）、光劣化、高温高湿度逆バイアス（ＨＨＲ
Ｂ）劣化、及び温湿度劣化の測定を行なった。

【０２１８】これらの結果を表１２に示した。

【０２１９】

【表１２】 測定の結果、（実−３）に対して（比３−１）、（比３
−２）は歩留り、密着性において低い値となった。また
各劣化試験後の光電変換変換効率も劣っているが、これ
らの差は主に密着性に起因するシリーズ抵抗の低下によ
るＦＦの低下が原因である。（実−３）に対して（比３
−３）、（比３−４）は、初期光電変換効率、及び各劣
化後の光電変換効率が全て低い値となった。初期光電変
換効率については、全反射率及び乱反射率の低下により
短絡電流（Ｊsc）が減少したためであり、各劣化後の光
電変換効率については主に開放電圧（Ｖoc）の低下によ
るものであった。

【０２２０】以上のように本発明の光起電力素子（実−
３）は、従来の光起電力素子（比３−１）、（比３−
２）、（比３−３）、（比３−４）よりも優れた特性を
有することが分かった。

【０２２１】（実施例４）本例では、実施例３と同様
に、基板表面のエッチング処理としては酸処理法を、基
板材料としてはＳＵＳ４３０−２Ｄ板を用い、図１の構
成を有する光起電力素子を作製した。

【０２２２】以下では、作製手順にしたがって説明す
る。

【０２２３】（１）実施例３と同様にＵＳ４３０−２Ｄ
板上に、表１３に示す酸を用いて基板表面のエッチング
処理を行った。

【０２２４】（２）エッチング処理を行った基板の一部
は評価し（サンプル実４−１）、その後実施例３と同様
に表１３に示す条件でＡｇ反射層の形成を行った。

【０２２５】（３）Ａｇ反射層を作成した後、表１３に
示す条件でＺｎＯ透明電極層を形成し、基板の一部は評
価用に残した（サンプル実４−２）。

【０２２６】（４）その他の基板は表１３に示す条件で
実施例３と同様にｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電
極、集電電極を形成し光起電力素子を作製した（実−
４）。

【０２２７】

【表１３】 （比較例４−１）本例では、反射層を堆積する際に、堆
積膜厚を３０００ｎｍとした点が実施例４と異なる。

【０２２８】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−１）、（サンプル比４−４）及び光起
電力素子（比４−１）を作製した。

【０２２９】（比較例４−２）本例では、反射層を堆積
する際に、基板温度を３００℃とした点が実施例４と異
なる。

【０２３０】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−２）、（サンプル比４−５）及び光起
電力素子（比４−２）を作製した。

【０２３１】（比較例４−３）本例では、基板の表面処
理を行う際に、酸処理による処理時間を１００分とした
点が実施例４と異なる。

【０２３２】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−３）、（サンプル比４−６）及び光起
電力素子（比４−３）を作製した。

【０２３３】以下では、実施例３と同様に表面処理まで
行った基板、すなわち（サンプル実４−１）、（サンプ
ル比４−１）、（サンプル比４−２）、（サンプル比４
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（Ｒma
x）からＲmaxの差（Ｒmax（差））を求め、基板断面の
概略形（概略形表面形状（基）と記す）を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、透明導電層
を形成した後の基板断面の概略形（概略形表面形状
（透）と記す）を観察した。

【０２３４】これらの結果を表１４に示した。

【０２３５】

【表１４】 実施例１と同様に（サンプル実４−１）では表１４のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、透明導電層の形状はエッチング処理を行
った基板表面の段差をそのまま反映し、凸凹を有する部
分と平坦な部分のＲmaxの差を受け継いでいるのに対
し、（サンプル比４−１）、（サンプル比４−２）では
基板は結晶粒毎に凸凹を有する部分と平坦な部分に分か
れているものの透明導電層にその形状は反映されておら
ず、（サンプル比４−３）においては全体的にピラミッ
ド型の凸凹構造となっておりＲmaxも差がないものとな
った。

【０２３６】また、実施例３と同様に透明導電層まで作
製したサンプル、すなわち（サンプル実４−１）、（サ
ンプル比４−４）、（サンプル比４−５）、（サンプル
比４−６）について、表面形状観察を行い、ＺｎＯ結晶
粒径および全反射率及び乱反射率を求めた。

【０２３７】これらの結果を表１５に示した。

【０２３８】

【表１５】 実施例３と同様に（サンプル実４−２）では透明導電層
を形成するＺｎＯの結晶粒径が大きく、全反射率／乱反
射率、共に優れているのに対し、（サンプル比４−４）
では結晶粒径が小さく乱反射率が低く、（サンプル比４
−５）、（サンプル比４−６）においては全反射率／乱
反射率共に非常に低いものとなった。

【０２３９】以下では、実施例３と同様に、上述した実
施例４、比較例４−１、比較例４−２、及び比較例４−
３で作製した光起電力素子、すなわち（実−４）、（比
４−１）、（比４−２）及び（比４−３）について評価
した結果について述べる。まず、それぞれ５個づつ作製
し、更に２５個づつのサブセルに分けた後、歩留りを調
べた。更に実施例３と同様に密着性試験、初期光電変換
効率（光起電力／入射光電力）、光劣化、高温高湿度逆
バイアス（ＨＨＲＢ）劣化、及び温湿度劣化の測定を行
なった。

【０２４０】これらの結果を表１６に示した。

【０２４１】

【表１６】 測定の結果、（実−４）に対して（比４−１）は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるＦＦの低下
が原因である。（実−４）に対して（比４−２）、（比
４−３）は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流（Ｊ
sc）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０２４２】以上のように本発明の光起電力素子（実−
４）は、従来の光起電力素子（比４−１）、（比４−
２）、（比４−３）よりも優れた特性を有することが分
かった。

【０２４３】（実施例５）本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはＳＵＳ
４３０−ＢＡ板を用いて、図１の構成を有する光起電力
素子を作製した。

【０２４４】以下では、作製手順にしたがって説明す
る。

【０２４５】（１）実施例４と同様にＵＳ４３０−ＢＡ
板上に、表１７に示す酸を用いて基板表面のエッチング
処理を行った。

【０２４６】（２）エッチング処理を行った基板の一部
は評価し（サンプル実５−１）、その後実施例４と同様
に表１７に示す条件でＣｕ反射層の形成を行った。

【０２４７】（３）Ｃｕ反射層を作成した後、表１７に
示す条件でＺｎＯ透明電極層を形成し、基板の一部は評
価用に残した（サンプル実５−２）。

【０２４８】（４）その他の基板は表１７に示す条件で
実施例４と同様にｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電
極、集電電極を形成し光起電力素子を作成した（実−
５）。

【０２４９】光起電力素子の一部はサンプル評価用に残
した。

【０２５０】

【表１７】 （比較例５−１）本例では、反射層を堆積する際に、堆
積膜厚を２０００ｎｍとした点が実施例５と異なる。

【０２５１】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−１）、（サンプル比５−４）、及び光
起電力素子（比５−１）を作製した。

【０２５２】（比較例５−２）本例では、反射層を堆積
する際に、基板温度を３５０℃とした点が実施例５と異
なる。

【０２５３】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−２）、（サンプル比５−５）及び光起
電力素子（比５−２）を作製した。

【０２５４】（比較例５−３）本例では、透明導電層を
堆積する際に、堆積膜厚を１０μｍとした点が実施例５
と異なる。

【０２５５】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−３）、（サンプル比５−６）及び光起
電力素子（比５−２）を作製した。

【０２５６】以下では、実施例４と同様に表面処理まで
行った基板、すなわち（サンプル実５−１）、（サンプ
ル比５−１）、（サンプル比５−２）、（サンプル比５
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（Ｒma
x）からＲmaxの差（Ｒmax（差））を求め、基板断面の
概略形（概略形表面形状（基）と記す）を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、光起電力素
子を形成した後の基板断面の概略形（概略形表面形状
（素）と記す）を観察した。

【０２５７】これらの結果を表１８に示した。

【０２５８】

【表１８】 実施例１と同様に（サンプル実５−１）では表１８のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、光起電力素子上の形状はエッチング処理
を行った基板表面の段差をそのまま反映し、半導体層表
面は凸凹を有する部分と平坦な部分のＲmaxの差を受け
継いでいるのに対し、（サンプル比５−１）、（サンプ
ル比５−２）、（サンプル比５−３）では全て光起電力
素子に基板の表面形状は反映されておらず、（サンプル
比５−１）では光起電力素子表面形状は比較的平坦であ
りＲmax（差）も小さく、（サンプル比５−２）、（サ
ンプル比５−３）においてはピラミッド型の凸凹構造で
Ｒmax（差）も小さいものとなった。

【０２５９】また、実施例４と同様に透明導電層まで作
製したサンプル、すなわち（サンプル実５−１）、（サ
ンプル比５−４）、（サンプル比５−５）、（サンプル
比５−６）について、表面形状観察を行い、ＺｎＯ結晶
粒径および全反射率及び乱反射率を求めた。

【０２６０】これらの結果を表１９に示した。

【０２６１】

【表１９】 実施例４と同様に（サンプル実５−２）では透明導電層
を形成するＺｎＯの結晶粒径が大きく、全反射率／乱反
射率、共に優れているのに対し、（サンプル比５−４）
では結晶粒径が小さく（サンプル比５−５）、（サンプ
ル比５−６）においては全反射率／乱反射率共に非常に
低いものとなった。

【０２６２】以下では、実施例４と同様に、上述した実
施例５、比較例５−１、比較例５−２、及び比較例５−
３で作製した光起電力素子、すなわち（実−５）、（比
５−１）、（比５−２）及び（比５−３）について評価
した結果について述べる。まず、それぞれ５個づつ作製
し、更に２５個づつのサブセルに分けた後、歩留りを調
べた。更に実施例４と同様に密着性試験、初期光電変換
効率（光起電力／入射光電力）、光劣化、高温高湿度逆
バイアス（ＨＨＲＢ）劣化、及び温湿度劣化の測定を行
なった。

【０２６３】これらの結果を表２０に示した。

【０２６４】

【表２０】 測定の結果、（実−５）に対して（比５−１）、（比５
−３）は歩留り、密着性において低い値となった。また
各劣化試験後の光電変換変換効率も劣っているが、これ
らの差は主に密着性に起因するシリーズ抵抗の低下によ
るＦＦの低下が原因である。（実−５）に対して（比５
−２）は、初期光電変換効率、及び各劣化後の光電変換
効率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流（Ｊs
c）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０２６５】以上のように本発明の光起電力素子（実−
５）は、従来の光起電力素子（比５−１）、（比５−
２）、（比５−３）よりも優れた特性を有することが分
かった。

【０２６６】（実施例６）本例では、図７のロール・ツ
ー・ロール法を用いた堆積装置を使用して、図２のｐｉ
ｎｐｉｎｐｉｎ型の太陽電池を作製した。

【０２６７】基板は長さ１００ｍ、幅３０ｃｍ、厚さ
０．１５ｍｍの帯状ＳＵＳ４３０ＢＡシートを用いた。
ＳＵＳ４３０ＢＡシートは真空容器（不図示）中の送り
ボビン（不図示）に巻き、一方の端を接続した巻き取り
ボビンを回転させＳＵＳ４３０ＢＡシートを送り込みな
がらＡｒプラズマによるＲＦプラズマエッチングを行っ
た。

【０２６８】エッチングを行った基板については一部を
評価し（サンプル実６−１）、断面形状を調べた（概略
表面形状（基）と記す）。その後ロール・ツー・ロール
法により表２１に示す条件でＡｌＳｉ反射層およびＺｎ
Ｏ透明電極層を形成し、基板の一部は評価用に残し（サ
ンプル実６−２）、断面形状を調べた（概略表面形状
（反）と記す）。その他の基板はロール・ツー・ロール
法によるＣＶＤ装置により表２１に示す条件で光起電力
素子を作製した（実−６）。

【０２６９】以下では、図７の堆積装置について説明す
る。

【０２７０】図７（ａ）は、ロール・ツー・ロール法を
用いた光起電力素子の連続形成装置の概略図である。こ
の装置は基板送り出し室７２９と、複数の堆積室７０１
〜７１３と、基板巻き取り室７３０を順次配置し、それ
らの間を分離通路７１４で接続してなり、各堆積室には
排気口があり、内部を真空にすることができる。

【０２７１】帯状の基板７４０はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒーター７１８が内部に設置され、各堆積室で所定の
温度に加熱される。

【０２７２】図７（ｂ）は、堆積室７０１〜７１３を上
から見た図で、各堆積室には原料ガスの入り口７１５と
排気口７１６があり、ＲＦ電極７１７あるいはマイクロ
波アプリケーター７１８が取り付けられ、原料ガスの入
り口７１５には原料ガス供給装置（不図示）が接続され
ている。各堆積室の排気口には油拡散ポンプ、メカニカ
ルブースターポンプなどの真空排気ポンプ（不図示）が
接続され、堆積室に接続された分離通路７１４には掃気
ガスを流入させる入り口７１９があり、図のような掃気
ガスを導入する。

【０２７３】ＭＷ−ｉ層の堆積室である堆積室７０３と
７０７には、バイアス電極７２０が配置されており、電
源としてＲＦ電源（不図示）が接続されている。基板送
り出し室には送り出しロール７２１と基板に適度の張力
を与え、常に水平に保つためのガイドローラー７２２が
あり、基板巻き取り室には巻き取りロール７２３とガイ
ドローラー７２４がある。

【０２７４】以下では、作製手順にしたがって説明す
る。

【０２７５】（１）まず、前記のＳＵＳ４３０ＢＡシー
トを送り出しロール７２１に巻き付け（平均曲率半径３
０ｃｍ）、基板送り出し室７２９にセットし、各堆積室
内を通過させた後に基板の端を基板巻き取りロール７２
３に巻き付けた。

【０２７６】（２）装置全体を真空排気ポンプで真空排
気し、各堆積室のランプヒーターを点灯させ、各堆積室
内の基板温度が所定の温度になるように設定した。

【０２７７】（３）装置全体の圧力が１ｍＴｏｒｒ以下
になったら掃気ガスの入り口７１９から図７（ａ）示す
ような掃気ガスを流入させ、基板を図の矢印の方向に移
動させながら、巻き取りロールで巻き取った。

【０２７８】（４）各堆積室にそれぞれの原料ガスを流
入させた。この際、各堆積室に流入させる原料ガスが他
の堆積室に拡散しないように各分離通路に流入させるガ
スの流量、あるいは各堆積室の圧力を調整した。

【０２７９】（５）次にＲＦ電力、またはＭＷ電力およ
びＲＦバイアス電力を導入してプラズマを生起し、表２
１に示す条件で第１のｐｉｎ接合として堆積室７０１で
ｎ１層、堆積室７０２、７０３、７０４でｉ１層、堆積
室７０５でｐ１層を堆積し、第２のｐｉｎ接合として堆
積室７０６でｎ２層、堆積室７０７、７０８、７０９で
ｉ２層、堆積室７１０でｐ２層を堆積し、第３のｐｉｎ
接合として堆積室７１１でｎ３層、堆積室７１２でｉ３
層、堆積室７１３でｐ３層を堆積し３層のｐｉｎ接合か
らなる光起電力素子を形成した。

【０２８０】（６）基板の巻き取り終わったところで、
すべてのＭＷ電源、ＲＦ電源、プラズマを消滅させ、原
料ガス、掃気ガスの流入を止めた。装置全体をリーク
し、巻き取りロールを取りだした。

【０２８１】（７）次に反応性スパッタリング装置を用
いて表２１に示す条件で透明電極２１３を３層のｐｉｎ
接合上に作製した。

【０２８２】（８）次にスクリーン印刷法で層厚５μ
ｍ、線幅０．５ｍｍのカーボンペーストを印刷し、その
上に層厚１０μｍ、線幅０．５ｍｍの銀ペーストを印刷
し、集電電極を形成し、ロール状の太陽電池を２５０ｍ
ｍ×１００ｍｍの大きさに切断した。

【０２８３】以上でロール・ツー・ロール法を用いたｎ
ｉｐｎｉｐｎｉｐ型太陽電池（実−６）の作製を終え
た。

【０２８４】

【表２１】 （比較例６−１）本例では、基板の表面処理を行う際
に、ＲＦスパッタリングによる処理時間を１５秒とした
点が実施例６と異なる。

【０２８５】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−１）、（サンプル比６−４）及び光起
電力素子（比６−１）を作製した。

【０２８６】（比較例６−２）本例では、基板の表面処
理を行う際に、基板温度を３００℃とした点が実施例６
と異なる。

【０２８７】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−２）、（サンプル比６−５）及び光起
電力素子（比６−２）を作製した。

【０２８８】（比較例６−３）本例では、基板の表面処
理を行う際に、ＲＦスパッタリングによる処理時間を１
００分とした点が実施例６と異なる。

【０２８９】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−３）、（サンプル比６−６）及び光起
電力素子（比６−３）を作製した。

【０２９０】以下では、実施例１と同様に表面処理まで
行った基板、すなわち（サンプル実６−１）、（サンプ
ル比６−１）、（サンプル比６−２）、（サンプル比６
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（Ｒma
x）からＲmaxの差（Ｒmax（差））を求め、基板断面の
概略形（概略形表面形状（基）と記す）を調べた。

【０２９１】これらの結果を表２２に示した。

【０２９２】

【表２２】 実施例１と同様に（サンプル実６−２）では表２２のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、凸凹を有する部分と平坦な部分のＲmax
には差があるのに対し、（サンプル比６−１）では全体
的に結晶粒は平坦でありＲmaxに差はなく、（サンプル
比６−２）、（サンプル比６−３）においては全体的に
ピラミッド型の凸凹構造となっておりＲmaxも差がない
ものとなった。

【０２９３】また、実施例１と同様に透明導電層まで作
製した基板、すなわち（サンプル実６−２）、（サンプ
ル比６−４）、（サンプル比６−５）、（サンプル比６
−６）については、それぞれ表面形状観察を行い、Ｚｎ
Ｏ結晶粒径を調べ積分球を備えた分光光度計を用いてそ
れぞれの全反射率及び乱反射率を求めた。

【０２９４】これらの結果を表２３に示した。

【０２９５】

【表２３】 実施例１と同様に（サンプル実−６）では表２３のよう
に透明導電層を形成するＺｎＯの結晶粒径が大きく、全
反射率／乱反射率、共に優れているのに対し、（サンプ
ル比６−４）では結晶粒径が小さく乱反射率が低く、
（サンプル比６−５）、（サンプル比６−６）において
は全反射率／乱反射率共に非常に低いものとなった。

【０２９６】以下では、実施例５と同様に、上述した実
施例６、比較例６−１、比較例６−２、及び比較例６−
３で作製した光起電力素子、すなわち（実−６）、（比
６−１）、（比６−２）及び（比６−３）について評価
した結果について述べる。まず、それぞれ５個づつ作製
し、暗所で−１．０Ｖの逆バイアス電圧をかけた状態で
シャント抵抗を測定した。シャント抵抗の基準値を４×
１０⁴Ωｃｍ²とし、歩留りを調べた。更に実施例１と同
様に密着性試験、初期光電変換効率（光起電力／入射光
電力）、光劣化、高温高湿度逆バイアス（ＨＨＲＢ）劣
化、及び温湿度劣化の測定を行なった。

【０２９７】これらの結果を表２４に示した。

【０２９８】

【表２４】 測定の結果、（実−６）に対して（比６−１）は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるＦＦの低下
が原因である。（実−６）に対して（比６−２）、（比
６−３）は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流（Ｊ
sc）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０２９９】以上のように本発明の光起電力素子（実−
６）は、従来の光起電力素子（比６−１）、（比６−
２）、（比６−３）よりも優れた特性を有することが分
かった。

【０３００】（実施例７）本例では、実施例１と同様
に、酸を用いて基板表面のエッチング処理を行い、基板
材料としてＳＵＳ３０４ミラー仕上げ板を用いた図１の
構成を有する光起電力素子を作製した。

【０３０１】実施例１と同様にＳＵＳ基板上に、表２５
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し（サンプル
実７−１）、その後実施例１と同様に表２５に示す条件
でＡｌＡｇ合金反射層の形成を行った。ＡｌＡｇ合金反
射層を作成した後、表２５に示す条件でＺｎＯ透明電極
層を形成し、基板の一部は評価用に残した（サンプル実
７−２）。その他の基板は表２５に示す条件でｐｉｎ型
半導体層、Ｉｎ₂Ｏ₃透明電極、集電電極を形成し光起電
力素子を作製した（実−７）。

【０３０２】次にＺｎＯ薄膜層上に多室分離型の堆積装
置（不図示）でａ−Ｓｉからなるｎ層及びμｃ−Ｓｉか
らなるｐ層、ｐｏｌｙ−Ｓｉからなるｉ層を順次形成し
た。

【０３０３】以下では、作製手順にしたがって説明す
る。

【０３０４】（１）まず、実施例１と同様の装置でＺｎ
Ｏ薄膜層上にａ−Ｓｉからなるｎ層を堆積した。

【０３０５】（２）次に、二重管（不図示）を用いたＨ
ＲＣＶＤ法による堆積装置（不図示）を用いて、表２５
に示す条件でｐｏｌｙ−Ｓｉからなるｉ層を堆積した。

【０３０６】（３）そして更に実施例１と同様の装置を
用いてμｃ−Ｓｉからなるｐ層を堆積した。

【０３０７】（４）その後、実施例１と同様に表２５に
示す条件でＩｎ₂Ｏ₃透明電極、集電電極を形成し光起電
力素子を作成した（実−７）。

【０３０８】

【表２５】 （比較例７−１）本例では、基板の表面処理を行う際
に、酸による処理時間を１５秒とした点が実施例７と異
なる。

【０３０９】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−１）、（サンプル比７−４）及び光起
電力素子（比７−１）を作製した。

【０３１０】（比較例７−２）本例では、基板の表面処
理を行う際に、酸溶液温度を８５℃とした点が実施例７
と異なる。

【０３１１】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−２）、（サンプル比７−５）及び光起
電力素子（比７−２）を作製した。

【０３１２】（比較例７−３）本例では、基板の表面処
理を行う際に、酸による処理時間を１００分とした点が
実施例７と異なる。

【０３１３】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−３）、（サンプル比７−６）及び光起
電力素子（比７−３）を作製した。

【０３１４】以下では、実施例１と同様に表面処理まで
行った基板、すなわち（サンプル実７−１）、（サンプ
ル比７−１）、（サンプル比７−２）、（サンプル比７
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（最大
ピークトウピーク値、以下「Ｒmax」）からＲmaxの差
（Ｒmax（差）と記す）を求め、基板断面の概略形を調
べた。

【０３１５】これらの結果を表２６に示した。

【０３１６】

【表２６】 実施例１と同様に（サンプル実７−２）では表２６のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、凸凹を有する部分と平坦な部分のＲmax
には差があるのに対し、（サンプル比７−１）では全体
的に結晶粒は平坦でありＲmaxに差はなく、（サンプル
比７−２）、（サンプル比７−３）においては全体的に
ピラミッド型の凸凹構造となっておりＲmaxも差がない
ものとなった。

【０３１７】また、実施例１と同様に透明導電層まで作
製した基板、すなわち（サンプル実７−２）、（サンプ
ル比７−４）、（サンプル比７−５）、（サンプル比７
−６）については、それぞれ表面形状観察を行い、Ｚｎ
Ｏ結晶粒径を調べ積分球を備えた分光光度計を用いてそ
れぞれの全反射率及び乱反射率を求めた。

【０３１８】これらの結果を表２７に示した。

【０３１９】

【表２７】 実施例１と同様に（サンプル実７−２）では表２７のよ
うに透明導電層を形成するＺｎＯの結晶粒径が大きく、
全反射率／乱反射率、共に優れているのに対し、（サン
プル比７−４）では結晶粒径が小さく乱反射率が低く、
（サンプル比７−５）、（サンプル比７−６）において
は全反射率／乱反射率共に非常に低いものとなった。

【０３２０】以下では、実施例５と同様に、上述した実
施例７、比較例７−１、比較例７−２、及び比較例７−
３で作製した光起電力素子、すなわち（実−７）、（比
７−１）、（比７−２）及び（比７−３）について評価
した結果について述べる。まず、それぞれ５個づつ作製
し、更に２５個づつのサブセルに分けた後、暗所で−
１．０Ｖの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を４×１０⁴Ωｃｍ²
とし、歩留りを調べた。更に実施例１と同様に密着性試
験、初期光電変換効率（光起電力／入射光電力）、光劣
化、高温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿
度劣化の測定を行なった。

【０３２１】これらの結果を表２８に示した。

【０３２２】

【表２８】 測定の結果、（実−７）に対して（比７−１）は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるＦＦの低下
が原因である。（実−７）に対して（比７−２）、（比
７−３）は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流（Ｊ
sc）が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０３２３】以上のように本発明の光起電力素子（実−
７）は、従来の光起電力素子（比７−１）、（比７−
２）、（比７−３）よりも優れた特性を有することが分
かった。

【０３２４】（実施例８）本例では、多結晶基板の多結
晶平均粒径と、Ｒmax（差）との関係を調べた。実施例
１と同様に、酸を用いて基板表面のエッチング処理を行
い、基板材料としてＳＵＳ４３０−ＢＡ、ＳＵＳ４３０
−２Ｂ、ＳＵＳ４３０−２Ｄ、ＳＵＳ３０４ミラー仕上
げ板を用い、図１の構成を有する光起電力素子を作製し
た。

【０３２５】実施例１と同様にＳＵＳ基板上に、表２９
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し（サンプル
実８−１〜８１）、その後実施例１と同様に表２９に示
す条件でＡｇＡｌ合金反射層の形成を行った。ＡｇＡｌ
合金反射層を作成した後、表２９に示す条件でＺｎＯ透
明電極層を形成し、基板の一部は評価用に残し（サンプ
ル実８−１〜８１）、その他の基板は表２９に示す条件
で実施例１と全く同様にｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透
明電極、集電電極を形成し光起電力素子を作成した（実
−１〜８１）。

【０３２６】

【表２９】 実施例１と同様に表面処理まで行った基板、すなわち
（サンプル実８−１〜８１）については表面形状観察を
行い、結晶粒径、基板表面の粗さ（Ｒmax）の差（Ｒmax
（差））及び基板断面の概略形を調べた。

【０３２７】これらの結果を表３０に示した。

【０３２８】

【表３０】 表３０から、結晶粒径は０．０５μｍ〜３２００μ、表
面粗さの差（Ｒmax（差））は０〜８．２μｍの範囲に
あることが分かった。

【０３２９】実施例１と同様に透明導電層まで作製した
基板（サンプル実８−１〜８１）については、それぞれ
表面形状観察を行い、ＺｎＯ結晶粒径を調べ全反射率及
び乱反射率を求めた。その結果、結晶粒径はＲmax
（差）が０．０１μｍ以上であれば良好な大きさに成長
することがわかった。一方全反射率及び乱反射率は、Ｒ
max（差）が０．０１μｍより小さければ乱反射率が低
く、１．５０μｍより大きくなると全反射率が落ちてき
てしまう結果となった。

【０３３０】好適なエッチング条件（サンプル実８−２
１〜２４、３０〜３３、３９〜４２、４８〜５１）であ
ればＺｎＯの結晶粒径が大きく、全反射率／乱反射率、
共に優れていることが分かった。

【０３３１】実施例１と同様に、光起電力素子（実８−
１〜８１）については、それぞれ５個づつ作製し、更に
２５個づつのサブセルに分けた後、歩留りを調べ、更に
密着性試験、高温高湿度逆バイアス（ＨＨＲＢ）劣化、
及び温湿度劣化の各試験を行なった。

【０３３２】これらの結果を表３１〜３４に示した。

【０３３３】

【表３１】

【０３３４】

【表３２】

【０３３５】

【表３３】

【０３３６】

【表３４】 測定の結果、（実８−２１〜２４、３０〜３３、３９〜
４２、４８〜５１）に対してその他のものは歩留り、密
着性において低い値となった。また各結晶粒径が０．１
μｍより小さいものまたはＲmax（差）が０．０１μｍ
より小さいものについては、劣化試験後の光電変換変換
効率も劣っているが、これらは主に密着性に起因するシ
リーズ抵抗の低下によるＦＦの低下が原因である。ま
た、結晶粒径が３０００μｍより大さいものまたはＲma
x（基）が１．５０μｍより大きいものについては、各
劣化後の光電変換効率が全て低い値となったがこれは主
に開放電圧（Ｖoc）の低下によるものであった。

【０３３７】以上のように、本発明の多結晶基板の多結
晶平均粒径が０．１μｍ〜２ｍｍで、Ｒmax（差）が
０．０１μｍ〜１．５μｍである光起電力素子は、優れ
た特性を有することが分かった。

【０３３８】（実施例９）本例では、多結晶基板の段差
について調べた。実施例８と同様に、酸を用いて基板表
面のエッチング処理を行い、基板材料としてＳＵＳ４３
０−ＢＡ、ＳＵＳ４３０−２Ｂ、ＳＵＳ４３０−２Ｄ、
ＳＵＳ３０４ミラー仕上げ板を用いた図１の構成を有す
る光起電力素子を作製した。

【０３３９】実施例８と同様にＳＵＳ基板上に、表３５
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し、その後実
施例８と同様に表３５に示す条件でＡｌ反射層の形成を
行った。Ａｌ反射層を作成した後、表３５に示す条件で
ＺｎＯ透明電極層を形成した後、表３５に示す条件で実
施例８と全く同様にｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電
極、集電電極を形成し光起電力素子を作製した。

【０３４０】

【表３５】 実施例８と同様に表面処理まで行った基板については表
面形状観察を行い、結晶粒径が６．０μｍ、Ｒmax
（差）が０．２μｍである基板を選んだ後、Ｒmaxの分
布を調べた。

【０３４１】その結果、Ｒmaxは０．００５〜３．５μ
ｍの範囲にあることが分かった。

【０３４２】これらの基板は実施例８と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿度劣化
の各試験を行なった。

【０３４３】これらの結果を表３６〜３９に示した。

【０３４４】

【表３６】

【０３４５】

【表３７】

【０３４６】

【表３８】

【０３４７】

【表３９】 測定の結果、Ｒｍaxが０．０１〜２．００μｍであるも
のは全ての試験に対して良好な結果を示したが、Ｒmax
が０．０１μｍ以下のものは歩留り、密着性試験後の光
電変換効率において低い値となった。これらは主に密着
性に起因するシリーズ抵抗の低下によるＦＦの低下が原
因である。Ｒmaxが２．００μｍよりも大きいものは、
歩留り、密着性においてそれほど悪い値ではないもの
の、他の劣化試験後の光電変換変換効率は大幅に劣って
いる。これらについては、主に開放電圧（Ｖoc）の低下
によるものであった。

【０３４８】以上のように本発明の多結晶基板の段差が
０．０１μｍ〜２μｍである光起電力素子は、優れた特
性を有することが分かった。

【０３４９】

【発明の効果】請求項１の発明によれば、多結晶質の材
料を基板に用い、その上に非単結晶半導体を形成した光
起電力素子に於て、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する基板を用いることによって、以下のような効果があ
る。

【０３５０】まず、表面が平坦な従来の多結晶質の基板
を用いた場合に比べて、多結晶質の基板上に積層する薄
膜と多結晶質の基板との密着性が向上し、光起電力素子
の製造工程において、前記薄膜と多結晶質の基板との間
で剥離することがなくなり、製造工程の制御性と自由度
が向上すると同時に、光起電力素子の製造の歩留まりが
向上した。また、高温高湿サイクルテスト、塩水試験等
の耐候性加速試験の結果、耐候性が向上した。さらに、
スクラッチテスト、曲げ試験等の機械的強度の試験の結
果、耐久性が向上した。また、多結晶質の基板表面の凹
凸によって、光起電力素子の裏面における乱反射が増大
して、半導体層で吸収しきれなかった長波長光が散乱さ
れて半導体層内での光路長が延び、光起電力素子の短絡
電流（Ｊsc）が増大して、光電変換効率が向上した。ま
た、光起電力素子のシリーズ抵抗が減少して、フィルフ
ァクター（ＦＦ）が向上し、光電変換効率が向上した。
また、表面に一様に凹凸を形成した従来の多結晶質の基
板を用いた場合に比べて、光起電力素子のリーク電流が
減少し、光起電力素子の製造の歩留まりが向上した。ま
た、光起電力素子の短絡電流（Ｊsc）を高い値に維持し
つつ、開放電圧（Ｖoc）とフィルファクター（ＦＦ）が
向上して、光電変換効率が向上した。

【０３５１】さらに、多結晶質の基板上に積層する薄膜
も、多結晶質である場合、多結晶質の基板上に積層する
薄膜の配向性が向上し、薄膜の多結晶の平均粒径が増大
し、薄膜の多結晶の粒径のばらつきが小さくなった。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター（ＦＦ）が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流（Ｊsc）が増大した。

【０３５２】また請求項２の発明によれば、請求項１の
特徴を有する多結晶質の基板の上に、裏面金属反射層を
形成し、その上に透明導電層を形成し、その上に非単結
晶半導体を形成したことによって、光起電力素子の裏面
の反射率が向上することと、請求項１の特徴を有する多
結晶質の基板によって乱反射が向上することとの相乗効
果によって、半導体層内の光路長が延びて、光吸収が増
大し、光起電力素子の短絡電流（Ｊsc）がさらに増大
し、光電変換効率がさらに向上した。なおかつ、裏面金
属反射層と多結晶質の基板との密着性が向上することに
よって、光起電力素子の製造工程の自由度と制御性が向
上し、製造の歩留まりが向上し、光起電力素子の耐候
性、耐久性が向上した。また、透明導電層が適度な抵抗
値を持つことで、半導体層の欠陥領域中を流れる電流が
減少することによって、光起電力素子がシャントするこ
とが少なくなり、製造の歩留まりが向上した。さらに、
多結晶質の基板が請求項１の特徴を有することによっ
て、裏面金属反射層と透明導電層の配向性が向上し、裏
面金属反射層の多結晶の平均粒径が増大し、粒径のばら
つきが小さくなった。その結果、光起電力素子のシリー
ズ抵抗が減少し、フィルファクター（ＦＦ）が向上する
と同時に、光の散乱がさらに促進されて、短絡電流（Ｊ
sc）が増大した。

【０３５３】また請求項３の発明によれば、前記多結晶
質の基板の上に形成した裏面金属反射層の表面も、基板
の多結晶粒界に応じて平坦性に差があることによって、
裏面金属反射層と透明導電層の密着性が向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、裏面金属反射層の表面
も、基板の多結晶粒界に応じて平坦性に差があることに
よって、透明導電層の配向性がさらに向上し、透明導電
層の多結晶の平均粒径が増大し、粒径のばらつきが小さ
くなった。その結果、光起電力素子のシリーズ抵抗が減
少し、フィルファクター（ＦＦ）が向上すると同時に、
裏面金属反射層と透明導電層の界面および透明導電層と
半導体層の界面での光の散乱がさらに促進されて、短絡
電流（Ｊsc）がさらに増大した。

【０３５４】また請求項４の発明によれば、前記裏面金
属反射層の上に形成した透明導電層の表面も、基板の多
結晶粒界に応じて平坦性に差があることによって、透明
導電層と半導体層の密着性が向上し、光起電力素子の製
造工程の自由度と制御性がさらに向上し、製造の歩留ま
りがさらに向上し、光起電力素子の耐候性、耐久性がさ
らに向上した。また、透明導電層の表面も、基板の多結
晶粒界に応じて平坦性に差があることによって、透明導
電層と半導体層の界面での光の散乱が促進されて、短絡
電流（Ｊsc）がさらに増大した。

【０３５５】また請求項５の発明によれば、光起電力素
子の表面も基板の多結晶粒界に応じて平坦性に差がある
ことによって、光起電力素子の光入射側、特に半導体層
と上部の透明電極の界面での光の散乱が促進されて、半
導体層の光入射側と裏面側の両方で光が散乱されること
になり、半導体層内の光路長がさらに延びて、光吸収が
増大し、短絡電流（Ｊsc）がさらに増大した。

【０３５６】また請求項６の発明によれば、前記多結晶
質の基板表面に、多結晶の粒界に沿って段差を設ける
か、あるいは、多結晶の粒界の部分に隆起あるいは凹み
を設けることによって、多結晶質の基板上に積層する薄
膜と多結晶質の基板との密着性がさらに向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、多結晶質の基板表面の
結晶粒界における段差あるいは凹凸によって、光起電力
素子の裏面における乱反射が増大して、半導体層で吸収
しきれなかった長波長光が散乱されて半導体層内での光
路長が延び、光起電力素子の短絡電流（Ｊsc）がさらに
増大して、光電変換効率がさらに向上した。さらに、多
結晶質の基板上に積層する多結晶薄膜の配向性がさらに
向上し、薄膜の多結晶の平均粒径がさらに増大した。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター（ＦＦ）が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流（Ｊsc）が増大した。

【０３５７】また請求項７の発明によれば、前記多結晶
質の基板の主たる材料が金属あるいは合金であることに
よって、多結晶粒界に応じて平坦性に差をつけること、
および多結晶の粒界に沿った段差あるいは多結晶の粒界
部分の凹凸を形成することが容易になった。また基板に
可撓性が生じ、光起電力素子の製造における加工の自由
度が向上した。また、多結晶質の基板と裏面金属反射層
がどちらも金属であるため、多結晶質の基板と裏面金属
反射層の密着性がさらに向上し、かつ裏面金属反射層の
配向性がさらに向上した。密着性の向上によって、基板
の加工性がさらに向上し、製造工程の自由度と制御性が
さらに向上した。

【０３５８】また請求項８の発明によれば、前記裏面金
属反射層の主たる材料に、金、銀、銅、アルミニウム、
マグネシウム等の可視から赤外光の反射率の高い金属を
含む材料を用いることによって、光起電力素子の裏面の
反射率がさらに向上し、半導体層の光吸収が増大して、
光起電力素子の短絡電流（Ｊsc）がさらに向上した。

【０３５９】また、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する多結晶質の基板上に、上述の反射率の高い金属を積
層することによって、高い乱反射と高い短絡電流（Ｊs
c）を維持しながらも、上述の反射率の高い金属が、半
導体層に拡散したり、マイグレーションを起こすことが
ほとんど無くなり、光起電力素子の製造の歩留まりが顕
著に向上した。また、光起電力素子のリーク電流が減少
し、開放電圧（Ｖoc）とフィルファクター（ＦＦ）が向
上した。

【０３６０】また、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する多結晶質の基板上に、アルミニウムを積層すること
によって、裏面で光を散乱させつつ、透明導電層を積層
した場合も含めてアルミニウム表面の全反射率が低下し
てしまうことがなくなり、アルミニウム表面の高い全反
射率によって半導体層の光吸収が向上し、光起電力素子
の短絡電流（Ｊsc）が向上した。また、基板とアルミニ
ウムの間の密着性も向上し、製造工程の自由度と制御性
が向上し、製造の歩留まりが向上し、光起電力素子の耐
候性、耐久性が向上した。

【図面の簡単な説明】

【図１】本発明に係る光起電力素子の層構成の―例を示
す模式的な断面図である。

【図２】本発明に係る光起電力素子の層構成の他の一例
を示す模式的な断面図である。

【図３】本発明に係る光起電力素子の基板の電子顕微鏡
写真の一例である。

【図４】本発明に係る光起電力素子の集電電極を示す模
式的な平面図である。

【図５】本発明に係る光起電力素子の基板を作製するの
に好適なスパッタリング装置を示す模式的な断面図であ
る。

【図６】本発明に係る光起電力素子を作製するのに好適
な堆積膜形成装置を示す模式的な断面図である。

【図７】本発明に係る光起電力素子を作製するのに好適
なロール・ツー・ロール式堆積膜形成装置を示す模式的
な断面図と平面図である。

【符号の説明】

１０１、２０１ 基板、 １０２、２０２ 裏面金属反射層、 １０３、２０３ 透明導電層、 １０４、２０４、２０７、２１０ ｎ型半導体層、 １０５、２０５、２０８、２１１ ｉ型半導体層、 １０６、２０６、２０９、２１２ ｐ型半導体層、 １０７、２１３ 透明電極、 １０８、２１４ 集電電極、 ５０１ 処理室、 ５０２ 基板、 ５０３ ヒーター、 ５０４、５０８ ターゲット、 ５０６、５１０ 電源、 ５０７、５１１ シャッター、 ５１２ 圧力計、 ５１３ コンダクタンスバルブ、 ５１４、５１５ 供給バルブ、 ５１６、５１７ マスフローコントローラー、 ６００ 堆積装置、 ６０１ ロードロック室、 ６０２、６０３、６０４ 搬送室、 ６０５ アンロード室、 ６０６、６０７、６０８、６０９ ゲートバルブ、 ６１０、６１１、６１２ 基板加熱ヒーター、 ６１３ 基板搬送レール、 ６３１〜６３４、６４１〜６４４、６５１〜６５５、６
６１〜６６６、６７１〜６７４、６８１〜６８４ スト
ップバルブ、 ６３６〜６３９、６５６〜６６０、６７６〜６７９ マ
スフローコントローラー、 ６１７、６１８、６１９ 堆積室、 ６２０、６２１ 電極、 ６２２、６２３、６２４ ＲＦ電源、 ６２８ バイアス電極、 ６４９ ガス供給管、 ６５０ シャッター、 ７０１〜７１３ 堆積室、 ７１４ 分離通路、 ７１５ 原料ガス入り口、 ７１６ 排気口、 ７１７ ＲＦ電極、 ７１８ マイクロ波アプリケーター、 ７１９ 掃気ガス入り口、 ７２０ バイアス電極、 ７２１ 送り出しロール、 ７２２、７２４ ガイドローラー、 ７２３ 巻き取りロール、 ７２９ 送り出し室、 ７３０ 巻き取り室。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 多結晶質の材料からなる基板の上に、非
   単結晶半導体を形成した光起電力素子において、前記基
   板の表面に露出した多結晶の個々の結晶粒の表面の平坦
   性に差があり、凹凸の形成された表面を有する多結晶粒
   と平坦な表面を有する多結晶粒が混在する基板を用いた
   ことを特徴とする光起電力素子。
2. 【請求項２】 前記基板の上に裏面金属反射層を形成
   し、前記裏面金属反射層の上に透明導電層を形成し、前
   記透明導電層の上に非単結晶半導体を形成したことを特
   徴とする請求項１に記載の光起電力素子。
3. 【請求項３】 前記裏面金属反射層の表面が、前記基板
   の多結晶の粒界に応じて平坦性に差があることを特徴と
   する請求項１又は２に記載の光起電力素子。
4. 【請求項４】 前記透明導電層の表面が、前記基板の多
   結晶の粒界に応じて平坦性に差があることを特徴とする
   請求項１乃至３のいずれか１項に記載の光起電力素子。
5. 【請求項５】 前記光起電力素子の表面が、前記基板の
   多結晶の粒界に応じて平坦性に差があることを特徴とす
   る請求項１乃至４のいずれか１項に記載の光起電力素
   子。
6. 【請求項６】 前記基板の表面に、前記多結晶の粒界に
   沿った段差、又は、前記多結晶の粒界部分に隆起若しく
   は凹みを設けることを特徴とする請求項１乃至５のいず
   れか１項に記載の光起電力素子。
7. 【請求項７】 前記基板を構成する主たる材料が、金属
   又は合金であることを特徴とする請求項１乃至６のいず
   れか１項に記載の光起電力素子。
8. 【請求項８】 前記裏面金属反射層を構成する主たる材
   料が、金、銀、銅、アルミニウム、マグネシウム等の可
   視から赤外光の反射率の高い金属であることを特徴とす
   る請求項１乃至７のいずれか１項に記載の光起電力素
   子。
9. 【請求項９】 前記基板の表面に露出した多結晶の個々
   の結晶粒の表面の平坦性の差が、Ｒmaxの差で０．０１
   μｍから１．５μｍであることを特徴とする請求項１乃
   至８のいずれか１項に記載の光起電力素子。
10. 【請求項１０】 前記基板の多結晶の平均粒径が、０．
    １μｍから２ｍｍであることを特徴とする請求項１乃至
    ９のいずれか１項に記載の光起電力素子。
11. 【請求項１１】 前記基板表面において、前記多結晶の
    粒界に沿った段差、又は、前記多結晶の粒界部分の隆起
    若しくは凹みにおける高さ又は深さが、０．０１μｍか
    ら２μｍであることを特徴とする請求項１乃至１０のい
    ずれか１項に記載の光起電力素子。