JPH09293892A

JPH09293892A - 光起電力素子

Info

Publication number: JPH09293892A
Application number: JP8282350A
Authority: JP
Inventors: Fukateru Matsuyama; 深照松山; Koichi Matsuda; 高一松田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-02-27
Filing date: 1996-10-24
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】高い変換効率を維持しつつ、加工性と歩留り
と信頼性を高めた光起電力素子を供給する。【解決手段】線状の凹凸を有する不透明基板を有する
光起電力素子とし、前記線状の凹凸が直線状の凹凸であ
り、該直線状の凹凸と平行方向にスキャンしたときの中
心線平均粗さをＲａ（Ｘ）、前記直線状の凹凸と垂直方
向にスキャンしたときの中心線平均粗さをＲａ（Ｙ）と
したとき、Ｒａ（Ｘ）が１５から３００ｎｍ、かつＲａ
（Ｙ）が２０から６００ｎｍで、かつＲａ（Ｘ）／Ｒａ
（Ｙ）が０．８以下とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不透明基板を有す
る光起電力素子に関する。

【０００２】

【従来の技術】従来より、光起電力素子の変換効率を増
大させるために、光電変換層の光入射側の反対側に金属
反射層を設けて、入射光を有効利用することが知られて
いる。また、金属反射層と光電変換層の間に透明導電層
を設けることにより、金属反射層の成分が光電変換層へ
拡散するのを防ぐと同時に、光電変換層に短絡が生じた
場合、過剰電流が流れるのを防ぐことができ、更に光電
変換層の密着性が向上することが知られている。これ
は、例えば特公昭５９−４３１０１号公報、特公昭６０
−４１８７８号公報、特公昭６０−８４８８８号公報に
開示されている。また、金属層と光電変換層の間にＴｉ
Ｏ₂ の透明導電層を介在させることが、Ｙ．Ｈａｍａｋ
ａｗａ，ｅｔ．ａｌ，ａｐｐｌ．ｐｈｙｓ．Ｌｅｔ
ｔ．，４３（１９８３）ｐ６４４に開示されている。

【０００３】更に、該透明導電層の表面を微細な凹凸形
状とするいわゆるテクスチャー構造とすることにより、
透明導電層と光電変換層の界面で光が散乱されて、より
有効な光吸収を図ることが知られている。これは例えば
Ｔ．Ｔｏｅｄｊｅ，ｅｔ．ａｌ，Ｐｒｏｃ．１６ｔｈ
ＩＥＥＥＰｈｏｔｏｖｏｌｔａｉｃＳｐｅｃｉａｌ
ｉｓｔＣｏｎｆ．（１９８２）ｐ１４２５に開示され
ている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな構成の裏面電極を採用して、実際に光起電力素子を
製造しようとすると加工性や耐久性の観点で、いくつか
の問題点が出てきた。

【０００５】一つには、従来のいわゆるテクスチャー構
造と呼ばれる典型的な凹凸形状は、Ｔ．Ｔｉｅｄｊｅ，
ｅｔ．ａｌ，Ｐｒｏｃ．１６ｔｈＩＥＥＥＰｈｏｔ
ｏｖｏｌｔａｉｃＳｐｅｃｉａｌｉｓｔＣｏｎｆ．
（１９８２）ｐ１４２３に図示されているような、ピラ
ミッド形の凹凸を有するものが、光閉じ込め効果が優れ
ていると考えられてきた。しかし、このような表面形状
の基板上に電極と半導体層を形成すると、半島体層の欠
陥部分等を通して光起電力素子のリーク電流が増加し、
光起電力素子の製造の歩留まりが低下することがあっ
た。また、ピラミッド形の凹凸を有する表面に形成され
た半導体層は、鏡面の表面に形成された半導体層に比べ
て実効的な膜厚が薄くなるため、もともと薄く設計され
たドーピング層等がさらに薄くなり、鏡面の基板表面に
形成された光起電力素子に比べて、光起電力素子の開放
電圧（Ｖｏｃ）とフィルファクター（ＦＦ）が低下する
場合があった。

【０００６】また、例えばＡｇやＣｕを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正にバイアス電圧がかかった場合、ＡｇやＣｕがマイグ
レーションを起こして、光入射側の電極を導通し、光起
電力素子がシャント（短絡）することがわかった。この
現象は、裏面金属反射層が光の波長程度の大きさの凹凸
形状（テクスチャー構造）を有する場合に顕著であっ
た。

【０００７】また、Ａｌを裏面金属反射層として用いた
場合、ＡｇやＣｕのようなマイグレーションは起こさな
いが、テクスチャー構造を形成すると、反射率が低下す
ることがある。さらに、テクスチャー構造のＡｌに透明
導電層を積層すると著しく反射率が低下する場合があっ
た。

【０００８】一方、もともと光起電力素子用の基板は、
特性や歩留まりの点から、できるたけ表面粗さが小さく
鏡面に近いものが好まれて用いられてきた。しかしなが
ら、基板および裏面反射層を凹凸形状ではなく、鏡面に
形成した場合は、裏面での光の散乱が少ないので、半導
体層での光吸収が十分でないという問題と、基板および
裏面電極の材質の組み合わせによっては、基板と裏面反
射層の密着性が不十分で、光起電力素子の加工工程で、
基板と裏面反射層の間ではがれを生じることがあるとい
う問題があった。また、基板を鏡面に研磨することは、
基板の製造コストを増大させ、光起電力素子の製造コス
トを増大させるという問題もあった。

【０００９】以上のような問題点は、樹脂フィルムやス
テンレス等の低コストな基板を用いたり、半導体層の形
成速度を上げて生産速度を上げる等して、実用化に適し
た低コストな製造工程を採用した場合には、特に顕著で
あり、光起点力素子の製造の歩留まりを下げる要因にな
っていた。

【００１０】

【課題を解決するための手段】本発明者らは、上述した
加工性や信頼性の問題点を克服し、半導体層の光吸収を
増大させつつ、なおかつ加工性や信頼性に優れた光起電
力素子を得るために、基板の新しい構造および形成方法
を鋭意検討した結果、以下のような特徴を有する光起電
力素子によって達成できた。

【００１１】すなわち、線状の凹凸を有する不透明基板
を有することを特徴とする光起電力素子とする。線状の
凹凸の形状は直線状、波形状または渦巻状とする。

【００１２】また、前記線状の凹凸が直線状の場合、該
直線状の凹凸と平行方向にスキャンしたときの中心線平
均粗さをＲａ（Ｘ）、前記直線状の凹凸と垂直方向にス
キャンしたときの中心線平均粗さをＲａ（Ｙ）としたと
き、Ｒａ（Ｘ）が１５から３００ｎｍ、かつＲａ（Ｙ）
が２０から６００ｎｍで、かつＲａ（Ｙ）が０．８以下
とする。

【００１３】更に、以下の特徴を有する光起電力素子と
する。

【００１４】前記直線状の凹凸のピッチが０．５から２
０μｍとする。

【００１５】前記直線状の凹凸の垂直方向に更に第２の
直線状の凹凸を有する基板を用いる。

【００１６】前記第２の直線状の凹凸の長さが２０μｍ
以下とする。

【００１７】前記不透明基板が金属または合金とする。

【００１８】前記不透明基板の上に裏面金属反射層を形
成する。

【００１９】前記不透明基板が可撓性を有する。

【００２０】前記裏面金属反射層が、金、銀、銅、アル
ミニウムまたはマグネシウムから選ばれる少なくとも１
種を有する。

【００２１】前記裏面金属反射層が、更にシリコンを含
む。

【００２２】前記裏面金属反射層が複数の層を積層した
構造とする。

【００２３】前記裏面金属反射層と光電変換層の間に透
明導電層を有する。

【００２４】前記透明導電層が、酸化亜鉛を含む。

【００２５】光電変換層の表面に、直線状または曲線状
の凹凸が形成されている。

【００２６】光電変換層が複数の層を積層した構造とす
る。

【００２７】光電変換層が非単結晶半導体とする。

【００２８】ここで、中心線平均粗さＲａは、一般的に
は以下の式で定義されている。

【００２９】

【外１】

【００３０】ここで、Ｌはｘ方向の測定長さ、ｆ（ｘ）
の位置における表面の凹凸の中心線を基準にした高さで
ある。また、表面粗さの表示方法は、最大高さＲｍａｘ
の表示方法もあるが、本発明のすじ状の凹凸による表面
粗さの表示方法としては、中心線平均粗さＲａの方が、
光起電力素子の歩留まりおよび特性との相関が高かっ
た。これは、１点でも大きな凹凸があるとＲｍａｘが大
きくなってしまうため、本発明のすじ状の凹凸の表面で
はＲａの方が平均的な評価になっていると考えられる。
また、単純な三角形の凹凸の表面では、ＲｍａｘはＲａ
の４倍程度になると考えられる。本発明のすじ状の凹凸
の表面ては、ＲｍａｘはＲａの５倍程度になることが多
かった。

【００３１】

【発明の実施の形態】以下、図面を参照しながら、本発
明の光起電力素子の構成とその製造方法をさらに詳しく
説明する。

【００３２】図１は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図１の構成の光起電力素子に限られるものではな
い。図１において、１０１は基板、１０２は裏面金属反
射層、１０３は透明導電層、１０４はｎ型半導体層、１
０５はｉ型半導体層、１０６はｐ型半導体層、１０７は
透明電極、１０８は集電電極である。

【００３３】また、基板１０１と裏面金属反射層１０２
の間に裏面金属反射層の基板に対する密着性を向上させ
る密着層を挿入しても良い。

【００３４】また図２は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図２の本発明のスタック型の光起電力素子は、３
つのｐｉｎの接合が積層された構造をしており、２１５
は光入射側から数えて第一のｐｉｎ接合、２１６は第二
のｐｉｎ接合、２１７は第三のｐｉｎ接合である。これ
ら３つのｐｉｎ接合は、基板２０１上に裏面金属反射層
２０２と透明導電層２０３を形成し、その上に積層され
たものであり、３つのｐｉｎ接合の最上部に、透明電極
２１３と集電電極２１４が形成されて、スタック型の光
起電力素子を形成している。そして、それぞれのｐｉｎ
接合は、ｎ型半導体層２０４、２０７、２１０、ｉ方半
導体層２０５、２０８、２１１、ｐ型半導体層２０６、
２０９、２１２から成る。また、図１の光起電力素子と
同様に光の入射方向によって、ドーピング層や電極の位
置が入れ替わることもある。

【００３５】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。

【００３６】（基板）基板は、本発明の特徴であり、特
にその表面形状に特徴がある。

【００３７】本発明者らは検討の結果、基板の表面形状
は、表面に線状の凹凸を設けた形状が好ましいことを見
いだした。線状の凹凸の形状として図３ａの直線状、図
３ｂの波形状、図３ｃの渦巻状等か挙げられる。

【００３８】前記線状の凹凸が直線状の場合、前記線状
の凹凸と平行方向にスキャンしたときの中心線平均粗さ
をＲａ（Ｘ）、前記線状の凹凸と垂直方向にスキャンし
たときの中心線平均粗さをＲａ（Ｙ）としたとき、Ｒａ
（Ｘ）は、好ましくは１５ｎｍから３００ｎｍ、より好
ましくは、２０ｎｍから２００ｎｍ、最適には２５ｎｍ
から１５０ｎｍが望ましいことが分かった。また、Ｒａ
（Ｙ）は、好ましくは２０ｎｍから６００ｎｍ、より好
ましくは、４０ｎｍから４００ｎｍ、最適には、６０ｎ
ｍから３００ｎｍが望ましいことが分かった。さらにＲ
ａ（Ｘ）／Ｒａ（Ｙ）が、好ましくは０．８以下、より
好ましくは０．６以下、最適には０．４以下にすること
が望ましいことを見いだした。Ｒａ（Ｘ）、Ｒａ
（Ｙ）、Ｒａ（Ｘ）／Ｒａ（Ｙ）をこのような範囲にす
ることによって、本発明の作用がより強調されることが
分かった。

【００３９】また、前記線状の凹凸のピッチ（ｄ）（隣
り合った線状の凹凸の間隔）は、好ましくは０．５μｍ
から２０μｍ、より好ましくは、１μｍから１５μｍ、
最適には、２μｍから１０μｍが望ましいことが分かっ
た。線状の凹凸のピッチ（ｄ）をこのような範囲にする
ことによって、本発明の作用がより強調されることが分
かった。

【００４０】さらに、図３ｄに示すように表面に、前記
線状の凹凸と垂直方向に、長さが２０μｍ以下の微細な
第２の線状の凹凸を有することによって、光起電力素子
のリーク電流を抑え、高い製造の歩留まりを維持しつ
つ、光起電力素子の裏面における乱反射をさらに高める
ことがてき、半導体層内の光路長が延びて、光吸収が増
大し、光起電力素子の短絡電流（Ｊｓｃ）がさらに増大
することがわかった。また、微細な第２の線状の凹凸の
長さは、好ましくは２０μｍ以下、より好ましくは１５
μｍ以下、最適には１０μｍ以下にすることが望まし
い。微細な第２の線状の凹凸の長さをこのような範囲に
することによって、本発明の作用がより強調されること
が分かった。

【００４１】また、基板の材質しては、単結晶もしくは
非単結晶質のものであってもよく、さらにそれらは導電
性のものであっても、また電気絶縁性のものであっても
よい。さらには、それらは変形、歪みが少なく、所望の
強度を有するものであることが好ましい。具体的にはＦ
ｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，
Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば
真鍮、ステンレス銅等の薄板及びその複合体、及びポリ
エステル、ポリエチレン、ポリカーボネート、セルロー
スアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ
塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミ
ド、エポキシ等の耐熱性合成樹脂のフィルムまたはシー
ト又はこれらとガラスファイバー、カーボンファイバ
ー、ホウ素ファイバー、金属繊維等との複合体、及びこ
れらの金属の薄板、樹脂シート等の表面に異種材質の金
属薄膜及び／またはＳｉＯ₂ ，Ｓｉ₃ Ｎ₄ ，Ａｌ₂ Ｏ
₃ ，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金
法等により表面コーティング処理を行ったものおよび、
セラミックスなどが挙げられる。以上の材質の中でもス
テレンスは、加工性、耐久性、可撓性及び本発明の特徴
である線状の凹凸を形成する適性の点で特に優れてい
る。

【００４２】また、基板が金属等の電気導電性である場
合には、直接電流取り出し用の電極としても良いし、合
成樹脂等の電気絶縁性である場合には堆積膜の形成され
る側の表面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍ
ｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス、真ちゅ
う，ニクロム，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＺｎＯ，ＩＴＯ
等のいわゆる金属単体又は合金、及び透明導電性酸化物
（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじ
め表面処理を行って電流取り出し用の電極を形成してお
くことが望ましい。

【００４３】基板が金属等の電気導電性のものであって
も、長波長光の基板表面上での反射率を向上させたり、
基板材質と堆積膜との間での構成元素の相互拡散を防止
する等の目的で異種の金属層等を前記基板上の堆積膜が
形成される側に設けることが好ましい。

【００４４】基板の形状は、用途により平滑表面或いは
凹凸表面の板状、長尺ベルト状、円筒状等であることが
でき、その厚さは、所望通りの光起電力素子を形成し得
るように適宜決定するが、光起電力素子として可撓性が
要求される場合、基板としての機能が充分発揮される範
囲内で可能な限り薄くすることが出来る。しかしなが
ら、基板の製造上及び取扱い上、機械的強度等の点か
ら、通常は、１０μｍ以上とされる。

【００４５】（線状の凹凸の形成方法）上述の本発明の
特徴を有する基板を形成する方法は、基板の材質によっ
て異なるが、以下のような方法が採用できる。

【００４６】すなわち、基板に一定方向に線状の凹凸を
有する表面を形成する方法としては、圧延、各種研磨、
鋳型の使用、エッチング等の方法に大別できる。補助的
に各種アニール法が用いられることもある。

【００４７】圧延は、基板の材質か金属の場合に好適に
用いられる。圧延の例としては、熱間圧延、冷間圧延等
が挙げられる。また、冷間圧延機としては、可逆式４段
圧延機、ゼンジミア２０段圧延機、スキンパス圧延機等
が挙げられる。例えば、基板がオーステナイト系あるい
はフェライト系あるいはマルテンサイト系ステンレスの
場合は、２Ｄ仕上げ、２Ｂ仕上げ、ＢＡ仕上げ等で、上
述した本発明に好適な粗さの線状の凹凸が形成されたも
のが好適に用いられる。

【００４８】研磨は、金属以外の基板にも適用できる。
研磨の例としては、ベルト研磨、バフ研磨、ブラシ研
磨、ラッピング等が挙げられる。ローラーによる処理も
採用できる。

【００４９】また、表面に一定方向に線状の凹凸が形成
された鋳型をあらかじめ形成し、所望の基板を鋳型に圧
着させることによって基板表面に一定方向に線状の凹凸
を有する表面を形成することもできる。この場合、鋳型
の表面に線状の凹凸を形成する方法としては、各種研
磨、エッチング、パターニング等の方法が採られる。

【００５０】また、各種圧延や研磨の工程の前後あるい
は間に、エッチングあるいはアニールの工程を入れるこ
ともある。エッチングは、気相あるいは液相でなされ
る。

【００５１】より具体的には、気相で行う場合、ガスエ
ッチング、プラズマエッチング、イオンエッチング等を
用いることができ、エッチングガスとしては、ＣＦ₄ ，
Ｃ₂Ｆ₆ ，Ｃ₃ Ｆ₈ ，Ｃ₄ Ｆ₁₀，ＣＨＦ₃ ，ＣＨ₂ Ｆ
₂ ，Ｃｌ₂ ，ＣｌＦ₃ ，ＣＣｌ₄ ，ＣＣｌ₂ Ｆ₂ ，ＣＣ
ｌＦ₃ ，ＣＨＣｌＦ₂ ，Ｃ₂ Ｃｌ₂ Ｆ₄ ，ＢＣｌ₃ ，Ｐ
Ｃｌ₃ ，ＣＢｒＦ₃ ，ＳＦ₆ ，ＳｉＦ₄ ，ＳｉＣｌ₄ ，
ＨＦ，Ｏ₂ ，Ｎ₂ ，Ｈ₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ等あ
るいはこれらの混合ガスが挙げられる。プラズマエッチ
ングの場合のガス圧力は、１０^-3Ｔｏｒｒ〜１Ｔｏｒ
ｒ、プラズマを生起させるエネルギーとしては、ＤＣあ
るいはＡＣあるいは、１〜１００ＭＨｚのＲＦ波、０．
１〜１０ＧＨｚのマイクロ波等の高周波を用いることが
できる。

【００５２】また、液相で行う場合、酸の例としては、
硫酸、塩酸、硝酸、リン酸、フッ酸、クロム酸、スルフ
ァミン酸、シュウ酸、酒石酸、クエン酸、ギ酸、乳酸、
グリコール酸、酢酸、グルコン酸、コハク酸、リンゴ酸
等、あるいはこれらを水で希釈したもの、あるいはこれ
らの混合液を用いることができる。また、アルカリの例
としては、カセイソーダ、水酸化アンモニウム、水酸化
カリウム、炭酸ソーダ、重炭酸ソーダ、セスキ炭酸ソー
ダ、第１リン酸ソーダ、第２リン酸ソーダ、第３リン酸
ソーダ、ピロリン酸ソーダ、トリポリリン酸ソーダ、テ
トラポリリン酸ソーダ、トリメタリン酸ソーダ、テトラ
メタリン酸ソーダ、ヘキサメタリン酸ソーダ、オルソケ
イ酸塩ソーダ、メタケイ酸塩ソーダ等、あるいはこれら
を水で希釈したもの、あるいはこれらの混合液を用いる
ことができる。また、液相でエッチングを行う場合エッ
チング液を加熱したり、超音波等のエネルギーを加えて
も良い。

【００５３】また、アニール処理を行う場合は、空気、
水蒸気、窒素、水素、酸素、不活性ガスあるいはその他
のガス雰囲気中で、基板の材質に適した温度と時間で処
理される。

【００５４】また、前記線状の凹凸と垂直方向に、長さ
が２０μｍ以下の微細な第２の線状の凹凸を形成する方
法としては、例えば以下のようなものがある。

【００５５】ひとつには、前述の各種圧延あるいは研磨
法によって、まず微細な第２の線状の凹凸を形成し、そ
の後微細な第２の線状の凹凸と垂直方向に横切るよう
に、前述の各種圧延あるいは研磨法によって、微細な第
２の線状の凹凸より大きいすじ状の凹凸を形成する方法
である。

【００５６】また、線状の凹凸を形成した後、表面をさ
らにエッチングすることによって微細な第２の線状の凹
凸を形成する方法もある。

【００５７】また、表面に適度な凹凸を形成した後、圧
延することによって、圧延方向と垂直方向に微細な第２
の線状の凹凸を形成する方法もある。

【００５８】また、基板の材質と圧延条件の組み合わせ
によっては、圧延によって、圧延する方向に線状の凹凸
を形成し、圧延方向と垂直方向に微細な第２の線状の凹
凸を形成することもできる。

【００５９】（裏面金属反射層）本発明に用いられる裏
面金属反射層１０２、２０２は光入射方向に対し光電変
換層の裏面に配され、光電変換層で吸収しきれなかった
光を再び光電変換層に反射する光反射層の役割を持つ。
また、光起電力素子の裏面電極も兼ねる。裏面金属反射
層の材料としては、金、銀、銅、アルミニウム、マグネ
シウム、ニッケル、鉄、クロム、モリブデン、タングス
テン、チタン、コバルト、タンタル、ニオブ、ジルコニ
ウム等の金属またはステンレス等の合金が挙げられる。
なかでもアルミニウム、マグネシウム、銅、銀、金など
の反射率の高い金属およびこれらの高反射率金属を主成
分としその他の金属あるいはシリコンを添加した合金が
特に好ましい。反射率の高い金属を用いることによっ
て、半導体層で吸収しきれなかった光が高い反射率で再
び半導体層に反射され、半導体層内の光路長が延び、半
導体層の光吸収が増大して、光起電力素子の短絡電流
（Ｊｓｃ）が増大する。

【００６０】また、裏面金属反射層は、２種類以上の材
料を２層以上積層して形成しても良い。

【００６１】裏面金属反射層の表面は、平坦であっても
良いが、基板表面の前記線状の凹凸に応じた、線状の凹
凸があることによって裏面金属反射層と透明導電層の密
着性が向上し、光起伝力素子の製造工程の自由度と制御
性がさらに向上し、製造の歩留まりがさらに向上し、光
起電力素子の耐候性、耐久性がさらに向上した。また、
透明導電層の配向性がさらに向上し、透明導電層の多結
晶の平均粒径が増大し、粒径のばらつきが小さくなっ
た。その結果、光起電力素子のシリーズ抵抗が減少し、
フィルファクター（ＦＦ）が向上すると同時に、裏面金
属反射層と透明導電層の界面での光の散乱がさらに促進
されて、短絡電流（Ｊｓｃ）がさらに増大した。

【００６２】裏面金属反射層の表面は、裏面金属反射層
の膜厚を例えば０．１μｍ以下と薄くした場合には、本
発明の基板の表面性を受け継いですじ状の凹凸が表面に
現れる。また、裏面金属反射層の膜厚を例えば１μｍ以
上と厚くした場合には、表面が平坦になってくる。

【００６３】また、裏面金属反射層の表面に、研磨ある
いはエッチングのような処理を施すことによって、線状
の凹凸を形成しても良い。

【００６４】裏面金属反射層の形成には、ＥＢ蒸着、ス
パッタ蒸着などの各種蒸着法、各種ＣＶＤ法、メッキ
法、印刷法などが用いられる。

【００６５】（透明導電層）透明導電層１０３は、主に
以下のような目的で、裏面金属反射層１０２と半導体層
１０４の間に配置される。まず、光起電力素子の裏面で
の乱反射を向上させ、薄膜による多重干渉によって光を
光起電力素子内に閉じ込めて、半導体層内の光路長を延
ばし、光起電力素子の短絡電流（Ｊｓｃ）を増大させる
こと。次に、裏面電極を兼ねる裏面金属反射層の金属
が、半導体層に拡散するかあるいはマイグレーションを
起こして、光起電力素子がシャントすることを防止する
こと。また、透明導電層に若干の抵抗値をもたせること
で、半導体層を挟んで設けられた裏面金属反射層１０２
と透明電極１０７との間に半導体層のピンホール等の欠
陥で発生するショートを防止することである。

【００６６】透明導電層１０３は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の低
効率が要求される。好ましくは、６５０ｎｍ以上の透過
率が８０％以上、より好ましくは８５％以上、最適には
９０％以上であることが望ましい。また、抵抗率は好ま
しくは、１×１０^-4Ωｃｍ以上、１×１０⁶ Ωｃｍ以
下、より好ましくは、１×１０^-2Ωｃｍ以上、５×１０
⁴ Ωｃｍ以下であることが望ましい。

【００６７】透明導電層１０３の材料としては、Ｉｎ₂
Ｏ₃ 、ＳｎＯ₂ 、ＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）Ｚｎ
Ｏ、ＣｄＯ、Ｃｄ₂ ＳｎＯ₄ 、ＴｉＯ₂ 、Ｔａ₂ Ｏ₅ 、
Ｂｉ₂ Ｏ₃ 、ＭｏＯ₃ 、Ｎａ_x ＷＯ₃ 等の導電性酸化物
あるいはこれらを混合したものが好適に用いられる。ま
た、これらの化合物に、導電率を変化させる元素（ドー
パント）を添加しても良い。

【００６８】導電率を変化させる元素（ドーパント）と
しては、例えば透明導電層１０３がＺｎＯの場合には、
Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、また、Ｉｎ₂ Ｏ
₃ の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等
が、またＳｎＯ₂ の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉ
ｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いら
れる。

【００６９】また、透明導電層１０３の形成方法として
は、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、各種Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。

【００７０】透明導電層１０３の表面は、平坦であって
も良いが、基板表面の前記線状の凹凸に応じた、線状の
凹凸があってもよい。

【００７１】さらに、透明導電層が多結晶である場合、
多結晶の成長によって、表面に成長面に応じた凹凸が形
成されることがある。また、基板が、表面に前記線状の
凹凸を有することによって、透明導電層の多結晶の平均
粒径が拡大し、光の散乱が増大して、光起電力素子の短
絡電流（Ｊｓｃ）が更に向上した。

【００７２】（光電変換層）本発明に用いられる光電変
換層の材料としては、Ｓｉ、Ｃ、Ｇｅ等のＩＶ族元素を
用いたもの、あるいはＳｉＧｅ、ＳｉＣ、ＳｉＳｎ等の
ＩＶ族合金元素を用いたもの、あるいはＣｄＳ、ＣｄＴ
ｅ等のＩＩ−ＶＩ族元素を用いたもの、あるいはＣｕＩ
ｎＳｅ₂ 、Ｃｕ（ＩｎＧａ）Ｓｅ₂ 、ＣｕＩｎＳ₂ 等の
Ｉ−ＩＩＩ−ＶＩ族元素を用いたものが用いられる。

【００７３】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、ａ
−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ
−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：
Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及
びＩＶ族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。

【００７４】また、光電変換層は価電子制御及び禁制帯
幅制御を行うことができる。具体的には光電変換層を形
成する際に価電子制御剤又は禁制帯幅制御剤となる元素
を含む原料化合物を単独で、又は前記堆積膜形成用原料
ガス又は前記希釈ガスに混合して成膜空間内に導入して
やれば良い。

【００７５】また、光電変換層は、価電子制御によっ
て、少なくともその一部が、ｐ型およびｎ型にドーピン
グされ、少なくとも一組のｐｉｎ接合を形成する。そし
て、ｐｉｎ接合を複数積層することにより、いわゆるス
タックセルの構成になる。

【００７６】また、光電変換層の形成方法としては、マ
イクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光
ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ
法によって、あるいはＥＢ蒸着法、ＭＢＥ、イオンプレ
ーティング、イオンビーム法等の各種蒸着法、スパッタ
法、スプレー法、印刷法などによって、形成される。工
業的に採用されている方法としては、原料ガスをプラズ
マで分解し、基板状に堆積させるプラズマＣＶＤ法が好
んで用いられる。また、反応装置としては、バッチ式の
装置や連続成膜装置などが所望に応じて使用できる。

【００７７】また、光電変換層の表面は、平坦であって
もよいが、基板表面の前記線状の凹凸に応じた、線状の
凹凸があってもよい。

【００７８】以下、本発明の光起電力装置に特に好適な
ＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた光電
変換層について、さらに詳しく述べる。

【００７９】（１）ｉ型半導体層（真性半導体層）特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力層に於て、ｐｉｎ接合に用いるｉ型層は照射光
に対してキャリアを発生輸送する重要な層である。

【００８０】ｉ型層としては、僅かｐ型、僅かｎ型の層
も使用できるものである。

【００８１】ＩＶ族及びＩＶ族合金系非単結晶半導体材
料には、上述のごとく、水素原子（Ｈ、Ｄ）またはハロ
ゲン原子（Ｘ）が含有され、これが重要な働きを持つ。

【００８２】ｉ型層に含有される水素原子（Ｈ、Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキャリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。ｉ型層
に含有される水素原子または／及びハロゲン原子は１〜
４０ａｔ％が最適な含有量として挙げられる。特に、ｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子ま
たは／及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または／及びハロゲン原子の含有量はバルク内
の含有量の１．１〜２倍の範囲が好ましい範囲として挙
げられる。更にシリコン原子の含有量に対応して水素原
子または／及びハロゲン原子の含有量が変化しているこ
とが好ましいものである。

【００８３】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【００８４】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−
ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。

【００８５】さらに、本発明の光起電力素子に好適なｉ
型半導体層の特性としては、水素原子の含有量（Ｃ_H ）
が、１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃ
ｍ²の疑似太陽光照射下の光電導度（σｐ）が、１．０
×１０^-7Ｓ／ｃｍ以上、暗電導度（σｄ）が、１．０×
１０^-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソ
ッド（ＣＰＭ）によるアーバックエナジーが、４４ｍｅ
Ｖ以下、局在準位密度は１０¹⁷／ｃｍ³ 以下のものが好
適に用いられる。

【００８６】（２）ｐ型半導体層またはｎ型半導体層ｐ型半導体層またはｎ型半導体層の非晶質材料（ａ−と
表示する）あるいは微結晶材料（μｃ−と表示する）と
しては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−Ｓ
ｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−
ＳｉＧｅ：ＨＸ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＧｅ
Ｃ：ＨＸ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＯ：ＨＸ、ａ−Ｓ
ｉＮ：Ｈ、ａ−ＳｉＮ：ＨＸ、ａ−ＳｉＯＮ：Ｈ、ａ−
ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：Ｈ、ａ−ＳｉＯＣ
Ｎ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−
ＳｉＣ：Ｈ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＯ：Ｈ、
μｃ−ＳｉＯ：ＨＸ、μｃ−ＳｉＮ：Ｈ、μｃ−Ｓｉ
Ｎ：ＨＸ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＧｅＣ：
ＨＸ、μｃ−ＳｉＯＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μ
ｃ−ＳｉＯＣＮ：Ｈ、μｃ−ＳｉＯＣＮ：ＨＸ、等にｐ
型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ、Ａｌ、
Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子剤制御剤（周期率表
第Ｖ族原子Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した
材料が挙げられ、多結晶材料（ｐｏｌｙ−と表示する）
としては、例えばｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓ
ｉ：ＨＸ、ｐｏＩｙーＳｉＣ：Ｈ、ｐｏＩｙーＳｉＣ：
ＨＸ、ｐｏＩｙーＳｉＯ：Ｈ、ｐｏｌｙ−ＳｉＯ：Ｈ
Ｘ、ｐｏｌｙ−ＳｉＮ：Ｈ、ｐｏｌｙ−ＳｉＮ：ＨＸ、
ｐｏｌｙ−ＳｉＧｅＣ：Ｈ、ｐｏｌｙ−ＳｉＧｅＣ：Ｈ
Ｘ、ｐｏｌｙ−ＳｉＯＮ：Ｈ、ｐｏｌｙ−ＳｉＯＮ：Ｈ
Ｘ、ｐｏｌｙ−ＳｉｏＣＮ：Ｈ、ｐｏｌｙ−ＳｉＯＣ
Ｎ：ＨＸ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌ
ｙ−ＳｉＯ、ｐｏｌｙ−ＳｉＮ、等にｐ型の価電子制御
剤（周期率表第ＩＩＩ族原子Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔ
ｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ、Ａ
ｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられ
る。

【００８７】特に光入射側のｐ型層またはｎ型層には光
吸収の少ない結晶性の半導体層からバンドギャップの広
い非晶質半導体層が適している。

【００８８】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔ％が最適量として挙げられる。

【００８９】またｐ型層またはｎ型層に含有される水素
原子（Ｈ、Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをしｐ型層またはｎ型層の
ドーピング効率を向上させるものである。ｐ型層または
ｎ型層へ添加される水素原子またはハロゲン原子は０．
１〜４０ａｔ％が最適量として挙げられる。特にｐ型層
またはｎ型層が結晶性の場合、水素原子またはハロゲン
原子は０．１〜８ａｔ％が最適量として挙げられる。更
にｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原
子または／及びハロゲン原子の含有量が多く分布してい
るものが好ましい分布形態として挙げられ、該界面近傍
での水素原子または／及びハロゲン原子の含有量はバル
ク内の含有量の１．１〜２倍の範囲が好ましい範囲とし
て挙げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ
型層の各界面近傍で水素原子またはハロゲン原子の含有
量を多くすることによって該界面近傍の欠陥準位や機械
的歪みを減少させることができ本発明の光起電力素子の
光起電力や光電流を増加させることができる。

【００９０】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【００９１】また、ＩＩ−ＶＩ族元素を用いたｐ型半導
体層またはｎ型半導体層の例としては、ＣｄＳ、ＣｄＴ
ｅ、ＺｎＯ、ＺｎＳｅ等が挙げられ、Ｉ−ＩＩＩ−ＶＩ
₂ 族元素を用いた例としては、ＣｕＩｎＳｅ₂ 、Ｃｕ
（ＩｎＧａ）Ｓｅ₂ 、ＣｕＩｎＳ₂ 、ＣｕＩｎ（Ｓｅ、
Ｓ）₂ ＣｕＩｎＧａＳｅＴｅ等が挙げられる。

【００９２】（３）光電変換層の形成方法本発明の光起電力装置の光電変換として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するために、好
適な製造方法は、ＲＦプラズマＣＶＤ法あるいはマイク
ロ波プラズマＣＶＤ法等の交流あるいは高周波を用いた
プラズマＣＶＤ法である。

【００９３】マイクロ派プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を導波管によって導き、誘電
体窓（アルミナセラミックス等）を介して前記堆積室に
導入して、材料ガスのプラズマを生起させて分解し、堆
積室内に配置された基板上に、所望の堆積膜を形成する
方法であり、広い堆積条件で光起電力装置に適用可能な
堆積膜を形成することができる。

【００９４】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ
³ 、マイクロ波の周波数は０．１〜１０ＧＨｚが好まし
い範囲として挙げられる。

【００９５】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は、１００〜３５０℃、内圧
は、０．１〜１０ｔｏｒｒ、ＲＦパワーは、０．００１
〜５．０Ｗ／ｃｍ² 、堆積速度は、０．１〜３０Å／ｓ
ｅｃが好適な条件として挙げられる。

【００９６】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。

【００９７】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ₄ 、Ｓｉ₂ Ｈ₆ 、Ｓ
ｉＦ₄ 、ＳｉＦＨ₃ 、ＳｉＦ₂ Ｈ₂ 、ＳｉＦ₃ Ｈ、Ｓｉ
₃ Ｈ₈ 、ＳｉＤ₄ 、ＳｉＨＤ₃ 、ＳｉＨ₂ Ｄ₂ 、ＳｉＨ
₃ Ｄ、ＳｉＦＤ₃ 、ＳｉＦ₂ Ｄ₂ 、Ｓｉ₂ Ｄ₃ Ｈ₃ 、
（ＳｉＦ₂ ）₅ 、（ＳｉＦ₂ ）₆ 、（ＳｉＦ₂ ）₄ 、Ｓ
ｉ₂ Ｆ₆ 、Ｓｉ₃ Ｆ₈ 、Ｓｉ₂ Ｈ₂ Ｆ₄ 、Ｓｉ₂ Ｈ₃ Ｆ
₃ 、ＳｉＣｌ₄ 、（ＳｉＣｌ₂ ）₅ 、ＳｉＢｒ₄、（Ｓ
ｉＢｒ₂ ）₅ 、Ｓｉ₂ Ｃｌ₆ 、ＳｉＨＣｌ₃ 、ＳｉＨ₂
Ｂｒ₂ 、ＳｉＨ₂Ｃｌ₂ 、Ｓｉ₂ Ｃｌ₃ Ｆ₃ などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【００９８】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄ 、ＧｅＤ₄ 、ＧｅＦ
₄ 、ＧｅＦＨ₃ 、ＧｅＦ₂ Ｈ₂ 、ＧｅＦ₃ Ｈ、ＧｅＨＤ
₃ 、ＧｅＨ₂ Ｄ₂ 、ＧｅＨ₃ Ｄ、Ｇｅ₂ Ｈ₆ 、Ｇｅ₂ Ｄ
₆ 等が挙げられる。

【００９９】また、本発明の光起電力素子の第１のｐ型
半導体層の形成に用いられるｉ型半導体層のバンドギャ
ップを拡大する元素としては、炭素、酸素、窒素等が挙
げられる。

【０１００】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ₄ 、ＣＤ₄ 、Ｃ_n Ｈ_2n+2（ｎは整
数）Ｃ_n Ｈ_2n（ｎは整数）、Ｃ₂ Ｈ₂ 、Ｃ₆ Ｈ₆ 、ＣＯ
₂ 、ＣＯ等が挙げられる。

【０１０１】窒素含有ガスとしてはＮ₂ 、ＮＨ₃ 、ＮＤ
₃ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏが挙げられる。

【０１０２】酸素含有ガスとしてはＯ₂ 、ＣＯ、ＣＯ
₂ 、ＮＯ、ＮＯ₂ 、Ｎ₂ Ｏ、ＣＨ₃ ＣＨ₂ ＯＨ、ＣＨ₃
ＯＨ等が挙げられる。

【０１０３】また、価電子制御するためにｐ型層に導入
される物質としては周期率表第ＩＩＩ族原及び第ＩＩＩ
族原子が挙げられる。

【０１０４】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、Ｂ₂ Ｈ₆ 、Ｂ₄ Ｈ₁₀、Ｂ₅ Ｈ₉ 、Ｂ₅ Ｈ
₁₁、Ｂ₆ Ｈ₁₀、Ｂ₆ Ｈ₁₂、Ｂ₆ Ｈ₁₄等の水素化ホウソ、
ＢＦ₃ 、ＢＣｌ₃ 、等のハロゲン化ホウソ等を挙げるこ
とができる。このほかにＡｌＣｌ₃ 、ＧａＣｌ₃ 、Ｉｎ
Ｃｌ₃ 、ＴＩＣｌ₃ 等も挙げることができる。特にＢ₂
Ｈ₆ 、ＢＦ₃ が適している。

【０１０５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
₃ 、Ｐ₂ Ｈ₄ 等の水素化燐、ＰＨ₄ Ｉ、ＰＦ₃ 、ＰＦ
₅ 、ＰＣｌ₃ 、ＰＣｌ₅ 、ＰＢｒ₃ 、ＰＢｒ₃ 、Ｐｌ₃
等のハロゲン化燐が挙げられる。このほかＡｓＨ₃ 、Ａ
ｓＦ₃ 、ＡｓＣｌ₃ ＡｓＢｒ₃ 、ＡｓＦ₅ 、ＳｂＨ₃ 、
ＳｂＦ₃ 、ＳｂＦ₅ 、ＳｂＣｌ₃ 、ＳｂＣｌ₅ 、ＢｉＨ
₃ 、ＢｉＣｌ₃ 、ＢｉＢｒ₃ 等も挙げることができる。
特にＰＨ₃ 、ＰＦ₃ が適している。

【０１０６】また前記ガス化し得る化合物をＨ₂ 、Ｈ
ｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１０７】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【０１０８】（透明電極）本発明に於て、透明電極１０
７は光を透過する、光入射側の電極であるとともに、そ
の膜厚を最適化する事によって反射防止膜としての役割
も兼ねる。透明電極１０７は半導体層の吸収可能な波長
領域において高い透過率を有することと、抵抗率が低い
ことが要求される。好ましくは、５５０ｎｍ以上の波長
における透過率が、８０％以上、より好ましくは、８５
％以上であることが望ましい。また、抵抗率は好ましく
は、５×１０^-3Ωｃｍ以下、より好ましくは、１×１０
^-3Ωｃｍ以下であることが望ましい。その材料として
は、Ｉｎ₂ Ｏ₃ 、ＳｎＯ₂ 、ＩＴｏ（Ｉｎ₂ Ｏ₃ ＋Ｓｎ
Ｏ₂ ）、ＺｎＯ、ＣｄＯ、Ｃｄ₂ ＳｎＯ₄ 、ＴｉＯ₂ 、
Ｔａ₂ Ｏ₅ 、Ｂｉ₂ Ｏ₃ 、ＭｏＯ₃ 、Ｎａ_x ＷＯ₃ 等の
導電性酸化物あるいはこれらを混合したものが好適に用
いられる。また、これらの化合物に、導電率を変化させ
る元素（ドーパント）を添加しても良い。

【０１０９】導電率を変化させる元素（ドーパント）と
しては、例えば透明電極１０７がＺｎＯの場合には、Ａ
ｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ₂ Ｏ₃ の
場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、ま
たＳｎＯ₂ の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔ
ｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。

【０１１０】また、透明電極１０７の表面（すなわち表
面保護層を除いた光起電力素子の表面）は、平坦であっ
ても良いが、基板表面の前記すじ状の凹凸に応じた、す
じ状の凹凸があってもよい。

【０１１１】また、透明電極１０７の形成方法として
は、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、各種Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。

【０１１２】（集電電極）本発明に於て、集電電極１０
８は、透明電極１０７の抵抗率が充分低くできない場合
に必要に応じて透明電極１０７上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、金、銀、銅、アルミニウ
ム、ニッケル、鉄、クロム、モリブデン、タングステ
ン、チタン、コバルト、タンタル、ニオブ、ジルコニウ
ム等の金属、またはステンレス等の合金、あるいは粉末
状金属を用いた導電ペーストなどが挙げられる。そして
その形状は、できるだけ半導体層への入射光を遮らない
ように、例えば図４のように枝状に形成される。

【０１１３】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。

【０１１４】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。

【０１１５】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した基板を、別の支持基板
の上に配置することもある。また、本発明の光起電力素
子を直列接続する場合、逆流防止用のダイオードを組み
込むことがある。

【０１１６】

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子およびフォトダイオードの作製によって
本発明の光起電力素子を詳細に説明するが、本発明はこ
れに限定されるものではない。

【０１１７】《実施例１》（線状の凹凸を有する基板の効果）ＳＵＳ板の処理方法
として圧延処理後のスラブを光輝焼鈍後、更に表面のエ
ッチング処理を行ったものを基板として用いた図１の構
成を有する光起電力素子を作製した。

【０１１８】まず、基板の作製から行った。

【０１１９】冷間圧延処理の終わったスラブを光輝焼鈍
した後、スキンパス圧延処理を行い表面を仕上げた第１
−１表に示す厚さ０．１５ｍｍ、５０×５０ｍｍ² のＳ
ＵＳ板（不図示）に対し、第１−１表に示すように室温
を温度制御されているフッ硝酸（モル比ＨＦ：ＨＮＯ
₃ ：Ｈ₂ Ｏ＝１：３：１５）から成る酸を用いてエッチ
ング処理を行った。

【０１２０】酸処理を行った基板の一部は評価用に残し
（サンプル実１−１）、その他の基板はスパッタリング
装置により反射層の形成を行った。

【０１２１】まず、図５に示すＤＣマグネトロンスパッ
タリング装置を用いてＡｌ光反射層を形成した。図５の
ヒーター５０３にこの酸処理されたＳＵＳ４３０ＢＡ板
５０２を密着させ、油拡散ポンプが接続された排気口か
ら堆積室５０１を真空排気した。圧力が１×１０^-6Ｔｏ
ｒｒになったところでバルブ５１４を開け、マスフロー
コントローラー５１６を調整してＡｒガスを５０ｓｃｃ
ｍ導入し、圧力が７ｍＴｏｒｒになるようにコンダクタ
ンスバルブ５１３で調節した。トロイダルコイルに６か
ら−３８０ＶのＤＣ電力をＡｌターゲット５０４に印加
し、Ａｒプラズマを生起した。

【０１２２】ターゲットシャッター５０７を開けてステ
ンレス板表面上に層厚０．０５μｍのＡｌの光反射層を
形成したところでシャッターを閉じ、プラズマを消滅さ
せ、Ａｌ反射層の作製を終えた。

【０１２３】次に反射層と同様の形成方法でＺｎＯ薄膜
層を形成した。堆積室にＡｒガスを４０ｓｃｃｍ導入
し、基板温度を２００℃、圧力５ｍＴｏｒｒとし、スパ
ッタ電源５１０から−５００ＶのＤＣ電力をＺｎＯター
ゲット５０８に印加し、Ａｒプラズマを生起した。

【０１２４】ターゲットシャッター５１１を開け、反射
層表面上に層厚１．０μｍのＺｎＯ薄膜層を形成したと
ころでシャッターを閉じ、プラズマを消滅させた。

【０１２５】透明導電層を作成した段階で基板の一部は
評価用に残し（サンプル実１−２）、その他の基板はＣ
ＶＤ装置により半導体層の形成を行った。

【０１２６】次にＺｎＯ薄膜層上にｎ層、ｉ層、ｐ層を
図６に示す多室分離型の堆積装置で順次形成した。ａ−
Ｓｉからなるｎ層及びμｃ−Ｓｉからなるｐ層はＲＦＰ
ＣＶＤ法で形成し、ａ−Ｓｉからなるｉ層はＲＦＰＣＶ
Ｄ法及びＭＷＰＣＶＤ法で形成した。作製手順は、以下
の様にして行った。

【０１２７】まず、全ての搬送系及び堆積室を１０^-6Ｔ
ｏｒｒ台に真空引きした。基板ホルダー６９０に基板を
セットしロードロック室６０１に入れた。ロードロック
室を不図示のメカニカルブースターポンプ／ロータリー
ポンプで１０^-3Ｔｏｒｒ台の真空度まで真空引きし、タ
ーボ分子ポンプに切り替えて１０^-6Ｔｏｒｒ台まで真空
引きした。ゲートバルブ６０６を開け、基板ホルダー６
９０をｎ型層搬送室６０２に搬送した。

【０１２８】ゲートバルブ６０６を閉じる。基板加熱用
ヒーター６１０下に基板を移動させ、水素ガスを流し、
成膜時の圧力とほぼ同じ圧力にし、基板加熱用ヒーター
６１０で第１−１表に示す温度に加熱し安定化させた。
マスフローコントロラー６３６〜６３９、ストップバル
ブ６３０〜６３４、６４１〜６４４でｎ型層堆積用の第
１−１表に示す原料ガスを堆積室に供給した。ＲＦ導入
用カップ６２０へＲＦ電源６２２から第１−１表に示す
ＲＦ電力を投入した。所望の堆積時間堆積して第１−１
表に示す層厚のｎ型層を堆積した。ｎ型層堆積用の原料
ガスの供給を停止して、ターボ分子ポンプで１０^-6Ｔｏ
ｒｒ台の真空度まで排気した。基板加熱用ヒーター６１
０を上に上げゲートバルブ６０７を開け、基板ホルダー
をＭＷ−ｉまたはＲＦ−ｉ搬送室６０３に移動した。ゲ
ートバルブ６０７を閉じた。基板加熱用ヒーター６１１
の下に基板を搬送して、基板加熱用ヒーター６１１を下
げて基板を第１−１表に示す基板温度に加熱し、安定化
させた。ＲＦ−ｉ層を堆積した。ＲＦ−ｉ層は、堆積室
６１８にＭＷ−ｉまたはＲＦ−ｉ層堆積用ガス供給設備
（ガス供給管６４９、ストップバルブ６５０〜６５５、
６６１〜６６５、マスフローコントローラー６５６〜６
６０）からＲＦ−ｉ層堆積用の第１−１表に示す原料ガ
スを供給した。ＲＦ−ｉ層堆積用の第１−１表に示す真
空度になる様に排気ポンプで調節した。バイアス印加用
電極６２８に不図示のＲＦ電源から所望のＲＦ電力を導
入し、ＲＦプラズマＣＶＤ法によりＲＦ−ｉ層を第１−
１表に示す層厚で前記ｎ型層上に堆積した。原料ガスの
供給を停止し、堆積室内をターボ分子ポンプで１０^-6Ｔ
ｏｒｒ台に排気した。同時に基板温度をＭＷ−ｉ層の堆
積に適した第１−１表に示す温度に設定し保持した。Ｍ
Ｗ−ｉ層の堆積に適した第１−１表に示す原料ガスをＭ
Ｗ−ｉまたはＲＦ−ｉ層堆積用ガス供給設備から堆積室
６１８へ供給した。不図示の拡散ポンプ等の排気装置に
よって、堆積室内の真空度を第１−１表に示す真空度に
保持した。不図示のＭＷ電源から第１−１表に示すＭＷ
電力を堆積室６１８へ導入した。同時に不図示のＲＦ電
源からバイアス電極６２８へ第１−１表に示すバイアス
電力を導入した。シャッター６２７を開け基板上に本発
明のマイクロ波プラズマＣＶＤ法でＭＷ−ｉ層を堆積し
た。その後ＭＷ−ｉ層の堆積に適した第１−１表に示す
原料ガスをＭＷ−ｉまたはＲＦ−ｉ層堆積用ガス供給設
備から堆積室６１８へ供給し所定の層厚のＭＷ−ｉ層を
形成した後シャッターを閉じＭＷ電力等を停止し原料ガ
スの供給を停止した。堆積室６１８内を、ターボ分子ポ
ンプで１０^-6Ｔｏｒｒ台に排気した。前記ＲＦ−ｉ層の
堆積と同様にして、ＭＷ−ｉ層上にＲＦ−ｉ層を第１−
１表に示す条件で堆積した。ＲＦ−ｉ層の堆積後も１０
^-6Ｔｏｒｒ台に堆積室内を排気した。基板加熱用ヒータ
ー６１１を基板から離し、ゲートバルブ６０８を開けて
基板ホルダー６９０をｐ型層搬送室６０４に移動させ
る。ゲートバルブ６０８を閉じ、基板加熱用ヒーター６
１２下に基板を移動させて、基板温度を第１−１表に示
す基板温度に設定し、安定化させる。ｐ型層堆積用ガス
供給設備（ストップバルブ６７０〜６７４、６８１〜６
８４、マスフローコントローラー６７６〜６７９）から
ｐ型層堆積用ガスを堆積室６１９に供給した。不図示の
排気ポンプで堆積室内の真空度を第１−１表に示す真空
度になる様に調節した。ＲＦ導入用カップ６２１にＲＦ
電源６２３から第１−１表に示す電力を導入し、ＲＦプ
ラズマＣＶＤ法によりｐ型層を第１−１表に示す層厚に
堆積した。以上の様にしてｐｉｎ構造が基板上に形成さ
れるものである。

【０１２９】次に、ガスの流入を止め、５分間、Ｈ₂ ガ
スを流し続けた後、Ｈ₂ ガスの流入も止め、堆積室内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し、
基板をアンロード室６０５に移動した。基板を十分冷却
した後、取り出した。

【０１３０】次に、ｐ層上に、透明電極として、第１−
１表に示すＩＴＯを抵抗加熱真空蒸着法で真空蒸着し
た。そして次に透明電極上に櫛形の穴が開いたマスクを
乗せ。第１−１表に示すようにＣｒ／Ａｇ／Ｃｒからな
る櫛形の集電電極を電子ビーム真空蒸着法で真空蒸着し
た。以上で図１の構成を有する光起電力素子の作製を終
えた。この光起電力素子を（素実７−１）と呼ぶことに
する。

【０１３１】

【表１】

【０１３２】〈比較例１−１〉ＳＵＳ板の処理を行う際
に、加えて砥石研磨およびバフ研磨仕上げを行った以外
は実施例１と同じ条件でサンプル（サンプル比１−
１）、（サンプル比１−４）及び光起電力素子（素比１
−１）を作製した。

【０１３３】〈比較例１−２〉ＳＵＳ板の処理を行う際
に、加えて砥石研磨、バフ研磨および電界研磨仕上げを
行った以外は実施例と１の同じ条件でサンプル（サンプ
ル比１−２）、（サンプル比１−５）及び光起電力素子
（素比１−２）を作製した。

【０１３４】〈比較例１−３〉ＳＵＳ板の処理を行う際
に、光起焼鈍後機械的に荒らしたロールで圧延し表面を
テクスチャー処理した以外は実施例１と同じ条件でサン
プル（サンプル比１−３）、（サンプル比１−６）及び
光起電力素子（素比１−３）を作製した。

【０１３５】実施例１及び比較例１−１、比較例１−
２、比較例１−３で表面処理まで行った基板（サンプル
実１−１）、（サンプル比１−１）、（サンプル比１−
２）、（サンプル比１−３）については、それぞれ電子
顕微鏡（ＳＥＭ）による表面形状観察を行なった。

【０１３６】その結果を第１−２表に示す。

【０１３７】（サンプル実１−１）では表面に一定方向
の線状凹凸が認められたものの、（サンプル比１−
１）、（サンプル比１−２）では表面はほぼ平坦で線状
凹凸はなく、（サンプル比１−３）では表面全体が凹凸
のテクスチャー構造となっており線状凹凸は認められな
かった。

【０１３８】また、実施例１及び比較例１−１、比較例
１−２、比較例１−３で透明導電層まで作成した基板、
（サンプル実１−２）、（サンプル比１−４）、（サン
プル比１−５）、（サンプル比１−６）については、そ
れぞれＺｎＯ結晶粒径を調べた。また、積分球を備えた
分光光度計（ＨＩＴＡＣＨＩ社製Ｕ４０００）を用い
てそれぞれのサンプルについて全反射率（正反射率と拡
散反射率の和）及び拡散反射率を求めた。

【０１３９】その結果を第１−３表に示す。数値は、サ
ンプル実１−２について規格化されている。

【０１４０】（サンプル実１−２）では第１−３表のよ
うに透明導電層を形成するＺｎＯの結晶粒径が大きく、
全反射率／拡散反射率、共に優れているのに対し、（サ
ンプル比１−４）、（サンプル比１−５）では結晶粒径
が小さく拡散反射率が低く、（サンプル比１−６）にお
いては拡散反射率が高いものの全反射率が若干低いもの
となった。

【０１４１】実施例１及び比較例１−１、比較例１−
２、比較例１−３で作成した光起電力素子、（素実１−
１）及び（素比１−１）、（素比１−２）、（素比１−
３）については、それぞれ５個づつ作製し、全ての光起
電力素子について更に２５個づつサブセルに分けた後、
暗所で−１．０Ｖの逆バイアス電圧をかけた状態でシャ
ント抵抗を測定した。シャント抵抗の基準値を３．０×
１０⁴ Ωｃｍ² とし、歩留りを調べた。更に続いて、密
着性試験、初期光電変換効率（光起電力／入射光電力）
光劣化、光劣化、高温高湿度逆バイアス（ＨＨＲＢ）劣
化、及び温湿度劣化の測定を行なった。

【０１４２】◇密着性試験については、作成された光起
電力素子に格子状に１ｍｍ間隔で１０本づつの切り傷を
つけ、１００個のます目をつける。セロハン粘着テープ
をはりつけ、十分に付着した後に瞬間的に引きはがし、
はがれた部分の面積で評価を行なった。

【０１４３】◇初期光電変換効率の測定は、作製した光
起電力素子、ＡＭ−１．５（１００ｍＷ／ｃｍ² ）光照
射下に設置して、Ｖ−Ｉ特性を測定することにより得ら
れる。

【０１４４】◇光劣化の測定は、予め初期光電変換効率
を測定しておいた光起電力素子を、湿度５０％、温度２
５℃の環境に設置し、ＡＭ−１．５光を５００時間照射
後の、ＡＭ１．５光照射下での光電変換効率の低下率
（光劣化試験後の光電変換効率／初期光電変換効率）に
より行った。

【０１４５】◇高温高湿度逆バイアス（ＨＨＲＢ）劣化
の測定は、予め初期光電変換効率を測定しておいた光起
電力素子を温度８０℃、湿度８０％の暗所に設置し光起
電力素子に逆バイアスを０．８Ｖ印加し１００時間保
持、その後のＡＭ１．５光照射下での光電変換効率の低
下率（ＨＨＲＢ劣化試験後の光電変換効率／初期光電変
換効率）により行った。

【０１４６】◇温湿度サイクル劣化の測定は、予め初期
光電変換効率を測定しておいた光起電力素子を温度８５
℃、湿度８５％の暗所に設置し３時間保持、その後約７
０分間かけて温度−４０℃まで下げ３０分間保持、再び
７０分間かけて温度８５℃、湿度８５％まで戻す、この
サイクルを２０回繰り返した後の、ＡＭ１．５光照射下
での光電変換効率の低下率（温湿度サイクル劣化試験後
の光電変換効率／初期光電変換効率）により行った。

【０１４７】これらの結果を第１−４表に示す。数値は
素実１−１について規格化されている。

【０１４８】測定の結果、（素実１−１）に対して（素
比１−１）、（素比１−２）は歩留り及び密着性におい
て低い値となった。また各劣化試験後の光電変換効率も
劣っているが、これらの差は主に密着性に起因するシリ
ーズ抵抗の増大によるＦＦの低下が原因である。（素実
１−１）に対して（素比１−３）は、初期光電変換効
率、及び各劣化後の光電変換効率が全て低い値となっ
た。初期光電変換効率については、基板表面の凹凸が大
きく半導体層部分に欠陥が生じシャント抵抗が減少した
ことによるＦＦの低下およびＶｏｃの低下が原因であ
る。

【０１４９】

【表２】

【０１５０】

【表３】

【０１５１】以上のように本発明の光起電力素子（素実
１−１）は、従来の光起電力素子（素比１−１）、（素
比１−２）、（素比１−３）よりも優れた特性を有する
ことが分かった。

【０１５２】《実施例２》（Ｒａ（Ｘ）、Ｒａ（Ｙ）およびＲａ（Ｘ）／Ｒａ
（Ｙ）の最適値）ＳＵＳ板の処理方法として圧延処理後
のスラブを焼鈍、酸洗、研磨、表面のエッチング処理を
行った第２−１表に示す厚さ０．２０ｍｍ、５０×５０
ｍｍ² の基板（不図示）上に図１の構成（ただし裏面金
属反射層を除く）を有する光起電力素子を作製した。

【０１５３】まず、基板の作製から行った。

【０１５４】冷間圧延処理の終わったスラブを第２−１
表に示すように光起焼鈍、または焼鈍・酸洗、スキンバ
ス圧延の有無、更にその後の第２−１表に示すような機
械研磨、もしくは電界研磨を行った。その後、第２−１
表に示す条件で以下の表面エッチング処理を行った。

【０１５５】実図５に示すスパッタリング装置を用いて
基板表面のエッチング処理を行った。まず図５のヒータ
ー５０３にこの基板５０２を密着させ基板温度がＲＴ〜
２００℃となるように設定した。次に排気口から処理室
５０１を真空排気し、圧力が１×１０^-6Ｔｏｒｒになっ
たところでバルブ５１４を開け、マスフローコントロー
ラー５１６を調整してＡｒガスを５０ｓｃｃｍ導入し、
圧力が６ｍＴｏｒｒになるようにコンダクタンスバルブ
５１３で調節した。スパッタ電源５０６から１００〜６
００ＷのＲＦ電力を基板に印加し、Ａｒプラズマを生起
した。５〜１０分間Ａｒプラズマを維持した後、プラズ
マを消滅させ、エッチング処理を終えた。

【０１５６】これらの処理を行った基板については一部
を評価用に残し、その他の基板については実施例１と同
様に第２−１表に示す条件で半導体層の形成を行った。

【０１５７】その後、基板はＣＶＤ装置により第２−１
表に示す条件でｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、
集電電極を形成し光起電力素子を作製した（実−２）。

【０１５８】

【表４】

【０１５９】実施例１と同様に表面処理まで行った基板
については表面形状観察を行い、触針式表粗さ測定器
（ＴＥＮＣＯＲ社アルファステップ）を用いて、線状凹
凸のある基板について、線状凹凸に平行な方向の粗さＲ
ａ（Ｘ）および線状凹凸に垂直な方向の粗さＲａ（Ｙ）
を調べた。スキヤンする長さＬは４００μｍで、１μｍ
あたり５データ測定した。

【０１６０】その結果、Ｒａ（Ｘ）は５〜３５０ｎｍ、
Ｒａ（Ｙ）は８〜６５０ｎｍの範囲であった。

【０１６１】光起電力素子については、各条件の基板に
ついてそれぞれ作製し、更に２５個づつのサブセルに分
けた後、歩留りを調べ、更に密着性試験、高温高湿度逆
バイアス（ＨＨＲＢ）劣化、及び温湿度劣化の各試験を
行った。

【０１６２】まず歩留り評価の結果を図８−ａに示す。

【０１６３】図中、Ｒａ（Ｘ）＝３０ｎｍ、Ｒａ（Ｙ）
＝５０ｎｍ、Ｒａ（Ｘ）／Ｒａ（Ｙ）＝０．６の素子を
基準として○とし、歩留りがより優れている素子につい
ては◎、劣っている素子については△、より劣っている
素子については●とした。

【０１６４】この結果より、Ｒａ（Ｘ）＝１５〜３００
ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、かつＲａ
（Ｘ）／Ｒａ（Ｙ）≦０．８である基板を用いた場合に
は良好な歩留りを持つ優れた光起電力素子が得られ、特
にＲａ（Ｘ）＝２５〜１５０ｎｍ、かつＲａ（Ｙ）＝６
０〜３００μｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８
である基板を用いた場合においてはさらに優れた光起電
力素子が得られた。

【０１６５】一方、Ｒａ（Ｘ）＞３００ｎｍである基
板、またはＲａ（Ｘ）＞６００ｎｍである基板、さらに
またはＲａ（Ｙ）＞２０ｎｍかつＲａ（Ｘ）／Ｒａ
（Ｙ）＞０．８である基板を用いた光起電力素子では、
基板の大きな凹凸が原因となるシャント抵抗の低下によ
り歩留りが低下した。

【０１６６】また、３００ｎｍ≧Ｒａ（Ｘ）かつ２０ｎ
ｍ＞Ｒａ（Ｙ）である基板、または１５ｎｍ＞Ｒａ
（Ｘ）かつ６００ｎｍ≧Ｒａ（Ｙ）である基板を用いた
光起電力素子では、はがれが原因となり歩留りが低下し
た。

【０１６７】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性評価の結果
を図８−ｂに示す。

【０１６８】図中、Ｒａ（Ｘ）＝３０ｎｍ、Ｒａ（Ｙ）
＝５０ｎｍ、Ｒａ（Ｘ）／Ｒａ（Ｙ）＝０．６の素子を
基準として○とし、耐久性がより優れている素子につい
ては◎、劣っている素子については△、より劣っている
素子については●とした。

【０１６９】この結果より、Ｒａ（Ｘ）＝１５〜３００
ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、かつＲａ
（Ｘ）／Ｒａ（Ｙ）≦０．８である基板を用いた場合に
は良好な耐久性を持つ優れた光起電力素子が得られ、特
にＲａ（Ｘ）＝２５〜１５０ｎｍ、かつＲａ（Ｙ）＝６
０〜３００ｎｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８
である基板を用いた場合においてはさらに優れた光起電
力素子が得られた。

【０１７０】一方、Ｒａ（Ｘ）＞３００ｎｍである基
板、またはＲａ（Ｘ）＞６００ｎｍである基板、さらに
またはＲａ（Ｙ）＞２０ｎｍかつＲａ（Ｘ）／Ｒａ
（Ｙ）＞０．８である基板を用いた光起電力素子では、
耐久性評価後開放電圧（Ｖ_oc）の低下による素子特性の
劣化が見られた。

【０１７１】また、３００ｎｍ≧Ｒａ（Ｘ）かつ２０ｎ
ｍ＞Ｒａ（Ｙ）である基板、または１５ｎｍ＞Ｒａ
（Ｘ）かつ６００ｎｍ≧Ｒａ（Ｙ）である基板を用いた
光起電力素子では、耐久性評価中にはがれが原因となる
シリーズ抵抗の増大により素子特性は大きく劣化した。

【０１７２】以上のように本発明の、Ｒａ（Ｘ）＝１５
〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、か
つＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８である線状凹凸を有
する基板を用いた光起電力素子は優れた特性を有するこ
とが分かった。

【０１７３】《実施例３》（裏面金属反射層ＡｌＳｉ及び透明導電層ＺｎＯを有す
る場合）実施例２と同様に、ＳＵＳ板の処理方法として
圧延処理後のスラブを焼鈍、酸洗、研磨、表面のエッチ
ング処理を行った第２−１表に示す厚さ０．１５ｍｍ、
５０×５０ｍｍ² の基板（不図示）上に図１の構成を有
する光起電力素子を作製した。

【０１７４】実施例２と同様に、基板の作製は冷間圧延
処理の終わったスラブを、第３−１表に示すように光輝
焼鈍、または焼鈍・酸洗、スキンパス圧延の有無による
処理を行い、更にその後の第３−１表に示すような機械
研磨、もしくは電界研磨を行った。その後、第３−１表
に示す条件でスパッタリング装置を用いて基板表面のエ
ッチング処理を行った。

【０１７５】エッチング処理を行った基板の一部は評価
用に残し、その他の基板については実施例１と同様に第
３−１表に示す条件でＡｌＳｉ反射層の形成を行った。

【０１７６】その後、実施例１と同様に、第３−１表に
示す条件でＺｎＯ透明電極層を形成し、基板の一部は評
価用に残し、その他の基板はＣＶＤ装置により第３−１
表に示す条件でｐｉｎ型半導体層、Ｉｎ₂ Ｏ₃ 透明電
極、集電電極を形成し光起電力素子を作成した。

【０１７７】

【表５】

【０１７８】実施例２と同様に表面処理まで行った基板
については表面形状観察を行い、触針式表粗さ測定器を
用いて、スジ状凹凸のある基板について、スジ状凹凸に
平行な方向の粗さＲａ（Ｘ）およびスジ状凹凸に垂直な
方向の粗さＲａ（Ｙ）を調べた。

【０１７９】その結果、Ｒａ（Ｘ）は５〜３５０ｎｍ、
Ｒａ（Ｙ）は８〜６５０ｎｍの範囲であった。

【０１８０】また実施例１と同様に透明導電層まで作成
した基板については、それぞれ表面形状観察を行い、Ｚ
ｎＯ結晶粒径を調べ全反射率及び乱反射率を求めた。

【０１８１】その結果、結晶粒径についてはＲａ（Ｘ）
が１５ｎｍ以上でありかつＲａ（Ｙ）が２０ｎｍ以上で
あれば良好な大きさに成長することがわかった。一方全
反射率及び乱反射率は、おもにＲａ（Ｘ）＞３００ｎ
ｍ、またはＲａ（Ｘ）＞６００ｎｍ、さらにまたはＲａ
（Ｙ）＞２０ｎｍかつＲａ（Ｘ）／Ｒａ（Ｙ）＞０．８
であるとき全反射率が低下し、乱反射率もその影響を受
けて低下した。また、おもに３００ｎｍ≧Ｒａ（Ｘ）か
つ２００ｎｍ＞Ｒａ（Ｙ）、または１５ｎｍ＞Ｒａ
（Ｘ）かつ６００ｎｍ≧Ｒａ（Ｙ）であるときは、全反
射率は良好であるものの乱反射率が低下するのに対し、
Ｒａ（Ｘ）＝１５〜３００ｎｍ、かつＲａ（Ｙ）＝２０
〜６００ｎｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８で
ある基板を用いた場合には良好な耐久性を持つ優れた光
起電力素子が得られ、特にＲａ（Ｘ）＝２５〜１５０ｎ
ｍ、かつＲａ（Ｙ）＝６０〜３００ｎｍ、かつＲａ
（Ｘ）／Ｒａ（Ｙ）≦０．８であるとき、全反射率／乱
反射率共に優れていることがわかった。

【０１８２】光起電力素子については、各条件の基板に
ついてそれぞれ作製し、更に２５個づつのサブセルに分
けた後、歩留りを調べ、更に密着性試験、高温高湿度逆
バイアス（ＨＨＲＢ）劣化、及び温湿度劣化の各試験を
行った。

【０１８３】まず歩留り評価の結果を図９−ａに示す。

【０１８４】図中、良好な歩留りが得られたＲａ（Ｘ）
＝３０ｎｍ、Ｒａ（Ｙ）＝５０ｎｍ、Ｒａ（Ｘ）／Ｒａ
（Ｙ）＝０．６の素子を基準として○とし、歩留りがよ
り優れている素子については◎、劣っている素子につい
ては△、より劣っている素子については●とした。

【０１８５】この結果より、Ｒａ（Ｘ）＝１５〜３００
ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、かつＲａ
（Ｘ）／Ｒａ（Ｙ）≦０．８である基板を用いた場合に
は良好な歩留りで優れた光起電力素子が得られ、特にＲ
ａ（Ｘ）＝２５〜１５０ｎｍ、かつＲａ（Ｙ）＝６０〜
３００ｎｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８であ
る基板を用いた場合においてはさらに優れた光起電力素
子が得られた。

【０１８６】一方、Ｒａ（Ｘ）＞３００ｎｍである基
板、またはＲａ（Ｘ）＞６００ｎｍである基板、さらに
またはＲａ（Ｙ）＞２０ｎｍかつＲａ（Ｘ）／Ｒａ
（Ｙ）＞０．８である基板を用いた光起電力素子では、
基板の大きな凹凸が原因となるシャント抵抗の低下によ
り歩留りが低下した。

【０１８７】また、３００ｎｍ≧Ｒａ（Ｘ）かつ２０ｎ
ｍ＞Ｒａ（Ｙ）である基板、または１５ｎｍ＞Ｒａ
（Ｘ）かつ６００ｎｍ≧Ｒａ（Ｙ）である基板を用いた
光起電力素子では、はがれが原因となり歩留りが低下し
た。

【０１８８】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性評価の結果
を図９−ｂに示す。

【０１８９】図中、良好な耐久性が得られたＲａ（Ｘ）
＝３０ｎｍ、Ｒａ（Ｙ）＝５０ｎｍ、Ｒａ（Ｘ）／Ｒａ
（Ｙ）＝０．６の素子を基準として○とし、耐久性がよ
り優れている素子については◎、劣っている素子につい
ては△、より劣っている素子については●とした。

【０１９０】この結果より、Ｒａ（Ｘ）＝１５〜３００
ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、かつＲａ
（Ｘ）／Ｒａ（Ｙ）≦０．８である基板を用いた光起電
力素子においては良好な耐久性が得られたものの、Ｒａ
（Ｘ）＞３００ｎｍである基板、またはＲａ（Ｘ）＞６
００ｎｍである基板、さらにまたはＲａ（Ｙ）＞２０ｎ
ｍかつＲａ（Ｘ）／Ｒａ（Ｙ）＞０．８である基板を用
いた光起電力素子では、耐久性評価開放電圧（Ｖ_oc）の
低下による素子特性の劣化が見られた。

【０１９１】また、３００ｎｍ≧Ｒａ（Ｘ）かつ２０ｎ
ｍ＞Ｒａ（Ｙ）である基板、または１５ｎｍ＞Ｒａ
（Ｘ）かつ６００ｎｍ≧Ｒａ（Ｙ）である基板を用いた
光起電力素子では、耐久性評価中にはがれが原因となる
シリーズ抵抗の増大により素子特性は大きく劣化した。

【０１９２】以上のように本発明の、Ｒａ（Ｘ）＝１５
〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、か
つＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８である線状凹凸を有
する基板を用いた光起電力素子は優れた特性を有するこ
とが分かった。

【０１９３】《実施例４》（基板をアニールし、裏面金属反射層としてＡｌＴｉを
有する場合）実施例２と同様に、ＳＵＳ板の処理方法と
して圧延処理後のスラブを焼鈍、酸洗し、表面のアニー
ル処理を行った第４−１表に示す厚さ０．１３ｍｍ、５
０×５０ｍｍ² の基板（不図示）上に図１の構成を有す
る光起電力素子を作製した。

【０１９４】冷間圧延処理の終わったスラブに第４−１
表に示すような焼鈍・酸洗処理を行った。その後、第４
−１表に示す条件で表面のアニール処理を行った。

【０１９５】アニールについては不図示のアニール装置
を用いて、上記の処理を行ったフェライト系ＳＵＳを第
４−１表に示す条件まで温度を上昇させ、その後徐冷し
た。

【０１９６】アニール処理を行った基板の一部は評価用
に残し、その他の基板については実施例３と同様に第４
−１表に示す条件でＡｌＴｉ反射層の形成を行った。

【０１９７】その後、実施例３と同様に、第４−１表に
示す条件でＺｎＯ透明電極層を形成し、基板の一部は評
価用に残し、その他の基板はＣＶＤ装置により第４−１
表に示す条件でｐｉｎ型半導体層、Ｉｎ₂ Ｏ₃ 透明電
極、集電電極を形成し光起電力素子を作成した。

【０１９８】

【表６】

【０１９９】実施例３と同様に表面処理まで行った基板
については表面形状観察を行い、触針式表粗さ測定器を
用いて、線状凹凸のある基板について、線状凹凸に平行
な方向の粗さＲａ（Ｘ）、線状凹凸に垂直な方向の粗さ
Ｒａ（Ｙ）を調べた。

【０２００】その結果、Ｒａ（Ｘ）は５〜３５０ｎｍ、
Ｒａ（Ｙ）は８〜６５０ｎｍの範囲であった。この基板
の中から実施例３で優れた結果の得られたＲａ（Ｘ）＝
１５〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎ
ｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８の範囲内にあ
る基板を選び出してスジ状凹凸のピッチｄを調べた。そ
の結果、ピッチｄは０．２〜３０μｍの範囲であった。

【０２０１】上記の範囲（０．２≦ピッチｄ≦３０μ
ｍ）にある基板については実施例３と同様に透明導電層
まで作成した後にそれぞれ全反射率及び拡散反射率を求
めた。反射率の結果をピッチｄが５．０μｍであるもの
を１とした相対比較（相対評価）で第４−２表に示す。

【０２０２】その結果、全反射率及び拡散反射率は、ピ
ッチｄが０．５〜２０μｍの範囲にある時は全反射率、
拡散反射率共に高いものが得られたが、ピッチｄが０．
５μｍより小さい時は全反射率が低下しそれに加えて乱
反射率も少し低下した。また、ピッチｄが２０μｍより
大きい時は全反射率は大きいものの拡散反射率が非常に
低く鏡面に近い結果となった。

【０２０３】実施例３と同様に光起電力素子について
は、ピッチｄが０．２〜３０μｍの範囲の基板について
それぞれ作製し、更に２５個づつのサブセルに分けた
後、歩留りを調べ、更に密着性試験、高温高湿度逆バイ
アス（ＨＨＲＢ）劣化、及び温湿度劣化の各試験を行い
それぞれの試験後に光起電力素子の特性を測定した。

【０２０４】まず歩留りの相対評価結果を第４−３表に
示す。

【０２０５】この結果より、ピッチｄが０．５〜２０μ
ｍの範囲にある時は良好な歩留りが得られたものの、ピ
ッチｄが０．５μｍより小さい時は開放電圧（Ｖ_oc）お
よびＦＦが減少し、結果として歩留りが低下した。また
ピッチｄが２０μｍより大きい場合には、はがれによる
歩留りの低下がみられた。

【０２０６】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性の相対評価
結果を図４−４に示す。

【０２０７】この結果より、ピッチｄが０．５〜２０μ
ｍの範囲にある時は高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験後あるいは温湿度劣化試験後にも良好な特性が
得られたものの、ピッチｄが０．５μｍより小さい場合
には各試験後開放電圧（Ｖ_oc）およびＦＦが低下し、ピ
ッチｄが２０μｍより大きい場合には、はがれによるシ
リーズ抵抗の増大が原因と見られるＦＦの低下により特
性が低下した。

【０２０８】

【表７】

【０２０９】以上のように本発明の、Ｒａ（Ｘ）＝１５
〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、か
つＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８、かつ０．５μｍ≦
ピッチｄ≦２０μｍである線状凹凸を有する基板を用い
た光起電力素子は優れた特性を有することが分かった。

【０２１０】《実施例５》（第２の線状の凹凸の長さの最適値）実施例４と同様
に、ＳＵＳ板の処理方法として圧延処理後のスラブを焼
鈍、酸洗し、表面のアニール処理を行った第５−１表に
示す厚さ０．１３ｍｍ、５０×５０ｍｍ² の基板（不図
示）上に図１の構成を有する光起電力素子を作製した。

【０２１１】まず、基板の作製から行った。

【０２１２】冷間圧延処理の終わったスラブに第５−１
表に示すような焼鈍・酸洗処理を行った。その後、第５
−１表に示す条件で表面のアニール処理を行った。

【０２１３】その後、実施例４と同様に、第５−１表に
示す条件で反射層およびＺｎＯ透明電極層を形成し、基
板の一部は評価用に残し、その他の基板はＣＶＤ装置に
より第５−１表に示す条件でｐｉｎ型半導体層、Ｉｎ₂
Ｏ₃ 透明電極、集電電極を形成し光起電力素子を作成し
た。

【０２１４】

【表８】

【０２１５】実施例４と同様に表面処理まで行った基板
については触針式表粗さ測定器を用いて、スジ状凹凸の
ある基板について、線状凹凸に平行な方向の粗さＲａ
（Ｘ）、線状凹凸に垂直な方向の粗さＲａ（Ｙ）を調べ
た。

【０２１６】その結果、Ｒａ（Ｘ）は４〜４００ｎｍ、
Ｒａ（Ｙ）は７〜７００ｎｍの範囲であった。この基板
の中から実施例３で優れた結果の得られたＲａ（Ｘ）＝
１５〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎ
ｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８の範囲内にあ
る基板を選び出して線状凹凸のピッチｄを調べた。その
結果、ピッチｄは０．２〜３０μｍの範囲であった。

【０２１７】さらにこの基板の中から実施例４で優れた
結果の得られた０．５≦ｄ≦２０μｍの範囲にある基板
を選び出して線状凹凸と垂直な方向の第２の線状凹凸に
ついてその長さｌを調べた。その結果、第２の線状凹凸
の長さｌは測定限界以下〜２μｍであった。

【０２１８】上記の範囲（測定限界以下≦ｌ≦２５μ
ｍ）にある基板については実施例４と同様に透明導電層
まで作成した後にそれぞれ全反射率及び拡散反射率を求
めた。反射率の結果をｌが５．０μｍであるものを１と
した相対比較（相対評価）で第５−２表に示す。

【０２１９】その結果、全反射率及び拡散反射率は、ｌ
が２０μｍ以下にある場合は全反射率、拡散反射率共に
高いものが得られたが、ｌ＞２０μｍである場合は全反
射率が低下しそれに加えて拡散反射率も少し低下する結
果となった。

【０２２０】実施例４と同様に光起電力素子について
は、ｌが２５μｍの範囲の基板についてそれぞれ作製
し、更に２５個づつのサブセルに分けた後、歩留りを調
べ、更に密着性試験、高温高湿度逆バイアス（ＨＨＲ
Ｂ）劣化、及び温湿度劣化の各試験を行いそれぞれの試
験後に光起電力素子の特性を測定した。

【０２２１】まず歩留りの相対評価結果を第５−３表に
示す。

【０２２２】この結果より、ｌが２０μｍ以下にある時
は良好な歩留りが得られたものの、ｌ＞２０μｍである
場合は開放電圧（Ｖ_oc）およびＦＦが減少し、結果とし
て歩留りが低下した。

【０２２３】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性の相対評価
結果を第５−４表に示す。

【０２２４】この結果より、ｌが２０μｍ以下の範囲に
ある時は高温高湿度逆バイアス（ＨＨＲＢ）劣化試験後
あるいは温湿度劣化試験後にも良好な特性が得られたも
のの、ｌ＞２０μｍである場合には各試験後開放電圧
（Ｖ_oc）およびＦＦが低下により特性が低下した。

【０２２５】

【表９】

【０２２６】以上のように本発明の、Ｒａ（Ｘ）＝１５
〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、か
つＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８、かつ０．５μｍ≦
ピッチｄ≦２０μｍである線状凹凸を有する基板におい
て線状凹凸と垂直方向の第２の線状凹凸の長さが２０μ
ｍ以下である基板を用いた光起電力素子は優れた特性を
有することが分かった。

【０２２７】《実施例６》（トリプルセルの場合）実施例５と同様に、ＳＵＳ板の
処理方法として圧延処理後のスラブを焼鈍、酸洗し表面
処理として、アニール処理を行った長さ１００ｍ、幅３
０ｃｍ、厚さ０．１３ｍｍの第６−１表に示す帯状ＳＵ
Ｓシートを用い、図７のロール・ツー・ロール法を用い
た堆積装置を使用して、図２のｐｉｎｐｉｎｐｉｎ型の
太陽電池を作製した。

【０２２８】まず、ＳＵＳシートは圧延装置により０．
１３ｍｍまで圧延し、酸洗まで処理を終えた後、不図示
の真空容器中の送りボビン（不図示）に巻き、一方の端
を接続した巻き取りボビンを回転させＳＵＳシートを送
り込みながらアニールを行った。

【０２２９】次に、アニールを行った基板については一
部を評価し、その後ロール・ツー・ロール法により第６
−１表に示す条件でＡｌＭｇ反射層およびＺｎＯ透明電
極層を形成し、基板の一部は評価用に残し、その他の基
板はロール・ツー・ロール法によるＣＶＤ装置により第
６−１表に示す条件で光起電力素子を作成した。

【０２３０】図７−ａはロール・ツー・ロール法を用い
た光起電力素子の連続形成装置の概略図である。この装
置は基板送り出し室７１０と、複数の堆積室７０１〜７
１３と、基板巻き取り室７３０を順次配置し、それらの
間を分離通路７１４で接続してなり、各堆積室には排気
口があり、内部を真空にすることができる。

【０２３１】帯状の基板７４０はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒーター７１８が内部に設置され、各堆積室で所定の
温度に加熱される。

【０２３２】図７−ｂは堆積室７０１〜７１３を上から
見た図で、各堆積室には原料ガスの入り口７１５と排気
口７１６があり、ＲＦ電極７１７あるいはマイクロ波ア
プリケーター７１８が取り付けられ、原料ガスの入り口
７１５には原料ガス供給装置（不図示）が接続されてい
る。各堆積室の排気口には油拡散ポンプ、メカニカルブ
ースターポンプなどの真空排気ポンプ（不図示）が接続
され、堆積室に接続された分離通路７１４には掃気ガス
を流入させる入り口７１９があり、図のような掃気ガス
を導入する。

【０２３３】ＭＷ−ｉ層の堆積室である堆積室７０３と
７０７にはバイアス電極７２０が配置されており、電源
としてＲＦ電源（不図示）が接続されている。基板送り
出し室には送り出しロール７２１と基板に適度の張力を
与え、常に水平に保つためのガイドローラー７２２があ
り、基板巻き取り室には巻き取りロール７２３とガイド
ローラー７２４がある。

【０２３４】まず、前記のＳＵＳ４３０ＢＡシートを送
り出しロール７２１に巻き付け（平均曲率半径３０ｃ
ｍ）、基板送り出し室７１０にセットし、各堆積室内を
通過させた後に基板の端を基板巻き取りロール７２３に
巻き付ける。装置全体を真空排気ポンプで真空排気し、
各堆積室のランプヒーターを点灯させ、各堆積室内の基
板温度が所定の温度になるように設定する。装置全体の
圧力が１ｍＴｏｒｒ以下になったら掃気ガスの入り口７
１９から図７−ａに示すような排気ガスを流入させ、基
板を図の矢印の方向に移動させながら、巻き取りロール
で巻き取っていく。各堆積室にそれぞれの原料ガスを流
入させる。この際、各堆積室に流入させる原料ガスが他
の堆積室に拡散しないように各分離通路に流入させるガ
スの流量、あるいは各堆積室の圧力を調整する。次にＲ
Ｆ電力、またはＭＷ電力およびＲＦバイアス電力を導入
してプラズマを生起し、第６−１表に示す条件で第３の
ｐｉｎ接合として堆積室７０１でｎ１層、堆積室７０
２、７０３、７０４でｉ１層、堆積室７０５でｐ１層を
堆積し、第２のｐｉｎ接合として堆積室７０６でｎ２
層、堆積室７０７、７０８、７０９でｉ２層、堆積室７
１０でｐ２層を堆積し、第１のｐｉｎ接合として堆積室
７１１でｎ３層、堆積室７１２でｉ３層、堆積室７１３
でｐ３層を堆積し３層のｐｉｎ接合からなる光起電力素
子を形成していった。

【０２３５】基板の巻き取り終わったところで、すべて
のＭＷ電源、ＲＦ電源、プラズマを消滅させ、原料ガ
ス、掃気ガスの流入を止めた。装置全体をリークし、巻
き取りロールを取りだした。

【０２３６】次に反応性スパッタリング装置を用いて第
６−１表に示す条件で透明電極２１３を３層のｐｉｎ接
合上に作成した。

【０２３７】次に、銅ワイヤーのまわりに銀クラッド層
と、ウレタン樹脂をバインダーとする炭素の層からなる
ワイヤーグリッドを透明電極２１３上に加熱融着により
形成し、集電電極とし、ロール状の太陽電池を２５０ｍ
ｍ×１００ｍｍの大きさに切断した。

【０２３８】以上でロール・ツー・ロール法を用いたｎ
ｉｐｎｉｐｎｉｐ型太陽電池の作製を終えた。

【０２３９】

【表１０】

【０２４０】実施例５と同様に表面処理まで行った基板
については触針式表面粗さ測定器を用いて、スジ状凹凸
のある基板について、線状凹凸に平行な方向の粗さＲａ
（Ｘ）、スジ状凹凸に垂直な方向のＲａ（Ｙ）を調べた
結果、Ｒａ（Ｘ）は３〜３５０ｎｍ、Ｒａ（Ｙ）は５〜
６５０ｎｍの範囲にあった。

【０２４１】この基板の中から実施例３で優れた結果の
得られたＲａ（Ｘ）＝１５〜３００ｎｍ、かつＲａ
（Ｙ）＝２０〜６００ｎｍ、かつＲａ（Ｘ）／Ｒａ
（Ｙ）≦０．８の範囲内にある基板を選び出して線状凹
凸のピッチｄを調べた。その結果、ピッチｄは０．２〜
３０μｍの範囲であった。

【０２４２】さらにこの基板の中から実施例４で優れた
結果の得られた０．５≦ｄ≦２０μｍの範囲にある基板
を選び出してスジ状凹凸と垂直な方向の第２の線状凹凸
についてその長さｌを調べた。その結果、第２のスジ状
凹凸の長さは２５μｍ以下であった。

【０２４３】上記の範囲（２５μｍ以下）にある基板に
ついては実施例４と同様に透明導電層まで作成した後に
それぞれ全反射率及び乱反射率を求めた。反射率の結果
をｌが５．０μｍであるものを１とした時の相対比較
（相対評価）で第６−２表に示す。

【０２４４】その結果、全反射率及び拡散反射率は、ｌ
が２０μｍ以下にある場合には全反射率、拡散反射率共
に高いものが得られたがｌ＞２０μｍである場合は全反
射率が低下しそれに加えて拡散反射率も少し低下する結
果となった。

【０２４５】実施例５と同様に光起電力素子について
は、ｌが２５μｍ以下の範囲の基板についてそれぞれ作
成し、さらに２５個づつのサブセルに分けた後、歩留り
を調べ、さらに密着性、高温高湿度逆バイアス（ＨＨＲ
Ｂ）劣化試験、及び温湿度劣化の各試験を行いそれぞれ
の試験後に光起電力素子の特性を測定した。

【０２４６】まず歩留りの相対評価結果を第６−３表に
示す。

【０２４７】この結果より、ｌが２０μｍ以下にある場
合には良好な歩留りが得られたものの、ｌ＞２０μｍで
ある場合は開放電圧（Ｖ_oc）およびＦＦが低下し結果と
して歩留りが低下した。

【０２４８】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性の相対評価
結果を図６−４に示す。

【０２４９】この結果より、ｌが２０μｍ以下の範囲に
ある場合には高温高湿度逆バイアス（ＨＨＲＢ）劣化試
験後あるいは温湿度劣化試験後にも良好な特性が得られ
たものの、ｌ＞２０μｍである場合には各試験後開放電
圧（Ｖ_oc）およびＦＦの低下により特性が低下した。

【０２５０】

【表１１】

【０２５１】以上の様に本発明の、Ｒａ（Ｘ）＝１５〜
３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎｍ、かつ
Ｒａ（Ｘ）／Ｒａ（Ｙ）≦０．８、かつ０．５μｍ≦ピ
ッチｄ≦２０μｍである線状凹凸を有する基板において
線状凹凸と垂直方向の第２の線状凹凸の長さｌが２０μ
ｍ以下である基板を用いた光起電力素子は優れた特性を
有する事がわかった。

【０２５２】《実施例７》（トリプルセル・基板をエッチングした場合）実施例１
と同様に、ＳＵＳ板の処理方法として圧延処理後のスラ
ブを光輝焼鈍し、スキンパス圧延を経た後、表面処理を
行った第７−１表に示す厚さ０．２０ｍｍ、５０×５０
ｍｍ² の基板（不図示）上に図１の構成を有する光起電
力素子を作製した。

【０２５３】まず、冷間圧延処理の終わったスラブに第
７−１表に示すような光輝焼鈍、スキンパス圧延処理を
行った。その後、不図示のドライエッチング装置を用い
ＣＣ１₄ 、Ｃｌ₂ ガスを用いて第７−１表に示す条件で
表面のエッチング処理を行った。エッチング処理を行っ
た基板の一部は評価用に残し（サンプル実７−１）、そ
の後、実施例５と同様に、第７−１表に示す条件で反射
層及びＺｎＯ透明電極層を形成し、その他の基板はＣＶ
Ｄ装置により第４−１表に示す条件でｐｉｎ型半導体
層、Ｉｎ₂ Ｏ₃ 透明電極、集電電極を形成し光起電力素
子を作成した。光起電力素子の一部はサンプル評価用に
残した（サンプル実７−２）、（素実７−１）。

【０２５４】

【表１２】

【０２５５】＜比較例７−１＞透明導電層としてＺｎＯ
透明電極層を形成する際、層厚を１０μｍ、基板温度を
４５０℃とした以外は実施例７と同じ条件でサンプル
（サンプル比７−１）、（サンプル比７−２）及び光起
電力素子（素比７−１）を作製した。

【０２５６】実施例７及び比較例７−１で表面処理まで
行った基板、（サンプル実７−１）、（サンプル比７−
１）について、また光起電力素子まで作成した基板（サ
ンプル実７−２）、（サンプル比７−２）については、
それぞれ電子顕微鏡（ＳＥＭ）による表面形状観察を行
った。

【０２５７】その結果を第７−２表に示す。

【０２５８】（サンプル実７−１）、（サンプル実７−
２）では共に線状凹凸がみられ、ＳＵＳ表面の形状が光
起電力素子表面にも反映されたことが確認できた。

【０２５９】一方、（サンプル比７−１）、ではＳＵＳ
表面に線状凹凸がみられたものの（サンプル比７−２）
で光起電力素子表面にはスジ状凹凸はみられずＺｎＯ結
晶粒界と思われる凹凸が存在した。

【０２６０】実施例１と同様に実施例７、比較例７−１
で作成した光起電力素子、（素実７−１）及び（素比７
−１）について、それぞれ５個づつ作製し、全ての光起
電力素子について更に２５個づつのサブセルに分けた
後、シャント抵抗を測定し歩留りを調べた。更に続い
て、密着性試験、初期光電変換効率、光劣化、高温高湿
度逆バイアス（ＨＨＲＢ）劣化、及び温湿度劣化の測定
を行った。

【０２６１】その結果を第７−３表に示す。

【０２６２】測定の結果、（素実７−１）に対して（素
比７−１）は歩留り及び密着性において低い値となっ
た。また各劣化試験後の光電変換効率も劣っているが、
これらの差は主に密着性に起因するシリーズ抵抗の増大
によるＦＦの低下が原因である。

【０２６３】

【表１３】

【０２６４】《実施例８》（多結晶セルの場合）実施例５と同様に、ＳＵＳ板の処
理方法として圧延処理後のスラブを光輝焼鈍し、スキン
パス圧延を経た後、表面処理を行った第８−１表に示す
厚さ０．２０ｍｍ、５０×５０ｍｍ² の基板（不図示）
上に図１の構成を有する光起電力素子を作製した。

【０２６５】まず、基板の作成から行った。

【０２６６】冷間圧延の終わったスラブに第８−１表に
示すような焼鈍・酸洗処理を行った。その後、第８−１
表に示す条件で表面のアニール処理を行った。

【０２６７】その後、実施例５と同様に、第８−１表に
示す条件で反射層およびＺｎＯ透明電極層を形成し、基
板の一部は評価用に残した。

【０２６８】次にＺｎＯ薄膜層上に多室分離型の堆積装
置（不図示）でａ−Ｓｉからなるｎ層及びμｃ−Ｓｉか
らなるｐ層、ｐｏｌｙ−Ｓｉからなるｉ層を順次形成し
た。

【０２６９】まず、実施例５と同様の装置でＺｎＯ薄膜
層上にａ−Ｓｉからなるｎ層を堆積した。次に、二重管
（不図示）を用いたＨＲＣＶＤ法による堆積装置（不図
示）を用いて、第８−１表に示す条件でｐｏｌｙ−Ｓｉ
からなるｉ層を堆積した。第８−１表に示す条件でｐｉ
ｎ型半導体層、Ｉｎ₂ Ｏ₃ 透明電極、集電電極を形成し
光起電力素子を作成した（実−８）。

【０２７０】その他の基板はＣＶＤ装置により第８−１
表に示す条件でｐｉｎ型半導体層、Ｉｎ₂ Ｏ₃ 透明電
極、集電電極を形成し光起電力素子を作成した。

【０２７１】

【表１４】

【０２７２】実施例５と同様に表面処理まで行った基板
については触針式表粗さ測定器を用いて、線状凹凸のあ
る基板について、線状凹凸に平行な方向の粗さＲａ
（Ｘ）、線状凹凸に垂直な方向の粗さＲａ（Ｙ）を調べ
た。

【０２７３】その結果、Ｒａ（Ｘ）は３〜３５０ｎｍ、
Ｒａ（Ｙ）は１２〜６３０ｎｍの範囲であった。この基
板の中から実施例３で優れた結果の得られたＲａ（Ｘ）
＝１５〜３００ｎｍ、かつＲａ（Ｙ）＝２０〜６００ｎ
ｍ、かつＲａ（Ｘ）／Ｒａ（Ｙ）≦０．８の範囲内にあ
る基板を選び出して線状凹凸のピッチｄを調べた。その
結果、ピッチｄは０．３〜２５μｍの範囲であった。

【０２７４】さらにこの基板の中から実施例４で優れた
結果の得られた０．５≦ｄ≦２０μｍの範囲にある基板
を選び出して線状凹凸と垂直な方向の第２の線状凹凸に
ついてその長さｌを調べた。その結果、第２の線状凹凸
の長さｌは測定限界以下〜２２μｍであった。

【０２７５】上記の範囲（測定限界以下≦ｌ≦２５μ
ｍ）にある基板については実施例５と同様に透明導電層
まで作成した後にそれぞれ全反射率及び乱反射率を求め
た。反射率の結果をｌが７．５μｍであるものを１とし
た相対比較（相対評価）で第８−２表に示す。

【０２７６】その結果、全反射率及び乱反射率は、ｌが
２０μｍ以下にある場合は全反射率、乱反射率共に高い
ものが得られたが、ｌ＞２０μｍである場合は全反射率
が低下しそれに加えて乱反射率も少し低下する結果とな
った。

【０２７７】実施例５と同様に光起電力素子について
は、ｌが２５μｍ以下の範囲の基板についてそれぞれ作
製し、更に２５個づつのサブセルに分けた後、歩留りを
調べ、更に密着性試験、高温高湿度逆バイアス（ＨＨＲ
Ｂ）劣化、及び温湿度劣化の各試験を行いそれぞれの試
験後に光起電力素子の特性を測定した。

【０２７８】まず歩留りの相対評価結果を第８−３表に
示す。

【０２７９】この結果より、ｌが２０μｍ以下にある時
は良好な歩留りが得られたものの、ｌ＞２０μｍである
場合は開放電圧（Ｖ_oc）およびＦＦが減少し、結果とし
て歩留りが低下した。

【０２８０】次に、高温高湿度逆バイアス（ＨＨＲＢ）
劣化試験、及び温湿度劣化試験による耐久性の相対評価
結果を図８−４に示す。

【０２８１】この結果より、ｌが２０μｍ以下の範囲に
ある時は高温高湿度逆バイアス（ＨＨＲＢ）劣化試験後
あるいは温湿度劣化試験後にも良好な特性が得られたも
のの、ｌ＞２０μｍである場合には各試験後開放電圧
（Ｖ_oc）およびＦＦの低下により特性が低下した。

【０２８２】

【表１５】

【０２８３】

【発明の効果】請求項１の発明によれば、表面が平坦な
従来の基板を用いた場合に比べて、基板上に積層する薄
膜と基板との密着性が向上し、光起電力素子の製造工程
において、前記薄膜と基板との間で剥離することがなく
なり、製造工程の制御性と自由度が向上すると同時に、
光起電力素子の製造の歩留りが向上した。また、高温高
湿サイクルテスト、塩水試験等の耐候性加速試験の結
果、耐候性が向上した。さらに、スクラッチテスト、曲
げ試験等の機械的強度の試験の結果、耐久性が向上し
た。また、基板表面の一定方向のすじ状の凹凸によっ
て、光起電力素子の裏面における乱反射が増大して、半
導体層で吸収しきれなかった長波長光が散乱されて半導
体層内での光路長が延び、光起電力素子の短絡電流（Ｊ
ｓｃ）が増大して、光電変換効率が向上した。また、光
起電力素子のシリーズ抵抗が減少して、フィルファクタ
ー（ＦＦ）が向上し、光電変換効率が向上した。

【０２８４】また、表面に一様に凹凸を形成した従来の
基板を用いた場合に比べて、光起電力素子のリーク電流
が減少し、光起電力素子の製造の歩留りが向上した。ま
た、光起電力素子の短絡電流（Ｊｓｃ）を高い値に維持
しつつ、開放電圧（Ｖｏｃ）とフィルファクター（Ｆ
Ｆ）が向上して、光電変換効率が向上した。

【０２８５】さらに、基板上に積層する薄膜が、多結晶
質である場合、基板上に積層する薄膜の多結晶の平均粒
径が増大し、薄膜の多結晶の粒径のばらつきが小さくな
った。その結果、光起電力素子のシリーズ抵抗が減少
し、フィルファクター（ＦＦ）が向上すると同時に、光
の散乱がさらに促進されて、短絡電流（Ｊｓｃ）が増大
した。

【０２８６】請求項２乃至４の発明によれば、種々の線
状の凹凸によって上記効果が得られた。

【０２８７】また請求項５の発明によれば、Ｒａ（Ｘ）
が３００ｎｍを越えると、線状の凹凸があっても、実質
的に従来のピラミッド形の凹凸を有する表面に近付いて
しまうため、光起電力素子のシャントによる製造の歩留
りの低下、あるいは開放電圧（Ｖｏｃ）とフィルファク
ター（ＦＦ）の低下といった問題が出てきてしまうこと
がわかった。また、Ｒａ（Ｘ）を１５ｎｍより小さくす
ると、線状の凹凸があっても、基板と基板上に積層する
薄膜の間のはがれの問題が生じることがわかった。ま
た、Ｒａ（Ｙ）を２０ｎｍより小さくすると、はがれあ
るいは乱反射の低下による短絡電流（Ｊｓｃ）の低下と
いった鏡面の表面の基板の問題が出てくることがわかっ
た。また、Ｒａ（Ｙ）が６００ｎｍを越えると、線状の
凹凸であっても、凹凸が大きすぎるため、光起電力素子
のシャントによる製造の歩留りの低下、あるいは開放電
圧（Ｖｏｃ）とフィルファクター（ＦＦ）の低下といっ
た問題が出てきてしまうことがわかった。さらに、基板
表面に微小な穴があり、それが線状の凹凸と平行方向
（Ｘ方向）に並んでいる場合、線状の凹凸があっても、
Ｒａ（Ｘ）／Ｒａ（Ｙ）が１より大きくなる場合があ
る。このような場合は、光起電力素子のシャントによる
製造の歩留りの低下、あるいは開放電圧（Ｖｏｃ）とフ
ィルファクター（ＦＦ）の低下といった問題が出たり、
請求項１の効果が弱められることがあった。これに対
し、Ｒａ（Ｘ）／Ｒａ（Ｙ）を０．８以下にすることに
よって、請求項１の発明の効果を強調し、光起電力素子
のリーク電流を抑え、高い製造の歩留りを維持しつつ、
光起電力素子の裏面における乱反射をさらに高め、基板
と基板上に積層する薄膜の密着性をさらに向上させるこ
とができた。

【０２８８】また請求項６の発明によれば前記線状の凹
凸のピッチ（ｄ）が、０．５μｍより小さいと、すじ状
の凹凸であっても、開放電圧（Ｖｏｃ）とフィルファク
ター（ＦＦ）の低下の問題が出てきてしまうことがわか
った。また、前記すじ状の凹凸のピッチ（ｄ）が、２０
μｍより大きいと、はがれあるいは乱反射の低下による
短絡電流（Ｊｓｃ）の低下といった鏡面の表面の基板の
問題が出てくることがわかった。したがって、前記線状
の凹凸のピッチ（ｄ）が、０．５μｍから２０μｍであ
ることによって、光起電力素子のリーク電流を抑え、高
い製造の歩留りを維持しつつ、光起電力素子の裏面にお
ける乱反射をさらに高め、基板と基板上に積層する薄膜
の密着性をさらに向上させることができ、上述した請求
項１の発明による効果をさらに強調する効果が得られ
た。

【０２８９】また請求項７乃至８の発明によれば、微細
な第２の線状の凹凸によって、光起電力素子のリーク電
流を抑え、高い製造の歩留りを維持しつつ、光起電力素
子の裏面における乱反射をさらに高めることができ、半
導体内の光路長が延びて、光吸収が増大し、光起電力素
子の短絡電流（Ｊｓｃ）がさらに増大し、光電変換効率
がさらに向上した。なおかつ、基板と基板上に積層する
薄膜の密着性をさらに向上させることができ、光起電力
素子の製造工程の自由度と制御性が向上し、製造の歩留
りが向上し、光起電力素子の耐候性、耐久性がさらに向
上した。また、微細な第２のすじ状の凹凸の長さが、２
０μｍを越えると前記線状の凹凸を横切る回数が増えて
表面積が増大し、開放電圧（Ｖｏｃ）とフィルファクタ
ー（ＦＦ）の低下の問題が出てきてしまうことがわかっ
た。そこで、微細な第２のすじ状の凹凸の長さを２０μ
ｍ以下にすることによって、開放電圧（Ｖｏｃ）とフィ
ルファクター（ＦＦ）を高い値に維持しつつ、光起電力
素子の短絡電流（Ｊｓｃ）させ、基板と基板上に積層す
る薄膜の密着性を向上させることができた。

【０２９０】請求項９乃至１０の発明によれば線状の凹
凸の形成が容易であり、かつ基板が加工しやすく、製造
工程の自由度と制御性が向上した。

【０２９１】また請求項１１の発明によれば、光起電力
素子の裏面の反射率が向上することと、請求項１の特徴
を有する基板によって乱反射が向上することの相乗効果
によって、半導体層内の光路長が延びて、光吸収が増大
し、光起電力素子の短絡電流（Ｊｓｃ）がさらに増大
し、光電変換効率がさらに向上した。なおかつ、裏面金
属反射層と基板との密着性が向上することによって、光
起電力素子の製造工程の自由度と制御性が向上し、製造
の歩留りが向上し、光起電力素子の耐候性、耐久性が向
上した。

【０２９２】また請求項１２乃至１４の発明によれば、
光起電力素子の裏面の反射率がさらに向上し、半導体層
の光吸収が増大して、光起電力素子の短絡電流（Ｊｓ
ｃ）がさらに向上した。

【０２９３】また、従来のピラミッド形の凹凸を有する
いわゆるテクスチャー構造の表面をもつ基板表面上に、
上述の反射率の高い金属を積層した場合、あるいは、上
述の反射率の高い金属による裏面金属反射層が、従来の
ピラミッド形の凹凸のテクスチャー構造を有する場合、
上述の反射率の高い金属が、半導体層に拡散したり、マ
イグレーションを起こして、光起電力素子のシャントを
生じ易かったが、本発明の表面に一定方向に線状の凹凸
を有する基板を用いることによって、高い乱反射と高い
短絡電流（Ｊｓｃ）を維持しながらも、上述の反射率の
高い金属が、半導体層に拡散したり、マイグレーション
を起こすことがほとんど無くなり、光起電力素子の製造
の歩留りが顕著に向上した。また、光起電力素子のリー
ク電流が減少し、開放電圧（Ｖｏｃ）とフィルファクタ
ー（ＦＦ）が向上した。

【０２９４】また、前記裏面金属反射層の主たる材料に
アルミニウムを用いることは、製造コストが低いことか
ら、また銀や銅に比べてマイグレーションが起こりにく
いことから、最も望ましいが、従来のピラミッド形の凹
凸を有するいわゆるテクスチャー構造の表面をもつ基板
表面上に、アルミニウムを積層するか、あるいはアルミ
ニウムが、従来のピラミッド形の凹凸のテクスチャー構
造を有する場合は、アルミニウム表面の全反射率が低下
してしまうことが多かった。また、前述のアルミニウム
の上に透明導電層を積層した場合さらに全反射率が低下
してしまうことが多く、光起電力素子の裏面反射層とし
ては、不適当でることが多かった。一方、鏡面の表面の
基板上にアルミニウムを積層した場合には、半導体層裏
面での光の散乱が少なくなって、光起電力素子の短絡電
流（Ｊｓｃ）が低下するという問題と、基板とアルミニ
ウムの間ではがれを生じ易いという問題があった。これ
らに対し、本発明の表面に一定方向にすじ状の凹凸を有
する基板の上に、アルミニウムを積層することによっ
て、裏面で光を散乱させつつ、透明電極層を積層した場
合も含めてアルミニウム表面の全反射率が低下してしま
うことがなくなり、アルミニウム表面の高い全反射率に
よって半導体層の光吸収が向上し、光起電力素子の短絡
電流（Ｊｓｃ）が向上した。また、基板とアルミニウム
の間の密着性も向上し、製造工程の自由度と制御性が向
上し、製造の歩留りが向上し、光起電力素子の耐候性、
耐久性が向上した。

【０２９５】請求項１５乃至１６の発明によれば、透明
導電層が適度な抵抗値を持つことができ、半導体層の欠
陥領域中を流れる電流が減少することによって、光起電
力素子がシャントすることが少なくなり、製造の歩留り
が向上した。さらに、基板が請求項１の特徴を有するこ
とによって、裏面金属反射層と透明導電層の多結晶の平
均粒径が増大し、粒径のばらつきが小さくなった。その
結果、光起電力素子のシリーズ抵抗が減少し、フィルフ
ァクター（ＦＦ）が向上すると同時に、光の散乱がさら
に促進されて、短絡電流（Ｊｓｃ）が増大した。

【０２９６】また請求項１７の発明によれば、光起電力
素子の表面に、前記基板表面の線状の凹凸に応じた線状
の凹凸があることによって、光起電力素子の光入射側、
特に半導体層と上部の透明電極の界面での光の散乱が促
進されて、半導体層の光入射側と裏面側の両方で光が散
乱されることになり、半導体層内の光路長がさらに延び
て、光吸収が増大し、短絡電流（Ｊｓｃ）がさらに増大
した。

【０２９７】請求項１８の発明によれば、より起電力を
大きくすることができた。

【０２９８】請求項１９の発明によれば、大面積の素子
を連続的に形成することができた。

【図面の簡単な説明】

【図１】本発明の光起電力素子の層構成の一例を示す図
である。

【図２】本発明の光起電力素子の層構成の一例を示す図
である。

【図３】ａは本発明の光起電力素子の基板の直線状の凹
凸を示す図である。ｂは本発明の光起電力素子の基板の
波形状の凹凸を示す図である。ｃは本発明の光起電力素
子の基板の渦巻状の凹凸を示す図である。ｄは本発明の
光起電力素子の基板の直交状の凹凸を示す図である。

【図４】本発明の光起電力素子の集電電極を示す図であ
る。

【図５】本発明の光起電力素子の基板を作成するのに好
適なスパッタリング装置を模式的に示す図である。

【図６】本発明の光起電力素子を作成するのに好適な堆
積膜形成装置を模式的に示す図である。

【図７】ａは本発明の光起電力素子を作成するのに好適
なロール・ツー・ロール式堆積膜形成装置を模式的に示
す図である。ｂは本発明の光起電力素子を作成するのに
好適なロール・ツー・ロール式堆積膜形成装置を上から
見た模式的図である。

【図８】ａは実施例２で用いた本発明、および従来の光
起電力素子における歩留りの結果を表すグラフである。
ｂは実施例２で用いた本発明、及び従来の光起電力素子
における劣化試験後の特性結果を表すグラフである。

【図９】ａは実施例３で用いた本発明、および従来の光
起電力素子における歩留りの結果を表すグラフである。
ｂは実施例３で用いた本発明、及び従来の光起電力素子
における劣化試験後の特性結果を表すグラフである。

【符号の説明】

１０１、２０１基板１０２、２０２裏面金属反射層１０３、２０３透明導電層１０４、２０４、２０７、２１０ｎ型半導体層１０５、２０５、２０８、２１１ｉ型半導体層１０６、２０６、２０９、２１２ｐ型半導体層１０７、２１３透明電極１０８、２１４集電電極５０１処理室５０２基板５０３ヒーター５０４、５０８ターゲット５０６、５１０電源５０７、５１１シャッター５１２圧力計５１３コンダクタンスバルブ５１４、５１５供給バルブ５１６、５１７マスフローコントローラー６００堆積装置６０１ロードロック室６０２、６０３、６０４搬送室６０５アンロード室６０６、６０７、６０８、６０９ゲートバルブ６１０、６１１、６１２基板加熱ヒーター６１３基板搬送レール６３１〜６３４、６４１〜６４４、６５１〜６５５、６
６１〜６６６、６７１〜６７４、６８１〜６８４スト
ップバルブ６３６〜６３９、６５６〜６６０、６７６〜６７９マ
スフローコントローラー６１７、６１８、６１９堆積室６２０、６２１電極６２２、６２３、６２４ＲＦ電源６２８バイアス電極６４９ガス供給管６５０シャッター７１０送り出し室７３０巻き取り室７０１〜７１３堆積室７１４分離通路７１５原料ガス入り口７１６排気口７１７ＲＦ電極７１８マイクロ波アプリケーター７１９掃気ガス入り口７２０バイアス電極７２１送り出しロール７２２、７２４ガイドローラー７２３巻き取りロール

Claims

【特許請求の範囲】

【請求項１】線状の凹凸を有する不透明基板を有する
ことを特徴とする光起電力素子。
【請求項２】前記線状の凹凸は直線状であることを特
徴とする請求項１記載の光起電力素子。
【請求項３】前記線状の凹凸は波形状であることを特
徴とする請求項１記載の光起電力素子。
【請求項４】前記線状の凹凸は渦巻状であることを特
徴とする請求項１記載の光起電力素子。
【請求項５】前記線状の凹凸が直線状の凹凸であり、
該直線状の凹凸と平行方向にスキャンしたときの中心線
平均粗さをＲａ（Ｘ）、前記直線状の凹凸と垂直方向に
スキャンしたときの中心線平均粗さをＲａ（Ｙ）とした
とき、Ｒａ（Ｘ）が１５から３００ｎｍ、かつＲａ
（Ｙ）が２０から６００ｎｍで、かつＲａ（Ｙ）が０．
８以下であることを特徴とする請求項１記載の光起電力
素子。
【請求項６】前記直線状の凹凸のピッチが０．５から
２０μｍであることを特徴とする請求項２記載の光起電
力素子。
【請求項７】前記直線状の凹凸の垂直方向に更に第２
の直線状の凹凸を有する基板を用いたことを特徴とする
請求項２記載の光起電力素子。
【請求項８】前記第２の直線状の凹凸の長さが２０μ
ｍ以下であることを特徴とする請求項４記載の光起電力
素子。
【請求項９】前記不透明基板が金属または合金である
ことを特徴とする請求項１記載の光起電力素子。
【請求項１０】前記不透明基板が可撓性を有すること
を特徴とする請求項１記載の光起電力素子。
【請求項１１】前記不透明基板の上に裏面金属反射層
を形成たことを特徴とする請求項１記載の光起電力素
子。
【請求項１２】前記裏面金属反射層が、金、銀、銅、
アルミニウムまたはマグネシウムから選ばれる少なくと
も１種を有することを特徴とする請求項１１に記載の光
起電力素子。
【請求項１３】前記裏面金属反射層が、更にシリコン
を含むことを特徴とする請求項１２記載の光起電力素
子。
【請求項１４】前記裏面金属反射層が複数の層を積層
した構造であることを特徴とする請求項１１記載の光起
電力素子。
【請求項１５】前記裏面金属反射層と光電変換層の間
に透明導電層を有することを特徴とする請求項１記載の
光起電力素子。
【請求項１６】前記透明導電層が、酸化亜鉛を含むこ
とを特徴とする請求項１記載の光起電力素子。
【請求項１７】光電変換層の表面に、線状の凹凸が形
成されていることを特徴とする請求項１記載の光起電力
素子。
【請求項１８】光電変換層が複数の層を積層した構造
であることを特徴とする請求項１記載の光起電力素子。
【請求項１９】光電変換層が非単結晶半導体からなる
ことを特徴とする請求項１記載の光起電力素子。