JPH10173211A - Photovoltaic element - Google Patents

Photovoltaic element

Info

Publication number
JPH10173211A
JPH10173211A JP8342726A JP34272696A JPH10173211A JP H10173211 A JPH10173211 A JP H10173211A JP 8342726 A JP8342726 A JP 8342726A JP 34272696 A JP34272696 A JP 34272696A JP H10173211 A JPH10173211 A JP H10173211A
Authority
JP
Japan
Prior art keywords
substrate
layer
polycrystalline
photovoltaic element
photovoltaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8342726A
Other languages
Japanese (ja)
Inventor
Fukateru Matsuyama
深照 松山
Koichi Matsuda
高一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8342726A priority Critical patent/JPH10173211A/en
Priority to US08/985,312 priority patent/US6184456B1/en
Publication of JPH10173211A publication Critical patent/JPH10173211A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To produce a photovoltaic element with a high yield by increasing the light absorption of a semiconductor by using a substrate in which many polycrystalline grains having uneven surfaces and polycrystalline grains having flat surfaces are mixed due to the surface flatness of polycrystalline grains exposed on the surface of the substrate. SOLUTION: A polycrystalline substrate is formed so that polycrystalline grains having uneven surfaces and flat surfaces can be mixed in the substrate by utilizing the surface flatness difference between the polycrystalline grains exposed on the surface of the substrate. The substrate is subjected to anisotropic etching so that the etching rates of the polycrystalline grains exposed on the surface of the substrate can become different in accordance with the plane orientations of the grains. Therefore, light scattering can be reduced and the manufacturing yield of a photovoltaic element can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光起電力素子に係る。
より詳細には、光閉じ込め効果により、光電変換効率を
向上させつつ、製造工程における歩留まり、耐候性およ
び耐久性等の信頼性を向上させた光起電力素子に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic device.
More specifically, the present invention relates to a photovoltaic element having improved reliability such as yield, weather resistance and durability in a manufacturing process while improving photoelectric conversion efficiency by a light confinement effect.

【0002】[0002]

【従来技術】太陽光を電気エネルギーに変換する光電変
換素子である光起電力素子は、電卓、腕時計など民生用
の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のpn接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリヤーが生成し、該光キャリヤーをpn接合部
の内部電界に依りドリフトさせ、外部に取り出すもので
ある。
2. Description of the Related Art A photovoltaic element, which is a photoelectric conversion element for converting sunlight into electric energy, is widely applied as a small power source for consumer use such as a calculator and a wristwatch. It is attracting attention as a technology that can be put to practical use as so-called fossil fuel alternative power. A photovoltaic element is a technology that uses the photovoltaic power of a pn junction of a semiconductor. A semiconductor such as silicon absorbs sunlight to generate photocarriers of electrons and holes, and the photocarriers are formed inside the pn junction. It drifts due to the electric field and is taken out.

【0003】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。この様な光起電力素子の作製方法は、通常、半導体
プロセスを用いることにより行われる。具体的には、C
Z法などの結晶成長法によりp型、あるいはn型に価電
子制御したシリコンの単結晶を作製し、該単結晶をスラ
イスして約300μmの厚みのシリコンウエハーを作
る。さらに前記ウエハーの導電型と反対の導電型となる
ように価電子制御剤を拡散などの適当な手段により、異
種の導電型の層を形成することでpn接合を作るもので
ある。
Heretofore, the most commonly used photovoltaic elements have used single crystal silicon as a material. Such a method of manufacturing a photovoltaic element is usually performed by using a semiconductor process. Specifically, C
A single crystal of silicon whose valence is controlled to be p-type or n-type is produced by a crystal growth method such as the Z method, and the single crystal is sliced to produce a silicon wafer having a thickness of about 300 μm. Further, a pn junction is formed by forming a layer of a different conductivity type by an appropriate means such as diffusion of a valence electron controlling agent so as to have a conductivity type opposite to the conductivity type of the wafer.

【0004】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーを作るコストが
高くつくこと、また半導体プロセスを用いるため製造プ
ロセスのコストも高いことから、生産コストは高いもの
となっており、単位発電量に対する生産コストが既存の
発電方法に比べて割高になってしまい、これを電力用に
使用できるレベルに下げることは困難であると考えられ
ている。
[0004] By the way, such photovoltaic devices using single crystal silicon have high production costs due to the high cost of manufacturing a silicon wafer and the high cost of a manufacturing process due to the use of a semiconductor process. Therefore, the production cost per unit power generation is higher than the existing power generation method, and it is considered that it is difficult to reduce this to a level that can be used for electric power.

【0005】そこで、光起電力素子の電力用としての実
用化を進めるに当たって、低コスト化及び大面積化が重
要な技術的課題であると認識され、コストの安い材料、
変換効率の高い材料などの材料の探求が行なわれてき
た。
Therefore, in promoting the practical use of photovoltaic elements as power, it has been recognized that cost reduction and large area are important technical issues.
There has been a search for materials with high conversion efficiencies.

【0006】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体あるい
は多結晶半導体、あるいはCdS,Cu2SなどのII
−VI族やGaAs,GaAlAsなどのIII−V族
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体や多結晶半導体を光起電力発生層に用いた薄膜光起電
力素子は、単結晶シリコンを用いた光起電力素子に比較
して大面積の膜が作製できることや、膜厚が薄くて済む
こと、任意の基板材料に堆積できることなどの長所があ
り有望視されている。
[0006] Materials for such a photovoltaic element include:
A tetrahedral amorphous semiconductor or polycrystalline semiconductor such as amorphous silicon, amorphous silicon germanium or amorphous silicon carbide, or II such as CdS or Cu 2 S
-VI and III-V compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic element using an amorphous semiconductor or a polycrystalline semiconductor for the photovoltaic generation layer can produce a film having a larger area than a photovoltaic element using single-crystal silicon. It has advantages such as being thin and being able to be deposited on an arbitrary substrate material, and is considered promising.

【0007】しかしながら、上記薄膜光起電力素子は、
単結晶シリコンを用いた光起電力素子なみの光電変換効
率は得られておらず、電力用素子として実用化するため
には、光電変換効率の向上と信頼性の向上が検討課題と
なっていた。
However, the above thin-film photovoltaic device has
The photoelectric conversion efficiency of a photovoltaic device using single-crystal silicon has not been obtained, and improvement of the photoelectric conversion efficiency and reliability have been issues to be studied for practical use as a power device. .

【0008】そこで、薄膜光起電力素子の光電変換効率
の向上の手段として、さまざまな方法が検討されてき
た。
Accordingly, various methods have been studied as means for improving the photoelectric conversion efficiency of the thin-film photovoltaic device.

【0009】薄膜光起電力素子の光電変換効率を向上さ
せる重要な課題の一つとして、薄膜の半導体層での光吸
収を増大させ、短絡電流(Jsc)を向上させるというこ
とがある。低コスト化のために半導体層を薄膜化すれ
ば、バルクの半導体に比べて光吸収が減少するからであ
る。薄膜半導体層での光吸収を増大させる技術として、
以下に示す5つの技術が挙げられる。
One of the important issues for improving the photoelectric conversion efficiency of a thin-film photovoltaic element is to increase light absorption in a thin-film semiconductor layer and to improve short-circuit current (Jsc). This is because if the semiconductor layer is thinned for cost reduction, light absorption is reduced as compared with a bulk semiconductor. As a technology to increase light absorption in the thin film semiconductor layer,
There are the following five techniques.

【0010】(1)光起電力素子の光入射側と反対に、
Ag,Al,Cu,Auなどの、高い反射率を有する金
属膜による反射層を形成する技術が知られている。この
技術は、キャリアを生成する半導体層を透過した光を、
反射層で反射してやることによって、再び半導体層で吸
収させて、薄膜半導体層での光吸収を増大させ、出力電
流を増大させて光電変換効率を向上させようとしたもの
である。
(1) Opposite to the light incident side of the photovoltaic element,
There is known a technique for forming a reflective layer using a metal film having a high reflectivity, such as Ag, Al, Cu, and Au. This technology uses light transmitted through a semiconductor layer to generate carriers,
By reflecting the light on the reflection layer, the light is absorbed again in the semiconductor layer, the light absorption in the thin film semiconductor layer is increased, the output current is increased, and the photoelectric conversion efficiency is improved.

【0011】(2)裏面電極と半導体層の間に透明導電
層を介在させることにより基板表面性を向上させる方法
が、特公昭59−43101号公報(富士電機製造)及
び特公昭60−41878号公報(シャープ)において
開示されている。これらの公報では、裏面電極と半導体
層の間に透明導電層を介在させる効果として、裏面電極
の平坦性の向上、あるいは半導体層の密着性の向上、あ
るいは裏面電極の金属と半導体層の合金化の防止などが
あげられている。
(2) Methods of improving the surface properties of a substrate by interposing a transparent conductive layer between a back electrode and a semiconductor layer are disclosed in JP-B-59-43101 (manufactured by Fuji Electric) and JP-B-60-41878. It is disclosed in the gazette (Sharp). In these publications, the effect of interposing a transparent conductive layer between the back electrode and the semiconductor layer is to improve the flatness of the back electrode, improve the adhesion of the semiconductor layer, or alloy the metal of the back electrode with the semiconductor layer. Prevention and so on.

【0012】(3)特開昭60−84888号(エナジ
ー・コンバージョン・デバイセス)には、裏面電極と半
導体層の間にバリヤー層として透明導電層を介在させる
ことによって、半導体層の欠陥領域中を流れる電流を減
少させる技術が開示されている。
(3) Japanese Patent Application Laid-Open No. 60-84888 (Energy Conversion Device) discloses that a transparent conductive layer is interposed as a barrier layer between a back electrode and a semiconductor layer so that a defect region of the semiconductor layer can be removed. Techniques for reducing the flowing current have been disclosed.

【0013】(4)Agの裏面電極とアモルファスシリ
コンの半導体層の間にTiO2の透明導電層を介在させ
ることによって、太陽電池のスペクトル感度において、
長波長領域の感度が増大する事が、Y.Hamakawa,et.al,A
ppl.Phys.Lett.,43(1983)p644に報告されている。
(4) By interposing a transparent conductive layer of TiO 2 between the back electrode of Ag and the semiconductor layer of amorphous silicon, the spectral sensitivity of the solar cell is improved.
Y.Hamakawa, et.al, A
ppl. Phys. Lett., 43 (1983) p644.

【0014】(5)裏面電極の形状を光を散乱する光の
波長程度の大きさの凹凸形状(テクスチャー構造)にす
る事によって、半導体層で吸収しきれなかった長波長光
を散乱させて半導体層内での光路長を延ばし、光起電力
素子の長波長感度を向上させて短絡電流を増大させ、光
電変換効率を向上させる技術が、T.Tiedje,et.al,Proc.
16th IEEE Photovoltaic Specialist Conf.(1982)p1423
および、H.Deckman,et.al,Proc.16th IEEE Photovoltai
c Specialist Conf.(1982)p1425に開示されている。
(5) By forming the back electrode into a concavo-convex shape (texture structure) having a size approximately equal to the wavelength of light that scatters light, long-wavelength light that cannot be completely absorbed by the semiconductor layer is scattered. T. Tiedje, et.al, Proc., A technology that extends the optical path length in the layer, improves the long wavelength sensitivity of the photovoltaic element, increases the short-circuit current, and improves the photoelectric conversion efficiency.
16th IEEE Photovoltaic Specialist Conf. (1982) p1423
And H. Deckman, et.al, Proc. 16th IEEE Photovoltai
c Specialist Conf. (1982) p1425.

【0015】以上の技術を総合すれば、裏面電極を兼ね
る裏面反射層として、光を散乱する光の波長程度の大き
さの凹凸形状を有し、かつ高い反射率を有する金属膜を
形成し、裏面反射層と半導体層の間に透明導電層を介在
させた構成が、最も適していると考えられる。
By synthesizing the above techniques, a metal film having a concave-convex shape having a size approximately equal to the wavelength of light that scatters light and having a high reflectance is formed as a back surface reflection layer also serving as a back surface electrode. A configuration in which a transparent conductive layer is interposed between the back reflection layer and the semiconductor layer is considered to be most suitable.

【0016】しかしながら、このような構成の裏面電極
を採用して、実際に光起電力素子を製造しようとすると
加工性や耐久性の観点で、以下に示す4つの問題点が出
てきた。
However, when the photovoltaic element is actually manufactured by employing the back electrode having such a configuration, the following four problems are raised from the viewpoint of workability and durability.

【0017】(イ)従来のいわゆるテクスチャー構造と
呼ばれる典型的な凹凸形状は、T.Tiedje,et.al,Proc.16
th IEEE Photovoltaic Specialist Conf.(1982)p1423に
図示されているような、ピラミッド形の凹凸を有するも
のが、光閉じ込め効果が優れていると考えられてきた。
しかし、このような表面形状の基板上に電極と半導体層
を形成すると、半導体層の欠陥部分等を通して光起電力
素子のリーク電流が増加し、光起電力素子の製造の歩留
まりが低下することがあった。また、ピラミッド形の凹
凸を有する表面に形成された半導体層は、フラットな表
面に形成された半導体層に比べて実効的な膜厚が薄くな
るため、もともと薄く設計されたドーピング層等がさら
に薄くなり、フラットな基板表面に形成された光起電力
素子に比べて、光起電力素子の開放電圧(Voc)とフィ
ルファクター(FF)が低下する場合があった。
(A) A typical uneven shape called a conventional so-called texture structure is described in T. Tiedje, et.al, Proc.
It has been considered that a material having pyramid-shaped unevenness as shown in th IEEE Photovoltaic Specialist Conf. (1982) p1423 has an excellent light confinement effect.
However, when an electrode and a semiconductor layer are formed on a substrate having such a surface shape, the leak current of the photovoltaic element increases through a defective portion of the semiconductor layer and the like, and the production yield of the photovoltaic element may decrease. there were. In addition, since the semiconductor layer formed on the surface having pyramid-shaped irregularities has a smaller effective film thickness than the semiconductor layer formed on the flat surface, the originally designed thin doping layer is further thinned. In some cases, the open-circuit voltage (Voc) and the fill factor (FF) of the photovoltaic element are lower than those of the photovoltaic element formed on the flat substrate surface.

【0018】(ロ)例えばAgやCuを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正のバイアス電圧がかかった場合、AgやCuがマイグ
レーションを起こして、光入射側の電極を導通し、光起
電力素子がシャント(短絡)することがわかった。この
現象は、裏面金属反射層が光の波長程度の大きさの凹凸
形状(テクスチャー構造)を有する場合に顕著であっ
た。
(B) For example, when Ag or Cu is used as the back metal reflection layer, when the humidity is high and a positive bias voltage is applied to the back metal reflection layer, Ag or Cu migrates, and light incidence occurs. It turned out that the electrode on the side was conducting, and the photovoltaic element was shunted (short-circuited). This phenomenon was remarkable when the back metal reflective layer had an uneven shape (texture structure) having a size of about the wavelength of light.

【0019】(ハ)Alを裏面金属反射層として用いた
場合、AgやCuのようなマイグレーションは起こさな
いが、テクスチャー構造を形成すると、反射率が低下す
ることがある。さらに、テクスチャー構造のAlに透明
導電層を積層すると著しく反射率が低下する場合があっ
た。
(C) When Al is used as the back metal reflection layer, migration such as Ag or Cu does not occur, but when a texture structure is formed, the reflectance may decrease. Furthermore, when a transparent conductive layer is laminated on Al having a texture structure, the reflectance may be significantly reduced.

【0020】(ニ)基板および裏面反射層を凹凸形状で
はなく、フラットに形成した場合は、裏面での光の散乱
が少ないので、半導体層での光吸収が十分でないという
問題と、基板および裏面電極の材質の組み合わせによっ
ては、基板と裏面反射層の密着性が不十分で、光起電力
素子の加工工程で、基板と裏面反射層の間ではがれを生
じることがあるという問題があった。
(D) When the substrate and the back surface reflection layer are formed not flat but uneven, the light scattering on the back surface is small, so that the light absorption in the semiconductor layer is not sufficient. Depending on the combination of the materials of the electrodes, the adhesion between the substrate and the backside reflective layer is insufficient, and there has been a problem that peeling may occur between the substrate and the backside reflective layer in the photovoltaic element processing step.

【0021】以上のような問題点は、樹脂フィルムやス
テンレス等の低コストな基板を用いたり、半導体層の形
成速度を上げて生産速度を上げる等して、実用化に適し
た低コストな製造工程を採用した場合には、特に顕著で
あり、光起電力素子の製造の歩留まりを下げる要因にな
っていた。
The above problems are caused by using low-cost substrates such as resin films and stainless steel, and increasing the production speed by increasing the formation speed of semiconductor layers. This is particularly noticeable when the process is employed, and has been a factor in lowering the production yield of the photovoltaic element.

【0022】[0022]

【発明が解決しようとする課題】本発明は、基板を新し
い構造にすることによって、上述したような、加工性や
歩留まりや耐久性の問題点を解決して、なおかつ半導体
層の光吸収を増大させ、実用に適した低いコストであり
ながら、高い歩留まりで生産でき、信頼性が高くかつ光
電変換効率の高い薄膜光起電力素子を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention solves the problems of workability, yield, and durability as described above by making the substrate a new structure, and further increases the light absorption of the semiconductor layer. It is another object of the present invention to provide a thin-film photovoltaic element which can be produced at a high yield, has high reliability, and has a high photoelectric conversion efficiency, at a low cost suitable for practical use.

【0023】[0023]

【課題を解決するための手段】本発明者らは、上述した
加工性や信頼性の問題点を克服し、半導体層の光吸収を
増大させつつ、なおかつ加工性や信頼性に優れた光起電
力素子を得るために、基板の新しい構造および形成方法
を鋭意検討した結果、以下のような構成の基板を備えた
本発明の光起電力素子によって達成できた。
Means for Solving the Problems The present inventors have overcome the above-mentioned problems of processability and reliability, and have increased the light absorption of the semiconductor layer and at the same time have a photovoltaic device excellent in processability and reliability. As a result of intensive studies on a new structure and a new forming method of the substrate in order to obtain a power device, the present invention was achieved by the photovoltaic device of the present invention including the substrate having the following configuration.

【0024】すなわち、第1には、多結晶質の材料から
なる基板の上に、非単結晶半導体を形成した光起電力素
子において、前記基板の表面に露出した多結晶の個々の
結晶粒の表面の平坦性に差があり、凹凸の形成された表
面を有する多結晶粒と平坦な表面を有する多結晶粒が混
在する基板を用いたことを特徴とする光起電力素子であ
る。
That is, first, in a photovoltaic device in which a non-single-crystal semiconductor is formed on a substrate made of a polycrystalline material, a polycrystalline individual crystal grain exposed on the surface of the substrate is formed. A photovoltaic element characterized by using a substrate in which polycrystalline grains having a surface with unevenness and polycrystalline grains having a flat surface are mixed, having a difference in surface flatness.

【0025】第2には、前記基板の上に裏面金属反射層
を形成し、前記裏面金属反射層の上に透明導電層を形成
し、前記透明導電層の上に非単結晶半導体を形成したこ
とを特徴とする請求項1に記載の光起電力素子である。
Second, a back metal reflective layer is formed on the substrate, a transparent conductive layer is formed on the back metal reflective layer, and a non-single-crystal semiconductor is formed on the transparent conductive layer. The photovoltaic device according to claim 1, wherein:

【0026】第3には、前記裏面金属反射層の表面が、
前記基板の多結晶の粒界に応じて平坦性に差があること
を特徴とする請求項1又は2に記載の光起電力素子であ
る。
Third, the surface of the back metal reflective layer is
The photovoltaic device according to claim 1, wherein the flatness is different depending on a polycrystalline grain boundary of the substrate.

【0027】第4には、前記透明導電層の表面が、前記
基板の多結晶の粒界に応じて平坦性に差があることを特
徴とする請求項1乃至3のいずれか1項に記載の光起電
力素子である。
Fourthly, the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the substrate. Of the photovoltaic element.

【0028】第5には、前記光起電力素子の表面が、前
記基板の多結晶の粒界に応じて平坦性に差があることを
特徴とする請求項1乃至4のいずれか1項に記載の光起
電力素子である。
Fifthly, the surface of the photovoltaic element has a difference in flatness according to a polycrystalline grain boundary of the substrate. It is a photovoltaic element of the description.

【0029】第6には、前記基板の表面に、前記多結晶
の粒界に沿った段差、又は、前記多結晶の粒界部分に隆
起若しくは凹みを設けることを特徴とする請求項1乃至
5のいずれか1項に記載の光起電力素子である。
Sixth, a step is provided on the surface of the substrate along a grain boundary of the polycrystal, or a protrusion or a depression is provided at a grain boundary portion of the polycrystal. The photovoltaic device according to any one of the above items.

【0030】第7には、前記基板を構成する主たる材料
が、金属又は合金であることを特徴とする請求項1乃至
6のいずれか1項に記載の光起電力素子である。
Seventh, the photovoltaic device according to any one of claims 1 to 6, wherein a main material constituting the substrate is a metal or an alloy.

【0031】第8には、前記裏面金属反射層を構成する
主たる材料が、金、銀、銅、アルミニウム、マグネシウ
ム等の可視から赤外光の反射率の高い金属であることを
特徴とする請求項1乃至7のいずれか1項に記載の光起
電力素子である。
Eighth, the main material constituting the back metal reflection layer is a metal having high reflectance from visible to infrared light, such as gold, silver, copper, aluminum and magnesium. Item 8. The photovoltaic element according to any one of Items 1 to 7.

【0032】第9には、前記基板の表面に露出した多結
晶の個々の結晶粒の表面の平坦性の差が、Rmaxの差で
0.01μmから1.5μmであることを特徴とする請
求項1乃至8のいずれか1項に記載の光起電力素子であ
る。
Ninth, the difference in flatness of the surface of each of the polycrystalline grains exposed on the surface of the substrate is 0.01 μm to 1.5 μm in the difference of Rmax. Item 9. The photovoltaic device according to any one of Items 1 to 8.

【0033】第10には、前記基板の多結晶の平均粒径
が、0.1μmから2mmであることを特徴とする請求
項1乃至9のいずれか1項に記載の光起電力素子であ
る。
A tenth aspect is the photovoltaic device according to any one of claims 1 to 9, wherein the polycrystalline average grain size of the substrate is 0.1 μm to 2 mm. .

【0034】第11には、前記基板表面において、前記
多結晶の粒界に沿った段差、又は、前記多結晶の粒界部
分の隆起若しくは凹みにおける高さ又は深さが、0.0
1μmから2μmであることを特徴とする請求項1乃至
10のいずれか1項に記載の光起電力素子である。
Eleventh, the height or depth of a step along the polycrystalline grain boundary or the height or depth of the ridge or dent at the polycrystalline grain boundary on the substrate surface is 0.0
The photovoltaic device according to claim 1, wherein the photovoltaic device has a thickness of 1 μm to 2 μm.

【0035】[0035]

【発明の実施の形態】以下では、本発明に係る各請求項
の作用に関して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of each claim according to the present invention will be described below.

【0036】請求項1に係る発明によれば、多結晶質の
材料からなる基板の上に、非単結晶半導体を形成した光
起電力素子において、前記基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性に差があり、凹凸の形成
された表面を有する多結晶粒と平坦な表面を有する多結
晶粒が混在する基板を用いたことによって、次のような
作用がある。
According to the first aspect of the present invention, in a photovoltaic device in which a non-single-crystal semiconductor is formed on a substrate made of a polycrystalline material, each of the polycrystals exposed on the surface of the substrate is provided. There is a difference in the flatness of the surface of the crystal grains, and the following effects are obtained by using a substrate in which polycrystal grains having a surface with irregularities and polycrystal grains having a flat surface are mixed.

【0037】すなわち、表面が平坦な従来の多結晶質の
基板を用いた場合に比べて、多結晶質の基板上に積層す
る薄膜と多結晶質の基板との密着性が向上し、光起電力
素子の製造工程において、前記薄膜と多結晶質の基板と
の間で剥離することがなくなり、製造工程の制御性と自
由度が向上すると同時に、光起電力素子の製造の歩留ま
りが向上した。また、高温高湿サイクルテスト、塩水試
験等の耐候性加速試験の結果、耐候性が向上した。さら
に、スクラッチテスト、曲げ試験等の機械的強度の試験
の結果、耐久性が向上した。また、多結晶質の基板表面
の凹凸によって、光起電力素子の裏面における乱反射が
増大して、半導体層で吸収しきれなかった長波長光が散
乱されて半導体層内での光路長が延び、光起電力素子の
短絡電流(Jsc)が増大して、光電変換効率が向上し
た。また、光起電力素子のシリーズ抵抗が減少して、フ
ィルファクター(FF)が向上し、光電変換効率が向上
した。シリーズ抵抗が減少する原理については、明確に
なっていないが、多結晶質の基板上に積層する薄膜と多
結晶質の基板との密着性が向上したこと、さらには、多
結晶質の基板表面を本発明のように加工する場合には、
物理的または化学的に、気相または液相でエッチングす
るので、基板表面の不純物が除去されること、また基板
表面の酸化層が除去されることが考えられる。
That is, as compared with the case where a conventional polycrystalline substrate having a flat surface is used, the adhesion between the thin film laminated on the polycrystalline substrate and the polycrystalline substrate is improved, and In the power device manufacturing process, the thin film and the polycrystalline substrate are not separated from each other, so that the controllability and the degree of freedom of the manufacturing process are improved, and the manufacturing yield of the photovoltaic device is improved. In addition, as a result of accelerated weather resistance tests such as a high-temperature and high-humidity cycle test and a salt water test, weather resistance was improved. Furthermore, as a result of a mechanical strength test such as a scratch test and a bending test, the durability was improved. In addition, due to irregularities on the surface of the polycrystalline substrate, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered, thereby extending the optical path length in the semiconductor layer. The short-circuit current (Jsc) of the photovoltaic element increased, and the photoelectric conversion efficiency improved. Further, the series resistance of the photovoltaic element was reduced, the fill factor (FF) was improved, and the photoelectric conversion efficiency was improved. It is not clear how the series resistance is reduced, but the improved adhesion between the thin film laminated on the polycrystalline substrate and the polycrystalline substrate, and also the surface of the polycrystalline substrate When processing as in the present invention,
Since the etching is performed physically or chemically in a gas phase or a liquid phase, it is considered that impurities on the substrate surface are removed and an oxide layer on the substrate surface is removed.

【0038】また、表面に一様に凹凸を形成した従来の
多結晶質の基板を用いた場合に比べて、光起電力素子の
リーク電流が減少し、光起電力素子の製造の歩留まりが
向上した。また、光起電力素子の短絡電流(Jsc)を高
い値に維持しつつ、開放電圧(Voc)とフィルファクタ
ー(FF)が向上して、光電変換効率が向上した。この
作用については、以下のように考えられる。すなわち、
従来のいわゆるテクスチャー構造は、前述したようにピ
ラミッド形の凹凸あるいはそれに近い形状のものが、基
板表面全面にわたって形成されていたので、光の散乱効
果を高めようとして凹凸を大きくすると、ピラミッドの
山の部分に半導体層の欠陥部分を生じ易かったが、本発
明の光起電力素子の場合は、凹凸が形成されているのは
一部の多結晶粒であり、他の多結晶粒の表面は比較的平
坦であるので、半導体層の欠陥部分を生じにくくなった
と考えられる。また、ピラミッド形の凹凸が全面にわた
って形成された基板に積層された半導体層は、フラット
な表面に積層された半導体層に比べて実効的な膜厚が薄
くなるため、もともと薄く設計されたドーピング層等が
さらに薄くなり、フラットな基板表面に形成された光起
電力素子に比べて、光起電力素子の開放電圧(Voc)と
フィルファクター(FF)が低下する場合があったが、
本発明の光起電力素子では、凹凸が形成された多結晶粒
と平坦な多結晶粒が混在するので、半導体層が薄くなる
部分が少なくなって、凹凸による光散乱で高い短絡電流
(Jsc)を維持しつつ、開放電圧(Voc)とフィルファ
クター(FF)が向上したと考えられる。
Further, the leakage current of the photovoltaic element is reduced, and the production yield of the photovoltaic element is improved as compared with the case where a conventional polycrystalline substrate having a surface with unevenness is formed uniformly. did. Further, the open-circuit voltage (Voc) and the fill factor (FF) were improved while the short-circuit current (Jsc) of the photovoltaic element was maintained at a high value, and the photoelectric conversion efficiency was improved. This effect is considered as follows. That is,
The conventional so-called texture structure, as described above, has pyramid-shaped unevenness or a shape close to it, which is formed over the entire surface of the substrate, so if the unevenness is increased to enhance the light scattering effect, the pyramid peaks Although a defect portion of the semiconductor layer was likely to occur in the portion, in the case of the photovoltaic element of the present invention, the irregularities were formed in some polycrystalline grains, and the surface of the other polycrystalline grains was compared. It is considered that the defect was less likely to occur in the semiconductor layer because the target was flat. In addition, the effective thickness of a semiconductor layer stacked on a substrate having pyramid-shaped irregularities formed over the entire surface is smaller than that of a semiconductor layer stacked on a flat surface. In some cases, the open-circuit voltage (Voc) and the fill factor (FF) of the photovoltaic element are lower than those of the photovoltaic element formed on the flat substrate surface.
In the photovoltaic device of the present invention, since polycrystalline grains having irregularities and flat polycrystalline grains are mixed, the portion where the semiconductor layer is thinned is reduced, and the short-circuit current (Jsc) is high due to light scattering caused by the irregularities. It is considered that the open-circuit voltage (Voc) and the fill factor (FF) were improved while maintaining the above.

【0039】さらに、多結晶質の基板上に積層する薄膜
も、多結晶質である場合、多結晶質の基板上に積層する
薄膜の配向性が向上し、薄膜の多結晶の平均粒径が増大
し、薄膜の多結晶の粒径のばらつきが小さくなった。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター(FF)が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流(Jsc)が増大した。この作
用に関しては、以下のように考えられる。まず、配向性
については、基板の多結晶の粒界に応じて凹凸が異な
り、面方位も明確に区切られるので、その上に成長する
多結晶薄膜の面方位が揃い易くなったと考えられる。ま
た、積層する薄膜の多結晶の平均粒径については、全面
がフラットな表面あるいは全面がピラミッド形の凹凸を
有する表面に比べて、凹凸が形成された多結晶粒と平坦
な多結晶粒が混在することによって成長する多結晶薄膜
の核形成密度が減少し、また核形成が一様になったため
と考えられる。
Further, when the thin film laminated on the polycrystalline substrate is also polycrystalline, the orientation of the thin film laminated on the polycrystalline substrate is improved, and the average grain size of the polycrystalline thin film is reduced. The variation in the polycrystalline grain size of the thin film was reduced. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased. This effect is considered as follows. First, regarding the orientation, it is considered that the irregularities are different depending on the grain boundaries of the polycrystal of the substrate, and the plane orientations are clearly separated, so that the plane orientations of the polycrystalline thin film grown thereon are likely to be uniform. In addition, the average grain size of the polycrystals of the thin film to be laminated is such that polycrystal grains having irregularities and flat polycrystal grains are mixed, compared to a flat surface over the entire surface or a surface having pyramid-shaped irregularities over the entire surface. This is presumably because the nucleation density of the growing polycrystalline thin film was reduced and the nucleation became uniform.

【0040】また請求項2に係る発明によれば、請求項
1の特徴を有する基板の上に裏面金属反射層を形成し、
前記裏面金属反射層の上に透明導電層を形成し、前記透
明導電層の上に非単結晶半導体を形成したことによっ
て、次のような作用がある。
According to a second aspect of the present invention, a back metal reflective layer is formed on a substrate having the features of the first aspect,
Forming a transparent conductive layer on the back metal reflective layer and forming a non-single-crystal semiconductor on the transparent conductive layer has the following effects.

【0041】すなわち、裏面金属反射層と透明導電層に
よって、光起電力素子の裏面の反射率が向上すること
と、請求項1の特徴を有する多結晶質の基板によって乱
反射が向上することとの相乗効果によって、半導体層内
の光路長が延びて、光吸収が増大し、光起電力素子の短
絡電流(Jsc)がさらに増大し、光電変換効率がさらに
向上した。なおかつ、裏面金属反射層と多結晶質の基板
との密着性が向上することによって、光起電力素子の製
造工程の自由度と制御性が向上し、製造の歩留まりが向
上し、光起電力素子の耐候性、耐久性が向上した。ま
た、透明導電層が適度な抵抗値を持つことで、半導体層
の欠陥領域中を流れる電流が減少することによって、光
起電力素子がシャントすることが少なくなり、製造の歩
留まりが向上した。さらに、多結晶質の基板が請求項1
の特徴を有することによって、裏面金属反射層と透明導
電層の配向性が向上し、裏面金属反射層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター(FF)が向上すると同時に、光の散乱がさらに
促進されて、短絡電流(Jsc)が増大した。
That is, the reflectance of the back surface of the photovoltaic element is improved by the back metal reflective layer and the transparent conductive layer, and the irregular reflection is improved by the polycrystalline substrate having the features of claim 1. Due to the synergistic effect, the optical path length in the semiconductor layer was increased, the light absorption was increased, the short-circuit current (Jsc) of the photovoltaic element was further increased, and the photoelectric conversion efficiency was further improved. In addition, by improving the adhesion between the back metal reflective layer and the polycrystalline substrate, the degree of freedom and controllability of the manufacturing process of the photovoltaic element is improved, and the production yield is improved, and the photovoltaic element is improved. The weather resistance and durability have improved. In addition, since the transparent conductive layer has an appropriate resistance value, the current flowing in the defect region of the semiconductor layer is reduced, and the shunt of the photovoltaic element is reduced, and the production yield is improved. Further, the polycrystalline substrate may be a polycrystalline substrate.
With this feature, the orientation of the back metal reflective layer and the transparent conductive layer is improved, the average grain size of the polycrystal of the back metal reflective layer is increased, and the variation in the grain size is reduced. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0042】また請求項3に係る発明によれば、前記裏
面金属反射層の表面が、前記基板の多結晶の粒界に応じ
て平坦性に差があることによって、以下のような作用が
ある。
According to the third aspect of the present invention, the surface of the back metal reflection layer has a difference in flatness according to the polycrystalline grain boundaries of the substrate, and thus has the following effects. .

【0043】すなわち、裏面金属反射層と透明導電層の
密着性が向上することによって、光起電力素子の製造工
程の自由度と制御性がさらに向上し、製造の歩留まりが
さらに向上し、光起電力素子の耐候性、耐久性がさらに
向上した。また、裏面金属反射層の表面も、基板の多結
晶粒界に応じて平坦性に差があることによって、透明導
電層の配向性がさらに向上し、透明導電層の多結晶の平
均粒径が増大し、粒径のばらつきが小さくなった。その
結果、光起電力素子のシリーズ抵抗が減少し、フィルフ
ァクター(FF)が向上すると同時に、裏面金属反射層
と透明導電層の界面および透明導電層と半導体層の界面
での光の散乱がさらに促進されて、短絡電流(Jsc)が
さらに増大した。
That is, by improving the adhesion between the back metal reflective layer and the transparent conductive layer, the degree of freedom and controllability of the manufacturing process of the photovoltaic element are further improved, the production yield is further improved, and the photovoltaic element is improved. The weather resistance and durability of the power element were further improved. In addition, the surface of the back metal reflective layer also has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that the orientation of the transparent conductive layer is further improved, and the average grain size of the polycrystalline transparent conductive layer is reduced. And the variation in particle size became smaller. As a result, the series resistance of the photovoltaic element decreases, the fill factor (FF) improves, and at the same time, light scattering at the interface between the back metal reflective layer and the transparent conductive layer and the interface between the transparent conductive layer and the semiconductor layer further increases. Accelerated, the short circuit current (Jsc) further increased.

【0044】また請求項4に係る発明によれば、前記透
明導電層の表面が、前記基板の多結晶の粒界に応じて平
坦性に差があることによって、次のような作用がある。
According to the fourth aspect of the invention, the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the substrate, and thus has the following effects.

【0045】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面も、基板の多結晶粒界に応
じて平坦性に差があることによって、透明導電層と半導
体層の界面での光の散乱が促進されて、短絡電流(Js
c)がさらに増大した。
That is, since the adhesion between the transparent conductive layer and the semiconductor layer is improved, the degree of freedom and controllability of the manufacturing process of the photovoltaic element are further improved, and the production yield is further improved. The weather resistance and durability were further improved. The surface of the transparent conductive layer also has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that light scattering at the interface between the transparent conductive layer and the semiconductor layer is promoted, and the short-circuit current (Js
c) further increased.

【0046】また請求項5に係る発明によれば、前記光
起電力素子の表面が、前記基板の多結晶の粒界に応じて
平坦性に差があることによって、光起電力素子の光入射
側、特に半導体層と上部の透明電極の界面での光の散乱
が促進されて、半導体層の光入射側と裏面側の両方で光
が散乱されることになり、半導体層内の光路長がさらに
延びて、光吸収が増大し、短絡電流(Jsc)がさらに増
大した。
According to the fifth aspect of the present invention, since the surface of the photovoltaic element has a difference in flatness according to the polycrystalline grain boundary of the substrate, the light incident on the photovoltaic element can be improved. Light scattering is promoted at the side, especially at the interface between the semiconductor layer and the upper transparent electrode, and light is scattered on both the light incident side and the back side of the semiconductor layer, and the optical path length in the semiconductor layer is reduced. Extending further, light absorption increased and short circuit current (Jsc) further increased.

【0047】また請求項6に係る発明によれば、前記基
板の表面に、前記多結晶の粒界に沿った段差、又は、前
記多結晶の粒界部分に隆起若しくは凹みを設けることに
よって、多結晶質の基板上に積層する薄膜と多結晶質の
基板との密着性がさらに向上し、光起電力素子の製造工
程の自由度と制御性がさらに向上し、製造の歩留まりが
さらに向上し、光起電力素子の耐候性、耐久性がさらに
向上した。また、多結晶質の基板表面の結晶粒界におけ
る段差あるいは凹凸によって、光起電力素子の裏面にお
ける乱反射が増大して、半導体層で吸収しきれなかった
長波長光が散乱されて半導体層内での光路長が延び、光
起電力素子の短絡電流(Jsc)がさらに増大して、光電
変換効率がさらに向上した。さらに、多結晶質の基板上
に積層する多結晶薄膜の配向性がさらに向上し、薄膜の
多結晶の平均粒径がさらに増大した。その結果、光起電
力素子のシリーズ抵抗が減少し、フィルファクター(F
F)が向上すると同時に、光の散乱がさらに促進され
て、短絡電流(Jsc)が増大した。
Further, according to the invention of claim 6, by providing a step along the polycrystalline grain boundary on the surface of the substrate or by providing a protrusion or a dent at the polycrystalline grain boundary portion, The adhesion between the thin film laminated on the crystalline substrate and the polycrystalline substrate is further improved, the degree of freedom and controllability of the photovoltaic element manufacturing process is further improved, and the production yield is further improved, The weather resistance and durability of the photovoltaic element were further improved. In addition, due to steps or irregularities in the crystal grain boundaries on the surface of the polycrystalline substrate, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered into the semiconductor layer. , The short-circuit current (Jsc) of the photovoltaic element further increased, and the photoelectric conversion efficiency was further improved. Further, the orientation of the polycrystalline thin film laminated on the polycrystalline substrate was further improved, and the average grain size of the polycrystalline thin film was further increased. As a result, the series resistance of the photovoltaic element decreases, and the fill factor (F
At the same time as F) was improved, light scattering was further promoted and the short-circuit current (Jsc) was increased.

【0048】また請求項7に係る発明によれば、前記基
板を構成する主たる材料が金属又は合金であることによ
って、多結晶粒界に応じて平坦性に差をつけること、お
よび多結晶の粒界に沿った段差あるいは多結晶の粒界部
分の凹凸を形成することが容易になった。また基板に可
撓性が生じ、光起電力素子の製造における加工の自由度
が向上した。また、多結晶質の基板と裏面金属反射層が
どちらも金属であるため、多結晶質の基板と裏面金属反
射層の密着性がさらに向上し、かつ裏面金属反射層の配
向性がさらに向上した。密着性の向上によって、基板の
加工性がさらに向上し、製造工程の自由度と制御性がさ
らに向上した。
According to the seventh aspect of the present invention, since the main material constituting the substrate is a metal or an alloy, a difference in flatness is provided according to a polycrystalline grain boundary. It is easy to form steps along the boundaries or irregularities at the grain boundaries of polycrystals. In addition, flexibility is generated in the substrate, and the degree of freedom in processing in manufacturing the photovoltaic element is improved. In addition, since both the polycrystalline substrate and the back metal reflective layer are made of metal, the adhesion between the polycrystalline substrate and the back metal reflective layer is further improved, and the orientation of the back metal reflective layer is further improved. . Due to the improved adhesion, the processability of the substrate is further improved, and the flexibility and controllability of the manufacturing process are further improved.

【0049】また請求項8に係る発明によれば、前記裏
面金属反射層を構成する主たる材料が、金、銀、銅、ア
ルミニウム、マグネシウム等の可視から赤外光の反射率
の高い金属であることによって、以下のような作用があ
る。
According to the eighth aspect of the invention, the main material constituting the back metal reflection layer is a metal having a high reflectance from visible to infrared light, such as gold, silver, copper, aluminum, and magnesium. This has the following effects.

【0050】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流(Jsc)がさらに向上した。
That is, the reflectance of the back surface of the photovoltaic element was further improved, the light absorption of the semiconductor layer was increased, and the short-circuit current (Jsc) of the photovoltaic element was further improved.

【0051】また、従来のピラミッド形の凹凸を有する
いわゆるテクスチャー構造が全面に形成された基板表面
上に、上述の反射率の高い金属を積層した場合、あるい
は、上述の反射率の高い金属による裏面金属反射層が、
全面にわたって従来のピラミッド形の凹凸のテクスチャ
ー構造を有する場合、上述の反射率の高い金属が、半導
体層に拡散したり、マイグレーションを起こして、光起
電力素子のシャントを生じ易かったが、本発明の場合、
多結晶質の基板表面に露出した多結晶の個々の結晶粒の
表面の平坦性に差があり、表面に凹凸の形成された多結
晶粒と表面が平坦な多結晶粒が混在する多結晶質の基板
上に、上述の反射率の高い金属を積層することによっ
て、高い乱反射と高い短絡電流(Jsc)を維持しながら
も、上述の反射率の高い金属が、半導体層に拡散した
り、マイグレーションを起こすことがほとんど無くな
り、光起電力素子の製造の歩留まりが顕著に向上した。
また、光起電力素子のリーク電流が減少し、開放電圧
(Voc)とフィルファクター(FF)が向上した。
When the above-mentioned metal having a high reflectivity is laminated on the surface of a substrate on which a so-called texture structure having pyramid-shaped irregularities is formed on the entire surface, or the back surface made of the metal having a high reflectivity is used Metal reflective layer,
In the case where the conventional pyramid-shaped uneven texture structure is provided over the entire surface, the above-mentioned metal having a high reflectance is likely to diffuse into the semiconductor layer or cause migration, thereby causing a shunt of the photovoltaic element. in the case of,
There is a difference in the flatness of the surface of the individual crystal grains of the polycrystal exposed on the surface of the polycrystalline substrate, and polycrystals in which polycrystal grains having irregularities formed on the surface and polycrystal grains having a flat surface are mixed. By laminating the above-mentioned high-reflectivity metal on the substrate, the high-reflectivity metal diffuses into the semiconductor layer or migrates while maintaining high diffuse reflection and high short-circuit current (Jsc). Is almost eliminated, and the production yield of the photovoltaic element is remarkably improved.
Further, the leak current of the photovoltaic element was reduced, and the open voltage (Voc) and the fill factor (FF) were improved.

【0052】さらに、前記裏面金属反射層の主たる材料
に、アルミニウムを用いることは、製造コストが低いこ
とから、また銀や銅に比べてマイグレーションが起こり
にくいことから、最も望ましいが、従来のピラミッド形
の凹凸を有するいわゆるテクスチャー構造が全面に形成
された基板表面上に、アルミニウムを積層するか、ある
いはアルミニウムが、基板全面にわたって従来のピラミ
ッド形の凹凸のテクスチャー構造を有すると、アルミニ
ウム表面の全反射率が低下してしまうことが多かった。
また、前述のアルミニウムの上に透明導電層を積層した
場合さらに全反射率が低下してしまうことが多く、光起
電力素子の裏面反射層としては、不適当であることが多
かった。一方、フラットな表面の基板上にアルミニウム
を積層した場合には、半導体層裏面での光の散乱が少な
くなって、光起電力素子の短絡電流(Jsc)が低下する
という問題と、基板とアルミニウムの間ではがれを生じ
易いという問題があった。これらに対し、本発明は、多
結晶質の基板表面に露出した多結晶の個々の結晶粒の表
面の平坦性に差があり、表面に凹凸の形成された多結晶
粒と表面が平坦な多結晶粒が混在する多結晶質の基板上
に、アルミニウムを積層することによって、裏面で光を
散乱させつつ、透明導電層を積層した場合も含めてアル
ミニウム表面の全反射率が低下してしまうことがなくな
り、アルミニウム表面の高い全反射率によって半導体層
の光吸収が向上し、光起電力素子の短絡電流(Jsc)が
向上した。また、基板とアルミニウムの間の密着性も向
上し、製造工程の自由度と制御性が向上し、製造の歩留
まりが向上し、光起電力素子の耐候性、耐久性が向上し
た。
Further, it is most desirable to use aluminum as the main material of the back metal reflection layer, because the production cost is low and migration is less likely to occur as compared with silver or copper. If aluminum is laminated on the surface of the substrate on which a so-called texture structure having irregularities is formed over the entire surface, or if aluminum has a conventional pyramid-shaped irregular texture structure over the entire surface of the substrate, the total reflectance of the aluminum surface Often decreased.
In addition, when a transparent conductive layer is laminated on the above-described aluminum, the total reflectance often lowers in many cases, and is often unsuitable as a back reflection layer of a photovoltaic element. On the other hand, when aluminum is stacked on a flat substrate, the scattering of light on the back surface of the semiconductor layer is reduced and the short-circuit current (Jsc) of the photovoltaic element is reduced. There was a problem that separation easily occurred between the two. On the other hand, according to the present invention, there is a difference in the flatness of the surface of each of the polycrystalline grains exposed on the surface of the polycrystalline substrate. By laminating aluminum on a polycrystalline substrate in which crystal grains are mixed, light is scattered on the back surface, and the total reflectance of the aluminum surface including the case where a transparent conductive layer is laminated is reduced. The light absorption of the semiconductor layer was improved by the high total reflectance of the aluminum surface, and the short-circuit current (Jsc) of the photovoltaic element was improved. In addition, the adhesion between the substrate and aluminum was improved, the flexibility and controllability of the manufacturing process were improved, the manufacturing yield was improved, and the weather resistance and durability of the photovoltaic element were improved.

【0053】全面にピラミッド形の凹凸のテクスチャー
構造を有するアルミニウム表面の全反射率が低下してし
まう理由は、明らかになっていないが、光の波長程度の
微小なピラミッド形の凹凸によって、アルミニウムの表
面積が増大し、透明導電層との界面で反応が起こりやす
くなって、界面に化合物が形成されて反射率が低下する
と考えられる。本発明の構成では、基板表面に露出した
多結晶の個々の結晶粒の表面の平坦性に差があり、表面
に凹凸の形成された多結晶粒と表面が平坦な多結晶粒が
混在することによって、アルミニウムの表面積の増大が
抑えられて、透明導電層との界面での反応が抑えられ
て、全反射率が大幅に向上したと考えられる。
The reason why the total reflectance of the aluminum surface having a pyramid-shaped irregular texture structure over the entire surface is lowered is not clear, but the minute pyramid-shaped irregularities on the order of the wavelength of light cause the aluminum to have a low reflectance. It is considered that the surface area increases, a reaction easily occurs at the interface with the transparent conductive layer, and a compound is formed at the interface, thereby lowering the reflectance. In the configuration of the present invention, there is a difference in the flatness of the surfaces of the individual crystal grains of the polycrystal exposed on the substrate surface, and polycrystal grains having irregularities formed on the surface and polycrystal grains having a flat surface are mixed. It is considered that the increase in the surface area of aluminum was suppressed, the reaction at the interface with the transparent conductive layer was suppressed, and the total reflectance was significantly improved.

【0054】以下では、本発明に係る実施態様例を説明
する。
Hereinafter, embodiments of the present invention will be described.

【0055】(光起電力素子)本発明に係る光起電力素
子としては、例えば図1及び図2に示すものが挙げられ
る。以下、図面を参照しながら、本発明の光起電力素子
の構成とその製造方法をさらに詳しく説明する。
(Photovoltaic Element) The photovoltaic element according to the present invention includes, for example, those shown in FIGS. Hereinafter, the configuration of the photovoltaic element of the present invention and the method of manufacturing the same will be described in more detail with reference to the drawings.

【0056】図1は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図1の構成の光起電力素子に限られるものではな
い。図1において、101は基板、102は裏面金属反
射層、103は透明導電層、104はn型半導体層、1
05はi型半導体層、106はp型半導体層、107は
透明電極、108は集電電極である。また、図1はp型
半導体層側から光入射する構成であるが、n型半導体層
側から光入射する構成の光起電力素子の場合は、104
がp型半導体層、106がn型半導体層となる。
FIG. 1 is an example of a sectional view of a photovoltaic device for explaining the concept of the present invention in detail. However, the present invention is not limited to the photovoltaic element having the configuration shown in FIG. In FIG. 1, 101 is a substrate, 102 is a back metal reflective layer, 103 is a transparent conductive layer, 104 is an n-type semiconductor layer, 1
05 is an i-type semiconductor layer, 106 is a p-type semiconductor layer, 107 is a transparent electrode, and 108 is a current collecting electrode. FIG. 1 shows a configuration in which light enters from the p-type semiconductor layer side. In the case of a photovoltaic element having a configuration in which light enters from the n-type semiconductor layer side,
Is a p-type semiconductor layer, and 106 is an n-type semiconductor layer.

【0057】さらに、図1は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図1とは逆の順番に各層が積
層されることもある。
FIG. 1 shows a configuration in which light is incident from the side opposite to the substrate. In a photovoltaic element having a configuration in which light is incident from the substrate side, the layers are arranged in the reverse order to FIG. 1 except for the substrate. May be laminated.

【0058】また図2は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図2の本発明のスタック型の光起電力素子は、3
つのpin接合が積層された構造をしており、215は
光入射側から数えて第一のpin接合、216は第二の
pin接合、217は第三のpin接合である。これら
3つのpin接合は、基板201上に裏面金属反射層2
02と透明導電層203を形成し、その上に積層された
ものであり、3つのpin接合の最上部に、透明電極2
13と集電電極214が形成されて、スタック型の光起
電力素子を形成している。そして、それぞれのpin接
合は、n型半導体層204、207、210、i型半導
体層205、208、211、p型半導体層206、2
09、212から成る。また、図1の光起電力素子と同
様に光の入射方向によって、ドーピング層や電極の配置
が入れ替わることもある。
FIG. 2 is an example of a sectional view of a stack type photovoltaic device for explaining the concept of the present invention in detail. The stack type photovoltaic device of the present invention shown in FIG.
215 is a first pin junction counted from the light incident side, 216 is a second pin junction, and 217 is a third pin junction. These three pin junctions are formed on the substrate 201 on the backside metal reflection layer 2.
02 and a transparent conductive layer 203 are formed and laminated thereon. The transparent electrode 2 is formed on the top of the three pin junctions.
13 and the collecting electrode 214 are formed to form a stacked photovoltaic element. The respective pin junctions are formed by n-type semiconductor layers 204, 207, 210, i-type semiconductor layers 205, 208, 211, p-type semiconductor layers 206,
09, 212. Further, as in the photovoltaic element of FIG. 1, the arrangement of the doping layers and the electrodes may be switched depending on the incident direction of light.

【0059】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。
Hereinafter, the respective layers of the photovoltaic element of the present invention will be described in detail in the order in which they are formed.

【0060】(基板)本発明に係る基板は、本発明の特
徴であり、特にその結晶形態と表面形状に特徴がある。
(Substrate) The substrate according to the present invention is a feature of the present invention, and is particularly characterized by its crystal form and surface shape.

【0061】結晶形態としては、多結晶質のものが用い
られる。
As the crystal form, a polycrystalline one is used.

【0062】本発明者は、検討の結果、多結晶質の基板
の表面形状としては、前記基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性に差があり、凹凸の形成
された表面を有する多結晶粒と平坦な表面を有する多結
晶粒が混在する形状が好ましいことを見いだした。
As a result of the study, the present inventor has found that the surface shape of the polycrystalline substrate has a difference in the flatness of the surface of each of the polycrystalline grains exposed on the surface of the substrate, and the formation of irregularities It has been found that a shape in which polycrystalline grains having a given surface and polycrystalline grains having a flat surface are mixed is preferable.

【0063】さらに、基板の表面に露出した多結晶の個
々の結晶粒の表面の平坦性の差が、小さすぎる場合は、
すなわち基板表面全面にわたって平坦であるか、全面に
わたってテクスチャー構造であるかを意味するので、ど
ちらの場合も、光の散乱の減少あるいは光起電力素子の
リーク電流の増加といった従来の問題点が出てきてしま
うことが分かった。また、基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性の差が、大きすぎる場合
は、表面に大きな凹凸が形成された多結晶粒があるの
で、従来のテクスチャー構造が形成された基板と同様に
光起電力素子のシャントあるいはリーク電流の増加ある
いは開放電圧(Voc)あるいはフィルファクター(F
F)の低下といった問題点が出てきてしまうことが分か
った。
Further, if the difference in flatness of the surface of each of the polycrystalline grains exposed on the surface of the substrate is too small,
That is, it means that the substrate is flat over the entire surface or has a textured structure over the entire surface. In either case, conventional problems such as a decrease in light scattering or an increase in leakage current of the photovoltaic element appear. It turned out to be. Also, if the difference in flatness of the surface of individual crystal grains of the polycrystal exposed on the surface of the substrate is too large, there are polycrystal grains having large irregularities on the surface, so that a conventional texture structure is formed. As in the case of the substrate, the shunt or leakage current of the photovoltaic element is increased, or the open circuit voltage (Voc) or the fill factor (F
It was found that problems such as a decrease in F) appeared.

【0064】したがって、基板の表面に露出した多結晶
の個々の結晶粒の表面の平坦性の差は、Rmaxの差で、
好ましくは、0.01μmから1.5μm、より好まし
くは、0.02μmから1μm、最適には、0.05μ
mから0.7μmが望ましいことが分かった。
Therefore, the difference in the flatness of the surface of the individual crystal grains of the polycrystal exposed on the surface of the substrate is the difference of Rmax,
Preferably from 0.01 μm to 1.5 μm, more preferably from 0.02 μm to 1 μm, optimally 0.05 μm
It has been found that m to 0.7 μm is desirable.

【0065】また、多結晶の平均粒径が、小さすぎる
(0.05μm未満)場合は、基板表面全面にわたって
平坦であるか、全面にわたってテクスチャー構造である
かの状態に近付いてしまうので、どちらの場合も、光の
散乱の減少あるいは光起電力素子のリーク電流の増加や
光起電力素子のシャントあるいは開放電圧(Voc)また
はフィルファクター(FF)の低下といった従来の問題
点が出てきてしまうことが分かった。また、多結晶粒の
平均粒径が、大きすぎる(2mmを越える)場合は、光
起電力素子の裏面における乱反射が減少して、短絡電流
(Jsc)が減少してしまうことがわかった。
On the other hand, if the average grain size of the polycrystal is too small (less than 0.05 μm), it tends to be either flat over the entire surface of the substrate or a textured structure over the entire surface. In this case as well, conventional problems such as a decrease in light scattering, an increase in leak current of the photovoltaic element, and a decrease in shunt or open-circuit voltage (Voc) or fill factor (FF) of the photovoltaic element appear. I understood. Further, it was found that when the average grain size of the polycrystalline grains was too large (exceeding 2 mm), irregular reflection on the back surface of the photovoltaic element was reduced, and the short-circuit current (Jsc) was reduced.

【0066】したがって、多結晶の平均粒径は、好まし
くは、0.1μmから2mm、より好ましくは、0.2
μmから1mm、最適には、0.5μmから100μm
が望ましい。
Therefore, the average particle size of the polycrystal is preferably 0.1 μm to 2 mm, more preferably 0.2 μm to 2 mm.
μm to 1 mm, optimally 0.5 μm to 100 μm
Is desirable.

【0067】さらに、基板の表面に、前記多結晶の粒界
に沿った段差、又は、前記多結晶の粒界部分に隆起若し
くは凹みを設けた光起電力素子においては、多結晶の粒
界に沿った段差あるいは凹凸の高さが小さすぎる場合
は、光の散乱が減少し、光起電力素子の短絡電流(Js
c)が減少してしまい、また、大きすぎる場合は、光起
電力素子のリーク電流が増加して製造の歩留まりを低下
させることがあることが分かった。
Further, in a photovoltaic element in which a step is formed along the polycrystalline grain boundary on the surface of the substrate, or a bump or a dent is formed in the polycrystalline grain boundary, the polycrystalline grain boundary is formed. If the height of the step or unevenness along the surface is too small, the scattering of light is reduced and the short-circuit current (Js) of the photovoltaic element is reduced.
It was found that when c) was reduced, and when it was too large, the leakage current of the photovoltaic element increased and the production yield was sometimes reduced.

【0068】そこで、前記多結晶の粒界に沿った段差、
又は、前記多結晶の粒界部分に隆起若しくは凹みにおけ
る高さ又は深さは、好ましくは、0.01μmから2μ
m、より好ましくは、0.02μmから1.5μm、最
適には、0.03μmから1μmが望ましいことが分か
った。また、基板の表面に露出した多結晶の個々の結晶
粒の表面の平坦さは、Rmaxが、多結晶の粒界に沿った
段差あるいは凹凸の高さより小さいことが好ましい。個
々の結晶粒内の表面のRmaxが大きいと、従来のいわ
ゆるテクスチャー構造に近付いてしまうので、リーク電
流の増加や光起電力素子のシャントあるいは開放電圧
(Voc)あるいはフィルファクター(FF)の低下とい
った従来のテクスチャー構造の問題点が出てきてしま
う。したがって、個々の結晶粒内の表面の平坦さは、多
結晶の粒界に沿った段差あるいは凹凸の高さによって、
好適な範囲が異なるが、好ましくは、Rmaxで2μm以
下、より好ましくは、Rmaxで1.5μm以下、最適に
は、Rmaxで1μm以下が望ましい。
Therefore, steps along the polycrystalline grain boundaries,
Alternatively, the height or depth of the ridge or dent at the grain boundary portion of the polycrystal is preferably 0.01 μm to 2 μm.
m, more preferably from 0.02 μm to 1.5 μm, optimally from 0.03 μm to 1 μm. In addition, it is preferable that the flatness of the surface of each of the polycrystalline grains exposed on the surface of the substrate is smaller than the height of the steps or the irregularities along the polycrystalline grain boundaries. If the Rmax of the surface in each crystal grain is large, it approaches a conventional so-called texture structure, so that the leak current increases and the shunt or open circuit voltage (Voc) or fill factor (FF) of the photovoltaic element decreases. The problem of the conventional texture structure comes out. Therefore, the flatness of the surface within each crystal grain depends on the height of steps or irregularities along the polycrystalline grain boundaries.
Although the suitable range is different, preferably, Rmax is 2 μm or less, more preferably, Rmax is 1.5 μm or less, and most preferably, Rmax is 1 μm or less.

【0069】また、基板の材質としては、導電性のもの
であっても、また電気絶縁性のものであってもよい。さ
らには、それらは透光性のものであっても、また非透光
性のものであってもよいが、変形、歪みが少なく、所望
の強度を有するものであることが好ましい。具体的には
Fe,Ni,Cr,Al,Mo,Au,Nb,Ta,
V,Ti,Pt,Pb等の金属またはこれらの合金、例
えば真鍮、ステンレス鋼等の薄板及びその複合体の多結
晶材料、あるいは、SiO2,Si34,Al23,A
lN等を含むの絶縁性の多結晶材料を用いることができ
る。基板が金属等の電気導電性である場合には直接電流
取り出し用の電極としても良い。また基板が絶縁性であ
る場合には、後述する裏面金属反射層に裏面電極の役割
を兼ねさせるか、あるいは基板が透光性である場合に
は、基板上に後述する透明電極を形成して直接電流取り
出し用の電極とする。勿論、基板が金属等の電気導電性
のものであっても、長波長光の基板表面上での反射率を
向上させたり、基板材質と堆積膜との間での構成元素の
相互拡散を防止する等の目的で異種の金属層等を前記基
板上の堆積膜が形成される側に設けても良い。
The material of the substrate may be a conductive material or an electrically insulating material. Further, they may be light-transmitting or non-light-transmitting, but preferably have a small amount of deformation and distortion and a desired strength. Specifically, Fe, Ni, Cr, Al, Mo, Au, Nb, Ta,
Metals such as V, Ti, Pt, Pb or alloys thereof, for example, polycrystalline materials of thin plates such as brass and stainless steel and composites thereof, or SiO 2 , Si 3 N 4 , Al 2 O 3 , A
An insulating polycrystalline material containing 1N or the like can be used. When the substrate is electrically conductive such as a metal, the substrate may be directly used as an electrode for extracting current. When the substrate is insulative, the back metal reflective layer described later also serves as a back electrode, or when the substrate is translucent, a transparent electrode described later is formed on the substrate. An electrode for direct current extraction. Of course, even if the substrate is an electrically conductive material such as a metal, the reflectance of long-wavelength light on the substrate surface is improved, and the mutual diffusion of constituent elements between the substrate material and the deposited film is prevented. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed, for the purpose of, for example, performing a process.

【0070】また基板の形状は、用途により板状、長尺
ベルト状、円筒状等であることができ、その厚さは、所
望通りの光起電力素子を形成し得るように適宜決定する
が、光起電力素子として可撓性が要求される場合には、
基板としての機能が充分発揮される範囲内で可能な限り
薄くすることが出来る。しかしながら、基板の製造上及
び取扱い上、機械的強度等の点から、通常は、10μm
以上とされる。
The shape of the substrate can be plate-like, long belt-like, cylindrical, or the like depending on the application. The thickness of the substrate is appropriately determined so that a desired photovoltaic element can be formed. When flexibility is required as a photovoltaic element,
The thickness can be made as thin as possible within a range where the function as a substrate is sufficiently exhibited. However, from the viewpoint of the production and handling of the substrate, the mechanical strength, etc., usually 10 μm
That is all.

【0071】(基板の表面処理の方法)上述した本発明
の特徴を有する多結晶質の基板を形成する方法は、基板
の材質によって異なるが、以下のような基板の表面処理
の方法が採用できる。
(Method of Surface Treatment of Substrate) The method of forming a polycrystalline substrate having the features of the present invention described above differs depending on the material of the substrate, but the following method of surface treatment of the substrate can be employed. .

【0072】すなわち、多結晶質の基板表面に露出した
多結晶の個々の結晶粒の表面の平坦性に差があり、表面
に凹凸の形成された多結晶粒と表面が平坦な多結晶粒が
混在するようにするためには、基板表面に露出した多結
晶の面方位に応じてエッチングレートが異なるような異
方性エッチングを、物理的または化学的に、気相または
液相で行うことによって得られる。
That is, there is a difference in the flatness of the surface of each of the polycrystalline grains exposed on the surface of the polycrystalline substrate, and the polycrystalline grains having irregularities on the surface and the polycrystalline grains having a flat surface are different. In order to make them coexist, by performing anisotropic etching in which the etching rate varies depending on the plane orientation of the polycrystal exposed on the substrate surface, physically or chemically, in the gas phase or liquid phase, can get.

【0073】より具体的には、気相で行う場合、ガスエ
ッチング、プラズマエッチング、イオンエッチング等を
用いることができ、エッチングガスとしては、CF4
26,C38,C410,CHF3,CH22,C
2,ClF3,CCl4,CCl22,CClF3,CH
ClF2,C2Cl24,BCl3,PCl3,CBr
3,SF6,SiF4,SiCl4,HF,O2,N2,H
2,He,Ne,Ar,Xe等あるいはこれらの混合ガ
スが挙げられる。プラズマエッチングの場合のガス圧力
は、10-3Torr〜1Torr、プラズマを生起させ
るエネルギーとしては、DCあるいはACあるいは、1
〜100MHzのRF波、0.1〜10GHzのマイク
ロ波等の高周波を用いることができる。
More specifically, when the etching is performed in a gas phase, gas etching, plasma etching, ion etching, or the like can be used. As the etching gas, CF 4 ,
C 2 F 6 , C 3 F 8 , C 4 F 10 , CHF 3 , CH 2 F 2 , C
l 2 , ClF 3 , CCl 4 , CCl 2 F 2 , CCIF 3 , CH
ClF 2 , C 2 Cl 2 F 4 , BCl 3 , PCl 3 , CBr
F 3 , SF 6 , SiF 4 , SiCl 4 , HF, O 2 , N 2 , H
2 , He, Ne, Ar, Xe and the like or a mixed gas thereof. The gas pressure in the case of plasma etching is 10 −3 Torr to 1 Torr, and DC or AC or 1
A high frequency such as an RF wave of 100 MHz or a microwave of 0.1 to 10 GHz can be used.

【0074】また、液相で行う場合、酸の例としては、
硫酸、塩酸、硝酸、リン酸、フッ酸、クロム酸、スルフ
ァミン酸、シュウ酸、酒石酸、クエン酸、ギ酸、乳酸、
グリコール酸、酢酸、グルコン酸、コハク酸、リンゴ酸
等、あるいはこれらを水で希釈したもの、あるいはこれ
らの混合液を用いることができる。また、アルカリの例
としては、カセイソーダ、水酸化アンモニウム、水酸化
カリウム、炭酸ソーダ、重炭酸ソーダ、セスキ炭酸ソー
ダ、第1リン酸ソーダ、第2リン酸ソーダ、第3リン酸
ソーダ、ピロリン酸ソーダ、トリポリリン酸ソーダ、テ
トラポリリン酸ソーダ、トリメタリン酸ソーダ、テトラ
メタリン酸ソーダ、ヘキサメタリン酸ソーダ、オルソケ
イ酸塩ソーダ、メタケイ酸塩ソーダ等、あるいはこれら
を水で希釈したもの、あるいはこれらの混合液を用いる
ことができる。また、液相でエッチングを行う場合エッ
チング液を加熱したり、超音波等のエネルギーを加えて
も良い。
When the reaction is carried out in a liquid phase, examples of the acid include
Sulfuric acid, hydrochloric acid, nitric acid, phosphoric acid, hydrofluoric acid, chromic acid, sulfamic acid, oxalic acid, tartaric acid, citric acid, formic acid, lactic acid,
Glycolic acid, acetic acid, gluconic acid, succinic acid, malic acid, etc., or those diluted with water, or a mixture thereof can be used. Examples of the alkali include sodium hydroxide, ammonium hydroxide, potassium hydroxide, sodium carbonate, sodium bicarbonate, sodium sesquicarbonate, sodium primary phosphate, sodium secondary phosphate, sodium tertiary phosphate, sodium pyrophosphate, and sodium tripolyphosphate. Sodium acid, sodium tetrapolyphosphate, sodium trimetaphosphate, sodium tetrametaphosphate, sodium hexametaphosphate, sodium orthosilicate, sodium metasilicate, etc., or those diluted with water, or a mixture thereof can be used. it can. When etching is performed in a liquid phase, the etching liquid may be heated or energy such as ultrasonic waves may be applied.

【0075】さらに、好適なエッチング条件は、多結晶
質の材料あるいは表面形状によって大きく異なるので、
一概に規定することはできないが、一例として、厚さ
0.2mmのブライトアニール処理をしたフェライト系
ステンレスSUS430−BAの場合は、以下のような
条件が好ましい。
Further, preferable etching conditions greatly differ depending on the polycrystalline material or surface shape.
Although it cannot be specified unconditionally, as an example, in the case of a ferrite stainless steel SUS430-BA having a thickness of 0.2 mm and subjected to a bright annealing treatment, the following conditions are preferable.

【0076】例えば、気相でエッチングする場合、47
mm角にカットしたSUS430−BAをスパッタ装置
の基板ホルダーに10枚セットした状態で、Arを10
〜150sccm流入し、ガス圧力を2〜30mTor
rに保持して、基板側に100W〜400Wの13.5
6MHzのRF高周波を印加してArプラズマを生起さ
せ、5分〜30分のArプラズマ処理によって、基板表
面をエッチングすることが望ましい。もちろん、他のエ
ッチングガスを用いることもできるし、DC電力あるい
はマイクロ波といった他のエネルギーによってプラズマ
を生起させても良い。その場合は当然、ガスやエネルギ
ーによって好適な条件が異なる。
For example, when etching is performed in a gas phase, 47
Ar was set to 10 with SUS430-BA cut into a square of 10 mm set in a substrate holder of a sputtering apparatus.
150150 sccm, gas pressure 2-30 mTorr
r, and 13.5 of 100 W to 400 W is applied to the substrate side.
It is desirable to apply a 6 MHz RF high frequency to generate Ar plasma and etch the substrate surface by Ar plasma treatment for 5 to 30 minutes. Of course, other etching gas may be used, and plasma may be generated by other energy such as DC power or microwave. In that case, naturally, suitable conditions differ depending on the gas and energy.

【0077】また、液相で前述のSUS430−BAを
エッチングする場合は、例えば、フッ酸と硝酸と水を
1:3:200の割合で混合したエッチング液を用い
て、攪拌させながら、1分〜20分のエッチングを行う
ことが望ましい。もちろん、フッ酸と硝酸と酢酸と水の
混合液あるいは塩酸と硝酸と水の混合液といった、他の
エッチング液を用いることもできる。エッチング時間
は、エッチング液の種類あるいは混合比によって、好適
な時間が異なる。ある基板材料に対して、強いエッチン
グ作用のある酸あるいはアルカリの場合、希釈率を高め
る方が望ましく、エッチング時間を短くする方が望まし
い。
When the above-described SUS430-BA is etched in a liquid phase, for example, an etching solution in which hydrofluoric acid, nitric acid and water are mixed at a ratio of 1: 3: 200 is used for one minute while stirring. It is desirable to perform etching for up to 20 minutes. Of course, other etching liquids such as a mixed liquid of hydrofluoric acid, nitric acid, acetic acid and water or a mixed liquid of hydrochloric acid, nitric acid and water can be used. The preferred etching time varies depending on the type of etching solution or the mixing ratio. In the case of an acid or alkali having a strong etching effect on a certain substrate material, it is desirable to increase the dilution ratio and to shorten the etching time.

【0078】また、気相のエッチングにおいても液相の
エッチングにおいても、基板の表面状態が鏡面に近いほ
ど強めのエッチング条件が好ましい。例えば、同じSU
S430でも表面を鏡面研磨したものは前述のエッチン
グ条件よりも強めのエッチング条件が好ましい。また、
同じステンレスでもマルテンサイト系ステンレスあるい
はオーステナイト系ステンレス等、組成の少し異なる場
合は、好適なエッチング条件が異なってくる。例えばオ
ーステナイト系ステンレスのSUS304の場合は、S
US430よりも強めのエッチング条件が好ましい。ま
た、液相のエッチングの場合、同じ表面状態のSUS4
30−BAでも、基板の厚さが前述の値より厚い場合
は、前述のエッチング条件よりも強めのエッチング条件
が好ましい。
In both the gas phase etching and the liquid phase etching, stronger etching conditions are preferable as the surface state of the substrate is closer to the mirror surface. For example, the same SU
In step S430, the mirror-polished surface preferably has etching conditions stronger than those described above. Also,
When the same stainless steel has a slightly different composition such as a martensitic stainless steel or an austenitic stainless steel, the suitable etching conditions are different. For example, in the case of SUS304 of austenitic stainless steel, S
Etching conditions stronger than US430 are preferred. In the case of liquid phase etching, SUS4
Even in the case of 30-BA, when the thickness of the substrate is larger than the above-described value, the etching condition that is stronger than the above-described etching condition is preferable.

【0079】(裏面金属反射層)本発明に係る裏面金属
反射層102、202は、光入射方向に対し半導体層の
裏面に配され、半導体層で吸収しきれなかった光を再び
半導体層に反射する光反射層の役割を持つ。また、光起
電力素子の裏面電極も兼ねる。したがって、図1の10
2の位置かあるいは、基板101が透光性で、基板の方
向から光を入射させる場合には、透明導電層を挟んで半
導体層の上に積層される。裏面金属反射層の材料として
は、金、銀、銅、アルミニウム、マグネシウム、ニッケ
ル、鉄、クロム、モリブデン、タングステン、チタン、
コバルト、タンタル、ニオブ、ジルコニウム等の金属ま
たはステンレス等の合金が挙げられる。なかでもアルミ
ニウム、マグネシウム、銅、銀、金などの反射率の高い
金属が特に好ましい。反射率の高い金属を用いることに
よって、半導体層で吸収しきれなかった光が高い反射率
で再び半導体層に反射され、半導体層内の光路長が延
び、半導体層の光吸収が増大して、光起電力素子の短絡
電流(Jsc)が増大する。
(Back Metal Reflective Layer) The back metal reflective layers 102 and 202 according to the present invention are arranged on the back surface of the semiconductor layer in the light incident direction, and reflect light that could not be absorbed by the semiconductor layer again to the semiconductor layer. It has the role of a light reflecting layer. In addition, it also serves as the back electrode of the photovoltaic element. Therefore, 10 in FIG.
When the substrate 101 is translucent and light enters from the direction of the substrate, the substrate is laminated on the semiconductor layer with the transparent conductive layer interposed therebetween. Materials for the back metal reflective layer include gold, silver, copper, aluminum, magnesium, nickel, iron, chromium, molybdenum, tungsten, titanium,
Examples include metals such as cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, metals having high reflectivity such as aluminum, magnesium, copper, silver, and gold are particularly preferable. By using a metal having a high reflectance, light that could not be absorbed by the semiconductor layer is reflected again by the semiconductor layer with a high reflectance, an optical path length in the semiconductor layer is increased, and light absorption of the semiconductor layer is increased. The short-circuit current (Jsc) of the photovoltaic element increases.

【0080】裏面金属反射層の表面は、平坦であっても
良いが、基板の多結晶粒界に応じて平坦性に差があるこ
とによって、裏面金属反射層と透明導電層の密着性が向
上し、光起電力素子の製造工程の自由度と制御性がさら
に向上し、製造の歩留まりがさらに向上し、光起電力素
子の耐候性、耐久性がさらに向上した。また、裏面金属
反射層の表面も、基板の多結晶粒界に応じて平坦性に差
があることによって、透明導電層の配向性がさらに向上
し、透明導電層の多結晶の平均粒径が増大し、粒径のば
らつきが小さくなった。その結果、光起電力素子のシリ
ーズ抵抗が減少し、フィルファクター(FF)が向上す
ると同時に、裏面金属反射層と透明導電層の界面での光
の散乱がさらに促進されて、短絡電流(Jsc)がさらに
増大した。
The surface of the back metal reflective layer may be flat, but the difference in flatness according to the polycrystalline grain boundaries of the substrate improves the adhesion between the back metal reflective layer and the transparent conductive layer. However, the flexibility and controllability of the manufacturing process of the photovoltaic element were further improved, the production yield was further improved, and the weather resistance and durability of the photovoltaic element were further improved. In addition, the surface of the back metal reflective layer also has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that the orientation of the transparent conductive layer is further improved, and the average grain size of the polycrystalline transparent conductive layer is reduced. And the variation in particle size became smaller. As a result, the series resistance of the photovoltaic element is reduced, and the fill factor (FF) is improved. At the same time, light scattering at the interface between the back metal reflective layer and the transparent conductive layer is further promoted, and the short-circuit current (Jsc) is reduced. Increased further.

【0081】多結晶の粒界に応じた裏面金属反射層の平
坦性の差は、Rmaxの差で、好ましくは、0.01μm
から1.5μm、より好ましくは、0.02μmから1
μm、最適には、0.05μmから0.7μmが望まし
い。
The difference in flatness of the back metal reflecting layer according to the polycrystalline grain boundaries is the difference in Rmax, preferably 0.01 μm.
To 1.5 μm, more preferably 0.02 μm to 1
μm, and most preferably, 0.05 μm to 0.7 μm.

【0082】また、個々の結晶粒内の表面のRmaxが大
きいと、従来のいわゆるテクスチャー構造に近付いてし
まうので、リーク電流の増加や光起電力素子のシャント
あるいは開放電圧(Voc)あるいはフィルファクター
(FF)の低下といった従来のテクスチャー構造の問題
点が出てきてしまう。したがって、個々の結晶粒内の裏
面金属反射層の表面の平坦さは、好ましくは、Rmaxで
2μm以下、より好ましくは、Rmaxで1.5μm以
下、最適には、Rmaxで1μm以下が望ましい。
If the Rmax of the surface in each crystal grain is large, it approaches the conventional so-called texture structure, so that the leakage current increases, the shunt or open-circuit voltage (Voc) or the fill factor (Voc) of the photovoltaic element increases. The problem of the conventional texture structure such as a decrease in FF) appears. Therefore, the flatness of the surface of the back metal reflective layer in each crystal grain is preferably 2 μm or less in Rmax, more preferably 1.5 μm or less in Rmax, and most preferably 1 μm or less in Rmax.

【0083】裏面金属反射層の表面は、裏面金属反射層
の膜厚を例えば0.1μm以下と薄くした場合には、本
発明の多結晶基板の表面性を受け継いで、多結晶の粒界
に沿った段差あるいは凹凸が現れる。また、裏面金属反
射層の膜厚を例えば1μm以上と厚くした場合には、表
面が平坦になってくる。
When the thickness of the back metal reflective layer is reduced to, for example, 0.1 μm or less, the surface of the back metal reflective layer inherits the surface properties of the polycrystalline substrate of the present invention and forms a polycrystalline grain boundary. Steps or irregularities along the surface appear. When the thickness of the back metal reflection layer is increased to, for example, 1 μm or more, the surface becomes flat.

【0084】また、裏面金属反射層の表面を多結晶質の
基板に施したのと同様に、エッチングによって、多結晶
の粒界に沿った段差あるいは凹凸を形成しても良い。
Further, similarly to the case where the surface of the back metal reflection layer is formed on a polycrystalline substrate, steps or irregularities may be formed along the polycrystalline grain boundaries by etching.

【0085】裏面金属反射層の形成には、EB蒸着、ス
パッタ蒸着などの各種蒸着法、各種CVD法、メッキ
法、印刷法などが用いられる。
For the formation of the back metal reflection layer, various vapor deposition methods such as EB vapor deposition and sputter vapor deposition, various CVD methods, plating methods, printing methods and the like are used.

【0086】(透明導電層)本発明に係る透明導電層1
03は、主に以下のような目的で、裏面金属反射層10
2と半導体層104の間に配置される。まず、光起電力
素子の裏面での乱反射を向上させ、薄膜による多重干渉
によって光を光起電力素子内に閉じ込めて、半導体層内
の光路長を延ばし、光起電力素子の短絡電流(Jsc)を
増大させること。次に、裏面電極を兼ねる裏面金属反射
層の金属が、半導体層に拡散するか、あるいはマイグレ
ーションを起こして、光起電力素子がシャントすること
を防止すること。また、透明導電層に若干の抵抗値をも
たせることで、半導体層を挟んで設けられた裏面金属反
射層102と透明電極107との間に半導体層のピンホ
ール等の欠陥で発生するショートを防止することであ
る。
(Transparent conductive layer) The transparent conductive layer 1 according to the present invention
03 is a back metal reflection layer 10 mainly for the following purposes.
2 and the semiconductor layer 104. First, the irregular reflection on the back surface of the photovoltaic element is improved, light is confined in the photovoltaic element by multiple interference by the thin film, the optical path length in the semiconductor layer is extended, and the short-circuit current (Jsc) of the photovoltaic element is increased. To increase. Next, it is necessary to prevent the metal of the back metal reflective layer also serving as the back electrode from diffusing into the semiconductor layer or causing migration, thereby preventing the photovoltaic element from shunting. In addition, by giving the transparent conductive layer a slight resistance value, short-circuiting caused by defects such as pinholes in the semiconductor layer between the back metal reflection layer 102 and the transparent electrode 107 provided with the semiconductor layer interposed therebetween is prevented. It is to be.

【0087】透明導電層103は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の抵
抗率が要求される。好ましくは、650nm以上の透過
率が、80%以上、より好ましくは、85%以上、最適
には90%以上であることが望ましい。また、抵抗率は
好ましくは、1×10-4Ωcm以上、1×106Ωcm
以下、より好ましくは、1×10-2Ωcm以上、5×1
4Ωcm以下であることが望ましい。
The transparent conductive layer 103 is required to have a high transmittance in a wavelength region that can be absorbed by the semiconductor layer and to have an appropriate resistivity. Preferably, the transmittance at 650 nm or more is 80% or more, more preferably 85% or more, and optimally 90% or more. Further, the resistivity is preferably 1 × 10 −4 Ωcm or more and 1 × 10 6 Ωcm.
Or less, more preferably 1 × 10 −2 Ωcm or more, and 5 × 1
0 is desirably 4 [Omega] cm or less.

【0088】透明導電層103の材料としては、In2
3,SnO2,ITO(In23+SnO2),Zn
O,CdO,Cd2SnO4,TiO2,Ta25,Bi2
3,MoO3,NaxWO3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素(ドーパント)を
添加しても良い。
The material of the transparent conductive layer 103 is In 2
O 3 , SnO 2 , ITO (In 2 O 3 + SnO 2 ), Zn
O, CdO, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2
A conductive oxide such as O 3 , MoO 3 , and Na x WO 3 or a mixture thereof is preferably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0089】導電率を変化させる元素(ドーパント)と
しては、例えば透明導電層103がZnOの場合には、
Al,In,B,Ga,Si,F等が、またIn23
場合には、Sn,F,Te,Ti,Sb,Pb等が、ま
たSnO2の場合には、F,Sb,P,As,In,T
l,Te,W,Cl,Br,I等が好適に用いられる。
As an element (dopant) for changing the conductivity, for example, when the transparent conductive layer 103 is ZnO,
Al, In, B, Ga, Si, F, etc., In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.

【0090】また、透明導電層103の形成方法として
は、EB蒸着、スパッタ蒸着などの各種蒸着法、各種C
VD法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。
The transparent conductive layer 103 may be formed by various deposition methods such as EB deposition and sputter deposition, and various C methods.
A VD method, a spray method, a spin-on method, a dipping method and the like are preferably used.

【0091】透明導電層103の表面は、平坦であって
も良いが、基板の多結晶粒界に応じて平坦性に差がある
ことによって、透明導電層と半導体層の密着性が向上
し、光起電力素子の製造工程の自由度と制御性がさらに
向上し、製造の歩留まりがさらに向上し、光起電力素子
の耐候性、耐久性がさらに向上した。また、透明導電層
と半導体層の界面での光の散乱が促進されて、短絡電流
(Jsc)がさらに増大した。多結晶の粒界に応じた透明
導電層103の平担性の差は、好ましくは、0.01μ
mから1.5μm、より好ましくは、0.02μmから
1μm、最適には、0.05μmから0.7μmが望ま
しい。
The surface of the transparent conductive layer 103 may be flat, but due to the difference in flatness depending on the polycrystalline grain boundaries of the substrate, the adhesion between the transparent conductive layer and the semiconductor layer is improved, The flexibility and controllability of the manufacturing process of the photovoltaic device were further improved, the production yield was further improved, and the weather resistance and durability of the photovoltaic device were further improved. In addition, light scattering at the interface between the transparent conductive layer and the semiconductor layer was promoted, and the short-circuit current (Jsc) was further increased. The difference in flatness of the transparent conductive layer 103 according to the polycrystalline grain boundaries is preferably 0.01 μm.
m to 1.5 μm, more preferably 0.02 μm to 1 μm, and most preferably 0.05 μm to 0.7 μm.

【0092】さらに、透明導電層の多結晶の成長によっ
て、表面に成長面に応じた凹凸が形成されることがあ
る。また、多結晶質の基板が、基板の多結晶粒界に応じ
て平坦性に差があることによって、透明導電層の多結晶
の平均粒径が拡大し、光の散乱が増大して、光起電力素
子の短絡電流(Jsc)がさらに向上した。
Further, due to the polycrystalline growth of the transparent conductive layer, irregularities may be formed on the surface according to the growth surface. In addition, since the polycrystalline substrate has a difference in flatness according to the polycrystalline grain boundaries of the substrate, the average crystal grain size of the polycrystal of the transparent conductive layer is increased, and light scattering is increased. The short-circuit current (Jsc) of the electromotive element further improved.

【0093】(半導体層)本発明に係る半導体層の材料
としては、Si,C,Ge等のIV族元素を用いたも
の、あるいはSiGe,SiC,SiSn等のIV族合
金を用いたもの、あるいはCdS,CdTe等のII−
VI族元素を用いたもの、あるいはCuInSe2,C
u(InGa)Se2,CuInS2等のI−III−V
I族元素を用いたものが用いられる。
(Semiconductor Layer) As a material of the semiconductor layer according to the present invention, a material using a group IV element such as Si, C, Ge, or the like, a material using a group IV alloy such as SiGe, SiC, SiSn, or II- such as CdS and CdTe
Using a group VI element, or CuInSe 2 , C
I-III-V such as u (InGa) Se 2 , CuInS 2
Those using Group I elements are used.

【0094】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、a−Si:H(水素化非晶質シリコンの略記),a
−Si:F,a−Si:H:F,a−SiGe:H,a
−SiGe:F,a−SiGe:H:F,a−SiC:
H,a−SiC:F,a−SiC:H:F等のIV族及
びIV族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。
Among the above semiconductor materials, semiconductor materials particularly preferably used for the photovoltaic device of the present invention include a-Si: H (abbreviation for hydrogenated amorphous silicon), a
-Si: F, a-Si: H: F, a-SiGe: H, a
-SiGe: F, a-SiGe: H: F, a-SiC:
Group IV and group IV alloy-based amorphous semiconductor materials such as H, a-SiC: F and a-SiC: H: F, microcrystalline semiconductor materials, and polycrystalline semiconductor materials are given.

【0095】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御剤又は禁制帯幅制御剤となる元素を含
む原料化合物を単独で、又は前記堆積膜形成用原料ガス
又は前記希釈ガスに混合して成膜空間内に導入してやれ
ば良い。
The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming raw material gas or the diluent gas to form a film. You only have to introduce it in the space.

【0096】また、半導体層は、価電子制御によって、
少なくともその一部が、p型およびn型にドーピングさ
れ、少なくとも一組のpin接合を形成する。そして、
pin接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。
The semiconductor layer can be controlled by valence electrons.
At least a portion is doped p-type and n-type to form at least one set of pin junctions. And
By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.

【0097】また、半導体層の形成方法としては、マイ
クロ波プラズマCVD法、RFプラズマCVD法、光C
VD法、熱CVD法、MOCVD法などの各種CVD法
によって、あるいはEB蒸着、MBE、イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマCVD法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。
As a method for forming a semiconductor layer, microwave plasma CVD, RF plasma CVD, light C
VD method, thermal CVD method, various CVD methods such as MOCVD method, or various evaporation methods such as EB evaporation, MBE, ion plating, ion beam method, sputtering method,
It is formed by a spray method, a printing method, or the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0098】以下、本発明の光起電力装置に特に好適な
IV族及びIV族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。
Hereinafter, a semiconductor layer using a group IV and group IV alloy amorphous semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in more detail.

【0099】(1)i型半導体層(真性半導体層) 特にIV族及びIV族合金系非晶質半導体材料を用いた
光起電力素子に於いて、pin接合に用いるi型層は照
射光に対してキャリアを発生輸送する重要な層である。
(1) i-type semiconductor layer (intrinsic semiconductor layer) Particularly in a photovoltaic device using a group IV or group IV alloy-based amorphous semiconductor material, the i-type layer used for the pin junction is exposed to irradiation light. It is an important layer for generating and transporting carriers.

【0100】i型層としては、僅かp型、僅かn型の層
も使用できるものである。
As the i-type layer, a slightly p-type or slightly n-type layer can be used.

【0101】IV族及びIV族合金系非単結晶半導体材
料には、上述のごとく、水素原子(H,D)またはハロ
ゲン原子(X)が含有され、これが重要な働きを持つ。
As described above, the group IV and group IV alloy non-single-crystal semiconductor materials contain a hydrogen atom (H, D) or a halogen atom (X), which has an important function.

【0102】i型層に含有される水素原子(H,D)ま
たはハロゲン原子(X)は、i型層の未結合手(ダング
リングボンド)を補償する働きをし、i型層でのキァリ
アの移動度と寿命の積を向上させるものである。またp
型層/i型層、n型層/i型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。i型層
に含有される水素原子または/及びハロゲン原子は1〜
40atm%が最適な含有量として挙げられる。特に、
p型層/i型層、n型層/i型層の各界面側で水素原子
または/及びハロゲン原子の含有量が多く分布している
ものが好ましい分布形態として挙げられ、該界面近傍で
の水素原子または/及びハロゲン原子の含有量はバルク
内の含有量の1.1〜2倍の範囲が好ましい範囲として
挙げられる。更にシリコン原子の含有量に対応して水素
原子または/及びハロゲン原子の含有量が変化している
ことが好ましいものである。
The hydrogen atoms (H, D) or the halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds in the i-type layer, and the carrier in the i-type layer is To improve the product of the mobility and the lifetime. Also p
It has a function of compensating the interface state of each interface of the mold layer / i-type layer and the n-type layer / i-type layer, and has an effect of improving the photovoltaic power, the photocurrent, and the photoresponsiveness of the photovoltaic element. It is. The number of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to
40 atm% is mentioned as the optimum content. Especially,
A preferred distribution form is one in which a large content of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The preferred range of the content of hydrogen atoms and / or halogen atoms is 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0103】また、スタック型の光起電力素子において
は、光入射側に近いpin接合のi型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いp
in接合のi型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。
In the stack type photovoltaic element, the material of the pin-junction i-type semiconductor layer near the light incident side includes a material having a wide band gap and a p-type material far from the light incident side.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.

【0104】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
a−Si:H,a−Si:F,a−Si:H:F,a−
SiGe:H,a−SiGe:F,a−SiGe:H:
F等と表記される。
Amorphous silicon and amorphous silicon germanium are formed by an element for compensating for a dangling bond.
a-Si: H, a-Si: F, a-Si: H: F, a-
SiGe: H, a-SiGe: F, a-SiGe: H:
It is written as F or the like.

【0105】さらに、本発明の光起電力素子のに好適な
i型半導体層の特性としては、水素原子の含有量(C
H)が、1.0〜25.0%、AM1.5、100mW
/cm2の疑似太陽光照射下の光電導度(σp)が、
1.0×10-7S/cm以上、暗電導度(σd)が、
1.0×10-9S/cm以下、コンスタントフォトカレ
ントメソッド(CPM)によるアーバックエナジーが、
55meV以下、局在準位密度は1017/cm3以下の
ものが好適に用いられる。
Further, the characteristics of the i-type semiconductor layer suitable for the photovoltaic device of the present invention include a hydrogen atom content (C
H): 1.0-25.0%, AM1.5, 100 mW
/ Cm 2 photoelectric conductivity (σp) under simulated sunlight irradiation,
1.0 × 10 −7 S / cm or more, dark conductivity (σd)
1.0 × 10 −9 S / cm or less, Urbach Energy by Constant Photocurrent Method (CPM)
Those having a local state density of 10 17 / cm 3 or less are preferably used.

【0106】(2)p型半導体層またはn型半導体層 p型半導体層またはn型半導体層の非晶質材料(a−と
表示する)あるいは微結晶材料(μc−と表示する)と
しては、例えばa−Si:H,a−Si:HX,a−S
iC:H,a−SiC:HX,a−SiGe:H,a−
SiGe:HX,a−SiGeC:H,a−SiGe
C:HX,a−SiO:H,a−SiO:HX,a−S
iN:H,a−SiN:HX,a−SiON:H,a−
SiON:HX,a−SiOCN:H,a−SiOC
N:HX,μc−Si:H,μc−Si:HX,μc−
SiC:H,μc−SiC:HX,μc−SiO:H,
μc−SiO:HX,μc−SiN:H,μc−Si
N:HX,μc−SiGeC:H,μc−SiGeC:
HX,μc−SiON:H,μc−SiON:HX,μ
c−SiOCN:H,μc−SiOCN:HX等にp型
の価電子制御剤(周期率表第III族原子B,Al,G
a,In,Tl)やn型の価電子制御剤(周期率表第V
族原子P,As,Sb,Bi)を高濃度に添加した材料
が挙げられ、多結晶材料(poly−と表示する)とし
ては、例えばpoly−Si:H,poly−Si:H
X,poly−SiC:H,poly−SiC:HX,
poly−SiO:H,poly−SiO:HX,po
ly−SiN:H,poly−SiN:HX,poly
−SiGeC:H,poly−SiGeC:HX,po
ly−SiON:H,poly−SiON:HX,po
ly−SiOCN:H,poly−SiOCN:HX,
poly−Si,poly−SiC,poly−Si
O,poly−SiN等にp型の価電子制御剤(周期率
表第III族原子B,Al,Ga,In,Tl)やn型
の価電子制御剤(周期率表第V族原子P,As,Sb,
Bi)を高濃度に添加した材料が挙げられる。
(2) P-type semiconductor layer or n-type semiconductor layer As the amorphous material (denoted as a-) or the microcrystalline material (denoted as μc-) of the p-type semiconductor layer or the n-type semiconductor layer, For example, a-Si: H, a-Si: HX, a-S
iC: H, a-SiC: HX, a-SiGe: H, a-
SiGe: HX, a-SiGeC: H, a-SiGe
C: HX, a-SiO: H, a-SiO: HX, a-S
iN: H, a-SiN: HX, a-SiON: H, a-
SiON: HX, a-SiOCN: H, a-SiOC
N: HX, μc-Si: H, μc-Si: HX, μc −
SiC: H, μc-SiC: HX, μc-SiO: H,
μc-SiO: HX, μc-SiN: H, μc-Si
N: HX, μc-SiGeC: H, μc-SiGeC:
HX, μc-SiON: H, μc-SiON: HX, μ
c-SiOCN: H, μc-SiOCN: HX, etc., p-type valence electron controlling agents (Group III atoms B, Al, G
a, In, Tl) and n-type valence electron controlling agents (Periodic Table No. V
Examples of the polycrystalline material (denoted as poly-) include poly-Si: H and poly-Si: H.
X, poly-SiC: H, poly-SiC: HX,
poly-SiO: H, poly-SiO: HX, po
ly-SiN: H, poly-SiN: HX, poly
-SiGeC: H, poly-SiGeC: HX, po
ly-SiON: H, poly-SiON: HX, po
ly-SiOCN: H, poly-SiOCN: HX,
poly-Si, poly-SiC, poly-Si
O, poly-SiN, etc., p-type valence electron control agents (Group III atoms B, Al, Ga, In, Tl in the periodic table) and n-type valence electron control agents (Group V atoms P, P in the periodic table) As, Sb,
A material to which Bi) is added at a high concentration is exemplified.

【0107】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。
In particular, the p-type layer or the n-type layer on the light incident side includes:
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.

【0108】p型層への周期率表第III族原子の添加
量およびn型層への周期率表第V族原子の添加量は0.
1〜50atm%が最適量として挙げられる。
The addition amount of Group III atoms of the periodic table to the p-type layer and the addition amount of Group V atoms of the periodic table to the n-type layer are 0.
The optimal amount is 1 to 50 atm%.

【0109】またp型層またはn型層に含有される水素
原子(H,D)またはハロゲン原子はp型層またはn型
層の未結合手を補償する働きをしp型層またはn型層の
ドーピング効率を向上させるものである。p型層または
n型層へ添加される水素原子またはハロゲン原子は0.
1〜40atm%が最適量として挙げられる。特にp型
層またはn型層が結晶性の場合、水素原子またはハロゲ
ン原子は0.1〜8atm%が最適量として挙げられ
る。更にp型層/i型層、n型層/i型層の各界面側で
水素原子または/及びハロゲン原子の含有量が多く分布
しているものが好ましい分布形態として挙げられ、該界
面近傍での水素原子または/及びハロゲン原子の含有量
はバルク内の含有量の1.1〜2倍の範囲が好ましい範
囲として挙げられる。このようにp型層/i型層、n型
層/i型層の各界面近傍で水素原子またはハロゲン原子
の含有量を多くすることによって該界面近傍の欠陥準位
や機械的歪を減少させることができ本発明の光起電力素
子の光起電力や光電流を増加させることができる。
Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and To improve the doping efficiency. The number of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is 0.
The optimal amount is 1 to 40 atm%. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 8 atm%. Further, a preferred distribution form is one in which a large content of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The content of the hydrogen atom and / or the halogen atom is preferably in a range of 1.1 to 2 times the content in the bulk. By increasing the content of hydrogen atoms or halogen atoms in the vicinity of each interface between the p-type layer / i-type layer and the n-type layer / i-type layer, the defect level and mechanical strain near the interface are reduced. Accordingly, the photovoltaic power and the photocurrent of the photovoltaic device of the present invention can be increased.

【0110】光起電力素子のp型層及びn型層の電気特
性としては活性化エネルギーが0.2eV以下のものが
好ましく、0.1eV以下のものが最適である。また非
抵抗としては100Ωcm以下が好ましく、1Ωcm以
下が最適である。さらにp型層及びn型層の層厚は1〜
50nmが好ましく、3〜10nmが最適である。
The electrical characteristics of the p-type layer and the n-type layer of the photovoltaic element are preferably those having an activation energy of 0.2 eV or less, and those having an activation energy of 0.1 eV or less are optimal. The non-resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the layer thickness of the p-type layer and the n-type layer is 1 to
50 nm is preferred, and 3 to 10 nm is optimal.

【0111】また、II−VI族元素を用いたp型半導
体層またはn型半導体層の例としては、CdS,CdT
e,ZnO,ZnSe等が挙げられ、I−III−VI
2族元素を用いた例としては、CuInSe2,Cu(I
nGa)Se2,CuInS2,CuIn(Se,
S)2,CuInGaSeTe等が挙げられる。
Examples of a p-type semiconductor layer or an n-type semiconductor layer using II-VI group elements include CdS and CdT.
e, ZnO, ZnSe, etc., and I-III-VI
Examples of using Group 2 elements include CuInSe 2 , Cu (I
nGa) Se 2 , CuInS 2 , CuIn (Se,
S) 2 , CuInGaSeTe and the like.

【0112】(3)半導体層の形成方法 本発明の光起電力素子の半導体層として、好適なIV族
及びIV族合金系非晶質半導体層を形成するために、好
適な製造方法は、RFプラズマCVD法あるいはマイク
ロ波プラズマCVD法等の交流あるいは高周波を用いた
プラズマCVD法である。
(3) Method of Forming Semiconductor Layer In order to form a suitable group IV and group IV alloy amorphous semiconductor layer as a semiconductor layer of the photovoltaic device of the present invention, a preferable manufacturing method is RF This is a plasma CVD method using an alternating current or a high frequency such as a plasma CVD method or a microwave plasma CVD method.

【0113】マイクロ波プラズマCVD法は、減圧状態
にできる堆積室(真空チャンバー)に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓(アルミナセラミックス等)を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力装置に適用可能
な堆積膜を形成することができる。
In the microwave plasma CVD method, a material gas such as a raw material gas or a diluent gas is introduced into a deposition chamber (vacuum chamber) which can be decompressed, and the inside pressure of the deposition chamber is kept constant while being evacuated by a vacuum pump. The microwave oscillated by the microwave power supply is guided by a waveguide, introduced into the deposition chamber through a dielectric window (alumina ceramics or the like), and generated by decomposing a material gas plasma,
This is a method for forming a desired deposited film on a substrate placed in a deposition chamber, and can form a deposited film applicable to a photovoltaic device under a wide range of deposition conditions.

【0114】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマCVD法で、堆積する場合、堆積室内
の基板温度は100〜450℃、内圧は0.5〜30m
Torr、マイクロ波パワーは0.01〜1W/c
3、マイクロ波の周波数は0.1〜10GHzが好ま
しい範囲として挙げられる。
When the semiconductor layer for a photovoltaic device of the present invention is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the internal pressure is 0.5 to 30 m.
Torr, microwave power is 0.01 to 1 W / c
m 3 and the frequency of the microwave are preferably in the range of 0.1 to 10 GHz.

【0115】また、RFプラズマCVD法で堆積する場
合、堆積室内の基板温度は、100〜350℃、内圧
は、0.1〜10Torr、RFパワーは、0.001
〜5.0W/cm3、堆積速度は、0.1〜30Å/s
ecが好適な条件として挙げられる。
When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 Torr, and the RF power is 0.001.
55.0 W / cm 3 , the deposition rate is 0.1-30 Å / s
ec is a preferred condition.

【0116】本発明の光起電力装置に好適なIV族及び
IV族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。
The source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layer suitable for the photovoltaic device of the present invention includes a gasizable compound containing silicon atoms,
Examples include a gasizable compound containing a germanium atom, a gasizable compound containing a carbon atom, and a mixed gas of the compound.

【0117】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、SiH4,Si26,Si
4,SiFH3,SiF22,SiF3H,Si38
SiD4,SiHD3,SiH22,SiH3D,SiF
3,SiF22,Si233,(SiF25,(Si
26,(SiF24,Si26,Si38,Si22
4,Si233,SiCl4,(SiCl25,Si
Br4,(SiBr25,Si2Cl6,SiHCl3,S
iH2Br2,SiH2Cl2,Si2Cl33などのガス
状態のまたは容易にガス化し得るものが挙げられる。
As a gaseous compound containing a silicon atom, a chain or cyclic silane compound is used. Specifically, for example, SiH 4 , Si 2 H 6 , Si
F 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 ,
SiD 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, SiF
D 3 , SiF 2 D 2 , Si 2 D 3 H 3 , (SiF 2 ) 5 , (Si
F 2 ) 6 , (SiF 2 ) 4 , Si 2 F 6 , Si 3 F 8 , Si 2 H 2
F 4 , Si 2 H 3 F 3 , SiCl 4 , (SiCl 2 ) 5 , Si
Br 4 , (SiBr 2 ) 5 , Si 2 Cl 6 , SiHCl 3 , S
Examples thereof include those in a gas state or those which can be easily gasified, such as iH 2 Br 2 , SiH 2 Cl 2 , and Si 2 Cl 3 F 3 .

【0118】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはGeH4,GeD4,GeF4
GeFH3,GeF22,GeF3H,GeHD3,Ge
22,GeH3D,Ge26,Ge26等が挙げられ
る。
Specific examples of the gasifiable compound containing a germanium atom include GeH 4 , GeD 4 , GeF 4 ,
GeFH 3 , GeF 2 H 2 , GeF 3 H, GeHD 3 , Ge
H 2 D 2 , GeH 3 D, Ge 2 H 6 , Ge 2 D 6 and the like.

【0119】また、本発明の光起電力素子の第1のp型
半導体層の形成に用いられるi型半導体層のバンドギャ
ップを拡大する元素としては、炭素、酸素、窒素等が挙
げられる。
Further, as the element for expanding the band gap of the i-type semiconductor layer used for forming the first p-type semiconductor layer of the photovoltaic device of the present invention, carbon, oxygen, nitrogen and the like can be mentioned.

【0120】具体的に炭素原子を含有するガス化し得る
化合物としてはCH4,CD4,Cn2n+2(nは整数)
n2n(nは整数),C22,C66,CO2,CO等
が挙げられる。
Specific examples of the gasizable compound containing a carbon atom include CH 4 , CD 4 and C n H 2n + 2 (n is an integer).
C n H 2n (n is an integer), C 2 H 2, C 6 H 6, CO 2, CO , and the like.

【0121】窒素含有ガスとしてはN2,NH3,N
3,NO,NO2,N2Oが挙げられる。
As the nitrogen-containing gas, N 2 , NH 3 , N
D 3 , NO, NO 2 , and N 2 O.

【0122】酸素含有ガスとしてはO2,CO,CO2
NO,NO2,N2O,CH3CH2OH,CH3OH等が
挙げられる。
As the oxygen-containing gas, O 2 , CO, CO 2 ,
NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH and the like.

【0123】また、価電子制御するためにp型層または
n型層に導入される物質としては周期率表第III族原
子及び第III族原子が挙げられる。
Examples of substances introduced into the p-type layer or the n-type layer for controlling valence electrons include Group III atoms and Group III atoms in the periodic table.

【0124】第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、B26,B410,B59,B511,B
610,B612,B614等の水素化ホウ素、BF3,B
Cl3,等のハロゲン化ホウソ等を挙げることができ
る。このほかにAlCl3,GaCl3,InCl3,T
lCl3等も挙げることができる。特にB26,BF3
適している。
As the starting material for introducing a group III atom effectively, specifically, for introducing a boron atom, B 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B
Borohydrides such as 6 H 10 , B 6 H 12 , B 6 H 14 , BF 3 , B
Halogenated boron, such as Cl 3 , may be mentioned. In addition, AlCl 3 , GaCl 3 , InCl 3 , T
1Cl 3 and the like can also be mentioned. Particularly, B 2 H 6 and BF 3 are suitable.

【0125】第V族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはPH
3,P24等の水素化燐、PH4I,PF3,PF5,PC
3,PCl5,PBr3,PBr5,PI3等のハロゲン
化燐が挙げられる。このほかAsH3,AsF3,AsC
3,AsBr3,AsF5,SbH3,SbF3,Sb
5,SbCl3,SbCl5,BiH3,BiCl3,B
iBr3等も挙げることができる。特にPH3,PF3
適している。
Effectively used as a starting material for introducing a group V atom is, specifically, PH for introducing a phosphorus atom.
3 , hydrogenated phosphorus such as P 2 H 4 , PH 4 I, PF 3 , PF 5 , PC
and phosphorus halides such as l 3 , PCl 5 , PBr 3 , PBr 5 and PI 3 . In addition, AsH 3 , AsF 3 , AsC
l 3 , AsBr 3 , AsF 5 , SbH 3 , SbF 3 , Sb
F 5, SbCl 3, SbCl 5 , BiH 3, BiCl 3, B
iBr 3 and the like can also be mentioned. Particularly, PH 3 and PF 3 are suitable.

【0126】また前記ガス化し得る化合物をH2,H
e,Ne,Ar,Xe,Kr等のガスで適宜希釈して堆
積室に導入しても良い。
Further, the compound capable of being gasified is H 2 , H
The gas may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.

【0127】特に微結晶あるいは多結晶半導体やa−S
iC:H等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで2〜100倍に原料ガスを
希釈し、マイクロ波パワー、あるいはRFパワーは比較
的高いパワーを導入するのが好ましいものである。
Particularly, a microcrystalline or polycrystalline semiconductor or a-S
When depositing a layer having a small light absorption or a wide band gap such as iC: H, the source gas is diluted 2 to 100 times with hydrogen gas, and a relatively high microwave power or RF power is introduced. Is preferred.

【0128】(透明電極)本発明に於て、透明電極10
7は光を透過する、光入射側の電極であるとともに、そ
の膜厚を最適化する事によって反射防止膜としての役割
も兼ねる。透明電極107は、半導体層の吸収可能な波
長領域において高い透過率を有することと、抵抗率が低
いことが要求される。好ましくは、550nm以上の波
長における透過率が、80%以上、より好ましくは、8
5%以上であることが望ましい。また、抵抗率は好まし
くは、5×10-3Ωcm以下、より好ましくは、1×1
-3Ωcm以下であることが望ましい。その材料として
は、In23,SnO2,ITO(In23+Sn
2),ZnO,CdO,Cd2SnO4,TiO2,Ta
25,Bi23,MoO3,NaxWO3等の導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素(ド
ーパント)を添加しても良い。
(Transparent Electrode) In the present invention, the transparent electrode 10
Reference numeral 7 denotes an electrode on the light incident side that transmits light, and also functions as an anti-reflection film by optimizing the film thickness. The transparent electrode 107 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and a low resistivity. Preferably, the transmittance at a wavelength of 550 nm or more is 80% or more, more preferably 8% or more.
It is desirable that it be 5% or more. The resistivity is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 1 −3 Ωcm.
Desirably, it is 0 −3 Ωcm or less. The materials include In 2 O 3 , SnO 2 , and ITO (In 2 O 3 + Sn).
O 2 ), ZnO, CdO, Cd 2 SnO 4 , TiO 2 , Ta
A conductive oxide such as 2 O 5 , Bi 2 O 3 , MoO 3 , Na x WO 3 or a mixture thereof is preferably used.
Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0129】導電率を変化させる元素(ドーパント)と
しては、例えば透明電極107がZnOの場合には、A
l,In,B,Ga,Si,F等が、またIn23の場
合には、Sn,F,Te,Ti,Sb,Pb等が、また
SnO2の場合には、F,Sb,P,As,In,T
l,Te,W,Cl,Br,I等が好適に用いられる。
As the element (dopant) for changing the conductivity, for example, when the transparent electrode 107 is ZnO, A
l, In, B, Ga, Si, F, etc .; In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc .; and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.

【0130】また、透明電極107の形成方法として
は、EB蒸着、スパッタ蒸着などの各種蒸着法、各種C
VD法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。
The transparent electrode 107 may be formed by any of various deposition methods such as EB deposition and sputter deposition, and various C methods.
A VD method, a spray method, a spin-on method, a dipping method and the like are preferably used.

【0131】(集電電極)本発明に於いて、集電電極1
08は、透明電極107の抵抗率が充分低くできない場
合に必要に応じて透明電極107上の一部分に形成さ
れ、電極の抵抗率を下げ光起電力素子の直列抵抗を下げ
る働きをする。その材料としては、金、銀、銅、アルミ
ニウム、ニッケル、鉄、クロム、モリブデン、タングス
テン、チタン、コバルト、タンタル、ニオブ、ジルコニ
ウム等の金属、またはステンレス等の合金、あるいは粉
末状金属を用いた導電ペーストなどが挙げられる。そし
てその形状は、できるだけ半導体層への入射光を遮らな
いように、例えば図4のように枝状に形成される。
(Current collecting electrode) In the present invention, the current collecting electrode 1
Reference numeral 08 is formed on a part of the transparent electrode 107 as necessary when the resistivity of the transparent electrode 107 cannot be sufficiently reduced, and serves to reduce the electrode resistivity and reduce the series resistance of the photovoltaic element. Examples of the material include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium; alloys such as stainless steel; and conductive materials using powdered metals. Paste and the like. Then, the shape is formed in a branch shape as shown in FIG. 4, for example, so as not to block incident light on the semiconductor layer as much as possible.

【0132】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
また、集電電極のパターンの形成には、マスクを用い、
形成方法としては、蒸着法、スパッタ法、メッキ法、印
刷法などが用いられる。
Further, in the entire area of the photovoltaic device,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.
In addition, a mask is used to form the pattern of the collecting electrode,
As a forming method, an evaporation method, a sputtering method, a plating method, a printing method, or the like is used.

【0133】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した多結晶質の基板を、別
の支持基板の上に配置することもある。また、本発明の
光起電力素子を直列接続する場合、逆流防止用のダイオ
ードを組み込むことがある。
When a photovoltaic device (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic device of the present invention, the photovoltaic devices of the present invention are connected in series or in series. They are connected in parallel, protective layers are formed on the front and back surfaces, and output output electrodes and the like are attached. At this time, the polycrystalline substrate on which the photovoltaic element is formed may be disposed on another supporting substrate. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0134】[0134]

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子およびフォトダイオードの作製によって
本発明の光起電力素子を詳細に説明するが、本発明はこ
れらに限定されるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the photovoltaic element of the present invention will be described in detail by manufacturing a photovoltaic element and a photodiode made of a non-single-crystal silicon-based semiconductor material, but the present invention is not limited to these. .

【0135】(実施例1)本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはSUS
430BA板を用いて、図1の構成を有する光起電力素
子を作製した。
(Example 1) In this example, an acid treatment method was used for etching the substrate surface, and SUS was used for the substrate material.
Using a 430BA plate, a photovoltaic element having the configuration shown in FIG. 1 was produced.

【0136】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0137】(1)基板の作製から行った。厚さ0.2
mm、50×50mm2のSUS430BA板をアセト
ンとイソプロパノールで超音波洗浄し温風乾燥させ、基
板表面上に残っている油脂成分を完全に除去した。
(1) The procedure was started from the production of the substrate. Thickness 0.2
A 50 mm × 50 mm 2 SUS430BA plate was ultrasonically cleaned with acetone and isopropanol and dried with hot air to completely remove the oil and fat components remaining on the substrate surface.

【0138】次に、基板表面にエッチング処理を行うた
めにステンレス板をテフロン製基板ホルダ(不図示)に
セットし、表1に示すように室温に温度制御されている
フッ硝酸(モル比HF:HNO3:H2O=1:3:20
0)から成る酸の入った容器(不図示)に基板が十分に
浸される様基板ホルダを配置した。
Next, a stainless steel plate was set on a Teflon-made substrate holder (not shown) in order to perform an etching process on the substrate surface, and as shown in Table 1, hydrofluoric nitric acid (molar ratio HF: HNO 3 : H 2 O = 1: 3: 20
The substrate holder was arranged such that the substrate was sufficiently immersed in a container (not shown) containing acid composed of 0).

【0139】(2)酸の入った容器をマグネチックスタ
ーラー攪拌装置(不図示)にセットし、5分間攪拌し表
面処理を行った。
(2) The container containing the acid was set in a magnetic stirrer (not shown) and stirred for 5 minutes to perform a surface treatment.

【0140】(3)酸処理を行った基板の一部は評価用
に残し(サンプル実1−1)、その他の基板はスパッタ
リング装置により反射層の形成を行った。
(3) A part of the substrate subjected to the acid treatment was left for evaluation (Sample 1-1), and the other substrate was subjected to the formation of a reflective layer by a sputtering apparatus.

【0141】(4)図5に示すDCマグネトロンスパッ
タリング装置を用いてAl光反射層を形成した。図5の
ヒーター503にこの酸処理されたSUS430BA板
502を密着させ、油拡散ポンプが接続された排気口か
ら堆積室501を真空排気した。圧力が1×10-6にな
ったところでバルブ514を開け、マスフローコントロ
ーラー516を調整してArガスを50sccm導入
し、圧力が7mTorrになるようにコンダクタンスバ
ルブ513で調整した。トロイダルコイルに電流を流
し、スパッタ電源506から−400VのDC電力をA
lターゲット504に印加し、Arプラズマを生起し
た。
(4) An Al light reflecting layer was formed using a DC magnetron sputtering apparatus shown in FIG. The SUS430BA plate 502 subjected to the acid treatment was brought into close contact with the heater 503 in FIG. 5, and the deposition chamber 501 was evacuated from an exhaust port connected to an oil diffusion pump. When the pressure reached 1 × 10 −6 , the valve 514 was opened, the mass flow controller 516 was adjusted, Ar gas was introduced at 50 sccm, and the conductance valve 513 was adjusted so that the pressure became 7 mTorr. A current is passed through the toroidal coil, and -400 V DC power is
1 was applied to the target 504 to generate Ar plasma.

【0142】(5)ターゲットシャッター507を開け
てステンレス板表面上に層厚0.3μmのAlの光反射
層を形成したところでシャッターを閉じ、プラズマを消
滅させ、Al反射層の作製を終えた。
(5) The target shutter 507 was opened to form an Al light reflection layer having a thickness of 0.3 μm on the surface of the stainless steel plate. When the Al light reflection layer was formed, the shutter was closed and the plasma was extinguished to complete the production of the Al reflection layer.

【0143】(6)反射層と同様の形成方法でZnO薄
膜層を形成した。堆積室にArガスを40sccm導入
し、基板温度を200℃、圧力5mTorrとし、スパ
ッタ電源510から−500VのDC電力をZnOター
ゲット508に印加し、Arプラズマを生起した。
(6) A ZnO thin film layer was formed by the same method as that for forming the reflection layer. Ar gas was introduced into the deposition chamber at a flow rate of 40 sccm, the substrate temperature was set to 200 ° C., the pressure was set to 5 mTorr, and a DC power of −500 V from a sputtering power supply 510 was applied to the ZnO target 508 to generate Ar plasma.

【0144】(7)ターゲットシャッター511を開
け、反射層表面上に層厚1.0μmのZnO薄膜層を形
成したところでシャッターを閉じ、プラズマを消滅させ
た。
(7) The target shutter 511 was opened, and when a ZnO thin film layer having a thickness of 1.0 μm was formed on the surface of the reflective layer, the shutter was closed to extinguish the plasma.

【0145】(8)透明導電層を作成した段階で基板の
一部は評価用に残し(サンプル実1−2)、その他の基
板はCVD装置により半導体層の形成を行った。
(8) At the stage when the transparent conductive layer was formed, a part of the substrate was left for evaluation (Sample 1-2), and the other substrates were formed with a semiconductor device using a CVD apparatus.

【0146】(9)ZnO薄膜層上にn層、i層、p層
を図6に示す多室分離型の堆積装置で順次形成した。a
−Siからなるn層及びμc−Siからなるp層はRF
PCVD法で形成し、a−Siからなるi層はRFPC
VD法及びMWPCVD法で形成した。作製手順は、以
下の様にして行った。
(9) An n-layer, an i-layer, and a p-layer were sequentially formed on the ZnO thin film layer by a multi-chamber separation type deposition apparatus shown in FIG. a
-Si layer and μc-Si p layer are RF
The i-layer formed by PCVD and made of a-Si is RFPC
It was formed by the VD method and the MWPCVD method. The production procedure was performed as follows.

【0147】(9−1)全ての搬送系及び堆積室を10
-6Torr台に真空引きした。基板ホルダー690に基
板をセットしロードロック室601に入れた。ロードロ
ック室を不図示のメカニカルブースターポンプ/ロータ
リーポンプで10-3Torr台の真空度まで真空引き
し、ターボ分子ポンプに切り替えて10-6Torr台ま
で真空引きした。ゲートバルブ606を開け、基板ホル
ダー690をn型層搬送室602に搬送した。ゲートバ
ルブ606を閉じる。基板加熱用ヒーター610下に基
板を移動させ、水素ガスを流し、成膜時の圧力とほぼ同
じ圧力にし、基板加熱用ヒーター610で表1に示す温
度に加熱し安定化させた。マスフローコントロラー63
6〜639、ストップバルブ630〜634、641〜
644でn型層堆積用の表1に示す原料ガスを堆積室に
供給した。RF導入用カップ620へRF電源622か
ら表1に示すRF電力を投入した。所望の堆積時間堆積
して表1に示す層厚のn型層を堆積した。
(9-1) All transport systems and deposition chambers are
A vacuum was drawn on a -6 Torr table. The substrate was set on the substrate holder 690 and placed in the load lock chamber 601. The load lock chamber was evacuated to a vacuum of the order of 10 -3 Torr with a mechanical booster pump / rotary pump (not shown), and switched to a turbo molecular pump to evacuate the pressure to the order of 10 -6 Torr. The gate valve 606 was opened, and the substrate holder 690 was transferred to the n-type layer transfer chamber 602. The gate valve 606 is closed. The substrate was moved under the heater 610 for substrate heating, and hydrogen gas was flowed to make the pressure substantially the same as the pressure at the time of film formation. The substrate was heated to the temperature shown in Table 1 by the heater 610 for substrate heating and stabilized. Mass flow controller 63
6-639, stop valves 630-634, 641-
At 644, the source gases shown in Table 1 for n-type layer deposition were supplied to the deposition chamber. The RF power shown in Table 1 was supplied from the RF power supply 622 to the RF introduction cup 620. An n-type layer having a thickness shown in Table 1 was deposited for a desired deposition time.

【0148】(9−2)n型層堆積用の原料ガスの供給
を停止して、ターボ分子ポンプで10-6Torr台の真
空度まで排気した。基板加熱用ヒーター610を上に上
げゲートバルブ607を開け、基板ホルダーをMW−i
またはRF−i搬送室603に移動した。ゲートバルブ
607を閉じた。基板加熱用ヒーター611の下に基板
を搬送して、基板加熱用ヒーター611を下げて基板を
表1に示す基板温度に加熱し、安定化させた。RF−i
層を堆積した。RF−i層は、堆積室618にMW−i
またはRF−i層堆積用ガス供給設備(ガス供給管64
9、ストップバルブ650〜655、661〜665、
マスフローコントローラー656〜660)からRF−
i層堆積用の表1に示す原料ガスを供給した。RF−i
層堆積用の表1に示す真空度になる様に排気ポンプで調
整した。バイアス印加用電極628に不図示のRF電源
から所望のRF電力を導入し、RFプラズマCVD法に
よりRF−i層を表1に示す層厚で前記n型層上に堆積
した。
(9-2) The supply of the source gas for n-type layer deposition was stopped, and the gas was evacuated to a degree of vacuum of the order of 10 -6 Torr by a turbo-molecular pump. The substrate heating heater 610 is raised, the gate valve 607 is opened, and the substrate holder is set to the MW-i.
Alternatively, it has moved to the RF-i transfer chamber 603. Gate valve 607 was closed. The substrate was conveyed under the heater 611 for substrate heating, the heater 611 for substrate heating was lowered, and the substrate was heated to the substrate temperature shown in Table 1 and stabilized. RF-i
Layers were deposited. The RF-i layer is deposited in the deposition chamber 618 by MW-i.
Alternatively, a gas supply facility for RF-i layer deposition (gas supply pipe 64
9, stop valves 650-655, 661-665,
Mass flow controllers 656-660) to RF-
Source gases shown in Table 1 for i-layer deposition were supplied. RF-i
It was adjusted with an exhaust pump so that the degree of vacuum shown in Table 1 for layer deposition was obtained. A desired RF power was introduced from an RF power supply (not shown) to the bias application electrode 628, and an RF-i layer was deposited on the n-type layer to a thickness shown in Table 1 by an RF plasma CVD method.

【0149】(9−3)原料ガスの供給を停止し、堆積
室内をターボ分子ポンプで10-6Torr台に排気し
た。同時に基板温度をMW−i層の堆積に適した表1に
示す温度に設定し保持した。MW−i層の堆積に適した
表1に示す原料ガスをMW−iまたはRF−i層堆積用
ガス供給設備から堆積室618へ供給した。不図示の拡
散ポンプ等の排気装置によって、堆積室内の真空度を表
1に示す真空度に保持した。不図示のMW電源から表1
に示すMW電力を堆積室618へ導入した。同時に不図
示のRF電源からバイアス電極628へ表1に示すバイ
アス電力を導入した。シャッター627を開け基板上に
本発明のマイクロ波プラズマCVD法でMW−i層を堆
積した。
(9-3) The supply of the source gas was stopped, and the inside of the deposition chamber was evacuated to a level of 10 -6 Torr by a turbo molecular pump. At the same time, the substrate temperature was set and maintained at a temperature shown in Table 1 suitable for the deposition of the MW-i layer. The source gas shown in Table 1 suitable for the deposition of the MW-i layer was supplied to the deposition chamber 618 from a gas supply facility for MW-i or RF-i layer deposition. The degree of vacuum in the deposition chamber was maintained at the degree shown in Table 1 by an exhaust device such as a diffusion pump (not shown). Table 1 from MW power supply not shown
Is introduced into the deposition chamber 618. At the same time, a bias power shown in Table 1 was introduced from a not-shown RF power supply to the bias electrode 628. The shutter 627 was opened and an MW-i layer was deposited on the substrate by the microwave plasma CVD method of the present invention.

【0150】(9−3)その後MW−i層の堆積に適し
た表1に示す原料ガスをMW−iまたはRF−i層堆積
用ガス供給設備から堆積室618へ供給し所定の層厚の
MW−i層を形成した後シャッターを閉じMW電力等を
停止し原料ガスの供給を停止した。堆積室618内を、
ターボ分子ポンプで10-6Torr台に排気した。前記
RF−i層の堆積と同様にして、MW−i層上にRF−
i層を表1に示す条件で堆積した。
(9-3) After that, source gases shown in Table 1 suitable for the deposition of the MW-i layer are supplied from the gas supply equipment for depositing the MW-i or RF-i layer to the deposition chamber 618, and a predetermined layer thickness is obtained. After forming the MW-i layer, the shutter was closed, the MW power and the like were stopped, and the supply of the source gas was stopped. In the deposition chamber 618,
The gas was evacuated to a level of 10 -6 Torr by a turbo molecular pump. In the same manner as the deposition of the RF-i layer, the RF-i
An i-layer was deposited under the conditions shown in Table 1.

【0151】(9−4)RF−i層の堆積後も10-6
orr台に堆積室内を排気した。基板加熱用ヒーター6
11を基板から離し、ゲートバルブ608を開けて基板
ホルダー690をp型層搬送室604に移動させる。ゲ
ートバルブ608を閉じ、基板加熱用ヒーター612下
に基板を移動させて、基板温度を表1に示す基板温度に
設定し、安定化させる。p型層堆積用ガス供給設備(ス
トップバルブ670〜674、681〜684、マスフ
ローコントローラー676〜679)からp型層堆積用
ガスを堆積室619に供給した。不図示の排気ポンプで
堆積室内の真空度を表1に示す真空度になる様に調整し
た。RF導入用カップ621にRF電源623から表1
に示す電力を導入し、RFプラズマCVD法によりp型
層を表1に示す層厚に堆積した。以上の様にしてpin
構造が基板上に形成されるものである。
(9-4) 10 −6 T After Deposition of RF-i Layer
The deposition chamber was evacuated to the orr level. Substrate heating heater 6
11 is separated from the substrate, the gate valve 608 is opened, and the substrate holder 690 is moved to the p-type layer transfer chamber 604. The gate valve 608 is closed, the substrate is moved under the substrate heating heater 612, the substrate temperature is set to the substrate temperature shown in Table 1, and the substrate is stabilized. The p-type layer deposition gas was supplied to the deposition chamber 619 from the p-type layer deposition gas supply equipment (stop valves 670 to 674, 681 to 684, mass flow controllers 676 to 679). The degree of vacuum in the deposition chamber was adjusted to a degree shown in Table 1 by an exhaust pump (not shown). Table 1 from RF power supply 623 to RF introduction cup 621
Was applied, and a p-type layer was deposited to a thickness shown in Table 1 by an RF plasma CVD method. Pin as above
The structure is formed on a substrate.

【0152】(10)次に、ガスの流入を止め、5分
間、H2ガスを流し続けた後、H2ガスの流入も止め、堆
積室内およびガス配管内を1×10-5Torrまで真空
排気し、基板をアンロード室605に移動した。基板を
十分冷却した後、取り出した。
[0152] (10) Next, stop the flow of gas, 5 minutes, vacuum after continued to flow H 2 gas, stopping the inflow of the H 2 gas, the deposition chamber and the gas in the pipe up to 1 × 10 -5 Torr Evacuation was performed, and the substrate was moved to the unload chamber 605. After sufficiently cooling the substrate, it was taken out.

【0153】(11)次に、p層上に、透明電極とし
て、表1に示すITOを抵抗加熱真空蒸着法で真空蒸着
した。そして次に透明電極上に櫛型の穴が開いたマスク
を乗せ、表1に示すようにCr/Ag/Crからなる櫛
形の集電電極を電子ビーム真空蒸着法で真空蒸着した。
(11) Next, ITO shown in Table 1 was vacuum-deposited on the p-layer as a transparent electrode by a resistance heating vacuum deposition method. Then, a mask having a comb-shaped hole was placed on the transparent electrode, and as shown in Table 1, a comb-shaped current collecting electrode made of Cr / Ag / Cr was vacuum-deposited by an electron beam vacuum deposition method.

【0154】以上で図1の構成を有する光起電力素子の
作製を終えた。この光起電力素子を(実1)と呼ぶこと
にした。
Thus, the fabrication of the photovoltaic device having the structure shown in FIG. 1 has been completed. This photovoltaic element was called (actual 1).

【0155】[0155]

【表1】 (比較例1−1)本例では、基板の表面処理を行う際
に、攪拌による酸処理時間を10秒とした点が実施例1
と異なる。
[Table 1] (Comparative Example 1-1) In this example, when performing the surface treatment of the substrate, the acid treatment time by stirring was set to 10 seconds.
And different.

【0156】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−1)、(サンプル比1−4)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-1), (sample ratio 1-4) and a photovoltaic element (ratio 1-1) were produced.

【0157】(比較例1−2)本例では、基板の表面処
理を行う際に、超音波による酸処理温度を80℃とした
点が実施例1と異なる。
(Comparative Example 1-2) The present example is different from Example 1 in that the temperature of the acid treatment by ultrasonic waves was set to 80 ° C. when performing the surface treatment of the substrate.

【0158】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−2)、(サンプル比1−5)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-2), (sample ratio 1-5) and photovoltaic elements (ratio 1-1) were produced.

【0159】(比較例1−3)本例では、基板の表面処
理を行う際に、超音波による酸処理時間を60分とした
点が実施例1と異なる。
(Comparative Example 1-3) This example is different from Example 1 in that the time of the acid treatment by ultrasonic waves was set to 60 minutes when performing the surface treatment of the substrate.

【0160】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−3)、(サンプル比1−6)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-3), (sample ratio 1-6) and photovoltaic elements (ratio 1-1) were produced.

【0161】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で表面処理まで行
った基板、すなわち(サンプル実1−1)、(サンプル
比1−1)、(サンプル比1−2)、(サンプル比1−
3)について評価した結果について述べる。まず、それ
ぞれ電子顕微鏡(SEM)による表面形状観察を行い、
結晶粒径を調べた結果を述べた。また、針ステップによ
り基板表面の粗さ(最大ピークトウピーク値、以下「R
max」)を調べ、テクスチャー構造を持つ多結晶粒のRm
axと平坦な多結晶粒のRmaxの差(Rmax(差)と記す)
を求めた。さらに、これらの結果から基板断面の概略形
を調べた。
Hereinafter, Example 1 and Comparative Example 1-
1. Substrates subjected to surface treatment in Comparative Examples 1-2 and 1-3, ie, (Sample 1-1), (Sample ratio 1-1), (Sample ratio 1-2), (Sample ratio) 1-
The result of evaluating 3) will be described. First, the surface shape was observed with an electron microscope (SEM).
The results of examining the crystal grain size are described. Further, the surface of the substrate (the maximum peak-to-peak value, hereinafter referred to as “R
max ”) and determine the Rm of the polycrystalline grains with a textured structure.
difference between ax and Rmax of flat polycrystalline grains (referred to as Rmax (difference))
I asked. Further, from these results, the schematic shape of the cross section of the substrate was examined.

【0162】これらの結果を表2に示した。Table 2 shows the results.

【0163】[0163]

【表2】 (サンプル実1−1)のSEM像は図3に示すとおりで
あり、表面が結晶粒毎に凸凹を有する部分と平坦な部分
に分かれており、凸凹を有する部分と平坦な部分のRma
xには差があるのに対し、(サンプル比1−1)では全
体的に結晶粒は平坦でありRmaxに差はなく、(サンプ
ル比1−2)、(サンプル比1−3)においては全体的
にピラミッド型の凸凹構造となっておりRmaxも差が無
かった。
[Table 2] The SEM image of (Sample 1-1) is as shown in FIG. 3, in which the surface is divided into a portion having irregularities and a flat portion for each crystal grain.
While there is a difference in x, in (sample ratio 1-1), the crystal grains are entirely flat and there is no difference in Rmax, and in (sample ratio 1-2) and (sample ratio 1-3), The entire structure had a pyramid-shaped uneven structure, and there was no difference in Rmax.

【0164】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で透明導電層まで
作製した基板、すなわち(サンプル実1−2)、(サン
プル比1−4)、(サンプル比1−5)、(サンプル比
1−6)について評価した結果について述べる。まず、
それぞれ電子顕微鏡(SEM)による表面形状観察を行
い、ZnO結晶粒径を調べた。また、積分球を備えた分
光光度計を用いて、それぞれのサンプルについて全反射
率及び乱反射率を求めた。
Hereinafter, the first embodiment and the first comparative example will be described.
1, the substrates prepared up to the transparent conductive layer in Comparative Examples 1-2 and 1-3, that is, (Sample Actual 1-2), (Sample Ratio 1-4), (Sample Ratio 1-5), (Sample Ratio) The result of evaluating the ratio 1-6) will be described. First,
The surface shape was observed with an electron microscope (SEM), and the ZnO crystal grain size was examined. Further, the total reflectance and the irregular reflectance were obtained for each sample using a spectrophotometer equipped with an integrating sphere.

【0165】これらの結果を表3に示した。Table 3 shows the results.

【0166】[0166]

【表3】 (サンプル実1−1)では表3のように透明導電層を形
成するZnOの結晶粒径が大きく、全反射率/乱反射
率、共に優れているのに対し、(サンプル比1−4)で
は結晶粒径が小さく乱反射率が低く、(サンプル比1−
5)、(サンプル比1−6)においては全反射率/乱反
射率共に非常に低いものとなった。
[Table 3] In (Sample 1-1), as shown in Table 3, the crystal grain size of ZnO forming the transparent conductive layer is large, and both total reflectance / diffuse reflectance are excellent, whereas (Sample ratio 1-4) is excellent. The crystal grain size is small and the irregular reflectance is low.
5) and (sample ratio 1-6), both the total reflectance and the irregular reflectance were extremely low.

【0167】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で作製した光起電
力素子、すなわち(実−1)及び(比1−1)、(比1
−2)、(比1−3)について評価した結果について述
べる。まず、それぞれ5個づつ作製し、全ての光起電力
素子について更に25個づつのサブセルに分けた後、暗
所で−1.0Vの逆バイアス電圧をかけた状態でシャン
ト抵抗を測定した。シャント抵抗の基準値を4×104
Ωcm2とし、歩留りを調べた。更に続いて、密着性試
験、初期光電変換効率(光起電力/入射光電力)、光劣
化、高温高湿度逆バイアス(HHRB)劣化、及び温湿
度劣化の測定を行なった。
Hereinafter, Example 1 and Comparative Example 1-
1, the photovoltaic elements produced in Comparative Examples 1-2 and 1-3, namely (actual-1), (ratio 1-1), (ratio 1)
-2) and (Comparative 1-3) are described below. First, five photovoltaic elements were manufactured, and all the photovoltaic elements were further divided into 25 subcells, and then the shunt resistance was measured in a dark place with a reverse bias voltage of -1.0 V applied. The reference value of the shunt resistor is 4 × 10 4
Ωcm 2 and the yield was examined. Subsequently, an adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident optical power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were measured.

【0168】密着性試験については、碁盤目テープ法に
より作成された光起電力素子に格子状に1mm間隔で1
0本づつの切り傷を付け、100個のます目をつける。
セロハン粘着テープをはりつけ、十分に付着した後に瞬
間的に引きはがし、はがれた部分の面積で評価を行っ
た。
In the adhesion test, a photovoltaic element prepared by a grid tape method was laid in a grid pattern at intervals of 1 mm.
Make 0 incisions and 100 squares.
The cellophane adhesive tape was adhered, and after sufficiently adhered, it was instantaneously peeled off, and the area of the peeled portion was evaluated.

【0169】初期光電変換効率の測定は、作製した光起
電力素子を、AM−1.5(100mW/cm2)光照
射下に設置して、V−I特性を測定することにより得ら
れる。
The measurement of the initial photoelectric conversion efficiency can be obtained by placing the produced photovoltaic element under irradiation of AM-1.5 (100 mW / cm 2 ) light and measuring the VI characteristics.

【0170】光劣化の測定は、予め初期光電変換効率を
測定しておいた光起電力素子を、湿度50%、温度25
℃の環境に設置し、AM−1.5光を500時間照射後
の、AM1.5光照射下での光電変換効率の低下率(光
劣化試験後の光電変換効率/初期光電変換効率)により
行った。
The photodegradation was measured by measuring the initial photovoltaic conversion efficiency of a photovoltaic element at a humidity of 50% and a temperature of 25%.
C. environment, and the rate of decrease in photoelectric conversion efficiency under AM1.5 light irradiation (photoelectric conversion efficiency after light degradation test / initial photoelectric conversion efficiency) after 500 hours of AM-1.5 light irradiation. went.

【0171】高温高湿度逆バイアス(HHRB)劣化の
測定は、予め初期光電変換効率を測定しておいた光起電
力素子を温度85℃、湿度85%の暗所に設置し光起電
力素子に逆バイアスを0.7V印加し100時間保持、
その後のAM1.5光照射下での光電変換効率の低下率
(振動劣化試験後の光電変換効率/初期光電変換効率)
により行った。
The measurement of high temperature and high humidity reverse bias (HHRB) deterioration is performed by installing a photovoltaic element in which the initial photoelectric conversion efficiency is measured in advance in a dark place at a temperature of 85 ° C. and a humidity of 85%, and applying the photovoltaic element to the photovoltaic element. Apply a reverse bias of 0.7 V and hold for 100 hours,
Reduction rate of photoelectric conversion efficiency under subsequent AM1.5 light irradiation (photoelectric conversion efficiency after vibration degradation test / initial photoelectric conversion efficiency)
Was performed.

【0172】温湿度劣化の測定は、予め初期光電変換効
率を測定しておいた光起電力素子を温度85℃、湿度8
5%の暗所に設置し30分間保持、その後約70分間か
けて温度−20℃まで下げ30分間保持、再び70分間
かけて温度85℃、湿度85%まで戻す、このサイクル
を100回繰り返した後の、AM1.5光照射下での光
電変換効率の低下率(振動劣化試験後の光電変換効率/
初期光電変換効率)により行った。
The measurement of the temperature and humidity deterioration is performed by measuring the initial photoelectric conversion efficiency of a photovoltaic element at a temperature of 85 ° C. and a humidity of 8 ° C.
This cycle was repeated 100 times in a dark place of 5% and maintained for 30 minutes, then lowered to a temperature of −20 ° C. for about 70 minutes and maintained for 30 minutes, and returned to 85 ° C. and 85% humidity again for 70 minutes. Rate of decrease in photoelectric conversion efficiency under AM1.5 light irradiation (photoelectric conversion efficiency after vibration degradation test /
(Initial photoelectric conversion efficiency).

【0173】これらの結果を表4に示した。Table 4 shows the results.

【0174】[0174]

【表4】 測定の結果、(実−1)に対して(比1−1)は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換効率も劣っているが、これらの差は主に密着
性に起因するシリーズ抵抗の低下によるFFの低下が原
因である。(実−1)に対して(比1−2)、(比1−
3)は、初期光電変換効率、及び各劣化後の光電変換効
率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流(Js
c)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 4] As a result of the measurement, (ratio 1-1) was lower in yield and adhesion than (actual-1). Although the photoelectric conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Comparative 1-2), (Comparative 1-)
In 3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. Regarding the initial photoelectric conversion efficiency, the short-circuit current (Js
c) was decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in the open circuit voltage (Voc).

【0175】以上のように本発明の光起電力素子(実−
1)は、従来の光起電力素子(比1−1)、(比1−
2)、(比1−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual-
1) is a conventional photovoltaic element (ratio 1-1), (ratio 1-
2) It was found to have characteristics superior to (ratio 1-3).

【0176】(実施例2)本例では、基板表面のエッチ
ング処理としてはRFスパッタリング法を、基板材料と
してはSUS430−2B板を用いて、図1の構成を有
する光起電力素子を作製した。
Example 2 In this example, a photovoltaic element having the structure shown in FIG. 1 was manufactured by using RF sputtering as an etching process for a substrate surface and using a SUS430-2B plate as a substrate material.

【0177】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0178】(1)実施例1と同様にUS430−2B
板上の油脂成分を完全除去した後、図5に示すスパッタ
リング装置を用いて基板表面のエッチング処理を行っ
た。図5のヒーター503にこの基板502を密着さ
せ、排気口から処理室501を真空排気した。圧力が1
×10-6になったところでバルブ514を開け、マスフ
ローコントローラー516を調整してArガスを50s
ccm導入し、圧力が6mTorrになるようにコンダ
クタンスバルブ513で調節した。スパッタ電源506
から200WのRF電力を基板に印加し、Arプラズマ
を生起した。20分間Arプラズマを維持した後、プラ
ズマを消滅させ、エッチング処理を終えた。
(1) US430-2B as in Example 1
After the oil and fat components on the plate were completely removed, the surface of the substrate was etched using a sputtering apparatus shown in FIG. The substrate 502 was brought into close contact with the heater 503 in FIG. 5, and the processing chamber 501 was evacuated from the exhaust port. Pressure 1
When the pressure becomes × 10 −6 , the valve 514 is opened, and the mass flow controller 516 is adjusted to supply Ar gas for 50 seconds.
Ccm was introduced, and the pressure was adjusted with a conductance valve 513 so as to be 6 mTorr. Sputter power supply 506
From 200 W was applied to the substrate to generate Ar plasma. After maintaining the Ar plasma for 20 minutes, the plasma was extinguished, and the etching process was completed.

【0179】(2)エッチング処理を行った基板の一部
は評価用に残し(サンプル実2−1)、その他の基板に
ついては実施例1と同様に表5に示す条件でAl反射層
の形成を行った。
(2) A part of the etched substrate was left for evaluation (Sample 2-1), and the other substrates were formed with the Al reflective layer under the conditions shown in Table 5 in the same manner as in Example 1. Was done.

【0180】(3)その後、実施例1と同様に、表5に
示す条件でZnO透明電極層を形成し、基板の一部は評
価用に残し(サンプル実2−2)、その他の基板はCV
D装置により表5に示す条件でpin型半導体層、In
23透明電極、集電電極を形成し光起電力素子(実−
2)を作製した。
(3) Then, similarly to Example 1, a ZnO transparent electrode layer was formed under the conditions shown in Table 5, and a part of the substrate was left for evaluation (Sample 2-2), and the other substrates were CV
D device, the pin-type semiconductor layer, In
2 O 3 transparent electrode, to form a collecting electrode photovoltaic device (actual -
2) was produced.

【0181】[0181]

【表5】 (比較例2−1)本例では、基板の表面処理を行う際
に、RFスパッタリングによる処理時間を20秒とした
点が実施例2と異なる。
[Table 5] (Comparative Example 2-1) This example is different from Example 2 in that the processing time by RF sputtering was set to 20 seconds when performing the surface treatment of the substrate.

【0182】他の点は実施例2と同様で、サンプル(サ
ンプル比2−1)、(サンプル比2−4)及び光起電力
素子(比2−1)を作製した。
The other points were the same as in Example 2, and samples (sample ratio 2-1), (sample ratio 2-4) and a photovoltaic element (ratio 2-1) were produced.

【0183】(比較例2−2)本例では、基板の表面処
理を行う際に、基板温度を300℃とした点が実施例2
と異なる。
(Comparative Example 2-2) In this example, the point that the substrate temperature was set to 300 ° C. when the surface treatment of the substrate was performed was set to the second embodiment.
And different.

【0184】他の点は実施例2と同じ条件で、サンプル
(サンプル比2−2)、(サンプル比2−5)及び光起
電力素子(比2−2)を作製した。
The other conditions were the same as in Example 2, and samples (sample ratio 2-2), (sample ratio 2-5) and a photovoltaic element (ratio 2-2) were produced.

【0185】(比較例2−3)本例では、基板の表面処
理を行う際に、RFスパッタリングによる処理時間を9
0分とした点が実施例2と異なる。
(Comparative Example 2-3) In this example, when performing the surface treatment of the substrate, the processing time by RF sputtering was set to 9 hours.
The difference from Example 2 is that the time is set to 0 minutes.

【0186】他の点は実施例2と同じ条件で、サンプル
(サンプル比2−3)、(サンプル比2−6)及び光起
電力素子(比2−3)を作製した。
The other conditions were the same as in Example 2, and samples (sample ratio 2-3), (sample ratio 2-6) and photovoltaic elements (ratio 2-3) were produced.

【0187】以下では、実施例1と同様に表面処理まで
行った基板、すなわち(サンプル実2−1)、(サンプ
ル比2−1)、(サンプル比2−2)、(サンプル比2
−3)について評価した結果について述べる。実施例1
と同様に、表面形状観察を行い、結晶粒径を調べ、また
基板表面の粗さ(最大ピークトウピーク値、以下「Rma
x」)からRmaxの差(Rmax(差)と記す)を求め、基
板断面の概略形を調べた。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 1, that is, (sample actual 2-1), (sample ratio 2-1), (sample ratio 2-2), (sample ratio 2-2)
The results of the evaluation of (-3) will be described. Example 1
In the same manner as described above, the surface shape is observed, the crystal grain size is examined, and the substrate surface roughness (maximum peak-to-peak value, hereinafter referred to as “Rma
x ”), the difference of Rmax (referred to as Rmax (difference)) was determined, and the schematic shape of the substrate cross section was examined.

【0188】これらの結果を表6に示した。The results are shown in Table 6.

【0189】[0189]

【表6】 実施例1と同様に(サンプル実2−2)では表6のよう
に表面が結晶粒毎に凸凹を有する部分と平坦な部分に分
かれており、凸凹を有する部分と平坦な部分のRmaxに
は差があるのに対し、(サンプル比1−1)では全体的
に結晶粒は平坦でありRmaxに差はなく、(サンプル比
1−2)、(サンプル比1−3)においては全体的にピ
ラミッド型の凸凹構造となっておりRmaxも差がないも
のとなった。
[Table 6] In the same manner as in Example 1 (Sample Sample 2-2), the surface is divided into irregular portions and flat portions for each crystal grain as shown in Table 6, and Rmax of the irregular portion and the flat portion is While there is a difference, in (sample ratio 1-1) the crystal grains are generally flat and there is no difference in Rmax, and in (sample ratio 1-2) and (sample ratio 1-3), It has a pyramid-shaped uneven structure, and Rmax has no difference.

【0190】以下では、実施例1と同様に透明導電層ま
で作製した基板、すなわち(サンプル実2−2)、(サ
ンプル比2−4)、(サンプル比2−5)、(サンプル
比2−6)について評価した結果について述べる。実施
例1と同様に、それぞれ表面形状観察を行い、ZnO結
晶粒径を調べ積分球を備えた分光光度計を用いてそれぞ
れの全反射率及び乱反射率を求めた。
In the following, the substrates prepared up to the transparent conductive layer in the same manner as in Example 1, ie, (Sample 2-2), (Sample ratio 2-4), (Sample ratio 2-5), (Sample ratio 2-5) The result of evaluating 6) will be described. In the same manner as in Example 1, the surface shape was observed, the ZnO crystal grain size was checked, and the respective total reflectance and diffuse reflectance were obtained using a spectrophotometer equipped with an integrating sphere.

【0191】これらの結果を表7に示した。The results are shown in Table 7.

【0192】[0192]

【表7】 実施例1と同様に(サンプル実2−2)では表7のよう
に透明導電層を形成するZnOの結晶粒径が大きく、全
反射率/乱反射率、共に優れているのに対し、(サンプ
ル比2−4)では結晶粒径が小さく乱反射率が低く、
(サンプル比2−5)、(サンプル比2−6)において
は全反射率/乱反射率共に非常に低いものとなった。
[Table 7] In the same manner as in Example 1 (Sample Sample 2-2), as shown in Table 7, the crystal grain size of ZnO forming the transparent conductive layer was large, and both total reflectance / diffuse reflectance were excellent. In the ratio 2-4), the crystal grain size is small and the irregular reflectance is low,
In (sample ratio 2-5) and (sample ratio 2-6), both the total reflectance and the irregular reflectance were very low.

【0193】以下では、実施例1と同様に、上述した実
施例2、比較例2−1、比較例2−2、及び比較例2−
3で作製した光起電力素子、すなわち(実−2)及び
(比2−1)、(比2−2)、(比2−3)について評
価した結果について述べる。まず、それぞれ5個づつ作
製し、更に25個づつのサブセルに分けた後、暗所で−
1.0Vの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を4×104Ωcm2
とし、歩留りを調べた。更に実施例1と同様に密着性試
験、初期光電変換効率(光起電力/入射光電力)、光劣
化、高温高湿度逆バイアス(HHRB)劣化、及び温湿
度劣化の測定を行なった。
In the following, similarly to Example 1, the above-described Example 2, Comparative Example 2-1, Comparative Example 2-2, and Comparative Example 2-
The results of the evaluation of the photovoltaic element manufactured in No. 3, that is, (real-2), (ratio 2-1), (ratio 2-2), and (ratio 2-3) will be described. First, each of the five sub-cells was manufactured, and then divided into 25 sub-cells.
The shunt resistance was measured with a reverse bias voltage of 1.0 V applied. The reference value of the shunt resistor is 4 × 10 4 Ωcm 2
Then, the yield was checked. Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0194】これらの結果を表8に示した。Table 8 shows the results.

【0195】[0195]

【表8】 測定の結果、(実−2)に対して(比2−1)は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換効率も劣っているが、これらの差は主に密着
性に起因するシリーズ抵抗の低下によるFFの低下が原
因である。(実−2)に対して(比2−2)、(比2−
3)は、初期光電変換効率、及び各劣化後の光電変換効
率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流(Js
c)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 8] As a result of the measurement, (ratio 2-1) was lower in yield and adhesion than (real-2). Although the photoelectric conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Ratio 2-2), (ratio 2-
In 3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. Regarding the initial photoelectric conversion efficiency, the short-circuit current (Js
c) was decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in the open circuit voltage (Voc).

【0196】以上のように本発明の光起電力素子(実−
2)は、従来の光起電力素子(比2−1)、(比2−
2)、(比2−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
2) are conventional photovoltaic elements (ratio 2-1), (ratio 2-
2) and (ratio 2-3) were found to have better characteristics.

【0197】(実施例3)本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはSUS
430−2D板を用いて、図1の構成を有する光起電力
素子を作製した。
(Embodiment 3) In this embodiment, an acid treatment method is used for etching the substrate surface, and SUS is used for the substrate material.
Using the 430-2D plate, a photovoltaic element having the configuration shown in FIG. 1 was produced.

【0198】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0199】(1)実施例1と同様にUS430−2D
板上を表9に示す酸を用いて基板表面のエッチング処理
を行った。
(1) As in Example 1, US430-2D
The surface of the substrate was etched using the acid shown in Table 9 on the plate.

【0200】(2)エッチング処理を行った基板の一部
は評価し(サンプル実3−1)、続けて実施例1と同様
に表9に示す条件でAl反射層の形成を行った。
(2) A part of the substrate subjected to the etching treatment was evaluated (Sample 3-1), and an Al reflective layer was formed under the conditions shown in Table 9 in the same manner as in Example 1.

【0201】(3)Al反射層を作製した後、基板の一
部は評価用に残し、表9に示す条件でZnO透明電極層
を形成し、基板の一部は評価用に残した(サンプル実3
−2)。
(3) After forming the Al reflective layer, a part of the substrate was left for evaluation, a ZnO transparent electrode layer was formed under the conditions shown in Table 9, and a part of the substrate was left for evaluation (sample Real 3
-2).

【0202】(4)その他の基板はCVD装置により表
9に示す条件でpin型半導体層、In23透明電極、
集電電極を形成し光起電力素子を作製した(実−3)。
(4) The other substrates were formed by a CVD apparatus under the conditions shown in Table 9 under the conditions of a pin semiconductor layer, an In 2 O 3 transparent electrode,
A current collecting electrode was formed to produce a photovoltaic element (actual-3).

【0203】[0203]

【表9】 (比較例3−1)本例では、基板の表面処理を行う際
に、フッ硝酢酸の混合比率を(HF:HNO3:H2O:
CH3COOH=1:3:3:500)とした点が実施
例3と異なる。
[Table 9] (Comparative Example 3-1) In this example, when the surface treatment of the substrate is performed, the mixing ratio of hydrofluoric acetic acid is changed to (HF: HNO 3 : H 2 O:
CH 3 COOH = 1: 3: 3: 500).

【0204】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−1)、(サンプル比3−5)、(サン
プル比3−9)及び光起電力素子(比3−1)を作製し
た。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-1), (sample ratio 3-5), (sample ratio 3-9) and the photovoltaic element (ratio 3-1) were used. Was prepared.

【0205】(比較例3−2)本例では、反射層を堆積
する際に、堆積膜厚を3000nmとした点が実施例3
と異なる。
(Comparative Example 3-2) In the present example, the point that the thickness of the deposited layer was 3000 nm when depositing the reflective layer was the same as in Example 3.
And different.

【0206】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−2)、(サンプル比3−6)、(サン
プル比3−10)及び光起電力素子(比3−2)を作製
した。
The other conditions were the same as in Example 3, except that the sample (sample ratio 3-2), (sample ratio 3-6), (sample ratio 3-10) and the photovoltaic element (ratio 3-2) Was prepared.

【0207】(比較例3−3)本例では、反射層を堆積
する際に、基板温度を150℃とした点が実施例3と異
なる。
(Comparative Example 3-3) This example is different from Example 3 in that the substrate temperature was set to 150 ° C. when depositing the reflective layer.

【0208】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−3)、(サンプル比3−7)、(サン
プル比3−11)及び光起電力素子(比3−3)を作製
した。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-3), (sample ratio 3-7), (sample ratio 3-11) and the photovoltaic element (ratio 3-3) Was prepared.

【0209】(比較例3−4)本例では、基板の表面処
理を行う際に、酸処理による処理時間を90分とした点
が実施例3と異なる。
(Comparative Example 3-4) This example is different from Example 3 in that the surface treatment of the substrate was performed with an acid treatment time of 90 minutes.

【0210】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−4)、(サンプル比2−8)、(サン
プル比3−12)及び光起電力素子(比3−4)を作製
した。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-4), (sample ratio 2-8), (sample ratio 3-12) and the photovoltaic element (ratio 3-4) Was prepared.

【0211】以下では、実施例1と同様に表面処理まで
行った基板、すなわち(サンプル実3−1)、(サンプ
ル比3−1)、(サンプル比3−2)、(サンプル比3
−3)、(サンプル比3−4)について評価した結果に
ついて述べる。実施例1と同様に、表面形状観察を行
い、結晶粒径を調べ、また基板表面の粗さ(最大ピーク
トウピーク値、以下「Rmax」)からRmaxの差(Rmax
(差)と記す)を求め、基板断面の概略形を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、反射層を形
成した後の基板断面の概略形(概略形表面形状(反)と
記す)を調べた。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 1, that is, (Sample 3-1), (Sample ratio 3-1), (Sample ratio 3-2), (Sample ratio 3-2)
-3) and (Sample ratio 3-4) are described below. In the same manner as in Example 1, the surface shape was observed, the crystal grain size was checked, and the difference (Rmax) from the substrate surface roughness (maximum peak toe peak value, hereinafter “Rmax”) was calculated.
(To be referred to as (difference))), and the schematic shape of the substrate cross section was examined. In addition, for each sample, the approximate shape of the cross section of the substrate after forming the reflective layer (referred to as the approximate surface shape (anti)) was examined at exactly the same place as that observed on the substrate surface with an electron microscope.

【0212】これらの結果を表10に示した。The results are shown in Table 10.

【0213】[0213]

【表10】 実施例1と同様に(サンプル実3−1)では表10のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、エッチング処理を行った基板表面の段差
を反射層の形状がそのまま反映し、凸凹を有する部分と
平坦な部分のRmaxの差を受け継いでいるのに対し、
(サンプル比3−1)では全体的に結晶粒は平坦であり
Rmaxに差はなく、(サンプル比3−2)、(サンプル
比3−3)では基板表面で見られる構造を反射層表面で
反映していなかった。また、(サンプル比3−4)にお
いては全体的にピラミッド型の凸凹構造となっており結
晶粒毎のRmaxも差がないものとなった。
[Table 10] In the same manner as in Example 1 (Sample Sample 3-1), the surface is divided into a portion having irregularities and a flat portion for each crystal grain as shown in Table 10, and the step on the surface of the substrate subjected to the etching treatment is reflected on the reflection layer. While the shape of R is reflected as it is and inherits the difference in Rmax between the uneven part and the flat part,
In (sample ratio 3-1), the crystal grains are generally flat and there is no difference in Rmax. In (sample ratio 3-2) and (sample ratio 3-3), the structure seen on the substrate surface is changed on the reflection layer surface. Did not reflect. Also, (sample ratio 3-4) had a pyramid-shaped uneven structure as a whole, and there was no difference in Rmax for each crystal grain.

【0214】また、透明導電層まで作成した基板(サン
プル実3−5)、(サンプル比3−6)、(サンプル比
3−7)、(サンプル比3−8)については、ZnO結
晶粒径を調べ、全反射率及び乱反射率を求めた。
The substrates (sample 3-5), (sample ratio 3-6), (sample ratio 3-7), and (sample ratio 3-8) prepared up to the transparent conductive layer have ZnO crystal grain sizes. Was examined to determine the total reflectance and the irregular reflectance.

【0215】これらの結果を表11に示した。The results are shown in Table 11.

【0216】[0216]

【表11】 実施例1と同様に(サンプル実3−2)では表11のよ
うに透明導電層を形成するZnOの結晶粒径が大きく、
全反射率/乱反射率、共に優れているのに対し、(サン
プル比3−5)、(サンプル比3−6)では結晶粒径が
小さく乱反射率が低く、(サンプル比3−7)、(サン
プル比3−8)においては全反射率/乱反射率共に非常
に低いものとなった。
[Table 11] In the same manner as in Example 1 (Sample 3-2), as shown in Table 11, the crystal grain size of ZnO forming the transparent conductive layer was large,
While the total reflectance / diffuse reflectance is excellent, both (sample ratio 3-5) and (sample ratio 3-6) have a small crystal grain size and low diffuse reflectance, and (sample ratio 3-7), (sample ratio 3-7). In the sample ratio 3-8), both the total reflectance and the irregular reflectance were extremely low.

【0217】以下では、実施例1と同様に、上述した実
施例3、比較例3−1、比較例3−2、比較例3−3、
及び比較例3−4で作製した光起電力素子、すなわち
(実−3)、(比3−1)、(比3−2)、(比3−
3)及び(比3−4)について評価した結果について述
べる。まず、それぞれ5個づつ作製し、更に25個づつ
のサブセルに分けた後、歩留りを調べた。更に実施例1
と同様に密着性試験、初期光電変換効率(光起電力/入
射光電力)、光劣化、高温高湿度逆バイアス(HHR
B)劣化、及び温湿度劣化の測定を行なった。
In the following, similarly to Example 1, the above-described Example 3, Comparative Example 3-1, Comparative Example 3-2, Comparative Example 3-3,
And the photovoltaic elements produced in Comparative Example 3-4, ie, (actual-3), (ratio 3-1), (ratio 3-2), (ratio 3-2)
The results evaluated for 3) and (ratio 3-4) will be described. First, five cells were manufactured, and the cells were further divided into 25 subcells, and the yield was examined. Example 1
In the same manner as described above, adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident optical power), photodegradation, high temperature and high humidity reverse bias (HHR)
B) Deterioration and temperature / humidity deterioration were measured.

【0218】これらの結果を表12に示した。The results are shown in Table 12.

【0219】[0219]

【表12】 測定の結果、(実−3)に対して(比3−1)、(比3
−2)は歩留り、密着性において低い値となった。また
各劣化試験後の光電変換変換効率も劣っているが、これ
らの差は主に密着性に起因するシリーズ抵抗の低下によ
るFFの低下が原因である。(実−3)に対して(比3
−3)、(比3−4)は、初期光電変換効率、及び各劣
化後の光電変換効率が全て低い値となった。初期光電変
換効率については、全反射率及び乱反射率の低下により
短絡電流(Jsc)が減少したためであり、各劣化後の光
電変換効率については主に開放電圧(Voc)の低下によ
るものであった。
[Table 12] As a result of the measurement, (ratio 3-1) and (ratio 3)
-2) was a low value in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Comparative 3)
In (3) and (Comparative 3-4), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0220】以上のように本発明の光起電力素子(実−
3)は、従来の光起電力素子(比3−1)、(比3−
2)、(比3−3)、(比3−4)よりも優れた特性を
有することが分かった。
As described above, the photovoltaic device of the present invention (actual
3) is a conventional photovoltaic element (Comparative 3-1), (Comparative 3-
2), (Comparative 3-3) and (Comparative 3-4) were found to have superior characteristics.

【0221】(実施例4)本例では、実施例3と同様
に、基板表面のエッチング処理としては酸処理法を、基
板材料としてはSUS430−2D板を用い、図1の構
成を有する光起電力素子を作製した。
Example 4 In this example, as in Example 3, an acid treatment method was used for etching the substrate surface, a SUS430-2D plate was used as the substrate material, and a photovoltaic device having the structure shown in FIG. A power element was manufactured.

【0222】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0223】(1)実施例3と同様にUS430−2D
板上に、表13に示す酸を用いて基板表面のエッチング
処理を行った。
(1) As in Example 3, US430-2D
An etching treatment was performed on the board surface using the acid shown in Table 13.

【0224】(2)エッチング処理を行った基板の一部
は評価し(サンプル実4−1)、その後実施例3と同様
に表13に示す条件でAg反射層の形成を行った。
(2) A part of the substrate that had been subjected to the etching treatment was evaluated (Sample 4-1), and then an Ag reflection layer was formed under the conditions shown in Table 13 in the same manner as in Example 3.

【0225】(3)Ag反射層を作成した後、表13に
示す条件でZnO透明電極層を形成し、基板の一部は評
価用に残した(サンプル実4−2)。
(3) After forming the Ag reflective layer, a ZnO transparent electrode layer was formed under the conditions shown in Table 13, and a part of the substrate was left for evaluation (Sample 4-2).

【0226】(4)その他の基板は表13に示す条件で
実施例3と同様にpin型半導体層、In23透明電
極、集電電極を形成し光起電力素子を作製した(実−
4)。
(4) On the other substrates, a pin-type semiconductor layer, a transparent electrode of In 2 O 3 , and a current collecting electrode were formed in the same manner as in Example 3 under the conditions shown in Table 13 to produce a photovoltaic element.
4).

【0227】[0227]

【表13】 (比較例4−1)本例では、反射層を堆積する際に、堆
積膜厚を3000nmとした点が実施例4と異なる。
[Table 13] (Comparative Example 4-1) This example is different from Example 4 in that the deposited film thickness was 3000 nm when the reflective layer was deposited.

【0228】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−1)、(サンプル比4−4)及び光起
電力素子(比4−1)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-1), (sample ratio 4-4) and a photovoltaic element (ratio 4-1) were produced.

【0229】(比較例4−2)本例では、反射層を堆積
する際に、基板温度を300℃とした点が実施例4と異
なる。
(Comparative Example 4-2) This example is different from Example 4 in that the substrate temperature was set to 300 ° C. when depositing the reflective layer.

【0230】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−2)、(サンプル比4−5)及び光起
電力素子(比4−2)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-2), (sample ratio 4-5) and photovoltaic elements (ratio 4-2) were produced.

【0231】(比較例4−3)本例では、基板の表面処
理を行う際に、酸処理による処理時間を100分とした
点が実施例4と異なる。
(Comparative Example 4-3) This example is different from Example 4 in that the surface treatment of the substrate was performed with an acid treatment time of 100 minutes.

【0232】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−3)、(サンプル比4−6)及び光起
電力素子(比4−3)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-3), (sample ratio 4-6) and photovoltaic elements (ratio 4-3) were produced.

【0233】以下では、実施例3と同様に表面処理まで
行った基板、すなわち(サンプル実4−1)、(サンプ
ル比4−1)、(サンプル比4−2)、(サンプル比4
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(Rma
x)からRmaxの差(Rmax(差))を求め、基板断面の
概略形(概略形表面形状(基)と記す)を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、透明導電層
を形成した後の基板断面の概略形(概略形表面形状
(透)と記す)を観察した。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 3, ie, (sample ratio 4-1), (sample ratio 4-1), (sample ratio 4-2), (sample ratio 4
The results of the evaluation of (-3) will be described. Observation of the surface shape was performed, and the crystal grain size and substrate surface roughness (Rma
x), the difference of Rmax (Rmax (difference)) was determined, and the schematic shape of the substrate cross section (referred to as a schematic surface shape (base)) was examined. In each sample, the outline of the cross section of the substrate after formation of the transparent conductive layer (referred to as the outline surface shape (transparent)) was observed at exactly the same place where the surface of the substrate was observed with an electron microscope.

【0234】これらの結果を表14に示した。The results are shown in Table 14.

【0235】[0235]

【表14】 実施例1と同様に(サンプル実4−1)では表14のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、透明導電層の形状はエッチング処理を行
った基板表面の段差をそのまま反映し、凸凹を有する部
分と平坦な部分のRmaxの差を受け継いでいるのに対
し、(サンプル比4−1)、(サンプル比4−2)では
基板は結晶粒毎に凸凹を有する部分と平坦な部分に分か
れているものの透明導電層にその形状は反映されておら
ず、(サンプル比4−3)においては全体的にピラミッ
ド型の凸凹構造となっておりRmaxも差がないものとな
った。
[Table 14] In the same manner as in Example 1 (Sample Sample 4-1), the surface is divided into a portion having irregularities and a flat portion for each crystal grain as shown in Table 14, and the shape of the transparent conductive layer is determined by the etching-treated substrate. While the step of the surface is reflected as it is and the difference in Rmax between the uneven portion and the flat portion is inherited, in (sample ratio 4-1) and (sample ratio 4-2), the substrate is provided for each crystal grain. Although it is divided into a portion having unevenness and a flat portion, its shape is not reflected in the transparent conductive layer, and (sample ratio 4-3) has a pyramid-shaped uneven structure as a whole, and Rmax also differs. There was no one.

【0236】また、実施例3と同様に透明導電層まで作
製したサンプル、すなわち(サンプル実4−1)、(サ
ンプル比4−4)、(サンプル比4−5)、(サンプル
比4−6)について、表面形状観察を行い、ZnO結晶
粒径および全反射率及び乱反射率を求めた。
Also, the samples prepared up to the transparent conductive layer in the same manner as in Example 3, ie, (Sample ratio 4-1), (Sample ratio 4-4), (Sample ratio 4-5), (Sample ratio 4-6) Regarding (2), the surface shape was observed, and the ZnO crystal grain size, total reflectance, and irregular reflectance were determined.

【0237】これらの結果を表15に示した。The results are shown in Table 15.

【0238】[0238]

【表15】 実施例3と同様に(サンプル実4−2)では透明導電層
を形成するZnOの結晶粒径が大きく、全反射率/乱反
射率、共に優れているのに対し、(サンプル比4−4)
では結晶粒径が小さく乱反射率が低く、(サンプル比4
−5)、(サンプル比4−6)においては全反射率/乱
反射率共に非常に低いものとなった。
[Table 15] As in Example 3 (Sample Sample 4-2), the crystal grain size of ZnO forming the transparent conductive layer is large, and both total reflectance / diffuse reflectance are excellent.
In Example 2, the crystal grain size was small and the irregular reflectance was low.
-5) and (sample ratio 4-6), both the total reflectance and the irregular reflectance were very low.

【0239】以下では、実施例3と同様に、上述した実
施例4、比較例4−1、比較例4−2、及び比較例4−
3で作製した光起電力素子、すなわち(実−4)、(比
4−1)、(比4−2)及び(比4−3)について評価
した結果について述べる。まず、それぞれ5個づつ作製
し、更に25個づつのサブセルに分けた後、歩留りを調
べた。更に実施例3と同様に密着性試験、初期光電変換
効率(光起電力/入射光電力)、光劣化、高温高湿度逆
バイアス(HHRB)劣化、及び温湿度劣化の測定を行
なった。
In the following, as in Example 3, the above-described Example 4, Comparative Example 4-1, Comparative Example 4-2, and Comparative Example 4-
The results of evaluating the photovoltaic elements manufactured in No. 3, that is, (Comparative-4), (Comparative 4-1), (Comparative 4-2), and (Comparative 4-3) will be described. First, five cells were manufactured, and the cells were further divided into 25 subcells, and the yield was examined. Further, in the same manner as in Example 3, an adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident light power), light deterioration, high temperature / high humidity reverse bias (HHRB) deterioration, and temperature / humidity deterioration were measured.

【0240】これらの結果を表16に示した。The results are shown in Table 16.

【0241】[0241]

【表16】 測定の結果、(実−4)に対して(比4−1)は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるFFの低下
が原因である。(実−4)に対して(比4−2)、(比
4−3)は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流(J
sc)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 16] As a result of the measurement, (ratio 4-1) was lower in yield and adhesion than (actual-4). Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. In (Comparative 4-2) and (Comparative 4-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all lower values than (Real-4). Regarding the initial photoelectric conversion efficiency, the short-circuit current (J
sc) decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open circuit voltage (Voc).

【0242】以上のように本発明の光起電力素子(実−
4)は、従来の光起電力素子(比4−1)、(比4−
2)、(比4−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual-
4) is a conventional photovoltaic element (ratio 4-1),
2) It was found to have characteristics superior to (comparative 4-3).

【0243】(実施例5)本例では、基板表面のエッチ
ング処理としては酸処理法を、基板材料としてはSUS
430−BA板を用いて、図1の構成を有する光起電力
素子を作製した。
(Embodiment 5) In this embodiment, an acid treatment method is used for etching the substrate surface, and a SUS material is used for the substrate material.
Using the 430-BA plate, a photovoltaic device having the configuration shown in FIG. 1 was produced.

【0244】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0245】(1)実施例4と同様にUS430−BA
板上に、表17に示す酸を用いて基板表面のエッチング
処理を行った。
(1) US430-BA as in Example 4
An etching treatment of the substrate surface was performed on the plate using an acid shown in Table 17.

【0246】(2)エッチング処理を行った基板の一部
は評価し(サンプル実5−1)、その後実施例4と同様
に表17に示す条件でCu反射層の形成を行った。
(2) A part of the substrate that had been subjected to the etching treatment was evaluated (Sample 5-1), and then a Cu reflection layer was formed under the conditions shown in Table 17 in the same manner as in Example 4.

【0247】(3)Cu反射層を作成した後、表17に
示す条件でZnO透明電極層を形成し、基板の一部は評
価用に残した(サンプル実5−2)。
(3) After forming the Cu reflection layer, a ZnO transparent electrode layer was formed under the conditions shown in Table 17, and a part of the substrate was left for evaluation (Sample 5-2).

【0248】(4)その他の基板は表17に示す条件で
実施例4と同様にpin型半導体層、In23透明電
極、集電電極を形成し光起電力素子を作成した(実−
5)。
(4) On the other substrates, a pin-type semiconductor layer, an In 2 O 3 transparent electrode, and a current collecting electrode were formed in the same manner as in Example 4 under the conditions shown in Table 17 to produce a photovoltaic device (actually, the same as in Example 4).
5).

【0249】光起電力素子の一部はサンプル評価用に残
した。
A part of the photovoltaic element was left for sample evaluation.

【0250】[0250]

【表17】 (比較例5−1)本例では、反射層を堆積する際に、堆
積膜厚を2000nmとした点が実施例5と異なる。
[Table 17] (Comparative Example 5-1) This example is different from Example 5 in that the thickness of the deposited layer was 2000 nm when the reflective layer was deposited.

【0251】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−1)、(サンプル比5−4)、及び光
起電力素子(比5−1)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-1), (sample ratio 5-4), and a photovoltaic element (ratio 5-1) were produced.

【0252】(比較例5−2)本例では、反射層を堆積
する際に、基板温度を350℃とした点が実施例5と異
なる。
(Comparative Example 5-2) The present example is different from Example 5 in that the substrate temperature was set to 350 ° C. when depositing the reflective layer.

【0253】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−2)、(サンプル比5−5)及び光起
電力素子(比5−2)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-2), (sample ratio 5-5) and a photovoltaic element (ratio 5-2) were produced.

【0254】(比較例5−3)本例では、透明導電層を
堆積する際に、堆積膜厚を10μmとした点が実施例5
と異なる。
(Comparative Example 5-3) This example is different from Example 5 in that the deposited film thickness was set to 10 μm when depositing the transparent conductive layer.
And different.

【0255】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−3)、(サンプル比5−6)及び光起
電力素子(比5−2)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-3), (sample ratio 5-6) and a photovoltaic element (ratio 5-2) were produced.

【0256】以下では、実施例4と同様に表面処理まで
行った基板、すなわち(サンプル実5−1)、(サンプ
ル比5−1)、(サンプル比5−2)、(サンプル比5
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(Rma
x)からRmaxの差(Rmax(差))を求め、基板断面の
概略形(概略形表面形状(基)と記す)を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、光起電力素
子を形成した後の基板断面の概略形(概略形表面形状
(素)と記す)を観察した。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 4, ie, (sample actual 5-1), (sample ratio 5-1), (sample ratio 5-2), (sample ratio 5
The results of the evaluation of (-3) will be described. Observation of the surface shape was performed, and the crystal grain size and substrate surface roughness (Rma
x), the difference of Rmax (Rmax (difference)) was determined, and the schematic shape of the substrate cross section (referred to as a schematic surface shape (base)) was examined. In addition, for each sample, at the exact same place where the surface of the substrate was observed with an electron microscope, the schematic shape of the substrate cross section after forming the photovoltaic element (referred to as a schematic surface shape (primary)) was observed. .

【0257】これらの結果を表18に示した。The results are shown in Table 18.

【0258】[0258]

【表18】 実施例1と同様に(サンプル実5−1)では表18のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、光起電力素子上の形状はエッチング処理
を行った基板表面の段差をそのまま反映し、半導体層表
面は凸凹を有する部分と平坦な部分のRmaxの差を受け
継いでいるのに対し、(サンプル比5−1)、(サンプ
ル比5−2)、(サンプル比5−3)では全て光起電力
素子に基板の表面形状は反映されておらず、(サンプル
比5−1)では光起電力素子表面形状は比較的平坦であ
りRmax(差)も小さく、(サンプル比5−2)、(サ
ンプル比5−3)においてはピラミッド型の凸凹構造で
Rmax(差)も小さいものとなった。
[Table 18] In the same manner as in Example 1 (Sample Example 5-1), as shown in Table 18, the surface is divided into a portion having irregularities and a flat portion for each crystal grain, and the shape on the photovoltaic element is subjected to etching. While the level difference of the substrate surface is reflected as it is, the semiconductor layer surface inherits the difference in Rmax between the uneven portion and the flat portion, whereas (sample ratio 5-1), (sample ratio 5-2), In (sample ratio 5-3), the surface shape of the substrate is not reflected in all the photovoltaic elements, and in (sample ratio 5-1), the surface shape of the photovoltaic element is relatively flat and Rmax (difference) is also small. In (sample ratio 5-2) and (sample ratio 5-3), Rmax (difference) was small due to the pyramid-shaped uneven structure.

【0259】また、実施例4と同様に透明導電層まで作
製したサンプル、すなわち(サンプル実5−1)、(サ
ンプル比5−4)、(サンプル比5−5)、(サンプル
比5−6)について、表面形状観察を行い、ZnO結晶
粒径および全反射率及び乱反射率を求めた。
Further, the samples prepared up to the transparent conductive layer in the same manner as in Example 4, ie, (Sample 5-1), (Sample ratio 5-4), (Sample ratio 5-5), (Sample ratio 5-6) Regarding (2), the surface shape was observed, and the ZnO crystal grain size, total reflectance, and irregular reflectance were determined.

【0260】これらの結果を表19に示した。The results are shown in Table 19.

【0261】[0261]

【表19】 実施例4と同様に(サンプル実5−2)では透明導電層
を形成するZnOの結晶粒径が大きく、全反射率/乱反
射率、共に優れているのに対し、(サンプル比5−4)
では結晶粒径が小さく(サンプル比5−5)、(サンプ
ル比5−6)においては全反射率/乱反射率共に非常に
低いものとなった。
[Table 19] In the same manner as in Example 4 (Sample Sample 5-2), the crystal grain size of ZnO forming the transparent conductive layer was large and both total reflectance / diffuse reflectance were excellent, whereas (Sample ratio 5-4)
In (2), the crystal grain size was small (sample ratio 5-5), and in (sample ratio 5-6), both the total reflectance and the irregular reflectance were very low.

【0262】以下では、実施例4と同様に、上述した実
施例5、比較例5−1、比較例5−2、及び比較例5−
3で作製した光起電力素子、すなわち(実−5)、(比
5−1)、(比5−2)及び(比5−3)について評価
した結果について述べる。まず、それぞれ5個づつ作製
し、更に25個づつのサブセルに分けた後、歩留りを調
べた。更に実施例4と同様に密着性試験、初期光電変換
効率(光起電力/入射光電力)、光劣化、高温高湿度逆
バイアス(HHRB)劣化、及び温湿度劣化の測定を行
なった。
In the following, similarly to Example 4, the above-described Example 5, Comparative Example 5-1, Comparative Example 5-2, and Comparative Example 5-
The results of the evaluation of the photovoltaic device manufactured in No. 3, that is, (Comparative-5), (Comparative 5-1), (Comparative 5-2), and (Comparative 5-3) will be described. First, five cells were manufactured, and the cells were further divided into 25 subcells, and the yield was examined. Further, in the same manner as in Example 4, an adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were measured.

【0263】これらの結果を表20に示した。The results are shown in Table 20.

【0264】[0264]

【表20】 測定の結果、(実−5)に対して(比5−1)、(比5
−3)は歩留り、密着性において低い値となった。また
各劣化試験後の光電変換変換効率も劣っているが、これ
らの差は主に密着性に起因するシリーズ抵抗の低下によ
るFFの低下が原因である。(実−5)に対して(比5
−2)は、初期光電変換効率、及び各劣化後の光電変換
効率が全て低い値となった。初期光電変換効率について
は、全反射率及び乱反射率の低下により短絡電流(Js
c)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 20] As a result of the measurement, (ratio 5-1) and (ratio 5)
-3) was a low value in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Actual-5)
In -2), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. Regarding the initial photoelectric conversion efficiency, the short-circuit current (Js
c) was decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in the open circuit voltage (Voc).

【0265】以上のように本発明の光起電力素子(実−
5)は、従来の光起電力素子(比5−1)、(比5−
2)、(比5−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
5) is a conventional photovoltaic element (ratio 5-1), (ratio 5-
2) It was found to have better characteristics than (ratio 5-3).

【0266】(実施例6)本例では、図7のロール・ツ
ー・ロール法を用いた堆積装置を使用して、図2のpi
npinpin型の太陽電池を作製した。
(Embodiment 6) In this embodiment, the deposition apparatus using the roll-to-roll method shown in FIG.
An npinpin type solar cell was manufactured.

【0267】基板は長さ100m、幅30cm、厚さ
0.15mmの帯状SUS430BAシートを用いた。
SUS430BAシートは真空容器(不図示)中の送り
ボビン(不図示)に巻き、一方の端を接続した巻き取り
ボビンを回転させSUS430BAシートを送り込みな
がらArプラズマによるRFプラズマエッチングを行っ
た。
The substrate used was a belt-shaped SUS430BA sheet having a length of 100 m, a width of 30 cm, and a thickness of 0.15 mm.
The SUS430BA sheet was wound around a feed bobbin (not shown) in a vacuum container (not shown), and the take-up bobbin connected to one end was rotated to perform RF plasma etching with Ar plasma while feeding the SUS430BA sheet.

【0268】エッチングを行った基板については一部を
評価し(サンプル実6−1)、断面形状を調べた(概略
表面形状(基)と記す)。その後ロール・ツー・ロール
法により表21に示す条件でAlSi反射層およびZn
O透明電極層を形成し、基板の一部は評価用に残し(サ
ンプル実6−2)、断面形状を調べた(概略表面形状
(反)と記す)。その他の基板はロール・ツー・ロール
法によるCVD装置により表21に示す条件で光起電力
素子を作製した(実−6)。
A portion of the etched substrate was evaluated (Sample 6-1), and the cross-sectional shape was examined (referred to as the approximate surface shape (base)). Then, the AlSi reflective layer and the Zn were formed by the roll-to-roll method under the conditions shown in Table 21.
An O transparent electrode layer was formed, and a part of the substrate was left for evaluation (Sample Sample 6-2), and the cross-sectional shape was examined (described as a rough surface shape (anti)). For other substrates, photovoltaic elements were produced by a roll-to-roll CVD apparatus under the conditions shown in Table 21 (actual-6).

【0269】以下では、図7の堆積装置について説明す
る。
Hereinafter, the deposition apparatus of FIG. 7 will be described.

【0270】図7(a)は、ロール・ツー・ロール法を
用いた光起電力素子の連続形成装置の概略図である。こ
の装置は基板送り出し室729と、複数の堆積室701
〜713と、基板巻き取り室730を順次配置し、それ
らの間を分離通路714で接続してなり、各堆積室には
排気口があり、内部を真空にすることができる。
FIG. 7A is a schematic diagram of an apparatus for continuously forming photovoltaic elements using a roll-to-roll method. This apparatus includes a substrate delivery chamber 729 and a plurality of deposition chambers 701.
713 and a substrate take-up chamber 730 are sequentially arranged, and connected between them by a separation passage 714. Each deposition chamber has an exhaust port, and the inside can be evacuated.

【0271】帯状の基板740はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒーター718が内部に設置され、各堆積室で所定の
温度に加熱される。
The belt-like substrate 740 passes through the deposition chamber and the separation passage, and is taken up from the substrate delivery chamber to the substrate take-up chamber. At the same time, gas can be introduced from the gas inlets of the respective deposition chambers and separation passages, and the gas can be exhausted from the respective exhaust ports to form respective layers. A halogen lamp heater 718 for heating the substrate from behind is installed in each deposition chamber, and is heated to a predetermined temperature in each deposition chamber.

【0272】図7(b)は、堆積室701〜713を上
から見た図で、各堆積室には原料ガスの入り口715と
排気口716があり、RF電極717あるいはマイクロ
波アプリケーター718が取り付けられ、原料ガスの入
り口715には原料ガス供給装置(不図示)が接続され
ている。各堆積室の排気口には油拡散ポンプ、メカニカ
ルブースターポンプなどの真空排気ポンプ(不図示)が
接続され、堆積室に接続された分離通路714には掃気
ガスを流入させる入り口719があり、図のような掃気
ガスを導入する。
FIG. 7B is a view of the deposition chambers 701 to 713 as viewed from above. Each deposition chamber has an inlet 715 and an exhaust port 716 for a source gas, and an RF electrode 717 or a microwave applicator 718 is attached. The source gas inlet 715 is connected to a source gas supply device (not shown). A vacuum exhaust pump (not shown) such as an oil diffusion pump or a mechanical booster pump is connected to an exhaust port of each deposition chamber, and an inlet 719 through which scavenging gas flows is provided in a separation passage 714 connected to the deposition chamber. A scavenging gas such as

【0273】MW−i層の堆積室である堆積室703と
707には、バイアス電極720が配置されており、電
源としてRF電源(不図示)が接続されている。基板送
り出し室には送り出しロール721と基板に適度の張力
を与え、常に水平に保つためのガイドローラー722が
あり、基板巻き取り室には巻き取りロール723とガイ
ドローラー724がある。
In the deposition chambers 703 and 707, which are the deposition chambers for the MW-i layer, bias electrodes 720 are arranged, and an RF power supply (not shown) is connected as a power supply. The substrate delivery chamber has a delivery roll 721 and a guide roller 722 for applying an appropriate tension to the substrate and always keeping the substrate horizontal. The substrate take-up chamber has a take-up roll 723 and a guide roller 724.

【0274】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0275】(1)まず、前記のSUS430BAシー
トを送り出しロール721に巻き付け(平均曲率半径3
0cm)、基板送り出し室729にセットし、各堆積室
内を通過させた後に基板の端を基板巻き取りロール72
3に巻き付けた。
(1) First, the SUS430BA sheet is wound around a delivery roll 721 (with an average curvature radius of 3).
0 cm), set in the substrate unloading chamber 729, pass through each deposition chamber, and wrap the end of the substrate on the substrate take-up roll 72.
3 wrapped around.

【0276】(2)装置全体を真空排気ポンプで真空排
気し、各堆積室のランプヒーターを点灯させ、各堆積室
内の基板温度が所定の温度になるように設定した。
(2) The entire apparatus was evacuated by a vacuum pump, the lamp heaters in each deposition chamber were turned on, and the substrate temperature in each deposition chamber was set to a predetermined temperature.

【0277】(3)装置全体の圧力が1mTorr以下
になったら掃気ガスの入り口719から図7(a)示す
ような掃気ガスを流入させ、基板を図の矢印の方向に移
動させながら、巻き取りロールで巻き取った。
(3) When the pressure of the entire apparatus becomes 1 mTorr or less, a scavenging gas as shown in FIG. 7A is introduced from the scavenging gas inlet 719, and the substrate is wound while moving in the direction of the arrow in the figure. It was rolled up.

【0278】(4)各堆積室にそれぞれの原料ガスを流
入させた。この際、各堆積室に流入させる原料ガスが他
の堆積室に拡散しないように各分離通路に流入させるガ
スの流量、あるいは各堆積室の圧力を調整した。
(4) Each source gas was flowed into each deposition chamber. At this time, the flow rate of the gas flowing into each separation passage or the pressure of each deposition chamber was adjusted so that the raw material gas flowing into each deposition chamber did not diffuse into other deposition chambers.

【0279】(5)次にRF電力、またはMW電力およ
びRFバイアス電力を導入してプラズマを生起し、表2
1に示す条件で第1のpin接合として堆積室701で
n1層、堆積室702、703、704でi1層、堆積
室705でp1層を堆積し、第2のpin接合として堆
積室706でn2層、堆積室707、708、709で
i2層、堆積室710でp2層を堆積し、第3のpin
接合として堆積室711でn3層、堆積室712でi3
層、堆積室713でp3層を堆積し3層のpin接合か
らなる光起電力素子を形成した。
(5) Then, RF power or MW power and RF bias power were introduced to generate plasma.
Under the conditions shown in FIG. 1, an n1 layer is deposited as a first pin junction in the deposition chamber 701, an i1 layer is deposited in the deposition chambers 702, 703, and 704, and a p1 layer is deposited in the deposition chamber 705, and n2 is deposited as a second pin junction in the deposition chamber 706. Layer, i2 layer in deposition chambers 707, 708, 709, p2 layer in deposition chamber 710, and third pin
N3 layer in the deposition chamber 711 and i3 in the deposition chamber 712
A p3 layer was deposited in the layer and deposition chamber 713 to form a photovoltaic device consisting of a three-layer pin junction.

【0280】(6)基板の巻き取り終わったところで、
すべてのMW電源、RF電源、プラズマを消滅させ、原
料ガス、掃気ガスの流入を止めた。装置全体をリーク
し、巻き取りロールを取りだした。
(6) When the winding of the substrate is completed,
All the MW power supply, RF power supply, and plasma were extinguished, and the inflow of the raw material gas and the scavenging gas was stopped. The entire device was leaked, and the take-up roll was taken out.

【0281】(7)次に反応性スパッタリング装置を用
いて表21に示す条件で透明電極213を3層のpin
接合上に作製した。
(7) Next, the transparent electrode 213 was formed into a three-layer pin using a reactive sputtering apparatus under the conditions shown in Table 21.
Made on the joint.

【0282】(8)次にスクリーン印刷法で層厚5μ
m、線幅0.5mmのカーボンペーストを印刷し、その
上に層厚10μm、線幅0.5mmの銀ペーストを印刷
し、集電電極を形成し、ロール状の太陽電池を250m
m×100mmの大きさに切断した。
(8) Next, a layer thickness of 5 μm was obtained by screen printing.
m, a carbon paste having a line width of 0.5 mm is printed, and a silver paste having a layer thickness of 10 μm and a line width of 0.5 mm is printed thereon to form a current collecting electrode.
It was cut into a size of mx 100 mm.

【0283】以上でロール・ツー・ロール法を用いたn
ipnipnip型太陽電池(実−6)の作製を終え
た。
In the above, n using the roll-to-roll method
The manufacture of the ipnipnip type solar cell (actual-6) was completed.

【0284】[0284]

【表21】 (比較例6−1)本例では、基板の表面処理を行う際
に、RFスパッタリングによる処理時間を15秒とした
点が実施例6と異なる。
[Table 21] (Comparative Example 6-1) This example is different from Example 6 in that the processing time by RF sputtering was set to 15 seconds when performing the surface treatment of the substrate.

【0285】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−1)、(サンプル比6−4)及び光起
電力素子(比6−1)を作製した。
The other conditions were the same as in Example 6, and samples (sample ratio 6-1), (sample ratio 6-4) and photovoltaic elements (ratio 6-1) were produced.

【0286】(比較例6−2)本例では、基板の表面処
理を行う際に、基板温度を300℃とした点が実施例6
と異なる。
(Comparative Example 6-2) This example is different from Example 6 in that the substrate temperature was set to 300 ° C. during the surface treatment of the substrate.
And different.

【0287】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−2)、(サンプル比6−5)及び光起
電力素子(比6−2)を作製した。
The other conditions were the same as in Example 6, and samples (sample ratio 6-2), (sample ratio 6-5) and a photovoltaic element (ratio 6-2) were produced.

【0288】(比較例6−3)本例では、基板の表面処
理を行う際に、RFスパッタリングによる処理時間を1
00分とした点が実施例6と異なる。
(Comparative Example 6-3) In this example, when performing the surface treatment of the substrate, the processing time by RF sputtering was set to 1 hour.
The difference from the sixth embodiment is that 00 minutes is set.

【0289】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−3)、(サンプル比6−6)及び光起
電力素子(比6−3)を作製した。
The other conditions were the same as in Example 6, and samples (sample ratio 6-3), (sample ratio 6-6) and photovoltaic elements (ratio 6-3) were produced.

【0290】以下では、実施例1と同様に表面処理まで
行った基板、すなわち(サンプル実6−1)、(サンプ
ル比6−1)、(サンプル比6−2)、(サンプル比6
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(Rma
x)からRmaxの差(Rmax(差))を求め、基板断面の
概略形(概略形表面形状(基)と記す)を調べた。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 1, ie, (Sample 6-1), (Sample ratio 6-1), (Sample ratio 6-2), (Sample ratio 6-2)
The results of the evaluation of (-3) will be described. Observation of the surface shape was performed, and the crystal grain size and substrate surface roughness (Rma
x), the difference of Rmax (Rmax (difference)) was determined, and the schematic shape of the substrate cross section (referred to as a schematic surface shape (base)) was examined.

【0291】これらの結果を表22に示した。The results are shown in Table 22.

【0292】[0292]

【表22】 実施例1と同様に(サンプル実6−2)では表22のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、凸凹を有する部分と平坦な部分のRmax
には差があるのに対し、(サンプル比6−1)では全体
的に結晶粒は平坦でありRmaxに差はなく、(サンプル
比6−2)、(サンプル比6−3)においては全体的に
ピラミッド型の凸凹構造となっておりRmaxも差がない
ものとなった。
[Table 22] In the same manner as in Example 1 (Sample 6-2), the surface is divided into irregular portions and flat portions for each crystal grain as shown in Table 22, and Rmax of the irregular portion and the flat portion is determined.
In contrast, in (sample ratio 6-1), the crystal grains were entirely flat and there was no difference in Rmax. In (sample ratio 6-2) and (sample ratio 6-3), It has a pyramid-shaped uneven structure, and Rmax has no difference.

【0293】また、実施例1と同様に透明導電層まで作
製した基板、すなわち(サンプル実6−2)、(サンプ
ル比6−4)、(サンプル比6−5)、(サンプル比6
−6)については、それぞれ表面形状観察を行い、Zn
O結晶粒径を調べ積分球を備えた分光光度計を用いてそ
れぞれの全反射率及び乱反射率を求めた。
Further, the substrates prepared up to the transparent conductive layer in the same manner as in Example 1, ie, (Sample 6-2), (Sample 6-4), (Sample 6-5), (Sample 6-6)
For -6), the surface shape was observed and Zn
The O crystal grain size was checked, and the total reflectance and diffuse reflectance were determined using a spectrophotometer equipped with an integrating sphere.

【0294】これらの結果を表23に示した。The results are shown in Table 23.

【0295】[0295]

【表23】 実施例1と同様に(サンプル実−6)では表23のよう
に透明導電層を形成するZnOの結晶粒径が大きく、全
反射率/乱反射率、共に優れているのに対し、(サンプ
ル比6−4)では結晶粒径が小さく乱反射率が低く、
(サンプル比6−5)、(サンプル比6−6)において
は全反射率/乱反射率共に非常に低いものとなった。
[Table 23] In the same manner as in Example 1 (Sample Sample-6), as shown in Table 23, the crystal grain size of ZnO forming the transparent conductive layer was large and both total reflectance / diffuse reflectance were excellent. In 6-4), the crystal grain size is small and the irregular reflectance is low,
In (sample ratio 6-5) and (sample ratio 6-6), both the total reflectance and the irregular reflectance were very low.

【0296】以下では、実施例5と同様に、上述した実
施例6、比較例6−1、比較例6−2、及び比較例6−
3で作製した光起電力素子、すなわち(実−6)、(比
6−1)、(比6−2)及び(比6−3)について評価
した結果について述べる。まず、それぞれ5個づつ作製
し、暗所で−1.0Vの逆バイアス電圧をかけた状態で
シャント抵抗を測定した。シャント抵抗の基準値を4×
104Ωcm2とし、歩留りを調べた。更に実施例1と同
様に密着性試験、初期光電変換効率(光起電力/入射光
電力)、光劣化、高温高湿度逆バイアス(HHRB)劣
化、及び温湿度劣化の測定を行なった。
In the following, similarly to Example 5, the above-described Example 6, Comparative Example 6-1, Comparative Example 6-2, and Comparative Example 6
The results of evaluating the photovoltaic elements manufactured in No. 3, that is, (Comparative-6), (Comparative 6-1), (Comparative 6-2) and (Comparative 6-3) will be described. First, five shunt resistors were manufactured, and the shunt resistance was measured in a dark place with a reverse bias voltage of -1.0 V applied. 4x shunt resistance reference value
The yield was determined at 10 4 Ωcm 2 . Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0297】これらの結果を表24に示した。The results are shown in Table 24.

【0298】[0298]

【表24】 測定の結果、(実−6)に対して(比6−1)は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるFFの低下
が原因である。(実−6)に対して(比6−2)、(比
6−3)は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流(J
sc)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 24] As a result of the measurement, (ratio 6-1) was lower in yield and adhesion than (actual-6). Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. In (Comparative 6-2) and (Comparative 6-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all lower values than (Result-6). Regarding the initial photoelectric conversion efficiency, the short-circuit current (J
sc) decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open circuit voltage (Voc).

【0299】以上のように本発明の光起電力素子(実−
6)は、従来の光起電力素子(比6−1)、(比6−
2)、(比6−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual-
6) are conventional photovoltaic elements (ratio 6-1), (ratio 6-
2) It was found to have better characteristics than (ratio 6-3).

【0300】(実施例7)本例では、実施例1と同様
に、酸を用いて基板表面のエッチング処理を行い、基板
材料としてSUS304ミラー仕上げ板を用いた図1の
構成を有する光起電力素子を作製した。
Example 7 In this example, as in Example 1, the substrate surface was etched using an acid, and a photovoltaic device having the configuration shown in FIG. 1 using a SUS304 mirror-finished plate as the substrate material was used. An element was manufactured.

【0301】実施例1と同様にSUS基板上に、表25
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し(サンプル
実7−1)、その後実施例1と同様に表25に示す条件
でAlAg合金反射層の形成を行った。AlAg合金反
射層を作成した後、表25に示す条件でZnO透明電極
層を形成し、基板の一部は評価用に残した(サンプル実
7−2)。その他の基板は表25に示す条件でpin型
半導体層、In23透明電極、集電電極を形成し光起電
力素子を作製した(実−7)。
[0301] In the same manner as in Example 1, on a SUS substrate,
The surface of the substrate was etched using the acid shown in FIG.
A portion of the etched substrate was evaluated (Sample 7-1), and then an AlAg alloy reflective layer was formed under the conditions shown in Table 25 as in Example 1. After forming the AlAg alloy reflective layer, a ZnO transparent electrode layer was formed under the conditions shown in Table 25, and a part of the substrate was left for evaluation (Sample 7-2). On other substrates, a pin-type semiconductor layer, an In 2 O 3 transparent electrode, and a current collecting electrode were formed under the conditions shown in Table 25 to produce a photovoltaic device (Example-7).

【0302】次にZnO薄膜層上に多室分離型の堆積装
置(不図示)でa−Siからなるn層及びμc−Siか
らなるp層、poly−Siからなるi層を順次形成し
た。
Next, an n-layer made of a-Si, a p-layer made of μc-Si, and an i-layer made of poly-Si were sequentially formed on the ZnO thin film layer by a multi-chamber separation type deposition apparatus (not shown).

【0303】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0304】(1)まず、実施例1と同様の装置でZn
O薄膜層上にa−Siからなるn層を堆積した。
(1) First, using the same apparatus as in Embodiment 1, Zn
An n-layer made of a-Si was deposited on the O thin film layer.

【0305】(2)次に、二重管(不図示)を用いたH
RCVD法による堆積装置(不図示)を用いて、表25
に示す条件でpoly−Siからなるi層を堆積した。
(2) Next, H using a double tube (not shown)
Using a deposition apparatus (not shown) by the RCVD method, Table 25 was used.
An i-layer made of poly-Si was deposited under the following conditions.

【0306】(3)そして更に実施例1と同様の装置を
用いてμc−Siからなるp層を堆積した。
(3) Further, using the same apparatus as in Example 1, a p-layer made of μc-Si was deposited.

【0307】(4)その後、実施例1と同様に表25に
示す条件でIn23透明電極、集電電極を形成し光起電
力素子を作成した(実−7)。
(4) Thereafter, as in Example 1, an In 2 O 3 transparent electrode and a current collecting electrode were formed under the conditions shown in Table 25, thereby producing a photovoltaic element (Example-7).

【0308】[0308]

【表25】 (比較例7−1)本例では、基板の表面処理を行う際
に、酸による処理時間を15秒とした点が実施例7と異
なる。
[Table 25] (Comparative Example 7-1) The present example is different from Example 7 in that the surface treatment of the substrate was performed with an acid for 15 seconds.

【0309】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−1)、(サンプル比7−4)及び光起
電力素子(比7−1)を作製した。
Except for this point, samples (sample ratio 7-1), (sample ratio 7-4) and photovoltaic element (ratio 7-1) were manufactured under the same conditions as in Example 7.

【0310】(比較例7−2)本例では、基板の表面処
理を行う際に、酸溶液温度を85℃とした点が実施例7
と異なる。
(Comparative Example 7-2) This example is different from Example 7 in that the acid solution temperature was set to 85 ° C. when performing the surface treatment of the substrate.
And different.

【0311】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−2)、(サンプル比7−5)及び光起
電力素子(比7−2)を作製した。
In other respects, samples (sample ratio 7-2), (sample ratio 7-5) and photovoltaic elements (ratio 7-2) were manufactured under the same conditions as in Example 7.

【0312】(比較例7−3)本例では、基板の表面処
理を行う際に、酸による処理時間を100分とした点が
実施例7と異なる。
(Comparative Example 7-3) This example is different from Example 7 in that the surface treatment of the substrate was performed with an acid for 100 minutes.

【0313】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−3)、(サンプル比7−6)及び光起
電力素子(比7−3)を作製した。
The other conditions were the same as in Example 7, and samples (sample ratio 7-3), (sample ratio 7-6) and photovoltaic elements (ratio 7-3) were produced.

【0314】以下では、実施例1と同様に表面処理まで
行った基板、すなわち(サンプル実7−1)、(サンプ
ル比7−1)、(サンプル比7−2)、(サンプル比7
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(最大
ピークトウピーク値、以下「Rmax」)からRmaxの差
(Rmax(差)と記す)を求め、基板断面の概略形を調
べた。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 1, that is, (Sample 7-1), (Sample ratio 7-1), (Sample ratio 7-2), (Sample ratio 7
The results of the evaluation of (-3) will be described. Observe the surface shape of each, determine the difference in Rmax (Rmax (difference)) from the crystal grain size and the surface roughness of the substrate (maximum peak-to-peak value, hereinafter "Rmax"), and examine the schematic shape of the cross section of the substrate. Was.

【0315】これらの結果を表26に示した。The results are shown in Table 26.

【0316】[0316]

【表26】 実施例1と同様に(サンプル実7−2)では表26のよ
うに表面が結晶粒毎に凸凹を有する部分と平坦な部分に
分かれており、凸凹を有する部分と平坦な部分のRmax
には差があるのに対し、(サンプル比7−1)では全体
的に結晶粒は平坦でありRmaxに差はなく、(サンプル
比7−2)、(サンプル比7−3)においては全体的に
ピラミッド型の凸凹構造となっておりRmaxも差がない
ものとなった。
[Table 26] In the same manner as in Example 1 (Sample 7-2), as shown in Table 26, the surface of each crystal grain is divided into an uneven portion and a flat portion, and Rmax of the uneven portion and the flat portion is determined.
In contrast, in (sample ratio 7-1), the crystal grains were entirely flat and there was no difference in Rmax, and in (sample ratio 7-2) and (sample ratio 7-3), It has a pyramid-shaped uneven structure, and Rmax has no difference.

【0317】また、実施例1と同様に透明導電層まで作
製した基板、すなわち(サンプル実7−2)、(サンプ
ル比7−4)、(サンプル比7−5)、(サンプル比7
−6)については、それぞれ表面形状観察を行い、Zn
O結晶粒径を調べ積分球を備えた分光光度計を用いてそ
れぞれの全反射率及び乱反射率を求めた。
Also, the substrates prepared up to the transparent conductive layer in the same manner as in Example 1, ie, (Sample 7-2), (Sample ratio 7-4), (Sample ratio 7-5), (Sample ratio 7-7)
For -6), the surface shape was observed and Zn
The O crystal grain size was checked, and the total reflectance and diffuse reflectance were determined using a spectrophotometer equipped with an integrating sphere.

【0318】これらの結果を表27に示した。The results are shown in Table 27.

【0319】[0319]

【表27】 実施例1と同様に(サンプル実7−2)では表27のよ
うに透明導電層を形成するZnOの結晶粒径が大きく、
全反射率/乱反射率、共に優れているのに対し、(サン
プル比7−4)では結晶粒径が小さく乱反射率が低く、
(サンプル比7−5)、(サンプル比7−6)において
は全反射率/乱反射率共に非常に低いものとなった。
[Table 27] In the same manner as in Example 1 (Sample 7-2), as shown in Table 27, the crystal grain size of ZnO forming the transparent conductive layer was large,
While both total reflectance / diffuse reflectance are excellent, (sample ratio 7-4) has a small crystal grain size and a low diffuse reflectance,
In (sample ratio 7-5) and (sample ratio 7-6), both the total reflectance and the irregular reflectance were very low.

【0320】以下では、実施例5と同様に、上述した実
施例7、比較例7−1、比較例7−2、及び比較例7−
3で作製した光起電力素子、すなわち(実−7)、(比
7−1)、(比7−2)及び(比7−3)について評価
した結果について述べる。まず、それぞれ5個づつ作製
し、更に25個づつのサブセルに分けた後、暗所で−
1.0Vの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を4×104Ωcm2
とし、歩留りを調べた。更に実施例1と同様に密着性試
験、初期光電変換効率(光起電力/入射光電力)、光劣
化、高温高湿度逆バイアス(HHRB)劣化、及び温湿
度劣化の測定を行なった。
In the following, similarly to Example 5, the above-described Example 7, Comparative Example 7-1, Comparative Example 7-2, and Comparative Example 7-
The results of evaluating the photovoltaic elements manufactured in No. 3, that is, (real-7), (ratio 7-1), (ratio 7-2) and (ratio 7-3) will be described. First, each of the five sub-cells was manufactured, and then divided into 25 sub-cells.
The shunt resistance was measured with a reverse bias voltage of 1.0 V applied. The reference value of the shunt resistor is 4 × 10 4 Ωcm 2
Then, the yield was checked. Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0321】これらの結果を表28に示した。[0321] The results are shown in Table 28.

【0322】[0322]

【表28】 測定の結果、(実−7)に対して(比7−1)は歩留
り、密着性において低い値となった。また各劣化試験後
の光電変換変換効率も劣っているが、これらの差は主に
密着性に起因するシリーズ抵抗の低下によるFFの低下
が原因である。(実−7)に対して(比7−2)、(比
7−3)は、初期光電変換効率、及び各劣化後の光電変
換効率が全て低い値となった。初期光電変換効率につい
ては、全反射率及び乱反射率の低下により短絡電流(J
sc)が減少したためであり、各劣化後の光電変換効率に
ついては主に開放電圧(Voc)の低下によるものであっ
た。
[Table 28] As a result of the measurement, (ratio 7-1) was lower in yield and adhesion than (actual-7). Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. In (Comparative 7-2) and (Comparative 7-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all lower values than (Exact-7). Regarding the initial photoelectric conversion efficiency, the short-circuit current (J
sc) decreased, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open circuit voltage (Voc).

【0323】以上のように本発明の光起電力素子(実−
7)は、従来の光起電力素子(比7−1)、(比7−
2)、(比7−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
7) are conventional photovoltaic elements (ratio 7-1), (ratio 7-
2) It was found to have characteristics superior to (Comparative 7-3).

【0324】(実施例8)本例では、多結晶基板の多結
晶平均粒径と、Rmax(差)との関係を調べた。実施例
1と同様に、酸を用いて基板表面のエッチング処理を行
い、基板材料としてSUS430−BA、SUS430
−2B、SUS430−2D、SUS304ミラー仕上
げ板を用い、図1の構成を有する光起電力素子を作製し
た。
Example 8 In this example, the relationship between the polycrystalline average grain size of the polycrystalline substrate and Rmax (difference) was examined. Similarly to the first embodiment, the surface of the substrate is etched using an acid, and SUS430-BA and SUS430 are used as substrate materials.
Photovoltaic devices having the configuration shown in FIG. 1 were manufactured using SUS430-2B, SUS430-2D, and SUS304 mirror-finished plates.

【0325】実施例1と同様にSUS基板上に、表29
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し(サンプル
実8−1〜81)、その後実施例1と同様に表29に示
す条件でAgAl合金反射層の形成を行った。AgAl
合金反射層を作成した後、表29に示す条件でZnO透
明電極層を形成し、基板の一部は評価用に残し(サンプ
ル実8−1〜81)、その他の基板は表29に示す条件
で実施例1と全く同様にpin型半導体層、In23
明電極、集電電極を形成し光起電力素子を作成した(実
−1〜81)。
In the same manner as in Example 1, a SUS
The surface of the substrate was etched using the acid shown in FIG.
A part of the substrate subjected to the etching treatment was evaluated (Samples 8-1 to 81), and thereafter, an AgAl alloy reflective layer was formed under the conditions shown in Table 29 in the same manner as in Example 1. AgAl
After forming the alloy reflective layer, a ZnO transparent electrode layer was formed under the conditions shown in Table 29, and a part of the substrate was left for evaluation (Samples 8-1 to 81-81). Then, a pin type semiconductor layer, an In 2 O 3 transparent electrode, and a current collecting electrode were formed in the same manner as in Example 1 to produce a photovoltaic element (Examples 1 to 81).

【0326】[0326]

【表29】 実施例1と同様に表面処理まで行った基板、すなわち
(サンプル実8−1〜81)については表面形状観察を
行い、結晶粒径、基板表面の粗さ(Rmax)の差(Rmax
(差))及び基板断面の概略形を調べた。
[Table 29] For the substrate subjected to the surface treatment in the same manner as in Example 1, that is, (Samples 8-1 to 81), the surface shape was observed, and the difference (Rmax) between the crystal grain size and the substrate surface roughness (Rmax) was measured.
(Difference)) and the schematic shape of the cross section of the substrate.

【0327】これらの結果を表30に示した。The results are shown in Table 30.

【0328】[0328]

【表30】 表30から、結晶粒径は0.05μm〜3200μ、表
面粗さの差(Rmax(差))は0〜8.2μmの範囲に
あることが分かった。
[Table 30] From Table 30, it was found that the crystal grain size was 0.05 μm to 3200 μm, and the difference in surface roughness (Rmax (difference)) was in the range of 0 to 8.2 μm.

【0329】実施例1と同様に透明導電層まで作製した
基板(サンプル実8−1〜81)については、それぞれ
表面形状観察を行い、ZnO結晶粒径を調べ全反射率及
び乱反射率を求めた。その結果、結晶粒径はRmax
(差)が0.01μm以上であれば良好な大きさに成長
することがわかった。一方全反射率及び乱反射率は、R
max(差)が0.01μmより小さければ乱反射率が低
く、1.50μmより大きくなると全反射率が落ちてき
てしまう結果となった。
For the substrates (samples 8-1 to 81-81) fabricated up to the transparent conductive layer in the same manner as in Example 1, the surface shape was observed, the ZnO crystal grain size was checked, and the total reflectance and diffuse reflectance were determined. . As a result, the crystal grain size becomes Rmax
It was found that when the (difference) was 0.01 μm or more, the cells grew to a good size. On the other hand, the total reflectance and the irregular reflectance are R
If max (difference) is smaller than 0.01 μm, the diffuse reflectance is low, and if max (difference) is larger than 1.50 μm, the total reflectance is reduced.

【0330】好適なエッチング条件(サンプル実8−2
1〜24、30〜33、39〜42、48〜51)であ
ればZnOの結晶粒径が大きく、全反射率/乱反射率、
共に優れていることが分かった。
Suitable etching conditions (Sample 8-2)
1 to 24, 30 to 33, 39 to 42, and 48 to 51), the crystal grain size of ZnO is large, and the total reflectance / diffuse reflectance;
It turned out that both were excellent.

【0331】実施例1と同様に、光起電力素子(実8−
1〜81)については、それぞれ5個づつ作製し、更に
25個づつのサブセルに分けた後、歩留りを調べ、更に
密着性試験、高温高湿度逆バイアス(HHRB)劣化、
及び温湿度劣化の各試験を行なった。
In the same manner as in Example 1, the photovoltaic element (actual 8-
1 to 81), each was manufactured in 5 pieces, and further divided into 25 subcells, the yield was examined, the adhesion test was performed, and the high-temperature high-humidity reverse bias (HHRB) deterioration,
Each test of temperature and humidity deterioration was performed.

【0332】これらの結果を表31〜34に示した。The results are shown in Tables 31 to 34.

【0333】[0333]

【表31】 [Table 31]

【0334】[0334]

【表32】 [Table 32]

【0335】[0335]

【表33】 [Table 33]

【0336】[0336]

【表34】 測定の結果、(実8−21〜24、30〜33、39〜
42、48〜51)に対してその他のものは歩留り、密
着性において低い値となった。また各結晶粒径が0.1
μmより小さいものまたはRmax(差)が0.01μm
より小さいものについては、劣化試験後の光電変換変換
効率も劣っているが、これらは主に密着性に起因するシ
リーズ抵抗の低下によるFFの低下が原因である。ま
た、結晶粒径が3000μmより大さいものまたはRma
x(基)が1.50μmより大きいものについては、各
劣化後の光電変換効率が全て低い値となったがこれは主
に開放電圧(Voc)の低下によるものであった。
[Table 34] As a result of the measurement, (actual 8-21 to 24, 30 to 33, 39 to
42, 48 to 51), the others had low yield and low adhesion. Each crystal grain size is 0.1
μm or Rmax (difference) 0.01 μm
The smaller ones are also inferior in the photoelectric conversion efficiency after the deterioration test, but these are mainly due to the lowering of the FF due to the lowering of the series resistance due to the adhesion. Further, those having a crystal grain size larger than 3000 μm or Rma
When x (group) was larger than 1.50 μm, the photoelectric conversion efficiencies after each deterioration were all low values, but this was mainly due to the decrease in open circuit voltage (Voc).

【0337】以上のように、本発明の多結晶基板の多結
晶平均粒径が0.1μm〜2mmで、Rmax(差)が
0.01μm〜1.5μmである光起電力素子は、優れ
た特性を有することが分かった。
As described above, the photovoltaic device in which the polycrystalline substrate of the present invention has an average polycrystalline particle size of 0.1 μm to 2 mm and an Rmax (difference) of 0.01 μm to 1.5 μm is excellent. It has been found to have properties.

【0338】(実施例9)本例では、多結晶基板の段差
について調べた。実施例8と同様に、酸を用いて基板表
面のエッチング処理を行い、基板材料としてSUS43
0−BA、SUS430−2B、SUS430−2D、
SUS304ミラー仕上げ板を用いた図1の構成を有す
る光起電力素子を作製した。
(Embodiment 9) In this embodiment, a step of a polycrystalline substrate was examined. In the same manner as in Example 8, the surface of the substrate was etched using an acid, and SUS43 was used as the substrate material.
0-BA, SUS430-2B, SUS430-2D,
A photovoltaic element having the configuration shown in FIG. 1 using a SUS304 mirror-finished plate was manufactured.

【0339】実施例8と同様にSUS基板上に、表35
に示す酸を用いて基板表面のエッチング処理を行った。
エッチング処理を行った基板の一部は評価し、その後実
施例8と同様に表35に示す条件でAl反射層の形成を
行った。Al反射層を作成した後、表35に示す条件で
ZnO透明電極層を形成した後、表35に示す条件で実
施例8と全く同様にpin型半導体層、In23透明電
極、集電電極を形成し光起電力素子を作製した。
[0339] In the same manner as in Example 8, on a SUS substrate, Table 35
The surface of the substrate was etched using the acid shown in FIG.
A part of the substrate subjected to the etching treatment was evaluated, and then, as in Example 8, an Al reflective layer was formed under the conditions shown in Table 35. After forming the Al reflective layer, the ZnO transparent electrode layer was formed under the conditions shown in Table 35, and then the pin semiconductor layer, the In 2 O 3 transparent electrode, Electrodes were formed to produce a photovoltaic element.

【0340】[0340]

【表35】 実施例8と同様に表面処理まで行った基板については表
面形状観察を行い、結晶粒径が6.0μm、Rmax
(差)が0.2μmである基板を選んだ後、Rmaxの分
布を調べた。
[Table 35] The surface shape of the substrate subjected to the surface treatment in the same manner as in Example 8 was observed, and the crystal grain size was 6.0 μm and Rmax
After selecting a substrate having a (difference) of 0.2 μm, the distribution of Rmax was examined.

【0341】その結果、Rmaxは0.005〜3.5μ
mの範囲にあることが分かった。
As a result, Rmax was 0.005 to 3.5 μm.
m.

【0342】これらの基板は実施例8と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス(HHRB)劣化、及び温湿度劣化
の各試験を行なった。
These substrates were fabricated up to the photovoltaic element in the same manner as in Example 8, the yield was examined, and the adhesion test, the high-temperature high-humidity reverse bias (HHRB) deterioration, and the temperature-humidity deterioration tests were performed. Was.

【0343】これらの結果を表36〜39に示した。The results are shown in Tables 36 to 39.

【0344】[0344]

【表36】 [Table 36]

【0345】[0345]

【表37】 [Table 37]

【0346】[0346]

【表38】 [Table 38]

【0347】[0347]

【表39】 測定の結果、Rmaxが0.01〜2.00μmであるも
のは全ての試験に対して良好な結果を示したが、Rmax
が0.01μm以下のものは歩留り、密着性試験後の光
電変換効率において低い値となった。これらは主に密着
性に起因するシリーズ抵抗の低下によるFFの低下が原
因である。Rmaxが2.00μmよりも大きいものは、
歩留り、密着性においてそれほど悪い値ではないもの
の、他の劣化試験後の光電変換変換効率は大幅に劣って
いる。これらについては、主に開放電圧(Voc)の低下
によるものであった。
[Table 39] As a result of the measurement, those having an Rmax of 0.01 to 2.00 μm showed good results for all the tests,
When the value was 0.01 μm or less, the yield and the photoelectric conversion efficiency after the adhesion test were low. These are mainly caused by a decrease in FF due to a decrease in series resistance due to adhesion. If Rmax is greater than 2.00 μm,
Although the yield and adhesion are not so bad values, the photoelectric conversion efficiency after other deterioration tests is significantly inferior. These were mainly due to a decrease in open circuit voltage (Voc).

【0348】以上のように本発明の多結晶基板の段差が
0.01μm〜2μmである光起電力素子は、優れた特
性を有することが分かった。
As described above, it has been found that the photovoltaic element of the present invention in which the step of the polycrystalline substrate is 0.01 μm to 2 μm has excellent characteristics.

【0349】[0349]

【発明の効果】請求項1の発明によれば、多結晶質の材
料を基板に用い、その上に非単結晶半導体を形成した光
起電力素子に於て、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する基板を用いることによって、以下のような効果があ
る。
According to the first aspect of the present invention, in a photovoltaic device in which a polycrystalline material is used for a substrate and a non-single-crystal semiconductor is formed thereon, the polycrystalline material is exposed on the surface of the polycrystalline substrate. There is a difference in the flatness of the surface of the individual crystal grains of the polycrystal, and the following effects can be obtained by using a substrate in which the polycrystal grains having the uneven surface and the polycrystal grains having the flat surface are mixed. There is.

【0350】まず、表面が平坦な従来の多結晶質の基板
を用いた場合に比べて、多結晶質の基板上に積層する薄
膜と多結晶質の基板との密着性が向上し、光起電力素子
の製造工程において、前記薄膜と多結晶質の基板との間
で剥離することがなくなり、製造工程の制御性と自由度
が向上すると同時に、光起電力素子の製造の歩留まりが
向上した。また、高温高湿サイクルテスト、塩水試験等
の耐候性加速試験の結果、耐候性が向上した。さらに、
スクラッチテスト、曲げ試験等の機械的強度の試験の結
果、耐久性が向上した。また、多結晶質の基板表面の凹
凸によって、光起電力素子の裏面における乱反射が増大
して、半導体層で吸収しきれなかった長波長光が散乱さ
れて半導体層内での光路長が延び、光起電力素子の短絡
電流(Jsc)が増大して、光電変換効率が向上した。ま
た、光起電力素子のシリーズ抵抗が減少して、フィルフ
ァクター(FF)が向上し、光電変換効率が向上した。
また、表面に一様に凹凸を形成した従来の多結晶質の基
板を用いた場合に比べて、光起電力素子のリーク電流が
減少し、光起電力素子の製造の歩留まりが向上した。ま
た、光起電力素子の短絡電流(Jsc)を高い値に維持し
つつ、開放電圧(Voc)とフィルファクター(FF)が
向上して、光電変換効率が向上した。
First, the adhesion between the thin film laminated on the polycrystalline substrate and the polycrystalline substrate is improved as compared with the case where a conventional polycrystalline substrate having a flat surface is used, In the power device manufacturing process, the thin film and the polycrystalline substrate are not separated from each other, so that the controllability and the degree of freedom of the manufacturing process are improved, and the manufacturing yield of the photovoltaic device is improved. In addition, as a result of accelerated weather resistance tests such as a high-temperature and high-humidity cycle test and a salt water test, weather resistance was improved. further,
As a result of mechanical strength tests such as a scratch test and a bending test, the durability was improved. In addition, due to irregularities on the surface of the polycrystalline substrate, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered, thereby extending the optical path length in the semiconductor layer. The short-circuit current (Jsc) of the photovoltaic element increased, and the photoelectric conversion efficiency improved. Further, the series resistance of the photovoltaic element was reduced, the fill factor (FF) was improved, and the photoelectric conversion efficiency was improved.
In addition, the leakage current of the photovoltaic element was reduced and the production yield of the photovoltaic element was improved as compared with the case of using a conventional polycrystalline substrate having uniformly unevenness on the surface. Further, the open-circuit voltage (Voc) and the fill factor (FF) were improved while the short-circuit current (Jsc) of the photovoltaic element was maintained at a high value, and the photoelectric conversion efficiency was improved.

【0351】さらに、多結晶質の基板上に積層する薄膜
も、多結晶質である場合、多結晶質の基板上に積層する
薄膜の配向性が向上し、薄膜の多結晶の平均粒径が増大
し、薄膜の多結晶の粒径のばらつきが小さくなった。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター(FF)が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流(Jsc)が増大した。
Further, when the thin film laminated on the polycrystalline substrate is also polycrystalline, the orientation of the thin film laminated on the polycrystalline substrate is improved, and the average grain size of the polycrystalline thin film is reduced. The variation in the polycrystalline grain size of the thin film was reduced. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0352】また請求項2の発明によれば、請求項1の
特徴を有する多結晶質の基板の上に、裏面金属反射層を
形成し、その上に透明導電層を形成し、その上に非単結
晶半導体を形成したことによって、光起電力素子の裏面
の反射率が向上することと、請求項1の特徴を有する多
結晶質の基板によって乱反射が向上することとの相乗効
果によって、半導体層内の光路長が延びて、光吸収が増
大し、光起電力素子の短絡電流(Jsc)がさらに増大
し、光電変換効率がさらに向上した。なおかつ、裏面金
属反射層と多結晶質の基板との密着性が向上することに
よって、光起電力素子の製造工程の自由度と制御性が向
上し、製造の歩留まりが向上し、光起電力素子の耐候
性、耐久性が向上した。また、透明導電層が適度な抵抗
値を持つことで、半導体層の欠陥領域中を流れる電流が
減少することによって、光起電力素子がシャントするこ
とが少なくなり、製造の歩留まりが向上した。さらに、
多結晶質の基板が請求項1の特徴を有することによっ
て、裏面金属反射層と透明導電層の配向性が向上し、裏
面金属反射層の多結晶の平均粒径が増大し、粒径のばら
つきが小さくなった。その結果、光起電力素子のシリー
ズ抵抗が減少し、フィルファクター(FF)が向上する
と同時に、光の散乱がさらに促進されて、短絡電流(J
sc)が増大した。
According to the second aspect of the present invention, a back metal reflective layer is formed on a polycrystalline substrate having the features of the first aspect, a transparent conductive layer is formed thereon, and a The formation of the non-single-crystal semiconductor enhances the reflectivity of the back surface of the photovoltaic element, and the polycrystalline substrate having the characteristics of claim 1 enhances irregular reflection, thereby producing a semiconductor. The optical path length in the layer was extended, the light absorption was increased, the short-circuit current (Jsc) of the photovoltaic element was further increased, and the photoelectric conversion efficiency was further improved. In addition, by improving the adhesion between the back metal reflective layer and the polycrystalline substrate, the degree of freedom and controllability of the manufacturing process of the photovoltaic element is improved, and the production yield is improved, and the photovoltaic element is improved. The weather resistance and durability have improved. In addition, since the transparent conductive layer has an appropriate resistance value, the current flowing in the defect region of the semiconductor layer is reduced, and the shunt of the photovoltaic element is reduced, and the production yield is improved. further,
When the polycrystalline substrate has the features of claim 1, the orientation of the back metal reflective layer and the transparent conductive layer is improved, the average grain size of the polycrystal of the back metal reflective layer is increased, and the variation in the grain size is increased. Has become smaller. As a result, the series resistance of the photovoltaic element is reduced, the fill factor (FF) is improved, and at the same time, light scattering is further promoted, and the short-circuit current (J
sc) increased.

【0353】また請求項3の発明によれば、前記多結晶
質の基板の上に形成した裏面金属反射層の表面も、基板
の多結晶粒界に応じて平坦性に差があることによって、
裏面金属反射層と透明導電層の密着性が向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、裏面金属反射層の表面
も、基板の多結晶粒界に応じて平坦性に差があることに
よって、透明導電層の配向性がさらに向上し、透明導電
層の多結晶の平均粒径が増大し、粒径のばらつきが小さ
くなった。その結果、光起電力素子のシリーズ抵抗が減
少し、フィルファクター(FF)が向上すると同時に、
裏面金属反射層と透明導電層の界面および透明導電層と
半導体層の界面での光の散乱がさらに促進されて、短絡
電流(Jsc)がさらに増大した。
According to the invention of claim 3, the surface of the back metal reflective layer formed on the polycrystalline substrate also has a difference in flatness according to the polycrystalline grain boundaries of the substrate.
The adhesion between the back metal reflective layer and the transparent conductive layer is improved, the degree of freedom and controllability of the photovoltaic element manufacturing process is further improved, the production yield is further improved, the weather resistance of the photovoltaic element,
Durability has been further improved. In addition, the surface of the back metal reflective layer also has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that the orientation of the transparent conductive layer is further improved, and the average grain size of the polycrystalline transparent conductive layer is reduced. And the variation in particle size became smaller. As a result, the series resistance of the photovoltaic element decreases, and the fill factor (FF) improves,
Light scattering at the interface between the back metal reflective layer and the transparent conductive layer and the interface between the transparent conductive layer and the semiconductor layer was further promoted, and the short-circuit current (Jsc) was further increased.

【0354】また請求項4の発明によれば、前記裏面金
属反射層の上に形成した透明導電層の表面も、基板の多
結晶粒界に応じて平坦性に差があることによって、透明
導電層と半導体層の密着性が向上し、光起電力素子の製
造工程の自由度と制御性がさらに向上し、製造の歩留ま
りがさらに向上し、光起電力素子の耐候性、耐久性がさ
らに向上した。また、透明導電層の表面も、基板の多結
晶粒界に応じて平坦性に差があることによって、透明導
電層と半導体層の界面での光の散乱が促進されて、短絡
電流(Jsc)がさらに増大した。
According to the fourth aspect of the present invention, the surface of the transparent conductive layer formed on the back metal reflection layer also has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that a transparent conductive layer is formed. The adhesion between the layers and the semiconductor layer is improved, the flexibility and controllability of the manufacturing process of the photovoltaic device are further improved, the production yield is further improved, and the weather resistance and durability of the photovoltaic device are further improved. did. Also, the surface of the transparent conductive layer has a difference in flatness according to the polycrystalline grain boundaries of the substrate, so that light scattering at the interface between the transparent conductive layer and the semiconductor layer is promoted, and the short-circuit current (Jsc) is increased. Increased further.

【0355】また請求項5の発明によれば、光起電力素
子の表面も基板の多結晶粒界に応じて平坦性に差がある
ことによって、光起電力素子の光入射側、特に半導体層
と上部の透明電極の界面での光の散乱が促進されて、半
導体層の光入射側と裏面側の両方で光が散乱されること
になり、半導体層内の光路長がさらに延びて、光吸収が
増大し、短絡電流(Jsc)がさらに増大した。
According to the invention of claim 5, since the surface of the photovoltaic element also has a difference in flatness according to the polycrystalline grain boundary of the substrate, the light incident side of the photovoltaic element, especially the semiconductor layer Light scattering at the interface between the transparent electrode and the upper transparent electrode is promoted, and light is scattered on both the light incident side and the back side of the semiconductor layer. The absorption increased and the short circuit current (Jsc) further increased.

【0356】また請求項6の発明によれば、前記多結晶
質の基板表面に、多結晶の粒界に沿って段差を設ける
か、あるいは、多結晶の粒界の部分に隆起あるいは凹み
を設けることによって、多結晶質の基板上に積層する薄
膜と多結晶質の基板との密着性がさらに向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、多結晶質の基板表面の
結晶粒界における段差あるいは凹凸によって、光起電力
素子の裏面における乱反射が増大して、半導体層で吸収
しきれなかった長波長光が散乱されて半導体層内での光
路長が延び、光起電力素子の短絡電流(Jsc)がさらに
増大して、光電変換効率がさらに向上した。さらに、多
結晶質の基板上に積層する多結晶薄膜の配向性がさらに
向上し、薄膜の多結晶の平均粒径がさらに増大した。そ
の結果、光起電力素子のシリーズ抵抗が減少し、フィル
ファクター(FF)が向上すると同時に、光の散乱がさ
らに促進されて、短絡電流(Jsc)が増大した。
According to the invention of claim 6, a step is provided on the surface of the polycrystalline substrate along a polycrystalline grain boundary, or a protrusion or a depression is provided at a portion of the polycrystalline grain boundary. As a result, the adhesion between the thin film laminated on the polycrystalline substrate and the polycrystalline substrate is further improved, the degree of freedom and controllability of the photovoltaic element manufacturing process are further improved, and the production yield is improved. Further improved, the weather resistance of the photovoltaic element,
Durability has been further improved. In addition, due to steps or irregularities in the crystal grain boundaries on the surface of the polycrystalline substrate, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered into the semiconductor layer. , The short-circuit current (Jsc) of the photovoltaic element further increased, and the photoelectric conversion efficiency was further improved. Further, the orientation of the polycrystalline thin film laminated on the polycrystalline substrate was further improved, and the average grain size of the polycrystalline thin film was further increased. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0357】また請求項7の発明によれば、前記多結晶
質の基板の主たる材料が金属あるいは合金であることに
よって、多結晶粒界に応じて平坦性に差をつけること、
および多結晶の粒界に沿った段差あるいは多結晶の粒界
部分の凹凸を形成することが容易になった。また基板に
可撓性が生じ、光起電力素子の製造における加工の自由
度が向上した。また、多結晶質の基板と裏面金属反射層
がどちらも金属であるため、多結晶質の基板と裏面金属
反射層の密着性がさらに向上し、かつ裏面金属反射層の
配向性がさらに向上した。密着性の向上によって、基板
の加工性がさらに向上し、製造工程の自由度と制御性が
さらに向上した。
According to the seventh aspect of the present invention, the main material of the polycrystalline substrate is a metal or an alloy, so that flatness is made different depending on polycrystalline grain boundaries.
In addition, it is easy to form steps along the polycrystalline grain boundaries or to form irregularities at the polycrystalline grain boundaries. In addition, flexibility is generated in the substrate, and the degree of freedom in processing in manufacturing the photovoltaic element is improved. In addition, since both the polycrystalline substrate and the back metal reflective layer are made of metal, the adhesion between the polycrystalline substrate and the back metal reflective layer is further improved, and the orientation of the back metal reflective layer is further improved. . Due to the improved adhesion, the processability of the substrate is further improved, and the flexibility and controllability of the manufacturing process are further improved.

【0358】また請求項8の発明によれば、前記裏面金
属反射層の主たる材料に、金、銀、銅、アルミニウム、
マグネシウム等の可視から赤外光の反射率の高い金属を
含む材料を用いることによって、光起電力素子の裏面の
反射率がさらに向上し、半導体層の光吸収が増大して、
光起電力素子の短絡電流(Jsc)がさらに向上した。
According to the invention of claim 8, the main material of the back metal reflection layer includes gold, silver, copper, aluminum,
By using a material containing a metal having a high reflectance of visible to infrared light such as magnesium, the reflectance of the back surface of the photovoltaic element is further improved, and the light absorption of the semiconductor layer is increased,
The short-circuit current (Jsc) of the photovoltaic element was further improved.

【0359】また、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する多結晶質の基板上に、上述の反射率の高い金属を積
層することによって、高い乱反射と高い短絡電流(Js
c)を維持しながらも、上述の反射率の高い金属が、半
導体層に拡散したり、マイグレーションを起こすことが
ほとんど無くなり、光起電力素子の製造の歩留まりが顕
著に向上した。また、光起電力素子のリーク電流が減少
し、開放電圧(Voc)とフィルファクター(FF)が向
上した。
Also, there is a difference in the flatness of the surfaces of the individual crystal grains of the polycrystal exposed on the surface of the polycrystalline substrate, and polycrystal grains having irregularities on the surface and polycrystal grains having a flat surface are different. By laminating the above-mentioned metal with high reflectivity on a mixed polycrystalline substrate, high diffuse reflection and high short-circuit current (Js
While maintaining c), the metal having a high reflectance described above hardly diffused into the semiconductor layer or caused migration, so that the yield of manufacturing photovoltaic devices was significantly improved. Further, the leak current of the photovoltaic element was reduced, and the open voltage (Voc) and the fill factor (FF) were improved.

【0360】また、多結晶質の基板表面に露出した多結
晶の個々の結晶粒の表面の平坦性に差があり、表面に凹
凸の形成された多結晶粒と表面が平坦な多結晶粒が混在
する多結晶質の基板上に、アルミニウムを積層すること
によって、裏面で光を散乱させつつ、透明導電層を積層
した場合も含めてアルミニウム表面の全反射率が低下し
てしまうことがなくなり、アルミニウム表面の高い全反
射率によって半導体層の光吸収が向上し、光起電力素子
の短絡電流(Jsc)が向上した。また、基板とアルミニ
ウムの間の密着性も向上し、製造工程の自由度と制御性
が向上し、製造の歩留まりが向上し、光起電力素子の耐
候性、耐久性が向上した。
Also, there is a difference in the surface flatness of each of the polycrystalline grains exposed on the surface of the polycrystalline substrate, and the polycrystalline grains having irregularities on the surface and the polycrystalline grains having a flat surface are different. By stacking aluminum on the mixed polycrystalline substrate, while scattering light on the back surface, the total reflectance of the aluminum surface including the case where the transparent conductive layer is stacked is not reduced, The light absorption of the semiconductor layer was improved by the high total reflectance of the aluminum surface, and the short-circuit current (Jsc) of the photovoltaic element was improved. In addition, the adhesion between the substrate and aluminum was improved, the flexibility and controllability of the manufacturing process were improved, the manufacturing yield was improved, and the weather resistance and durability of the photovoltaic element were improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る光起電力素子の層構成の―例を示
す模式的な断面図である。
FIG. 1 is a schematic sectional view showing an example of a layer configuration of a photovoltaic device according to the present invention.

【図2】本発明に係る光起電力素子の層構成の他の一例
を示す模式的な断面図である。
FIG. 2 is a schematic sectional view showing another example of the layer configuration of the photovoltaic device according to the present invention.

【図3】本発明に係る光起電力素子の基板の電子顕微鏡
写真の一例である。
FIG. 3 is an example of an electron micrograph of a substrate of a photovoltaic device according to the present invention.

【図4】本発明に係る光起電力素子の集電電極を示す模
式的な平面図である。
FIG. 4 is a schematic plan view showing a collecting electrode of the photovoltaic device according to the present invention.

【図5】本発明に係る光起電力素子の基板を作製するの
に好適なスパッタリング装置を示す模式的な断面図であ
る。
FIG. 5 is a schematic cross-sectional view showing a sputtering apparatus suitable for producing a substrate of a photovoltaic device according to the present invention.

【図6】本発明に係る光起電力素子を作製するのに好適
な堆積膜形成装置を示す模式的な断面図である。
FIG. 6 is a schematic sectional view showing a deposition film forming apparatus suitable for producing a photovoltaic element according to the present invention.

【図7】本発明に係る光起電力素子を作製するのに好適
なロール・ツー・ロール式堆積膜形成装置を示す模式的
な断面図と平面図である。
FIG. 7 is a schematic cross-sectional view and a plan view showing a roll-to-roll type deposited film forming apparatus suitable for producing a photovoltaic element according to the present invention.

【符号の説明】[Explanation of symbols]

101、201 基板、 102、202 裏面金属反射層、 103、203 透明導電層、 104、204、207、210 n型半導体層、 105、205、208、211 i型半導体層、 106、206、209、212 p型半導体層、 107、213 透明電極、 108、214 集電電極、 501 処理室、 502 基板、 503 ヒーター、 504、508 ターゲット、 506、510 電源、 507、511 シャッター、 512 圧力計、 513 コンダクタンスバルブ、 514、515 供給バルブ、 516、517 マスフローコントローラー、 600 堆積装置、 601 ロードロック室、 602、603、604 搬送室、 605 アンロード室、 606、607、608、609 ゲートバルブ、 610、611、612 基板加熱ヒーター、 613 基板搬送レール、 631〜634、641〜644、651〜655、6
61〜666、671〜674、681〜684 スト
ップバルブ、 636〜639、656〜660、676〜679 マ
スフローコントローラー、 617、618、619 堆積室、 620、621 電極、 622、623、624 RF電源、 628 バイアス電極、 649 ガス供給管、 650 シャッター、 701〜713 堆積室、 714 分離通路、 715 原料ガス入り口、 716 排気口、 717 RF電極、 718 マイクロ波アプリケーター、 719 掃気ガス入り口、 720 バイアス電極、 721 送り出しロール、 722、724 ガイドローラー、 723 巻き取りロール、 729 送り出し室、 730 巻き取り室。
101, 201 substrate, 102, 202 back metal reflective layer, 103, 203 transparent conductive layer, 104, 204, 207, 210 n-type semiconductor layer, 105, 205, 208, 211 i-type semiconductor layer, 106, 206, 209, 212 p-type semiconductor layer, 107, 213 transparent electrode, 108, 214 current collecting electrode, 501 processing chamber, 502 substrate, 503 heater, 504, 508 target, 506, 510 power supply, 507, 511 shutter, 512 pressure gauge, 513 conductance Valve, 514, 515 supply valve, 516, 517 mass flow controller, 600 deposition device, 601 load lock chamber, 602, 603, 604 transfer chamber, 605 unload chamber, 606, 607, 608, 609 gate valve, 610, 611, 612 units Heater, 613 a substrate transfer rail, 631~634,641~644,651~655,6
61 to 666, 671 to 674, 681 to 684 Stop valve, 636 to 639, 656 to 660, 676 to 679 Mass flow controller, 617, 618, 619 Deposition chamber, 620, 621 electrode, 622, 623, 624 RF power supply, 628 Bias electrode, 649 gas supply pipe, 650 shutter, 701-713 deposition chamber, 714 separation passage, 715 source gas inlet, 716 exhaust port, 717 RF electrode, 718 microwave applicator, 719 scavenging gas inlet, 720 bias electrode, 721 delivery Roll, 722, 724 Guide roller, 723 Take-up roll, 729 Delivery room, 730 Take-up room.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 多結晶質の材料からなる基板の上に、非
単結晶半導体を形成した光起電力素子において、前記基
板の表面に露出した多結晶の個々の結晶粒の表面の平坦
性に差があり、凹凸の形成された表面を有する多結晶粒
と平坦な表面を有する多結晶粒が混在する基板を用いた
ことを特徴とする光起電力素子。
In a photovoltaic device in which a non-single-crystal semiconductor is formed on a substrate made of a polycrystalline material, the surface of each of the polycrystalline grains exposed on the surface of the substrate has a flat surface. A photovoltaic element, wherein a substrate is used in which a polycrystalline grain having a surface having irregularities is mixed with a polycrystalline grain having a flat surface.
【請求項2】 前記基板の上に裏面金属反射層を形成
し、前記裏面金属反射層の上に透明導電層を形成し、前
記透明導電層の上に非単結晶半導体を形成したことを特
徴とする請求項1に記載の光起電力素子。
2. A back metal reflective layer is formed on the substrate, a transparent conductive layer is formed on the back metal reflective layer, and a non-single-crystal semiconductor is formed on the transparent conductive layer. The photovoltaic device according to claim 1, wherein
【請求項3】 前記裏面金属反射層の表面が、前記基板
の多結晶の粒界に応じて平坦性に差があることを特徴と
する請求項1又は2に記載の光起電力素子。
3. The photovoltaic device according to claim 1, wherein the surface of the back metal reflection layer has a difference in flatness according to a polycrystalline grain boundary of the substrate.
【請求項4】 前記透明導電層の表面が、前記基板の多
結晶の粒界に応じて平坦性に差があることを特徴とする
請求項1乃至3のいずれか1項に記載の光起電力素子。
4. The photovoltaic device according to claim 1, wherein the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the substrate. Power element.
【請求項5】 前記光起電力素子の表面が、前記基板の
多結晶の粒界に応じて平坦性に差があることを特徴とす
る請求項1乃至4のいずれか1項に記載の光起電力素
子。
5. The light according to claim 1, wherein the surface of the photovoltaic element has a difference in flatness according to a polycrystalline grain boundary of the substrate. Electromotive element.
【請求項6】 前記基板の表面に、前記多結晶の粒界に
沿った段差、又は、前記多結晶の粒界部分に隆起若しく
は凹みを設けることを特徴とする請求項1乃至5のいず
れか1項に記載の光起電力素子。
6. The method according to claim 1, wherein a step is formed along a grain boundary of the polycrystal on the surface of the substrate, or a protrusion or a depression is formed on a grain boundary portion of the polycrystal. Item 2. The photovoltaic element according to Item 1.
【請求項7】 前記基板を構成する主たる材料が、金属
又は合金であることを特徴とする請求項1乃至6のいず
れか1項に記載の光起電力素子。
7. The photovoltaic device according to claim 1, wherein a main material constituting the substrate is a metal or an alloy.
【請求項8】 前記裏面金属反射層を構成する主たる材
料が、金、銀、銅、アルミニウム、マグネシウム等の可
視から赤外光の反射率の高い金属であることを特徴とす
る請求項1乃至7のいずれか1項に記載の光起電力素
子。
8. A material having a high reflectance from visible to infrared light, such as gold, silver, copper, aluminum, or magnesium, which is a main material constituting the back metal reflection layer. 8. The photovoltaic device according to any one of items 7 to 7.
【請求項9】 前記基板の表面に露出した多結晶の個々
の結晶粒の表面の平坦性の差が、Rmaxの差で0.01
μmから1.5μmであることを特徴とする請求項1乃
至8のいずれか1項に記載の光起電力素子。
9. The difference in surface flatness between individual crystal grains of the polycrystal exposed on the surface of the substrate is 0.01% as the difference in Rmax.
The photovoltaic device according to any one of claims 1 to 8, wherein the photovoltaic device has a thickness of from 1.5 µm to 1.5 µm.
【請求項10】 前記基板の多結晶の平均粒径が、0.
1μmから2mmであることを特徴とする請求項1乃至
9のいずれか1項に記載の光起電力素子。
10. The polycrystalline average grain size of the substrate is 0.1.
The photovoltaic device according to claim 1, wherein the photovoltaic device has a thickness of 1 μm to 2 mm.
【請求項11】 前記基板表面において、前記多結晶の
粒界に沿った段差、又は、前記多結晶の粒界部分の隆起
若しくは凹みにおける高さ又は深さが、0.01μmか
ら2μmであることを特徴とする請求項1乃至10のい
ずれか1項に記載の光起電力素子。
11. A height or depth of a step along the grain boundary of the polycrystal, or a height or a depth of a bulge or a depression of a grain boundary portion of the polycrystal on the surface of the substrate, is 0.01 μm to 2 μm. The photovoltaic device according to any one of claims 1 to 10, wherein:
JP8342726A 1996-12-06 1996-12-06 Photovoltaic element Withdrawn JPH10173211A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8342726A JPH10173211A (en) 1996-12-06 1996-12-06 Photovoltaic element
US08/985,312 US6184456B1 (en) 1996-12-06 1997-12-04 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8342726A JPH10173211A (en) 1996-12-06 1996-12-06 Photovoltaic element

Publications (1)

Publication Number Publication Date
JPH10173211A true JPH10173211A (en) 1998-06-26

Family

ID=18356019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8342726A Withdrawn JPH10173211A (en) 1996-12-06 1996-12-06 Photovoltaic element

Country Status (1)

Country Link
JP (1) JPH10173211A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182969A (en) * 2009-02-06 2010-08-19 Sanyo Electric Co Ltd Method of measuring i-v characteristics of solar cell, and solar cell
JP2010258279A (en) * 2009-04-27 2010-11-11 Kyocera Corp Photoelectric conversion cell and photoelectric conversion module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182969A (en) * 2009-02-06 2010-08-19 Sanyo Electric Co Ltd Method of measuring i-v characteristics of solar cell, and solar cell
JP2010258279A (en) * 2009-04-27 2010-11-11 Kyocera Corp Photoelectric conversion cell and photoelectric conversion module

Similar Documents

Publication Publication Date Title
JP2984595B2 (en) Photovoltaic element
US6184456B1 (en) Photovoltaic device
AU734676B2 (en) Photovoltaic element and method of producing same
JP4208281B2 (en) Multilayer photovoltaic device
US6072117A (en) Photovoltaic device provided with an opaque substrate having a specific irregular surface structure
CN109004053B (en) Crystalline silicon/thin film silicon heterojunction solar cell with double-sided light receiving function and manufacturing method thereof
US6951689B1 (en) Substrate with transparent conductive layer, and photovoltaic element
US6211454B1 (en) Photovoltaic element
US5981934A (en) Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
JP2962897B2 (en) Photovoltaic element
JPH11261087A (en) Photovoltaic element
JPH11103082A (en) Photosensor and manufacture thereof
JP3710312B2 (en) Photovoltaic element and manufacturing method thereof
JP2846508B2 (en) Photovoltaic element
JPH11274539A (en) Substrate with transparent conductive layer and photovoltaic element
JP3710311B2 (en) Photovoltaic element
JPH10173211A (en) Photovoltaic element
JPH10173216A (en) Photovoltaic element
JP2918815B2 (en) Photovoltaic element and method for manufacturing the same
JPH09293892A (en) Photovoltaic element
JPH10200147A (en) Photovoltaic element
JP3072831B2 (en) Photovoltaic element
JP2918813B2 (en) Photovoltaic element and method for manufacturing the same
JPH10200146A (en) Photovoltaic element
JPH10144944A (en) Photovoltaic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041208

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050202