JPH11274539A - Substrate with transparent conductive layer and photovoltaic element - Google Patents

Substrate with transparent conductive layer and photovoltaic element

Info

Publication number
JPH11274539A
JPH11274539A JP11011290A JP1129099A JPH11274539A JP H11274539 A JPH11274539 A JP H11274539A JP 11011290 A JP11011290 A JP 11011290A JP 1129099 A JP1129099 A JP 1129099A JP H11274539 A JPH11274539 A JP H11274539A
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive layer
substrate
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11011290A
Other languages
Japanese (ja)
Inventor
Makoto Tokawa
誠 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11011290A priority Critical patent/JPH11274539A/en
Publication of JPH11274539A publication Critical patent/JPH11274539A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To obtain a high photoelectric conversion photovoltaic element which can be produced at a high yield whereas at a low cost suited for the practical use, and the reliability is high and when used for a photosensor element. SOLUTION: In the substrate having transparent conductive layers each composed of at least one layer laminated on a support substrate, the angle of inclination arctan (df/dx) distribution with a sampling length dx ranging from 20-100 nm is a normal distribution having a kurtosis of -1.2 to 0.5 with center at 0 deg. and the standard deviation is set to 20-55 deg., provided that the distance from the suppont substrate of the transparent coudutive layer is set (f).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、透明導電層付き基
板に関し、特に光閉じ込め効果により、光電変換効率を
向上させつつ、製造工程における歩留まりおよび耐候
性、耐久性等の信頼性を向上させることができる透明導
電層付き基板とそれを用いた光起電力素子に関する。該
光起電力素子は太陽電池、フォトダイオード、電子写真
感光体等に利用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate with a transparent conductive layer, and more particularly, to improving the yield and weather resistance and durability in a manufacturing process while improving photoelectric conversion efficiency by an optical confinement effect. The present invention relates to a substrate having a transparent conductive layer and a photovoltaic element using the same. The photovoltaic element is used for a solar cell, a photodiode, an electrophotographic photoreceptor, and the like.

【0002】[0002]

【従来の技術】光を電気エネルギーに変換する光起電力
素子は、太陽電池として電卓、腕時計など民生用の小電
力電源として広く応用されており、また、将来、石油、
石炭などのいわゆる化石燃料の代替用電力として実用化
可能な技術として注目されている。また、センサーとし
て、Fax、スキャナー等に用いられ、複写機等の電子
写真感光体ドラムに用いられている。光起電力素子は、
半導体のpn接合の光起電力や半導体の光電変換を利用
した技術であり、シリコンなどの半導体に光を吸収させ
電子と正孔の光キャリヤーを生成させ、該光キャリヤー
をpn接合部の内部電界に依りドリフトさせ、外部に取
り出すものである。
2. Description of the Related Art Photovoltaic elements for converting light into electric energy are widely used as solar cells, such as calculators and wristwatches, and are widely used as small power sources for consumer use.
It is attracting attention as a technology that can be put to practical use as a substitute for so-called fossil fuels such as coal. Further, it is used as a sensor for a fax, a scanner, or the like, and is used for an electrophotographic photosensitive drum of a copying machine or the like. The photovoltaic element is
This is a technology that uses the photovoltaic power of a pn junction of a semiconductor and the photoelectric conversion of a semiconductor. The semiconductor, such as silicon, absorbs light to generate photocarriers of electrons and holes, and the photocarriers generate an electric field inside the pn junction. To drift out and take it out.

【0003】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。この様な光起電力素子の作製方法は、通常の半導体
プロセスとほぼ同様のプロセスを用いることにより製造
することができる。具体的には、CZ法などの結晶成長
法によりp型、あるいはn型に価電子制御したシリコン
の単結晶を作製し、該単結晶をスライスして約300μ
mの厚みのシリコンウエハーを作る。さらにウエハー表
面に前記ウエハーの導電型と反対の導電型となるように
価電子制御剤を拡散などの適当な手段を用いて、異種の
導電性の層を形成することでpn接合を作るものであ
る。
Heretofore, the most commonly used photovoltaic elements have used single crystal silicon as a material. Such a method of manufacturing a photovoltaic element can be manufactured by using a process substantially similar to a normal semiconductor process. Specifically, a single crystal of silicon whose valence electrons are controlled to p-type or n-type is formed by a crystal growth method such as a CZ method, and the single crystal is sliced to about 300 μm.
Make a silicon wafer of thickness m. Further, a pn junction is formed by forming a different kind of conductive layer on the wafer surface by using a suitable means such as diffusion of a valence electron controlling agent so as to have a conductivity type opposite to the conductivity type of the wafer. is there.

【0004】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーを作るコストが
高くつくこと、また半導体プロセスを用いるため製造プ
ロセスのコストも高いことから、生産コストは高いもの
となっており、単位発電量に対する生産コストが既存の
発電方法に比べて割高になってしまい、これを電力用に
使用できるレベルに下げることは困難であると考えられ
ている。
[0004] By the way, such photovoltaic devices using single crystal silicon have high production costs due to the high cost of manufacturing a silicon wafer and the high cost of a manufacturing process due to the use of a semiconductor process. Therefore, the production cost per unit power generation is higher than the existing power generation method, and it is considered that it is difficult to reduce this to a level that can be used for electric power.

【0005】そこで、光起電力素子の電力用としての実
用化を進めるに当たって、低コスト化及び大面積化が重
要な技術的課題であると認識され、コストの安い材料、
変換効率の高い材料などの材料の探求が行われてきた。
Therefore, in promoting the practical use of photovoltaic elements as power, it has been recognized that cost reduction and large area are important technical issues.
The search for materials with high conversion efficiencies has been pursued.

【0006】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体あるい
は多結晶半導体、あるいはCdS,Cu2SなどのII
−VI族やGaAs,GaAlAsなどのIII−V族
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体や多結晶半導体を光起電力発生層に用いた薄膜光起電
力素子は、単結晶シリコンを用いた光起電力素子に比較
して大面積の膜が作製できることや、膜厚が薄くて済む
こと、任意の支持基板材料に堆積できることなどの長所
があり有望視されている。
[0006] Materials for such a photovoltaic element include:
A tetrahedral amorphous semiconductor or polycrystalline semiconductor such as amorphous silicon, amorphous silicon germanium or amorphous silicon carbide, or II such as CdS or Cu 2 S
-VI and III-V compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic element using an amorphous semiconductor or a polycrystalline semiconductor for the photovoltaic generation layer can produce a film having a larger area than a photovoltaic element using single-crystal silicon. It has advantages such as being thin and being able to be deposited on an arbitrary supporting substrate material, and is considered promising.

【0007】しかしながら、上記薄膜光起電力素子で
は、単結晶シリコンを用いた光起電力素子なみの光電変
換効率は得られておらず、電力用素子として実用化する
ためには、光電変換効率の向上と信頼性の向上が検討課
題となっていた。
However, the above-mentioned thin-film photovoltaic element does not have the photoelectric conversion efficiency equivalent to that of a photovoltaic element using single-crystal silicon. Improvement and reliability improvement were issues to consider.

【0008】そこで、薄膜光起電力素子の光電変換効率
の向上の手段として、様々な方法が検討されてきた。
Therefore, various methods have been studied as means for improving the photoelectric conversion efficiency of the thin-film photovoltaic device.

【0009】薄膜光起電力素子の光電変換効率を向上さ
せる重要な課題の一つとして、薄膜の半導体層での光吸
収を増大させ、短絡電流(Jsc)を増大させるという
ことがある。低コスト化のために半導体層を薄膜化すれ
ば、バルクの半導体に比べて光吸収が減少するからであ
る。薄膜半導体層での光吸収を増大させる技術としてい
くつかの技術が検討されている。
One of the important issues for improving the photoelectric conversion efficiency of a thin-film photovoltaic device is to increase light absorption in a thin-film semiconductor layer and increase short-circuit current (Jsc). This is because if the semiconductor layer is thinned for cost reduction, light absorption is reduced as compared with a bulk semiconductor. Several techniques have been studied as techniques for increasing light absorption in a thin film semiconductor layer.

【0010】その一つとして、光起電力素子の光入射側
と反対に、Ag、Al、Cu、Auなどの高い反射率を
有する金属膜による反射層(裏面電極でもある)を形成
する技術が知られている。この技術は、キャリアを生成
する半導体層を透過した光を、反射層で反射してやるこ
とによって、再び半導体層で吸収させて、薄膜半導体層
での光吸収を増大させ、出力電流を増大させて光電変換
効率を向上させようとしたものである。
As one of the techniques, there is a technique of forming a reflection layer (also a back electrode) made of a metal film having high reflectivity such as Ag, Al, Cu, Au, etc., opposite to the light incident side of the photovoltaic element. Are known. In this technology, light transmitted through a semiconductor layer that generates carriers is reflected by a reflective layer, and then absorbed by the semiconductor layer again, light absorption in the thin film semiconductor layer is increased, and output current is increased to increase the photoelectric current. This is to improve the conversion efficiency.

【0011】一方、裏面電極と半導体層の間に透明導電
性薄膜を介在させることにより基板表面性を向上させる
方法が、特公昭59−43101号公報及び特公昭60
−41878号公報に開示されている。これらの公報で
は、裏面電極と半導体層の間に透明導電性薄膜を介在さ
せることによる効果として、裏面電極の平坦性の向上、
あるいは半導体層の密着性の向上、あるいは裏面電極の
金属と半導体層の合金化の防止などが挙げられている。
On the other hand, a method for improving the surface properties of a substrate by interposing a transparent conductive thin film between a back electrode and a semiconductor layer is disclosed in Japanese Patent Publication Nos.
No. 41878. In these publications, as the effect of interposing a transparent conductive thin film between the back electrode and the semiconductor layer, improvement in flatness of the back electrode,
Alternatively, improvement of the adhesion of the semiconductor layer, prevention of alloying of the metal of the back surface electrode and the semiconductor layer, and the like are mentioned.

【0012】また、特開昭60−84888号公報に
は、裏面電極と半導体層の間にバリヤー層として透明導
電性薄膜を介在させることによって、半導体層の欠陥領
域中を流れる電流を減少させる技術が開示されている。
Japanese Patent Application Laid-Open No. 60-84888 discloses a technique for reducing a current flowing in a defect region of a semiconductor layer by interposing a transparent conductive thin film as a barrier layer between the back electrode and the semiconductor layer. Is disclosed.

【0013】また、Agの裏面電極とアモルファスシリ
コン半導体層との間にTiO2からなる透明導電性薄膜
を介在させることによって、長波長領域のスペクトル感
度が増大することが、Appl.Phys.Let
t.,43(1983)p644(Y.Hamakaw
a,et.al)に報告されている。
[0013] Further, it has been found that the spectral sensitivity in the long wavelength region is increased by interposing a transparent conductive thin film made of TiO 2 between the back electrode of Ag and the amorphous silicon semiconductor layer. Phys. Let
t. , 43 (1983) p644 (Y. Hamakaw).
a, et. al).

【0014】また、裏面電極の形状を光の波長程度の大
きさの凹凸形状(テクスチャー構造)にすることによっ
て、半導体層で吸収しきれなかった長波長光を散乱させ
て半導体層内での光路長を伸ばし、光起電力素子の長波
長感度を向上させて短絡電流を増大させ、光電変換効率
を向上させる技術が、Proc.16th・IEEE・
Photovoltaic・Specialist・C
onf.(1982)p1423(T.Tiedje,
et.al)および、Proc.16th・IEEE・
Photovoltaic・Specialist・C
onf.(1982)p1425(H.Deckma
n,et.al)に開示されている。
Further, by making the shape of the back electrode into an uneven shape (texture structure) having a size approximately equal to the wavelength of light, long-wavelength light that could not be absorbed by the semiconductor layer is scattered and an optical path in the semiconductor layer is scattered. A technology for increasing the length of the photovoltaic element, improving the long-wavelength sensitivity of the photovoltaic element, increasing the short-circuit current, and improving the photoelectric conversion efficiency is disclosed in Proc. 16th ・ IEEE ・
Photovoltaic ・ Specialist ・ C
onf. (1982) p1423 (T. Tiedje,
et. al) and Proc. 16th ・ IEEE ・
Photovoltaic ・ Specialist ・ C
onf. (1982) p1425 (H. Deckma
n, et. al).

【0015】以上の技術を総合すれば、裏面電極を兼ね
る裏面反射層として光を散乱する光の波長程度の大きさ
の凹凸形状を有しかつ高い反射率を有する金属膜を形成
し、該裏面反射層と半導体層の間に透明導電性薄膜を介
在させた構成が、光起電力素子に最も適していると考え
られる。
By synthesizing the above techniques, a metal film having a concave-convex shape having a size approximately equal to the wavelength of light that scatters light and a high reflectivity is formed as a back surface reflection layer also serving as a back surface electrode. A configuration in which a transparent conductive thin film is interposed between the reflective layer and the semiconductor layer is considered to be most suitable for a photovoltaic element.

【0016】しかしながら、このような構成の裏面電極
を採用して、実際に光起電力素子を製造しようとすると
加工性や耐久性の観点で、いくつかの問題点がでてき
た。
However, when a photovoltaic element is actually manufactured by employing the back electrode having such a configuration, there are some problems in view of workability and durability.

【0017】従来、いわゆるテクスチャー構造と呼ばれ
る典型的な凹凸形状、例えば上記T.Tiedje,e
t.alに図示されているような、ピラミッド形の凹凸
を有するものが、光閉じ込め効果が優れていると考えら
れてきた。しかし、どのような形状を有するものが、効
率および歩留まりの向上、後工程での作業性の向上に最
適であるのかをさらに検討する必要がある。
Conventionally, a typical uneven structure called a so-called texture structure, for example, the T.P. Tiedje, e
t. It has been considered that a material having pyramid-shaped irregularities as shown in FIG. However, it is necessary to further examine what shape is optimal for improving efficiency and yield, and improving workability in a post-process.

【0018】まず、急峻な頂点、または谷を持つピラミ
ッド形の凹凸を有する表面に形成された半導体層では、
ピラミッドの頂部に局所的に応力が発生し、半導体層に
欠陥部分が生成されやすくなる。また、起電力が発生す
る時、ピラミッドの頂部に電界が集中することによっ
て、半導体層の欠陥部分等を通して光起電力素子のリー
ク電流が増加し、光起電力素子の製造の歩留まりが低下
することがある。
First, in a semiconductor layer formed on a surface having pyramid-shaped irregularities having steep vertices or valleys,
Stress is locally generated at the top of the pyramid, and a defective portion is easily generated in the semiconductor layer. Also, when an electromotive force is generated, the electric field is concentrated on the top of the pyramid, so that the leak current of the photovoltaic element increases through a defective portion of the semiconductor layer, etc., and the production yield of the photovoltaic element decreases. There is.

【0019】特に、半導体層を高速で堆積する場合(例
えば、堆積速度10Å/s以上)には、膜の付着が不均
一になり易いのでピラミッドの谷部の膜の堆積の欠如や
頂点からの膜の剥離が見られることがある。
In particular, when the semiconductor layer is deposited at a high speed (for example, at a deposition rate of 10 ° / s or more), the deposition of the film tends to be non-uniform. Peeling of the film may be observed.

【0020】また、一様に急峻な頂点、または谷を持つ
ピラミッド形の凹凸を有する表面に形成された半導体層
は、フラットな表面に形成された半導体層に比べてピラ
ミッド頂部の電界が強くなり、電界の不均一により、フ
ラットな支持基板表面に形成された光起電力素子に比べ
て、光起電力素子の開放電圧(Voc)とフィルファク
ター(FF)が低下する場合があった。
Further, the semiconductor layer formed on the surface having pyramid-shaped irregularities having uniformly steep vertices or valleys has a stronger electric field at the top of the pyramid than the semiconductor layer formed on the flat surface. In addition, due to the non-uniformity of the electric field, the open voltage (Voc) and the fill factor (FF) of the photovoltaic element may be lower than those of the photovoltaic element formed on the flat support substrate surface.

【0021】さらに、光起電力素子の光劣化(長時間の
光照射による素子特性の低下)、振動劣化(長時間の振
動付与による素子特性の低下)の増加が見られることが
ある。すなわち光起電力素子の光劣化は光のエネルギー
によってウィークボンドが切れ、これが光励起キャリア
ーの再結合中心となり、素子特性が低下すると考えられ
る。また光起電力素子の振動劣化は振動エネルギーによ
ってウィークボンドが切れ、これが光励起キャリアーの
再結合中心となり、素子特性が低下すると考えられる。
このウィークボンドは応力が発生している領域に局在し
ていると考えられる。
Furthermore, photodeterioration of the photovoltaic element may be increased (deterioration of element characteristics due to long-time light irradiation) and vibration deterioration (deterioration of element characteristics due to long-time application of vibration) may be observed. That is, it is considered that the photodegradation of the photovoltaic element breaks the weak bond due to the energy of light, and this becomes the center of recombination of the photoexcited carriers, thereby deteriorating the element characteristics. Further, it is considered that vibration degradation of the photovoltaic element breaks a weak bond due to vibration energy, and this becomes a recombination center of photoexcited carriers, thereby deteriorating element characteristics.
This weak bond is considered to be localized in a region where stress is generated.

【0022】半導体層を高速で堆積したときには特にピ
ンホールができやすく、透明導電層の導電率が高い場
合、半導体層に短絡が発生することがある。
When a semiconductor layer is deposited at a high speed, a pinhole is particularly likely to be formed. When the conductivity of the transparent conductive layer is high, a short circuit may occur in the semiconductor layer.

【0023】また、例えばAgやCuを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正のバイアス電圧がかかった場合、AgやCuがマイグ
レーションを起こして、光入射側の電極との間で導通
し、光起電力素子がシャント(短絡)することがわかっ
た。
For example, when Ag or Cu is used as the back metal reflection layer, when the humidity is high and a positive bias voltage is applied to the back metal reflection layer, Ag or Cu migrates and the light incidence side And the photovoltaic element was shunted (short-circuited).

【0024】一方、透明導電層をフラットに形成した場
合は、裏面での光の散乱が少ないので半導体層での光吸
収が十分でないという問題と、支持基板および裏面電極
の材質の組み合わせによっては、支持基板と裏面反射層
の密着性が不十分で、光起電力素子の加工工程で、透明
導電層と半導体層の間ではがれを生じることがあるとい
う問題があった。
On the other hand, when the transparent conductive layer is formed flat, there is a problem that light is not sufficiently absorbed in the semiconductor layer due to little scattering of light on the back surface, and depending on a combination of materials of the support substrate and the back electrode. There has been a problem that the adhesion between the support substrate and the backside reflective layer is insufficient, and peeling may occur between the transparent conductive layer and the semiconductor layer in the process of processing the photovoltaic element.

【0025】後工程の欠陥部の電気的短絡を除去する工
程において、尖った凹凸を有する表面では、急峻なピラ
ミッドの頂部において反応が進みすぎて、欠陥が存在し
ない所にダメージを与えることがある。従って、このよ
うな基板では、欠陥部の電気的短絡を除去する工程にお
ける条件設定の範囲が狭められることとなる。このこと
は、工程の厳密な管理を必要とし、生産性を下げるもの
である。
In the subsequent step of removing the electrical short circuit at the defective portion, if the surface has sharp irregularities, the reaction may progress too much at the top of the steep pyramid, and damage may be caused to a portion where no defect exists. . Therefore, in such a substrate, the range of setting conditions in the step of removing the electrical short circuit at the defective portion is narrowed. This requires strict control of the process and reduces productivity.

【0026】後工程の欠陥部の電気的短絡を除去する工
程において、透明導電層膜の耐食性が低いとピンホール
を通じて透明導電膜が食刻され、逆に膜はがれを生じた
り、短絡を誘発したりして、信頼性を損なうことがあ
る。
In the subsequent step of removing the electrical short circuit at the defective portion, if the transparent conductive layer film has low corrosion resistance, the transparent conductive film is etched through the pinhole, and conversely, the film is peeled off or a short circuit is induced. In some cases, the reliability may be impaired.

【0027】[0027]

【発明が解決しようとする課題】以上のような問題点
は、樹脂フィルムやステンレス等の低コストな支持基板
を用いたり、半導体層の形成速度を上げて生産速度を上
げる等して、実用化に適した低コストな製造工程を採用
した場合には、特に顕著であり、光起電力素子の製造に
おける歩留まりを下げる要因になっていた。
The problems described above are caused by using a low-cost support substrate such as a resin film or stainless steel, or increasing the production speed by increasing the formation speed of a semiconductor layer. In particular, when a low-cost manufacturing process suitable for a photovoltaic element is adopted, the yield is reduced in the production of the photovoltaic element.

【0028】本発明の目的は、裏面反射層を特定の構造
にすることによって、上述したような、加工性や歩留ま
りや耐久性の問題点を解決して、なおかつ半導体層の光
吸収を増大させ、実用に適した低いコストでありなが
ら、高い歩留まりで生産でき、信頼性が高くかつ光電変
換効率の高い光起電力素子及び透明導電層付き基板を提
供することにある。
An object of the present invention is to solve the problems of workability, yield, and durability as described above and to increase the light absorption of the semiconductor layer by making the back reflection layer a specific structure. Another object of the present invention is to provide a photovoltaic element and a substrate with a transparent conductive layer that can be produced at a high yield, have high reliability, and have high photoelectric conversion efficiency, at low cost suitable for practical use.

【0029】[0029]

【課題を解決するための手段】本発明者はこれらの問題
点を検討の結果、支持基板面からの距離をfとした時
の、サンプリング長dxが20nm〜100nmの範囲
における傾斜角arctan(df/dx)が特定の分
布を有する透明導電層を形成することにより、上記問題
を解決できることを見出し本発明を完成するに至った。
ここで、支持基板面とは、現実の支持基板面(凹凸を有
することもある)ではなく、現実の支持基板面から凹凸
をとり除いた仮想の平面である。
As a result of studying these problems, the present inventor has found that, when the distance from the supporting substrate surface is f, the inclination angle arctan (df) when the sampling length dx is in the range of 20 nm to 100 nm. The inventors have found that the above problem can be solved by forming a transparent conductive layer having a specific distribution of / dx), and have completed the present invention.
Here, the support substrate surface is not a real support substrate surface (which may have irregularities), but a virtual plane obtained by removing irregularities from the actual support substrate surface.

【0030】即ち、本発明は支持基板上に少なくとも一
層からなる透明導電層を積層した透明導電層付き基板に
おいて、前記透明導電層の表面の支持基板面からの距離
をfとした時の、サンプリング長dxが20nm〜10
0nmの範囲における傾斜角arctan(df/d
x)の分布が、0°を中心とした尖度−1.2〜0.5
の正規分布であり、標準偏差が20°〜55°であるこ
とを特徴とする透明導電層付き基板及び該基板を用いた
光起電力素子を提供する。
That is, in the present invention, in a substrate with a transparent conductive layer in which at least one transparent conductive layer is laminated on a support substrate, sampling is performed when the distance of the surface of the transparent conductive layer from the support substrate surface is f. Length dx is 20 nm to 10
The tilt angle arctan (df / d) in the range of 0 nm
The distribution of x) has a kurtosis of −1.2 to 0.5 centered on 0 °.
A substrate with a transparent conductive layer and a photovoltaic element using the substrate, wherein the substrate has a normal distribution of 20 ° to 55 °.

【0031】[0031]

【発明の実施の形態】本発明の透明導電層付き基板を用
いた光起電力素子の一例を図1に示す。図1(a)
(b)はいずれも本発明の光起電力素子の一例を示す模
式的な断面図である。図1(a)中、101は支持基板
である。その上に透明導電層102、n型半導体層10
3、i型半導体層104、p型半導体層105、透明電
極106、及び集電電極107が積層されている。図1
(b)に示すように、支持基板101と透明導電層10
2との間に金属層108を有しても良い。これは一例で
あって、本発明はこの構成の限定されるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an example of a photovoltaic device using a substrate with a transparent conductive layer according to the present invention. FIG. 1 (a)
(B) is a schematic sectional view showing one example of the photovoltaic element of the present invention. In FIG. 1A, reference numeral 101 denotes a support substrate. The transparent conductive layer 102 and the n-type semiconductor layer 10
3. The i-type semiconductor layer 104, the p-type semiconductor layer 105, the transparent electrode 106, and the current collecting electrode 107 are stacked. FIG.
As shown in (b), the support substrate 101 and the transparent conductive layer 10
2 may have a metal layer 108. This is an example, and the present invention is not limited to this configuration.

【0032】まず、本発明の透明導電層付き基板の各層
について詳しく説明する。
First, each layer of the substrate with a transparent conductive layer of the present invention will be described in detail.

【0033】(透明導電層102)半導体層103〜1
05に対して支持基板101側から光を入射する光起電
力素子の場合、透明導電層102は、光入射方向に対し
て半導体層103〜105の表面に配置され入射した光
を透過し、界面にて乱反射し半導体層103〜105に
光を入射せしめる役割及び光起電力素子の表面電極の役
割を兼ねる。逆に透明電極106側から光を入射する光
起電力素子の場合、透明導電層102は、光閉じ込め
層、反射増加層としての役割を有する。
(Transparent conductive layer 102) Semiconductor layers 103-1
In the case of a photovoltaic element in which light is incident on the semiconductor substrate 103 from the support substrate 101 side, the transparent conductive layer 102 is disposed on the surface of the semiconductor layers 103 to 105 in the light incident direction, transmits the incident light, At the same time, it also has a role of making light incident on the semiconductor layers 103 to 105 after being irregularly reflected and a role of a surface electrode of the photovoltaic element. Conversely, in the case of a photovoltaic element in which light enters from the transparent electrode 106 side, the transparent conductive layer 102 has a role as a light confinement layer and a reflection increasing layer.

【0034】透明導電層の材質は透過率が高く、適度な
導電率をもち、安価であることが望ましい。In23
SnO2、ITO(In23+SnO2)、ZnO、Cd
O、Cd2SnO4、TiO2、Ta25、Bi23、M
oO3、NaxWO3等の導電性酸化物、あるいはこれら
を混合したもの、あるいはこれらの化合物にドーパント
を添加したものを用いることができる。
It is desirable that the material of the transparent conductive layer is high in transmittance, has appropriate conductivity, and is inexpensive. In 2 O 3 ,
SnO 2 , ITO (In 2 O 3 + SnO 2 ), ZnO, Cd
O, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , M
Conductive oxides such as oO 3 and Na x WO 3 , or a mixture thereof, or a compound obtained by adding a dopant to these compounds can be used.

【0035】その中でも、アルミニウム、亜鉛、スズ、
インジウム、チタン、タンタルの酸化物、又は窒化物及
びそれらの複合化合物より選ばれる少なくとも1種から
なることが特に好ましい。
Among them, aluminum, zinc, tin,
It is particularly preferable that it be made of at least one selected from oxides or nitrides of indium, titanium and tantalum and composite compounds thereof.

【0036】透明導電層の導電率は10-8(1/Ωc
m)〜10-2(1/Ωcm)が好ましく、10-7(1/
Ωcm)〜10-3(1/Ωcm)がさらに好ましい。透
明導電層が適度な導電率を持つことによって、半導体層
103〜105にピンホールが生じて電気的短絡が生じ
ても、特性の低下を生じない程度に抵抗を有するので特
性の低下を軽減できると考えられる。
The conductivity of the transparent conductive layer is 10 −8 (1 / Ωc).
m) to 10 −2 (1 / Ωcm) is preferable, and 10 −7 (1 / Ωcm) is preferable.
Ωcm) to 10 -3 (1 / Ωcm) is more preferable. When the transparent conductive layer has an appropriate electrical conductivity, even if a pinhole is generated in the semiconductor layers 103 to 105 and an electrical short circuit occurs, the semiconductor layer 103 to 105 has resistance to such an extent that the characteristics do not deteriorate. it is conceivable that.

【0037】透明導電層には、耐食性向上材、即ち耐食
性が高まる不純物を添加することが好ましい。耐食性向
上材を添加することによって、後工程の欠陥を除去する
工程において、欠陥部の電気的短絡を除去する工程にお
ける条件設定の範囲が広く取れ、回復度も良好である。
欠陥を除去する際に透明導電層が溶け、さらに欠陥が広
がったり、生成されたりするようなことが防げる。
It is preferable to add a corrosion resistance improving material, that is, an impurity which increases corrosion resistance to the transparent conductive layer. By adding the corrosion resistance improving material, in a process of removing a defect in a later process, a wide range of conditions can be set in a process of removing an electrical short circuit of a defective portion, and the degree of recovery is good.
When the defects are removed, the transparent conductive layer is prevented from being melted, and the defects are prevented from being spread or generated.

【0038】このような添加物は透明導電層の材質によ
って異なるが、例えば、酸化亜鉛の場合、銅やクロム等
が用いられ、酸化スズでは、アルミニウム等が好適であ
る。
Such additives vary depending on the material of the transparent conductive layer. For example, in the case of zinc oxide, copper or chromium is used, and in the case of tin oxide, aluminum or the like is preferable.

【0039】透明導電層を形成する方法は、透明導電層
の材質によって異なるが、以下のような方法が採用でき
る。
The method of forming the transparent conductive layer depends on the material of the transparent conductive layer, but the following method can be employed.

【0040】透明導電層の成膜方法としては、マイクロ
波プラズマCVD法、RFプラズマCVD法、光CVD
法、熱CVD法、MOCVD法などの各種CVD法、あ
るいはEB蒸着、スパッタ蒸着、MBE、イオンプレー
ティング、イオンビーム等の各種蒸着法、あるいはメッ
キ法、印刷法等によって得られる。
As a method of forming the transparent conductive layer, there are microwave plasma CVD method, RF plasma CVD method, optical CVD
It can be obtained by various CVD methods such as a thermal CVD method, an MOCVD method, various vapor deposition methods such as EB vapor deposition, sputter vapor deposition, MBE, ion plating, and ion beam, or a plating method and a printing method.

【0041】以下に一例として、スパッタリング法でZ
nOよりなる透明導電層を形成する手順を述べるが本発
明はこれに限定されるものではない。
In the following, as an example, Z
A procedure for forming a transparent conductive layer made of nO will be described, but the present invention is not limited to this.

【0042】透明導電層の堆積においてXeとO2とF2
を用いる。F2の添加量を調節することによって、表面
形状を制御しやすくなる。この添加量は1%から10%
が望ましい。F2の添加量が10%以下であれば堆積阻
害効果の競合による傾斜角度の増大がなく、1%以上で
あれば粉状の膜になることがなく好ましい。
In the deposition of the transparent conductive layer, Xe, O 2 and F 2
Is used. By adjusting the addition amount of F 2, easily control the surface shape. This addition amount is 1% to 10%
Is desirable. The addition amount of F 2 is no increase in the inclination angle by competition deposition inhibitory effect equal to or less than 10%, preferably not be a film if powdery not less than 1%.

【0043】また、形成温度も重要な要素で、おおむね
200℃〜300℃の範囲が傾斜角が大きくなることが
なく望ましい。堆積速度は比較的高速な方がよく、10
Å/s〜100Å/sが望ましい。堆積圧力はガスの種
類、堆積装置により異なるが、比較的低圧の方がよく、
1mTorr〜10mTorrが好ましい。
The formation temperature is also an important factor, and a temperature range of approximately 200 ° C. to 300 ° C. is desirable without increasing the tilt angle. It is better that the deposition rate is relatively high.
Å / s to 100Å / s is desirable. The deposition pressure depends on the type of gas and the deposition equipment, but a relatively low pressure is better.
1 mTorr to 10 mTorr is preferred.

【0044】また、別に酸、アルカリ等でエッチングす
ることも有効である。酸としては蟻酸、酢酸、硫酸、塩
酸、硝酸等、アルカリとしては水酸化カリウム、水酸化
ナトリウム、水酸化アルミニウム等、塩としては塩化
鉄、塩化アルミニウム、硫酸アルミニウム等を用いるこ
とができる。エッチャントに浸す時間が非常に重要な要
素であって、酢酸と硫酸アルミニウム等の塩との混合液
が比較的安定に制御できる。また、温度は非常に大事な
制御パラメーターであってエッチャントの濃度にもよる
が低温にした方が制御性がよい。
It is also effective to separately etch with an acid, an alkali or the like. As the acid, formic acid, acetic acid, sulfuric acid, hydrochloric acid, nitric acid and the like can be used. As the alkali, potassium hydroxide, sodium hydroxide, aluminum hydroxide and the like can be used. As the salt, iron chloride, aluminum chloride, aluminum sulfate and the like can be used. The time of immersion in the etchant is a very important factor, and the mixture of acetic acid and a salt such as aluminum sulfate can be controlled relatively stably. The temperature is a very important control parameter and depends on the concentration of the etchant, but the lower the temperature, the better the controllability.

【0045】本発明において、透明導電層は、その表面
の支持基板面からの距離をfとした時の、サンプリング
長dxにおける傾斜角arctan(df/dx)の分
布が、0°を中心とした尖度−1.2〜0.5の正規分
布であり、標準偏差が20°〜55°である。なお、こ
こで、支持基板面とは、現実の支持基板面(凹凸を有す
ることもある)ではなく、現実の支持基板面から凹凸を
とり除いた仮想の平面である。
In the present invention, the distribution of the inclination angle arctan (df / dx) at the sampling length dx is centered at 0 ° when the distance of the transparent conductive layer from the surface of the supporting substrate is f. It is a normal distribution with a kurtosis of -1.2 to 0.5, and the standard deviation is 20 ° to 55 °. Here, the support substrate surface is not a real support substrate surface (which may have irregularities), but is a virtual plane obtained by removing irregularities from the actual support substrate surface.

【0046】図2(a)に透明導電層の表面形状の概念
図を示す。透明導電層の表面を例えばプローブ顕微鏡で
観察し、任意のサンプリング長dxにおいて、表面の傾
きdf/dxから傾斜角arctan(df/dx)を
求めることにより、傾斜角の分布を求めることができ
る。
FIG. 2A is a conceptual diagram of the surface shape of the transparent conductive layer. By observing the surface of the transparent conductive layer with, for example, a probe microscope, and obtaining the inclination angle arctan (df / dx) from the surface inclination df / dx at an arbitrary sampling length dx, the distribution of the inclination angle can be obtained.

【0047】傾斜角の分布は0°を中心とした正規分布
を示し、ある角度に偏るようなことがないことが好まし
い。
The distribution of the inclination angle shows a normal distribution centered on 0 °, and it is preferable that the distribution is not deviated to a certain angle.

【0048】また、正規分布からのずれをあらわす尖度
は以下の式で表わされる。尖度が正であれば分布が相対
的に鋭角になっており、負のときは平坦になっているこ
とを示す。
The kurtosis representing the deviation from the normal distribution is expressed by the following equation. If the kurtosis is positive, the distribution is relatively acute, and if the kurtosis is negative, the distribution is flat.

【0049】[0049]

【数1】 (Equation 1)

【0050】尖度は−1.2〜0.5、好ましくは−
1.0〜0.3、より好ましくは−0.7〜0.2であ
る。この範囲内であれば、半導体層103〜105を通
る光路長が存在し、干渉が打ち消される効果があるため
好ましい。
The kurtosis is -1.2 to 0.5, preferably-
It is 1.0-0.3, more preferably -0.7-0.2. When the thickness is within this range, there is an optical path length passing through the semiconductor layers 103 to 105, and there is an effect of canceling interference, which is preferable.

【0051】傾斜角の分布の標準偏差は20°〜55°
であり、好ましくは25°〜50°であり、より好まし
くは30°〜45°である。
The standard deviation of the distribution of the inclination angle is 20 ° to 55 °
, Preferably 25 ° to 50 °, more preferably 30 ° to 45 °.

【0052】この範囲内であれば、半導体層103〜1
05を通る光路長が伸び、また透明導電層102を通過
して、支持基板101または金属層108にて反射され
た光は一部は多重反射し、透明導電層102における干
渉が打ち消されると共に、半導体層103〜105の欠
陥が生じたり、膜厚が薄くなりすぎて短絡光電流の増加
に効かなくなるという問題がなく好ましい。
Within this range, the semiconductor layers 103 to 1
The light path length passing through 05 extends, and the light that passes through the transparent conductive layer 102 and is reflected by the support substrate 101 or the metal layer 108 is partially multiple-reflected, and the interference in the transparent conductive layer 102 is cancelled. It is preferable because there is no problem in that defects of the semiconductor layers 103 to 105 occur and the film thickness becomes too small to be effective in increasing the short-circuit photocurrent.

【0053】また、図2(b)に透明導電層の表面形状
における局所的谷、山の概念図を示すが、透明導電層の
表面の断面形状における局所的谷のなす角(図中のψ)
の平均値は、好ましくは170°〜110°、より好ま
しくは160°〜120°、更に好ましくは150°〜
130°である。この範囲内であれば、透明導電層上に
半導体層が堆積されにくく層厚が薄くなることによる欠
陥が生じることがなく好ましい。特に堆積速度が10Å
/s以上では半導体層の付着が不均一になる傾向にある
ので、効果的である。
FIG. 2B is a conceptual diagram of local valleys and peaks in the surface shape of the transparent conductive layer. The angle formed by the local valley in the cross-sectional shape of the surface of the transparent conductive layer (ψ in the figure) )
Average value is preferably 170 ° to 110 °, more preferably 160 ° to 120 °, and still more preferably 150 ° to
130 °. Within this range, a semiconductor layer is not easily deposited on the transparent conductive layer, and no defect is caused by a reduction in the layer thickness, which is preferable. Especially when the deposition rate is 10Å
At more than / s, the adhesion of the semiconductor layer tends to be non-uniform, which is effective.

【0054】透明導電層の表面の断面形状における局所
的山のなす角(図中のψ)の平均値は、好ましくは17
0°〜100°、より好ましくは160°〜110°、
更に好ましくは150°〜120°である。この範囲内
であれば、透明導電層上の半導体層に応力が発生して半
導体層に割れが発生することによる欠陥が生じることな
く好ましい。特に堆積速度が10Å/s以上では半導体
層の付着が不均一になる傾向にあるので、効果的であ
る。
The average value of the angle (ψ in the figure) formed by local peaks in the cross-sectional shape of the surface of the transparent conductive layer is preferably 17
0 ° to 100 °, more preferably 160 ° to 110 °,
More preferably, it is 150 ° to 120 °. Within this range, stress is preferably generated in the semiconductor layer on the transparent conductive layer without causing a defect due to cracking of the semiconductor layer. In particular, when the deposition rate is 10 ° / s or more, the adhesion of the semiconductor layer tends to be uneven, which is effective.

【0055】サンプリング長dxは、光起電力素子にて
電気信号に変換したい光の波長の1/3〜1/10程度
が好ましい。おおむね紫外光、可視光、近赤外光の範囲
を目的としているのであれば、20nm〜100nmが
好ましい。サンプリング長が20nm以上であれば、短
絡光電流の増加に寄与しない凹凸による傾斜を測定する
ことがなく好ましい。100nm以下であれば、凹凸の
ピッチと近くなり、光吸収の増加に寄与する波長に対す
る凹凸が正確に測定できないという問題がなく好まし
い。
The sampling length dx is preferably about 1/3 to 1/10 of the wavelength of light to be converted into an electric signal by the photovoltaic element. If the purpose is generally in the range of ultraviolet light, visible light, and near-infrared light, the wavelength is preferably 20 nm to 100 nm. When the sampling length is 20 nm or more, the inclination due to unevenness that does not contribute to the increase in short-circuit photocurrent is preferably measured. When the thickness is 100 nm or less, the pitch is close to the pitch of the unevenness, and there is no problem that unevenness with respect to a wavelength contributing to an increase in light absorption cannot be measured accurately, which is preferable.

【0056】透明導電層が以上の表面を有することによ
り以下の効果がある。
When the transparent conductive layer has the above surface, the following effects can be obtained.

【0057】望むべき光の反射に好適な角度分布を持つ
ので、光起電力素子の裏面において反射された光の光路
長が延び、且つ、様々の方向に反射されるので、半導体
層103〜105での光の吸収が増え、光起電力素子の
短絡光電流が増えて光電変換効率が向上する。
Since the light has a suitable angle distribution for the desired light reflection, the light path length of the light reflected on the back surface of the photovoltaic element is extended, and the light is reflected in various directions. And the short-circuit photocurrent of the photovoltaic element increases, thereby improving the photoelectric conversion efficiency.

【0058】透明導電層の上に積層する薄膜(代表的に
は、半導体層)と透明導電層との密着性が向上し、光起
電力素子の製造工程において、透明導電層とその上に積
層する薄膜との間で剥離することがなくなり、製造工程
の制御性と自由度が向上すると同時に、光起電力素子の
製造工程の歩留まりが向上する。また耐候性も向上す
る。
The adhesion between the thin film (typically, a semiconductor layer) laminated on the transparent conductive layer and the transparent conductive layer is improved, and the transparent conductive layer is laminated on the transparent conductive layer in the manufacturing process of the photovoltaic element. It does not peel off from the thin film to be formed, so that the controllability and the degree of freedom of the manufacturing process are improved, and the yield of the manufacturing process of the photovoltaic element is improved. Also, the weather resistance is improved.

【0059】光起電力素子のシリーズ抵抗が減少して、
フィルファクターが向上し、光電変換効率が向上する。
シリーズ抵抗が減少する原理については、明確になって
いないが、透明導電層の上に積層する薄膜と透明導電層
との密着性が向上したためと考えられる。
The series resistance of the photovoltaic element decreases,
The fill factor is improved, and the photoelectric conversion efficiency is improved.
Although the principle on which the series resistance is reduced is not clear, it is considered that the adhesion between the thin film laminated on the transparent conductive layer and the transparent conductive layer is improved.

【0060】光起電力素子のリーク電流が減少し、光起
電力素子の製造の歩留まりが向上する。また、光起電力
素子の短絡光電流を高い値に保ちつつ、開放電圧、フィ
ルファクターが向上して、光電変換効率が向上する。即
ち、尖った谷の部分が存在せず膜の付着の不良が生じに
くく、また、尖った山の部分が存在せず膜の応力による
割れが生じにくくなったことにより、光の散乱によって
高い短絡光電流を維持しながら、開放電圧とフィルファ
クターが向上し、光電変換効率が向上する。
The leak current of the photovoltaic element is reduced, and the production yield of the photovoltaic element is improved. Further, while maintaining the short-circuit photocurrent of the photovoltaic element at a high value, the open-circuit voltage and the fill factor are improved, and the photoelectric conversion efficiency is improved. That is, since there is no sharp valley portion and poor adhesion of the film does not easily occur, and since there is no sharp peak portion and cracks due to the stress of the film do not easily occur, high short-circuit due to light scattering is caused. While maintaining the photocurrent, the open voltage and the fill factor are improved, and the photoelectric conversion efficiency is improved.

【0061】また、上部に積層した膜の局所的谷や局所
的山による欠陥が低減されているため、光起電力素子の
光劣化(長時間光照射による光電変換効率の低下)、振
動劣化(長時間の振動付与による光電変換効率の低下)
が制御される。
Further, since defects due to local valleys and local peaks of the film stacked on the upper portion are reduced, photodegradation of the photovoltaic element (decrease in photoelectric conversion efficiency due to long-time light irradiation) and vibration degradation ( Reduction of photoelectric conversion efficiency due to long-time vibration application)
Is controlled.

【0062】後工程の欠陥を除去する工程において、本
発明の透明導電層付き基板を用いた光起電力素子では欠
陥部の電気的短絡を除去する工程における条件設定の範
囲が広く取れ、回復度も良好である。また、従来、欠陥
部の電気的短絡を除去した部分は目視でも確認できるよ
うな跡になる場合が見られたが、本発明の透明導電層付
き基板を用いた光起電力素子では目視では確認できな
い。この作用はまた、上部に積層した膜の局所的谷や局
所的山による応力が低減されており、局所的に傾斜角が
大きくなって膜が薄くなっているところも存在しないた
め、欠陥の存在しないところでの反応が局所的に進むこ
とがなく、ダメージを与えることが少ないことによる。
また、欠陥部においても、応力が減っており、割れや空
洞などの大きな欠陥がないため、欠陥部の電気的短絡を
除去された部位においても二次的な欠陥生成に抑えられ
て目視でも確認できるような跡になることが起きない。
In the subsequent step of removing defects, in the photovoltaic element using the substrate with a transparent conductive layer of the present invention, a wide range of conditions can be set in the step of removing the electrical short circuit at the defective portion, and the recovery is improved. Is also good. Conventionally, a portion of the defective portion from which the electrical short was removed was sometimes marked as a mark that could be visually confirmed. However, in the photovoltaic device using the substrate with a transparent conductive layer of the present invention, the mark was visually confirmed. Can not. This effect is also due to the fact that stress due to local valleys and local peaks of the film stacked on the top is reduced, and there is no place where the tilt angle is locally large and the film is thin, so there is no defect. This is because the reaction where no reaction is made does not proceed locally, and damage is less likely to occur.
In addition, since the stress in the defective part is reduced and there are no large defects such as cracks and cavities, secondary defects are suppressed even in the part where the electric short circuit of the defective part has been removed and confirmed visually. There is no trace that can be done.

【0063】以下、透明導電層の上記形状について本発
明者が行った実験を示す。
Hereinafter, an experiment conducted by the present inventor on the above-described shape of the transparent conductive layer will be described.

【0064】(実験1)以下に示す条件で透明導電層を
作成し、表面をプローブ顕微鏡で観察して、サンプリン
グ長40nmにおいて表面の断面形状の傾きdf/dx
から傾斜角arctan(df/dx)を求め、傾斜角
の分布を求めた。
(Experiment 1) A transparent conductive layer was formed under the following conditions, the surface was observed with a probe microscope, and the slope df / dx of the cross-sectional shape of the surface at a sampling length of 40 nm.
The inclination angle arctan (df / dx) was obtained from the above, and the distribution of the inclination angle was obtained.

【0065】・試料m1〜m2 DCマグネトロンスパッタ法でターゲットにZnO(9
9.999%)を用い、ガス種にXe、O2、F2を用
い、F2の量を全流量の1%(ml)、5%(m 2)に
した。基板温度は200℃、堆積圧力は3mTorr、
堆積速度は20Å/sにした。
Samples m1 to m2 ZnO (9
9.999%) and Xe, OTwo, FTwoFor
Yes, FTwo1% (ml), 5% (m 2)
did. The substrate temperature is 200 ° C., the deposition pressure is 3 mTorr,
The deposition rate was 20 ° / s.

【0066】・試料m3 DCマグネトロンスパッタ法でターゲットにZnO(9
9.999%)を用い、ガス種にArを用い、基板温度
は200℃、堆積圧力は10mTorr、堆積速度は2
0Å/sにした。
Sample m3 ZnO (9) was used as a target by DC magnetron sputtering.
9.999%), Ar is used as a gas type, the substrate temperature is 200 ° C., the deposition pressure is 10 mTorr, and the deposition rate is 2
0 ° / s.

【0067】・試料m4 DCマグネトロンスパッタ法でターゲットにZnO(9
9.999%)を用い、ガス種にArを用い、基板温度
は200℃、堆積圧力は10mTorr、堆積速度は2
0Å/sにした。それを酢酸1%+硫酸アルミニウム1
%水溶液で温度を20℃にしたものに30秒つけた。
Sample m4 ZnO (9) was used as a target by DC magnetron sputtering.
9.999%), Ar is used as a gas type, the substrate temperature is 200 ° C., the deposition pressure is 10 mTorr, and the deposition rate is 2
0 ° / s. 1% acetic acid + 1 aluminum sulfate
The temperature was adjusted to 20 ° C. with a 30% aqueous solution for 30 seconds.

【0068】・試料m5 DCマグネトロンスパッタ法でターゲットにZnO(9
9.999%)を用い、ガス種にArを用い、基板温度
は200℃、堆積圧力は10mTorr、堆積速度は2
0Å/sにした。それを硫酸0.5%水溶液で温度を3
0℃にしたものに20秒つけた。
Sample m5 ZnO (9) was used as a target by DC magnetron sputtering.
9.999%), Ar is used as a gas type, the substrate temperature is 200 ° C., the deposition pressure is 10 mTorr, and the deposition rate is 2
0 ° / s. It was heated to a temperature of 3% with 0.5% aqueous sulfuric acid.
The sample was kept at 0 ° C. for 20 seconds.

【0069】・試料m6 電析法にて作成した。水溶液は85℃、0.05mol
/lの硝酸亜鉛と添加物としてデキストリン0.01g
/lを用い対向電極は厚さ1mmの4−Nの亜鉛を使用
した。水溶液は酢酸亜鉛の水溶液とし、印加電流1.0
mA/cm2(0.1A/dm2)とした。
Sample m6 Prepared by an electrodeposition method. Aqueous solution is 85 ℃, 0.05mol
/ L of zinc nitrate and 0.01 g of dextrin as an additive
/ L, and 4-N zinc having a thickness of 1 mm was used as a counter electrode. The aqueous solution was an aqueous solution of zinc acetate, and the applied current was 1.0
mA / cm 2 (0.1 A / dm 2 ).

【0070】図5に傾斜角の分布を示す。それぞれの傾
斜角の標準偏差と尖度を表1に示す。
FIG. 5 shows the distribution of the inclination angle. Table 1 shows the standard deviation and the kurtosis of each inclination angle.

【0071】[0071]

【表1】 [Table 1]

【0072】(実験2)実験1と同様に試料を作成し、
サンプリング長は20nmとして、傾斜角の分布を求め
た。図7に傾斜角の分布の標準偏差と短絡光電流の関係
を、図6に中心線平均粗さRaと短絡光電流の関係を示
す。図6、7に示すように中心線平均粗さRaと短絡光
電流の間にはRaが大きい所で一致しないのに対して、
傾斜角の分布の標準偏差とは素子が欠陥等の発生により
機能しなくなるまでは相関が見られた。
(Experiment 2) A sample was prepared in the same manner as in Experiment 1,
Assuming that the sampling length is 20 nm, the distribution of the inclination angle was obtained. FIG. 7 shows the relationship between the standard deviation of the distribution of the inclination angle and the short-circuit photocurrent, and FIG. 6 shows the relationship between the center line average roughness Ra and the short-circuit photocurrent. As shown in FIGS. 6 and 7, the center line average roughness Ra and the short-circuit photocurrent do not match when Ra is large,
The correlation was observed with the standard deviation of the distribution of the inclination angle until the element stopped functioning due to the occurrence of a defect or the like.

【0073】(実験3)支持基板(SUS304)上に
実験1と同様にしてマグネトロンスパッタ法により種々
の条件にて、膜厚は1μm、導電率10-4(1/Ωc
m)の酸化亜鉛薄膜よりなる透明導電層を作製した。更
に、実施例1と同様に半導体層としてpinアモルファ
スシリコン半導体太陽電池を積層して、実施例1と同様
な方法で太陽電池の効率を測定した。
(Experiment 3) A film thickness of 1 μm and a conductivity of 10 −4 (1 / Ωc) were formed on a supporting substrate (SUS304) by magnetron sputtering under various conditions in the same manner as in Experiment 1.
m) A transparent conductive layer made of a zinc oxide thin film was prepared. Further, a pin amorphous silicon semiconductor solar cell was stacked as a semiconductor layer as in Example 1, and the efficiency of the solar cell was measured in the same manner as in Example 1.

【0074】透明導電層の表面形状と素子の特性を比較
した。サンプリング長を10nmから150nmに変え
て評価した。図8にサンプリング長をパラメータとして
傾斜角の分布の標準偏差と短絡光電流の関係を示した。
図8よりサンプリング長20nm〜100nmで、両者
に相関が見られた。
The surface shape of the transparent conductive layer and the characteristics of the device were compared. The evaluation was performed by changing the sampling length from 10 nm to 150 nm. FIG. 8 shows the relationship between the standard deviation of the distribution of the inclination angle and the short-circuit photocurrent using the sampling length as a parameter.
FIG. 8 shows that there was a correlation between the two at a sampling length of 20 nm to 100 nm.

【0075】(金属層108)支持基板101を非透光
性基板とするときには、支持基板の反射率が不足するよ
うな場合、金属層を支持基板101と透明導電層102
の間に設けることが望ましい。
(Metal layer 108) When the support substrate 101 is a non-translucent substrate, if the reflectance of the support substrate is insufficient, the metal layer is formed of the support substrate 101 and the transparent conductive layer 102.
It is desirable to provide between them.

【0076】金属層は、半導体層103〜105で吸収
しきれなかった長波長光を再び半導体層103〜105
に反射して、半導体層103〜105内の光路長を伸ば
して半導体層103〜105の光吸収を増大させ、光起
電力素子の短絡電流(Jsc)を増大させる。
The metal layer converts the long-wavelength light that could not be absorbed by the semiconductor layers 103 to 105 again into the semiconductor layers 103 to 105.
To increase the optical path length in the semiconductor layers 103 to 105 to increase the light absorption of the semiconductor layers 103 to 105, thereby increasing the short-circuit current (Jsc) of the photovoltaic element.

【0077】金属層は、透明導電層と接する面の支持基
板面(前述同様仮想平面)からの距離をfmとした時
の、サンプリング長dxが20nm〜100nmの範囲
における傾斜角arctan(dfm/dx)の分布
が、0°を中心とした尖度−1.0〜0.5の正規分布
であり、標準偏差が5°〜20°であることが好まし
い。
The metal layer has an inclination angle arctan (dfm / dx) when the sampling length dx is in the range of 20 nm to 100 nm, where fm is the distance between the surface in contact with the transparent conductive layer and the support substrate surface (the virtual plane as described above). ) Is a normal distribution with a kurtosis of −1.0 to 0.5 centered on 0 °, and the standard deviation is preferably 5 ° to 20 °.

【0078】金属層の表面を例えばプローブ顕微鏡で観
察し、任意のサンプリング長dxにおいて、表面の傾き
dfm/dxから傾斜角arctan(dfm/dx)
を求めることにより、傾斜角の分布を求めることができ
る。
The surface of the metal layer is observed with, for example, a probe microscope, and at an arbitrary sampling length dx, the inclination angle arctan (dfm / dx) is calculated from the surface inclination dfm / dx.
Is obtained, the distribution of the inclination angle can be obtained.

【0079】尖度は、より好ましくは−0.8〜0.
4、更に好ましくは−0.6〜0.3である。また、標
準偏差は、より好ましくは7°〜17°であり、更に好
ましくは7°〜15°である。
The kurtosis is more preferably -0.8 to 0.5.
4, more preferably -0.6 to 0.3. Further, the standard deviation is more preferably 7 ° to 17 °, further preferably 7 ° to 15 °.

【0080】この範囲内であれば、金属面での光の吸収
が増加して反射率が低下することがなく、また金属層の
表面積が小さいため透明導電層102との接触面積が減
少し、透明導電層102への金属原子の拡散等の反応が
起りにくくなり好ましい。また、透明導電層102を積
層するときに金属層の露出を防ぐことができ、半導体層
103〜105の電気的短絡を引き起こすことがなく好
ましい。更に、透明導電層102の膜厚が薄いところ
や、全くないところが多発することがなく、後工程の欠
陥を除去する工程において、欠陥部の電気的短絡を除去
する工程における条件設定の範囲が広く取れ、回復度も
良好である。
Within this range, the absorption of light on the metal surface does not increase and the reflectance does not decrease, and the contact area with the transparent conductive layer 102 decreases due to the small surface area of the metal layer. This is preferable because reactions such as diffusion of metal atoms into the transparent conductive layer 102 hardly occur. In addition, exposure of the metal layer can be prevented when the transparent conductive layer 102 is stacked, which is preferable because an electrical short circuit of the semiconductor layers 103 to 105 is not caused. Further, there are not many places where the film thickness of the transparent conductive layer 102 is thin or there is no place at all, and in a step of removing a defect in a later step, a range of setting conditions in a step of removing an electrical short circuit of a defective portion is wide. It has good recovery and good recovery.

【0081】金属層の主たる材料は、反射率が大きく、
透明導電層102に拡散しにくい材料からなることが好
ましい。具体的には金、銀、銅、アルミニウム、マグネ
シウム、ニッケル、鉄、クロム、モリブデン、タングス
テン、チタン、コバルト、タンタル、ニオブ、ジルコニ
ウム等の金属またはステンレス等の合金が挙げられる。
特に金、銀、銅、アルミニウム、マグネシウム及びこれ
らの合金より選ばれる少なくとも1種からなることが望
ましい。
The main material of the metal layer has a high reflectance,
It is preferable to use a material that does not easily diffuse into the transparent conductive layer 102. Specific examples include metals such as gold, silver, copper, aluminum, magnesium, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel.
In particular, it is desirably made of at least one selected from gold, silver, copper, aluminum, magnesium and alloys thereof.

【0082】金属層の形成には、EB蒸着、スパッタ蒸
着などの各種蒸着法、各種CVD法、メッキ法、印刷法
などが用いられる。
For the formation of the metal layer, various evaporation methods such as EB evaporation and sputter evaporation, various CVD methods, plating methods, printing methods, and the like are used.

【0083】製膜法の一例としてスパッタリング法を挙
げる。図3にスパッタリング装置の一例を示す。
As an example of the film forming method, a sputtering method is given. FIG. 3 shows an example of a sputtering apparatus.

【0084】図3はDCマグネトロンスパッタリング法
を実施できる装置の一例を示す模式的な断面図で、30
1は円筒形の堆積室、302は基板ホルダー、303は
基板、304はヒーター、305はマッチングボック
ス、306はRF電源、307は金属層用の金属ターゲ
ット、310はDC電源、311はRF電源、312は
DC電源、313〜315はシャッター、316は排気
管、317はガス導入管、318は回転軸、319はプ
ラズマである。この他に、不図示ではあるがガス導入管
317に接続されたガス供給装置と、排気管316に接
続された真空ポンプがある。また、320はガス導入方
向、321は排気方向を示す矢印である。
FIG. 3 is a schematic sectional view showing an example of an apparatus capable of performing the DC magnetron sputtering method.
1 is a cylindrical deposition chamber, 302 is a substrate holder, 303 is a substrate, 304 is a heater, 305 is a matching box, 306 is an RF power source, 307 is a metal target for a metal layer, 310 is a DC power source, 311 is an RF power source, Reference numeral 312 denotes a DC power supply, reference numerals 313 to 315 denote shutters, reference numeral 316 denotes an exhaust pipe, reference numeral 317 denotes a gas introduction pipe, reference numeral 318 denotes a rotating shaft, and reference numeral 319 denotes a plasma. In addition, although not shown, there are a gas supply device connected to the gas introduction pipe 317 and a vacuum pump connected to the exhaust pipe 316. Further, reference numeral 320 denotes an arrow indicating a gas introduction direction, and 321 denotes an arrow indicating an exhaust direction.

【0085】まず、酸洗浄、有機洗浄された基板303
を円板状の基板ホルダー302に取り付け、この円板状
基板ホルダー302の中心軸である回転軸318を回転
させる。不図示の油拡散ポンプ/ローターリーポンプを
用いて堆積室301内部を10-6Torrまで真空排気
し、ガス導入管317からAr、O2、HFを導入し、
RF電源306からRF電力を堆積室301内部に導入
し、Arプラズマ319を生起する。マッチングボック
ス305を調整して、反射電力が最小になるようにす
る。この際、基板303はスパッタエッチされ、さらに
清浄な表面になる。
First, the substrate 303 washed with acid and organic is washed.
Is mounted on a disk-shaped substrate holder 302, and a rotation shaft 318, which is the central axis of the disk-shaped substrate holder 302, is rotated. The inside of the deposition chamber 301 is evacuated to 10 −6 Torr using an oil diffusion pump / rotary pump (not shown), and Ar, O 2 , and HF are introduced from a gas introduction pipe 317.
RF power is introduced from the RF power supply 306 into the inside of the deposition chamber 301 to generate an Ar plasma 319. Adjust the matching box 305 to minimize reflected power. At this time, the substrate 303 is sputter-etched to have a more clean surface.

【0086】次に、金属層の形成温度になるようにヒー
ター304を設定し、所定の温度になったら、DC電源
310を入れ、Arプラズマを生起し、シャッター31
3を開け、金属層が所定の膜厚だけ形成されたら、シャ
ッタ313ーを閉じ、DC電源310を切る。堆積中、
温度と圧力は所定のパターンによってコントロールす
る。所定の膜厚だけ形成されたら、シャッターを閉じ、
RF電源306を切る。
Next, the heater 304 is set to a temperature at which the metal layer is formed. When the temperature reaches a predetermined temperature, a DC power source 310 is turned on to generate Ar plasma, and the shutter 31 is turned on.
When the metal layer 3 is opened and a predetermined thickness is formed, the shutter 313 is closed and the DC power supply 310 is turned off. During deposition,
Temperature and pressure are controlled by a predetermined pattern. When a predetermined thickness is formed, close the shutter and
Turn off the RF power supply 306.

【0087】図3に示す装置以外にも、ロール・ツー・
ロール方式の装置で金属層を形成することもできる。
In addition to the apparatus shown in FIG.
The metal layer can be formed by a roll type device.

【0088】堆積条件としては、特に限定されないが、
酸素を0.1%〜1%混ぜると安定して所望の傾斜角を
得られやすく好ましい。また、基板温度を20℃〜10
0℃とすると金属表面の傾斜角が適度となり好ましい。
The deposition conditions are not particularly limited.
Mixing oxygen in an amount of 0.1% to 1% is preferable because a desired inclination angle can be stably obtained. Further, the substrate temperature is set to 20 ° C. to 10 ° C.
When the temperature is set to 0 ° C., the inclination angle of the metal surface is moderate, which is preferable.

【0089】以下に、堆積条件についての実験例を示
す。
The following is an experimental example of deposition conditions.

【0090】直径6インチのAlターゲットを用いた。
表面を研磨したステンレス板(SUS304)50mm
×50mm厚さ0.8mmを基板とした。ターゲット間
距離を70mmとしてArを50sccm流しつつ、圧
力を20mTorrに保った。300Vの直流電圧を印
加したところプラズマが生起し、2Aの電流が流れた。
An Al target having a diameter of 6 inches was used.
Polished stainless steel plate (SUS304) 50mm
A substrate having a size of 50 mm and a thickness of 0.8 mm was used. The pressure was maintained at 20 mTorr while flowing 50 sccm of Ar with the distance between the targets being 70 mm. When a DC voltage of 300 V was applied, plasma was generated, and a current of 2 A flowed.

【0091】表2に示すように、酸素を0.1%から1
%程度混ぜると安定して所望の傾斜角を得られやすい。
また、基板温度を20℃、100℃、200℃、300
℃としたが、表2に示すように温度を高くするほど金属
表面の傾斜角は大きくなる傾向にあった。他の金属にお
いても同様な傾向にあった。
As shown in Table 2, the oxygen content was 0.1% to 1%.
%, It is easy to stably obtain a desired inclination angle.
Further, the substrate temperature is set to 20 ° C., 100 ° C., 200 ° C., 300 ° C.
° C, but as shown in Table 2, the higher the temperature, the larger the inclination angle of the metal surface. The same tendency was found in other metals.

【0092】[0092]

【表2】 ◎所定の傾斜角が得られる。 ○時々得られるが不安定。 ×所望の傾斜角が得られない。[Table 2] 所 定 A predetermined inclination angle is obtained. ○ Occasionally obtained but unstable. × Desired tilt angle cannot be obtained.

【0093】(支持基板101)半導体層103〜10
5は高々1μm程度の薄膜であるため適当な支持基板上
に堆積される。このような支持基板としては、単結晶質
もしくは非単結晶質のものであってもよく、さらにそれ
らは導電性のものであっても、また電気絶縁性のもので
あってもよい。さらには、それらは透光性のものであっ
ても、また、非透光性のものであってもよいが、変形、
歪みが少なく、所望の強度を有するものであることが好
ましい。
(Supporting substrate 101) Semiconductor layers 103 to 10
5 is a thin film having a thickness of at most about 1 μm and is deposited on a suitable supporting substrate. Such a support substrate may be a single-crystal or non-single-crystal substrate, and may be a conductive substrate or an electrically insulating substrate. Furthermore, they may be translucent or non-translucent, but may be modified,
It is preferable that the material has little distortion and a desired strength.

【0094】具体的にはFe,Ni,Cr,Al,M
o,Au,Nb,Ta,V,Ti,Pt,Pb等の金属
またはこれらの合金、例えば真鍮、ステンレス銅等の薄
板及びその複合体、及びポリエステル、ポリエチレン、
ポリカーボネート、セルロースアセテート、ポリプロピ
レン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチ
レン、ポリアミド、ポリイミド、エポキシ等の耐熱性合
成樹脂のフィルムまたはシート及びこれらとガラスファ
イバー、カーボンファイバー、ホウ素ファイバー、金属
繊維等との複合体、及びこれらの金属の薄板、樹脂シー
ト等の表面に異種材質の金属薄膜及び/またはSi
2,Si34,Al23,AlN等の絶縁性薄膜をス
パッタ法、蒸着法、鍍金法等により表面コーティング処
理を行ったもの、およびガラス、セラミックスなどが挙
げられる。
Specifically, Fe, Ni, Cr, Al, M
o, Au, Nb, Ta, V, Ti, Pt, Pb and other metals or alloys thereof, for example, brass, stainless steel and other thin plates and composites thereof, and polyester, polyethylene,
Film or sheet of heat-resistant synthetic resin such as polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, etc. and their composite with glass fiber, carbon fiber, boron fiber, metal fiber, etc. A thin metal film of different materials and / or Si
Examples thereof include those obtained by subjecting an insulating thin film such as O 2 , Si 3 N 4 , Al 2 O 3 , and AlN to a surface coating treatment by a sputtering method, a vapor deposition method, a plating method, or the like, glass, ceramics, and the like.

【0095】支持基板が金属等の電気導電性である場合
には、直接電流取り出し用の電極としても良いし、合成
樹脂等の電気絶縁性である場合には堆積膜の形成される
側の表面にAl,Ag,Pt,Au,Ni,Ti,M
o,W,Fe,V,Cr,Cu,ステンレス,真ちゅ
う,ニクロム,SnO2,In23,ZnO,ITO等
のいわゆる金属単体または合金、及び透明導電性酸化物
(TCO)を鍍金、蒸着、スパッタ等の方法であらかじ
め表面処理を行って電流取り出し用の電極を形成してお
くことが望ましい。
When the support substrate is electrically conductive such as a metal, it may be used as an electrode for direct current extraction. When the support substrate is electrically insulating such as a synthetic resin or the like, the surface on which the deposited film is formed is formed. Al, Ag, Pt, Au, Ni, Ti, M
o, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO, so-called metal simple substance or alloy, and transparent conductive oxide (TCO) are plated and deposited. It is preferable that a surface treatment is performed in advance by a method such as sputtering to form an electrode for extracting current.

【0096】勿論、支持基板が金属等の電気導電性のも
のであっても、長波長光の支持基板表面上での反射率を
向上させたり、支持基板材質と堆積膜との間での構成元
素の相互拡散を防止する等の目的で異種の金属薄膜等を
前記支持基板上の堆積膜が形成される側に設けても良
い。また、前記支持基板が比較的透明であって、該支持
基板の側から光入射を行う層構成の光起電力素子とする
場合には、前記透明導電性酸化物や金属薄膜等の導電性
薄膜をあらかじめ堆積形成しておくことが望ましい。
Of course, even if the support substrate is made of an electrically conductive material such as metal, the reflectance of long-wavelength light on the surface of the support substrate can be improved, or the structure between the support substrate material and the deposited film can be improved. For the purpose of preventing mutual diffusion of elements, a different kind of metal thin film or the like may be provided on the support substrate on the side where the deposited film is formed. In the case where the support substrate is relatively transparent and a photovoltaic element having a layer configuration in which light enters from the support substrate side is used, the conductive thin film such as the transparent conductive oxide or the metal thin film may be used. Is desirably formed in advance.

【0097】これらの材料を支持基板として使用するシ
ート状、あるいは帯状のシートを円筒体に巻き付けたロ
ール状であることが望ましい。基体上に薄膜を形成して
支持基板とする場合、薄膜形成方法としては真空蒸着
法、スパッタリング法、スクリーン印刷法、ディッピン
グ法、プラズマCVD法などで形成する。
It is desirable that these materials be used as a supporting substrate in the form of a sheet or a roll formed by winding a belt-like sheet around a cylindrical body. In the case where a thin film is formed on a base to be a support substrate, the thin film is formed by a vacuum evaporation method, a sputtering method, a screen printing method, a dipping method, a plasma CVD method, or the like.

【0098】支持基板表面の平滑性は表面粗さRaが
5.0μm以下のものが良い。また、凹凸を形成するた
めにHNO3、HF、HCL,H24などの酸性溶液を
用いて支持基板表面を適度にエッチングしても良い。
The smoothness of the surface of the support substrate is preferably such that the surface roughness Ra is 5.0 μm or less. In addition, the surface of the support substrate may be appropriately etched using an acidic solution such as HNO 3 , HF, HCL, or H 2 O 4 to form unevenness.

【0099】支持基板に柔軟性が要求される場合には、
その厚さは支持体としての機能が十分発揮される範囲で
可能な限り薄くすることができる。しかしながら、支持
基板の製造上および取扱上、機械的強度等の点から、通
常は10μm以上とされる。
When the supporting substrate is required to have flexibility,
The thickness can be made as thin as possible within a range where the function as a support is sufficiently exhibited. However, the thickness is usually 10 μm or more from the viewpoints of production, handling, mechanical strength, and the like of the support substrate.

【0100】次に、本発明の透明導電層付き基板を用い
た光起電力素子の各層について形成する順に詳しく説明
する。
Next, the respective layers of the photovoltaic element using the substrate with a transparent conductive layer of the present invention will be described in detail in the order of formation.

【0101】(半導体層103〜105)本発明に用い
られる半導体層の材料としては、Si、C、Ge等のI
V族元素を用いたもの、あるいはSiGe、SiC、S
iSn等のIV族合金を用いたもの、あるいはCdS、
CdTe等のII−VI族元素を用いたもの、あるいは
CuInSe2、Cu(InGa)Se2、CuInS2
等のI−III−VI2族元素を用いたもの等が挙げら
れる。
(Semiconductor Layers 103 to 105) The material of the semiconductor layer used in the present invention is, for example, I, such as Si, C, or Ge.
Those using group V elements, or SiGe, SiC, S
using a group IV alloy such as iSn, or CdS,
Those using II-VI group elements such as CdTe, or CuInSe 2 , Cu (InGa) Se 2 , CuInS 2
And the like using an I-III-VI group 2 element.

【0102】また、以上の半導体材料の中で、本発明の
光起電力素子に特に好適に用いられる半導体材料として
は、a−Si:H(水素化非晶質シリコンの略記)、a
−Si:F、a−Si:H:F、a−SiGe:H、a
−SiGe:F、a−SiGe:H:F、a−SiC:
H、a−SiC:F、a−SiC:H:F等のIV族及
びIV族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。
Among the above semiconductor materials, semiconductor materials particularly preferably used for the photovoltaic device of the present invention include a-Si: H (abbreviation for hydrogenated amorphous silicon) and a
-Si: F, a-Si: H: F, a-SiGe: H, a
-SiGe: F, a-SiGe: H: F, a-SiC:
Group IV and group IV alloy-based amorphous semiconductor materials such as H, a-SiC: F, and a-SiC: H: F, microcrystalline semiconductor materials, or polycrystalline semiconductor materials are given.

【0103】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御又は禁制帯幅制御剤となる元素を含む
原料化合物を単独で、又は前記堆積膜形成用原料ガス又
は前記希釈ガスに混合して成膜空間内に導入してやれば
良い。
The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element serving as a valence electron controlling or forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming raw material gas or the diluent gas to form a film forming space. It should be introduced inside.

【0104】また、半導体層は、価電子制御によって、
少なくともその一部が、p型およびn型にドーピングさ
れ、少なくとも一組のpin接合を形成する。そして、
pin接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。
Further, the semiconductor layer is controlled by valence electrons.
At least a portion is doped p-type and n-type to form at least one set of pin junctions. And
By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.

【0105】また、半導体層の形成方法としては、マイ
クロ波プラズマCVD法、RFプラズマCVD法、光C
VD法、熱CVD法、MOCVD法などの各種CVD法
によって、あるいはEB蒸着、MBE、イオンプレーテ
ィング、イオンビーム等の各種蒸着法、スパッタ蒸着、
スプレー法、印刷法等によって形成される。工業的に採
用されている方法としては、原料ガスをプラズマで分解
し、基板状に堆積させるプラズマCVD法が好んで用い
られる。また、反応装置としては、バッチ式の装置や連
続成膜装置などが所望に応じて使用できる。
As a method of forming a semiconductor layer, a microwave plasma CVD method, an RF plasma CVD method,
VD method, thermal CVD method, various CVD methods such as MOCVD method, or various evaporation methods such as EB evaporation, MBE, ion plating, ion beam, sputter evaporation,
It is formed by a spray method, a printing method, or the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0106】以下、本発明の光起電力素子に特に好適な
IV族及びIV族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。
Hereinafter, the semiconductor layer using a group IV or group IV alloy-based amorphous semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in more detail.

【0107】(1)i型半導体層(真性半導体層) 特にIV族及びIV族合金系非晶質半導体材料を用いた
光起電力素子において、pin接合に用いるi型層は照
射光に対してキャリアを発生輸送する重要な層である。
(1) i-type Semiconductor Layer (Intrinsic Semiconductor Layer) In particular, in a photovoltaic device using a group IV or group IV alloy-based amorphous semiconductor material, the i-type layer used for the pin junction is exposed to irradiation light. It is an important layer for generating and transporting carriers.

【0108】i型層としては、僅かp型、僅かn型の層
も使用できるものである。
As the i-type layer, a slightly p-type or slightly n-type layer can be used.

【0109】IV族及びIV族合金系非単結晶半導体材
料には、上述の如く、水素原子(H,D)又はハロゲン
原子(X)が含有され、これが重要な働きを持つ。
As described above, the group IV and group IV alloy-based non-single-crystal semiconductor materials contain hydrogen atoms (H, D) or halogen atoms (X), which have an important function.

【0110】i型層に含有される水素原子(H,D)ハ
ロゲン原子(X)は、i型層の未結合手(ダングリング
ボンド)を補償する働きをし、i型層でのキャリアの移
動度と寿命の積を向上させるものである。またp型層/
i型層、n型層/i型層の各界面の界面準位を補償する
働きをし、光起電力素子の光起電力、光電流そして光応
答性を向上させる効果のあるものである。i型層に含有
される水素原子または/及びハロゲン原子は1〜40a
t%が最適な含有として挙げられる。特に、p型層/i
型層、n型層/i型層の各界面側で水素原子または/及
びハロゲン原子の含有量が多く分布しているものが好ま
しい分布形態として挙げられ、該界面近傍での水素原子
または/及びハロゲン原子の含有量はバルク内の含有量
の1.1〜2倍の範囲が好ましい範囲として挙げられ
る。更にシリコン原子の含有量に対応して水素原子また
は/及びハロゲン原子の含有量が変化していることが好
ましいものである。
The hydrogen atoms (H, D) and the halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds of the i-type layer, and the carriers of the i-type layer It improves the product of mobility and life. The p-type layer /
It works to compensate for the interface state of each interface of the i-type layer and the n-type layer / i-type layer, and has an effect of improving the photovoltaic power, the photocurrent and the photoresponsiveness of the photovoltaic element. Hydrogen atoms and / or halogen atoms contained in the i-type layer are 1 to 40a.
t% is mentioned as the optimal content. In particular, the p-type layer / i
A preferred distribution form includes a large distribution of hydrogen atoms and / or halogen atoms at each interface side of the n-type layer and the n-type layer / i-type layer, and the hydrogen atoms and / or and / or The preferred range of the halogen atom content is 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0111】また、スタック型の光起電力素子において
は、光入射側に近いpin接合のi型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いp
in接合のi型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。
In the stack type photovoltaic element, the material of the pin-junction i-type semiconductor layer near the light incident side includes a material having a wide band gap and a p-type material far from the light incident side.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.

【0112】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によってa
−Si:H、a−Si:F、a−Si:H:F、a−S
iGe:H、a−SiGe:F、a−SiGe:H:F
等と表記される。
Amorphous silicon and amorphous silicon germanium are converted to a by an element for compensating for dangling bonds.
-Si: H, a-Si: F, a-Si: H: F, a-S
iGe: H, a-SiGe: F, a-SiGe: H: F
And so on.

【0113】さらに、本発明の光起電力素子に好適なi
型半導体層の特性としては、水素原子の含有量が(C
H)が、1.0〜25.0%、AM1.5、100mW
/cm2の類似太陽光照射下の光電導度(σp)が1.
0×10-7S/cm以上、暗電導度(σd)が1.0×
10-9S/cm以下、コンスタントフォトカレントメソ
ッド(CPM)によるアーバックエナジーが、55me
V以下、局在準位密度は1017/cm3以下のものが好
適に用いられる。
Furthermore, i suitable for the photovoltaic device of the present invention
As the characteristics of the semiconductor layer, the content of hydrogen atoms is (C
H): 1.0-25.0%, AM1.5, 100 mW
/ Cm 2 under similar sunlight irradiation.
0 × 10 −7 S / cm or more, dark conductivity (σd) is 1.0 ×
10 -9 S / cm or less, Urbach energy by the constant photocurrent method (CPM) is 55 me
V or less, and those having a localized level density of 10 17 / cm 3 or less are suitably used.

【0114】(2)p型半導体層またはn型半導体層 p型半導体層またはn型半導体層の非晶質材料(a−と
表示する)あるいは微結晶材料(μc−と表示する)と
しては、例えばa−Si:H、a−Si:HX、a−S
iC:H、a−SiC:HX、a−SiGe:H、a−
SiGe:HX、a−SiGeC:H、a−SiGe
C:HX、a−SiO:H、a−SiO:HX、a−S
iN:H、a−SiN:HX、a−SiON:H、a−
SiON:HX、a−SiOCN:H、a−SiOC
N:HX、μc−Si:H、μc−Si:HX、μc−
SiC:H、μc−SiC:HX、μc−SiO:H、
μc−SiO:HX、μc−SiN:H、μc−Si
N:HX、μc−SiGeC:H、μc−SiGeC:
HX、μc−SiON:H、μc−SiON:HX、μ
c−SiOCN:H、μc−SiOCN:HX等にp型
の価電子制御剤(周期率表第III族原子B、Al、G
a、In、Tl)やn型の価電子制御剤(周期率表第V
族原子P、As、Sb、Bi)を高濃度に添加した材料
が挙げられる。
(2) P-type semiconductor layer or n-type semiconductor layer As an amorphous material (denoted as a-) or a microcrystalline material (denoted as μc-) of a p-type semiconductor layer or an n-type semiconductor layer, For example, a-Si: H, a-Si: HX, a-S
iC: H, a-SiC: HX, a-SiGe: H, a-
SiGe: HX, a-SiGeC: H, a-SiGe
C: HX, a-SiO: H, a-SiO: HX, a-S
iN: H, a-SiN: HX, a-SiON: H, a-
SiON: HX, a-SiOCN: H, a-SiOC
N: HX, μc-Si: H, μc-Si: HX, μc −
SiC: H, μc-SiC: HX, μc-SiO: H,
μc-SiO: HX, μc-SiN: H, μc-Si
N: HX, μc-SiGeC: H, μc-SiGeC:
HX, μc-SiON: H, μc-SiON: HX, μ
c-SiOCN: H, μc-SiOCN: HX, etc., a p-type valence electron controlling agent (Group III atoms B, Al, G
a, In, Tl) and n-type valence electron controlling agents (Periodic Table V
Materials to which group atoms P, As, Sb, and Bi) are added at a high concentration.

【0115】多結晶材料(poly−と表示する)とし
ては、例えばpoly−Si:H、poly−Si:H
X、poly−SiC:H、poly−SiC:HX、
poly−SiO:H、poly−SiO:HX、po
ly−SiN:H、poly−SiN:HX、poly
−SiGeC:H、poly−SiGeC:HX、po
ly−SiON:H、poly−SiON:HX、po
ly−SiOCN:H、poly−SiOCN:HX、
poly−Si、poly−SiC、poly−Si
O、poly−SiN等にp型の価電子制御剤(周期率
表第III族原子B、Al、Ga、In、Tl)やn型
の価電子制御剤(周期率表第V族原子P、As、Sb、
Bi)を高濃度に添加した材料が挙げられる。
Examples of the polycrystalline material (denoted as poly-) include poly-Si: H and poly-Si: H
X, poly-SiC: H, poly-SiC: HX,
poly-SiO: H, poly-SiO: HX, po
ly-SiN: H, poly-SiN: HX, poly
-SiGeC: H, poly-SiGeC: HX, po
ly-SiON: H, poly-SiON: HX, po
ly-SiOCN: H, poly-SiOCN: HX,
poly-Si, poly-SiC, poly-Si
O, poly-SiN, etc., p-type valence electron control agents (Group III atoms B, Al, Ga, In, Tl in the periodic table) and n-type valence electron control agents (Group V atoms P, P in the periodic table) As, Sb,
A material to which Bi) is added at a high concentration is exemplified.

【0116】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。
In particular, the p-type layer or the n-type layer on the light incident side includes:
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.

【0117】p型層への周期率表第III族原子の添加
量およびn型層への周期率表第V族原子の添加量は0.
1〜50atm%が好適である。
The addition amount of Group III atoms of the periodic table to the p-type layer and the addition amount of Group V atoms of the periodic table to the n-type layer are 0.
1-50 atm% is suitable.

【0118】またp型層またはn型層に含有される水素
原子(H、D)またはハロゲン原子はp型層またはn型
層の未結合手を補償する働きをし、p型層またはn型層
のドーピング効率を向上させるものである。p型層また
はn型層へ添加される水素原子またはハロゲン原子の添
加量は0.1〜40atm%が好適である。特にp型層
またはn型層が結晶性の場合、水素原子またはハロゲン
原子は0.1〜8atm%が好適である。更にp型層/
i型層、n型層/i型層の各界面側で水素原子または/
及びハロゲン原子の含有量が多く分布しているものが好
ましい分布形態として挙げられ、該界面近傍での水素原
子または/及びハロゲン原子の含有量はバルク内の含有
量の1.1〜2倍の範囲が好ましい範囲として挙げられ
る。このようにp型層/i型層/、n型層/i型層の各
界面近傍で水素原子またはハロゲン原子の含有量を多く
することによって、該界面近傍の欠陥準位や機械的歪み
を減少させることができ本発明の光起電力素子の光起電
力や光電流を増加させることができる。
Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and This is to improve the doping efficiency of the layer. The addition amount of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is preferably 0.1 to 40 atm%. In particular, when the p-type layer or the n-type layer is crystalline, the content of hydrogen atoms or halogen atoms is preferably 0.1 to 8 atm%. Furthermore, the p-type layer /
At each interface side of the i-type layer, the n-type layer / i-type layer, a hydrogen atom or /
And a large distribution of the content of halogen atoms are mentioned as a preferred distribution form, and the content of hydrogen atoms and / or halogen atoms in the vicinity of the interface is 1.1 to 2 times the content in the bulk. The range is mentioned as a preferable range. By increasing the content of hydrogen atoms or halogen atoms near each interface of the p-type layer / i-type layer / and the n-type layer / i-type layer, defect levels and mechanical strain near the interface can be reduced. The photovoltaic power and the photocurrent of the photovoltaic device of the present invention can be increased.

【0119】光起電力素子のp型層及びn型層の電気特
性としては活性化エネルギーが0.2eV以下のものが
好ましく、0.1eV以下のものがより好ましい。また
非抵抗としては100Ωcm以下が好ましく、1Ωcm
以下がより好ましい。さらにp型層及びn型層の層厚は
1〜50nmが好ましく、3〜10nmがより好まし
い。
The electric characteristics of the p-type layer and the n-type layer of the photovoltaic element are preferably those having an activation energy of 0.2 eV or less, more preferably 0.1 eV or less. The non-resistance is preferably 100 Ωcm or less, and 1 Ωcm
The following is more preferred. Further, the thickness of the p-type layer and the n-type layer is preferably 1 to 50 nm, more preferably 3 to 10 nm.

【0120】また、II−VI族元素を用いたp型半導
体層またはn型半導体層の例としては、CdS、CdT
e、ZnO、ZnSe等が挙げられ、I−III−VI
2族元素を用いた例としては、CuInSe2、Cu(I
nGa)Se2、CuInS2、CuIn(Se,
S)2、Cu(InGa)(SeTe)2等が挙げられ
る。
Examples of a p-type semiconductor layer or an n-type semiconductor layer using II-VI group elements include CdS and CdT.
e, ZnO, ZnSe, etc., and I-III-VI
Examples of using a Group 2 element include CuInSe 2 , Cu (I
nGa) Se 2 , CuInS 2 , CuIn (Se,
S) 2 , Cu (InGa) (SeTe) 2 and the like.

【0121】(3)半導体層の形成方法本発明の光起電
力素子の半導体層として、好適なIV族及びIV族合金
系非晶質半導体層を形成するために、好適な製造方法
は、RFプラズマCVD法あるいはマイクロ波プラズマ
CVD法等の交流あるいは高周波を用いたプラズマCV
D法である。
(3) Method of Forming Semiconductor Layer In order to form a suitable group IV and group IV alloy-based amorphous semiconductor layer as a semiconductor layer of the photovoltaic device of the present invention, a preferable manufacturing method is RF Plasma CV using alternating current or high frequency such as plasma CVD or microwave plasma CVD
Method D.

【0122】マイクロ波プラズマCVD法は、減圧状態
にできる堆積室(真空チャンパー)に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排出し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓(アルミナセラミックス等)を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力素子に適用可能
な堆積膜を形成することができる。
In the microwave plasma CVD method, a material gas such as a raw material gas or a diluent gas is introduced into a deposition chamber (vacuum champer) which can be decompressed, and the internal pressure of the deposition chamber is kept constant while being discharged by a vacuum pump. The microwave oscillated by the microwave power supply is guided by a waveguide, introduced into the deposition chamber through a dielectric window (alumina ceramics or the like), and generated by decomposing a material gas plasma,
This is a method for forming a desired deposited film on a substrate placed in a deposition chamber, and can form a deposited film applicable to a photovoltaic element under a wide range of deposition conditions.

【0123】本発明の光起電力素子用の半導体層を、マ
イクロ波プラズマCVD法で、堆積する場合、堆積室内
の基板温度は100〜450℃、内圧は0.5〜30m
Torr、マイクロ波パワーは0.01〜1W/c
3、マイクロ波の周波数は0.1〜10GHzが好ま
しい範囲として挙げられる。
When the semiconductor layer for a photovoltaic device of the present invention is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the internal pressure is 0.5 to 30 m.
Torr, microwave power is 0.01 to 1 W / c
m 3 and the frequency of the microwave are preferably in the range of 0.1 to 10 GHz.

【0124】また、RFプラズマCVD法で堆積する場
合、堆積室内の基板温度は、100〜350℃、内圧
は、0.1〜10Torr、RFパワーは0.001〜
5.0W/cm2、堆積速度は、0.1〜30Å/se
cが好適な条件として挙げられる。
When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 Torr, and the RF power is 0.001 to 0.001.
5.0 W / cm 2 , the deposition rate is 0.1 to 30 ° / sec.
c is mentioned as a suitable condition.

【0125】本発明の光起電力素子に好適なIV族及び
IV族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。
The source gas suitable for depositing the group IV and group IV alloy amorphous semiconductor layer suitable for the photovoltaic device of the present invention includes a gasizable compound containing silicon atoms,
Examples include a gasizable compound containing a germanium atom, a gasizable compound containing a carbon atom, and a mixed gas of the compound.

【0126】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、SiH4,Si26,Si
4、SiFH3,SiF22,SiF3H,Si38
SiD4,SIHD3,SiH22,SiH3D,SiF
3,SiF22,SI233,(SiF25,(Si
26,(SiF24,Si26,Si38,Si22
4,Si233,SiCl4,(SiCl25,Si
Br4,(SiBr25,Si2Cl6,SiHCl3,S
iH2Br2,SiH2Cl2,Si2Cl33などのガス
状態のまたは用意にガス化し得るものが挙げられる。
As the gaseous compound containing a silicon atom, a chain or cyclic silane compound is used. Specifically, for example, SiH 4 , Si 2 H 6 , Si
F 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 ,
SiD 4 , SIHD 3 , SiH 2 D 2 , SiH 3 D, SiF
D 3 , SiF 2 D 2 , SI 2 D 3 H 3 , (SiF 2 ) 5 , (Si
F 2 ) 6 , (SiF 2 ) 4 , Si 2 F 6 , Si 3 F 8 , Si 2 H 2
F 4 , Si 2 H 3 F 3 , SiCl 4 , (SiCl 2 ) 5 , Si
Br 4 , (SiBr 2 ) 5 , Si 2 Cl 6 , SiHCl 3 , S
Examples thereof include those in a gas state or those which can be easily gasified, such as iH 2 Br 2 , SiH 2 Cl 2 , and Si 2 Cl 3 F 3 .

【0127】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはGeH4,GeD4,GeF4
GeFH3,GeF22,GeF3H,GeHD3,Ge
22,GeH3D,Ge26,Ge26等が挙げられ
る。
Specific examples of the gasifiable compound containing a germanium atom include GeH 4 , GeD 4 , GeF 4 ,
GeFH 3 , GeF 2 H 2 , GeF 3 H, GeHD 3 , Ge
H 2 D 2 , GeH 3 D, Ge 2 H 6 , Ge 2 D 6 and the like.

【0128】また、スタック型の光起電力素子の光入射
側に近いpin接合のi型半導体層のバンドギャップを
拡大する元素としては、炭素、酸素、窒素等が挙げられ
る。
Elements that increase the band gap of the pin junction i-type semiconductor layer near the light incident side of the stack type photovoltaic element include carbon, oxygen, nitrogen and the like.

【0129】具体的に炭素原子を含有するガス化し得る
化合物としてはCH4,CD4,Cn2n+2(nは整
数),Cn2n(nは整数),C22,C66,CO2
CO等が挙げられる。
Specific examples of the gasizable compound containing a carbon atom include CH 4 , CD 4 , C n H 2n + 2 (n is an integer), C n H 2n (n is an integer), C 2 H 2 , C 6 H 6 , CO 2 ,
CO and the like.

【0130】窒素含有ガスとしては、N2,NH3,ND
3,NO,NO2,N2Oが挙げられる。
Examples of the nitrogen-containing gas include N 2 , NH 3 , ND
3 , NO, NO 2 and N 2 O.

【0131】酸素含有ガスとしては、O2,CO,C
2,NO,NO2,N2O,CH3CH2OH,CH3OH
等が挙げられる。
As the oxygen-containing gas, O 2 , CO, C
O 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH
And the like.

【0132】また、価電子制御するためにp型層または
n型層に導入される物質としては周期率表第III族原
及び第III族原子が挙げられる。
Examples of the substance introduced into the p-type layer or the n-type layer for controlling the valence electrons include group III atoms and group III atoms in the periodic table.

【0133】第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、B26,B410,B59,B511,B
610,B612,B614等の水素化ホウ素、BF3,B
Cl3等のハロゲン化ホウ素等を挙げることができ
る。。この他にAlCl3,GaCl3,InCl3,T
lCl3等も挙げることができる。特にB26,BF3
適している。
Examples of the material effectively used as a starting material for introducing a group III atom include B 2 H 6 , B 4 H 10 , B 5 H 9 , and B 5 for introducing a boron atom. H 11 , B
Borohydrides such as 6 H 10 , B 6 H 12 , B 6 H 14 , BF 3 , B
Examples thereof include boron halide such as Cl 3 . . In addition, AlCl 3 , GaCl 3 , InCl 3 , T
1Cl 3 and the like can also be mentioned. Particularly, B 2 H 6 and BF 3 are suitable.

【0134】第V族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはPH
3,P24等の水素化燐、PH4,PF3,PF5,PCl
3,PCl5,PBr3,PBr5,PI3等のハロゲン化
燐が挙げられる。このほかAsH3,AsF3,AsCl
3,AsBr3,AsF5、SbH3,SbF3,SbF5
SbCl3,SbCl5,BiH3,BiCl3,BiBr
3等も挙げることができる。特にPH3,PF3が適して
いる。
Effectively as a starting material for introducing a group V atom
Specifically, PH is used for introducing a phosphorus atom.
Three, PTwoHFourPhosphorus hydride, PHFour, PFThree, PFFive, PCl
Three, PClFive, PBrThree, PBrFive, PIThreeHalogenation
Phosphorus. In addition, AsHThree, AsFThree, AsCl
Three, AsBrThree, AsFFive, SbHThree, SbFThree, SbFFive ,
SbClThree, SbClFive, BiHThree, BiClThree, BiBr
ThreeAnd the like. Especially PHThree, PFThreeSuitable for
I have.

【0135】また、前記ガス化し得る化合物をH2,H
e,Ne,Ar,Xe,Kr等のガスで適宜希釈して堆
積室に導入しても良い。
Further, the compound capable of being gasified is H 2 , H
The gas may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.

【0136】特に微結晶あるいは多結晶半導体やa−S
iC:H等の光吸収の少ないバンドギャップの広い層を
堆積する場合は水素ガスで2〜100倍に原料ガスを希
釈し、マイクロ波パワー、あるいはRFパワーは比較的
高いパワーを導入するのが好ましいものである。
Particularly, a microcrystalline or polycrystalline semiconductor or a-S
When depositing a wide band gap layer such as iC: H with little light absorption, it is necessary to dilute the source gas 2 to 100 times with hydrogen gas and to introduce a relatively high microwave or RF power. It is preferred.

【0137】(透明電極106)本発明において、透明
電極は光を透過する、光入射側の電極であるとともに、
その膜厚を最適化することによって反射防止膜としての
役割も兼ねる。透明電極は半導体層103〜105の吸
収可能な波長領域において高い透過率を有することと、
抵抗率が低いことが要求される。好ましくは、550n
m以上の波長における透過率が80%以上、より好まし
くは85%以上であることが望ましい。また、抵抗率は
好ましくは、5×10-3Ωcm以下、より好ましくは1
×10-3Ωcm以下である。
(Transparent electrode 106) In the present invention, the transparent electrode is an electrode on the light incident side that transmits light,
By optimizing the film thickness, it also serves as an anti-reflection film. The transparent electrode has a high transmittance in a wavelength region where the semiconductor layers 103 to 105 can absorb,
Low resistivity is required. Preferably, 550n
It is desirable that the transmittance at a wavelength of m or more is 80% or more, more preferably 85% or more. The resistivity is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 10 −3 Ωcm or less.
× 10 −3 Ωcm or less.

【0138】その材料としては、In23,SnO2
ITO(In23+SnO2)、ZnO、CdO、Cd2
SnO4、TiO2、Ta25、Bi23、MoO3、N
axWO3等の導電性酸化物あるいはこれらを混合した
ものが好適に用いられる。SnO2、In23,ITO
の中から選ばれた金属酸化物またはその複合酸化物であ
ることがさらに好ましい。
The materials include In 2 O 3 , SnO 2 ,
ITO (In 2 O 3 + SnO 2 ), ZnO, CdO, Cd 2
SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , MoO 3 , N
A conductive oxide such as axWO 3 or a mixture thereof is preferably used. SnO 2 , In 2 O 3 , ITO
More preferably, it is a metal oxide or a composite oxide thereof selected from the above.

【0139】また、これらの化合物に、導電率を変化さ
せる元素(ドーパント)を添加しても良い。例えば透明
電極がZnOの場合には、Al、In、B、Ga、Si
F等が、またIn23の場合には、Sn、F、Te、T
i、Pb等が、またSnO2の場合には、F、Sb、
P、As、In、Tl、Te、W、Cl、Br、I等が
好適に用いられる。
In addition, an element (dopant) that changes the conductivity may be added to these compounds. For example, when the transparent electrode is ZnO, Al, In, B, Ga, Si
When F or the like is In 2 O 3 , Sn, F, Te, T
When i, Pb, etc. are SnO 2 , F, Sb,
P, As, In, Tl, Te, W, Cl, Br, I and the like are preferably used.

【0140】透明電極の形成方法としては、EB蒸着、
スパッタ蒸着などの各種蒸着法、各種CVD法、スプレ
ー法、スピンオン法、デップ法等が好適に用いられる。
As a method for forming the transparent electrode, EB evaporation,
Various deposition methods such as sputter deposition, various CVD methods, spray methods, spin-on methods, and dipping methods are suitably used.

【0141】(集電電極107)本発明において、集電
電極は、透明電極106の抵抗率が充分低くできない場
合に必要に応じて透明電極106上の一部分に形成さ
れ、透明電極106の抵抗率を下げ光起電力素子の直列
抵抗を下げる働きをする。
(Current Collecting Electrode 107) In the present invention, the current collecting electrode is formed on a part of the transparent electrode 106 as necessary when the resistivity of the transparent electrode 106 cannot be sufficiently low. And lowers the series resistance of the photovoltaic element.

【0142】その材料としては、例えば金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状は、できるだけ半導体層103〜105
への入射光を遮らないように形成される。
Examples of the material include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, alloys such as stainless steel, and powdered metals. And a conductive paste using the same.
The shape of the semiconductor layers 103 to 105 is as small as possible.
It is formed so as not to block incident light to the light.

【0143】また、光起電力素子の光入射側表面の面積
の中で、集電電極の占める面積は、好ましくは15%以
下、より好ましくは10%以下、さらに好ましくは5%
以下である。
The area occupied by the current collecting electrode in the light incident side surface of the photovoltaic element is preferably 15% or less, more preferably 10% or less, and still more preferably 5%.
It is as follows.

【0144】また、集電電極のパターンの形成には、マ
スクを使い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。
Further, a pattern of the collecting electrode is formed by using a mask, and the forming method includes a vapor deposition method, a sputtering method,
A plating method, a printing method, or the like is used.

【0145】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力素子(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した支持基板101を、別
の基板の上に配置することもある。また、本発明の光起
電力素子を直列に接続する場合、逆流防止用のダイオー
ドを組む込むことがある。
When a photovoltaic element (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic element of the present invention, the photovoltaic elements of the present invention are connected in series or in series. They are connected in parallel, protective layers are formed on the front and back surfaces, and output output electrodes and the like are attached. At this time, the support substrate 101 on which the photovoltaic elements are formed may be arranged on another substrate. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0146】[0146]

【実施例】以下、実施例により本発明を更に詳細に説明
する。実施例で行った評価方法は以下の通りである。
The present invention will be described in more detail with reference to the following examples. The evaluation methods performed in the examples are as follows.

【0147】(1)初期光電変換効率 太陽電池をAM−1.5(100mW/cm2)光照射
下に設置して、V−I特性を測定した。
(1) Initial Photoelectric Conversion Efficiency A solar cell was placed under AM-1.5 (100 mW / cm 2 ) light irradiation, and VI characteristics were measured.

【0148】(2)光劣化試験 予め初期光電変換効率を測定しておいた太陽電池を、湿
度50%、温度25℃の環境に設置し、AM−1.5光
を500時間照射後、AM−1.5光照射下での光電変
換効率を測定し、その低下率(光劣化試験後の光電変換
効率/初期光電変換効率)を計算した。
(2) Light Deterioration Test A solar cell whose initial photoelectric conversion efficiency was measured in advance was placed in an environment of a humidity of 50% and a temperature of 25 ° C., and irradiated with AM-1.5 light for 500 hours. The photoelectric conversion efficiency under -1.5 light irradiation was measured, and the reduction rate (photoelectric conversion efficiency after light deterioration test / initial photoelectric conversion efficiency) was calculated.

【0149】(3)振動劣化試験 予め初期光電変換効率を測定しておいた太陽電池を、湿
度50%、温度25℃の暗所に設置し、振動周波数60
Hzで振幅0.1mmの振動を500時間加えた後、A
M−1.5光照射下での光電変換効率を測定し、その低
下率(振動劣化試験後の光電変換効率/初期光電変換効
率)を計算した。
(3) Vibration Deterioration Test A solar cell whose initial photoelectric conversion efficiency was measured in advance was placed in a dark place with a humidity of 50% and a temperature of 25 ° C.
After applying a vibration having an amplitude of 0.1 mm at 500 Hz for 500 hours, A
The photoelectric conversion efficiency under M-1.5 light irradiation was measured, and the reduction rate (photoelectric conversion efficiency after vibration degradation test / initial photoelectric conversion efficiency) was calculated.

【0150】(4)高温高湿逆バイアス試験 予め初期光電変換効率を測定しておいた太陽電池を、湿
度85%、温度85℃の暗所に設置し、逆バイアス−
0.85Vを500時間加えた後の、リーク電流を測定
し、その増加率(高温高湿逆バイアス試験後のリーク電
流/初期のリーク電流)を計算した。
(4) High Temperature and High Humidity Reverse Bias Test A solar cell whose initial photoelectric conversion efficiency was measured in advance was placed in a dark place at a humidity of 85% and a temperature of 85 ° C.
The leak current after applying 0.85 V for 500 hours was measured, and the increase rate (the leak current after the high-temperature high-humidity reverse bias test / the initial leak current) was calculated.

【0151】《実施例1》まず、図3に示す堆積装置を
用いて透明導電層102を堆積し、透明導電層付き基板
を作製した。
Example 1 First, a transparent conductive layer 102 was deposited using the deposition apparatus shown in FIG. 3 to produce a substrate with a transparent conductive layer.

【0152】まず、支持基板101の作製を行った。厚
さ1.1mm、50×50mm2のコーニング社製のガ
ラス基板(#7059)をアセトンとイソプロパノール
で超音波洗浄し、温風乾燥させた。
First, the supporting substrate 101 was manufactured. A Corning glass substrate (# 7059) having a thickness of 1.1 mm and a size of 50 × 50 mm 2 was subjected to ultrasonic cleaning with acetone and isopropanol and dried with hot air.

【0153】図3の堆積装置には原料ガス供給装置(不
図示)がガス導入管317を通して接続されている。原
料ガスボンベはいずれも超高純度に精製されたもので、
Arガスボンベ、Xeガスボンベ、O2ガスボンベ、F2
ガスボンベがあり、ターゲットはAlとZnOがあり、
それぞれ真空中で切り替えてスパッタリングを行うこと
ができる。バイアス電源にはRF電源311を用いた。
A source gas supply device (not shown) is connected to the deposition device of FIG. The raw material gas cylinders are all purified to ultra-high purity.
Ar gas cylinder, Xe gas cylinder, O 2 gas cylinder, F 2
There is a gas cylinder, the target is Al and ZnO,
Sputtering can be performed by switching each in a vacuum. An RF power supply 311 was used as a bias power supply.

【0154】図3の基板ホルダー302に基板303を
置いた。油拡大ポンプが接続された排気管316から堆
積室301を真空排気した。圧力が1×10-6になった
らガス導入管317から堆積室301にXeガスを50
sccm、O2ガスを5sccm、F2ガスを全流量の0
〜50%の範囲の所定量を混合したガスを導入し、圧力
が9mTorrになるようにコンダクタンスバルブ(不
図示)で調節した。基板温度が200℃になったらRF
電源311からRF電力300Wを透明導電層用ターゲ
ット308に印加し、プラズマ319を生起した。シャ
ッター314を開け、膜堆積を開始した。堆積速度は2
0Å/sとした。
A substrate 303 was placed on the substrate holder 302 shown in FIG. The deposition chamber 301 was evacuated from the exhaust pipe 316 connected to the oil expansion pump. When the pressure becomes 1 × 10 −6 , 50 g of Xe gas is introduced into the deposition chamber 301 from the gas introduction pipe 317.
sccm, O 2 gas at 5 sccm, and F 2 gas at 0% of the total flow rate.
A gas mixed with a predetermined amount in the range of 5050% was introduced, and the pressure was adjusted to 9 mTorr by a conductance valve (not shown). RF when substrate temperature reaches 200 ℃
An RF power of 300 W was applied from a power supply 311 to the transparent conductive layer target 308 to generate plasma 319. The shutter 314 was opened to start film deposition. Deposition rate is 2
0 ° / s.

【0155】支持基板101上に層厚2.0μmのZn
O透明導電層102を形成したところでシャッター31
4を閉じ、プラズマ319を消滅させた。透明導電層1
02の導電率は10-4(1/Ωcm)であった。
On the support substrate 101, a Zn layer having a thickness of 2.0 μm was formed.
When the O transparent conductive layer 102 is formed, the shutter 31
4 was closed and the plasma 319 was extinguished. Transparent conductive layer 1
02 had a conductivity of 10 -4 (1 / Ωcm).

【0156】このとき、F2の割合をかえて(SC実1
−1)、(SC実1−2)、(SC比1−1)、(SC
比1−2)を作製した。そして、サンプリング長40n
mで透明導電層102の表面形状の傾斜角の分布を測定
した。結果を表3に示す。
At this time, the ratio of F 2 was changed (SC actual 1).
-1), (SC actual 1-2), (SC ratio 1-1), (SC
Ratio 1-2) was produced. And the sampling length 40n
m, the distribution of the inclination angle of the surface shape of the transparent conductive layer 102 was measured. Table 3 shows the results.

【0157】次に、図4に示す堆積装置を用いて半導体
層103〜105を堆積し、図1(a)の構成をした太
陽電池を作製した。
Next, the semiconductor layers 103 to 105 were deposited using the deposition apparatus shown in FIG. 4 to produce a solar cell having the structure shown in FIG. 1A.

【0158】まず、図4に示す装置を用いて透明導電層
102上にn型半導体層103、i型半導体層104、
p型半導体層105を順次形成した。a−Siからなる
p型半導体層103はRFプラズマCVD法で形成し、
a−Siからなるi型半導体層104はMW(マイクロ
波)プラズマCVDで形成し、μx−Siからなるp型
半導体層105はRFプラズマCVD法で形成した。
First, an n-type semiconductor layer 103, an i-type semiconductor layer 104,
The p-type semiconductor layers 105 were sequentially formed. The p-type semiconductor layer 103 made of a-Si is formed by an RF plasma CVD method,
The i-type semiconductor layer 104 made of a-Si was formed by MW (microwave) plasma CVD, and the p-type semiconductor layer 105 made of μx-Si was formed by RF plasma CVD.

【0159】図4はプラズマCVD法を実施することの
できる装置で、401は反応室、402は透明導電層1
02まで形成された基板、403はヒーター、404は
コンダクタンスバルブ、405はマイクロ波導波管、4
06はマイクロ波導入部、407はアルミナ−セラミッ
スクからなるマイクロ波導入窓、408はRF導入部、
409はマッチング回路を内蔵するRF電源、410プ
ラズマ、411はシャッター、414は排気管、415
はガス導入管である。412はマイクロ波の進行方向、
413は排気方向、416はガス導入方向を示すもので
ある。図には示していないが、マイクロ波電源がマイク
ロ波導波管405に接続され、真空ポンプが排気管41
4に接続されされている。
FIG. 4 shows an apparatus capable of carrying out a plasma CVD method, wherein 401 is a reaction chamber, and 402 is a transparent conductive layer 1.
02, a substrate 403, a heater, 404, a conductance valve, 405, a microwave waveguide,
06 is a microwave introduction part, 407 is a microwave introduction window made of alumina-ceramics, 408 is an RF introduction part,
409 is an RF power supply having a built-in matching circuit, 410 plasma, 411 is a shutter, 414 is an exhaust pipe, 415
Is a gas introduction pipe. 412 is the traveling direction of the microwave,
413 indicates an exhaust direction, and 416 indicates a gas introduction direction. Although not shown, a microwave power supply is connected to the microwave waveguide 405, and the vacuum pump is connected to the exhaust pipe 41.
4.

【0160】また、原料ガス供給装置(不図示)がガス
導入管415を通して接続されている。原料ガスボンベ
はいずれも超高純度に精製されたもので、SiH4ガス
ボンベ、SiF4ガスボンベ、CH4ガスボンベ、GeH
4ガスボンベ、PH3/H2(PH3:1%)ガスボンベ、
26/H2(B26:1%)ガスボンベ、H2ガスボン
ベを接続した。
Further, a source gas supply device (not shown) is connected through a gas introduction pipe 415. The raw material gas cylinders are all purified to ultra-high purity, and are SiH 4 gas cylinder, SiF 4 gas cylinder, CH 4 gas cylinder, GeH
4 gas cylinder, PH 3 / H 2 (PH 3 : 1%) gas cylinder,
A B 2 H 6 / H 2 (B 2 H 6 : 1%) gas cylinder and an H 2 gas cylinder were connected.

【0161】このプラズマCVD装置でマイクロ波CV
D法を用いて、実際の層形成を行うには以下の手順で行
う。
[0161] The microwave CV
The following procedure is used to actually form a layer using the D method.

【0162】まず、透明導電層102まで形成した基板
402を反応室401内部のヒーター403に取り付
け、反応室401内部の圧力が1×10-4Torr以下
になるように油拡散ポンプなどの真空ポンプで排気す
る。圧力が1×10-4Torr以下になったら、H2
Heなどのガスをガス導入管415から反応室401に
導入し、ヒーター403を入れ、基板402が所望の温
度になるように設定する。基板402の温度が安定した
ところで、ガス導入管415から原料ガスを導入し、不
図示のマイクロ波電源からマイクロ波導波管405、マ
イクロ波導入部405、マイクロ波導入窓407を通し
てマイクロ波電力を反応室401内部に導入する。プラ
ズマ410が生起したところで所望の圧力になるように
コンダクタンスバルブ404を調整し、RF電源409
を入れ、RF導入部408からRF電力を導入する。そ
の際、マッチング回路を調整し、反射電力を最小にする
のがよい。次に、シャッター411を開け、所望の膜厚
を有する層が形成されたところでシャッター411を閉
じ、RF電力、マイクロ波電力の導入、原料ガスの導入
を止め、次の層を形成する準備をする。
First, the substrate 402 formed up to the transparent conductive layer 102 is attached to the heater 403 inside the reaction chamber 401, and a vacuum pump such as an oil diffusion pump is used so that the pressure inside the reaction chamber 401 becomes 1 × 10 −4 Torr or less. Exhaust with. When the pressure becomes 1 × 10 −4 Torr or less, H 2 ,
A gas such as He is introduced from the gas introduction pipe 415 into the reaction chamber 401, the heater 403 is turned on, and the temperature of the substrate 402 is set to a desired temperature. When the temperature of the substrate 402 is stabilized, a source gas is introduced from the gas introduction pipe 415, and microwave power is reacted from a microwave power supply (not shown) through the microwave waveguide 405, the microwave introduction section 405, and the microwave introduction window 407. It is introduced into the chamber 401. When the plasma 410 is generated, the conductance valve 404 is adjusted to a desired pressure, and the RF power source 409 is adjusted.
And RF power is introduced from the RF introduction unit 408. At that time, it is preferable to adjust the matching circuit to minimize the reflected power. Next, the shutter 411 is opened, and when a layer having a desired film thickness is formed, the shutter 411 is closed, and the introduction of the RF power and the microwave power and the introduction of the raw material gas are stopped to prepare for forming the next layer. .

【0163】以下、各層ごとに具体的に説明する。Hereinafter, each layer will be described specifically.

【0164】まず、a−Siからなるn型半導体層10
3を以下の手順で形成した。H2ガスを300sccm
導入し、反応室401内の圧力が1.0Torr、基板
温度が250℃で安定したところで、SiH4ガス2s
ccm、PH3/H2ガス2sccm、H2ガス100s
ccm導入し、反応室401内の圧力は10Torrと
なるように調整した。RF電源409の電力を5Wに設
定し、バイアス電極にRF電力を印加し、プラズマ41
0を生起させ、シャッター411を開け、透明導電層1
02上にn型半導体層103の形成を開始し、層厚20
nmのn型半導体層103を形成したところでシャッタ
ー411を閉じ、RF電源409を切って、プラズマ4
10を消滅させ、n型半導体層103の形成を終えた。
反応室401内へのSiH4ガス、PH3/H2の流入を
止め、2分間、反応室401内へH2ガスを流し続けた
のち、H2の流入も止め、反応室401内及びガス配管
内を1×10-5Torrまで真空排気した。
First, the n-type semiconductor layer 10 made of a-Si
3 was formed in the following procedure. 300 sccm of H 2 gas
When the pressure in the reaction chamber 401 was stabilized at 1.0 Torr and the substrate temperature was stabilized at 250 ° C., the SiH 4 gas was
ccm, PH 3 / H 2 gas 2sccm, H 2 gas 100s
Ccm was introduced, and the pressure in the reaction chamber 401 was adjusted to 10 Torr. The power of the RF power source 409 is set to 5 W, RF power is applied to the bias electrode, and the plasma 41
0, the shutter 411 is opened, and the transparent conductive layer 1
02, the formation of the n-type semiconductor layer 103 is started, and the layer thickness 20
When the n-type semiconductor layer 103 of nm is formed, the shutter 411 is closed, the RF power source 409 is turned off, and the plasma 4
10, the formation of the n-type semiconductor layer 103 was completed.
SiH 4 gas into the reaction chamber 401, stopping the flow of PH 3 / H 2, 2 minutes, after which continued to flow H 2 gas into the reaction chamber 401, the flow of H 2 is also stopped, the reaction chamber 401 and the gas The inside of the pipe was evacuated to 1 × 10 −5 Torr.

【0165】次に、a−Siからなるi型半導体層10
4を以下の手順で形成した。H2ガスを500sccm
導入し、圧力が0.01Torr、基板温度が350℃
になるようにした。基板温度が安定したところで、Si
4ガスを導入させ、SiH4ガス流量が50sccm、
2ガス流量が500sccm、反応室401内の圧力
が0.02Torrとなるように調整した。その後、M
W電源の電力を500Wに設定し、誘電体窓を通してM
W電力を導入し、プラズマ410を生起させ、シャッタ
ー411を開け、n型半導体層103上にi型半導体層
104の形成を開始し、層厚200nmのi型半導体層
104を形成したところでシャッター411を閉じ、M
W電源を切って、プラズマ410を消滅させ、i型半導
体層104の形成を終えた。SiH4の流入を止め、1
分間、H2ガスを流し続けた後、H2ガスの流入も止め、
反応室401内及びガス配管内を1×10-5Torrま
で真空排気した。
Next, the i-type semiconductor layer 10 made of a-Si
4 was formed in the following procedure. 500 sccm of H 2 gas
Introduced, pressure 0.01 Torr, substrate temperature 350 ° C
I tried to be. When the substrate temperature becomes stable, the Si
H 4 gas was introduced, and the SiH 4 gas flow rate was 50 sccm,
The H 2 gas flow rate was adjusted to 500 sccm, and the pressure in the reaction chamber 401 was adjusted to 0.02 Torr. Then M
The power of the W power source is set to 500 W, and M
W power is introduced, plasma 410 is generated, the shutter 411 is opened, the formation of the i-type semiconductor layer 104 is started on the n-type semiconductor layer 103, and the shutter 411 is formed when the 200-nm-thick i-type semiconductor layer 104 is formed. And close M
The W power was turned off, the plasma 410 was extinguished, and the formation of the i-type semiconductor layer 104 was completed. Stop the flow of SiH 4
After flowing H 2 gas for a minute, the inflow of H 2 gas is stopped,
The inside of the reaction chamber 401 and the inside of the gas pipe were evacuated to 1 × 10 −5 Torr.

【0166】次に、μc−Siからなるp型半導体層1
05を以下の手順で形成した。H2ガスを500scc
m導入し、反応室401内の圧力が1Torr、基板温
度が200℃になるように設定した。基板温度が安定し
たところでSiH4ガス、BF3/H2ガスを流入させ
た。この時、SiH4ガス流量が2sccm、H2ガス流
量が100sccm、BF3/H2ガス流量が500sc
cm、圧力が1Torrとなうように調整した。その
後、RF電源409の電力を50Wに設定し、プラズマ
410を生起させ、シャッター411を開け、i型半導
体層104上にp型半導体層105の形成を開始し、層
厚10nmのp型半導体層105を形成したところでシ
ャッター411を閉じ、RF電源409を切って、プラ
ズマ410を消滅させ、p型半導体層105の形成を終
えた。SiH4ガス,BF3/H2ガスの流入を止め、2
分間、H2ガスを流し続けた後、H2ガスの流入も止め、
反応室401内及びガス配管内を1×10-5Torrま
で真空排気し、反応室401をリークした。
Next, the p-type semiconductor layer 1 made of μc-Si
05 was formed by the following procedure. 500 scc of H 2 gas
m, and the pressure in the reaction chamber 401 was set to 1 Torr, and the substrate temperature was set to 200 ° C. When the substrate temperature was stabilized, SiH 4 gas and BF 3 / H 2 gas were introduced. At this time, the flow rate of the SiH 4 gas is 2 sccm, the flow rate of the H 2 gas is 100 sccm, and the flow rate of the BF 3 / H 2 gas is 500 sccm.
cm and the pressure were adjusted to 1 Torr. Thereafter, the power of the RF power supply 409 is set to 50 W, plasma 410 is generated, the shutter 411 is opened, and the formation of the p-type semiconductor layer 105 on the i-type semiconductor layer 104 is started. After the formation of the p-type semiconductor layer 105, the shutter 411 was closed, the RF power supply 409 was turned off, and the plasma 410 was extinguished. Stop the flow of SiH 4 gas and BF 3 / H 2 gas
After flowing H 2 gas for a minute, the inflow of H 2 gas is stopped,
The inside of the reaction chamber 401 and the inside of the gas pipe were evacuated to 1 × 10 −5 Torr, and the reaction chamber 401 was leaked.

【0167】次に、p型半導体層105上に、透明電極
106として、層厚70nmのITOを抵抗加熱真空蒸
着法で真空蒸着した。
Next, on the p-type semiconductor layer 105, ITO having a thickness of 70 nm was vacuum-deposited as a transparent electrode 106 by a resistance heating vacuum deposition method.

【0168】次に透明電極106上に櫛型の穴が開いた
マスクを乗せ、Cr(40nm)/Ag(1000n
m)/Cr(40nm)からなる櫛形の集電電極107
を電子ビーム真空蒸着法で真空蒸着した。
Next, a mask having a comb-shaped hole was placed on the transparent electrode 106, and Cr (40 nm) / Ag (1000 n
m) / Cig (40 nm) comb-shaped current collecting electrode 107
Was vacuum-deposited by an electron beam vacuum deposition method.

【0169】以上で太陽電池の作製を終えた。評価結果
を表3に示す。尚、評価は(SC実1−1)を1とした
ときの相対値で示した。(SC実1−1)と(SC比1
−1)の差は主にフィルフィルターの差及び短絡電流の
差が起因していた。
Thus, the production of the solar cell has been completed. Table 3 shows the evaluation results. In addition, evaluation was shown by the relative value when (SC actual 1-1) was set to 1. (SC actual 1-1) and (SC ratio 1
The difference of -1) was mainly caused by the difference between the fill filters and the short-circuit current.

【0170】[0170]

【表3】 [Table 3]

【0171】《実施例2》支持基板101(SUS30
4)上に実施例1と同様にしてDCマグネトロンスパッ
タ法により種々の条件にて、膜厚は1μm、導電率10
-4(1/Ωcm)の透明導電層102を作製した。その
サンプルを酢酸2%で数秒と温度を変えてエッチング
し、様々な試料を作成した。サンプリング長20nmで
表面の傾斜角の分布を求めた。その結果を表4に示す。
<< Embodiment 2 >> The supporting substrate 101 (SUS30
4) The film thickness was 1 μm and the conductivity was 10 μm under various conditions by DC magnetron sputtering in the same manner as in Example 1.
-4 (1 / Ωcm) transparent conductive layer 102 was produced. The sample was etched with 2% acetic acid for several seconds at different temperatures to produce various samples. The distribution of the inclination angle of the surface was determined at a sampling length of 20 nm. Table 4 shows the results.

【0172】実施例1と同様に半導体層103〜105
としてpinアモルファスシリコン半導体太陽電池を積
層して評価を行った結果を表4に示す。
As in the first embodiment, the semiconductor layers 103 to 105
Table 4 shows the results of evaluation by stacking pin amorphous silicon semiconductor solar cells.

【0173】[0173]

【表4】 [Table 4]

【0174】《実施例3》支持基板101(SUS30
4)上に実施例1ような作製方法でマグネトロンスパッ
タ法により種々の条件にて、膜厚1μm、導電率10-4
(1/Ωcm)の酸化スズ薄膜の透明導電層102を作
製した。
<< Embodiment 3 >> The supporting substrate 101 (SUS30
4) The film thickness is 1 μm and the conductivity is 10 −4 under various conditions by the magnetron sputtering method using the manufacturing method as in Example 1 above.
A transparent conductive layer 102 of (1 / Ωcm) tin oxide thin film was prepared.

【0175】傾斜角の分布の標準偏差を30°±に2°
に揃えて評価した。その表面の局所的谷の角度の平均を
求めた。その結果を表5に示す。
The standard deviation of the distribution of the inclination angle is 2 ° to 30 ° ±
And evaluated. The average of the local valley angles on the surface was determined. Table 5 shows the results.

【0176】実施例1と同様に半導体層としてpinア
モルファスシリコン半導体太陽電池を積層した。この
時、i型半導体層104の堆積速度は20Å/sと速く
した。評価結果を表5に示す。
As in Example 1, a pin amorphous silicon semiconductor solar cell was laminated as a semiconductor layer. At this time, the deposition rate of the i-type semiconductor layer 104 was increased to 20 ° / s. Table 5 shows the evaluation results.

【0177】[0177]

【表5】 [Table 5]

【0178】《実施例4》透明導電層102を酸化イン
ジウム薄膜とし、傾斜角の分布の標準偏差を30°±に
2°に揃えた以外は、実施例3と同様にして太陽電池を
作製した。結果を表6に示す。
Example 4 A solar cell was fabricated in the same manner as in Example 3, except that the transparent conductive layer 102 was made of an indium oxide thin film, and the standard deviation of the distribution of the inclination angle was adjusted to 30 ° ± 2 °. . Table 6 shows the results.

【0179】[0179]

【表6】 [Table 6]

【0180】《実施例5》支持基板101(SUS30
4)上に実施例1のような作製方法でマグネトロンスパ
ッタ法により種々の条件にて、透明導電層102として
膜厚は1μmの酸化亜鉛薄膜を作製した。酸化亜鉛薄膜
はターゲット上に酸化アルミニウムを埋め込み、同時に
スパッタリングを行なった。酸化アルミニウムの添加量
が多いほど導電率が大きくなった。
<< Embodiment 5 >> The supporting substrate 101 (SUS30
4) A zinc oxide thin film having a thickness of 1 μm was formed as the transparent conductive layer 102 under various conditions by the magnetron sputtering method using the manufacturing method as in Example 1 above. The zinc oxide thin film was formed by embedding aluminum oxide on a target and simultaneously performing sputtering. The conductivity increased as the amount of aluminum oxide added increased.

【0181】また、実施例1と同様に半導体層としてp
inアモルファスシリコン半導体太陽電池を積層した。
この時、堆積室のクリーニングを行うことなく長期にわ
たって膜堆積を行った堆積室にてi型半導体層を堆積し
た。
As in the first embodiment, the semiconductor layer
In-amorphous silicon semiconductor solar cells were stacked.
At this time, the i-type semiconductor layer was deposited in the deposition chamber where the film deposition was performed for a long period without cleaning the deposition chamber.

【0182】サンプリング長20nmで表面形状を測定
した。いずれも、0°を中心とした正規分布であって、
傾斜角は、いずれも、35°±2°尖度は0.21±
0.03、局所的谷の角度の平均値は145°±2°、
局所的山の角度の平均値は140°±2°であって酸化
アルミニウムの添加で明確な変化はなかった。
The surface shape was measured at a sampling length of 20 nm. Both are normal distributions centered on 0 °,
The inclination angle is 35 ° ± 2 ° and the kurtosis is 0.21 ±.
0.03, the average of the local valley angles is 145 ° ± 2 °,
The average value of the local peak angles was 140 ° ± 2 °, and there was no clear change by the addition of aluminum oxide.

【0183】導電率の異なる膜を用いて光起電力素子を
作り、光電変換効率を測定した結果を図9に示す。図9
に示すように導電率が10-8(1/Ωcm)以上であれ
ばシリーズ抵抗が大きくなりすぎて光電変換効率が低下
してしまうということがなく、10-2(1/Ωcm)以
下であればシャント抵抗が低下して収率が低下するとい
うことがない。
FIG. 9 shows the results of measuring photovoltaic conversion efficiencies by fabricating photovoltaic elements using films having different conductivities. FIG.
If the conductivity is 10 -8 (1 / Ωcm) or more, the series resistance does not become too large and the photoelectric conversion efficiency does not decrease as long as it is 10 -2 (1 / Ωcm) or less. For example, the shunt resistance does not decrease and the yield does not decrease.

【0184】この試料表面をSEM観察するといずれの
試料も多数のピンホールが観察された。
When this sample surface was observed by SEM, many pinholes were observed in each sample.

【0185】《実施例6》支持基板101(SUS30
4)上に実施例1のような作製方法でマグネトロンスパ
ッタ法により種々の条件にて、透明導電層102として
膜厚1μmの酸化亜鉛薄膜を作製した。酸化亜鉛薄膜は
ターゲット上に該透明導電層に耐食性が高まる不純物と
して銅を埋め込み、同時にスパッタリングを行った。銅
の添加量を変えてみたが導電率はあまり変化しなかっ
た。この試料を塩化鉄30%水溶液中に5分間漬けた。
塩化鉄水溶液はITOのパターニングに用いられるエッ
チャントである。銅を埋め込んだターゲットで作製した
試料では変化が見られなかった。銅を埋め込んだターゲ
ットで作製した試料と埋め込まなかった試料では、表面
形状は有異な差はなかった。
Example 6 A supporting substrate 101 (SUS30
4) A zinc oxide thin film having a thickness of 1 μm was formed as the transparent conductive layer 102 under various conditions by the magnetron sputtering method using the manufacturing method as in Example 1 above. As the zinc oxide thin film, copper was buried in the transparent conductive layer as an impurity for increasing corrosion resistance on the target, and sputtering was performed at the same time. When the amount of copper added was changed, the conductivity did not change much. This sample was immersed in a 30% iron chloride aqueous solution for 5 minutes.
The aqueous iron chloride solution is an etchant used for patterning ITO. No change was seen in the sample made with the copper embedded target. There was no significant difference in the surface shape between the sample made with the copper embedded target and the sample not embedded.

【0186】また、実施例1と同様に半導体層としてp
inアモルファスシリコン半導体太陽電池を積層した
後、ITOをパターニングするために塩化鉄30%水溶
液中に1分間漬けた。光電変換効率を測定した結果、銅
を埋め込まずに作製した試料では、変換効率が0.73
倍に低下したが、銅を埋め込んだターゲットで作成した
試料では変換効率の低下は見られなかった。
As in the case of the first embodiment, the semiconductor layer
After laminating the in-amorphous silicon semiconductor solar cell, it was immersed in a 30% iron chloride aqueous solution for 1 minute to pattern the ITO. As a result of measuring the photoelectric conversion efficiency, the conversion efficiency was 0.73 in the sample manufactured without copper embedded.
The conversion efficiency was not reduced in the sample made with the target in which the copper was embedded, although it decreased twice.

【0187】《実施例7》支持基板101(SUS30
4)上に金属層108の形成方法として前述したような
作製方法でマグネトロンスパッタ法により種々の条件に
て、金属層108として膜厚は50nmアルミニウム薄
膜を作製した。金属層の表面形状をサンプリング長20
nmで測定した。その結果を表7に示す。
Embodiment 7 A supporting substrate 101 (SUS30
4) An aluminum thin film having a thickness of 50 nm was formed as the metal layer 108 by magnetron sputtering under various conditions using the above-described manufacturing method as a method of forming the metal layer 108. Sampling length 20 for surface shape of metal layer
Measured in nm. Table 7 shows the results.

【0188】その後、DCマグネトロンスパッタ法によ
り透明導電層102として酸化亜鉛薄膜を作製した。膜
厚は1μmとし、導電率は10-4(1/Ωcm)とし
た。
Thereafter, a zinc oxide thin film was formed as the transparent conductive layer 102 by DC magnetron sputtering. The film thickness was 1 μm, and the conductivity was 10 −4 (1 / Ωcm).

【0189】また、実施例1と同様に半導体層としてp
inアモルファスシリコン半導体太陽電池を積層して評
価した。評価結果を表7に示す。
As in the first embodiment, the semiconductor layer
The in-amorphous silicon semiconductor solar cells were laminated and evaluated. Table 7 shows the evaluation results.

【0190】[0190]

【表7】 [Table 7]

【0191】[0191]

【発明の効果】本発明の光起電力素子は短絡電流を向上
させ、かつ、開放電圧やフィルファクターを維持し、光
起電力素子を向上させることができる。また、光起電力
素子の光劣化、振動劣化を改善でき、なおかつ、高温高
湿環境にて逆バイアスがかかるような状態においても耐
久性を向上させることができる。
According to the photovoltaic device of the present invention, the short-circuit current can be improved, the open voltage and the fill factor can be maintained, and the photovoltaic device can be improved. In addition, light deterioration and vibration deterioration of the photovoltaic element can be improved, and durability can be improved even in a state where a reverse bias is applied in a high temperature and high humidity environment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)(b)ともに本発明の光起電力素子の一
例を示す模式的な断面図である。
FIGS. 1A and 1B are schematic cross-sectional views each showing an example of a photovoltaic element of the present invention.

【図2】図2(a)は透明導電層の表面形状の傾斜角の
概念図であり、図2(b)は、その局所的谷、局所的山
の概念図である。
FIG. 2A is a conceptual diagram of a tilt angle of a surface shape of a transparent conductive layer, and FIG. 2B is a conceptual diagram of a local valley and a local peak.

【図3】本発明の透明導電層付き基板の金属層及び透明
導電層を形成するための装置の一例を示す模式的な断面
図である。
FIG. 3 is a schematic cross-sectional view showing an example of an apparatus for forming a metal layer and a transparent conductive layer of a substrate with a transparent conductive layer of the present invention.

【図4】本発明の光起電力素子の半導体層を形成する装
置の一例を示す模式的な断面図である。
FIG. 4 is a schematic cross-sectional view showing one example of an apparatus for forming a semiconductor layer of a photovoltaic element of the present invention.

【図5】透明導電層の表面の傾斜角分布を示すグラフで
ある。
FIG. 5 is a graph showing an inclination angle distribution of a surface of a transparent conductive layer.

【図6】透明導電層の表面の中心線平均粗さRaと短絡
光電流の関係を示すグラフである。
FIG. 6 is a graph showing the relationship between the center line average roughness Ra of the surface of the transparent conductive layer and the short-circuit photocurrent.

【図7】透明導電層の表面の傾斜角の分布の標準偏差と
短絡光電流の関係を示すグラフである。
FIG. 7 is a graph showing the relationship between the standard deviation of the distribution of the inclination angle of the surface of the transparent conductive layer and the short-circuit photocurrent.

【図8】サンプリング長をパラメータとした透明導電層
の表面の傾斜角の分布の標準偏差と短絡光電流の関係を
示すグラフである。
FIG. 8 is a graph showing the relationship between the standard deviation of the distribution of the inclination angle of the surface of the transparent conductive layer and the short-circuit photocurrent using the sampling length as a parameter.

【図9】透明導電層の導電率と光電変換効率の関係を示
すグラフである。
FIG. 9 is a graph showing the relationship between the conductivity of the transparent conductive layer and the photoelectric conversion efficiency.

【符号の説明】[Explanation of symbols]

101 支持基板 102 透明導電層 103 n型半導体層 104 i型半導体層 105 p型半導体層 106 透明電極 107 集電電極 108 金属層 301 堆積室 302 基板ホルダー 303 基板 304 ヒーター 305 マッチングボックス 306 RF電源 307 金属ターゲット 308 透明導電層用ターゲット 309 ターゲット 310、312 DC電源 311 RF電源 313、314、315 シャッター 316 排気管 317 ガス導入管 318 回転軸 319 プラズマ 320 ガス導入方向 321 排気方向 401 反応室 402 基板 403 ヒーター 404 コンダクタンスバルブ 405 マイクロ波導波管 406 マイクロ波導入部 407 マイクロ波導入窓 408 RF導入部 409 RF電源 410 プラズマ 411 シャッター 412 マイクロ波の進行方向 413 排気方向 414 排気管 415 ガス導入管 416 ガス導入方向 101 Support substrate 102 Transparent conductive layer 103 N-type semiconductor layer 104 i-type semiconductor layer 105 p-type semiconductor layer 106 transparent electrode 107 collecting electrode 108 metal layer 301 deposition chamber 302 substrate holder 303 substrate 304 heater 305 matching box 306 RF power supply 307 metal Target 308 Transparent conductive layer target 309 Target 310, 312 DC power supply 311 RF power supply 313, 314, 315 Shutter 316 Exhaust pipe 317 Gas introduction pipe 318 Rotation axis 319 Plasma 320 Gas introduction direction 321 Exhaust direction 401 Reaction chamber 402 Substrate 403 Heater 404 Conductance valve 405 Microwave waveguide 406 Microwave introduction part 407 Microwave introduction window 408 RF introduction part 409 RF power supply 410 Plasma 411 Shut 412 Microwave traveling direction 413 Exhaust direction 414 Exhaust pipe 415 Gas introduction pipe 416 Gas introduction direction

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に少なくとも一層からなる透
明導電層を積層した透明導電層付き基板において、前記
透明導電層の表面の支持基板面からの距離をfとした時
の、サンプリング長dxが20nm〜100nmの範囲
における傾斜角arctan(df/dx)の分布が、
0°を中心とした尖度−1.2〜0.5の正規分布であ
り、標準偏差が20°〜55°であることを特徴とする
透明導電層付き基板。
In a substrate with a transparent conductive layer in which at least one transparent conductive layer is laminated on a supporting substrate, a sampling length dx when a distance of a surface of the transparent conductive layer from a surface of the supporting substrate is f is defined as: The distribution of the inclination angle arctan (df / dx) in the range of 20 nm to 100 nm is as follows:
A substrate with a transparent conductive layer, which has a normal distribution with a kurtosis of −1.2 to 0.5 centered on 0 ° and a standard deviation of 20 ° to 55 °.
【請求項2】 前記範囲における局所的谷のなす角の分
布の平均値が170°〜110°であることを特徴とす
る請求項1に記載の透明導電層付き基板。
2. The substrate with a transparent conductive layer according to claim 1, wherein the average value of the distribution of angles formed by local valleys in the range is 170 ° to 110 °.
【請求項3】 前記範囲における局所的山のなす角の分
布の平均値が170°〜100°であることを特徴とす
る請求項1に記載の透明導電層付き基板。
3. The substrate with a transparent conductive layer according to claim 1, wherein the average value of the distribution of the angles formed by the local peaks in the range is 170 ° to 100 °.
【請求項4】 前記透明導電層が、アルミニウム、亜
鉛、スズ、インジウム、チタン、タンタルの酸化物、窒
化物、または硫化物及びこれらの複合化合物より選ばれ
る少なくとも1種を含有することを特徴とする請求項1
〜3に記載の透明導電層付き基板。
4. The transparent conductive layer contains at least one selected from oxides, nitrides, or sulfides of aluminum, zinc, tin, indium, titanium, and tantalum, and composite compounds thereof. Claim 1
4. The substrate with a transparent conductive layer according to any one of items 1 to 3.
【請求項5】 前記透明導電層の導電率が10-8(1/
Ωcm)〜10-2(1/Ωcm)であることを特徴とす
る請求項1〜4に記載の透明導電層付き基板。
5. The method according to claim 1, wherein the conductivity of the transparent conductive layer is 10 −8 ( 1/1 ).
The substrate with a transparent conductive layer according to any one of claims 1 to 4, wherein the substrate has a resistivity of 10? 2 (1 /? Cm).
【請求項6】 前記透明導電層が耐食性向上材を含有す
ることを特徴とする請求項1〜5に記載の透明導電層付
き基板。
6. The substrate with a transparent conductive layer according to claim 1, wherein the transparent conductive layer contains a corrosion resistance improving material.
【請求項7】 前記支持基板と前記透明導電層との間に
金属層を有することを特徴とする請求項1〜6に記載の
透明導電層付き基板。
7. The substrate with a transparent conductive layer according to claim 1, further comprising a metal layer between the support substrate and the transparent conductive layer.
【請求項8】 金属層の透明導電層と接する面の支持基
板面からの距離をfmとした時の、サンプリング長dx
が20nm〜100nmの範囲における傾斜角arct
an(dfm/dx)の分布が、0°を中心とした尖度
−1.0〜0.5の正規分布であり、標準偏差が5°〜
20°であることを特徴とする請求項7に記載の透明導
電層付き基板。
8. A sampling length dx when a distance of a surface of the metal layer in contact with the transparent conductive layer from a support substrate surface is fm.
Is the tilt angle arct in the range of 20 nm to 100 nm.
The distribution of an (dfm / dx) is a normal distribution with a kurtosis of −1.0 to 0.5 centered on 0 ° and a standard deviation of 5 ° to
The substrate with a transparent conductive layer according to claim 7, wherein the angle is 20 °.
【請求項9】 金属層が、金、銀、銅、アルミニウム、
マグネシウム及びこれらの合金より選ばれる少なくとも
1種を含有することを特徴とする請求項7又は8に記載
の透明導電層付き基板。
9. The method according to claim 9, wherein the metal layer is gold, silver, copper, aluminum,
9. The substrate with a transparent conductive layer according to claim 7, comprising at least one selected from magnesium and an alloy thereof.
【請求項10】 請求項1〜9のいずれかに記載の透明
導電層付き基板上に少なくとも一層からなる半導体層を
積層したことを特徴とする光起電力素子。
10. A photovoltaic device comprising a substrate with a transparent conductive layer according to claim 1 and at least one semiconductor layer laminated thereon.
【請求項11】 前記半導体層が非単結晶シリコン系半
導体からなることを特徴とする請求項10に記載の光起
電力素子。
11. The photovoltaic device according to claim 10, wherein said semiconductor layer is made of a non-single-crystal silicon-based semiconductor.
【請求項12】 前記非単結晶シリコン系半導体が微結
晶相を含有する層を含むことを特徴とする請求項11に
記載の光起電力素子。
12. The photovoltaic device according to claim 11, wherein the non-single-crystal silicon-based semiconductor includes a layer containing a microcrystalline phase.
JP11011290A 1998-01-21 1999-01-20 Substrate with transparent conductive layer and photovoltaic element Pending JPH11274539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11011290A JPH11274539A (en) 1998-01-21 1999-01-20 Substrate with transparent conductive layer and photovoltaic element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-9193 1998-01-21
JP919398 1998-01-21
JP11011290A JPH11274539A (en) 1998-01-21 1999-01-20 Substrate with transparent conductive layer and photovoltaic element

Publications (1)

Publication Number Publication Date
JPH11274539A true JPH11274539A (en) 1999-10-08

Family

ID=26343878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11011290A Pending JPH11274539A (en) 1998-01-21 1999-01-20 Substrate with transparent conductive layer and photovoltaic element

Country Status (1)

Country Link
JP (1) JPH11274539A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299660A (en) * 2001-03-30 2002-10-11 Kyocera Corp THIN-FILM CRYSTALLINE Si SOLAR CELL
US6812499B2 (en) 2000-10-24 2004-11-02 Canon Kabushiki Kaisha Silicon-based film and photovoltaic element
JP2009135473A (en) * 2007-11-09 2009-06-18 Semiconductor Energy Lab Co Ltd Photoelectric converter and manufacturing method thereof
JP2009141331A (en) * 2007-11-16 2009-06-25 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method
JPWO2013168515A1 (en) * 2012-05-10 2016-01-07 シャープ株式会社 Photoelectric conversion device and manufacturing method thereof
JP2021012949A (en) * 2019-07-05 2021-02-04 Agc株式会社 Transparent electrode substrate and solar battery

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812499B2 (en) 2000-10-24 2004-11-02 Canon Kabushiki Kaisha Silicon-based film and photovoltaic element
JP2002299660A (en) * 2001-03-30 2002-10-11 Kyocera Corp THIN-FILM CRYSTALLINE Si SOLAR CELL
JP2009135473A (en) * 2007-11-09 2009-06-18 Semiconductor Energy Lab Co Ltd Photoelectric converter and manufacturing method thereof
US8394655B2 (en) 2007-11-09 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP2009141331A (en) * 2007-11-16 2009-06-25 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method
JPWO2013168515A1 (en) * 2012-05-10 2016-01-07 シャープ株式会社 Photoelectric conversion device and manufacturing method thereof
JP2021012949A (en) * 2019-07-05 2021-02-04 Agc株式会社 Transparent electrode substrate and solar battery

Similar Documents

Publication Publication Date Title
US6951689B1 (en) Substrate with transparent conductive layer, and photovoltaic element
KR100294102B1 (en) Photovoltaic element having a specific doped layer
JP2984595B2 (en) Photovoltaic element
AU734676B2 (en) Photovoltaic element and method of producing same
JP4208281B2 (en) Multilayer photovoltaic device
JP3169337B2 (en) Photovoltaic element and method for manufacturing the same
US5981934A (en) Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
US6268233B1 (en) Photovoltaic device
US6211454B1 (en) Photovoltaic element
JP3684041B2 (en) Photovoltaic element
JPH11261102A (en) Photovoltaic device
JPH11274539A (en) Substrate with transparent conductive layer and photovoltaic element
JPH11261087A (en) Photovoltaic element
JP3710311B2 (en) Photovoltaic element
JP3710312B2 (en) Photovoltaic element and manufacturing method thereof
JP2918814B2 (en) Photovoltaic element and method for manufacturing the same
JP2918815B2 (en) Photovoltaic element and method for manufacturing the same
JPH10144944A (en) Photovoltaic device
JP2000077694A (en) Photovoltaic element and solar cell module
JP2918813B2 (en) Photovoltaic element and method for manufacturing the same
JP3659511B2 (en) Photovoltaic element
JP2958255B2 (en) Photovoltaic element and method for manufacturing the same
JP2937815B2 (en) Photovoltaic element and method for manufacturing the same
JPH10173211A (en) Photovoltaic element
JPH10173216A (en) Photovoltaic element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517