JP2918813B2 - Photovoltaic element and method for manufacturing the same - Google Patents

Photovoltaic element and method for manufacturing the same

Info

Publication number
JP2918813B2
JP2918813B2 JP7177437A JP17743795A JP2918813B2 JP 2918813 B2 JP2918813 B2 JP 2918813B2 JP 7177437 A JP7177437 A JP 7177437A JP 17743795 A JP17743795 A JP 17743795A JP 2918813 B2 JP2918813 B2 JP 2918813B2
Authority
JP
Japan
Prior art keywords
layer
type
gas
doping
doping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7177437A
Other languages
Japanese (ja)
Other versions
JPH0927628A (en
Inventor
深照 松山
享 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7177437A priority Critical patent/JP2918813B2/en
Priority to US08/678,701 priority patent/US5716480A/en
Publication of JPH0927628A publication Critical patent/JPH0927628A/en
Application granted granted Critical
Publication of JP2918813B2 publication Critical patent/JP2918813B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic device having high photoelectric conversion efficiency and a method for manufacturing the same.

【0002】[0002]

【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子である光起電力素子は、電卓、腕時計など民生
用の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のpn接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリアが生成し、該光キャリアをpn接合部の内
部電界に依りドリフトさせ、外部に取り出すものであ
る。
2. Description of the Related Art Photovoltaic elements, which are photoelectric conversion elements for converting sunlight into electric energy, have been widely applied as small power sources for consumer use such as calculators and wristwatches. Has attracted attention as a technology that can be put to practical use as a so-called fossil fuel alternative electric power. A photovoltaic element is a technology that uses the photovoltaic power of a pn junction of a semiconductor. A semiconductor such as silicon absorbs sunlight to generate photocarriers of electrons and holes, and the photocarriers are generated inside the pn junction. It drifts due to the electric field and is taken out.

【0003】この様な光起電力素子の作成方法として
は、ほぼ半導体プロセスを用いることにより行われる。
具体的には、CZ法などの結晶成長法によりp型、ある
いはn型に価電子制御したシリコンの単結晶を作成し、
該単結晶をスライスして約300μmの厚みのシリコン
ウエハーを作る。さらに前記ウエハーの導電型と反対の
導電型となるように価電子制御剤を拡散などの適当な手
段により、異種の導電型の層を形成することでpn接合
を作るものである。
[0003] Such a method of producing a photovoltaic element is generally performed by using a semiconductor process.
Specifically, a single crystal of valence-controlled silicon is formed into p-type or n-type silicon by a crystal growth method such as a CZ method.
The single crystal is sliced to produce a silicon wafer having a thickness of about 300 μm. Further, a pn junction is formed by forming a layer of a different conductivity type by an appropriate means such as diffusion of a valence electron controlling agent so as to have a conductivity type opposite to the conductivity type of the wafer.

【0004】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているが、上述のように光起電力
素子作成は半導体プロセスを用いるため生産コストは高
いものとなっている。
Meanwhile, from the viewpoints of reliability and conversion efficiency, single-crystal silicon is used as a photovoltaic element that has been mainly put into practical use at present. Has a high production cost because it uses a semiconductor process.

【0005】単結晶シリコン光起電力素子の他の欠点
は、単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも50μmの厚さにしなければならない
ことや、バンドギャップが約1.1eVであり光起電力
素子として好適な1.5eVよりも狭いため長波長成分
を有効に利用できないことである。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、間接遷
移の問題は残り、光起電力素子の厚さを減らすことはで
きない。さらに多結晶シリコンには粒界その他の問題を
合わせ持っている。
Another disadvantage of single-crystal silicon photovoltaic devices is that single-crystal silicon has an indirect transition and therefore has a low light absorption coefficient, and single-crystal photovoltaic devices have at least 50 μm to absorb incident sunlight. The thickness must be increased, and the band gap is about 1.1 eV, which is smaller than 1.5 eV, which is suitable for a photovoltaic device. Therefore, a long wavelength component cannot be used effectively. Even if the production cost is reduced by using polycrystalline silicon, the problem of indirect transition remains, and the thickness of the photovoltaic element cannot be reduced. Polycrystalline silicon also has grain boundaries and other problems.

【0006】さらに、結晶質であるがために面積の大き
なウエハーは製造できず大面積化が困難であり、大きな
電力を取り出す場合には単位素子を直列化あるいは、並
列化するための配線を行なわなければならないことや、
屋外で使用する際に光起電力素子を様々な気象条件によ
りもたらされる機械的損傷から保護するため、高価な実
装が必要になることなどから、単位発電量に対する生産
コストが既存の発電方法に比べて割高になってしまうと
いう問題がある。このような事情から光起電力素子の電
力用としての実用化を進めるに当たって、低コスト化及
び大面積化が重要な技術的課題であり、様々な検討がな
されている。
Further, a large-area wafer cannot be manufactured due to its crystalline nature, and it is difficult to increase the area. If large power is to be taken out, wiring for serializing or parallelizing the unit elements is performed. What you have to do,
When used outdoors, the production cost per unit power generation is lower than that of existing power generation methods because expensive mounting is required to protect the photovoltaic element from mechanical damage caused by various weather conditions. There is a problem that it becomes expensive. Under such circumstances, in promoting the practical use of the photovoltaic element for electric power, cost reduction and enlargement of the area are important technical issues, and various studies have been made.

【0007】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、CdS,Cu2SなどのII−V
I族やGaAs,GaAlAsなどのIII−V族の化
合物半導体等が挙げられる。とりわけ、非晶質半導体を
光起電力発生層に用いた薄膜光起電力素子は、単結晶光
起電力素子に比較して大面積の膜が作成できることや、
膜厚が薄くて済むこと、任意の基板材料に堆積できるこ
となどの長所があり有望視されている。
[0007] Materials such as low-cost materials and materials with high conversion efficiencies have been sought. As materials for such photovoltaic elements, amorphous silicon, amorphous silicon germanium, amorphous Tetrahedral amorphous semiconductor such as porous silicon carbide and II-V such as CdS and Cu 2 S
Examples thereof include group I and III-V group compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic element using an amorphous semiconductor for the photovoltaic generation layer can produce a film having a larger area than a single-crystal photovoltaic element,
It has advantages such as a thin film thickness and the ability to be deposited on an arbitrary substrate material, and is considered promising.

【0008】しかしながら、上記非晶質半導体を用いた
光起電力素子を電力用素子として実用化するためには、
光電変換効率の向上と信頼性の向上が検討課題となって
いる。
However, in order to put a photovoltaic element using the above amorphous semiconductor into practical use as a power element,
Improvements in photoelectric conversion efficiency and reliability are issues to be studied.

【0009】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、さまざまな方法が有る
が、例えばpin型の半導体接合を用いた光起電力素子
の場合、光電変換効率を向上させるためには、光起電力
素子を構成するp型半導体層、i型半導体層、n型半導
体層、透明電極、裏面電極それぞれの層の特性を向上さ
せる必要が有る。
There are various methods for improving the photoelectric conversion efficiency of a photovoltaic device using an amorphous semiconductor. For example, in the case of a photovoltaic device using a pin-type semiconductor junction, the photoelectric conversion efficiency is increased. In order to improve the efficiency, it is necessary to improve the characteristics of each of the p-type semiconductor layer, the i-type semiconductor layer, the n-type semiconductor layer, the transparent electrode, and the back electrode constituting the photovoltaic element.

【0010】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許
2,949,498号明細書に開示されている。このス
タックセルにはpn接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、開放電圧
(VOC)を増大させる事により発電効率を向上させるも
のであった。
As another method for improving the conversion efficiency of a photovoltaic element, the use of a so-called stack cell in which a plurality of photovoltaic elements having a unit element structure are stacked is disclosed in US Pat. No. 2,949,498. Have been. Although a pn junction crystal semiconductor was used in this stack cell, the idea is common to both amorphous and crystalline semiconductors, and the solar spectrum is efficiently absorbed by photovoltaic elements having different band gaps. By increasing the open circuit voltage (V OC ), the power generation efficiency is improved.

【0011】スタックセルは、異なるバンドギャップの
素子を積層し太陽光線のスペクトルの各部分を効率よく
吸収することにより変換効率を向上させるものであり積
層する素子の光入射側に位置するいわゆるトップ層のバ
ンドギャップよりも該トップ層の下に位置するいわゆる
ボトム層のバンドギャップが狭くなる様に設計される。
これに対して浜川ら(Y.Hamakawa, H.Okamoto, and Y.N
itta “Applied Physics Letters” 35(1979), P.187)
は同じバンドギャップの非晶質シリコンを光起電力素子
間に絶縁層を持たない形で多重積層し、素子全体の開放
電圧(VOC)を増加させるいわゆるカスケード型電池を
報告している。この方法では同じバンドギャップの非晶
質シリコン材料から作られる単位素子を積層する方法で
ある。
The stack cell is a device in which devices having different band gaps are stacked and the conversion efficiency is improved by efficiently absorbing each part of the spectrum of the sunlight. A so-called top layer located on the light incident side of the stacked devices. The band gap of the so-called bottom layer located below the top layer is designed to be narrower than the band gap of the above.
In response, Hamakawa et al. (Y. Hamakawa, H. Okamoto, and YN
itta “Applied Physics Letters” 35 (1979), P.187)
Reported a so-called cascade type battery in which amorphous silicon having the same band gap was multi-layered without an insulating layer between photovoltaic elements to increase the open-circuit voltage (V OC ) of the entire element. In this method, unit elements made of an amorphous silicon material having the same band gap are stacked.

【0012】以上のような、スタックセルの場合も、単
層セル(シングルセル)の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するp型半
導体層、i型半導体層、n型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。
As described above, in the case of a stacked cell, as in the case of a single-layer cell (single cell), in order to improve the photoelectric conversion efficiency, a p-type semiconductor layer and an i-type It is necessary to improve the characteristics of each of the semiconductor layer, the n-type semiconductor layer, the transparent electrode, and the back electrode.

【0013】例えば、i型半導体層の場合、シングルセ
ル、スタックセルの用途に応じて所望のバンドギャップ
を有する必要があり、ギャップ内準位(局在準位)をで
きるだけ減少させ、光キャリアの走行性を向上させるこ
とが重要である。
For example, in the case of an i-type semiconductor layer, it is necessary to have a desired band gap depending on the use of a single cell or a stack cell. The level in the gap (local level) is reduced as much as possible, It is important to improve running performance.

【0014】また、このようなi型半導体層の膜質の本
質的な向上以外の方法でも光起電力素子特性の向上が検
討されている。その一例としてp型半導体及び/または
n型半導体とi型半導体層との接合界面に於てバンド幅
の傾斜を持たせるいわゆるバッファ層を用いる方法が米
国特許4,254,429号明細書、米国特許4,37
7,723号明細書に開示されている。該バッファ層の
目的は非晶質シリコンによって作成されるp型半導体ま
たはn型半導体と非晶質シリコンゲルマニウムで作成さ
れるi型半導体との接合界面には、格子定数の違いによ
り多数の準位が生成されるため接合界面に非晶質シリコ
ンを用いることにより準位を無くして接合を良くしキャ
リアの走行性を損なわないようにして開放電圧(VOC
を向上させることにある。
[0014] Improvements in the characteristics of the photovoltaic element have been studied by methods other than the method of essentially improving the film quality of the i-type semiconductor layer. As an example, US Pat. No. 4,254,429 discloses a method using a so-called buffer layer for imparting a gradient of a bandwidth at a junction interface between a p-type semiconductor and / or an n-type semiconductor and an i-type semiconductor layer. Patent 4,37
7,723. The purpose of the buffer layer is to provide a large number of levels at the junction interface between a p-type semiconductor or n-type semiconductor formed of amorphous silicon and an i-type semiconductor formed of amorphous silicon germanium due to a difference in lattice constant. Is generated, the open voltage (V OC ) is improved by using amorphous silicon at the junction interface to eliminate the level and improve the junction and not to impair the carrier traveling property.
Is to improve.

【0015】さらに、他の方法として、例えば、i型半
導体層として、非晶質シリコンゲルマニウムを用い、シ
リコンとゲルマニウムの組成比を変化させることにより
イントリンジック層中に組成の分布を設け特性を向上さ
せる、いわゆる、傾斜層を設ける方法が開示されてい
る。例えば、米国特許4,816,082号に依れば、
光入射側の第1の価電子制御された半導体層に接する部
分のi層のバンドギャップを広くし、中央部に向かうに
従い徐々にバンドギャップを狭くし、さらに、第2の価
電子制御された半導体層に向かうに従い徐々にバンドギ
ャップを広くしていく方法が開示されている。該方法に
依れば、光により発生したキャリアは、内部電界の働き
により、効率良く分離でき光電変換効率が向上する。
Further, as another method, for example, amorphous silicon germanium is used as the i-type semiconductor layer, and the composition ratio is provided in the intrinsic layer by changing the composition ratio of silicon and germanium to improve the characteristics. There is disclosed a method of providing a so-called gradient layer for improvement. For example, according to US Pat. No. 4,816,082,
The band gap of the i-layer at the portion in contact with the first valence-electron-controlled semiconductor layer on the light incident side is widened, the band gap is gradually narrowed toward the center, and the second valence-electron controlled. A method of gradually increasing the band gap toward a semiconductor layer is disclosed. According to this method, carriers generated by light can be efficiently separated by the action of an internal electric field, and the photoelectric conversion efficiency is improved.

【0016】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをi型半導体層として用いる場合、わずか
にn型になっていることが多いため、i層にわずかにp
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。
Further, when amorphous silicon or amorphous silicon germanium is used as the i-type semiconductor layer, the i-type semiconductor layer is often slightly n-type.
It has also been studied to improve the hole traveling property by mixing a valence electron controlling agent of the type.

【0017】ところで、p型半導体層やn型半導体層な
どのいわゆるドーピング層については、まず、活性化し
たアクセプターあるいはドナーの密度が高く、活性化エ
ネルギーが小さいことが要求される。それによって、p
in接合を形成したときの拡散電位(ビルトインポテン
シャル)が大きくなり、光起電力素子の開放電圧
(V OC)が大きくなって、光電変換効率が向上する。
Incidentally, a p-type semiconductor layer or an n-type semiconductor layer
For any so-called doping layer, first activate
High acceptor or donor density
Low energy is required. Thereby, p
Diffusion potential when in-junction is formed (built-in potential
Char) increases and the open-circuit voltage of the photovoltaic element increases
(V OC) Is increased, and the photoelectric conversion efficiency is improved.

【0018】次に、ドーピング層は基本的に光電流の発
生に寄与しないため、光電流を発生させるi型半導体層
への光入射を極力妨げないことが要求される。そこで、
光学的バンドギャップを広くすることと、ドーピング層
の膜厚を薄くすることが重要である。
Next, since the doping layer basically does not contribute to the generation of a photocurrent, it is required that the incidence of light on the i-type semiconductor layer that generates the photocurrent is not hindered as much as possible. Therefore,
It is important to widen the optical band gap and to reduce the thickness of the doping layer.

【0019】また、ドーピング層とi型半導体層で、ホ
モあるいはヘテロのpin接合が形成され、接合界面に
おける界面準位が少ないことが要求される。
Further, it is required that a homo or hetero pin junction is formed between the doping layer and the i-type semiconductor layer, and that the interface level at the junction interface is small.

【0020】以上のような、特性を備えたドーピング層
の材料およびその形成方法が、一般に研究されてきた。
As described above, the materials of the doping layer having characteristics and the method of forming the same have been generally studied.

【0021】ドーピング層の材料としては、Si,Si
C,SiN,SiO等が挙げられ、非晶質あるいは微結
晶の形態のものが研究されてきた。形成方法としては、
RFプラズマCVD、ECRプラズマCVD、光CVD
等の方法が研究されてきた。
As the material of the doping layer, Si, Si
C, SiN, SiO and the like are listed, and amorphous or microcrystalline forms have been studied. As a formation method,
RF plasma CVD, ECR plasma CVD, optical CVD
And other methods have been studied.

【0022】以上のドーピング層の材料の中では、光入
射方向に対してi型半導体層の裏側のドーピング層とし
て、形成のし易さからアモルファスシリコン(a−S
i)が広く用いられ、i型半導体層の光入射側のドーピ
ング層として、吸収係数の小さいことから、アモルファ
ス炭化シリコン(a−SiC)が、吸収係数の小さいこ
とと活性化エネルギーが小さいことから、微結晶シリコ
ン(μc−Si)が用いられてきた。
Among the materials of the above-mentioned doping layers, amorphous silicon (a-S) is used as the doping layer on the back side of the i-type semiconductor layer with respect to the light incident direction because of its easy formation.
i) is widely used, and since the doping layer on the light incident side of the i-type semiconductor layer has a small absorption coefficient, amorphous silicon carbide (a-SiC) has a small absorption coefficient and a small activation energy. , Microcrystalline silicon (μc-Si) has been used.

【0023】ここで、非晶質のドーピング層と微結晶の
ドーピング層を比較すると、一般に微結晶の方が、吸収
係数が小さくて光学的バンドギャップが大きく、活性化
エネルギーが小さいことから、ドーピング層として望ま
しいと考えられている。
A comparison between an amorphous doping layer and a microcrystalline doping layer shows that the microcrystal generally has a smaller absorption coefficient, a larger optical band gap, and a smaller activation energy. It is considered desirable as a layer.

【0024】しかしながら、活性化したアクセプターあ
るいはドナーの密度が高く、活性化エネルギーが小さい
微結晶材料を形成することは容易ではなく、微結晶Si
以外の材料では、開放電圧(VOC)が大きく光電変換効
率の高い光起電力素子の発表例は少なく、実用化のめど
は立っていない。また、非晶質のi型半導体層の上に、
微結晶あるいは多結晶のドーピング層を堆積する場合、
特にi型半導体層とドーピング層がヘテロ接合になる場
合は、界面準位が多くなることによって、pin接合に
悪影響を及ぼすことが懸念される。
However, it is not easy to form a microcrystalline material having a high activated acceptor or donor density and a low activation energy.
The material other than, announcement example of open circuit voltage (V OC) is large photoelectric conversion efficient photovoltaic element is small, prospect of practical use do not stand. Further, on the amorphous i-type semiconductor layer,
When depositing a microcrystalline or polycrystalline doping layer,
In particular, when the i-type semiconductor layer and the doping layer form a heterojunction, there is a concern that an increase in interface states may adversely affect the pin junction.

【0025】また上述の材料を組み合わせて、多層膜の
構造にすることにより、量子井戸効果によってドーピン
グ層の吸収係数を小さくすることも検討されているが、
総膜厚を薄くすべきドーピング層の多層膜構造を制御す
る困難さと、形成するための装置コストが高くなること
から実用向きではないと考えられる。
It has also been studied to reduce the absorption coefficient of the doping layer by the quantum well effect by combining the above materials to form a multilayer structure.
It is considered that it is not suitable for practical use because it is difficult to control the multilayer film structure of the doping layer whose total film thickness is to be reduced and the cost of the apparatus for forming the layer is high.

【0026】以上のごとく、非晶質光起電力素子のドー
ピング層の開発はまだ十分ではなかった。非晶質光起電
力素子に於いては、光電変換効率の向上のためには、i
型半導体層の開発も重要ではあるが、同時に理想的なド
ーピング層の開発も重要である。
As described above, the development of the doping layer of the amorphous photovoltaic device has not been sufficiently developed. In an amorphous photovoltaic element, in order to improve photoelectric conversion efficiency, i.
While the development of the type semiconductor layer is important, the development of an ideal doping layer is also important.

【0027】一方、非晶質光起電力素子は、結晶系シリ
コン光起電力素子に比べ膜質が劣るため変換効率が充分
ではなく、1ワット当りの発電コストは既存の原子力、
火力、水力発電等よりも高いものとなっている。非晶質
シリコン系の光起電力素子が既存の発電方法と伍して電
力用途に用いられるためには変換効率をさらに向上させ
ることが求められている。
On the other hand, an amorphous photovoltaic element has a poor film quality as compared with a crystalline silicon photovoltaic element, and therefore has insufficient conversion efficiency.
It is higher than thermal power, hydroelectric power, etc. In order for amorphous silicon-based photovoltaic elements to be used for power applications in line with existing power generation methods, it is required to further improve the conversion efficiency.

【0028】[0028]

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention introduces a new doping layer structure and forming method, thereby realizing low cost, high reliability suitable for practical use, It is another object of the present invention to provide a photovoltaic element having high photoelectric conversion efficiency and a method for manufacturing the same.

【0029】[0029]

【課題を解決するための手段】本発明者は、ドーピング
層の構造及び形成方法鋭意検討した結果、以下の構成
からなるドーピング層を有する光起電力素子及びその製
造方法において、大きな開放電圧(VOC)と高い光電変
換効率がえられることを見いだした。
As a result of intensive studies on the structure and method of forming a doping layer, the present inventor has found that in a photovoltaic device having a doping layer having the following structure and a method of manufacturing the same, a large open voltage ( (V OC ) and high photoelectric conversion efficiency.

【0030】すなわち、本発明の光起電力素子の製造方
法は、p型半導体層及びn型半導体層からなる2つのド
ーピング層がi型半導体層を介して積層されたpin型
の半導体接合を有し、かつ、少なくとも前記i型半導体
層の下に位置する前記ドーピング層Dの結晶形態が非単
結晶である光起電力素子の製造方法において、前記ドー
ピング層Dのバンドギャップを拡大する元素をα、前記
ドーピング層Dと同型の価電子制御剤をβとしたとき、
前記ドーピング層Dを形成した後、前記i型半導体層を
形成する前に、前記ドーピング層Dの表面を、前記α及
び前記βを含むプラズマに曝すことを特徴とする。
[0030] That is, the manufacturing method of the photovoltaic device of the present invention, the semiconductor junction of the pin-type p-type semiconductor layer and the n-type semiconductor layer two doped layers made of is laminated via the i-type semiconductor layer A method for manufacturing a photovoltaic device, wherein the crystal form of the doping layer D located at least below the i-type semiconductor layer is non-single-crystal. α, when the valence electron controlling agent of the same type as the doping layer D is β,
After the formation of the doping layer D and before the formation of the i-type semiconductor layer, the surface of the doping layer D is exposed to a plasma containing the α and the β.

【0031】本発明の第1の光起電力素子は、p型半導
体層及びn型半導体層からなる2つのドーピング層がi
型半導体層を介して積層されたpin型の半導体接合を
有し、かつ、少なくとも前記i型半導体層の下に位置す
る前記ドーピング層Dの結晶形態が非単結晶である光起
電力素子において、前記ドーピング層Dが、請求項1に
記載の光起電力素子の製造方法によって形成されたこと
を特徴とする。
In the first photovoltaic device according to the present invention, two doping layers consisting of a p-type semiconductor layer and an n-type semiconductor layer have an i-type.
Type semiconductor layer of the semiconductor junction of stacked pin type having <br/> through, and light crystalline form of the doping layer D located below at least the i-type semiconductor layer is non-monocrystalline The photovoltaic device is characterized in that the doping layer D is formed by the method for manufacturing a photovoltaic device according to claim 1.

【0032】本発明の第2の光起電力素子は、p型半導
体層及びn型半導体層からなる2つのドーピング層がi
型半導体層を介して積層されたpin型の半導体接合を
2回以上積層した構造体を有するスタックセル型の光起
電力素子において、前記ドーピング層Dのうち少なくと
も1つの層が、請求項1に記載の光起電力素子の製造方
法によって形成されたことを特徴とする。
According to the second photovoltaic device of the present invention, two doping layers comprising a p-type semiconductor layer and an n-type semiconductor layer have i
In a stack cell type photovoltaic element having a structure in which a pin-type semiconductor junction laminated via a type semiconductor layer is laminated two or more times, at least one layer of the doping layer D is according to claim 1. The photovoltaic element is formed by the above-described method.

【0033】上述したドーピング層Dに含有される前記
αの組成比は、膜厚方向にわたって、変化していること
を特徴とする。また、上述したドーピング層Dは、膜厚
方向にわたって、一部が微結晶化又は多結晶化している
ことを特徴とする。さらに、上述したドーピング層D
含有される前記βの濃度は、膜厚方向にわたって、変化
していることを特徴とする。
The above-described doping layer D contains
The composition ratio of α varies in the film thickness direction. Further, the above-mentioned doping layer D is characterized in that a part thereof is microcrystallized or polycrystallized in the film thickness direction. Further, in the above-described doping layer D ,
The concentration of the contained β varies in the film thickness direction.

【0034】[0034]

【作用】(請求項1) 請求項1に係る発明によれば、p型半導体層及びn型半
導体層からなる2つのドーピング層がi型半導体層を介
して積層されたpin型の半導体接合を有し、かつ、少
なくとも前記i型半導体層の下に位置する前記ドーピン
グ層Dの結晶形態が非単結晶である光起電力素子の製造
方法において、前記ドーピング層Dのバンドギャップを
拡大する元素をα、前記ドーピング層Dと同型の価電子
制御剤をβとしたとき、前記ドーピング層Dを形成した
後、前記i型半導体層を形成する前に、前記ドーピング
層Dの表面を、前記α及び前記βを含むプラズマに曝す
ことによって、前記ドーピング層Dの光学的バンドギャ
ップを増大させることができた。
[Action] (claim 1) wherein the invention according to claim 1, p-type semiconductor layer and n-type of semiconductor layer 2 of the semiconductor junction of the doped layer is pin-type which are stacked through the i-type semiconductor layer And wherein the crystal form of the doping layer D located at least below the i-type semiconductor layer is non-single-crystal. Is α, and β is a valence electron controlling agent of the same type as the doping layer D. After forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D And the exposure to the plasma containing β, the optical band gap of the doping layer D could be increased.

【0035】その結果、活性化したアクセプターあるい
はドナーの密度が高く活性化エネルギーが小さいこと
と、光学的バンドギャップが大きく吸収係数が小さいこ
ととを両立させたドーピング層を形成することができ
た。
As a result, it was possible to form a doping layer in which the density of the activated acceptor or donor was high and the activation energy was low, and the optical band gap was large and the absorption coefficient was low.

【0036】(請求項2) 請求項2に係る発明によれば、p型半導体層及びn型半
導体層からなる2つのドーピング層がi型半導体層を介
して積層されたpin型の半導体接合を有し、かつ、少
なくとも前記i型半導体層の下に位置する前記ドーピン
グ層Dの結晶形態が非単結晶である光起電力素子におい
て、前記ドーピング層Dが、請求項1に記載の光起電力
素子の製造方法によって形成されたことによって、ドー
ピング層による光の吸収が減少し、光起電力素子のビル
トインポテンシャルが増大して、光起電力素子の開放電
圧(VOC)と短絡電流(JSC)が増大し、光電変換効率
が向上した。
[0036] (claim 2) wherein the invention according to claim 2, p-type semiconductor layer and n-type of semiconductor layer 2 of the semiconductor junction of the doped layer is pin-type which are stacked through the i-type semiconductor layer has, and, in the photovoltaic device crystalline form is a non-single-crystal of the doping layer D located below at least the i-type semiconductor layer, the doping layer D is photoelectromotive according to claim 1 By being formed by the method of manufacturing a power element, light absorption by the doping layer is reduced, the built-in potential of the photovoltaic element is increased, and the open-circuit voltage (V OC ) and short-circuit current (J SC ) increased, and the photoelectric conversion efficiency improved.

【0037】(請求項3) 請求項3に係る発明によれば、p型半導体層及びn型半
導体層からなる2つのドーピング層がi型半導体層を介
して積層されたpin型の半導体接合を2回以上積層し
た構造体を有するスタックセル型の光起電力素子におい
て、前記ドーピング層Dのうち少なくとも1つの層が、
請求項1に記載の光起電力素子の製造方法によって形成
されたことによって、その部分のpin接合のビルトイ
ンポテンシャルが増大して、スタック型の光起電力素子
全体の開放電圧(VOC)が増大し、ドーピング層による
光の吸収が減少して短絡電流(JSC)が増大して、光電
変換効率が向上した。
(Claim 3) According to the invention of claim 3, a pin-type semiconductor junction in which two doping layers consisting of a p-type semiconductor layer and an n-type semiconductor layer are stacked via an i- type semiconductor layer is formed. In a stack cell type photovoltaic device having a structure stacked two or more times, at least one of the doping layers D is
By being formed by the method for manufacturing a photovoltaic device according to claim 1, the built-in potential of the pin junction at that portion increases, and the open-circuit voltage (V OC ) of the entire stack type photovoltaic device increases. However, the light absorption by the doping layer was reduced, the short-circuit current (J SC ) was increased, and the photoelectric conversion efficiency was improved.

【0038】また、スタック型の光起電力素子における
トンネル接合部分(すなわち、pn接合部分)の上側の
ドーピング層に用いた場合には、トンネル接合部分の価
電子制御剤の相互拡敵が減少する。その結果、光起電力
素子の開放電圧(VOC)とフィルファクター(F.
F.)が増大し、光電変換効率が向上した。
Further, when used in a doping layer above a tunnel junction (ie, a pn junction) in a stack type photovoltaic element, mutual expansion of the valence electron controlling agent in the tunnel junction is reduced. . As a result, the open-circuit voltage (V OC ) of the photovoltaic element and the fill factor (F.
F. ) Increased, and the photoelectric conversion efficiency improved.

【0039】(請求項4) 請求項4に係る発明によれば、前記ドーピング層Dに含
有される前記αの組成比が、膜厚方向にわたって、変化
しているため、光起電力素子のビルトインポテンシャル
がさらに増大して、光起電力素子の開放電圧(VOC)が
増大し、光電変換効率がさらに向上した。
(Claim 4) According to the invention of claim 4, the doping layer D contains
Since the composition ratio of α has a variation in the film thickness direction, the built-in potential of the photovoltaic element further increases, and the open-circuit voltage (V OC ) of the photovoltaic element decreases. And the photoelectric conversion efficiency was further improved.

【0040】(請求項5) 請求項5に係る発明によれば、前記ドーピング層Dが
膜厚方向にわたって、一部が微結晶化又は多結晶化して
いるため、光起電力素子のビルトインポテンシャルがさ
らに増大して、光起電力素子の開放電圧(VOC)が増大
し、ドーピング層による光の吸収がさらに減少して短絡
電流(JSC)が増大し、光電変換効率がさらに向上し
た。
(Claim 5) According to the invention according to claim 5, the doping layer D is
Partially crystallized or polycrystallized in the film thickness direction, the built-in potential of the photovoltaic device further increases, the open-circuit voltage (V OC ) of the photovoltaic device increases, and the Light absorption was further reduced, the short circuit current (J SC ) was increased, and the photoelectric conversion efficiency was further improved.

【0041】(請求項6) 請求項6に係る発明によれば、前記ドーピング層Dに含
有される前記βの濃度が、膜厚方向にわたって、変化
ているため、光起電力素子のビルトインポテンシャルが
さらに増大して、光起電力素子の開放電圧(VOC)が増
大し、光電変換効率がさらに向上した。
(Claim 6) According to the invention of claim 6, the doping layer D contains
Since the concentration of β changes in the thickness direction, the built-in potential of the photovoltaic device further increases, the open-circuit voltage (V OC ) of the photovoltaic device increases, and photoelectric conversion occurs. Efficiency was further improved.

【0042】上述した作用の詳細なメカニズムはまだ明
らかになっていないが、以下のようなことが考えられ
る。
Although the detailed mechanism of the above-mentioned operation has not been clarified yet, the following may be considered.

【0043】まず、p型あるいはn型のドーピング層を
形成した後、i型半導体層を形成する前に、ドーピング
層の表面をドーピング層のバンドギャップを拡大する元
素および堆積したドーピング層と同型の価電子制御剤を
含むプラズマにさらすことによって、ドーピング層にド
ーピング層のバンドギャップを拡大する元素が注入さ
れ、光学的バンドギャップが増大する。
First, after forming a p-type or n-type doping layer, before forming an i-type semiconductor layer, the surface of the doping layer is made of an element for expanding the band gap of the doping layer and of the same type as the deposited doping layer. By exposing to a plasma containing a valence electron controlling agent, an element that expands the band gap of the doping layer is injected into the doping layer, and the optical band gap increases.

【0044】この方法によれば、ドーピング層を堆積す
る時に、原料ガスとしてドーピング層のバンドギャップ
を拡大する元素を含むガスを混合ガスの一部として用い
て分解することにより光学的バンドギャップの広いドー
ピング層を形成する場合に比ベて、同じ光学的バンドギ
ャップで、導電率が高く、活性化エネルギーの低いドー
ピング層を形成することができた。これは、以下のよう
な理由に依ると思われる。
According to this method, when depositing the doping layer, a gas containing an element which expands the band gap of the doping layer is used as a source gas as a part of the mixed gas to decompose the gas, thereby widening the optical band gap. Compared to the case of forming a doping layer, a doping layer having high conductivity and low activation energy was able to be formed with the same optical band gap. This seems to be due to the following reasons.

【0045】すなわち、所望の光学的バンドギャップを
持つドーピング層を堆積によって形成する場合、一般に
光学的バンドギャップを広げるほど、導電率が高く活性
化エネルギーの低いドーピング層を得るのが困難にな
る。これはバンドギャップの拡大に伴って、真性状態の
暗導電率が下がり、活性化エネルギーが大きくなるため
だけではなく、バンドギャップの拡大に伴ってドーピン
グ層の局在準位が増大し、活性化したドナーやアクセプ
ターの密度が減少するためと考えられる。この問題は、
ひとつには、ドーピング層を堆積する時の原料ガスとし
て、ドーピング層の主たる構成元素を含む原料ガスとバ
ンドギャップを拡大する元素を含む原料ガスの混合ガス
を用いなければならないが、一般にこれら2種類の原料
ガスの同じエネルギーに対する分解効率は異なるので、
バンドギャップを拡大する元素が膜中で偏析し易いとい
う原因が考えられる。従来、この課題を解決するため
に、ドーピング層の材料ガスの種類を検討したり、材料
ガスの分解方法を工夫した成膜方法が検討されたりして
きたが、製造コストや制御性あるいはドーピング層の下
地の層に対するダメージの点で問題があった。
That is, when a doping layer having a desired optical band gap is formed by deposition, it is generally difficult to obtain a doping layer having high conductivity and low activation energy as the optical band gap is widened. This is not only because the intrinsic state dark conductivity decreases with an increase in the band gap and the activation energy increases, but also as the band gap increases, the localization level of the doping layer increases and the activation level increases. It is considered that the density of donors and acceptors decreased. This problem,
For one thing, as the raw material gas when depositing a doping layer, but shall lightnings use a mixed gas of raw material gas containing an element to increase the raw material gas and the band gap including a main structural elements of the doping layer, generally these 2 Since the decomposition efficiencies of the different types of source gases for the same energy are different
It is conceivable that the element that widens the band gap is easily segregated in the film. Conventionally, in order to solve this problem, the type of material gas of the doping layer has been studied, and a film forming method that devises a method of decomposing the material gas has been studied. There was a problem in terms of damage to the underlying layer.

【0046】これに対し、本発明のドーピング層の形成
方法によれば、ドーピング層を堆積した後にドーピング
層のバンドギャップを拡大する元素が注入されるので、
堆積の時は、導電率が高く、活性化エネルギーが低く、
局在準位の少ない薄膜のできる最適な堆積条件で堆積す
れば良い。その後、バンドギャップを拡大する元素をプ
ラズマ処理によってドーピング層に注入するのである
が、このような、グロー放電ラズマによるバンドギャ
ップを拡大する元素の注入は、結晶シリコン等に用いら
れている従来のイオン注入とは全く異なる。従来のイオ
ン注入は、イオンをビーム状にして加速するものであ
り、イオンのエネルギーが高いのに対し、グロー放電プ
ラズマによる注入は、注入される物質のエネルギーが低
く、被処理層の表面から極浅い領域のみに注入される。
したがって、加速されたイオンによって被処理層がダメ
ージを受けるということはない。また、堆積の場合のよ
うに2種類の原料ガスを同じエネルギーで分散するわけ
ではないので、最適な処理条件を探し易くバンドギャッ
プを拡大する元素が膜中で偏析することが少ない。ゆえ
に、ドーピング層の膜質を損なうことなく、局在準位が
少なくかつ光学的バンドギャップの大きいドーピング層
を形成することができる。したがって、活性化したドナ
ーやアクセプターの密度が維持されるので、ドーピング
層の光学的ンドギャップを広げても、高い導電率と低
い活性化エネルギーを維持できたと考えられる。
On the other hand, according to the method for forming a doping layer of the present invention, an element for expanding the band gap of the doping layer is implanted after the deposition of the doping layer.
During deposition, conductivity is high, activation energy is low,
What is necessary is just to deposit under the optimal deposition conditions which can produce a thin film with few localized levels. Thereafter, although for injection into the doping layer an element to expand the band gap by the plasma treatment, such injection element to expand the band gap by glow discharge flop plasma is conventional used in the crystalline silicon, etc. It is completely different from ion implantation. In conventional ion implantation, ions are accelerated in the form of a beam, and the energy of ions is high. On the other hand, ion implantation by glow discharge plasma has low energy of the substance to be implanted, and the ion energy is extremely high. It is injected into the body of the shallow realm.
Therefore, the layer to be processed is not damaged by the accelerated ions. In addition, since two kinds of source gases are not dispersed with the same energy as in the case of deposition, it is easy to find the optimum processing conditions, and the element that expands the band gap rarely segregates in the film. Therefore, a doping layer having a small local level and a large optical band gap can be formed without impairing the film quality of the doping layer. Therefore, the density of activated donors and acceptors is maintained, even with open optical bandgap of the doped layer is believed that could be maintained and a high conductivity low activation energy.

【0047】また、前述の2種類の原料ガスを分解し
て、ドーピング層を大面積にわたって均一に堆積するに
は、堆積装置に工夫が必要であるが、本発明によれば、
ドーピング層の光学的バンドギャップを拡大する元素を
注入する深さの微妙な制御も容易であり、大面積にわた
って均一な注入が容易にできる。
In order to decompose the above two kinds of source gases and deposit a doping layer uniformly over a large area, it is necessary to devise a deposition apparatus.
It is easy to finely control the depth at which the element for expanding the optical band gap of the doping layer is injected, and uniform injection over a large area can be easily performed.

【0048】また、本発明によれば、グロー放電プラズ
マによるプラズマ処理によって、バンドギャップを拡大
する元素と同時に、堆積したドーピング層と同型の価電
子制御剤が注入される。それによって、バンドギャップ
を拡大したドーピング層中のドナーやアクセプターの密
度が大きくなって、ドーピング層の活性化エネルギーが
さらに小さくなり、光起電力素子のビルトインポテンシ
ャルが増大して、開放電圧(VOC)が増大した。
Further, according to the present invention, the valence electron controlling agent of the same type as the deposited doping layer is injected simultaneously with the element for expanding the band gap by the plasma treatment using the glow discharge plasma. As a result, the density of the donor and the acceptor in the doping layer having an increased band gap increases, the activation energy of the doping layer further decreases, the built-in potential of the photovoltaic device increases, and the open-circuit voltage (V OC ) Increased.

【0049】ここで、バンドギャップを拡大する元素と
同時に価電子制御剤を注入することにより、堆積するド
ーピング層をあらかじめヘビードープしておくよりも、
価電子制御剤の偏析が起こりにくく、活性化したドナー
やアクセプターの密度が向上し、またヘビードープによ
る光学的バンドギャップの低下が起こりにくいと考えら
れる。
Here, by injecting the valence electron controlling agent at the same time as the element for expanding the band gap, the doping layer to be deposited is more heavily doped than beforehand.
It is considered that segregation of the valence electron controlling agent is unlikely to occur, the density of activated donors and acceptors is improved, and reduction of the optical band gap due to heavy doping is unlikely to occur.

【0050】また、バンドギャップを拡大する元素の注
入と同様に、グロー放電のプラズマ処理によって、ドー
ピング層に価電子制御剤を注入することにより、価電子
制御剤を注入する深さの微妙な制御も容易であり、大面
積にわたって均一な注入が容易にできる。すなわち、大
面積にわたって均一なドーピング層を形成できる。
Further, as in the case of the implantation of the element for expanding the band gap, the depth of the injection of the valence electron controlling agent is finely controlled by injecting the valence electron controlling agent into the doping layer by plasma treatment of glow discharge. And uniform injection over a large area can be easily performed. That is, a uniform doping layer can be formed over a large area.

【0051】また、光学的バンドギャップの大きなドー
ピング層や微結晶あるいは多結晶からなるドーピング層
を堆積する場合、イオンのエネルギーが大きい条件が必
要となって、ドーピング層の下地の層にダメージを与え
てしまうことがあったが、本発明の場合は、光学的バン
ドギャップの大きなドーピング層や微結晶あるいは多結
晶からなるドーピング層を形成する場合も、堆積すると
きにはイオンのエネルギーが大きい条件を必要としない
ので、ドーピング層の下地の層にダメージを与えること
はない。特に、スタック型の光起電力素子にトンネル接
合部分の上側のドーピング層に用いた場合は、ドーピン
グ層の下地の層すなわちトンネル接合部分の下側のドー
ピング層にダメージを与えることがなくなり、トンネル
接合部分の不純物の相互拡散が減少して、光起電力素子
の開放電圧(VOC)とフィルファクター(F.F.)が増
大し、光電変換効率が向上した。
When a doping layer having a large optical band gap or a doping layer made of microcrystal or polycrystal is deposited, a condition in which the ion energy is large is required, and the underlying layer of the doping layer is damaged. However, in the case of the present invention, even when a doping layer having a large optical band gap or a doping layer made of microcrystal or polycrystal is formed, it is necessary to perform the deposition under the condition that the ion energy is large. Therefore, no damage is caused to the underlying layer of the doping layer. In particular, when a stacked photovoltaic element is used as the doping layer above the tunnel junction, the layer underlying the doping layer, that is, the doping layer below the tunnel junction is not damaged, and the tunnel junction is not damaged. The interdiffusion of impurities in the portion was reduced, the open-circuit voltage (V OC ) and the fill factor (FF) of the photovoltaic element were increased, and the photoelectric conversion efficiency was improved.

【0052】さらに、本発明によれば、ドーピング層の
光学的バンドギャップを拡大する元素を注入する深さの
微妙な制御が容易であるので、ドーピング層の膜厚方向
にわたって、バンドギャップを拡大する元素の組成比を
変化させ、ドーピング層のバンドギャップを膜厚方向に
変化させることができる。例えば、ドーピング層のi型
半導体層との界面近傍のバンドギャップを特に大きくし
た場合、ドーピング層のバンドギャップが膜厚方向に均
一な場合と比べて、ビルトインポテンシャルが大きくな
ったと考えられる。
Further, according to the present invention, it is easy to finely control the depth at which the element for expanding the optical band gap of the doping layer is implanted, so that the band gap is expanded in the thickness direction of the doping layer. By changing the composition ratio of the elements, the band gap of the doping layer can be changed in the thickness direction. For example, when the band gap near the interface between the doping layer and the i-type semiconductor layer is particularly increased, it is considered that the built-in potential is larger than when the band gap of the doping layer is uniform in the film thickness direction.

【0053】さらに、本発明によれば、ドーピング層の
バンドギャップを拡大する元素を注入するプラズマ処理
の条件を調整することによって、堆積した非晶質のドー
ピング層の表面近傍を、微結晶化あるいは多結晶化した
り、堆積した微結晶あるいは多結晶のドーピング層の表
面近傍を、非結晶化したりすることができる。
Further, according to the present invention, the vicinity of the surface of the deposited amorphous doping layer is microcrystallized or adjusted by adjusting the conditions of the plasma treatment for injecting an element for expanding the band gap of the doping layer. It can be polycrystallized or non-crystallized near the surface of the deposited microcrystalline or polycrystalline doping layer.

【0054】例えば、堆積した非晶質のドーピング層の
表面近傍を、バンドギャップを拡大すると同時に微結晶
化あるいは多結晶化することにより、ドーピング層の吸
収係数が減少して、光起電力素子の短絡電流(JSC)が
増大した。また、微結晶化あるいは多結晶化によって、
ドーピング層の活性化エネルギーが小さくなり、光起電
力素子のビルトインポテンシャルが増大して、開放電圧
(VOC)およびフィルファクター(F.F.)が向上し
た。
For example, by increasing the band gap and micro-crystallizing or poly-crystallizing the vicinity of the surface of the deposited amorphous doping layer, the absorption coefficient of the doping layer decreases, and Short circuit current (J SC ) increased. Also, by microcrystallization or polycrystallization,
The activation energy of the doping layer was reduced, the built-in potential of the photovoltaic element was increased, and the open-circuit voltage (V OC ) and fill factor (FF) were improved.

【0055】また、例えば、堆積した微結晶あるいは多
結晶のドーピング層の表面近傍を、バンドギャップを拡
大すると同時に非結晶化することによって、光起電力素
子のビルトインポテンシャルが増大した。またi型半導
体層と微結晶あるいは多結晶のドーピング層が接するこ
とによって生じていた界面準位が、間に非晶質のドーピ
ング層がはさまれることによって減少した。これらの結
果、光起電力素子の開放電圧(VOC)およびフィルファ
クター(F.F.)が増大した。
For example, by increasing the band gap and decrystallizing the vicinity of the surface of the deposited microcrystalline or polycrystalline doping layer, the built-in potential of the photovoltaic element is increased. Further, the interface state caused by the contact between the i-type semiconductor layer and the microcrystalline or polycrystalline doping layer was reduced by the interposition of the amorphous doping layer. As a result, the open-circuit voltage (V OC ) and the fill factor (FF) of the photovoltaic element increased.

【0056】これは、一般に微結晶あるいは多結晶半導
体からなるドーピング層と非晶質半導体からなるi型半
導体層が接することによってp/i界面あるいはn/i
界面が形成される場合、p/i界面あるいはn/i界面
に界面準位が生じると考えられるが、上述の場合、微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるi型半導体の間に非晶質半導体からなる
ドーピング層が存在するので、微結晶あるいは多結晶半
導体と非晶質半導体が接することによって生じる界面準
位は、p/p界面あるいはn/n界面にあるので 、界
面準位による悪影響が大幅に低減され、ビルトインポテ
ンシャルが高められたと考えられる。さらに、微結晶あ
るいは多結晶半導体からなるドーピング層と非晶質半導
体からなるi型半導体層の間に微結晶あるいは多結晶半
導体よりもバンドギャップの広い非晶質半導体からなる
ドーピング層が存在することにより、ビルトインポテン
シャルが高められたと考えられる。
This is generally because the doping layer made of a microcrystalline or polycrystalline semiconductor and the i-type semiconductor layer made of an amorphous semiconductor are in contact with each other, so that the p / i interface or n / i
When an interface is formed, it is considered that an interface level occurs at the p / i interface or the n / i interface. In the above case, the doping layer made of a microcrystalline or polycrystalline semiconductor and the i-type made of an amorphous semiconductor are used. Since there is a doping layer made of an amorphous semiconductor between the semiconductors, an interface state generated when the amorphous semiconductor is in contact with the microcrystalline or polycrystalline semiconductor is at the p / p interface or the n / n interface. It is considered that the adverse effect due to the interface state was significantly reduced, and the built-in potential was increased. Further, a doping layer made of an amorphous semiconductor having a band gap wider than that of the microcrystalline or polycrystalline semiconductor exists between the doping layer made of the microcrystalline or polycrystalline semiconductor and the i-type semiconductor layer made of the amorphous semiconductor. It is considered that the built-in potential has been increased.

【0057】さらに、本発明によれば、堆積したドーピ
ング層と同型の価電子制御剤を含むグロー放電プラズマ
によるプラズマ処理の条件を調整することによって、ド
ーピング層に価電子制御剤を注入する深さの微妙な制御
が可能であり、それによって、ドーピング層がその膜厚
方向にわたって、価電子制御剤の濃度が分布しているよ
うにすることができる。例えば、ドーピング層の表面側
の価電子制御剤の濃度を高くしてやることによって、価
電子制御剤がドーピング層全体に均一に分布している場
合に比べて、価電子制御剤がドーピング層の下地の層に
熱拡散する量を減少させることができる。その結果、光
起電力素子のビルトインポテンシャルが増大し、開放電
圧(VOC)が増大した。この効果は、スタック型の光起
電力素子のトンネル接合部の上側のドーピング層に本発
明のドーピング層を適用した時に特に顕著である。これ
は、トンネル接合部における逆導電型の価電子制御剤の
相互拡散が抑制されるためと考えられる。
Further, according to the present invention, the depth at which the valence electron controlling agent is injected into the doping layer is adjusted by adjusting the conditions of the plasma treatment using glow discharge plasma containing the same type of valence electron controlling agent as the deposited doping layer. Can be finely controlled, whereby the concentration of the valence electron controlling agent can be distributed in the thickness direction of the doping layer. For example, by increasing the concentration of the valence electron control agent on the surface side of the doping layer, the valence electron control agent is more uniformly distributed throughout the doping layer than in the case where the valence electron control agent is uniformly distributed throughout the doping layer. The amount of heat diffusing into the layer can be reduced. As a result, the built-in potential of the photovoltaic element increased, and the open-circuit voltage (V OC ) increased. This effect is particularly remarkable when the doping layer of the present invention is applied to the doping layer above the tunnel junction of a stack type photovoltaic device. It is considered that this is because mutual diffusion of the opposite conductivity type valence electron controlling agent in the tunnel junction is suppressed.

【0058】また、ドーピング層のバンドギャップを拡
大する元素の組成比をドーピング層の膜厚方向に変化さ
せた場合や、ドーピング層の結晶化度を膜厚方向に変化
させた場合に、それらの変化に合わせて価電子制御剤の
濃度を変化させることができる。それによって、ドーピ
ング層のバンドギャップあるいは結晶化度に応じた好適
な価電子制御剤の濃度を得ることができる。すなわち、
価電子制御剤の不足による活性化エネルギーの増大や、
価電子制御剤の過剰によるドーピング層の膜質の低下を
防止し、光起電力素子のビルトインポテンシャルをさら
に高めることができる。例えば、ドーピング層の表面近
傍すなわちi型半導体層との界面近傍のバンドギャップ
を特に大きくした場合、それに合わせて価電子制御剤の
濃度を増大させることによって、ドーピング層に活性化
エネルギーを小さくして、光起電力素子のビルトインポ
テンシャルを増大させることができた。また、例えば、
堆積した微結晶あるいは多結晶のドーピング層の表面近
傍を、バンドギャップを拡大すると同時に非晶質化した
場合に、それに合わせて価電子制御剤の濃度を増大させ
ることによって、ドーピング層の活性化エネルギーを小
さくして、光起電力素子のビルトインポテンシャルを増
大させることができた。
In addition, when the composition ratio of the element for expanding the band gap of the doping layer is changed in the thickness direction of the doping layer, or when the crystallinity of the doping layer is changed in the thickness direction, the change in the composition ratio may be caused. The concentration of the valence electron controlling agent can be changed according to the change. Thereby, a suitable concentration of the valence electron controlling agent according to the band gap or the crystallinity of the doping layer can be obtained. That is,
An increase in activation energy due to lack of a valence electron controlling agent,
Deterioration of the film quality of the doping layer due to excess valence electron controlling agent can be prevented, and the built-in potential of the photovoltaic element can be further increased. For example, when the band gap in the vicinity of the surface of the doping layer, that is, in the vicinity of the interface with the i-type semiconductor layer is particularly increased, the activation energy is reduced in the doping layer by increasing the concentration of the valence electron controlling agent accordingly. As a result, the built-in potential of the photovoltaic element could be increased. Also, for example,
When the vicinity of the surface of the deposited microcrystalline or polycrystalline doping layer becomes amorphous at the same time as expanding the band gap, the activation energy of the doping layer is increased by increasing the concentration of the valence electron controlling agent accordingly. Was reduced to increase the built-in potential of the photovoltaic element.

【0059】[0059]

【実施態様例】[Example of embodiment]

(光起電力素子の構成)本発明の光起電力素子の構成と
しては、図1に示したシングルセル型、及び、図2に示
したスタックセル型の2種類が挙げられる。以下では、
各図面を参照して、本発明の光起電力素子の構成とその
製造方法を説明する。
(Configuration of Photovoltaic Element) As the configuration of the photovoltaic element of the present invention, there are two types, a single cell type shown in FIG. 1 and a stacked cell type shown in FIG. Below,
The configuration of the photovoltaic element of the present invention and the method of manufacturing the same will be described with reference to the drawings.

【0060】図1は、本発明に係るシングルセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図1の構成の光起電力素子に限られるものでは
ない。図1において、101は基板、102は裏面電
極、103は本発明の特徴であるn型半導体層、104
はi型半導体層、105はp型半導体層、106は透明
電極、107は集電電極である。また、図1はp型半導
体層側から光入射する構成であるが、n型半導体層側か
ら光入射する構成の光起電力素子の場合は、103が本
発明の特徴であるp型半導体層、105がn型半導体層
となる。さらに、図1は基板と逆側から光を入射する構
成であるが、基板側から光を入射する構成の光起電力素
子では、透明電極と裏面電極の位置が逆になり102が
透明電極、103がp型半導体層、105がn型半導体
層、106が裏面電極となることもある。
FIG. 1 is an example of a schematic sectional view showing a single-cell type photovoltaic element according to the present invention. However,
The present invention is not limited to the photovoltaic element having the configuration shown in FIG. 1, reference numeral 101 denotes a substrate; 102, a back electrode; 103, an n-type semiconductor layer which is a feature of the present invention;
Denotes an i-type semiconductor layer, 105 denotes a p-type semiconductor layer, 106 denotes a transparent electrode, and 107 denotes a current collecting electrode. FIG. 1 shows a configuration in which light enters from the p-type semiconductor layer side. In the case of a photovoltaic element having a configuration in which light enters from the n-type semiconductor layer side, 103 is a p-type semiconductor layer which is a feature of the present invention. , 105 become n-type semiconductor layers. Further, FIG. 1 shows a configuration in which light is incident from the opposite side to the substrate. In a photovoltaic element having a configuration in which light is incident from the substrate side, the positions of the transparent electrode and the back electrode are reversed, and 102 is a transparent electrode. 103 may be a p-type semiconductor layer, 105 may be an n-type semiconductor layer, and 106 may be a back surface electrode.

【0061】図2は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図2の構成の光起電力素子に限られるものでは
ない。図2のスタックセル型の光起電力素子は、3つの
pin接合が積層された構造をしており、216は光入
射側から数えて第1のpin接合、215は第2のpi
n接合、214は第3のpin接合である。これら3つ
のpin接合は、基板201上に形成された、裏面電極
202上に積層されたものであり、3つのpin接合の
最上部に、透明電極212と集電電極213が形成され
て、スタック型の光起電力素子を形成している。
FIG. 2 is an example of a schematic sectional view showing a stacked cell type photovoltaic element according to the present invention. However,
The present invention is not limited to the photovoltaic element having the configuration shown in FIG. The stack cell type photovoltaic element of FIG. 2 has a structure in which three pin junctions are stacked, and 216 is a first pin junction counted from the light incident side, and 215 is a second pin junction.
An n junction 214 is a third pin junction. These three pin junctions are formed on the back surface electrode 202 formed on the substrate 201, and the transparent electrode 212 and the current collecting electrode 213 are formed on the top of the three pin junctions to form a stack. Type photovoltaic element is formed.

【0062】そして、それぞれのpin接合は、n型半
導体層203、206、209、i型半導体層204、
207、210、p型半導体層205、208、211
から成る。また、図1の光起電力素子と同様に光の入射
方向によって、ドーピング層や電極の配置が入れ替わる
こともある。
The respective pin junctions are formed by n-type semiconductor layers 203, 206, 209, i-type semiconductor layer 204,
207, 210, p-type semiconductor layers 205, 208, 211
Consists of Further, as in the photovoltaic element of FIG. 1, the arrangement of the doping layers and the electrodes may be switched depending on the incident direction of light.

【0063】以下では、上述した本発明の光起電力素子
を構成する各層について、形成する順に詳しく説明す
る。
Hereinafter, the layers constituting the photovoltaic element of the present invention will be described in detail in the order in which they are formed.

【0064】(基板)本発明における基板は、その表面
上に、膜厚が約1μmの薄膜からなる半導体層103〜
105、203〜211を堆積するために用いられる。
このような基板101、201としては、結晶形態(単
結晶質又は非単結晶質)、電気的な性質(導電性又は絶
縁性)及び光学的な性質(透光性又は非透光性)は問わ
ない。しかしながら、変形及び歪みが少なく、かつ、所
望の強度を有するものが好ましい。
(Substrate) The substrate of the present invention has a semiconductor layer 103 to a film thickness of about 1 μm on its surface.
Used for depositing 105, 203-211.
Such substrates 101 and 201 have a crystal form (single crystalline or non-single crystalline), an electrical property (conductive or insulating), and an optical property (light-transmitting or non-light-transmitting). It doesn't matter. However, those having little deformation and distortion and having desired strength are preferable.

【0065】基板の材料としては、例えば、Fe,N
i,Cr,Al,Mo,Au,Nb,Ta,V,Ti,
Pt,Pb等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び/またはSiO2,Si34,Al23,AlN等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。
As the material of the substrate, for example, Fe, N
i, Cr, Al, Mo, Au, Nb, Ta, V, Ti,
Metals such as Pt, Pb or alloys thereof, for example, brass,
A thin plate of stainless steel or the like and its composite, and a film or sheet of a heat-resistant synthetic resin such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, or a combination thereof Composites with glass fiber, carbon fiber, boron fiber, metal fiber, and the like, and thin metal films of different materials and / or SiO 2 , Si 3 N 4 , Al 2 O 3 on the surface of thin plates and resin sheets of these metals , AlN, and other insulating thin films that have been subjected to surface coating by sputtering, vapor deposition, plating, or the like; glass; and ceramics.

【0066】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にAl,Ag,Pt,Au,Ni,Ti,Mo,W,
Fe,V,Cr,Cu,ステンレス,真鍮,ニクロム,
SnO2,In23,ZnO,ITO等のいわゆる金属
単体又は合金、及び透明導電性酸化物(TCO)を鍍
金、蒸着、スパッタ等の方法であらかじめ表面処理を行
って電流取り出し用の電極を形成しておくことが望まし
い。
When the substrate is electrically conductive such as a metal, it may be used as an electrode for direct current extraction. When the substrate is electrically insulating such as a synthetic resin or the like, the surface on the side where the deposited film is formed is coated with Al. , Ag, Pt, Au, Ni, Ti, Mo, W,
Fe, V, Cr, Cu, stainless steel, brass, nichrome,
A so-called simple metal or alloy such as SnO 2 , In 2 O 3 , ZnO, ITO, or a transparent conductive oxide (TCO) is subjected to surface treatment in advance by plating, vapor deposition, sputtering, or the like to form an electrode for extracting current. It is desirable to form it.

【0067】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。
Of course, even if the substrate is made of an electrically conductive material such as metal, the reflectance of long-wavelength light on the substrate surface can be improved, and the mutual interaction of constituent elements between the substrate material and the deposited film can be improved. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed for the purpose of preventing diffusion or the like. When the substrate is relatively transparent and a photovoltaic element having a layer structure in which light enters from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film is previously deposited. It is desirable to form it.

【0068】また、前記基板の表面性としてはいわゆる
平滑面であっても、微小の凹凸面であっても良い。微小
の凹凸面とする場合にはその凹凸形状は球状、円錐状、
角錐状等であって、かつその最大高さ(Rmax)が好ま
しくは0.05μm乃至2μmとすることにより、該表
面での光反射が乱反射となり、該表面での反射光の光路
長の増大をもたらす。
The surface of the substrate may be a so-called smooth surface or a fine uneven surface. In the case of a minute uneven surface, the uneven shape is spherical, conical,
When the shape is a pyramid or the like and the maximum height ( Rmax ) is preferably 0.05 μm to 2 μm, light reflection on the surface becomes irregular reflection, and the optical path length of the reflected light on the surface increases. Bring.

【0069】基板の形状は、用途により平滑表面あるい
は凸凹表面の板状、長尺ベルト状、円筒状等であること
ができ、その厚さは、所望通りの光起電力素子を形成し
得るように適宜決定するが、光起電力素子として可撓性
が要求されるされる場合、または基板の側より光入射が
なされる場合には、基板としての機能が充分発揮される
範囲内で可能な限り薄くすることが出来る。しかしなが
ら、基板の製造上及び取扱い上、機械的強度等の点か
ら、通常は10μm以上とされる。
The shape of the substrate may be a plate having a smooth surface or an uneven surface, a long belt, a cylinder, or the like, depending on the application, and the thickness thereof may be such that a desired photovoltaic element can be formed. If the photovoltaic element is required to be flexible or light is incident from the side of the substrate, it is possible within the range where the function as the substrate is sufficiently exhibited. It can be as thin as possible. However, the thickness is usually 10 μm or more from the viewpoint of the production and handling of the substrate, the mechanical strength, and the like.

【0070】(裏面電極、光反射層)本発明における裏
面電極102、202は、光入射方向に対し半導体層の
裏面に配される電極である。したがって、図1の102
の位置か、あるいは基板101が透光性で、基板の方向
から光を入射させる場合には、106の位置に配置され
る。
(Back Electrode, Light Reflecting Layer) The back electrodes 102 and 202 in the present invention are electrodes arranged on the back surface of the semiconductor layer in the light incident direction. Therefore, 102 in FIG.
Or when the substrate 101 is translucent and light is incident from the direction of the substrate, it is disposed at the position of 106.

【0071】裏面電極の材料としては、例えば、金、
銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブ
デン、タングステン、チタン、コバルト、タンタル、ニ
オブ、ジルコニウム等の金属またはステンレス等の合金
が挙げられる。なかでもアルミニウム、銅、銀、金など
の反射率の高い金属が特に好ましい。反射率の高い金属
を用いる場合には、裏面電極に半導体層で吸収しきれな
かった光を再び半導体層に反射する光反射層の役割を兼
ねさせる事ができる。
As the material of the back electrode, for example, gold,
Examples include metals such as silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, metals having high reflectance, such as aluminum, copper, silver, and gold, are particularly preferable. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer for reflecting light that could not be absorbed by the semiconductor layer again to the semiconductor layer.

【0072】また、裏面電極の形状は平坦であっても良
いが、光を散乱する凹凸形状を有する事がより好まし
い。光を散乱する凹凸形状を有する事によって、半導体
層で吸収しきれなかった長波長光を散乱させて半導体層
内での光路長を延ばし、光起電力素子の長波長感度を向
上させて短絡電流を増大させ、光電変換効率を向上させ
ることができる。光を散乱する凹凸形状は、凹凸の山と
谷の高さの差がRmaxで0.2μmから2.0μmであ
ることが望ましい。
The shape of the back electrode may be flat, but it is more preferable that the back electrode has an uneven shape for scattering light. By having an uneven shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, extends the optical path length in the semiconductor layer, improves the long-wavelength sensitivity of the photovoltaic element, and increases the short-circuit current. And the photoelectric conversion efficiency can be improved. Uneven shape for scattering the light, it is desirable the height difference of the unevenness of the peaks and valleys is 2.0μm from 0.2μm at R max.

【0073】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。
However, when the substrate also serves as the back electrode,
In some cases, it is not necessary to form the back electrode.

【0074】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするか、
あるいはウエットエッチングするか、あるいはサンドブ
ラストするかあるいは加熱すること等によって形成され
る。また基板を加熱しながら前述の金属あるいは合金を
蒸着することにより光を散乱する凹凸形状を形成するこ
ともできる。
For forming the back electrode, a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used. When the back electrode is formed in an uneven shape that scatters light, the formed metal or alloy film is dry-etched,
Alternatively, it is formed by wet etching, sandblasting, heating, or the like. In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light.

【0075】また、裏面電極102とn型半導体層10
3との間に、図中には示されていないが、導電性酸化亜
鉛等の拡散防止層を設けても良い。該拡散防止層の効果
としては裏面電極102を構成する金属元素がn型半導
体層中へ拡散するのを防止するのみならず、若干の抵抗
値をもたせることで半導体層を挟んで設けられた裏面電
極102と透明電極106との間にピンホール等の欠陥
で発生するショートを防止すること、及び薄膜による多
重干渉を発生させ入射された光を光起電力素子内に閉じ
込める等の効果を挙げることができる。
The back electrode 102 and the n-type semiconductor layer 10
Although not shown in the figure, a diffusion preventing layer made of conductive zinc oxide or the like may be provided between the first and third layers. The effect of the diffusion preventing layer is not only to prevent the metal element forming the back surface electrode 102 from diffusing into the n-type semiconductor layer, but also to provide a slight resistance value so that the back surface provided with the semiconductor layer interposed therebetween. To prevent short-circuiting caused by defects such as pinholes between the electrode 102 and the transparent electrode 106, and to produce multiple interference by a thin film and confine incident light to a photovoltaic element. Can be.

【0076】(半導体層)本発明における半導体層の材
料としては、例えば、Si,C,Ge等のIV族元素を
用いたもの、あるいはSiGe,SiC,SiSn等の
IV族合金を用いたものが用いられる。
(Semiconductor Layer) As the material of the semiconductor layer in the present invention, for example, a material using a group IV element such as Si, C, Ge or the like, or a material using a group IV alloy such as SiGe, SiC, SiSn, etc. Used.

【0077】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、例えば、a−Si:H(水素化非晶質シリコンの略
記),a−Si:F,a−Si:H:F,a−SiG
e:H,a−SiGe:F,a−SiGe:H:F,a
−SiC:H,a−SiC:F,a−SiC:H:F等
のIV族及びIV族合金系非晶質半導体材料が挙げられ
る。
Among the above semiconductor materials, semiconductor materials particularly preferably used in the photovoltaic device of the present invention include, for example, a-Si: H (abbreviation for hydrogenated amorphous silicon), a -Si: F, a-Si: H: F, a-SiG
e: H, a-SiGe: F, a-SiGe: H: F, a
And group IV and group IV alloy-based amorphous semiconductor materials such as -SiC: H, a-SiC: F, and a-SiC: H: F.

【0078】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には、半導体層を形成
する際に価電子制御剤又は禁制帯幅制御剤となる元素を
含む原料化合物を単独で、又は前記堆積膜形成用原料ガ
ス又は前記希釈ガスに混合して成膜空間内に導入してや
れば良い。
The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a source compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming source gas or the diluent gas. What is necessary is just to introduce in a film space.

【0079】また、半導体層は、価電子制御によって、
少なくともその一部が、p型およびn型にドーピングさ
れ、少なくとも1組のpin接合を形成する。そして、
pin接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。
The semiconductor layer can be controlled by valence electrons.
At least a portion thereof is doped p-type and n-type to form at least one set of pin junctions. And
By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.

【0080】また、半導体層の形成方法としては、マイ
クロ波プラズマCVD法、RFプラズマCVD法、光C
VD法、熱CVD法、MOCVD法などの各種CVD法
によって、あるいはEB蒸着、MBE,イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマCVD法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。
As a method of forming a semiconductor layer, a microwave plasma CVD method, an RF plasma CVD method,
Various CVD methods such as VD method, thermal CVD method, MOCVD method, or various evaporation methods such as EB evaporation, MBE, ion plating, ion beam method, sputtering method,
It is formed by a spray method, a printing method, or the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0081】以下では、本発明の光起電力装置に特に好
適なIV族及びIV族合金系非晶質半導体材料を用いた
半導体層について、さらに詳しく述べる。
Hereinafter, a semiconductor layer using a group IV and group IV alloy-based amorphous semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in more detail.

【0082】(1)i型半導体層(真性半導体層) 特にIV族及びIV族合金系非晶質半導体材料を用いた
光起電力素子に於いて、pin接合に用いるi型層は照
射光に対してキャリアを発生輸送する重要な層である。
(1) i-type semiconductor layer (intrinsic semiconductor layer) Particularly in a photovoltaic device using a group IV and group IV alloy-based amorphous semiconductor material, an i-type layer used for a pin junction is exposed to irradiation light. It is an important layer for generating and transporting carriers.

【0083】i型層としては、僅かにp型、僅かにn型
の層も使用することができる。
As the i-type layer, a slightly p-type or slightly n-type layer can be used.

【0084】IV族及びIV族合金系非晶質半導体材料
には、上述のごとく、水素原子(H,D)またはハロゲ
ン原子(X)が含有され、これが重要な働きを持つ。
As described above, the group IV and group IV alloy amorphous semiconductor materials contain hydrogen atoms (H, D) or halogen atoms (X), which have an important function.

【0085】i型層に含有される水素原子(H,D)ま
たはハロゲン原子(X)は、i型層の未結合手(ダング
リングボンド)を補償する働きをし、i型層でのキャリ
アの移動度と寿命の積を向上させるものである。またp
型層/i型層、n型層/i型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。
The hydrogen atoms (H, D) or the halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds of the i-type layer, and the carrier in the i-type layer To improve the product of the mobility and the lifetime. Also p
It has a function of compensating the interface state of each interface of the type layer / i-type layer and the n-type layer / i-type layer, and has an effect of improving the photovoltaic power, the photocurrent and the photoresponsiveness of the photovoltaic element. It is.

【0086】i型層に含有される水素原子または/及び
ハロゲン原子は1〜40at%が最適な含有量として挙
げられる。特に、p型層/i型層、n型層/i型層の各
界面側で水素原子または/及びハロゲン原子の含有量が
多く分布しているものが好ましい分布形態として挙げら
れ、該界面近傍での水素原子または/及びハロゲン原子
の含有量はバルク内の含有量の1.1〜2倍の範囲が好
ましい範囲として挙げられる。さらにシリコン原子の含
有量に対応して水素原子または/及びハロゲン原子の含
有量が変化していることが好ましいものである。
The optimal content of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to 40 at%. In particular, those in which a large amount of hydrogen atoms and / or halogen atoms are distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer are mentioned as preferred distribution modes. The content of hydrogen atoms and / or halogen atoms in the above is preferably in a range of 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0087】また、スタック型の光起電力素子において
は、光入射側に近いpin接合のi型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いp
in接合のi型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。
In the stack type photovoltaic element, the material of the pin-junction i-type semiconductor layer near the light incident side includes a material having a wide band gap and a p-type material far from the light incident side.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.

【0088】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
a−Si:H,a−Si:F,a−Si:H:F,a−
SiGe:H,a−SiGe:F,a−SiGe:H:
F等と表記される。
Amorphous silicon and amorphous silicon germanium are formed by an element for compensating for dangling bonds.
a-Si: H, a-Si: F, a-Si: H: F, a-
SiGe: H, a-SiGe: F, a-SiGe: H:
It is written as F or the like.

【0089】さらに、本発明の光起電力素子のに好適な
i型半導体層の特性としては、水素原子の含有量
(CH)が、1.0〜25.0%、AM1.5、100
mW/cm2の疑似太陽光照射下の光電導度(σp)が、
1.0×10-7S/cm以上、暗電導度(σd)が、
1.0×10-9S/cm以下、コンスタントフォトカレ
ントメソッド(CPM)によるアーバックエナジーが、
55meV以下、局在準位密度は1017/cm3以下の
ものが好適に用いられる。
Further, as the characteristics of the i-type semiconductor layer suitable for the photovoltaic device of the present invention, the hydrogen atom content (C H ) is 1.0-25.0%, AM 1.5, 100
The photoelectric conductivity (σ p ) under mW / cm 2 simulated sunlight irradiation is
1.0 × 10 −7 S / cm or more, the dark conductivity (σ d )
1.0 × 10 −9 S / cm or less, Urbach Energy by Constant Photocurrent Method (CPM)
Those having a local state density of 10 17 / cm 3 or less are preferably used.

【0090】(2)p型半導体層またはn型半導体層
(ドーピング層) 本発明におけるp型半導体層またはn型半導体層は、本
発明の光起電力装置を特徴づける層であり、また、その
特性を左右する重要な層である。
(2) P-type semiconductor layer or n-type semiconductor layer (doping layer) The p-type semiconductor layer or n-type semiconductor layer in the present invention is a layer characterizing the photovoltaic device of the present invention. It is an important layer that determines the characteristics.

【0091】p型半導体層またはn型半導体層の材料と
しては、非単結晶材料が好適に用いられる。本発明の非
単結晶材料とは、非晶質材料(a−と表示する)、微結
晶材料(μc−と表示する)、及び多結晶材料(pol
y−と表示する)を指す。
As a material for the p-type semiconductor layer or the n-type semiconductor layer, a non-single-crystal material is preferably used. The non-single-crystal material of the present invention includes an amorphous material (denoted as a-), a microcrystalline material (denoted as μc-), and a polycrystalline material (pol).
y-).

【0092】非晶質材料(a−と表示する)あるいは微
結晶材料(μc−と表示する)としては、例えば、a−
Si:H,a−Si:HX,a−SiC:H,a−Si
C:HX,a−SiGe:H,a−SiGe:HX,a
−SiGeC:H,a−SiGeC:HX,a−Si
O:H,a−SiO:HX,a−SiN:H,a−Si
N:HX,a−SiON:H,a−SiON:HX,a
−SiOCN:H,a−SiOCN:HX,μc−S
i:H,μc−Si:HX,μc−SiC:H,μc−
SiC:HX,μc−SiO:H,μc−SiO:H
X,μc−SiN:H,μc−SiN:HX,μc−S
iGeC:H,μc−SiGeC:HX,μc−SiO
N:H,μc−SiON:HX,μc−SiOCN:
H,μc−SiOCN:HX等にp型の価電子制御剤
(周期率表第III族原子B,Al,Ga,In,T
l)やn型の価電子制御剤(周期率表第V族原子P,A
s,Sb,Bi)を高濃度に添加した材料が挙げられ
る。
As an amorphous material (denoted as a−) or a microcrystalline material (denoted as μc−), for example, a-
Si: H, a-Si: HX, a-SiC: H, a-Si
C: HX, a-SiGe: H, a-SiGe: HX, a
-SiGeC: H, a-SiGeC: HX, a-Si
O: H, a-SiO: HX, a-SiN: H, a-Si
N: HX, a-SiON: H, a-SiON: HX, a
—SiOCN: H, a-SiOCN: HX, μc-S
i: H, μc-Si: HX, μc-SiC: H, μc −
SiC: HX, μc-SiO: H, μc-SiO: H
X, μc-SiN: H, μc-SiN: HX, μc-S
iGeC: H, μc-SiGeC: HX, μc-SiO
N: H, μc-SiON: HX, μc-SiOCN:
H, μc-SiOCN: p-type valence electron controlling agent (Group III atom B, Al, Ga, In, T
l) and n-type valence electron controlling agents (atoms P and A of group V in the periodic table)
s, Sb, Bi) are added at a high concentration.

【0093】多結晶材料(poly−と表示する)とし
ては、例えば、poly−Si:H,poly−Si:
HX,poly−SiC:H,poly−SiC:H
X,poly−SiO:H,poly−SiO:HX,
poly−SiN:H,poly−SiN:HX,po
ly−SiGeC:H,poly−SiGeC:HX,
poly−SiON:H,poly−SiON:HX,
poly−SiOCN:H,poly−SiOCN:H
X,poly−Si,poly−SiC,poly−S
iO,poly−SiN等にp型の価電子制御剤(周期
率表第III族原子B,Al,Ga,In,Tl)やn
型の価電子制御剤(周期率表第V族原子P,As,S
b,Bi)を高濃度に添加した材料が挙げられる。
Examples of the polycrystalline material (denoted as poly-) include, for example, poly-Si: H, poly-Si:
HX, poly-SiC: H, poly-SiC: H
X, poly-SiO: H, poly-SiO: HX,
poly-SiN: H, poly-SiN: HX, po
ly-SiGeC: H, poly-SiGeC: HX,
poly-SiON: H, poly-SiON: HX,
poly-SiOCN: H, poly-SiOCN: H
X, poly-Si, poly-SiC, poly-S
A p-type valence electron controlling agent (Group III atom B, Al, Ga, In, Tl) or n in iO, poly-SiN, etc.
Type valence electron control agents (Group V atoms P, As, S in the periodic table)
b, Bi) at a high concentration.

【0094】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層か、バンドギャップの
広い非晶質半導体層が適している。
In particular, the p-type layer or the n-type layer on the light incident side includes:
A crystalline semiconductor layer with low light absorption or an amorphous semiconductor layer with a wide band gap is suitable.

【0095】p型層への周期率表第III族原子の添加
量およびn型層への周期率表第V族原子の添加量は0.
1〜50at%が最適量として挙げられる。
The addition amount of Group III atoms of the periodic table to the p-type layer and the addition amount of Group V atoms of the periodic table to the n-type layer are 0.
The optimal amount is 1 to 50 at%.

【0096】またp型層またはn型層に含有される水素
原子(H,D)またはハロゲン原子はp型層またはn型
層の未結合手を補償する働きをし、p型層またはn型層
のドーピング効率を向上させるものである。p型層また
はn型層へ添加される水素原子またはハロゲン原子は
0.1〜40at%が最適量として挙げられる。特にp
型層またはn型層が結晶性の場合、水素原子またはハロ
ゲン原子は0.1〜8at%が最適量として挙げられ
る。
Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and This is to improve the doping efficiency of the layer. The optimum amount of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is 0.1 to 40 at%. Especially p
When the type layer or the n-type layer is crystalline, the optimal amount of hydrogen atom or halogen atom is 0.1 to 8 at%.

【0097】さらにp型層/i型層、n型層/i型層の
各界面側で水素原子または/及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または/及びハロゲン原
子の含有量はバルク内の含有量の1.1〜2倍の範囲が
好ましい範囲として挙げられる。
Further, those having a large distribution of the content of hydrogen atoms and / or halogen atoms at each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer are mentioned as a preferable distribution form. The content of hydrogen atoms and / or halogen atoms in the vicinity of the interface is preferably in a range of 1.1 to 2 times the content in the bulk.

【0098】このようにp型層/i型層、n型層/i型
層の各界面近傍で水素原子またはハロゲン原子の含有量
を多くすることによって該界面近傍の欠陥準位や機械的
歪を減少させることができ、本発明の光起電力素子の光
起電力や光電流を増加させることができる。
As described above, by increasing the content of hydrogen atoms or halogen atoms near each interface between the p-type layer / i-type layer and the n-type layer / i-type layer, the defect level and mechanical strain near the interface can be improved. Can be reduced, and the photovoltaic power and the photocurrent of the photovoltaic device of the present invention can be increased.

【0099】光起電力素子のp型層及びn型層の電気特
性としては活性化エネルギーが0.2eV以下のものが
好ましく、0.1eV以下のものが最適である。また非
抵抗としては100Ωcm以下が好ましく、1Ωcm以
下が最適である。さらにp型層及びn型層の層厚は1〜
50nmが好ましく、3〜10nmが最適である。
The p-type layer and the n-type layer of the photovoltaic element preferably have an activation energy of 0.2 eV or less, and most preferably have an activation energy of 0.1 eV or less. The non-resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the layer thickness of the p-type layer and the n-type layer is 1 to
50 nm is preferred, and 3 to 10 nm is optimal.

【0100】さらに、本発明の特徴であるドーピング層
は、堆積した後ドーピング層の表面をドーピング層のバ
ンドギャップを拡大する元素および堆積したドーピング
層と同型の価電子制御剤を含むプラズマにさらすことに
よって形成される。ドーピング層のバンドギャップを拡
大する元素としては、例えば、ドーピング層の主たる構
成元素がSiである場合、C,O,N等が挙げられる。
また価電子制御剤としては、上述の物質が用いられる。
Further, the doped layer, which is a feature of the present invention, is characterized in that, after being deposited, the surface of the doped layer is exposed to a plasma containing an element for expanding the band gap of the doped layer and a valence electron controlling agent of the same type as the deposited doped layer. Formed by Examples of the element that expands the band gap of the doping layer include C, O, and N when the main constituent element of the doping layer is Si.
The above-mentioned substances are used as the valence electron controlling agent.

【0101】また、バンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤を含むプ
ラズマによる処理条件によって、本発明の特徴であるド
ーピング層が、その膜厚方向にわたって、バンドギャッ
プを拡大する元素の組成比が変化していたり、一部が微
結晶化あるいは多結晶化していたり、価電子制御剤の濃
度が変化している場合もある。
Further, the doping layer, which is a feature of the present invention, has a bandgap extending in the film thickness direction depending on an element for expanding the bandgap and a plasma treatment condition containing a valence electron controlling agent of the same type as the deposited doping layer. In some cases, the composition ratio of the expanding element is changed, a part thereof is microcrystallized or polycrystallized, or the concentration of the valence electron controlling agent is changed.

【0102】(3)半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なIV族
及びIV族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、RFプラズマCVD法又
はマイクロ波プラズマCVD法等からなる交流又は高周
波を用いたプラズマCVD法が挙げられる。
(3) Method for Forming Semiconductor Layer A suitable method for forming a group IV and group IV alloy-based amorphous semiconductor layer suitable for the semiconductor layer of the photovoltaic device of the present invention is as follows. , An RF plasma CVD method, a microwave plasma CVD method, or the like, and a plasma CVD method using alternating current or high frequency.

【0103】マイクロ波プラズマCVD法は、減圧状態
にできる堆積室(真空チャンバー)に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空排気ポンプによって排
気しつつ、堆積室の内圧を一定にして、マイクロ波電源
によって発振されたマイクロ波を、導波管によって導
き、誘電体窓(アルミナセラミックス等)を介して前記
堆積室に導入して、材料ガスのプラズマを生起させて分
解し、堆積室内に配置された基板上に、所望の堆積膜を
形成する方法であり、広い堆積条件で光起電力装置に適
用可能な堆積膜を形成することができる。
In the microwave plasma CVD method, a material gas such as a source gas or a diluent gas is introduced into a deposition chamber (vacuum chamber) that can be decompressed, and the inside pressure of the deposition chamber is kept constant while exhausting the gas by a vacuum exhaust pump. A microwave oscillated by a microwave power source is guided by a waveguide, introduced into the deposition chamber through a dielectric window (alumina ceramics or the like), and generates a plasma of a material gas to decompose the material. This is a method for forming a desired deposited film on a substrate arranged in the above-described manner, and can form a deposited film applicable to a photovoltaic device under a wide range of deposition conditions.

【0104】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマCVD法で、堆積する場合、堆積室内
の基板温度は100〜450℃、内圧は0.5〜30m
Torr、マイクロ波パワーは0.01〜1W/c
2、マイクロ波の周波数は0.1〜10GHzが好ま
しい範囲として挙げられる。
When the semiconductor layer for a photovoltaic device of the present invention is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the internal pressure is 0.5 to 30 m.
Torr, microwave power is 0.01 to 1 W / c
m 2 and the frequency of the microwave are preferably in the range of 0.1 to 10 GHz.

【0105】また、RFプラズマCVD法で堆積する場
合、堆積室内の基板温度は100〜350℃、内圧は
0.1〜10Torr、RFパワーは0.001〜5.
0W/cm2、堆積速度は0.01〜3nm/secが
好適な条件として挙げられる。
When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 Torr, and the RF power is 0.001 to 5.
0 W / cm 2 and a deposition rate of 0.01 to 3 nm / sec are preferable conditions.

【0106】本発明の光起電力装置に好適なIV族及び
IV族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物窒素原子を含有した
ガス化し得る化合物、酸素原子を含有したガス化し得る
化合物等、及び該化合物の混合ガスを挙げることができ
る。
The source gases suitable for depositing the group IV and group IV alloy amorphous semiconductor layers suitable for the photovoltaic device of the present invention include a gasizable compound containing silicon atoms,
A gasizable compound containing a germanium atom, a gasifiable compound containing a carbon atom, a gasifiable compound containing a nitrogen atom, a gasifiable compound containing an oxygen atom, and the like, and a mixed gas of the compound can be given. it can.

【0107】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、SiH4,Si26,Si
4,SiFH3,SiF22,SiF3H,Si38
SiD4,SiHD3,SiH22,SiH3D,SiF
3,SiF22,Si233,(SiF25,(Si
26,(SiF24,Si26,Si38,Si22
4,Si233,SiCl4,(SiCl25,Si
Br4,(SiBr25,Si2Cl6,SiHCl 3,S
iH2Br2,SiH2Cl2,Si2Cl33などのガス
状態のまたは容易にガス化し得るものが挙げられる。
More specifically, gasification containing silicon atoms
As the compound to be obtained, a chain or cyclic silane compound is used.
And specifically, for example, SiHFour, SiTwoH6, Si
FFour, SiFHThree, SiFTwoHTwo, SiFThreeH, SiThreeH8,
SiDFour, SiHDThree, SiHTwoDTwo, SiHThreeD, SiF
DThree, SiFTwoDTwo, SiTwoDThreeHThree, (SiFTwo)Five, (Si
FTwo)6, (SiFTwo)Four, SiTwoF6, SiThreeF8, SiTwoHTwo
FFour, SiTwoHThreeFThree, SiClFour, (SiClTwo)Five, Si
BrFour, (SiBrTwo)Five, SiTwoCl6, SiHCl Three, S
iHTwoBrTwo, SiHTwoClTwo, SiTwoClThreeFThreeSuch as gas
Those that are in a state or that can be easily gasified are included.

【0108】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはGeH4,GeD4,GeF4
GeFH3,GeF22,GeF3H,GeHD3,Ge
2 2,GeH3D,Ge26,Ge26等が挙げられ
る。
Specifically, a gas containing a germanium atom
The compound which can be converted to is GeHFour, GeDFour, GeFFour,
GeFHThree, GeFTwoHTwo, GeFThreeH, GeHDThree, Ge
HTwoD Two, GeHThreeD, GeTwoH6, GeTwoD6Etc.
You.

【0109】具体的に炭素原子を含有するガス化し得る
化合物としては、CH4,CD4,C n2n+2(nは整
数),Cn2n(nは整数),C22,C66,CO2
CO等が挙げられる。
More specifically, it can be gasified containing carbon atoms.
As the compound, CHFour, CDFour, C nH2n + 2(N is integer
Number), CnH2n(N is an integer), CTwoHTwo, C6H6, COTwo,
CO and the like.

【0110】窒素含有ガスとしては、N2,NH3,ND
3,NO,NO2,N2Oが挙げられる。
As the nitrogen-containing gas, N 2 , NH 3 , ND
3 , NO, NO 2 and N 2 O.

【0111】酸素含有ガスとしては、O2,CO,C
2,NO,NO2,N2O,CH3CH2OH,CH3OH
等が挙げられる。
As the oxygen-containing gas, O 2 , CO, C
O 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH
And the like.

【0112】また、価電子制御するためにp型層または
n型層に導入される物質としては周期率表第III族原
及び第V族原子が挙げられる。
Examples of the substance introduced into the p-type layer or the n-type layer for controlling valence electrons include atoms belonging to Group III and Group V of the periodic table.

【0113】第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはほう素原子導
入用としては、B26,B410,B59,B511,B
61 0,B612,B614等の水素化ほう素、BF3,B
Cl3等のハロゲン化ほう素等を挙げることができる。
このほかにAlCl3,GaCl3,InCl3,TlC
3等も挙げることができる。特にB26,BF3が適し
ている。
Examples of the material effectively used as a starting material for introducing a group III atom include B 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 5 H 11 , B
6 H 1 0, B 6 H 12, B 6 borohydride of H 14, etc., BF 3, B
Examples thereof include boron halides such as Cl 3 .
In addition, AlCl 3 , GaCl 3 , InCl 3 , TIC
l 3 and the like can also be mentioned. Particularly, B 2 H 6 and BF 3 are suitable.

【0114】第V族原子導入用の出発物質として有効に
使用されるのは、具体的にはりん原子導入用としてはP
3,P24等の水素化りん、PH4I,PF3,PF5
PCl3,PCl5,PBr3,PBr5,PI3等のハロ
ゲン化りんが挙げられる。このほかAsH3,AsF3
AsCl3,AsBr3,AsF5,SbH3,SbF3
SbF5,SbCl3,SbCl5,BiH3,BiC
3,BiBr3等も挙げることができる。特にPH3
PF3が適している。
Effectively used as a starting material for introducing a group V atom is, specifically, P for introducing a phosphorus atom.
Phosphorus hydride such as H 3 , P 2 H 4 , PH 4 I, PF 3 , PF 5 ,
Phosphorus halides such as PCl 3 , PCl 5 , PBr 3 , PBr 5 , and PI 3 are mentioned. In addition, AsH 3 , AsF 3 ,
AsCl 3 , AsBr 3 , AsF 5 , SbH 3 , SbF 3 ,
SbF 5 , SbCl 3 , SbCl 5 , BiH 3 , BiC
l 3, BiBr 3, and the like can also be mentioned. Especially PH 3 ,
PF 3 is suitable.

【0115】また前記ガス化し得る化合物をH2,H
e,Ne,Ar,Xe,Kr等のガスで適宜希釈して堆
積室に導入しても良い。
Further, the compound capable of being gasified is H 2 , H
The gas may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.

【0116】特に微結晶あるいは多結晶半導体やa−S
iC:H等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで2〜100倍に原料ガスを
希釈し、マイクロ波パワー、あるいはRFパワーは比較
的高いパワーを導入するのが好ましいものである。
In particular, a microcrystalline or polycrystalline semiconductor or a-S
When depositing a layer having a small light absorption or a wide band gap such as iC: H, the source gas is diluted 2 to 100 times with hydrogen gas, and a relatively high microwave power or RF power is introduced. Is preferred.

【0117】(4)ドーピング層のプラズマ処理の方法 以下では、本発明の特徴であるドーピング層のプラズマ
処理の方法について述べる。
(4) Method of Plasma Treatment of Doping Layer Hereinafter, a method of plasma treatment of the doping layer which is a feature of the present invention will be described.

【0118】ドーピング層のプラズマ処理には、減圧状
態にできる堆積室(真空チャンバー)に材料ガス、希釈
ガスなどを導入し、真空ポンプによって排気しつつ、堆
積室の内圧を一定にして、DCあるいはACあるいは高
周波を印加することによって、材料ガスのプラズマを生
起させるグロー放電プラズマが用いられる。周波数とし
てはDCから10GHz程度のマイクロ波までさまざま
な周波数を用いることができる。
In the plasma treatment of the doping layer, a material gas, a diluent gas, or the like is introduced into a deposition chamber (vacuum chamber) which can be decompressed, and the internal pressure of the deposition chamber is kept constant while evacuating by a vacuum pump. Glow discharge plasma that generates a plasma of a material gas by applying AC or high frequency is used. As the frequency, various frequencies from DC to microwaves of about 10 GHz can be used.

【0119】材料ガスには、本発明の光起電力素子のド
ーピング層のバンドギャップを拡大する元素である炭
素、酸素、窒素等が含まれる。また、堆積したドーピン
グ層と同型の価電子制御剤が含まれる。
The material gas contains carbon, oxygen, nitrogen, etc., which are elements for expanding the band gap of the doping layer of the photovoltaic device of the present invention. It also contains a valence electron controlling agent of the same type as the deposited doping layer.

【0120】具体的に炭素原子を含有するガス化し得る
化合物としてはCH4,CD4,Cn2n+2(nは整
数),Cn2n(nは整数),C22,C66,CO2
CO等が挙げられる。
Specific examples of the gasizable compound containing a carbon atom include CH 4 , CD 4 , C n H 2n + 2 (n is an integer), C n H 2n (n is an integer), C 2 H 2 , C 6 H 6 , CO 2 ,
CO and the like.

【0121】窒素含有ガスとしてはN2,NH3,N
3,NO,NO2,N2Oが挙げられる。
As the nitrogen-containing gas, N 2 , NH 3 , N
D 3 , NO, NO 2 , and N 2 O.

【0122】酸素含有ガスとしてはO2,CO,CO2
NO,NO2,N2O,CH3CH2OH,CH3OH等が
挙げられる。
As the oxygen-containing gas, O 2 , CO, CO 2 ,
NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH and the like.

【0123】また、価電子制御剤を注入するための材料
ガスとしては、前述の第III族原子あるいは第V族原
子導入用の出発物質が用いられる。
As the material gas for injecting the valence electron controlling agent, the above-mentioned starting material for introducing a Group III atom or a Group V atom is used.

【0124】また希釈ガスとしては、H2,He,N
e,Ar,Xe,Kr等のガスを用いることができる。
As the diluent gas, H 2 , He, N
Gases such as e, Ar, Xe, and Kr can be used.

【0125】また、半導体層を堆積するわけではないの
で、IV族及びIV族合金系非晶質半導体層の堆積に適
した原料ガスは、用いなくても良い。また、IV族及び
IV族合金系非晶質半導体層の堆積に適した原料ガスを
用いる場合も、堆積反応が起こらないように、通常の堆
積条件に比べて、プラズマを生起させるガスの圧力を低
くしたり、プラズマに印加するDC電圧あるいはAC電
力を高くしたり、希釈ガスによる希釈率を大きくしたり
することが望ましい。
Further, since a semiconductor layer is not deposited, a source gas suitable for depositing a group IV or group IV alloy amorphous semiconductor layer may not be used. Also, when a source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layers is used, the pressure of the gas for generating plasma is set lower than that under normal deposition conditions so that a deposition reaction does not occur. It is desirable to lower the voltage, increase the DC voltage or AC power applied to the plasma, or increase the dilution ratio with the dilution gas.

【0126】以上のような、グロー放電プラズマによ
る、ドーピング層のバンドギャップを拡大する元素およ
び堆積したドーピング層と同型の価電子制御剤の注入
は、結晶シリコン等に用いられている従来のイオン注入
とは全く異なる。従来のイオン注入は、イオンをビーム
状にして加速するものであり、イオンのエネルギーが高
いのに対し、グロー放電プラズマによる注入は、注入さ
れる物質のエネルギーが低く、堆積層の表面から極浅い
領域までのみに注入される。また注入する深さの微妙な
制御も容易であり、大面積にわたって均一な注入が容易
にできる。さらに、加速されたイオンによってi型半導
体層の表面がダメージを受けることがないので、堆積層
の膜質を損なうことなく、局在準位の少ないドーピング
層を形成することができる。したがって、ドーピング層
を良好な膜質で大面積にわたって均一に形成することが
できる。
As described above, the injection of the element for expanding the band gap of the doping layer and the valence electron controlling agent of the same type as that of the deposited doping layer by the glow discharge plasma is performed by the conventional ion implantation used for crystalline silicon or the like. Completely different. In the conventional ion implantation, the ions are accelerated in a beam form, and the energy of the ions is high. On the other hand, the implantation by the glow discharge plasma has a low energy of the implanted material and is extremely shallow from the surface of the deposited layer. It is implanted only up to the region. Further, delicate control of the implantation depth is easy, and uniform implantation over a large area can be easily performed. Further, since the surface of the i-type semiconductor layer is not damaged by the accelerated ions, it is possible to form a doping layer having few localized levels without deteriorating the film quality of the deposited layer. Therefore, the doping layer can be formed uniformly over a large area with good film quality.

【0127】グロー放電プラズマの条件の条件は、処理
するドーピング層の材料や、材料ガスの種類やプラズマ
に印加する電力の周波数等によって好適な条件が異なる
が、例えば、マイクロ波プラズマの場合、堆積室内の基
板温度は100〜450℃、内圧は0.5〜30mTo
rr、マイクロ波パワーは0.01〜1W/cm2、マ
イクロ波の周波数は0.1〜10GHzが好ましい範囲
として挙げられる。また、DC、AC、LFあるいはR
Fプラズマの場合、堆積室内の基板温度は100〜35
0℃、内圧は0.1〜10Torr、パワーは0.01
〜5.0W/cm2が好適な条件として挙げられる。
Suitable conditions for glow discharge plasma depend on the material of the doping layer to be processed, the type of material gas, the frequency of power applied to the plasma, and the like. Indoor substrate temperature is 100-450 ° C, internal pressure is 0.5-30mTo
rr, the microwave power is preferably 0.01 to 1 W / cm 2 , and the microwave frequency is preferably 0.1 to 10 GHz. DC, AC, LF or R
In the case of F plasma, the substrate temperature in the deposition chamber is 100 to 35.
0 ° C., internal pressure 0.1 to 10 Torr, power 0.01
55.0 W / cm 2 is a preferable condition.

【0128】さらに、グロー放電プラズマの条件によっ
て、ドーピング層のバンドギャップを拡大する元素ある
いは価電子制御剤を注入する深さや濃度を制御したり、
また、ドーピング層表面近傍の結晶化度を変化させたり
することが可能である。以下にその制御方法を述べる。
Further, depending on the conditions of the glow discharge plasma, the depth or concentration of the element or valence electron controlling agent for expanding the band gap of the doping layer can be controlled.
It is also possible to change the degree of crystallinity near the surface of the doping layer. The control method is described below.

【0129】まず、ひとつには材料ガスの圧力を制御す
ることである。ガスの圧力を低くすることによって、ド
ーピング層のバンドギャップを拡大する元素あるいは価
電子制御剤の注入効率が高くなる。このメカニズムの詳
細は明らかになっていないが、ガスの圧力を低くすると
電極のセルフバイアスが高くなることから、プラズマ状
態で分解された正イオンのエネルギーが高くなっている
ためと考えられる。また正イオンの平均自由工程が増え
ていることも考えられる。
First, one is to control the pressure of the material gas. By lowering the gas pressure, the efficiency of injecting an element or a valence controlling agent that widens the band gap of the doping layer increases. Although the details of this mechanism have not been clarified, it is considered that when the gas pressure is reduced, the self-bias of the electrode is increased, so that the energy of positive ions decomposed in the plasma state is increased. It is also conceivable that the mean free path of positive ions is increasing.

【0130】また、プラズマに印加するDC電圧あるい
はAC電力を、制御することである。DC電圧あるいは
AC電力を高くすることによって、ドーピング層のバン
ドギャップを拡大する元素あるいは価電子制御剤の注入
効率が高くなる。また、同時に微結晶あるいは多結晶か
らなるドーピング層の表面近傍を非晶質化することがで
きる。このメカニズムの詳細は明らかになっていない
が、DC電圧あるいはAC電力を高くするとプラズマ電
位が高くなり、プラズマ状態で分解された正イオンのエ
ネルギーが高くなっているためと考えられる。
[0130] It is also to control the DC voltage or AC power applied to the plasma. By increasing the DC voltage or the AC power, the efficiency of injecting an element or a valence control agent that widens the band gap of the doping layer increases. At the same time, the vicinity of the surface of the microcrystalline or polycrystalline doping layer can be made amorphous. Although the details of this mechanism have not been clarified, it is considered that when the DC voltage or the AC power is increased, the plasma potential is increased, and the energy of the positive ions decomposed in the plasma state is increased.

【0131】さらに、プラズマ処理の混合ガスに水素が
含まれていることによって、特別の効果が生じる。すな
わち、第1に、プラズマによって水素のイオンあるいは
ラジカルが生成されるが、水素のイオンあるいはラジカ
ルは、エッチング作用を有するため、混合ガスに前述の
IV族及びIV族合金系非晶質半導体層の堆積に適した
原料ガスを含む場合であっても、水素ガスによる希釈率
を大きくすることによって、該原料ガスの堆積を抑制
し、ドーピング層のバンドギャップを拡大する元素ある
いは価電子制御剤の注入を行うことができる。
Further, a special effect is produced by the fact that the mixed gas of the plasma treatment contains hydrogen. In other words, first, hydrogen ions or radicals are generated by the plasma, but the hydrogen ions or radicals have an etching action, so that the mixed gas of the aforementioned group IV and group IV alloy-based amorphous semiconductor layer is added to the mixed gas. Even when a source gas suitable for deposition is included, by increasing the dilution ratio with hydrogen gas, the deposition of the source gas is suppressed, and an element or a valence electron controlling agent that expands the band gap of the doping layer is injected. It can be performed.

【0132】第2に、バンドギャップを拡大する元素あ
るいは価電子制御剤だけでなく水素原子が、ドーピング
層に注入されることにより、バンドギャップを拡大する
元素あるいは価電子制御剤の注入によって生じたドーピ
ング層の未結合手(ダングリングボンド)を補償する働
きがあり、アクセプターあるいはドナーの活性化率を高
めることができる。
Second, hydrogen atoms as well as the element or valence controlling agent that widens the band gap are injected into the doping layer, so that the hydrogen atom is generated by the injection of the element or valence controlling agent that widens the band gap. It has a function of compensating for dangling bonds of the doping layer, and can increase the activation rate of the acceptor or the donor.

【0133】第3に、水素原子が、ドーピング層の表面
近傍に注入されることにより、表面近傍のドーピング層
のバンドギャップがさらに大きくなり、ドーピング層に
おける光吸収が少なくなる。
Third, by implanting hydrogen atoms near the surface of the doping layer, the band gap of the doping layer near the surface is further increased, and light absorption in the doping layer is reduced.

【0134】第4に、水素ガスによる希釈率を高め、同
時にプラズマに印加するDC電圧あるいはAC電力を高
くすることによって、ドーピング層の表面近傍の結晶化
度を増大させることができる。
Fourth, the crystallinity near the surface of the doping layer can be increased by increasing the dilution ratio with hydrogen gas and increasing the DC voltage or AC power applied to the plasma at the same time.

【0135】(透明電極)本発明における透明電極10
6は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極106は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、550nmにおける透過
率が、80%以上、より好ましくは、85%以上である
ことが望ましい。また、抵抗率は好ましくは、5×10
-3Ωcm以下、より好ましくは、1×10-3Ωcm以下
であることが望ましい。その材料としては、例えば、I
23,SnO2,ITO(In23+SnO2),Zn
O,CdO,Cd2SnO4,TiO2,Ta25,Bi2
3,MoO3,NaXWO3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素(ドーパント)を
添加しても良い。
(Transparent Electrode) The transparent electrode 10 of the present invention
Numeral 6 has both a role as an electrode on the light incident side for transmitting light and a role as an anti-reflection film by optimizing the film thickness. The transparent electrode 106 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and a low resistivity. Preferably, the transmittance at 550 nm is at least 80%, more preferably at least 85%. The resistivity is preferably 5 × 10
-3 Ωcm or less, more preferably 1 × 10 −3 Ωcm or less. As the material, for example, I
n 2 O 3 , SnO 2 , ITO (In 2 O 3 + SnO 2 ), Zn
O, CdO, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2
A conductive oxide such as O 3 , MoO 3 , and Na x WO 3, or a mixture thereof is preferably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0136】導電率を変化させる元素(ドーパント)と
しては、例えば、透明電極107がZnOの場合には、
Al,In,B,Ga,Si,F等が、またIn23
場合には、Sn,F,Te,Ti,Sb,Pb等が、ま
たSnO2の場合には、F,Sb,P,As,In,T
l,Te,W,Cl,Br,I等が好適に用いられる。
As an element (dopant) for changing the conductivity, for example, when the transparent electrode 107 is ZnO,
Al, In, B, Ga, Si, F, etc., In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.

【0137】また、透明電極106の形成方法として
は、蒸着法、CVD法、スプレー法、スピンオン法、デ
ップ法等が好適に用いられる。
As a method for forming the transparent electrode 106, a vapor deposition method, a CVD method, a spray method, a spin-on method, a dipping method, and the like are suitably used.

【0138】(集電電極)本発明における集電電極10
7は、透明電極106の抵抗率が充分低くできない場合
に必要に応じて透明電極106上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状は、できるだけ半導体層への入射光を遮
らないように、例えば図3のように枝状に形成される。
(Current Collecting Electrode) The current collecting electrode 10 of the present invention
7 is formed on a part of the transparent electrode 106 as necessary when the resistivity of the transparent electrode 106 cannot be sufficiently reduced;
It functions to lower the resistivity of the electrode and lower the series resistance of the photovoltaic element. As the material, for example, a metal such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, or an alloy such as stainless steel, or a powdered metal is used. Conductive paste and the like.
The shape is formed, for example, in a branch shape as shown in FIG. 3 so as not to block incident light to the semiconductor layer as much as possible.

【0139】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
Further, in the entire area of the photovoltaic device,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.

【0140】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。
Further, a pattern of the collecting electrode is formed by using a mask, and the forming method includes a vapor deposition method, a sputtering method,
A plating method, a printing method, or the like is used.

【0141】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。ま
た、本発明の光起電力素子を直列接続する場合、逆流防
止用のダイオードを組み込むことがある。
When a photovoltaic device (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic device of the present invention, the photovoltaic devices of the present invention are connected in series or in series. They are connected in parallel, protective layers are formed on the front and back surfaces, and output output electrodes and the like are attached. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0142】[0142]

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a photovoltaic element made of a non-single-crystal silicon-based semiconductor material will be described in detail, but the present invention is not limited to this.

【0143】(実施例1)本例では、図4の堆積装置を
用いて、図1に示したシングルセル型の光起電力素子を
作成した。本例では、ドーピング層Dのバンドギャップ
を拡大する元素をα、ドーピング層Dと同型の価電子制
御剤をβとしたとき、ドーピング層Dを形成した後、i
型半導体層を形成する前に、前記ドーピング層Dの表面
を、前記α及び前記βを含むプラズマに曝した場合を検
討した。
Example 1 In this example, the single-cell type photovoltaic element shown in FIG. 1 was produced using the deposition apparatus shown in FIG. In this example, when the element for expanding the band gap of the doping layer D is α, and the valence electron controlling agent of the same type as the doping layer D is β, after forming the doping layer D, i
Before forming the type semiconductor layer, the case where the surface of the doping layer D was exposed to the plasma containing the α and β was examined.

【0144】以下では、その作成方法を手順にしたがっ
て説明する。 (1)厚さ0.5mm、50×50mm2のステンレス
製の支持体101を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体101表面
上に層厚0.3μmのAgの光反射層とその上に350
℃で層厚1.0μmのZnOの反射増加層を形成し、裏
面電極102とした。これらの工程を経たものを基板4
90とした。
In the following, the method of making the same will be described according to the procedure. (1) A stainless steel support 101 having a thickness of 0.5 mm and a size of 50 × 50 mm 2 was subjected to ultrasonic cleaning with acetone and isopropanol, and dried with warm air. Thereafter, a 0.3 μm-thick Ag light-reflecting layer and a 350 μm-thickness
A reflection enhancement layer of ZnO having a layer thickness of 1.0 μm was formed at a temperature of 0 ° C. to form a back electrode 102. After these steps, the substrate 4
90.

【0145】(2)堆積装置400を用いて、基板49
0上に各半導体層を形成した。堆積装置400は、マイ
クロ波プラズマCVD法とRFプラズマCVD法の両方
を実施することができる。
(2) Using the deposition apparatus 400, the substrate 49
On each of the semiconductor layers, a semiconductor layer was formed. The deposition apparatus 400 can perform both the microwave plasma CVD method and the RF plasma CVD method.

【0146】この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、SiH4
スボンベ、SiF4ガスボンベ、SiH4/H2(H2で希
釈したSiH4ガス、希釈度:10%)ガスボンベ、C
4ガスボンベ、C26ガスボンベ、GeH4ガスボン
ベ、GeF4ガスボンベ、Si26ガスボンベ、PH3
2(希釈度:2%)ガスボンベ、PH3/He(希釈
度:2%)ガスボンベ、BF3/H2(希釈度:1%)ガ
スボンベ、H2ガスボンベ、Heガスボンベ、NH3ガス
ボンベ、O2/He(希釈度:1%)ガスボンベ、NO
ガスボンベを接続した。
A raw material gas cylinder (not shown) is connected to this deposition apparatus through a gas introduction pipe. The raw material gas cylinders were all purified to ultra-high purity, and were SiH 4 gas cylinder, SiF 4 gas cylinder, SiH 4 / H 2 (SiH 4 gas diluted with H 2 , dilution degree: 10%) gas cylinder, C
H 4 gas cylinder, C 2 H 6 gas cylinder, GeH 4 gas cylinder, GeF 4 gas cylinder, Si 2 H 6 gas cylinder, PH 3 /
H 2 (dilution: 2%) gas cylinder, PH 3 / He (dilution: 2%) gas cylinder, BF 3 / H 2 (dilution: 1%) gas cylinder, H 2 gas cylinder, He gas cylinder, NH 3 gas cylinder, O 2 / He (dilution: 1%) gas cylinder, NO
A gas cylinder was connected.

【0147】(3)基板490をロードチャンバー40
1内の基板搬送用レール413上に配置し、不図示の真
空排気ポンプによりロードチャンバー401内を圧力が
約1×10-5Torrになるまで真空排気した。
(3) The substrate 490 is placed in the load chamber 40
The load chamber 401 was evacuated by a vacuum evacuation pump (not shown) until the pressure reached about 1 × 10 −5 Torr.

【0148】(4)あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー402及び堆
積チャンバー417内へゲートバルブ406を開けて搬
送した。基板490の裏面を基板加熱用ヒーター410
に密着させ加熱し、堆積チャンバー417内を不図示の
真空排気ポンプにより圧力が約1×10-5Torrにな
るまで真空排気した。以上のようにして成膜の準備が完
了した。
(4) The gate valve 406 was opened and transferred into the transfer chamber 402 and the deposition chamber 417, which were previously evacuated by a vacuum exhaust pump (not shown). The back surface of the substrate 490 is heated by a substrate heating heater 410.
Then, the inside of the deposition chamber 417 was evacuated by a vacuum evacuation pump (not shown) until the pressure reached about 1 × 10 −5 Torr. Preparation for film formation was completed as described above.

【0149】(5)a−SiからなるRFn型層(RF
プラズマCVD法によって形成したn型半導体層)を形
成するには、H2ガスを堆積チャンバー417内にガス
導入管429を通して導入し、H2ガスが200scc
mになるように不図示のバルブを開け、不図示のマスフ
ローコントローラーで調整した。堆積チャンバー417
内の圧力が1.1Torrになるように不図示のコンダ
クタンスバルブで調整した。
(5) RF n-type layer made of a-Si (RF
To form an n-type semiconductor layer formed by a plasma CVD method, H 2 gas is introduced into the deposition chamber 417 through a gas introduction pipe 429, and H 2 gas is supplied at 200 scc.
The valve (not shown) was opened so as to reach m, and adjustment was performed with a mass flow controller (not shown). Deposition chamber 417
The inside pressure was adjusted to 1.1 Torr by a conductance valve (not shown).

【0150】(6)基板490の温度が350℃になる
ように基板加熱用ヒーター410を設定し、基板温度が
安定したところで、SiH4ガス、PH3/H2ガスを堆
積チャンバー417内に不図示のバルブを操作してガス
導入管429を通して導入した。この時、SiH4ガス
が2sccm、H2ガスが50sccm、PH3/H2
スが0.5sccmとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー417内の圧力
は1.1Torrとなるように調整した。
(6) The substrate heating heater 410 is set so that the temperature of the substrate 490 becomes 350 ° C. When the substrate temperature is stabilized, the SiH 4 gas and PH 3 / H 2 gas are not introduced into the deposition chamber 417. The gas was introduced through the gas introduction pipe 429 by operating the illustrated valve. At this time, the pressure in the deposition chamber 417 is adjusted to 1.1 Torr by adjusting the mass flow controller (not shown) so that the SiH 4 gas is 2 sccm, the H 2 gas is 50 sccm, and the PH 3 / H 2 gas is 0.5 sccm. Was adjusted as follows.

【0151】(7)RF高周波(以下「RF」と略記す
る)電源422の電力を0.005W/cm2に設定
し、プラズマ形成用カップ420にRF電力を導入し、
グロー放電を生起させ、基板上にRFn型層の形成を開
始し、層厚10nmのRFn型層を形成したところでR
F電源を切って、グロー放電を止め、RFn型層103
の形成した。
(7) The power of the RF high frequency (hereinafter abbreviated as “RF”) power supply 422 is set to 0.005 W / cm 2 , and RF power is introduced into the plasma forming cup 420.
A glow discharge is caused to start forming an RF n-type layer on the substrate.
F power is turned off, glow discharge is stopped, and the RF n-type layer 103 is turned off.
Was formed.

【0152】(8)堆積チャンバー417内へのSiH
4ガス、PH3/H2の流入を止め、5分間、堆積室内へ
2ガスを流し続けたのち、H2の流入も止め、堆積室内
およびガス配管内を1×10-5Torrまで真空排気し
た。
(8) SiH into the deposition chamber 417
After stopping the inflow of 4 gases, PH 3 / H 2 , and continuing the flow of H 2 gas into the deposition chamber for 5 minutes, stopping the inflow of H 2 , and vacuuming the deposition chamber and the gas pipe to 1 × 10 −5 Torr. Exhausted.

【0153】(9)i型半導体層を形成する前に、ドー
ピング層Dの表面を、ドーピング層Dのバンドギャップ
を拡大する元素(α)、及び、ドーピング層Dと同型の
価電子制御剤(β)を含むプラズマに曝すため、CH4
ガス、PH3/Heガス、Heガスを堆積チャンバー4
17内に不図示のバルブを操作してガス導入管429を
通して導入した。この時、CH4ガスを10sccm、
PH3/Heガスを5sccm、Heガスを25scc
mとなるようにマスフローコントローラーで調整し、堆
積チャンバー417内の圧力は0.5Torrとなるよ
うに調整した。また、RF電源422の電力は0.06
W/cm2に設定し、プラズマ形成用カップ420にR
F電力を導入し、グロー放電を生起させ、前記α及び前
記βを含むプラズマに300秒間曝し、a−SiCから
なる本発明のn型層を形成した。
(9) Before forming the i-type semiconductor layer, the surface of the doping layer D is treated with an element (α) for expanding the band gap of the doping layer D, and a valence electron controlling agent of the same type as the doping layer D ( because exposure to a plasma containing beta), CH 4
Gas, PH 3 / He gas, He gas in deposition chamber 4
The gas was introduced through the gas introduction pipe 429 by operating a valve (not shown). At this time, CH 4 gas was supplied at 10 sccm,
PH 3 / He gas 5 sccm, He gas 25 scc
m, and the pressure in the deposition chamber 417 was adjusted to 0.5 Torr. The power of the RF power supply 422 is 0.06
W / cm 2 , and R was added to the plasma forming cup 420.
F power was introduced, glow discharge was generated, and the substrate was exposed to the plasma containing α and β for 300 seconds to form an n-type layer of a-SiC of the present invention.

【0154】(10)a−Siからなるi型層104は
マイクロ波プラズマCVD法によって形成した。まず、
あらかじめ不図示の真空排気ポンプにより真空引きして
おいた搬送チャンバー403及びi型層堆積チャンバー
418内へゲートバルブ407を開けて基板490を搬
送した。基板490の裏面を基板加熱用ヒーター411
に密着させ加熱し、i型層堆積チャンバー418内を不
図示の真空排気ポンプにより圧力が約1×10-5Tor
rになるまで真空排気した。
(10) The i-type layer 104 made of a-Si was formed by microwave plasma CVD. First,
The substrate 490 was transferred by opening the gate valve 407 into the transfer chamber 403 and the i-type layer deposition chamber 418 that were previously evacuated by a vacuum pump (not shown). The back surface of the substrate 490 is heated by a substrate heating heater 411.
Then, the inside of the i-type layer deposition chamber 418 is heated to about 1 × 10 −5 Torr by a vacuum exhaust pump (not shown).
Evacuation was performed until the pressure became r.

【0155】(11)i型層を作成するには、基板49
0の温度が350℃になるように基板加熱用ヒーター4
11を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、SiH4ガス、H2ガスをガス導
入管449を通じてi型層堆積チャンバー418内に流
入させた。この時、SiH4ガスが50sccm、H2
スが100sccmとなるように各々の不図示のマスフ
ローコントローラーで調整した。i型層堆積チャンバー
418内の圧力は、5mTorrとなるように不図示の
コンダクタンスバルブの開口を調整した。
(11) To form an i-type layer, the substrate 49
Substrate heating heater 4 so that the temperature of
11 was set, and when the substrate was sufficiently heated, a valve (not shown) was gradually opened to allow SiH 4 gas and H 2 gas to flow into the i-type layer deposition chamber 418 through the gas introduction pipe 449. At this time, the mass flow controllers (not shown) were adjusted so that the SiH 4 gas was 50 sccm and the H 2 gas was 100 sccm. The opening of the conductance valve (not shown) was adjusted so that the pressure in the i-type layer deposition chamber 418 became 5 mTorr.

【0156】(12)RF電源424を0.50W/c
2に設定し、バイアス棒428に印加した。その後、
不図示のマイクロ波電源の電力を0.20W/cm2
設定し、マイクロ波導入用導波管426、及びマイクロ
波導入用窓425を通じてi型層堆積チャンバー418
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター427を開けることでn型層上にi型層の作成
を開始し、層厚0.1μmのi型層を作成したところで
マイクロ波グロー放電を止め、バイアス電源424の出
力を切り、i型層104の作成を終えた。
(12) Set the RF power supply 424 to 0.50 W / c
m 2 and applied to the bias bar 428. afterwards,
The power of a microwave power supply (not shown) was set to 0.20 W / cm 2 , and the i-type layer deposition chamber 418 was passed through the microwave introduction waveguide 426 and the microwave introduction window 425.
Microwave power is introduced into the inside, a glow discharge is generated, and a shutter 427 is opened to start forming an i-type layer on the n-type layer. The discharge was stopped, the output of the bias power supply 424 was turned off, and the formation of the i-type layer 104 was completed.

【0157】(13)不図示のバルブを閉じて、i型層
堆積チャンバー418内へのSiH 4ガスの流入を止
め、2分間i型層堆積チャンバー418内へH2ガスを
流し続けたのち、不図示のバルブを閉じ、i型層堆積チ
ャンバー418内およびガス配管内を1×10-5Tor
rまで真空排気した。
(13) Close the valve (not shown) to open the i-type layer.
SiH into deposition chamber 418 FourStop gas flow
Into the i-type layer deposition chamber 418 for 2 minutes.TwoGas
After continuing the flow, the valve (not shown) is closed and the i-type layer deposition chamber is closed.
1 × 10 in chamber 418 and gas pipe-FiveTor
e was evacuated to r.

【0158】(14)以下の手順で、μc−Si(マイ
クロクリスタルシリコン)からなるp型半導体層105
を形成した。まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー404及びp
型層堆積チャンバー419内へゲートバルブ408を開
けて基板490を搬送した。基板490の裏面を基板加
熱用ヒーター412に密着させ加熱し、p型層堆積チャ
ンバー419内を不図示の真空排気ポンプにより圧力が
約1×10-5Torrになるまで真空排気した。
(14) In the following procedure, a p-type semiconductor layer 105 made of μc-Si (microcrystal silicon)
Was formed. First, the transfer chamber 404 and p which have been previously evacuated by a vacuum exhaust pump (not shown)
The gate valve 408 was opened into the mold layer deposition chamber 419 to transfer the substrate 490. The back surface of the substrate 490 was heated by being brought into close contact with a heater 412 for heating the substrate, and the inside of the p-type layer deposition chamber 419 was evacuated by a vacuum exhaust pump (not shown) until the pressure became about 1 × 10 −5 Torr.

【0159】基板490の温度が230℃になるように
基板加熱用ヒーター412を設定し、基板温度が安定し
たところで、H2ガス、SiH4/H2ガス、BF3/H2
ガスを堆積チャンバー419内に不図示のバルブを操作
してガス導入管469を通して導入した。この時、不図
示のバルブを操作して、H2ガスが50sccm、Si
4/H2ガスが0.5sccm、BF3/H2ガスが0.
5sccmとなるようにのマスフローコントローラーで
調整し、堆積チャンバー419内の圧力は2.0Tor
rとなるように不図示のコンダクタンスバルブの開口を
調整した。
The substrate heating heater 412 is set so that the temperature of the substrate 490 becomes 230 ° C. When the substrate temperature is stabilized, H 2 gas, SiH 4 / H 2 gas, BF 3 / H 2
The gas was introduced into the deposition chamber 419 through a gas introduction pipe 469 by operating a valve (not shown). At this time, a valve (not shown) is operated to supply 50 sccm of H 2 gas and Si gas.
H 4 / H 2 gas is 0.5 sccm, BF 3 / H 2 gas is 0.1 sccm.
The pressure in the deposition chamber 419 was adjusted to 2.0 Torr by adjusting the mass flow controller so that the pressure became 5 sccm.
The opening of the conductance valve (not shown) was adjusted so as to be r.

【0160】RF電源423の電力を0.15W/cm
2に設定し、プラズマ形成用カップ421にRF電力を
導入し、グロー放電を生起させ、μc−Siからなるp
型層の形成を開始し、層厚10nmを形成したところで
RF電源を切って、グロー放電を止め、p型半導体層1
05の形成を終えた。
The power of the RF power supply 423 is set to 0.15 W / cm
2 , RF power is introduced into the plasma forming cup 421 to generate glow discharge, and p
The formation of the mold layer is started, and when the layer thickness is formed to 10 nm, the RF power is turned off to stop glow discharge, and the p-type semiconductor layer 1 is formed.
05 has been formed.

【0161】(15)不図示のバルブを閉じてp型層堆
積チャンバー419内へのSiH4/H2ガス、BF3
2ガスの流入を止め、3分間、p型層堆積チャンバー
419内へH2ガスを流し続けたのち、不図示のバルブ
を閉じてH2の流入も止め、p型層堆積チャンバー41
9内およびガス配管内を1×10-5Torrまで真空排
気した。
(15) The valve (not shown) is closed, and SiH 4 / H 2 gas and BF 3 /
Stopping the flow of H 2 gas for 3 minutes, after which continued to flow H 2 gas into the p-type layer deposition chamber 419, stopping the inflow of H 2 closes the valve (not shown), p-type layer deposition chamber 41
The inside of 9 and the gas pipe were evacuated to 1 × 10 −5 Torr.

【0162】(16)あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー40
5内へゲートバルブ409を開けて基板490を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
405をリークした。
(16) The unload chamber 40 previously evacuated by a vacuum pump (not shown)
5, the substrate 490 was transported by opening the gate valve 409, and a leak valve (not shown) was opened to leak the unload chamber 405.

【0163】(17)p型層上に、透明導電層106と
して、層厚70nmのITOを真空蒸着法で真空蒸着し
た。
(17) ITO having a thickness of 70 nm was vacuum-deposited on the p-type layer as a transparent conductive layer 106 by a vacuum deposition method.

【0164】(18)透明導電層106上に櫛型の穴の
開いたマスクを乗せ、Cr(40nm)/Ag(100
0nm)/Cr(40nm)からなる図3の櫛形の集電
電極107を真空蒸着法で真空蒸着した。以上で光起電
力素子の作成を終えた。この光起電力素子を(SC実
1)と呼ぶ。
(18) A mask having a comb-shaped hole is placed on the transparent conductive layer 106, and Cr (40 nm) / Ag (100
0 nm) / Cr (40 nm) and the comb-shaped current collecting electrode 107 of FIG. 3 was vacuum-deposited by a vacuum deposition method. Thus, the creation of the photovoltaic element has been completed. This photovoltaic element is called (SC Ex. 1).

【0165】(比較例1−1)本例では、ドーピング層
Dを形成した後、i型半導体層を形成する前に、前記ド
ーピング層Dの表面を、前記α及び前記βを含むプラズ
マに曝さなかった点が(実施例1)と異なる。
(Comparative Example 1-1) In this example, after forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D was exposed to the plasma containing α and β. This is different from (Example 1).

【0166】他の点は、(実施例1)と同様とした。本
例で作成した光起電力素子は、(SC比1−1)と呼称
することにした。
The other points were the same as in (Example 1). The photovoltaic element produced in this example was called (SC ratio 1-1).

【0167】以下では、(実施例1)と(比較例1−
1)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 1) and (Comparative Example 1-
An evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.

【0168】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0169】表1は、(SC比1−1)の測定値で規格
化した(SC実1)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 1 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 1-1) (SC actual 1). (FF).

【0170】[0170]

【表1】 表1から、(SC実1)の光起電力素子の方が、開放電
圧(VOC)と短絡電流(JSC)が優れ、光電変換効率
(η)も優れていることが分かった。
[Table 1] From Table 1, it was found that the photovoltaic element of (SC Ex. 1) had better open-circuit voltage (V OC ) and short-circuit current (J SC ) and better photoelectric conversion efficiency (η).

【0171】(比較例1−2)本例では、以下の3点が
(実施例1)と異なる。 (イ)RFn型層を形成するとき、SiH4ガスが2s
ccm、CH4ガスが0.2sccm、H2ガスが50s
ccm、PH3/H2ガスが0.5sccmとなるように
マスフローコントローラーで調整し、堆積チャンバー内
の圧力は1.1Torrとなるように調整した。
(Comparative Example 1-2) In this example, the following three points are different from (Example 1). (A) When forming an RF n-type layer, SiH 4 gas is used for 2 seconds.
ccm, CH 4 gas 0.2 sccm, H 2 gas 50 s
The mass flow controller was adjusted so that ccm and PH 3 / H 2 gas became 0.5 sccm, and the pressure in the deposition chamber was adjusted so as to be 1.1 Torr.

【0172】(ロ)RFn型層を形成するとき、RF電
源の電力を0.025W/cm2に設定し、プラズマ形
成用カップにRF電力を導入し、グロー放電を生起さ
せ、基板上にRFn型層の形成を開始し、層厚10nm
のa−SiCのRFn型層を形成した。
(B) When forming the RFn-type layer, the power of the RF power source is set to 0.025 W / cm 2 , RF power is introduced into the plasma forming cup, glow discharge is generated, and RFn is formed on the substrate. Start forming a mold layer, 10 nm thick
A-SiC RFn-type layer was formed.

【0173】(ハ)i型半導体層を形成する前に、ドー
ピング層の表面をドーピング層のバンドギャップを拡大
する元素(α)および堆積したドーピング層と同型の価
電子制御剤(β)を含むプラズマに曝す過程は省いた。
(C) Before forming the i-type semiconductor layer, the surface of the doping layer contains an element (α) for expanding the band gap of the doping layer and a valence electron controlling agent (β) of the same type as the deposited doping layer. The process of exposing to plasma was omitted.

【0174】他の点は、(実施例1)と同様とした。本
例で作成した光起電力素子は、(SC比1−2)と呼称
することにした。
The other points were the same as in (Example 1). The photovoltaic element produced in this example was called (SC ratio 1-2).

【0175】以下では、(実施例1)と(比較例1−
2)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 1) and (Comparative Example 1-
An evaluation test performed on each of the six photovoltaic elements obtained in 2) will be described.

【0176】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0177】表2は、(SC比1−1)の測定値で規格
化した(SC実1)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 2 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 1-1) (SC actual 1). (FF).

【0178】[0178]

【表2】 表2から、(SC実1)の光起電力素子の方が、開放電
圧(VOC)が優れ、光電変換効率(η)も優れているこ
とが分かった。
[Table 2] From Table 2, it was found that the photovoltaic element of (SC Ex. 1) had better open-circuit voltage (V OC ) and better photoelectric conversion efficiency (η).

【0179】また、基板内のムラ、バラツキを見るため
に、p型層上に、25個の穴(面積0.25cm2)の
開いたマスクを乗せ、透明導電層として、膜厚70nm
のITOを真空蒸着法で形成した。表3は、このような
試料に対して、開放電圧(V OC)、曲線因子(F.F.)
の基板内のムラ、バラツキを調べた結果である。ただ
し、同一基板における最大値を1とした。
In order to observe unevenness and variation in the substrate,
On the p-type layer, 25 holes (area 0.25 cm)Two)of
Place an open mask and use it as a transparent conductive layer with a thickness of 70 nm.
Was formed by a vacuum evaporation method. Table 3 shows such
The open circuit voltage (V OC), Fill factor (FF)
Is a result of examining unevenness and variation in the substrate. However
The maximum value on the same substrate was set to 1.

【0180】[0180]

【表3】 表3から、(SC実1)の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。
[Table 3] From Table 3, it was found that the photovoltaic element of (SC Ex. 1) had improved uniformity of photoelectric conversion characteristics because the unevenness and variation in the substrate were smaller.

【0181】(実施例2)本例では、以下に示すとお
り、μc−SiからなるRFn型層の形成条件、ドーピ
ング層の表面をプラズマに曝す条件、及び、a−SiG
eからなるMWi型層の形成条件が、(実施例1)と異
なる。
Example 2 In this example, as shown below, conditions for forming an RF n-type layer made of μc-Si, conditions for exposing the surface of the doping layer to plasma, and a-SiG
The conditions for forming the MWi-type layer made of e are different from those of the first embodiment.

【0182】(イ)RFn型層を形成する条件 RFn型層は、RFプラズマCVD法でμc−Siにな
る条件で堆積した。この時、SiH4/H2ガスが4sc
cm、H2ガスがl00sccm、PH3/H2ガスが1
sccmとなるようにマスフローコントローラーで調整
し、堆積チャンバー内の圧力は0.5Torrとなるよ
うに調整した。基板の温度が380℃になるように基板
加熱用ヒーターを設定し、基板温度が安定したところ
で、RF電源の電力を0.04W/cm2に設定し、プ
ラズマ形成用カップにRF電力を導入し、グロー放電を
生起させ、基板上にRFn型層の形成を開始し、層厚1
0nmのRFn型層を形成した。
(A) Conditions for Forming RF n-Type Layer The RF n-type layer was deposited by RF plasma CVD under the condition of μc-Si. At this time, the SiH 4 / H 2 gas is 4 sc
cm, H 2 gas is 100 sccm, PH 3 / H 2 gas is 1
The pressure was adjusted with a mass flow controller to be sccm, and the pressure in the deposition chamber was adjusted to be 0.5 Torr. The substrate heating heater was set so that the substrate temperature became 380 ° C., and when the substrate temperature was stabilized, the power of the RF power supply was set to 0.04 W / cm 2 and RF power was introduced into the plasma forming cup. , A glow discharge is caused to start forming an RF n-type layer on the substrate,
A 0 nm RF n-type layer was formed.

【0183】(ロ)ドーピング層の表面をプラズマに曝
す条件 i型半導体層を形成する前に、ドーピング層Dの表面を
ドーピング層Dのバンドギャップを拡大する元素αおよ
び堆積したドーピング層と同型の価電子制御剤βを含む
プラズマにさらすため、NH3ガス、PH3/Heガス、
Heガスを堆積チャンバー内に不図示のバルブを操作し
てガス導入管を通して導入した。この時、NH3ガスを
5sccm、PH3/Heガスを5sccm、Heガス
を30sccmとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は2.0Torrと
なるように調整した。RF電源の電力を0.06W/c
2に設定し、プラズマ形成用カップにRF電力を導入
し、グロー放電を生起させ、100秒間RFn型層をバ
ンドギャップを拡大する元素(α)および堆積したドー
ピング層と同型の価電子制御剤(β)を含むプラズマに
曝しRFn型層の表面を非晶質化してa−SiNとし
て、本発明のn型層の作成を終えた。
(B) Conditions for exposing the surface of the doping layer to plasma Before the formation of the i-type semiconductor layer, the surface of the doping layer D must be exposed to the element α for expanding the band gap of the doping layer D and to the same type as the deposited doping layer. NH 3 gas, PH 3 / He gas,
He gas was introduced into the deposition chamber through a gas introduction pipe by operating a valve (not shown). At this time, the mass flow controller was adjusted so that the NH 3 gas was 5 sccm, the PH 3 / He gas was 5 sccm, and the He gas was 30 sccm, and the pressure in the deposition chamber was adjusted to 2.0 Torr. 0.06 W / c of RF power
m 2 , RF power is introduced into the plasma forming cup, a glow discharge is generated, and the RF n-type layer expands the band gap for 100 seconds by an element (α) and the same valence electron controlling agent as the deposited doping layer. The surface of the RF n-type layer was amorphized by exposure to plasma containing (β) to form a-SiN, thus completing the formation of the n-type layer of the present invention.

【0184】(ハ)MWi型層を形成する条件 MWi型層(マイクロ波CVD法で形成したi型半導体
層)はa−SiGeで作成した。MWi型層を作成する
には、基板温度が380℃になるように基板加熱用ヒー
ターを設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、SiH4ガス、GeH4ガス、H
2ガスをガス導入管を通じてi型層堆積チャンバー内に
流入させた。この時、SiH4ガスが50sccm、G
eH4ガスが35sccm、H2ガスが120sccmと
なるように各々の不図示のマスフローコントローラーで
調整した。i型層堆積チャンバー内の圧力は、6mTo
rrとなるように不図示のコンダクタンスバルブの開口
を調整した。次に、RF電源を0.2W/cm2に設定
し、バイアス棒に印加した。その後、不図示のマイクロ
波電源の電力を0.1W/cm2に設定し、i型層堆積
チャンバー内にマイクロ波電力導入し、グロー放電を生
起させ、シャッターを開けることでRFi型層上にMW
i型層の作成を開始し、層厚0.1μmのi型層を作成
したところでマイクロ波グロー放電を止めMWi型層の
作成を終えた。
(C) Conditions for Forming MWi-Type Layer The MWi-type layer (i-type semiconductor layer formed by microwave CVD) was made of a-SiGe. In order to form an MWi-type layer, a substrate heating heater is set so that the substrate temperature becomes 380 ° C., and when the substrate is sufficiently heated, a valve (not shown) is gradually opened, and a SiH 4 gas, a GeH 4 gas , H
Two gases were introduced into the i-type layer deposition chamber through the gas introduction pipe. At this time, the SiH 4 gas is 50 sccm, G
The mass flow controllers (not shown) adjusted the eH 4 gas to 35 sccm and the H 2 gas to 120 sccm. The pressure in the i-type layer deposition chamber is 6 mTo
The opening of the conductance valve (not shown) was adjusted so as to be rr. Next, the RF power was set to 0.2 W / cm 2 and applied to the bias bar. Thereafter, the power of a microwave power supply (not shown) was set to 0.1 W / cm 2 , microwave power was introduced into the i-type layer deposition chamber, glow discharge was generated, and the shutter was opened to place the RF power on the RFi-type layer. MW
The formation of the i-type layer was started. When the i-type layer having a thickness of 0.1 μm was formed, the microwave glow discharge was stopped, and the formation of the MWi-type layer was completed.

【0185】他の点は、(実施例1)と同様とした。本
例で作成した光起電力素子は、(SC実2)と呼称する
ことにした。
The other points were the same as in (Example 1). The photovoltaic element produced in this example was called (SC Ex. 2).

【0186】(比較例2−1)本例では、ドーピング層
Dを形成した後、i型半導体層を形成する前に、前記ド
ーピング層Dの表面を、前記α及び前記βを含むプラズ
マに曝さなかった点が(実施例2)と異なる。
(Comparative Example 2-1) In this example, after forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D was exposed to a plasma containing the α and β. This is different from (Example 2).

【0187】他の点は、(実施例2)と同様とした。本
例で作成した光起電力素子は、(SC比2−1)と呼称
することにした。
The other points were the same as in (Example 2). The photovoltaic element produced in this example was called (SC ratio 2-1).

【0188】以下では、(実施例2)と(比較例2−
1)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 2) and (Comparative Example 2-
An evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.

【0189】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0190】表4は、(SC比2−1)の測定値で規格
化した(SC実2)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 4 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 2-1) (SC actual 2). (FF).

【0191】[0191]

【表4】 表4から、(SC実2)の光起電力素子の方が、開放電
圧(VOC)と曲線因子(F.F.)が優れ、光電変換効率
(η)も優れていることが分かった。
[Table 4] From Table 4, it was found that the photovoltaic element of (SC Ex. 2) was superior in open-circuit voltage (V OC ), fill factor (FF), and photoelectric conversion efficiency (η). .

【0192】(実施例3)本例では、以下に示すとお
り、a−SiからなるRFn型層の形成条件、ドーピン
グ層の表面をプラズマに曝す条件、及び、a−SiCか
らなるMWi型層の形成条件が、(実施例1)と異な
る。
Example 3 In this example, as shown below, the conditions for forming the RF n-type layer made of a-Si, the conditions for exposing the surface of the doping layer to plasma, and the method for forming the MWi type layer made of a-SiC were used. The forming conditions are different from those of the first embodiment.

【0193】(イ)RFn型層を形成する条件 RFn型層は、RFプラズマCVD法でa−Siになる
条件で堆積した。この時、SiH4/H2ガスが2scc
m、H2ガスが50sccm、PH3/H2ガスが0.5
sccmとなるようにマスフローコントローラーで調整
し、堆積チャンバー内の圧力は1.1Torrとなるよ
うに調整した。基板の温度が380℃になるように基板
加熱用ヒーターを設定し、基板温度が安定したところ
で、RF電源の電力を0.005W/cm2に設定し、
プラズマ形成用カップにRF電力を導入し、グロー放電
を生起させ、基板上にRFn型層の形成を開始し、層厚
10nmのRFn型層を形成した。
(A) Conditions for Forming RF n-Type Layer The RF n-type layer was deposited by RF plasma CVD under the condition of a-Si. At this time, the SiH 4 / H 2 gas is 2 scc.
m, H 2 gas is 50 sccm, PH 3 / H 2 gas is 0.5
The pressure was adjusted with a mass flow controller to be sccm, and the pressure in the deposition chamber was adjusted to be 1.1 Torr. The substrate heating heater is set so that the substrate temperature becomes 380 ° C., and when the substrate temperature is stabilized, the power of the RF power source is set to 0.005 W / cm 2 ,
RF power was introduced into the plasma forming cup to cause glow discharge to start forming an RF n-type layer on the substrate, thereby forming an RF n-type layer having a thickness of 10 nm.

【0194】(ロ)ドーピング層の表面をプラズマに曝
す条件 i型半導体層を形成する前に、ドーピング層Dの表面を
ドーピング層Dのバンドギャップを拡大する元素αおよ
び堆積したドーピング層と同型の価電子制御剤βを含む
プラズマにさらすため、CH4ガス、PH3/H2ガス、
2ガスを堆積チャンバー内に不図示のバルブを操作し
てガス導入管を通して導入した。この時、CH4ガスを
10sccm、PH3/H2ガスを5sccm、H2ガス
を25sccmとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は1.0Torrと
なるように調整した。RF電源の電力を0.03W/c
2に設定し、プラズマ形成用カップにRF電力を導入
し、グロー放電を生起させ、120秒間RFn型層をバ
ンドギャップを拡大する元素(α)および堆積したドー
ピング層と同型の価電子制御剤(β)を含むプラズマに
曝しRFn型層の表面を結晶質化してμc−SiCとし
て、本発明のn型層の作成を終えた。
(B) Conditions for exposing the surface of the doping layer to plasma Before the formation of the i-type semiconductor layer, the surface of the doping layer D must be exposed to an element α for expanding the band gap of the doping layer D and to the same type as the deposited doping layer. CH 4 gas, PH 3 / H 2 gas,
H 2 gas was introduced into the deposition chamber through a gas introduction pipe by operating a valve (not shown). At this time, the mass flow controller was adjusted so that the CH 4 gas became 10 sccm, the PH 3 / H 2 gas became 5 sccm, and the H 2 gas became 25 sccm, and the pressure in the deposition chamber was adjusted to 1.0 Torr. 0.03W / c RF power
m 2 , RF power is introduced into the plasma forming cup to cause glow discharge, and the RF n-type layer expands the band gap for 120 seconds for an element (α) and a valence electron controlling agent of the same type as the deposited doping layer. The surface of the RF n-type layer was crystallized by exposure to plasma containing (β) to obtain μc-SiC, thus completing the formation of the n-type layer of the present invention.

【0195】(ハ)MWi型層を形成する条件 MWi型層(マイクロ波CVD法で形成したi型半導体
層)はa−SiCで作成した。MWi型層を作成するに
は、基板温度が380℃になるように基板加熱用ヒータ
ーを設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、SiH4ガス、CH4ガス、H2
スをガス導入管を通じてi型層堆積チャンバー内に流入
させた。この時、SiH4ガスが50sccm、CH4
スが35sccm、H2ガスが120sccmとなるよ
うに各々の不図示のマスフローコントローラーで調整し
た。i型層堆積チャンバー内の圧力は、6mTorrと
なるように調整した。次に、RF電源を0.2W/cm
2に設定し、バイアス棒に印加した。その後、不図示の
マイクロ波電源の電力を0.1W/cm2に設定し、i
型層堆積チャンバー内にマイクロ波電力導入し、グロー
放電を生起させ、シャッターを開けることでRFi型層
上にMWi型層の作成を開始し、層厚0.1μmのi型
層を作成したところでマイクロ波グロー放電を止め、M
Wi型層の作成を終えた。
(C) Conditions for Forming MWi-Type Layer The MWi-type layer (i-type semiconductor layer formed by microwave CVD) was made of a-SiC. In order to form the MWi-type layer, a substrate heating heater is set so that the substrate temperature becomes 380 ° C., and when the substrate is sufficiently heated, a valve (not shown) is gradually opened, and a SiH 4 gas and a CH 4 gas are used. , H 2 gas was caused to flow into the i-type layer deposition chamber through a gas introduction pipe. At this time, the mass flow controllers (not shown) were adjusted so that the SiH 4 gas became 50 sccm, the CH 4 gas became 35 sccm, and the H 2 gas became 120 sccm. The pressure in the i-type layer deposition chamber was adjusted to 6 mTorr. Next, the RF power supply was turned on at 0.2 W / cm.
Set to 2 and applied to the bias bar. Thereafter, the power of a microwave power supply (not shown) was set to 0.1 W / cm 2 , and i
Microwave power was introduced into the mold layer deposition chamber, glow discharge was generated, and the shutter was opened to start forming an MWi type layer on the RFi type layer. When an i-type layer having a layer thickness of 0.1 μm was formed, Stop microwave glow discharge, M
The creation of the Wi type layer has been completed.

【0196】他の点は、(実施例1)と同様とした。本
例で作成した光起電力素子は、(SC実3)と呼称する
ことにした。
The other points were the same as in (Example 1). The photovoltaic element created in this example was called (SC Ex. 3).

【0197】(比較例3−1)本例では、ドーピング層
Dを形成した後、i型半導体層を形成する前に、前記ド
ーピング層Dの表面を、前記α及び前記βを含むプラズ
マに曝さなかった点が(実施例3)と異なる。
(Comparative Example 3-1) In this example, after forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D was exposed to a plasma containing the α and β. This is different from (Example 3).

【0198】他の点は、(実施例3)と同様とした。本
例で作成した光起電力素子は、(SC比3−1)と呼称
することにした。
The other points were the same as in (Example 3). The photovoltaic element produced in this example was called (SC ratio 3-1).

【0199】以下では、(実施例3)と(比較例3−
1)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 3) and (Comparative Example 3-
An evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.

【0200】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0201】表5は、(SC比3−1)の測定値で規格
化した(SC実3)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 5 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 3-1) (SC actual 3). (FF).

【0202】[0202]

【表5】 表5から、(SC実3)の光起電力素子の方が、開放電
圧(VOC)と短絡電流(JSC)が優れ、光電変換効率
(η)も優れていることが分かった。
[Table 5] From Table 5, it was found that the photovoltaic element of (SC Ex. 3) was superior in the open-circuit voltage (V OC ) and the short-circuit current (J SC ) and in the photoelectric conversion efficiency (η).

【0203】(実施例4)本例では、(実施例1)が光
入射側をp層として層構成を基体/n層/i層/p層と
したのに代えて、光入射側をn層として層構成を基体/
p層/i層/n層とした点が異なる。
(Embodiment 4) In this embodiment, instead of the embodiment 1 in which the light incident side is a p-layer and the layer structure is substrate / n-layer / i-layer / p-layer, the light incident side is n-layer. The layer structure is defined as
The difference is that the layers are p-layer / i-layer / n-layer.

【0204】以下では、本例の光起電力素子の作成にお
ける、a−SiからなるRFp型層の形成条件、ドーピ
ング層の表面をプラズマに曝す条件、a−SiCからな
るMWi型層の形成条件、及び、a−SiからなるRF
n型層の形成条件、に関して説明する。
In the following, in the fabrication of the photovoltaic device of this example, the conditions for forming the RFp type layer made of a-Si, the conditions for exposing the surface of the doping layer to plasma, and the conditions for forming the MWi type layer made of a-SiC , And RF comprising a-Si
The conditions for forming the n-type layer will be described.

【0205】(イ)RFp型層を形成する条件 RFp型層は、RFプラズマCVD法でa−Siになる
条件で堆積した。基板の温度が350℃になるように基
板加熱用ヒーターを設定し、基板温度が安定したところ
で、H2ガス、SiH4/H2ガス、BF3/H2ガスを堆
積チャンバー内に導入した。この時、H2ガスが50s
ccm、SiH4/H2ガスが0.5sccm、BF3
2ガスが5sccmとなるようにマスフローコントロ
ーラーで調整し、堆積チャンバー内の圧力は2.0To
rrとなるように調整した。RF電源の電力を0.15
W/cm2に設定し、プラズマ形成用カップにRF電力
を導入し、グロー放電を生起させ、基板上にRFp型層
の形成を開始し、層厚10nmのRFp型層を形成し
た。
(A) Conditions for Forming RFp-Type Layer The RFp-type layer was deposited by RF plasma CVD under the condition of a-Si. The substrate heating heater was set so that the substrate temperature became 350 ° C., and when the substrate temperature was stabilized, H 2 gas, SiH 4 / H 2 gas, and BF 3 / H 2 gas were introduced into the deposition chamber. At this time, 50 seconds of H 2 gas
ccm, SiH 4 / H 2 gas is 0.5 sccm, BF 3 /
The mass flow controller adjusted the H 2 gas to 5 sccm, and the pressure in the deposition chamber was 2.0 To
rr. 0.15 RF power
The power was set to W / cm 2 , RF power was introduced into the plasma forming cup, glow discharge was generated, and the formation of the RFp-type layer on the substrate was started to form an RFp-type layer having a thickness of 10 nm.

【0206】(ロ)ドーピング層の表面をプラズマに曝
す条件 i型半導体層を形成する前に、ドーピング層Dの表面を
ドーピング層Dのバンドギャップを拡大する元素αおよ
び堆積したドーピング層と同型の価電子制御剤βを含む
プラズマにさらすため、O2/Heガス、BF3/Heガ
スを堆積チャンバー内に不図示のバルブを操作してガス
導入管を通して導入した。この時、O2/Heガスを3
5sccm、BF3/Heガスを5sccmとなるよう
にマスフローコントローラーで調整し、堆積チャンバー
内の圧力は0.5Torrとなるように調整した。RF
電源の電力を0.06W/cm2に設定し、プラズマ形
成用カップにRF電力を導入し、グロー放電を生起さ
せ、100秒間RFp型層をバンドギャップを拡大する
元素(α)および堆積したドーピング層と同型の価電子
制御剤(β)を含むプラズマに曝しRFp型層の表面を
非晶質化してa−SiOとして、本発明のp型層の作成
を終えた。
(B) Conditions for exposing the surface of the doping layer to plasma Before the formation of the i-type semiconductor layer, the surface of the doping layer D must be exposed to the element α for expanding the band gap of the doping layer D and to the same type as the deposited doping layer. O 2 / He gas and BF 3 / He gas were introduced into the deposition chamber through a gas introduction pipe by operating a valve (not shown) in order to expose to a plasma containing a valence electron controlling agent β. At this time, the O 2 / He gas is
The mass flow controller was adjusted to 5 sccm and BF 3 / He gas to 5 sccm, and the pressure in the deposition chamber was adjusted to 0.5 Torr. RF
The power of the power source is set to 0.06 W / cm 2 , RF power is introduced into the plasma forming cup, a glow discharge is generated, and the RFp-type layer expands the band gap for 100 seconds by the element (α) and the doped doping. The p-type layer of the present invention was completed by exposing the surface of the RFp-type layer to a-SiO by exposing it to plasma containing a valence electron controlling agent (β) of the same type as the layer.

【0207】(ハ)MWi型層を形成する条件 MWi型層(マイクロ波CVD法で形成したi型半導体
層)は、(実施例1)と同様の条件で作成した。
(C) Conditions for Forming MWi-Type Layer An MWi-type layer (i-type semiconductor layer formed by microwave CVD) was prepared under the same conditions as in (Example 1).

【0208】(ニ)RFn型層を形成する条件 RFn型層は、RFプラズマCVD法でa−Siになる
条件で堆積した。この時、H2ガスが50sccm、S
iH4ガスが2sccm、PH3/H2ガスが0.5sc
cmとなるようにマスフローコントローラーで調整し、
堆積チャンバー内の圧力は0.5Torrとなるように
調整した。基板の温度が230℃になるように基板加熱
用ヒーターを設定し、基板温度が安定したところで、R
F電源の電力を0.005W/cm2に設定し、プラズ
マ形成用カップにRF電力を導入し、グロー放電を生起
させ、基板上にRFn型層の形成を開始し、層厚10n
mのRFn型層を形成した。その後、RF電源を切っ
て、グロー放電を止め、n型層の形成を終えた。
(D) Conditions for Forming RF n-Type Layer The RF n-type layer was deposited by RF plasma CVD under the condition of a-Si. At this time, 50 sccm of H 2 gas and S
iH 4 gas is 2 sccm, PH 3 / H 2 gas is 0.5 sc
cm with a mass flow controller,
The pressure in the deposition chamber was adjusted to 0.5 Torr. The substrate heating heater is set so that the substrate temperature becomes 230 ° C., and when the substrate temperature is stabilized, R
The power of the F power source was set to 0.005 W / cm 2 , RF power was introduced into the plasma forming cup, glow discharge was generated, and the formation of an RF n-type layer on the substrate was started.
m RF n-type layers were formed. Thereafter, the RF power was turned off to stop glow discharge, and the formation of the n-type layer was completed.

【0209】他の点は、(実施例1)と同様とした。本
例で作成した光起電力素子は、(SC実4)と呼称する
ことにした。
Other points were the same as in (Example 1). The photovoltaic element created in this example was called (SC Ex. 4).

【0210】(比較例4−1)本例では、ドーピング層
Dを形成した後、i型半導体層を形成する前に、前記ド
ーピング層Dの表面を、前記α及び前記βを含むプラズ
マに曝さなかった点が(実施例4)と異なる。
(Comparative Example 4-1) In this example, after forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D was exposed to the plasma containing the α and β. This is different from (Example 4).

【0211】他の点は、(実施例4)と同様とした。本
例で作成した光起電力素子は、(SC比4−1)と呼称
することにした。
The other points were the same as in (Example 4). The photovoltaic element produced in this example was called (SC ratio 4-1).

【0212】以下では、(実施例4)と(比較例4−
1)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 4) and (Comparative Example 4-
An evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.

【0213】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0214】表6は、(SC比4−1)の測定値で規格
化した(SC実4)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 6 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 4-1) (SC actual 4). (FF).

【0215】[0215]

【表6】 表6から、(SC実4)の光起電力素子の方が、開放電
圧(VOC)と短絡電流(JSC)が優れ、光電変換効率
(η)も優れていることが分かった。
[Table 6] From Table 6, it was found that the photovoltaic element of (SC Ex. 4) was superior in the open-circuit voltage (V OC ) and the short-circuit current (J SC ), and in the photoelectric conversion efficiency (η).

【0216】(実施例5)本例では、(実施例1)が図
1に示したシングルセル型の光起電力素子を作成したの
に代えて、図2に示したトリプルセル型(pin型の半
導体接合を3回積層した構造体からなるスタックセル
型)の光起電力素子を作成した点が異なる。
(Embodiment 5) In this embodiment, instead of forming the single cell type photovoltaic element shown in FIG. 1 in (Example 1), a triple cell type (pin type) shown in FIG. (Stacked cell type) composed of a structure in which the semiconductor junction is laminated three times.

【0217】本例の光起電力素子は、図4の堆積装置を
用いた。
As the photovoltaic element of this example, the deposition apparatus shown in FIG. 4 was used.

【0218】本例の光起電力素子の層構成は、基板20
1/裏面電極202/第1のpin接合214/第2の
pin接合215/第3のpin接合216/透明電極
212/集電電極213である。また、各pin接合
は、基板側から以下の層構成とした。
The layer structure of the photovoltaic element of this example is
1 / back surface electrode 202 / first pin junction 214 / second pin junction 215 / third pin junction 216 / transparent electrode 212 / collecting electrode 213. Further, each pin junction had the following layer configuration from the substrate side.

【0219】以下に、本例における各pin接合の層構
成を示した。ただし、ドーピング層Dのバンドギャップ
を拡大する元素をα、ドーピング層Dと同型の価電子制
御剤をβと表記した。
The layer structure of each pin junction in this example is shown below. Here, an element that enlarges the band gap of the doping layer D is represented by α, and a valence electron controlling agent of the same type as the doping layer D is represented by β.

【0220】第1のpin接合214は、裏面電極20
2の側から順に、前記α及び前記βを含むプラズマに曝
すことで表面が非晶質化(a−SiC)されたμc−S
iからなるRFn型層(n1層)203/a−Siから
なるRFi型層251/a−SiGeからなるMWi型
層(i1層)204/a−SiからなるRFi型層26
1/μc−SiからなるRFp型層(p1層)205と
した。
[0220] The first pin junction 214 is
Μc-S whose surface was made amorphous (a-SiC) by exposing it to the plasma containing the α and the β in order from side 2
RFn-type layer (n1 layer) 203 made of i / RFi-type layer 251 made of a-Si- / MWi-type layer (i1 layer) 204 made of a-SiGe / RFi-type layer 26 made of a-Si
An RFp-type layer (p1 layer) 205 made of 1 / μc-Si was used.

【0221】第2のpin接合215は、第1のpin
接合214の側から順に、前記α及び前記βを含むプラ
ズマに曝すことで表面が非晶質化(a−SiC)された
μc−SiからなるRFn型層(n2層)206/a−
SiからなるRFi型層252/a−SiGeからなる
MWi型層(i1層)207/a−SiからなるRFi
型層262/μc−SiからなるRFp型層(p2層)
208とした。
[0221] The second pin junction 215 is connected to the first pin junction 215.
An RF n-type layer (n2 layer) 206 / a− made of μc-Si whose surface has been made amorphous (a-SiC) by exposing to plasma containing the α and β in order from the side of the junction 214.
RFi-type layer 252 made of Si / MWi-type layer (i1 layer) made of a-SiGe 207 / RFi made of a-Si
Type layer 262 / RFp type layer made of μc-Si (p2 layer)
208.

【0222】第3のpin接合216は、第2のpin
接合215の側から順に、前記α及び前記βを含むプラ
ズマに曝すことで表面が非晶質化(a−SiC)された
μc−SiからなるRFn型層(n3層)209/a−
SiからなるRFi型層210/μc−SiからなるR
Fp型層(p3層)211とした。
[0222] The third pin junction 216 is connected to the second pin junction 216.
The RF n-type layer (n3 layer) 209 / a- made of μc-Si whose surface has been made amorphous (a-SiC) by exposing to the plasma containing the α and β in order from the side of the junction 215.
RFi-type layer 210 made of Si / R made of μc-Si
The Fp type layer (p3 layer) 211 was used.

【0223】以下では、第1のpin接合214の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。
Hereinafter, a method of forming the first pin junction 214 will be described according to the procedure. The numbers in parentheses indicate the steps.

【0224】(1)μc−SiからなるRFn型層を形
成するには、基板温度が380℃に基板加熱用ヒーター
を設定し、SiH4ガス、H2ガス、PH3/H2ガスを堆
積チャンバー内に導入した。この時、SiH4ガスが2
sccm、H2ガスが50sccm、PH3/H2ガスが
0.5sccmとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は1.1Torrと
なるように調整した。RF電源の電力を0.04W/c
2に設定し、プラズマ形成用カップにRF電力を導入
し、グロー放電を生起させ、基板上にRFn型層の形成
を開始し、層厚10nmのRFn型層を形成したところ
でRF電源を切って、グロー放電を止め、μc−Siか
らなるn型の形成を終えた。
(1) In order to form an RF n-type layer made of μc-Si, a substrate heating heater was set at a substrate temperature of 380 ° C., and SiH 4 gas, H 2 gas, and PH 3 / H 2 gas were deposited. It was introduced into the chamber. At this time, SiH 4 gas is 2
The mass flow controller was adjusted so that the sccm, the H 2 gas was 50 sccm, and the PH 3 / H 2 gas was 0.5 sccm, and the pressure in the deposition chamber was adjusted to be 1.1 Torr. 0.04W / c RF power
m 2 , RF power was introduced into the plasma forming cup to generate glow discharge, the formation of the RF n-type layer on the substrate was started, and the RF power was turned off when the RF n-type layer having a thickness of 10 nm was formed. Thus, the glow discharge was stopped, and the formation of the n-type made of μc-Si was completed.

【0225】(2)i型半導体層を形成する前に、ドー
ピング層Dの表面をドーピング層Dのバンドギャップを
拡大する元素αおよび堆積したドーピング層と同型の価
電子制御剤βを含むプラズマにさらすため、CH4
ス、PH3/Heガス、Heガスを堆積チャンバー内に
導入した。この時、CH4ガスを10sccm、PH3
Heガスを5sccm、Heガスを25sccmとなる
ようにマスフローコントローラーで調整し、堆積チャン
バー内の圧力は1.0Torrとなるように調整した。
RF電源の電力を0.06W/cm2に設定し、プラズ
マ形成用カップにRF電力を導入し、グロー放電を生起
させ、100秒間RFn型層をバンドギャップを拡大す
る元素αおよび堆積したドーピング層と同型の価電子制
御剤βを含むプラズマに曝しRFn型層の表面を非晶質
化してa−SiCとして、本発明のn型層の作成を終え
た。
(2) Before forming the i-type semiconductor layer, the surface of the doping layer D is exposed to plasma containing an element α for expanding the band gap of the doping layer D and a valence electron controlling agent β of the same type as the deposited doping layer. For clarification, CH 4 gas, PH 3 / He gas, and He gas were introduced into the deposition chamber. At this time, CH 4 gas was supplied at 10 sccm and PH 3 /
The mass flow controller was used to adjust the He gas to 5 sccm and the He gas to 25 sccm, and the pressure in the deposition chamber was adjusted to 1.0 Torr.
The power of the RF power source is set to 0.06 W / cm 2 , the RF power is introduced into the plasma forming cup, a glow discharge is generated, and the RF n-type layer is expanded for 100 seconds to expand the band gap. The surface of the RF n-type layer was made amorphous by exposing it to plasma containing the same type of valence electron controlling agent β to form a-SiC, thus completing the formation of the n-type layer of the present invention.

【0226】(3)a−SiからなるRFi型層25
1、a−SiGeからなるMWi型層204、a−Si
からなるRFi型層261を順次RFプラズマCVD
法、マイクロ波プラズマCVD法、RFプラズマCVD
法によって形成した。
(3) RFi-type layer 25 made of a-Si
1. MWi type layer 204 made of a-SiGe, a-Si
RFi type layer 261 made of RF plasma CVD
Method, microwave plasma CVD method, RF plasma CVD
Formed by the method.

【0227】(3−1)RFi型層を作成するには、基
板の温度を350℃に設定し、基板が十分加熱されたと
ころで、Si26ガス、H2ガスをi型層堆積チャンバ
ー内に流入させた。基板温度が350℃に基板加熱用ヒ
ーターを設定し、Si26ガス、H2ガスを堆積チャン
バー内に導入した。この時、Si26ガスが4scc
m、H2ガスが100sccmとなるように各々のマス
フローコントローラーで調整した。i型層堆積チャンバ
ー内の圧力は、0.8Torrとなるように調整した。
次に、RF電源424を0.007W/cm2に設定
し、バイアス棒に印加し、グロー放電を生起させ、シャ
ッターを開けることでRFn型層上にi型層の作成を開
始し、層厚10nmのi型層を作成したところでRFグ
ロー放電を止め、RF電源の出力を切り、RFi型層の
作成を終えた。
(3-1) In order to form an RFi-type layer, the temperature of the substrate was set to 350 ° C., and when the substrate was sufficiently heated, Si 2 H 6 gas and H 2 gas were supplied to the i-type layer deposition chamber. Allowed to flow in. A substrate heating heater was set at a substrate temperature of 350 ° C., and Si 2 H 6 gas and H 2 gas were introduced into the deposition chamber. At this time, 4 scc of Si 2 H 6 gas
Each mass flow controller was adjusted so that m and H 2 gas became 100 sccm. The pressure in the i-type layer deposition chamber was adjusted to 0.8 Torr.
Next, the RF power source 424 was set to 0.007 W / cm 2 , applied to a bias bar to generate a glow discharge, and opened a shutter to start forming an i-type layer on the RF n-type layer. When the 10-nm i-type layer was formed, the RF glow discharge was stopped, the output of the RF power supply was turned off, and the formation of the RFi-type layer was completed.

【0228】(3−2)MWi型層を作成するには、基
板の温度を380℃に設定し、基板が十分加熱されたと
ころで、SiH4ガス、GeH4ガス、H2ガスをi型層
堆積チャンバー内に流入させた。この時、SiH4ガス
が50sccm、GeH4ガスが35sccm、H2ガス
が120sccmとなるように各々のマスフローコント
ローラーで調整した。i型層堆積チャンバー内の圧力
は、6mTorrに調整した。次に、RF電源を0.2
W/cm2に設定し、バイアス棒に印加した。その後、
マイクロ波電源の電力を0.1W/cm2に設定し、i
型層堆積チャンバー内にマイクロ波電力導入し、グロー
放電を生起させ、シャッターを開けることでRFi型層
上にMWi型層の作成を開始し、層厚0.1μmのi型
層を作成したところでマイクロ波グロー放電を止め、バ
イアス電源の出力を切り、MWi型層の作成を終えた。
(3-2) To form an MWi type layer, the temperature of the substrate was set to 380 ° C., and when the substrate was sufficiently heated, SiH 4 gas, GeH 4 gas, and H 2 gas were added to the i type layer. Flowed into the deposition chamber. At this time, the respective mass flow controllers were adjusted so that the SiH 4 gas became 50 sccm, the GeH 4 gas became 35 sccm, and the H 2 gas became 120 sccm. The pressure in the i-type layer deposition chamber was adjusted to 6 mTorr. Next, set the RF power supply to 0.2
W / cm 2 was set and applied to the bias bar. afterwards,
The power of the microwave power supply was set to 0.1 W / cm 2 and i
Microwave power was introduced into the mold layer deposition chamber, glow discharge was generated, and the shutter was opened to start forming an MWi type layer on the RFi type layer. When an i-type layer having a layer thickness of 0.1 μm was formed, The microwave glow discharge was stopped, the output of the bias power supply was turned off, and the formation of the MWi-type layer was completed.

【0229】(3−3)RFi型層を作成するには基板
の温度を250℃に設定し、基板が十分に加熱されたと
ころで、Si26ガス、H2ガスをi型層堆積チャンバ
ー内に流入させた。この時、Si26ガスが2scc
m、H2ガスが80sccmとなるように各々のマスフ
ローコントローラーで調整した。i型層堆積チャンバー
内の圧力は、0.7Torrとなるように調整した。次
に、RF電源を0.007W/cm2に設定し、バイア
ス棒に印加し、グロー放電を生起させ、シャッターを開
けることでRFn型層上にi型層の作成を開始し、層厚
20nmのi型層を作成したところでRFグロー放電を
止め、RF電源の出力を切り、RFi型層の作成を終え
た。
(3-3) In order to form an RFi-type layer, the temperature of the substrate was set at 250 ° C., and when the substrate was sufficiently heated, Si 2 H 6 gas and H 2 gas were supplied to the i-type layer deposition chamber. Allowed to flow in. At this time, Si 2 H 6 gas is 2 scc
m, H 2 gas was adjusted with mass flow controllers each so that 80 sccm. The pressure in the i-type layer deposition chamber was adjusted to be 0.7 Torr. Next, an RF power source was set to 0.007 W / cm 2 , a bias was applied to the bias bar, a glow discharge was generated, and a shutter was opened to start forming an i-type layer on the RF n-type layer and a layer thickness of 20 nm. When the i-type layer was formed, the RF glow discharge was stopped, the output of the RF power supply was turned off, and the formation of the RFi-type layer was completed.

【0230】(3−4)μc−Siからなるp型半導体
層205を形成した。基板の温度を230℃に設定し、
基板温度が安定したところで、H2ガス、SiH4/H2
ガス、BF3/H2ガスを堆積チャンバー内に導入した。
この時、H2ガスを50sccm、SiH4/H2ガスを
0.5sccm、BF3/H2ガスを0.5sccmとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー内の圧力は2.0Torrとなるように調整し
た。RF電源423の電力を0.15W/cm2に設定
し、プラズマ形成用をカップにRF電力を導入し、グロ
ー放電を生起させ、μc−Siからなるp型層の形成を
開始し、層厚10nmを形成したところでRF電源を切
って、グロー放電を止め、形成を終えた。以上の工程に
より、第1のpin接合214の形成を終えた。
(3-4) A p-type semiconductor layer 205 made of μc-Si was formed. Set the temperature of the substrate to 230 ° C,
When the substrate temperature is stabilized, H 2 gas, SiH 4 / H 2
A gas, BF 3 / H 2 gas, was introduced into the deposition chamber.
At this time, the mass flow controller was adjusted so that the H 2 gas became 50 sccm, the SiH 4 / H 2 gas became 0.5 sccm, and the BF 3 / H 2 gas became 0.5 sccm, and the pressure in the deposition chamber was 2.0 Torr. It was adjusted to become. The power of the RF power supply 423 was set to 0.15 W / cm 2 , RF power was introduced into the cup for plasma formation, glow discharge was generated, and the formation of a p-type layer made of μc-Si was started. When 10 nm was formed, the RF power was turned off to stop glow discharge, and the formation was completed. Through the above steps, the formation of the first pin junction 214 has been completed.

【0231】以下では、第2のpin接合215の作成
方法に関して説明する。 (4)第2のpin接合215の形成工程では、a−S
iGeからなるMWi型層を形成する条件のみ、第1の
pin接合214の形成工程と異なる。a−SiGeか
らなるMWi型層を形成する条件で変更した点は、Si
4ガスを50sccm、GeH4ガスを30sccm、
2ガスを120sccmとした点である。以上の工程
により、第2のpin接合215の形成を終えた。
Hereinafter, a method for forming the second pin junction 215 will be described. (4) In the step of forming the second pin junction 215, a-S
Only the conditions for forming the MWi type layer made of iGe are different from those of the step of forming the first pin junction 214. What changed in the conditions for forming the MWi type layer made of a-SiGe
50 sccm of H 4 gas, 30 sccm of GeH 4 gas,
The point is that the H 2 gas is set to 120 sccm. Through the above steps, formation of the second pin junction 215 has been completed.

【0232】以下では、第3のpin接合216の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。
In the following, a method of forming the third pin junction 216 will be described according to the procedure. The numbers in parentheses indicate the steps.

【0233】(5)μc−SiからなるRFn型層20
9を形成するには、基板温度が350℃に基板加熱用ヒ
ーターを設定した。それ以外は、第2のpin接合にお
けるRFi型層と同様の方法で本発明のRFn型層作成
した。
(5) RF n-type layer 20 of μc-Si
To form No. 9, a substrate heating heater was set at a substrate temperature of 350 ° C. Otherwise, the RFn-type layer of the present invention was formed in the same manner as the RFi-type layer in the second pin junction.

【0234】(6)RFi型層210を作成するには、
基板の温度を200℃に設定し、基板が十分加熱された
ところで、Si26ガス、H2ガスをガス導入管449
を通じてi型層堆積チャンバー内に流入させた。この
時、Si26ガスが2sccm、H2ガスが80scc
mとなるように各々のマスフローコントローラーで調整
した。i型層堆積チャンバー内の圧力は、0.6Tor
rとなるように調整した。次に、RF電源を0.07W
/cm2に設定し、バイアス棒に印加し、グロー放電を
生起させ、シャッターを開けることで、RFi型層の作
成を開始し、層厚120nmのi型層を作成したところ
でRFグロー放電を止め、RF電源の出力を切り、RF
i型層の作成を終えた。
(6) To form the RFi-type layer 210,
The temperature of the substrate was set to 200 ° C., and when the substrate was sufficiently heated, Si 2 H 6 gas and H 2 gas were introduced into the gas introduction pipe 449.
Through the chamber into the i-type layer deposition chamber. At this time, the Si 2 H 6 gas was 2 sccm, and the H 2 gas was 80 sccc.
m was adjusted by each mass flow controller. The pressure in the i-type layer deposition chamber is 0.6 Torr
r was adjusted. Next, set the RF power supply to 0.07 W
/ Cm 2 , and applied to a bias rod to generate glow discharge and open a shutter to start the creation of an RFi-type layer. When an i-type layer having a thickness of 120 nm is created, the RF glow discharge is stopped. , Turn off the output of the RF power supply,
The creation of the i-type layer has been completed.

【0235】(7)μc−Siからなるp型半導体層2
11を形成するには、基板の温度を170℃に設定し
た。それ以外は、第2のpin接合におけるp型層と同
様の方法で作成した。以上の工程により、第3のpin
接合216の形成を終えた。
(7) P-type semiconductor layer 2 made of μc-Si
To form 11, the substrate temperature was set at 170 ° C. Other than that, it was formed by the same method as the p-type layer in the second pin junction. By the above steps, the third pin
The formation of the joint 216 has been completed.

【0236】(8)RFp型層211上に、透明導電層
212として、層厚70mmのITOを真空蒸着法で真
空蒸着した。次に、透明導電層212上に櫛型の穴が開
いたマスクを乗せ、Cr(40nm)/Ag(1000
nm)/Cr(40nm)からなる櫛形の集電電極21
3を真空蒸着法で真空蒸着した。本例で作成した光起電
力素子は、(SC実5)と呼称することにした。
(8) ITO having a thickness of 70 mm was vacuum-deposited as a transparent conductive layer 212 on the RFp type layer 211 by a vacuum deposition method. Next, a mask having a comb-shaped hole is placed on the transparent conductive layer 212, and Cr (40 nm) / Ag (1000
nm) / Cr (40 nm) comb-shaped collecting electrode 21
3 was vacuum-deposited by a vacuum deposition method. The photovoltaic element produced in this example was called (SC Ex. 5).

【0237】(比較例5−1)本例では、ドーピング層
Dを形成した後、i型半導体層を形成する前に、前記ド
ーピング層Dの表面を、前記α及び前記βを含むプラズ
マに曝さなかった点が(実施例5)と異なる。
(Comparative Example 5-1) In this example, after forming the doping layer D and before forming the i-type semiconductor layer, the surface of the doping layer D was exposed to a plasma containing the α and β. This is different from (Example 5).

【0238】他の点は、(実施例5)と同様とした。本
例で作成した光起電力素子は、(SC比5−1)と呼称
することにした。
The other points were the same as in (Example 5). The photovoltaic element produced in this example was called (SC ratio 5-1).

【0239】以下では、(実施例5)と(比較例5−
1)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 5) and (Comparative Example 5-
An evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.

【0240】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0241】表7は、(SC比5−1)の測定値で規格
化した(SC実5)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 7 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 5-1) (SC actual 5). (FF).

【0242】[0242]

【表7】 表7から、(SC実5)の光起電力素子の方が、開放電
圧(VOC)と曲線因子(F.F.)が優れ、光電変換効
率(η)も優れていることが分かった。
[Table 7] From Table 7, it was found that the photovoltaic element of (SC Ex. 5) was superior in the open-circuit voltage (V OC ), the fill factor (FF), and the photoelectric conversion efficiency (η). .

【0243】(比較例5−2)本例では、以下の3点が
(実施例5)と異なる。 (イ)RFn型層を形成するとき、SiH4ガスが2s
ccm、CH4ガスが0.2sccm、H2ガスが50s
ccm、PH3/H2ガスが0.5sccmとなるように
マスフローコントローラーで調整し、堆積チャンバー内
の圧力は1.1Torrとなるように調整した。
(Comparative Example 5-2) In this example, the following three points are different from (Example 5). (A) When forming an RF n-type layer, SiH 4 gas is used for 2 seconds.
ccm, CH 4 gas 0.2 sccm, H 2 gas 50 s
The mass flow controller was adjusted so that ccm and PH 3 / H 2 gas became 0.5 sccm, and the pressure in the deposition chamber was adjusted so as to be 1.1 Torr.

【0244】(ロ)RFn型層を形成するとき、RF電
源の電力を0.025W/cm2に設定し、プラズマ形
成用カップにRF電力を導入し、グロー放電を生起さ
せ、基板上にRFn型層の形成を開始し、層厚10nm
のa−SiCのRFn型層を形成した。
(B) When forming an RFn-type layer, the power of the RF power source is set to 0.025 W / cm 2 , RF power is introduced into the plasma forming cup, glow discharge is generated, and RFn is formed on the substrate. Start forming a mold layer, 10 nm thick
A-SiC RFn-type layer was formed.

【0245】(ハ)i型半導体層を形成する前に、ドー
ピング層Dの表面をドーピング層Dのバンドギャップを
拡大する元素(α)および堆積したドーピング層と同型
の価電子制御剤(β)を含むプラズマに曝す過程は省い
た。
(C) Before forming the i-type semiconductor layer, the surface of the doping layer D is subjected to an element (α) for expanding the band gap of the doping layer D and a valence electron controlling agent (β) of the same type as the deposited doping layer. The process of exposing to a plasma containing is omitted.

【0246】他の点は、(実施例5)と同様とした。本
例で作成した光起電力素子は、(SC比5−2)と呼称
することにした。
The other points were the same as in (Example 5). The photovoltaic element produced in this example was called (SC ratio 5-2).

【0247】以下では、(実施例5)と(比較例5−
2)において得られた各6個の光起電力素子に対して行
った評価試験に関して説明する。
Hereinafter, (Example 5) and (Comparative Example 5-
An evaluation test performed on each of the six photovoltaic elements obtained in 2) will be described.

【0248】評価試験として、各光起電力素子をAM
1.5(100mW/cm2)光照射下に設置すること
でV−I特性を観測した。その結果から、光起電力/入
射光電力である光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)の各
平均値を計算した。
As an evaluation test, each photovoltaic element was
VI characteristics were observed by installing the device under 1.5 (100 mW / cm 2 ) light irradiation. From the results, average values of photoelectric conversion efficiency (η), which is photoelectromotive force / incident optical power, open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor (FF) were calculated.

【0249】表8は、(SC比5−2)の測定値で規格
化した(SC実5)の光電変換効率(η)、開放電圧
(VOC)、短絡電流(JSC)、曲線因子(F.F.)であ
る。
Table 8 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ), and fill factor normalized by the measured value of (SC ratio 5-2) (SC actual 5). (FF).

【0250】[0250]

【表8】 表8から、(SC実5)の光起電力素子の方が、開放電
圧(VOC)と曲線因子(F.F.)が優れ、光電変換効率
(η)も優れていることが分かった。
[Table 8] From Table 8, it was found that the photovoltaic element of (SC Ex. 5) was superior in open-circuit voltage (V OC ), fill factor (FF), and photoelectric conversion efficiency (η). .

【0251】また、基板内のムラ、バラツキを見るため
に、p型層上に、25個の穴(面積0.25cm2)の
開いたマスクを乗せ、透明導電層として、膜厚70nm
のITOを真空蒸着法で形成した。表9は、このような
試料に対して、開放電圧(V OC)、曲線因子(F.F.)
の基板内のムラ、バラツキを調べた結果である。ただ
し、同一基板における最大値を1とした。
Also, in order to see unevenness and variation in the substrate,
On the p-type layer, 25 holes (area 0.25 cm)Two)of
Place an open mask and use it as a transparent conductive layer with a thickness of 70 nm.
Was formed by a vacuum evaporation method. Table 9 shows such
The open circuit voltage (V OC), Fill factor (FF)
Is a result of examining unevenness and variation in the substrate. However
The maximum value on the same substrate was set to 1.

【0252】[0252]

【表9】 表9から、(SC実5)の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。
[Table 9] From Table 9, it was found that the photovoltaic element of (SC Ex. 5) has improved uniformity of the photoelectric conversion characteristics since the unevenness and variation in the substrate are smaller.

【0253】[0253]

【発明の効果】以上説明したように、請求項1に係る発
明によれば、p型半導体層とi型半導体層とn型半導体
層を積層してpin型の半導体接合を形成し、少なくと
も一部分に非晶質半導体を用いた光起電力素子の製造方
法に於て、p型あるいはn型のドーピング層を形成した
後、i型半導体層を形成する前に、ドーピング層の表面
をドーピング層のバンドギャップを拡大する元素および
堆積したドーピング層と同型の価電子制御剤を含むプラ
ズマにさらすことによって、ドーピング層の光学的バン
ドギャップが増大し、活性化したアクセプターあるいは
ドナーの密度が高く活性化エネルギーが小さいことと、
光学的バンドギャップが大きく吸収係数が小さいことと
を両立させたドーピング層を形成することができた。
As described above, according to the first aspect of the present invention, the p-type semiconductor layer, the i-type semiconductor layer, and the n-type semiconductor layer are stacked to form a pin-type semiconductor junction, and at least a part thereof is formed. In a method of manufacturing a photovoltaic device using an amorphous semiconductor, a p-type or n-type doping layer is formed, and before the i-type semiconductor layer is formed, the surface of the doping layer is Exposure to a plasma containing a bandgap-enlarging element and a valence control agent of the same type as the deposited doping layer increases the optical bandgap of the doping layer, increasing the density of activated acceptors or donors and the activation energy. Is small,
It was possible to form a doping layer compatible with both a large optical band gap and a small absorption coefficient.

【0254】請求項2に係る発明によれば、前述の光起
電力素子の製造方法によって、ドーピング層を形成した
ことによって、ドーピング層による光の吸収が減少し、
光起電力素子のビルトインポテンシャルが増大して、光
起電力素子の開放電圧(VOC)と短絡電流(JSC)が増
大し、光電変換効率が向上した。
[0254] According to the invention of claim 2, the manufacturing method of the foregoing photovoltaic element, by forming the Doping layer, absorption of light is reduced by doping layer,
The built-in potential of the photovoltaic element increased, the open-circuit voltage (V OC ) and the short-circuit current (J SC ) of the photovoltaic element increased, and the photoelectric conversion efficiency improved.

【0255】請求項3に係る発明によれば、少なくとも
一部分に非晶質半導体を用い、p型半導体層とi型半導
体層とn型半導体層を積層してpin型の半導体接合を
形成したものを複数積層したいわゆるスタック型の光起
電力素子に於て、前述の光起電力素子の製造方法によっ
て、少なくとも一部のドーピング層を形成することによ
って、その部分のpin接合のビルトインポテンシャル
が増大して、スタック型の光起電力素子全体の開放電圧
(VOC)が増大し、ドーピング層による光の吸収が減少
して短絡電流(JSC)が増大して、光電変換効率が向上
した。また、スタック型の光起電力素子のトンネル接合
部分の上側のドーピング層に用いた場合には、トンネル
接合部分の価電子制御剤の相互拡散が減少して、光起電
力素子の開放電圧(VOC)とフィルファクター(F.
F.)が増大し、光電変換効率が向上した。
According to the third aspect of the present invention, a pin-type semiconductor junction is formed by laminating a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer at least partially using an amorphous semiconductor. In a so-called stack type photovoltaic element in which a plurality of layers are stacked, by forming at least a part of the doping layer by the above-described method of manufacturing the photovoltaic element, the built-in potential of the pin junction in that part increases. As a result, the open-circuit voltage (V OC ) of the entire stack type photovoltaic element increased, the light absorption by the doping layer decreased, the short-circuit current (J SC ) increased, and the photoelectric conversion efficiency improved. Further, when used in a doping layer above the tunnel junction of a stack type photovoltaic element, the interdiffusion of the valence electron controlling agent at the tunnel junction decreases, and the open voltage (V OC ) and fill factor (F.
F.) increased, and the photoelectric conversion efficiency improved.

【0256】請求項4に係る発明によれば、ドーピング
に含有されるバンドギャップを拡大する元素の組成比
を、その膜厚方向にわたって、変化させることによっ
て、光起電力素子のビルトインポテンシャルがさらに増
大して、光起電力素子の開放電圧(VOC)が増大し、光
電変換効率がさらに向上した。
[0256] According to the invention of claim 4, the composition ratio of the element to expand the band gap contained in Doping layer
The over its thickness direction, by varying, built-in potential further increases of the photovoltaic element, to increase the open circuit voltage of the photovoltaic element (V OC) is the photoelectric conversion efficiency is further improved.

【0257】請求項5に係る発明によれば、ドーピング
層が、その膜厚方向にわたって、一部が微結晶化あるい
は多結晶化していることによって、光起電力素子のビル
トインポテンシャルがさらに増大して、光起電力素子の
開放電圧(VOC)が増大し、ドーピング層による光の吸
収がさらに減少して短絡電流(J SC が増大し、光電変
換効率がさらに向上した。
[0257] According to the invention of claim 5, Doping layer over its thickness direction, by a part is finely crystallized or polycrystalline, further increase in potential of the photovoltaic element As a result, the open-circuit voltage (V OC ) of the photovoltaic element increased, the light absorption by the doping layer further decreased, the short-circuit current (J SC ) increased, and the photoelectric conversion efficiency further improved.

【0258】請求項6に係る発明によれば、ドーピング
に含有される価電子制御剤の濃度を、その膜厚方向に
わたって、変化させることによって、光起電力素子のビ
ルトインポテンシャルがさらに増大して、光起電力素子
の開放電圧(VOC)が増大し、光電変換効率がさらに向
上した。
[0258] According to the invention of claim 6, the concentration of the valence electron controlling agent contained in Doping layer over its thickness direction, by varying, further increases the built-in potential of the photovoltaic element As a result, the open-circuit voltage (V OC ) of the photovoltaic element was increased, and the photoelectric conversion efficiency was further improved.

【0259】さらに、本発明の各請求項に共通する効果
として、ドーピング層を大面積に均一に形成することが
できて、光起電力素子を大面積に均一に形成することが
できた。ドーピング層は、膜厚が薄いため、大面積にお
けるその膜厚分布や特性分布が、光起電力素子の大面積
における特性分布に強く影響するが、本発明によれば、
ドーピング層の膜厚分布や特性分布を均一にできるの
で、光起電力素子の特性分布も均一になったものであ
る。
Furthermore, as an effect common to the claims of the present invention, the doping layer can be formed uniformly over a large area, and the photovoltaic element can be formed over a large area. Since the doping layer has a small thickness, its thickness distribution and characteristic distribution over a large area strongly influence the characteristic distribution over a large area of the photovoltaic element.
Since the film thickness distribution and characteristic distribution of the doping layer can be made uniform, the characteristic distribution of the photovoltaic element is also made uniform.

【0260】また、本発明によれば、ドーピング層の堆
積時にイオンのエネルギーの大きい条件が必要ではな
く、またプラズマ処理によってドーピング層内部の応力
が緩和されるので、ドーピング層の下地の層への密着性
を向上させることができて、光起電力素子の製造の歩留
を向上させることができた。
According to the present invention, it is not necessary to have a large ion energy condition when depositing the doping layer, and the stress inside the doping layer is reduced by the plasma treatment. The adhesion was improved, and the production yield of the photovoltaic element was improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a layer configuration of a single-cell type photovoltaic element according to the present invention.

【図2】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a layer configuration of a stack cell type photovoltaic element according to the present invention.

【図3】本発明に係る一例の光起電力素子を上面から見
た概略図である。
FIG. 3 is a schematic view of an example of a photovoltaic element according to the present invention as viewed from above.

【図4】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。
FIG. 4 is a schematic explanatory view of a multi-chamber separation type deposition apparatus used for forming a photovoltaic element according to the present invention.

【符号の説明】[Explanation of symbols]

101、201 基板、 102、202 裏面電極、 103 n層、 104 i層、 105 p層、 106、212 透明電極、 107、213 集電電極、 203 n1層、 204 i1層、 205 p1、 206 n2層、 207 i2層、 208 p2層、 209 n3層、 210 i3層、 211 p3層、 214 第1のpin接合、 215 第2のpin接合、 216 第3のpin接合、 251、252、261、262 RFi型層、 400 多室分離型の堆積装置、 401 ロードロック室、 402 n型層(またはp型層)用の搬送室、 403 MW−i層(またはRF−i層)用の搬送室、 404 p型層(またはn型層)用の搬送室、 405 アンロード室、 406、407、408、409 ゲートバルブ、 410、411、412 基板加熱用ヒーター、 413 基板搬送用レール、 417 n型層(またはp型層)用の堆積室、 418 MW−i層(またはRF−i層)用の堆積室、 419 p型層(またはn型層)用の堆積室、 420、421 RF導入用カップ、 422、423 RF電源、 424 バイアス印加用電源、 425 MW導入用窓、 426 MW導入用導波管、 427 MW−i層堆積用シャッター、 428 バイアス電極、 429 n型層(またはp型層)堆積用ガス供給設備の
ガス供給管、 449 MW−i層(またはRF−i層)堆積用ガス供
給設備のガス供給管、 469 p型層(またはn型層)堆積用ガス供給設備の
ガス供給管。
101, 201 substrate, 102, 202 back electrode, 103 n layer, 104 i layer, 105 p layer, 106, 212 transparent electrode, 107, 213 current collecting electrode, 203 n1 layer, 204 i1 layer, 205 p1, 206 n2 layer 207 i2 layer, 208 p2 layer, 209 n3 layer, 210 i3 layer, 211 p3 layer, 214 first pin junction, 215 second pin junction, 216 third pin junction, 251, 252, 261, 262 RFi Mold layer, 400 multi-chamber separation type deposition apparatus, 401 load lock chamber, 402 transfer chamber for n-type layer (or p-type layer), 403 transfer chamber for MW-i layer (or RF-i layer), 404 transfer chamber for p-type layer (or n-type layer), 405 unload chamber, 406, 407, 408, 409 gate valve, 410, 411, 412 413 substrate heater, 413 substrate transport rail, 417 deposition chamber for n-type layer (or p-type layer), 418 deposition chamber for MW-i layer (or RF-i layer), 419 p-type layer (or n) Chamber, 420, 421 RF introduction cup, 422, 423 RF power supply, 424 bias application power supply, 425 MW introduction window, 426 MW introduction waveguide, 427 MW-i layer deposition shutter 428, a bias electrode, 429, a gas supply pipe for an n-type layer (or p-type layer) deposition gas supply facility, 449 a gas supply pipe for a MW-i layer (or RF-i layer) deposition gas supply facility, 469 p-type A gas supply pipe of a gas supply facility for layer (or n-type layer) deposition.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 p型半導体層及びn型半導体層からなる
2つのドーピング層がi型半導体層を介して積層された
pin型の半導体接合を有し、かつ、少なくとも前記i
型半導体層の下に位置する前記ドーピング層Dの結晶形
態が非単結晶である光起電力素子の製造方法において、 前記ドーピング層Dのバンドギャップを拡大する元素を
α、前記ドーピング層Dと同型の価電子制御剤をβとし
たとき、 前記ドーピング層Dを形成した後、前記i型半導体層を
形成する前に、前記ドーピング層Dの表面を、前記α及
び前記βを含むプラズマに曝すことを特徴とする光起電
力素子の製造方法。
1. A has a semiconductor junction of the p-type semiconductor layer and a pin-type in which two doped layers made of n-type semiconductor layer are stacked via an i-type semiconductor layer, and at least the i
A method for manufacturing a photovoltaic device, wherein the crystal form of the doping layer D located below the type semiconductor layer is non-single crystal, wherein α is an element that expands the band gap of the doping layer D, and the same type as the doping layer D. Exposing the surface of the doping layer D to a plasma containing the α and β after forming the doping layer D and before forming the i-type semiconductor layer. A method for manufacturing a photovoltaic element, comprising:
【請求項2】 p型半導体層及びn型半導体層からなる
2つのドーピング層がi型半導体層を介して積層された
pin型の半導体接合を有し、かつ、少なくとも前記i
型半導体層の下に位置する前記ドーピング層Dの結晶形
態が非単結晶である光起電力素子において、前記ドーピ
ング層Dが、請求項1に記載の光起電力素子の製造方法
によって形成されたことを特徴とする光起電力素子。
2. A has a semiconductor junction of the p-type semiconductor layer and a pin-type in which two doped layers made of n-type semiconductor layer are stacked via an i-type semiconductor layer, and at least the i
In a photovoltaic device in which the crystal form of the doping layer D located below the type semiconductor layer is non-single-crystal, the doping layer D is formed by the method for manufacturing a photovoltaic device according to claim 1. A photovoltaic element characterized by the above-mentioned.
【請求項3】 p型半導体層及びn型半導体層からなる
2つのドーピング層がi型半導体層を介して積層された
pin型の半導体接合を2回以上積層した構造体を有す
るスタックセル型の光起電力素子において、 前記ドーピング層Dのうち少なくとも1つの層が、請求
項1に記載の光起電力素子の製造方法によって形成され
たことを特徴とする光起電力素子。
3. A stacked cell type having a structure in which a pin-type semiconductor junction in which two doping layers composed of a p-type semiconductor layer and an n-type semiconductor layer are laminated via an i- type semiconductor layer is laminated twice or more. A photovoltaic device, wherein at least one of the doping layers D is formed by the method for manufacturing a photovoltaic device according to claim 1.
【請求項4】 前記ドーピング層Dに含有される前記α
の組成比が、膜厚方向にわたって、変化していることを
特徴とする請求項2又は3に記載の光起電力素子。
4. The method according to claim 1, wherein said α contained in said doping layer D is
4. The photovoltaic device according to claim 2, wherein the composition ratio of the photovoltaic device changes over the thickness direction.
【請求項5】 前記ドーピング層Dが、膜厚方向にわた
って、一部が微結晶化又は多結晶化していることを特徴
とする請求項2乃至4のいずれか1つに記載の光起電力
素子。
5. The photovoltaic device according to claim 2, wherein the doping layer D is partially crystallized or polycrystallized in the thickness direction. .
【請求項6】 前記ドーピング層Dに含有される前記β
の濃度が、膜厚方向にわたって、変化していることを特
徴とする請求項2乃至5のいずれか1つに記載の光起電
力素子。
6. The β contained in the doping layer D.
The photovoltaic device according to claim 2, wherein the concentration of P varies over the thickness direction.
JP7177437A 1995-07-13 1995-07-13 Photovoltaic element and method for manufacturing the same Expired - Fee Related JP2918813B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7177437A JP2918813B2 (en) 1995-07-13 1995-07-13 Photovoltaic element and method for manufacturing the same
US08/678,701 US5716480A (en) 1995-07-13 1996-07-11 Photovoltaic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7177437A JP2918813B2 (en) 1995-07-13 1995-07-13 Photovoltaic element and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0927628A JPH0927628A (en) 1997-01-28
JP2918813B2 true JP2918813B2 (en) 1999-07-12

Family

ID=16030935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7177437A Expired - Fee Related JP2918813B2 (en) 1995-07-13 1995-07-13 Photovoltaic element and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2918813B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752168B2 (en) 2000-03-13 2011-08-17 ソニー株式会社 Light energy conversion device
JP2010034489A (en) * 2008-06-30 2010-02-12 Mitsubishi Chemicals Corp Film type solar cell and solar cell panel
KR20120036900A (en) 2009-06-30 2012-04-18 산요덴키가부시키가이샤 Production method and production device for solar battery

Also Published As

Publication number Publication date
JPH0927628A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
JP3169337B2 (en) Photovoltaic element and method for manufacturing the same
US6383576B1 (en) Method of producing a microcrystal semiconductor thin film
US5913986A (en) Photovoltaic element having a specific doped layer
JP2999280B2 (en) Photovoltaic element
JP4208281B2 (en) Multilayer photovoltaic device
KR100251070B1 (en) Photovoltaic device
US5716480A (en) Photovoltaic device and method of manufacturing the same
JP2719230B2 (en) Photovoltaic element
JP2918345B2 (en) Photovoltaic element
JP3684041B2 (en) Photovoltaic element
JP2918814B2 (en) Photovoltaic element and method for manufacturing the same
JP2918815B2 (en) Photovoltaic element and method for manufacturing the same
JPH11261087A (en) Photovoltaic element
JP2918813B2 (en) Photovoltaic element and method for manufacturing the same
JP2845383B2 (en) Photovoltaic element
JP2937815B2 (en) Photovoltaic element and method for manufacturing the same
JP2958255B2 (en) Photovoltaic element and method for manufacturing the same
JP3710312B2 (en) Photovoltaic element and manufacturing method thereof
JP3659511B2 (en) Photovoltaic element
JP2895213B2 (en) Photovoltaic element
JPH10229209A (en) Photovolaic element
JP2710246B2 (en) Photovoltaic element
JP2007189266A (en) Stacked photovoltaic element
AU756834B2 (en) Method of producing a microcrystal semiconductor thin film
JPH05110123A (en) Photoelectric conversion device and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees