JPH10229209A - Photovolaic element - Google Patents

Photovolaic element

Info

Publication number
JPH10229209A
JPH10229209A JP9248528A JP24852897A JPH10229209A JP H10229209 A JPH10229209 A JP H10229209A JP 9248528 A JP9248528 A JP 9248528A JP 24852897 A JP24852897 A JP 24852897A JP H10229209 A JPH10229209 A JP H10229209A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
photovoltaic
type semiconductor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9248528A
Other languages
Japanese (ja)
Inventor
Fukateru Matsuyama
深照 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9248528A priority Critical patent/JPH10229209A/en
Publication of JPH10229209A publication Critical patent/JPH10229209A/en
Abandoned legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To improve photoelectric conversion efficiency as well as reliability, by a method wherein the region in the decreasing density of IV group element as the main component of doped layers is diffused in the forming surface of the doped layers. SOLUTION: A back electrode 102 and a transparent conductive layer 103 are formed on a substrate 101 and then an n type semiconductor layer 104 is formed on the layer 103. Next, an i type semiconductor layer 105 made of fine crystalline grains 111 and a p type semiconductor layer 106 are successively formed on the layer 104. Next, a part of the n type semiconductor layer 104 and the p type semiconductor layer 106 are doped to form doped layers so that the regions 109, 110 in decreased density of the IV group element as the main component of the doped layers may be diffused in the forming surface of the doped layers to form a transparent electrode 107 and a collector electrode 108 on the topmost part. Through these procedures, the photoelectric conversion efficiency and the reliability can be improved, thereby enabling a power supply source to be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、特定のドーピング
層を有する光起電力素子に関する。詳細には、本発明
は、pin接合などの半導体接合を有し、そのドーピン
グ層が、該層の主構成成分であるIV族元素の密度が小
さくなっているIV族元素低密度領域を複数該層の形成
面内に散在した状態で有し、改善された光起電力素子特
性を発揮する光起電力素子に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a photovoltaic device having a specific doping layer. Specifically, the present invention has a semiconductor junction such as a pin junction, and the doping layer includes a plurality of group IV element low-density regions in which the density of a group IV element that is a main component of the layer is low. The present invention relates to a photovoltaic device having dispersed photovoltaic devices in a layer formation surface and exhibiting improved photovoltaic device characteristics.

【0002】[0002]

【従来の技術】太陽光などの光を電気エネルギーに変換
する光電変換素子として使用できる光起電力素子(太陽
電池)は、各種の民生用機器用の電力供給源として汎用
され、また、屋外での電力供給源としてもしばしば使用
されている。この他最近では、乗物用の電力供給源とし
てまた家屋用の電力供給源として使用されている。そし
て該光起電力素子は、環境汚染の生起問題が指摘されて
いる化石発電および原子力発電に代わる発電源として期
待され、それについての研究開発がさかんに行われてい
る。
2. Description of the Related Art A photovoltaic element (solar cell) that can be used as a photoelectric conversion element for converting light such as sunlight into electric energy is widely used as a power supply source for various consumer appliances, and is used outdoors. It is also often used as a power source for power supplies. More recently, it has been used as a power supply for vehicles and as a power supply for houses. The photovoltaic element is expected as a power source that replaces fossil power generation and nuclear power generation, for which the problem of environmental pollution has been pointed out, and R & D on such power generation is being actively conducted.

【0003】こうした光起電力素子(太陽電池)として
は、代表的には、光起電力素子、多結晶光起電力素子、
非晶質(アモルファス)光起電力素子、銅インジウムセ
レナイド、化合物半導体光起電力素子などがある。これ
らの光起電力素子は、半導体のpn接合の光起電力を利
用するものであり、その半導体が太陽光を吸収し電子と
正孔の光キャリヤーが生成し、該光キャリヤーをpn接
合部の内部電界によりドリフトさせ、電力として外部に
取り出すものである。
As such photovoltaic elements (solar cells), typically, photovoltaic elements, polycrystalline photovoltaic elements,
There are amorphous photovoltaic devices, copper indium selenide, compound semiconductor photovoltaic devices, and the like. These photovoltaic elements use the photovoltaic power of a pn junction of a semiconductor, and the semiconductor absorbs sunlight to generate photocarriers of electrons and holes. It drifts due to the internal electric field and is taken out as electric power.

【0004】上述した光起電力素子の中、結晶(即ち、
単結晶)シリコン光起電力素子は、信頼性および光電変
換効率の観点では最も優れているが、下述するような各
種の問題がある。
In the above-described photovoltaic device, a crystal (ie, a crystal)
The (single-crystal) silicon photovoltaic element is most excellent in terms of reliability and photoelectric conversion efficiency, but has various problems as described below.

【0005】即ちまず、当該結晶シリコン光起電力素子
は、通常は半導体プロセスを介して製造される。すなわ
ち、CZ法などの結晶成長法によりp型、あるいはn型
に価電子制御したシリコンの単結晶を作製し、該単結晶
をスライスして約300μmの厚みのシリコンウエハー
を作る。ついで前記ウエハーの導電型と反対の導電型と
なるように価電力制御剤を拡散などの適当な手段によ
り、異種の導電型の層を形成することでpn接合を作
る。このように半導体プロセスを介して製造される結晶
シリコン光起電力素子は、不可避的に生産コストの高い
ものになってしまう。
[0005] First, the crystalline silicon photovoltaic element is usually manufactured through a semiconductor process. That is, a single crystal of silicon whose valence electrons are controlled to p-type or n-type is formed by a crystal growth method such as the CZ method, and the single crystal is sliced to form a silicon wafer having a thickness of about 300 μm. Then, a pn junction is formed by forming a layer of a different conductivity type by an appropriate means such as diffusion of a valence power control agent so that the conductivity type is opposite to the conductivity type of the wafer. As described above, the crystalline silicon photovoltaic element manufactured through the semiconductor process inevitably has a high production cost.

【0006】この問題の他、以下に述べるような問題が
ある。
In addition to this problem, there are the following problems.

【0007】すなわち、単結晶シリコンは間接遷移であ
るため光吸収係数が小さいので、単結晶シリコン光起電
力素子は、入射太陽光を吸収するために、少なくとも5
0ミクロンの厚さにしなければならなく、また、そのバ
ンドギャップが約1.1eVであって光起電力素子とし
て好適な1.5eVよりも狭いため、短波長成分を有効
に利用できない。なお、単結晶シリコンに代えて多結晶
シリコンを使用して多結晶シリコン光起電力素子とする
場合、その生産コストは結晶シリコン光起電力素子のそ
れよりは低くすることができるが、間接遷移の問題はこ
の場合にもあり、その厚みを減らすことはできない。ま
た、多結晶シリコンを使用する場合、粒界に係る問題お
よび他の問題がある。
That is, since single crystal silicon is an indirect transition and has a small light absorption coefficient, the single crystal silicon photovoltaic element has at least 5
It must have a thickness of 0 micron, and its band gap is about 1.1 eV, which is narrower than 1.5 eV suitable for a photovoltaic device, so that short wavelength components cannot be used effectively. When polycrystalline silicon is used instead of monocrystalline silicon to make a polycrystalline silicon photovoltaic element, the production cost can be lower than that of crystalline silicon photovoltaic element, The problem is again here, and its thickness cannot be reduced. Also, when using polycrystalline silicon, there are problems associated with grain boundaries and other problems.

【0008】さらに、結晶シリコン光起電力素子の場
合、その製造には結晶質材料を使用することから、大面
積のウエハーを得ることは難しく、したがって該光起電
力素子を大面積のものにすることは困難である。したが
って、大電力を取り出そうとする場合、多数の結晶シリ
コン光起電力素子を、直列かもしくは並列に配線を介し
て接続して一体化することが必要である。また屋外で使
用する際に光起電力素子を様々な気象条件によりもたら
される損傷から保護するについて、高価な実装が必要で
ある。したがって、単位発電量に対する生産コストが既
存の発電方法に比べて割高になってしまうという問題が
ある。
Further, in the case of a crystalline silicon photovoltaic device, it is difficult to obtain a large-area wafer because a crystalline material is used for the production thereof. Therefore, the photovoltaic device has a large area. It is difficult. Therefore, in order to extract a large amount of power, it is necessary to connect and integrate a number of crystalline silicon photovoltaic elements in series or in parallel via wiring. Also, expensive implementations are needed to protect the photovoltaic elements from damage caused by various weather conditions when used outdoors. Therefore, there is a problem that the production cost per unit power generation becomes higher than the existing power generation method.

【0009】以上述べたように、結晶シリコン光起電力
素子については、生産コストが高く大面積化が困難であ
るといった問題があるので、それを屋外設置の電力供給
源として使用するについては技術的問題および経済的問
題を克服しなければならない。こうしたことから、比較
的低生産コストで大面積化が可能であり、屋外設置の電
力供給源として好適に使用できる非晶質光起電力素子な
どの非単結晶光起電力素子が注目され、それらは実際に
屋外設置の電力供給源として使用され、それについて様
々な研究開発がなされている。
As described above, the crystalline silicon photovoltaic element has a problem that the production cost is high and it is difficult to increase the area. Therefore, it is technically difficult to use it as a power supply source for outdoor installation. Problems and economic problems must be overcome. For this reason, non-single-crystal photovoltaic elements such as amorphous photovoltaic elements, which can be made to have a large area at a relatively low production cost and can be suitably used as a power supply source for outdoor installation, have been attracting attention. Is actually used as a power supply for outdoor installations, and various research and developments have been made on it.

【0010】そうした非単結晶光起電力素子としては、
例えば、非晶質シリコン(a−Si)、非晶質シリコン
ゲルマニウム(a−SiGe)、非晶質炭化珪素(a−
SiC)などのテトラヘドラル系のIV族元素の非晶質
半導体を光起電力発生層として用いた非晶質(アモルフ
ァス)光起電力素子、CdS,Cu2SなどのII−V
I族やGaAs,GaAlAsなどのIII−V族の化
合物半導体を光起電力発生層として用いた化合物半導体
光起電力素子が挙げられる。これらの中、非晶質半導体
を光起電力発生層として用いたいわゆる薄膜非晶質光起
電力素子は、単結晶光起電力素子に比較して大面積の膜
の形成が容易にできる、膜厚が薄くて済む、任意の基板
材料に堆積できるなどの多くの長所がある。しかしなが
ら、こうした非晶質光起電力素子は、上述したような利
点を有するものの、望ましい電力発生源として実用化す
るについてはその光電変換効率をさらに向上させると共
にその信頼性をいっそう高めることが検討課題になって
いる。
As such a non-single-crystal photovoltaic element,
For example, amorphous silicon (a-Si), amorphous silicon germanium (a-SiGe), amorphous silicon carbide (a-Si
Amorphous (amorphous) photovoltaic elements using a tetrahedral group IV element amorphous semiconductor such as SiC) as a photovoltaic generation layer, and II-V such as CdS and Cu2S.
There is a compound semiconductor photovoltaic device using a group I or III-V compound semiconductor such as GaAs or GaAlAs as a photovoltaic generation layer. Among these, a so-called thin film amorphous photovoltaic element using an amorphous semiconductor as a photovoltaic generation layer can easily form a film having a large area as compared with a single crystal photovoltaic element. There are many advantages, such as a small thickness and the ability to deposit on any substrate material. However, although such an amorphous photovoltaic device has the above-mentioned advantages, it is necessary to further improve its photoelectric conversion efficiency and its reliability for practical use as a desirable power generation source. It has become.

【0011】非単結晶半導体を用いた光起電力素子の光
電変換効率の向上の手段としては、さまざまな方法が知
られている。例えばpin型の半導体接合を用いた光起
電力素子の場合、その光電変換効率を向上させるについ
ては、当該光起電力素子を構成するp型半導体層、i型
半導体層、n型半導体層、透明電極、裏面電極それぞれ
の層の特性を向上させる方法が知られている。
Various methods have been known as means for improving the photoelectric conversion efficiency of a photovoltaic element using a non-single-crystal semiconductor. For example, in the case of a photovoltaic element using a pin-type semiconductor junction, to improve the photoelectric conversion efficiency, the p-type semiconductor layer, the i-type semiconductor layer, the n-type semiconductor layer, and the transparent There is known a method for improving the characteristics of each layer of the electrode and the back electrode.

【0012】また、米国特許第2,949,498号明
細書は、光起電力素子の光電変換効率を向上させる方法
として、単位素子構造の光起電力素子を複数積層するい
わゆるスタックセルを用いることを開示している。この
スタックセルにはpn接合結晶半導体が用いられてい
る。このスタックセルを用いて光電変換効率を向上させ
る方法は、非晶質および結晶質光起電力素子のいずれに
も適用できるものである。この方法によれば、太陽光ス
ペクトルを、異なるバンドギャップの光起電力素子によ
り効率よく吸収させ、Vocを増大させることにより発
電効率を向上させることができる。
Further, US Pat. No. 2,949,498 discloses a method of improving the photoelectric conversion efficiency of a photovoltaic element using a so-called stack cell in which a plurality of photovoltaic elements having a unit element structure are stacked. Is disclosed. This stack cell uses a pn junction crystal semiconductor. The method of improving the photoelectric conversion efficiency using the stack cell can be applied to both amorphous and crystalline photovoltaic devices. According to this method, the solar spectrum can be efficiently absorbed by photovoltaic elements having different band gaps, and the power generation efficiency can be improved by increasing Voc.

【0013】こうしたスタックセルを用いる技術は、異
なるバンドギャップの素子を積層し太陽光線のスペクト
ルの各部分を効率よく吸収することにより光電変換効率
を向上させるものであり、積層する素子の光入射側に位
置するいわゆるトップ層のバンドギャップよりも該トッ
プ層の下に位置するいわゆるボトム層のバンドギャップ
が狭くなるように設計される。しかしながらこのスタッ
クセルを用いる技術の場合においても、単層セル(シン
グルセル)の場合と同じで、光電変換効率を向上させる
ためには、光起電力素子を構成するp型半導体層、i型
半導体層、n型半導体層、透明電極、裏面電極それぞれ
の層の特性を向上させる必要がある。
The technique using such a stack cell is to improve the photoelectric conversion efficiency by stacking elements having different band gaps and efficiently absorbing each part of the spectrum of sunlight, and improving the photoelectric conversion efficiency. Is designed so that the band gap of the so-called bottom layer located below the top layer is smaller than the band gap of the so-called top layer located at the bottom. However, even in the case of the technique using the stack cell, the same as in the case of the single-layer cell (single cell), in order to improve the photoelectric conversion efficiency, the p-type semiconductor layer and the i-type semiconductor It is necessary to improve the characteristics of each layer, the n-type semiconductor layer, the transparent electrode, and the back electrode.

【0014】例えば、i型半導体層について、シングル
セル、スタックセルの用途に応じて所望のバンドギャッ
プを有する必要があり、ギャップ内準位(局在準位)を
できるだけ減少させ、光キャリアの走行性を向上させる
ことが重要である。
For example, the i-type semiconductor layer needs to have a desired band gap depending on the use of a single cell or a stacked cell. The level in the gap (localized level) is reduced as much as possible, and the optical carrier travels. It is important to improve the performance.

【0015】光起電力素子の光電変換効率を向上させる
について、上述したようにi型半導体層の膜質の本質的
向上を図る方法以外に、他の提案がある。例えば、米国
特許第4,254,429号明細書および同第4,37
7,723号明細書には、p型半導体及び/またはn型
半導体とi型半導体との接合界面においてバンド幅の傾
斜をもたせるいわゆるバッファ層を用いる方法が開示さ
れている。当該方法における、該バッファ層の目的は、
非晶質シリコンのp型半導体またはn型半導体と非晶質
シリコンゲルマニウムのi型半導体との接合界面には、
格子定数の違いにより多数の準位が生成されるため、当
該接合界面に非晶質シリコンを用いることにより準位を
無くして接合をよくしキャリアの走行性を損なわないよ
うにしてVocを向上させることにある。
There are other proposals for improving the photoelectric conversion efficiency of the photovoltaic element, other than the method of essentially improving the film quality of the i-type semiconductor layer as described above. For example, U.S. Pat. Nos. 4,254,429 and 4,37.
No. 7,723 discloses a method of using a so-called buffer layer having a bandwidth gradient at a junction interface between a p-type semiconductor and / or an n-type semiconductor and an i-type semiconductor. In the method, the purpose of the buffer layer is:
At the junction interface between the amorphous silicon p-type semiconductor or n-type semiconductor and the amorphous silicon germanium i-type semiconductor,
Since a large number of levels are generated due to the difference in lattice constant, the use of amorphous silicon at the junction interface improves the Voc by eliminating the levels to improve the junction and not to impair the mobility of carriers. It is in.

【0016】他の方法として、例えばi型半導体層とし
て、非晶質シリコンゲルマニウムを用い、シリコンとゲ
ルマニウムの組成比を変化させることによりイントリン
ジック層中に組成の分布を設け特性を向上させるいわゆ
る傾斜層を設ける方法が知られている。例えば、米国特
許第4,816,082号明細書には、光入射側の価電
子制御された第1の半導体層に接する部分のi型半導体
層のバンドギャップを広くし、中央部に向かうに従い徐
々にバンドギャップを狭くし、さらに、価電子制御され
た第2の半導体層に向かうに従い徐々にバンドギャップ
を広くする方法が開示されている。該方法によれば、光
により発生したキャリアは、内部電界の働きにより、効
率よく分離でき光電変換効率が向上する。
As another method, for example, amorphous silicon germanium is used as the i-type semiconductor layer, and a composition ratio is provided in the intrinsic layer by changing the composition ratio of silicon and germanium to improve the characteristics. A method for providing a gradient layer is known. For example, U.S. Pat. No. 4,816,082 discloses that the band gap of an i-type semiconductor layer in contact with a valence electron-controlled first semiconductor layer on the light incident side is widened, and the band gap increases toward the center. A method is disclosed in which the band gap is gradually narrowed, and the band gap is gradually widened toward the second semiconductor layer in which valence electrons are controlled. According to this method, carriers generated by light can be efficiently separated by the action of an internal electric field, and the photoelectric conversion efficiency is improved.

【0017】さらに、別の方法として、非晶質シリコン
や非晶質シリコンゲルマニウムをi型半導体層として用
いる場合、わずかにn型になっていることが多いため、
i層にわずかにp型の価電子制御剤を混入させて、正孔
の走行性を向上させる方法が知られている。
Further, as another method, when amorphous silicon or amorphous silicon germanium is used as the i-type semiconductor layer, it is often slightly n-type.
There is known a method in which a p-type valence electron controlling agent is slightly mixed in the i-layer to improve the hole mobility.

【0018】一方、微結晶シリコンをi型半導体層に用
いることにより、ほとんど光劣化の認めら れない光起
電力素子が最近発表された。(J.Meier et.al. 1994 IEE
E First World Conference on Photovoltaic Energy Co
nversion p409)この光起電力素子は、従来の非晶質系の
光起電力素子の製造プロセスと同じく、グロー放 電に
よるプラズマCVDを用いたものであり、従来の非晶質系
の光起電力素子と 同様に安価な製造プロセスで大面積
の光起電力素子を製造できる可能性がある。しかしなが
ら、 この光起電力素子の光電変換効率は、従来の非晶
質シリコンのシングルセルの値(約13%)に比べるとまだ
劣っている。このように、微結晶シリコンをi型半導体
層に用いた光起電力素子の重要な課題は光電変換効率の
向上である。
On the other hand, a photovoltaic element which has been hardly observed to undergo photodegradation by using microcrystalline silicon for the i-type semiconductor layer has recently been announced. (J. Meier et.al. 1994 IEE
E First World Conference on Photovoltaic Energy Co
nversion p409) This photovoltaic element uses plasma CVD by glow discharge, similar to the manufacturing process of a conventional amorphous photovoltaic element. There is a possibility that a large-area photovoltaic device can be manufactured by an inexpensive manufacturing process as well as the device. However, the photoelectric conversion efficiency of this photovoltaic element is still inferior to the value of a conventional amorphous silicon single cell (about 13%). As described above, an important issue of a photovoltaic element using microcrystalline silicon for an i-type semiconductor layer is improvement in photoelectric conversion efficiency.

【0019】このように非晶質半導体或いは微結晶シリ
コンをi型半導体層に用いた光起電力素子の光電変換効
率を向上させるためには、光起電力素子を構成するp型
半導体層、i型半導体層、n型半導体層、透明電極、裏
面電極それぞれの層の特性を向上させる必要がある。
In order to improve the photoelectric conversion efficiency of a photovoltaic device using an amorphous semiconductor or microcrystalline silicon for the i-type semiconductor layer, a p-type semiconductor layer constituting the photovoltaic device, i It is necessary to improve the characteristics of each layer of the type semiconductor layer, the n-type semiconductor layer, the transparent electrode, and the back electrode.

【0020】これらの各層のうち、p型半導体層やn型
半導体層などのいわゆるドープ層については、まず、活
性化したアクセプターあるいはドナーの密度が高く、薄
膜の活性化エネルギーが小さいことが要求される。それ
によって、pin接合を形成したときの拡散電位(ビル
トインポテンシャル)が大きくなり、光起電力素子の開
放電圧(Voc)が大きくなって、光電変換効率が向上す
る。
Of these layers, a so-called doped layer such as a p-type semiconductor layer or an n-type semiconductor layer is first required to have a high density of activated acceptors or donors and a small activation energy of the thin film. You. Thereby, the diffusion potential (built-in potential) when the pin junction is formed increases, the open-circuit voltage (Voc) of the photovoltaic element increases, and the photoelectric conversion efficiency improves.

【0021】次に、ドーピング層は基本的に光電流の発
生に寄与しないため、光電流を発生させるi型半導体層
への光入射を極力妨げないことが要求される。したがっ
て、ドーピング層については、光学的バンドギャップを
広くすることと、その膜厚を薄くすることが重要であ
る。
Next, since the doping layer basically does not contribute to the generation of a photocurrent, it is required that the incidence of light on the i-type semiconductor layer for generating the photocurrent is not hindered as much as possible. Therefore, it is important for the doping layer to widen the optical band gap and reduce the film thickness.

【0022】また、ドーピング層とi型半導体層で、ホ
モあるいはヘテロのpin接合が形成され、接合界面に
おける界面準位が少ないことが要求される。
Further, it is required that a homo or hetero pin junction is formed between the doping layer and the i-type semiconductor layer, and the interface level at the junction interface is small.

【0023】さらに、ドーピング層については、スタッ
クセルの場合には、上述の特性に加えて、以下のような
特性が要求される。すなわち、pn接合あるいはpin
接合を複数積層する場合、p型半導体層とn型半導体層
が接する逆接合の部分が生じるが、この部分はトンネル
接合となってオーミック性を有し、シリーズ抵抗が低い
ことが要求される。
Further, as for the doping layer, in the case of a stacked cell, the following characteristics are required in addition to the above characteristics. That is, a pn junction or pin
When a plurality of junctions are stacked, a reverse junction where the p-type semiconductor layer and the n-type semiconductor layer are in contact with each other occurs. This portion is required to be a tunnel junction, have ohmic properties, and have low series resistance.

【0024】以上のような、特性を備えたドーピング層
を達成するについて、その構成材料およびその形成方法
について提案されている。
With respect to achieving a doping layer having characteristics as described above, proposals have been made regarding constituent materials and a method for forming the same.

【0025】例えば、ドーピング層の構成材料について
は、Si,SiC,SiN,SiOなどを使用し、非晶
質あるいは微結晶の形態のものにする提案がある。その
形成方法としては、RFプラズマCVD、ECRプラズ
マCVD、光CVDなどによる提案がある。
For example, there is a proposal to use a material such as Si, SiC, SiN, or SiO as a constituent material of the doping layer and make the material in an amorphous or microcrystalline form. As a forming method, there are proposals using RF plasma CVD, ECR plasma CVD, optical CVD, or the like.

【0026】上記ドーピング層の構成材料の中では、光
入射方向に対してi型半導体層の裏側のドーピング層と
して、形成のし易さからアモルファスシリコン(a−S
i)が広く用いられ、i型半導体層の光入射側のドーピ
ング層として、吸収係数の小さい観点から、アモルファ
ス炭化シリコン(a−SiC)が、また吸収係数の小さ
いことと活性化エネルギーが小さい観点から、微結晶シ
リコン(μc−Si)が用いられている。
Among the constituent materials of the doping layer, amorphous silicon (a-S) is used as a doping layer on the back side of the i-type semiconductor layer with respect to the light incident direction because of its easy formation.
i) is widely used, and as a doping layer on the light incident side of the i-type semiconductor layer, amorphous silicon carbide (a-SiC) is used from the viewpoint of a small absorption coefficient, and the absorption coefficient is small and the activation energy is small. Therefore, microcrystalline silicon (μc-Si) is used.

【0027】[0027]

【発明が解決しようとする課題】しかしながら、ドーピ
ング層の基本構成材料として、例えばアモルファス炭化
珪素(a−SiC)を使用し、これに所定の元素を添加
することにより光学的バンドギャップを大きくした材料
でドーピング層を構成する場合、前記添加する元素とし
て光学的バンドギャップを拡大する、H,C,N,O、
あるいはハロゲン元素などの元素を使用し、その添加量
を増やすことによりドーピング層の吸収係数を減少さ
せ、光起電力素子の短絡電流(Jsc)を増大させるこ
とができるが、何れの元素の添加量を増やした場合で
も、ドーピング層の活性化エネルギーは増大する傾向に
あり、光起電力素子のビルトインポテンシャルが低下し
て、開放電圧(Voc)が低下してしまう傾向がある。
また、ドーピング層の組成とi型半導体層の組成の相違
が大きくなるにつれて、ドーピング層とi型半導体層の
界面の界面準位が増大するという問題もしばしばある。
However, for example, amorphous silicon carbide (a-SiC) is used as a basic constituent material of the doping layer, and a material whose optical band gap is increased by adding a predetermined element thereto is used. When a doping layer is formed by adding H, C, N, O, or H, C, N, O,
Alternatively, by using an element such as a halogen element and increasing the amount of addition, the absorption coefficient of the doping layer can be reduced and the short-circuit current (Jsc) of the photovoltaic element can be increased. However, the activation energy of the doping layer tends to increase, the built-in potential of the photovoltaic element tends to decrease, and the open-circuit voltage (Voc) tends to decrease.
Further, as the difference between the composition of the doping layer and the composition of the i-type semiconductor layer increases, there is often a problem that the interface state at the interface between the doping layer and the i-type semiconductor layer increases.

【0028】また、ドーピング層において、価電子制御
剤(ドーパント)の濃度が高いほうが、ドーピング層の
活性化エネルギーが減少して、光起電力素子のビルトイ
ンポテンシャルが増大し、開放電圧(Voc)が増大す
るが、ドーピング層のドーパント濃度が高いと、ドーピ
ング層の光学的バンドギャップが減少し、ドーピング層
での光吸収が増大して、光起電力素子の短絡電流(Js
c)が減少する傾向がある。
In the doping layer, when the concentration of the valence electron controlling agent (dopant) is higher, the activation energy of the doping layer decreases, the built-in potential of the photovoltaic element increases, and the open-circuit voltage (Voc) increases. However, when the dopant concentration of the doping layer is high, the optical band gap of the doping layer decreases, the light absorption in the doping layer increases, and the short-circuit current (Js
c) tends to decrease.

【0029】さらに、ドーピング層の構成材料の形態の
点では、一般に非晶質よりも微結晶の方が、吸収係数が
小さくて光学的バンドギャップが大きく、活性化エネル
ギーが小さいことから、ドーピング層として望ましいと
思われるが、以下のような問題がしばしばある。
Further, in terms of the form of the constituent material of the doping layer, microcrystals generally have a smaller absorption coefficient, a larger optical band gap, and a smaller activation energy than amorphous, so that However, there are often the following problems.

【0030】すなわち、活性化したアクセプターあるい
はドナーの密度が高く、活性化エネルギーが小さい所望
の微結晶材料を形成することは難しい。すなわち、微結
晶Si(μc−Si)以外の材料では、開放電圧(Vo
c)が大きく光電変換効率の高い光起電力素子の発表例
は少なく、実用化のめどはたっていない。また、微結晶
Siを用いた場合であっても、微結晶Siの形成条件
は、限定された範囲でしか好適な条件がみつからず、制
御が困難である。また、非晶質のi型半導体層の上に、
微結晶のドーピング層を形成する場合、当該微結晶のド
ーピング層形成条件がi型半導体層の形成条件と異なる
ため、微結晶のドーピング層形成時にi型半導体層にダ
メージを与えてしまうことがある。また、i型半導体層
とドーピング層がヘテロ接合になる場合は、界面準位が
多くなることによって、pin接合を形成する場合には
当該pin接合に悪影響を及ぼすことがある。
That is, it is difficult to form a desired microcrystalline material having a high activated acceptor or donor density and a small activation energy. That is, for materials other than microcrystalline Si (μc-Si), the open-circuit voltage (Vo
Published examples of high photovoltaic element of c) is greater photoelectric conversion efficiency is low, prospect of practical application is not passed. Even when microcrystalline Si is used, suitable conditions for forming microcrystalline Si are found only within a limited range, and control is difficult. Further, on the amorphous i-type semiconductor layer,
When the microcrystalline doping layer is formed, the i-type semiconductor layer may be damaged when the microcrystalline doping layer is formed because the microcrystalline doping layer forming conditions are different from the i-type semiconductor layer forming conditions. . In addition, when the i-type semiconductor layer and the doping layer form a hetero junction, the interface state increases, which may adversely affect the pin junction when the pin junction is formed.

【0031】また、光起電力素子に好適なドーピング層
の膜厚を設計する場合、何れの材料を用いる場合であっ
ても、ドーピング層の膜厚が薄いほうが、ドーピング層
を透過する光量は増大するので、光起電力素子の短絡電
流(Jsc)を増大させることができるが、ドーピング
層の膜厚が薄くなると、ドーピング層の活性化エネルギ
ーが大きくなり、光起電力素子のビルトインポテンシャ
ルが小さくなって、開放電圧(Voc)が小さくなる傾
向がある。したがって、光起電力素子の光電変換効率を
最大にするようにするドーピング層の膜厚は、狭い範囲
に限られ、その範囲をはずれると光電変換効率が低下し
てしまう傾向がある。
Further, when designing the thickness of the doping layer suitable for the photovoltaic element, regardless of which material is used, the thinner the thickness of the doping layer, the larger the amount of light transmitted through the doping layer. Therefore, the short-circuit current (Jsc) of the photovoltaic element can be increased. However, when the thickness of the doping layer is reduced, the activation energy of the doping layer increases, and the built-in potential of the photovoltaic element decreases. Therefore, the open-circuit voltage (Voc) tends to decrease. Therefore, the thickness of the doping layer for maximizing the photoelectric conversion efficiency of the photovoltaic element is limited to a narrow range, and if it is outside the range, the photoelectric conversion efficiency tends to decrease.

【0032】以上述べたように、従来技術においては、
光の透過率が大きく、ビルトインポテンシャルが大き
く、界面準位の少ないドーピング層を実現することは困
難であり、非単結晶系の光起電力素子のドーピング層の
開発は未だ充分ではない。こうしたことから、非単結晶
系の光起電力素子について、その光電変換効率の更なる
向上を達成するためには、そのi型半導体層について更
なる改善をすることも重要な課題ではあるが、そのドー
ピング層について、それを理想的なものにすることが重
要な課題である。
As described above, in the prior art,
It is difficult to realize a doping layer having a large light transmittance, a large built-in potential, and a low interface state, and the development of a doping layer for a non-single-crystal type photovoltaic element has not yet been sufficiently developed. From these facts, in order to further improve the photoelectric conversion efficiency of the non-single-crystal based photovoltaic element, it is also important to further improve the i-type semiconductor layer, It is important to make the doping layer ideal.

【0033】本発明は、従来技術における上述した問題
点を克服し、上述の課題を達成する理想的なドーピング
層を有し、光電変換効率が高くかつ信頼性が高く、妥当
な生産コストで多量生産でき、発電源として実用に供し
得る光起電力素子を提供することにある。
The present invention overcomes the above-mentioned problems in the prior art, has an ideal doping layer that achieves the above-mentioned objects, has a high photoelectric conversion efficiency and high reliability, and has a large amount at a reasonable production cost. An object of the present invention is to provide a photovoltaic element which can be produced and practically used as a power source.

【0034】[0034]

【課題を解決するための手段】本発明者らは、従来技術
における上述した問題点を克服し、上記目的を達成すべ
く光起電力素子のドーピング層の構造およびその形成方
法について鋭意検討した結果、以下に述べるような構成
のドーピング層を備えた光起電力素子が、開放電圧(V
oc)が大きく光電変換効率が高く、信頼性が高く、妥
当な生産コストで多量生産でき、発電源として実用に供
し得るものであることが判った。
Means for Solving the Problems The inventors of the present invention overcame the above-mentioned problems in the prior art, and as a result of intensive studies on the structure of a doping layer of a photovoltaic element and a method of forming the same to achieve the above object. The photovoltaic element provided with a doping layer having the following configuration has an open-circuit voltage (V
oc) was large, the photoelectric conversion efficiency was high, the reliability was high, and mass production was possible at a reasonable production cost.

【0035】すなわち、基本的態様は、半導体接合を有
する光起電力素子であって、そのドーピング層の主構成
成分であるIV族元素の密度が小さくなっている領域
(即ち、IV族元素低密度領域)が、当該ドーピング層
の形成面内に散在することを特徴とする光起電力素子で
ある。
That is, the basic aspect is a photovoltaic element having a semiconductor junction, in which the region where the density of the group IV element, which is the main component of the doping layer, is low (ie, the low density of the group IV element is low). Regions) are scattered in the formation surface of the doping layer.

【0036】ここで、前記IV族元素低密度領域とは、
ドーピング層中の他の部分に対してドーピング層の主構
成成分であるIV族元素の密度が小さくなっている領域
であり、ドーピング層を形成した形成面の面内に複数の
当該領域が間欠的に存在している。当該低密度領域の形
状は、球状でも、回転楕円体状でも、立体多角状でも、
不定形でもよい。また、隣り合う該低密度領域が互いに
接して、不均一に連続していてもよい。
Here, the group IV element low-density region is:
This is a region where the density of the group IV element, which is the main component of the doping layer, is lower than that of other parts in the doping layer, and a plurality of such regions are intermittent in the surface on which the doping layer is formed. Exists. The shape of the low-density region is spherical, spheroidal, or three-dimensional polygonal,
It may be indefinite. Further, the adjacent low-density regions may be in contact with each other and may be non-uniformly continuous.

【0037】前記低密度領域の膜厚方向の平均高さを
d、半導体層の形成された基板面に平行方向の平均径を
Lとしたとき、3nm≦d≦40nmかつ3nm≦L≦
80nmであることを特徴とする。
When the average height in the thickness direction of the low density region is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦
The thickness is 80 nm.

【0038】前記低密度領域で、光学的バンドギャップ
を拡大させる元素の濃度が、ドーピング層の他の部分よ
り高くなっていることを特徴とする。
In the low-density region, the concentration of an element for expanding an optical band gap is higher than that of another portion of the doping layer.

【0039】前記低密度領域で、価電子制御剤の濃度
が、ドーピング層の他の部分より高くなっていることを
特徴とする。
[0039] The low-density region is characterized in that the concentration of the valence electron controlling agent is higher than the other parts of the doping layer.

【0040】前記低密度領域が存在するドーピング層の
少なくとも一部が微結晶半導体からなることを特徴とす
る。
At least a part of the doping layer in which the low-density region exists is made of a microcrystalline semiconductor.

【0041】前記低密度領域は非晶質であることを特徴
とする。
The low-density region is amorphous.

【0042】前記ドーピング層および実質的に真性な半
導体層からなるpin接合を有することを特徴とする。
The semiconductor device is characterized by having a pin junction comprising the doping layer and a substantially intrinsic semiconductor layer.

【0043】また、主成分であるIV族元素の密度が小さ
くなっている低密度領域が離散的に存在するドーピング
層と、少なくとも一部が微結晶からなる実質的に真性の
半導体層とを有することを特徴とする光起電力素子とす
る。さらに以下の特徴を有する光起電力素子とする。
Further, the semiconductor device has a doping layer in which low-density regions in which the density of the group IV element as a main component is low are discretely present, and a substantially intrinsic semiconductor layer at least partially composed of microcrystals. A photovoltaic element characterized by the above. Further, a photovoltaic element having the following features is provided.

【0044】前記低密度領域の膜厚方向の平均高さを
d、半導体層の形成面に平行方向の平均径をLとしたと
き、 3nm≦d≦40nm かつ 3nm≦L≦80nm とする。
The average height in the film thickness direction of the low density region is
d, where L is the average diameter in the direction parallel to the semiconductor layer formation surface, 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦ 80 nm.

【0045】前記低密度領域で、光学的バンドギャップ
を拡大させる元素の濃度が、ドーピング層の他の部分よ
り高くなっている。
In the low-density region, the concentration of the element for expanding the optical band gap is higher than in other portions of the doping layer.

【0046】前記ドーピング層の少なくとも一部が微結
晶半導体からなる。
At least a part of the doping layer is made of a microcrystalline semiconductor.

【0047】前記低密度領域は非晶質である。The low density region is amorphous.

【0048】前記実質的に真性の半導体層の微結晶の体
積率が50%以上であり、微結晶の平均粒径が3nm以上であ
り、微結晶粒の半導体層の形成面に対して垂直方向の平
均径が水平方向の平均径の2倍以上である。
The volume ratio of the microcrystals of the substantially intrinsic semiconductor layer is 50% or more, the average particle size of the microcrystals is 3 nm or more, and the microcrystals are in a direction perpendicular to the surface on which the semiconductor layer is formed. Is not less than twice the average diameter in the horizontal direction.

【0049】非晶質のドーピング層の上に、同じ導電型
で少なくとも一部が微結晶半導体からなるドーピング層
を積層し、その上に少なくとも一部が微結晶からなる実
質的に真性の半導体層を積層する。
A doping layer of the same conductivity type and at least partially made of a microcrystalline semiconductor is laminated on the amorphous doping layer, and a substantially intrinsic semiconductor layer at least partially made of microcrystal is formed thereon. Are laminated.

【0050】前記ドーピング層及び実質的に真性な半導
体層からなるpin接合を複数有する。
The semiconductor device has a plurality of pin junctions including the doping layer and the substantially intrinsic semiconductor layer.

【0051】(作用)活性化したアクセプターあるいは
ドナーの密度が高く、活性化エネルギーが小さいことと
吸収係数が小さいこととを両立させたドーピング層を形
成することができ、光起電力素子の開放電圧(Voc)
と短絡電流(Jsc)とフィルファクター(FF)が増
大し、光電変換効率が向上する。また、ドーピング層の
応力が緩和されて、ドーピング層の上下の界面における
膜はがれがなくなり、光起電力素子の製造の歩留まりが
向上する。
(Function) A doped layer having a high density of activated acceptors or donors and having both low activation energy and low absorption coefficient can be formed, and the open-circuit voltage of the photovoltaic element can be increased. (Voc)
, The short circuit current (Jsc) and the fill factor (FF) increase, and the photoelectric conversion efficiency improves. Further, the stress of the doping layer is relieved, and the film at the upper and lower interfaces of the doping layer does not peel off, and the yield of manufacturing the photovoltaic element is improved.

【0052】以上の作用の詳細なメカニズムは未だ充分
に解明できてはいないが、以下のようなことが考えられ
る。まず、IV族元素の密度が小さくなっているIV族
元素低密度領域が間欠的に存在することによって、当該
IV族元素低密度領域の光学的バンドギャップが拡大
し、ドーピング層全体での光吸収が減少し、i型半導体
層への光入射が増大して、こうしたIV族元素の密度が
小さくなっているIV族元素低密度領域が存在しない従
来のドーピング層を用いた光起電力素子に比べて、短絡
電流(Jsc)が向上する。また、該IV族元素低密度
領域が離散的に存在することによって、ドーピング層の
活性化エネルギーが低い値で維持され、ビルトインポテ
ンシャルが高い値で維持されるので、光起電力素子の開
放電圧(Voc)が高い値で維持される。また、本発明
のドーピング層と同程度に光吸収が減少するように、膜
厚を薄くした従来のドーピング層と比較すると、ドーピ
ング層の活性化エネルギーが低くなり、ビルトインポテ
ンシャルが高くなって、光起電力素子の開放電圧(Vo
c)が向上する。また、ビルトインポテンシャルが高く
なったことによって、光起電力素子のi型半導体層の内
部電界が増大し、ドーピング層とi型半導体層の界面で
の光キャリアの再結合が減少して、フィルファクター
(FF)が向上する。
Although the detailed mechanism of the above action has not yet been sufficiently elucidated, the following may be considered. First, the intermittent existence of the group IV element low-density region in which the density of the group IV element is small increases the optical band gap of the group IV element low-density region, and causes light absorption in the entire doping layer. And the incidence of light on the i-type semiconductor layer increases, so that the density of the group IV element is reduced. As a result, the short-circuit current (Jsc) is improved. Further, since the group IV element low-density regions are discretely present, the activation energy of the doping layer is maintained at a low value, and the built-in potential is maintained at a high value. Voc) is maintained at a high value. Also, compared to a conventional doping layer having a reduced thickness so that light absorption is reduced to the same extent as the doping layer of the present invention, the activation energy of the doping layer is lower, the built-in potential is higher, and The open-circuit voltage of the electromotive element (Vo
c) is improved. In addition, the increase in the built-in potential increases the internal electric field of the i-type semiconductor layer of the photovoltaic element, reduces the recombination of photocarriers at the interface between the doping layer and the i-type semiconductor layer, and reduces the fill factor. (FF) is improved.

【0053】また、前記IV族元素低密度領域の膜厚方
向の平均高さをd、半導体層の形成された基板面に平行
方向の平均径をLとしたとき、3nm≦d≦40nmか
つ3nm≦L≦80nmとすることによって、上述した
第1の態様における作用がさらに強調され、光起電力素
子の開放電圧(Voc)と短絡電流(Jsc)とフィル
ファクター(FF)がさらに増大し、光電変換効率がさ
らに向上する。この作用の詳細なメカニズムはまだ充分
に解明できていないが、以下のようなことが考えられ
る。すなわち、前記IV族元素低密度領域を上述のよう
に微小な大きさにして離散的に配置することによって、
IV族元素が通常密度の領域も上述の大きさと同様に微
小な大きさになり、ドーピング層の形成面と平行な方向
において、量子井戸効果がおこり、IV族元素が通常密
度の領域の光学的バンドギャップが増大して、ドーピン
グ層での光吸収がさらに小さくなる。
When the average height of the group IV element low-density region in the thickness direction is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, 3 nm ≦ d ≦ 40 nm and 3 nm By setting ≦ L ≦ 80 nm, the operation in the first aspect described above is further emphasized, and the open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) of the photovoltaic element further increase, and Conversion efficiency is further improved. Although the detailed mechanism of this action has not yet been sufficiently elucidated, the following may be considered. That is, by arranging the group IV element low-density regions in a minute size as described above and discretely arranging them,
The region where the group IV element has a normal density also has a minute size similarly to the above-described size, and a quantum well effect occurs in a direction parallel to the surface where the doping layer is formed. The band gap increases, and the light absorption in the doping layer further decreases.

【0054】前記IV族元素低密度領域で、光学的バン
ドギャップを拡大させる元素の濃度が、ドーピング層の
他の部分より高くなっていることによって、上述した第
1の態様における作用がさらに強調され、光起電力素子
の開放電圧(Voc)と短絡電流(Jsc)がさらに増
大し、光電変換効率がさらに向上する。ここで、主構成
成分であるIV族元素がSiの場合、光学的バンドギャ
ップを拡大させる元素としては、H,C,N,O、ある
いはハロゲン元素などが挙げられる。従来の均一な組成
のドーピング層では、前述したように、これらの元素の
添加量を増大させると、ドーピング層の光吸収は減少す
るが、活性化エネルギーが増大して、光起電力素子の開
放電圧(Voc)が低下してしまうことがある。これに
対し、本発明のドーピング層を用いた場合は、光学的バ
ンドギャップを拡大させる元素の濃度が高くなっている
領域が局所的で、離散的に配置されているため、ドーピ
ング層のネットワーク構造の乱れが抑制され、ドナーあ
るいはアクセプターが活性化して、活性化エネルギーが
低い値で維持された結果、短絡電流(Jsc)を増大さ
せた場合でも、ビルトインポテンシャルが高い値で維持
されるので、光起電力素子の開放電圧(Voc)が高い
値で維持されると考えられる。
The effect of the first aspect described above is further emphasized by the fact that the concentration of the element for expanding the optical band gap is higher in the low density region of the group IV element than in other portions of the doping layer. In addition, the open-circuit voltage (Voc) and short-circuit current (Jsc) of the photovoltaic element further increase, and the photoelectric conversion efficiency further improves. Here, when the group IV element that is the main component is Si, examples of the element that enlarges the optical band gap include H, C, N, O, and a halogen element. In the conventional doping layer having a uniform composition, as described above, when the addition amount of these elements is increased, the light absorption of the doping layer is reduced, but the activation energy is increased and the opening of the photovoltaic element is increased. The voltage (Voc) may decrease. On the other hand, when the doping layer of the present invention is used, the region where the concentration of the element for expanding the optical band gap is high is locally and discretely arranged. Is suppressed, the donor or the acceptor is activated, and the activation energy is maintained at a low value. As a result, even when the short-circuit current (Jsc) is increased, the built-in potential is maintained at a high value. It is considered that the open circuit voltage (Voc) of the electromotive element is maintained at a high value.

【0055】前記IV族元素低密度領域で、価電子制御
剤の濃度が、ドーピング層の他の部分より高くなってい
ることによって、上述した第1の態様における作用がさ
らに強調され、光起電力素子の開放電圧(Voc)と短
絡電流(Jsc)とフィルファクター(FF)がさらに
増大し、光電変換効率がさらに向上する。ここで、主構
成成分であるIV族元素がSiの場合、価電子制御剤と
しては、p型の価電子制御剤(周期率表第III族原子
B,Al,Ga,In,Tl)やn型の価電子制御剤
(周期律表第V族原子P,As,Sb,Bi)などが挙
げられる。従来の均一な組成のドーピング層では、前述
したように、これらの元素の添加量を増大させると、ド
ーピング層の活性化エネルギーは低下するが、光学的バ
ンドギャップも低下してしまうことが多いため、ドーピ
ング層の光吸収が増大してしまうことがある。これに対
し、本発明のドーピング層を用いた場合は、価電子制御
剤の濃度が高くなっている領域(ヘビードープ領域)が
局所的で、離散的に配置されているため、ドーピング層
のネットワーク構造の乱れが抑制され、ドーピング層の
活性化エネルギーを低下させるように価電子制御剤の濃
度を高くした(ヘビードープ)の場合でも、ドーピング
層の光学的バンドギャップの低下が少なく、ドーピング
層の光吸収が抑制されて、光起電力素子の短絡電流(J
sc)が高い値で維持できると考えられる。また、ヘビ
ードープ領域が局所的で、離散的に配置されているため
量子井戸効果によって、この領域の光学的バンドギャッ
プが拡大し、ドーピング層の光吸収が減少することも考
えられる。
Since the concentration of the valence electron controlling agent in the group IV element low-density region is higher than that of the other portion of the doping layer, the effect of the first embodiment described above is further emphasized, and The open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) of the element further increase, and the photoelectric conversion efficiency further improves. Here, when the group IV element which is the main constituent is Si, as the valence electron controlling agent, a p-type valence electron controlling agent (Group III atom B, Al, Ga, In, Tl) or n Type valence electron control agents (atoms P, As, Sb, Bi in group V of the periodic table) and the like. In a conventional doping layer having a uniform composition, as described above, when the addition amount of these elements is increased, the activation energy of the doping layer is reduced, but the optical band gap is often reduced. In some cases, the light absorption of the doping layer may increase. On the other hand, when the doping layer of the present invention is used, the region where the concentration of the valence electron controlling agent is high (heavy doping region) is locally and discretely arranged. Even if the concentration of the valence electron controlling agent is increased (heavy doping) so as to suppress the disorder of the doping layer and lower the activation energy of the doping layer, the decrease in the optical band gap of the doping layer is small, and the light absorption of the doping layer is small. Is suppressed, and the short-circuit current (J
It is considered that sc) can be maintained at a high value. In addition, since the heavy doping region is locally and discretely arranged, it is conceivable that the optical band gap of this region is widened due to the quantum well effect and the light absorption of the doping layer is reduced.

【0056】前記IV族元素低密度領域が存在するドー
ピング層の少なくとも一部が微結晶半導体からなること
によって、ドーピング層の光学的バンドギャップが増大
して、光吸収が減少し、光起電力素子の短絡電流(Js
c)が増大する。また、ドーピング層の活性化エネルギ
ーが低下して、ビルトインポテンシャルが高くなって、
光起電力素子の開放電圧(Voc)が向上する。
Since at least a part of the doping layer in which the group IV element low-density region exists is made of a microcrystalline semiconductor, the optical band gap of the doping layer increases, light absorption decreases, and the photovoltaic element Short-circuit current (Js
c) increases. Also, the activation energy of the doping layer decreases, and the built-in potential increases,
The open voltage (Voc) of the photovoltaic element is improved.

【0057】前記IV族元素低密度領域を非晶質のもの
にすることによって、ドーピング層の他の領域が主に微
結晶半導体から形成されている場合であっても、ドーピ
ング層の応力が緩和されて、ドーピング層の上下の界面
における膜はがれがなくなり、光起電力素子の製造の歩
留まりが向上する。また、ドーピング層とi型半導体層
の界面の界面準位が低減され、光起電力素子のフィルフ
ァクター(FF)が向上する。
By making the group IV element low-density region amorphous, the stress of the doping layer is reduced even when the other region of the doping layer is mainly formed of a microcrystalline semiconductor. As a result, the films at the upper and lower interfaces of the doping layer do not peel off, and the production yield of the photovoltaic element is improved. Further, the interface state at the interface between the doping layer and the i-type semiconductor layer is reduced, and the fill factor (FF) of the photovoltaic element is improved.

【0058】複数のpin接合を積層した、スタック型
の光起電力素子において、n層とp層が接する逆接合部
分の少なくとも一方のドーピング層の中に、主構成成分
であるIV族元素の密度が小さくなっているIV族元素
低密度領域が離散的に存在することによって、逆接合部
分のオーミック性が向上し、シリーズ抵抗が減少して、
光起電力素子のフィルファクター(FF)が向上する。
これは、ドーピング層の光吸収を抑えながらヘビードー
プして、ドーピング層の活性化エネルギーを低下させた
ことにより、逆接合部分がトンネル接合となって、オー
ミック性が向上すると考えられる。また、ドーピング層
の応力が緩和されたことにより、n層とp層の界面の界
面準位が低減されると考えられる。また、光起電力素子
の光劣化率が低減する。これは、光起電力素子のビルト
インポテンシャルの向上によって、i型半導体層中の内
部電界の強度が増加したことによってStaebler
−Wronski効果の影響が少なくなることと、逆接
合部分がトンネル接合となって、オーミック性が向上す
ることにより逆接合部分の光劣化が減少することによる
と考えられる。
In a stack type photovoltaic device in which a plurality of pin junctions are stacked, the density of a group IV element as a main component is contained in at least one of the doping layers at the reverse junction where the n layer and the p layer are in contact. Is reduced, the ohmic property of the reverse junction is improved, and the series resistance is reduced.
The fill factor (FF) of the photovoltaic element is improved.
This is considered to be because the doping layer is heavily doped while suppressing light absorption to lower the activation energy of the doping layer, so that the reverse junction becomes a tunnel junction and the ohmic properties are improved. In addition, it is considered that the interface state at the interface between the n-layer and the p-layer is reduced due to the relaxation of the stress of the doping layer. Further, the light deterioration rate of the photovoltaic element is reduced. This is because the strength of the internal electric field in the i-type semiconductor layer increases due to the improvement of the built-in potential of the photovoltaic element, and the Staebler increases.
It is considered that the influence of the -Wronski effect is reduced, and that the reverse junction becomes a tunnel junction and the ohmic property is improved, so that the optical degradation of the reverse junction is reduced.

【0059】また、従来はi型半導体層が微結晶の場
合、微結晶の粒界の部分でキャリアの再結合が起きやす
く、ドーピング層とi型半導体層の界面近傍では特に粒
界の部分での再結合の影響が大きかった。そして微結晶
の粒界の部分は、リーク電流の増大の要因と考えられ
た。これに対し本発明の構成では、IV族元素の密度が小
さくなっている低密度領域がドーピング層とi型半導体
層の微結晶の粒界との接触に対する緩衝部となって、キ
ャリアの再結合を減少させ、またリーク電流が減少し
て、光起電力素子のフィルファクター(FF)と製造の歩留
まりを向上させたと考えられる。
Conventionally, when the i-type semiconductor layer is microcrystalline, carrier recombination is likely to occur at the grain boundaries of the microcrystals, and especially near the interface between the doping layer and the i-type semiconductor layer, especially at the grain boundaries. The effect of recombination was significant. Then, the portion of the grain boundary of the microcrystal was considered to be a factor of an increase in leakage current. On the other hand, in the configuration of the present invention, the low-density region where the density of the group IV element is small serves as a buffer against contact between the doping layer and the crystal grain boundary of the i-type semiconductor layer, and the carrier recombination occurs. It is thought that the fill factor (FF) of the photovoltaic element and the production yield were improved by reducing the leakage current and the leak current.

【0060】また、従来は微結晶を含めた非晶質系の光
起電力素子では、光起電力素子の熱による劣化の一因
は、価電子制御剤の熱拡散であり、微結晶の粒界部分で
は、熱拡散が大きいと考えられた。これに対し本発明
の構成では、光起電力素子のIV族元素の密度が小さくな
っている低密度領域がドーピング層とi型半導体層の微
結晶の粒界との接触に対する緩衝部となることにより、
微結晶の粒界部分を通した価電子制御剤の熱拡散が減少
し、光起電力素子の耐熱性が向上したと考えられる。
In a conventional amorphous photovoltaic device including microcrystals, one of the causes of deterioration of the photovoltaic device due to heat is thermal diffusion of a valence electron controlling agent, and the fine crystal particles It was thought that heat diffusion was large in the boundary area. On the other hand, in the configuration of the present invention, the low-density region where the density of the group IV element of the photovoltaic element is small serves as a buffer for the contact between the doping layer and the grain boundary of the microcrystal of the i-type semiconductor layer. By
It is considered that the thermal diffusion of the valence electron controlling agent through the grain boundaries of the microcrystals was reduced, and the heat resistance of the photovoltaic element was improved.

【0061】前記i型半導体層の微結晶の体積率が50%以
上であり、微結晶の平均粒径が3nm以上であり、微結晶
粒の半導体層の形成面に対して垂直方向の平均径が水平
方向の平均径の2倍以上であることによって、以下の作
用がある。
The volume fraction of the microcrystals in the i-type semiconductor layer is 50% or more, the average diameter of the microcrystals is 3 nm or more, and the average diameter of the microcrystals in the direction perpendicular to the surface on which the semiconductor layer is formed. Is twice or more the average diameter in the horizontal direction, the following effects are obtained.

【0062】微結晶の体積率が50%以上であることによ
って、特に赤外の長波長光の吸収係数が増大し、光起電
力素子の短絡電流(Jsc)が向上するとともに、光劣化率
が5%以下に減少した。また、微結晶の平均粒径が3nm以
上であることによって、光キャリアの走行性が促進さ
れ、光起電力素子のフィルファクター(FF)が向上すると
ともに、光劣化率が5%以下に減少した。
When the volume fraction of the microcrystal is 50% or more, particularly the absorption coefficient of infrared long-wavelength light increases, the short-circuit current (Jsc) of the photovoltaic element improves, and the photodegradation rate decreases. It decreased to less than 5%. In addition, the average particle size of the microcrystals is 3 nm or more, the runnability of the photocarrier is promoted, the fill factor (FF) of the photovoltaic element is improved, and the photodegradation rate is reduced to 5% or less. .

【0063】さらに微結晶粒の半導体層の形成面に対し
て垂直方向の平均径が水平方向の平均径の2倍以上であ
ることによって、紫外光と可視光の高い吸収係数を維持
しつつ、真性半導体層内の膜厚方向に対する光キャリア
の走行性が促進されて、光起電力素子のフィルファクタ
ー(FF)が向上した。
Further, since the average diameter in the vertical direction with respect to the surface on which the semiconductor layer of the microcrystalline grains is formed is twice or more the average diameter in the horizontal direction, a high absorption coefficient of ultraviolet light and visible light can be maintained. The traveling property of the photocarrier in the film thickness direction in the intrinsic semiconductor layer was promoted, and the fill factor (FF) of the photovoltaic device was improved.

【0064】非晶質のドーピング層の上に、同じ導電型
で少なくとも一部が微結晶半導体からなるドーピング層
を積層し、その上に少なくとも一部が微結晶からなる実
質的に真性の半導体層を積層したことによって、以下の
作用がある。
A doping layer of the same conductivity type and at least partly made of a microcrystalline semiconductor is laminated on the amorphous doping layer, and a substantially intrinsic semiconductor layer at least partly made of microcrystal is formed thereon. Has the following effects.

【0065】透明導電層あるいは異なる導電型のドーピ
ング層の上に、少なくとも一部が微結晶半導体からなる
ドーピング層を形成したことで起きていた下地の層に対
するダメージがなくなり、光起電力素子のシリーズ抵抗
が減少して、フィルファクター(FF)が向上した。
The damage to the underlying layer caused by forming a doping layer at least partially composed of a microcrystalline semiconductor on a transparent conductive layer or a doping layer of a different conductivity type is eliminated, and a series of photovoltaic devices is provided. Resistance decreased and fill factor (FF) improved.

【0066】該ドーピング層と少なくとも一部が微結晶
からなる実質的に真性の半導体層を接合した部分を少な
くとも一部に有することによって、スタック型の光起電
力素子全体の光劣化率が低減した。
The photodegradation rate of the entire stack type photovoltaic element is reduced by having at least a part where the doping layer and a substantially intrinsic semiconductor layer made of microcrystals are joined at least in part. .

【0067】[0067]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(光起電力素子の構成)図面を参照しながら、本発明の
光起電力素子(または、光起電力デバイス)の構成例と
その製造例を説明する。
(Configuration of Photovoltaic Element) A configuration example of a photovoltaic element (or a photovoltaic device) of the present invention and a manufacturing example thereof will be described with reference to the drawings.

【0068】図1aは、本発明の概念を説明するため
の、本発明の光起電力素子の一例の模式的断面図であ
る。図1bはi型半導体層105として微結晶半導体を
用いた場合である。ただし、本発明は図1の構成の光起
電力素子に限定されるものではない。
FIG. 1a is a schematic sectional view of an example of the photovoltaic device of the present invention for explaining the concept of the present invention. FIG. 1B illustrates a case where a microcrystalline semiconductor is used for the i-type semiconductor layer 105. However, the present invention is not limited to the photovoltaic element having the configuration shown in FIG.

【0069】図1において、101は基板、102は裏
面電極、103は透明導電層、104はn型半導体層、
105はi型半導体層、106はp型半導体層、107
は透明電極、108は集電電極である。また、109,
110は、それぞれ本発明の特徴である、ドーピング層
の主構成成分であるIV族元素の密度が小さくなってい
るIV族元素低密度領域を示す。また、図1はp型半導
体層側から光入射する構成であるが、n型半導体層側か
ら光入射する構成の光起電力素子の場合は、104がp
型半導体層、106がn型半導体層となる。
In FIG. 1, 101 is a substrate, 102 is a back electrode, 103 is a transparent conductive layer, 104 is an n-type semiconductor layer,
105 is an i-type semiconductor layer, 106 is a p-type semiconductor layer, 107
Is a transparent electrode, and 108 is a current collecting electrode. Also, 109,
Reference numeral 110 denotes a group IV element low-density region in which the density of the group IV element, which is a main component of the doping layer, is small, which is a feature of the present invention. FIG. 1 shows a configuration in which light is incident from the p-type semiconductor layer side. In the case of a photovoltaic element having a configuration in which light is incident from the n-type semiconductor layer side, p
The type semiconductor layer 106 becomes an n-type semiconductor layer.

【0070】さらに、図1は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図1とは逆の順番に各層が積
層されることもある。
Further, FIG. 1 shows a configuration in which light is incident from the side opposite to the substrate. In a photovoltaic element having a configuration in which light is incident from the substrate side, the respective layers are arranged in the reverse order to FIG. 1 except for the substrate. May be laminated.

【0071】図2は、本発明の概念を詳しく説明するた
めの、本発明のスタック型の光起電力素子の一例の模式
的断面図である。
FIG. 2 is a schematic cross-sectional view of an example of a stacked photovoltaic device of the present invention for explaining the concept of the present invention in detail.

【0072】図2に示すスタック型の光起電力素子は、
3つのpin接合が積層された構造をしており、215
は光入射側から数えて第1のpin接合、216は第2
のpin接合、217は第3のpin接合である。これ
ら3つのpin接合は、基板201上に裏面電極202
と透明導電層203を形成し、その上に積層されたもの
であり、3つのpin接合の最上部に、透明電極213
と集電電極214が形成されて、スタック型の光起電力
素子を形成している。そして、それぞれのpin接合
は、n型半導体層204,207,210、i型半導体
層205,208,211、p型半導体層206,20
9,212からなる。また、図1の光起電力素子と同様
に光の入射方向によって、ドーピング層や電極の配置が
入れ代わることもある。
The stack type photovoltaic element shown in FIG.
It has a structure in which three pin junctions are stacked, and 215
Is the first pin junction counted from the light incident side, and 216 is the second pin junction.
217 is a third pin junction. These three pin junctions are formed on the substrate 201 on the back surface electrode 202.
And a transparent conductive layer 203 are formed and laminated thereon, and a transparent electrode 213 is formed on the top of the three pin junctions.
And a collector electrode 214 are formed to form a stack type photovoltaic element. The respective pin junctions are formed by n-type semiconductor layers 204, 207, 210, i-type semiconductor layers 205, 208, 211, and p-type semiconductor layers 206, 20.
9,212. Further, as in the case of the photovoltaic element in FIG. 1, the arrangement of the doping layers and the electrodes may be switched depending on the incident direction of light.

【0073】以下に、本発明の光起電力素子の構成要素
について詳しく説明する。
Hereinafter, the components of the photovoltaic element of the present invention will be described in detail.

【0074】(基板)半導体層104〜106、204
〜212は1μm程度の膜厚のものであり、これらは適
当な基板上に堆積される。そうした基板101,201
としては、単結晶質もしくは非単結晶質のものであって
もよく、さらにそれらは導電性のものであっても、また
電気絶縁性のものであってもよい。さらには、それらは
透光性のものであっても、また非透光性のものであって
もよいが、変形、歪みが少なく、所望の物理的強度を有
するものであることが好ましい。具体的には、Fe,N
i,Cr,Al,Mo,Au,Nb,Ta,V,Ti,
Pt,Pbなどの金属またはこれらの合金、例えば真
鍮、ステンレス鋼などの薄板およびその複合体、および
ポリエステル、ポリエチレン、ポリカーボネート、セル
ロースアセテート、ポリプロピレン、ポリ塩化ビニル、
ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリ
イミド、エポキシなどの耐熱性合成樹脂のフィルムまた
はシートまたはこれらとガラスファイバー、カーボンフ
ァイバー、ホウ素ファイバー、金属繊維などとの複合
体、およびこれらの金属の薄板、樹脂シートなどの表面
に異種材質の金属薄膜及び/またはSiO2,Si3N
4,Al2O3,AlNなどの絶縁性薄膜をスパッタ
法、蒸着法、鍍金法などにより表面コーティング処理を
行ったもの、ガラス、セラミックスなどが挙げられる。
(Substrate) Semiconductor layers 104 to 106 and 204
.About.212 have a thickness of about 1 .mu.m and are deposited on a suitable substrate. Such substrates 101, 201
May be single-crystalline or non-single-crystalline, and they may be conductive or electrically insulating. Further, they may be light-transmitting or non-light-transmitting, but preferably have little deformation and distortion and have a desired physical strength. Specifically, Fe, N
i, Cr, Al, Mo, Au, Nb, Ta, V, Ti,
Metals such as Pt and Pb or alloys thereof, for example, thin plates such as brass and stainless steel and composites thereof, and polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride,
Films or sheets of heat-resistant synthetic resins such as polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, or composites of these with glass fibers, carbon fibers, boron fibers, metal fibers, etc., and thin plates or resin sheets of these metals Metal thin films of different materials and / or SiO2, Si3N
Examples thereof include those obtained by subjecting an insulating thin film such as 4, Al2O3, and AlN to a surface coating treatment by a sputtering method, a vapor deposition method, a plating method, or the like, glass, ceramics, and the like.

【0075】基板が金属などの電気導電性である場合に
は、該基板を直接電流取り出し用の電極を兼ねるように
してもよい。基板が合成樹脂などの電気絶縁性である場
合には、堆積膜の形成される側の表面に、Al,Ag,
Pt,Au,Ni,Ti,Mo,W,Fe,V,Cr,
Cu,ステンレス,真鍮,ニクロム,SnO2,In2
O3,ZnO,ITOなどのいわゆる金属単体または合
金、および透明導電性酸化物(TCO)を鍍金、蒸着、
スパッタなどの方法であらかじめ表面処理を行って電流
取り出し用の電極を形成しておくことが望ましい。
When the substrate is an electrically conductive material such as a metal, the substrate may be directly used as an electrode for extracting current. When the substrate is an electrically insulating material such as a synthetic resin, Al, Ag,
Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr,
Cu, stainless steel, brass, nichrome, SnO2, In2
So-called metal simple substance or alloy such as O3, ZnO, ITO, and transparent conductive oxide (TCO),
It is desirable to perform a surface treatment in advance by a method such as sputtering to form an electrode for extracting current.

【0076】もちろん、基板が金属などの電気導電性の
ものであっても、長波長光の基板表面上での反射率を向
上させたり、基板材質と堆積膜との間で構成元素の相互
拡散を防止するなどの目的で異種の金属層などを前記基
板上の堆積膜が形成される側に設けてもよい。また、前
記基板が比較的透明であって、該基板の側から光入射を
行う層構成の光起電力素子とする場合には、前記透明導
電性酸化物や金属薄膜などの導電性薄膜をあらかじめ堆
積形成しておくことが望ましい。
Of course, even if the substrate is made of an electrically conductive material such as a metal, the reflectance of long-wavelength light on the substrate surface can be improved or the mutual diffusion of constituent elements between the substrate material and the deposited film can be improved. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed, for the purpose of preventing the occurrence of the problem. In the case where the substrate is relatively transparent and a photovoltaic element having a layer configuration in which light is incident from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film may be used in advance. It is desirable to deposit and form.

【0077】また、前記基板の表面性としては、いわゆ
る平滑面であっても、微小の凹凸面であってもよい。微
小の凹凸面とする場合にはその凹凸形状は球状、円錐
状、角錐状などであって、かつその最大高さ(Rma
x)が好ましくは0.05μm乃至2μmとすることに
より、該表面での光反射が乱反射となり、該表面での反
射光の光路長の増大をもたらす。基板の形状は、光起電
力素子の用途により平滑表面あるいは凸凹表面の板状、
長尺ベルト状、円筒状などであることができ、その厚さ
は、所望通りの光起電力素子を形成し得るように適宜決
定される。光起電力素子として可撓性が要求される場
合、または基板の側より光入射がなされる場合には、基
板としての機能が充分発揮される範囲内で可能な限り薄
くすることができる。しかしながら、基板の製造上およ
び取り扱い上、機械的強度などの点から、通常は10μ
m以上とされる。
The surface of the substrate may be a so-called smooth surface or a fine uneven surface. In the case of a minute uneven surface, the uneven shape is spherical, conical, pyramidal, or the like, and its maximum height (Rma
When x) is preferably 0.05 μm to 2 μm, light reflection on the surface becomes irregular reflection, and the optical path length of the light reflected on the surface is increased. The shape of the substrate is plate-like with a smooth surface or uneven surface, depending on the application of the photovoltaic element.
It can be in the form of a long belt, a cylinder, or the like, and its thickness is appropriately determined so that a desired photovoltaic element can be formed. When flexibility is required for the photovoltaic element, or when light is incident from the side of the substrate, the thickness can be made as thin as possible within a range where the function as the substrate is sufficiently exhibited. However, from the viewpoints of the production and handling of the substrate, mechanical strength, etc., it is usually 10 μm.
m or more.

【0078】(裏面電極)裏面電極102,202は光
入射方向に対し半導体層の裏面に配される電極である。
したがって、図1の102の位置かあるいは、基板10
1が透光性で、基板の方向から光を入射させる場合に
は、107の位置に配置される。裏面電極の材料として
は、金、銀、銅、アルミニウム、ニッケル、鉄、クロ
ム、モリブデン、タングステン、チタン、コバルト、タ
ンタル、ニオブ、ジルコニウムなどの金属またはステン
レスなどの合金が挙げられる。なかでもアルミニウム、
銅、銀、金などの反射率の高い金属が特に好ましい。反
射率の高い金属を用いる場合には、裏面電極に半導体層
で吸収しきれなかった光を再び半導体層に反射する光反
射層の役割を兼ねさせることができる。また、裏面金属
反射層として、2種類以上の材料を2層以上積層して形
成してもよい。
(Back Electrode) The back electrodes 102 and 202 are electrodes arranged on the back surface of the semiconductor layer in the light incident direction.
Therefore, either at the position 102 in FIG.
In the case where 1 is light-transmitting and light is incident from the direction of the substrate, it is arranged at the position 107. Examples of the material of the back electrode include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, aluminum,
Highly reflective metals such as copper, silver, and gold are particularly preferred. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer that reflects light that could not be absorbed by the semiconductor layer again to the semiconductor layer. Further, as the back metal reflection layer, two or more kinds of materials may be stacked in two or more layers.

【0079】裏面電極の形状は平坦であってもよいが、
光を散乱する凹凸形状を有することがより好ましい。光
を散乱する凹凸形状を有することによって、半導体層で
吸収しきれなかった長波長光を散乱させて半導体層内で
の光路長を延ばし、光起電力素子の長波長感度を向上さ
せて短絡電流を増大させ、光電変換効率を向上させるこ
とができる。光を散乱する凹凸形状は、凹凸の山と谷の
高さの差がRmaxで0.2μmから2.0μmである
ことが望ましい。
Although the shape of the back electrode may be flat,
It is more preferable to have an uneven shape that scatters light. By having an uneven shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, extends the optical path length in the semiconductor layer, improves the long-wavelength sensitivity of the photovoltaic element, and increases the short-circuit current. And the photoelectric conversion efficiency can be improved. In the uneven shape for scattering light, it is desirable that the difference between the heights of the peaks and valleys of the unevenness is 0.2 to 2.0 μm in Rmax.

【0080】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。
However, when the substrate also serves as the back electrode,
In some cases, it is not necessary to form the back electrode.

【0081】裏面電極の形成は、蒸着法、スパッタ法、
メッキ法、印刷法などにより行うことができる。
The back electrode is formed by vapor deposition, sputtering,
It can be performed by a plating method, a printing method, or the like.

【0082】裏面電極を光を散乱する凹凸形状に形成す
る場合には、形成した金属あるいは合金の膜をドライエ
ッチングするかあるいはウエットエッチングするかある
いはサンドブラストするかあるいは加熱することなどに
よって形成される。また基板を加熱しながら前述の金属
あるいは合金を蒸着することにより光を散乱する凹凸形
状を形成することもできる。
In the case of forming the back electrode into an uneven shape that scatters light, the formed metal or alloy film is formed by dry etching, wet etching, sand blasting, heating, or the like. In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light.

【0083】(透明導電層)透明導電層103は、主に
以下のような目的で、裏面金属反射層102と半導体層
104の間に配置される。すなわち、まず、光起電力素
子の裏面での乱反射を向上させ、薄膜による多重干渉に
よって光を光起電力素子内に閉じ込めて、半導体層内の
光路長を延ばし、光起電力素子の短絡電流(Jsc)を
増大させ;次に、裏面電極を兼ねる裏面金属反射層の金
属が、半導体層に拡散するかあるいはマイグレーション
を起こして、光起電力素子がシャントすることを防止
し;そして透明導電層に若干の抵抗値をもたせること
で、半導体層を挟んで設けられた裏面金属反射層102
と透明電極107との間に半導体層のピンホールなどの
欠陥で発生するショートを防止する。
(Transparent Conductive Layer) The transparent conductive layer 103 is disposed between the back metal reflective layer 102 and the semiconductor layer 104 mainly for the following purposes. That is, first, diffuse reflection on the back surface of the photovoltaic element is improved, light is confined in the photovoltaic element by multiple interference by the thin film, the optical path length in the semiconductor layer is extended, and the short-circuit current ( Jsc); to prevent the metal of the back metal reflective layer, which also serves as the back electrode, from diffusing or migrating into the semiconductor layer to prevent the photovoltaic element from shunting; By providing a slight resistance value, the back metal reflective layer 102
Short-circuit caused by a defect such as a pinhole in the semiconductor layer between the semiconductor device and the transparent electrode 107 is prevented.

【0084】透明導電層103は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の抵
抗率が要求される。好ましくは、650nm以上の透過
率が、80%以上、より好ましくは85%以上、最適に
は90%以上であることが望ましい。また、抵抗率は好
ましくは、1×10-4Ωcm以上1×106Ωcm以
下、より好ましくは、1×10-2Ωcm以上5×104
Ωcm以下であることが望ましい。
The transparent conductive layer 103 is required to have a high transmittance in a wavelength region that can be absorbed by the semiconductor layer and to have an appropriate resistivity. Preferably, the transmittance at 650 nm or more is 80% or more, more preferably 85% or more, and most preferably 90% or more. The resistivity is preferably 1 × 10 −4 Ωcm or more and 1 × 10 6 Ωcm or less, more preferably 1 × 10 −2 Ωcm or more and 5 × 10 4 Ωcm.
It is desirable that it be Ωcm or less.

【0085】透明導電層103の材料としては、In2
O3,SnO2,ITO(In2O3+SnO2),Z
nO,CdO,Cd2SnO4,TiO2,Ta2O
5,Bi2O3,MoO3,NaxWO3などの導電性
酸化物あるいはこれらを混合したものが好適に用いられ
る。また、これらの化合物に、導電率を変化させる元素
(ドーパント)を添加してもよい。
The material of the transparent conductive layer 103 is In2
O3, SnO2, ITO (In2O3 + SnO2), Z
nO, CdO, Cd2SnO4, TiO2, Ta2O
A conductive oxide such as 5, Bi2O3, MoO3, and NaxWO3, or a mixture thereof is preferably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0086】導電率を変化させる元素(ドーパント)と
しては、例えば透明導電層103がZnOの場合には、
Al,In,B,Ga,Si,Fなどが、またIn2O
3の場合には、Sn,F,Te,Ti,Sb,Pbなど
が、またSnO2の場合には、F,Sb,P,As,I
n,Tl,Te,W,Cl,Br,Iなどが好適に用い
られる。
As an element (dopant) for changing the conductivity, for example, when the transparent conductive layer 103 is ZnO,
Al, In, B, Ga, Si, F, etc.
3, Sn, F, Te, Ti, Sb, Pb, etc., and SnO2, F, Sb, P, As, I
n, Tl, Te, W, Cl, Br, I and the like are preferably used.

【0087】透明導電層103の形成は、EB蒸着、ス
パッタ蒸着などの各種蒸着法、各種CVD法、スプレー
法、スピンオン法、デップ法などにより行うことができ
る。 (半導体層)
The transparent conductive layer 103 can be formed by various evaporation methods such as EB evaporation and sputter evaporation, various CVD methods, spray methods, spin-on methods, and dipping methods. (Semiconductor layer)

【0088】本発明に用いられる半導体層の材料として
は、Si,C,GeなどのIV族元素を含有する非単結
晶材料、あるいはSiGe,SiC,SiSnなどのI
V族合金系非単結晶材料を使用できる。
The material of the semiconductor layer used in the present invention may be a non-single-crystal material containing a group IV element such as Si, C, Ge, or the like, or an IGe material such as SiGe, SiC, SiSn.
A group V alloy non-single crystal material can be used.

【0089】以上の半導体材料の中で、本発明の光起電
力素子に特に好適に用いられる半導体材料の具体例とし
て、例えば、a−Si:H(水素化非晶質シリコンの略
記)、a−Si:F,a−Si:H:F,a−SiG
e:H,a−SiGe:F,a−SiGe:H:F,a
−SiC:H,a−SiC:F,a−SiC:H:Fな
どのIV族およびIV族合金系非単結晶半導体材料を挙
げることができる。
Among the above semiconductor materials, specific examples of the semiconductor material particularly preferably used for the photovoltaic element of the present invention include, for example, a-Si: H (abbreviation for hydrogenated amorphous silicon), a -Si: F, a-Si: H: F, a-SiG
e: H, a-SiGe: F, a-SiGe: H: F, a
Group IV and Group IV alloy-based non-single-crystal semiconductor materials such as -SiC: H, a-SiC: F, and a-SiC: H: F.

【0090】半導体層は価電子制御または/及び禁制帯
幅制御を行うことができる。この場合具体的には、例え
ば、半導体層を形成する際に価電子制御剤または禁制帯
幅制御剤となる元素を含む原料化合物を単独で、または
前記堆積膜形成用原料ガスまたは前記希釈ガスに混合し
て成膜空間内に導入することにより行うことができる。
The semiconductor layer can perform valence electron control and / or forbidden band width control. In this case, specifically, for example, a raw material compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone or in the raw material gas for forming a deposited film or the diluting gas. It can be performed by mixing and introducing into the film formation space.

【0091】また、半導体層には、価電子制御によっ
て、少なくともその一部が、p型およびn型にドーピン
グされ、少なくとも一組のpin接合を形成することが
できる。そして、pin接合を複数積層することによ
り、いわゆるスタックセルの構成になる。
Further, at least a part of the semiconductor layer is doped with p-type and n-type by valence electron control, so that at least one pair of pin junctions can be formed. By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.

【0092】半導体層の形成は、マイクロ波プラズマC
VD法、RFプラズマCVD法、光CVD法、熱CVD
法、MOCVD法などの各種CVD法によって、あるい
はEB蒸着、MBE、イオンプレーティング、イオンビ
ーム法などの各種蒸着法、スパッタ法、スプレー法、印
刷法などによって行うことができる。工業的に採用され
ている方法である、原料ガスをプラズマで分解し、基板
状に堆積させるプラズマCVD法が好んで用いられる。
また、反応装置としては、バッチ式の装置や連続成膜装
置などが所望に応じて使用できる。
The semiconductor layer is formed by microwave plasma C
VD method, RF plasma CVD method, optical CVD method, thermal CVD
And various CVD methods such as a MOCVD method, or various vapor deposition methods such as an EB evaporation, MBE, ion plating, and ion beam methods, a sputtering method, a spray method, a printing method, and the like. A plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate, which is a method industrially employed, is preferably used.
In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0093】以下、本発明の光起電力素子の半導体層
に、特に好適なIV族系非単結晶半導体材料またはIV
族合金系非単結晶半導体材料を用いる場合について述べ
る。
Hereinafter, a particularly preferable group IV non-single-crystal semiconductor material or IV is used for the semiconductor layer of the photovoltaic device of the present invention.
The case of using a group alloy non-single-crystal semiconductor material will be described.

【0094】(1.i型半導体層(真性半導体層))特
にIV族系非単結晶半導体材料またはIV族合金系非単
結晶半導体材料を用いた光起電力素子において、pin
接合に用いるi型半導体層は照射光に対してキャリアを
発生輸送する重要な層である。
(1. i-type semiconductor layer (intrinsic semiconductor layer)) In particular, in a photovoltaic element using a group IV non-single-crystal semiconductor material or a group IV alloy non-single-crystal semiconductor material,
The i-type semiconductor layer used for bonding is an important layer that generates and transports carriers with respect to irradiation light.

【0095】なお、i型半導体層としては、僅かにp型
または僅かにn型の層も使用できる。
Note that a slightly p-type or slightly n-type layer can be used as the i-type semiconductor layer.

【0096】IV族系非単結晶半導体材料またはIV族
合金系非単結晶半導体材料には、上述のごとく、水素原
子(H,D)またはハロゲン原子(X)が含有され、こ
れが重要な働きを持つ。
As described above, the group IV non-single-crystal semiconductor material or the group IV alloy non-single-crystal semiconductor material contains a hydrogen atom (H, D) or a halogen atom (X), which plays an important role. Have.

【0097】i型半導体層に含有される水素原子(H,
D)または/及びハロゲン原子(X)は、i型半導体層
の未結合手(ダングリングボンド)を補償する働きを
し、i型半導体層でのキャリアの移動度と寿命の積を向
上させるものである。また前記水素原子または/及びハ
ロゲン原子は、p型半導体層/i型半導体層、n型半導
体層/i型半導体層の各界面の界面準位を補償する働き
をし、光起電力素子の光起電力、光電流そして光応答性
を向上させる効果を奏するものである。i型半導体層に
含有される水素原子または/及びハロゲン原子は1〜4
0at%が最適な含有量として挙げられる。特に、p型
半導体層/i型半導体層またはn型半導体層/i型半導
体層の各界面側で水素原子または/及びハロゲン原子の
含有量が多く分布している分布形態とするのが好まし
い。該界面近傍での水素原子または/及びハロゲン原子
の含有量はバルク内の含有量の1.1〜2倍の範囲とす
るのが好ましい。さらにシリコン原子の含有量に対応し
て水素原子または/及びハロゲン原子の含有量が変化し
ていることが好ましい。
The hydrogen atoms (H, H) contained in the i-type semiconductor layer
D) and / or a halogen atom (X) serves to compensate for dangling bonds of the i-type semiconductor layer and to improve the product of carrier mobility and lifetime in the i-type semiconductor layer. It is. Further, the hydrogen atoms and / or the halogen atoms function to compensate the interface states at the respective interfaces of the p-type semiconductor layer / i-type semiconductor layer and the n-type semiconductor layer / i-type semiconductor layer, and the light level of the photovoltaic element is reduced. This has the effect of improving electromotive force, photocurrent, and photoresponsiveness. Hydrogen atoms and / or halogen atoms contained in the i-type semiconductor layer are 1 to 4
0 at% is mentioned as the optimum content. In particular, it is preferable to adopt a distribution mode in which the content of hydrogen atoms and / or halogen atoms is large at each interface side of the p-type semiconductor layer / i-type semiconductor layer or the n-type semiconductor layer / i-type semiconductor layer. The content of hydrogen atoms and / or halogen atoms near the interface is preferably in the range of 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0098】また、スタック型の光起電力素子において
は、光入射側に近いpin接合のi型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いp
in接合のi型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。
In the stack type photovoltaic element, the material of the pin junction i-type semiconductor layer close to the light incident side is a material having a wide band gap and a material far away from the light incident side is p-type.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.

【0099】i型半導体の具体的構成材料として、非晶
質シリコン(a−Si)、非晶質シリコンゲルマニウム
(a−SiGe)などが挙げられる。これらは、ダング
リングボンドを補償する元素によって、a−Si:H,
a−Si:F,a−Si:H:F,a−SiGe:H,
a−SiGe:F,a−SiGe:H:Fなどと表記さ
れる。
As a specific constituent material of the i-type semiconductor, amorphous silicon (a-Si), amorphous silicon germanium (a-SiGe), and the like can be given. These are a-Si: H, depending on the element that compensates for dangling bonds.
a-Si: F, a-Si: H: F, a-SiGe: H,
It is written as a-SiGe: F, a-SiGe: H: F, or the like.

【0100】さらに、本発明の光起電力素子における好
適なi型半導体層としては、水素原子の含有量(CH)
が、1.0〜25.0原子%であり;AM1.5、10
0mW/cm2の疑似太陽光照射下の光導電度(σp)
が、1.0×10−7S/cm以上であり;暗電導度
(σd)が、1.0×10-9S/cm以下であり;コン
スタントフォトカレントメソッド(CPM)によるアー
バックエナジーが、55meV以下であり;局在準位密
度が1017/cm3以下であることが好ましい。
Further, as the preferred i-type semiconductor layer in the photovoltaic device of the present invention, the hydrogen atom content (CH)
Is 1.0 to 25.0 atomic%; AM 1.5, 10
Photoconductivity (σp) under 0 mW / cm 2 simulated sunlight irradiation
Is not less than 1.0 × 10 −7 S / cm; the dark conductivity (σd) is not more than 1.0 × 10 −9 S / cm; and the Urbach energy by the constant photocurrent method (CPM) is 55 meV or less; preferably, the localized level density is 10 17 / cm 3 or less.

【0101】また、微結晶を含む場合は、水素原子の含
有量(CH)が、0.1〜15.0%、AM1.5、100mW
/cm2の疑似太陽光照射下の光電導度(σp)が、
1.0×10-6S/cm以上、暗電導度(σd)が、
1.0×10-3S/cm以下、コンスタントフォトカレ
ントメソッド(CPM)によるアーバックエナジーが、
57meV以下、局在準位密度は1017/cm3以下のも
のが好適に用いられる。
In the case of containing microcrystals, the content of hydrogen atoms (CH) is 0.1 to 15.0%, AM 1.5, 100 mW
/ Cm 2 photoelectric conductivity (σp) under simulated sunlight irradiation,
1.0 × 10 −6 S / cm or more, dark conductivity (σd)
1.0 × 10 −3 S / cm or less, Urbach Energy by Constant Photocurrent Method (CPM)
Those having 57 meV or less and a localized level density of 10 17 / cm 3 or less are suitably used.

【0102】(2.ドーピング層(p型半導体層または
n型半導体層))ドーピング層(p型半導体層またはn
型半導体層)は、本発明の光起電力素子の特徴であり、
該ドーピング層は、該光起電力素子の特性を左右する重
要な層である。
(2. Doping layer (p-type semiconductor layer or n-type semiconductor layer)) Doping layer (p-type semiconductor layer or n-type semiconductor layer)
Semiconductor layer) is a feature of the photovoltaic device of the present invention,
The doping layer is an important layer that affects the characteristics of the photovoltaic device.

【0103】本発明のドーピング層の特徴は、上述した
ように、ドーピング層の中に、その主構成成分であるI
V族元素の密度が小さくなっているIV族元素低密度領
域が離散的に存在することである。
The feature of the doping layer of the present invention is that, as described above, the main constituent component of the doping layer is I
That is, a group IV element low-density region in which the density of the group V element is small is discretely present.

【0104】また、前記IV族元素低密度領域の膜厚方
向の平均高さをd、半導体層の形成された基板面に平行
方向の平均径をLとしたとき、好ましくは、3nm≦d
≦40nmかつ3nm≦L≦80nm、より好ましく
は、4nm≦d≦30nmかつ4nm≦L≦60nm、
最適には、5nm≦d≦20nmかつ5nm≦L≦40
nmが望ましい。前記IV族元素低密度領域の大きさ
が、前述の範囲よりも小さい場合は、ドーピング層の光
吸収が増大してしまうことがある。また、前述の範囲よ
りも大きい場合は、前記IV族元素低密度領域が相互に
つながって、連続的になりがちになる。この場合、ドー
ピング層の光吸収は減少するが、活性化エネルギーが増
大して、光起電力素子の開放電圧(Voc)が低下して
しまう傾向がある。前記IV族元素低密度領域の大きさ
を前述の範囲にすることによって、低い活性化エネルギ
ーを維持しながら、ドーピング層の光吸収を減少させ、
光起電力素子の開放電圧(Voc)と短絡電流(Js
c)を向上させることができる。当該IV族元素低密度
領域の形状は、球状でも、回転楕円体状でも、立体多角
状でも、不定形でもよい。
When the average height in the film thickness direction of the group IV element low density region is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, preferably 3 nm ≦ d
≦ 40 nm and 3 nm ≦ L ≦ 80 nm, more preferably 4 nm ≦ d ≦ 30 nm and 4 nm ≦ L ≦ 60 nm,
Optimally, 5 nm ≦ d ≦ 20 nm and 5 nm ≦ L ≦ 40
nm is desirable. If the size of the group IV element low-density region is smaller than the above range, the light absorption of the doping layer may increase. If it is larger than the above range, the group IV element low-density regions tend to be connected to each other and become continuous. In this case, the light absorption of the doping layer decreases, but the activation energy increases, and the open-circuit voltage (Voc) of the photovoltaic element tends to decrease. By reducing the size of the group IV element low-density region to the above-described range, light absorption of the doping layer is reduced while maintaining low activation energy,
Open voltage (Voc) and short-circuit current (Js) of the photovoltaic element
c) can be improved. The shape of the group IV element low-density region may be spherical, spheroidal, three-dimensional polygonal, or irregular.

【0105】本発明のドーピング層の前記IV族元素低
密度領域の存在は、さまざまな方法で分析できるが、例
えば光起電力素子を基板に垂直な方向に切断した断面を
透過電子顕微鏡(TEM)で観察することによって確認
できる。
The presence of the group IV element low-density region in the doping layer of the present invention can be analyzed by various methods. For example, a cross section obtained by cutting a photovoltaic element in a direction perpendicular to the substrate is a transmission electron microscope (TEM). Can be confirmed by observation.

【0106】また本発明のドーピング層は、前記IV族
元素低密度領域で、光学的バンドギャップを拡大させる
元素の濃度が、ドーピング層の他の部分より高くなって
いることが望ましい。ここで、その主構成成分であるI
V族元素がSiの場合、光学的バンドギャップを拡大さ
せる元素としては、H,C,N,O、あるいはハロゲン
元素などが挙げられる。
In the doping layer of the present invention, it is desirable that the concentration of the element for expanding the optical band gap in the group IV element low-density region is higher than the other parts of the doping layer. Here, its main component, I
When the group V element is Si, examples of the element for expanding the optical band gap include H, C, N, O, and a halogen element.

【0107】また、前記光学的バンドギャップを拡大さ
せる元素の好適な濃度は、元素によって異なるが、一般
には、前記IV族元素低密度領域の中では、好ましくは
1乃至90原子%、より好ましくは、3乃至80原子%
とするのが望ましい。そして、ドーピング層の他の部分
では、好ましくは、0.1乃至50原子%、より好まし
くは、1乃至40原子%とするのが望ましい。前記IV
族元素低密度領域の中の前記光学的バンドギャップを拡
大させる元素の濃度の、ドーピング層の他の部分の濃度
に対する比率は、好ましくは2倍から200倍、より好
ましくは3倍から100倍が望ましい。
The suitable concentration of the element for expanding the optical band gap varies depending on the element. In general, in the low-density region of the group IV element, it is preferably 1 to 90 atomic%, more preferably 3 to 80 atomic%
It is desirable that In the other part of the doping layer, the content is preferably 0.1 to 50 atomic%, more preferably 1 to 40 atomic%. The IV
The ratio of the concentration of the element that widens the optical band gap in the low-density group region to the concentration of the other part of the doping layer is preferably 2 to 200 times, more preferably 3 to 100 times. desirable.

【0108】また本発明のドーピング層は、前記IV族
元素低密度領域で、価電子制御剤の濃度が、ドーピング
層の他の部分より高くなっていることが望ましい。この
価電子制御剤の好適な濃度は、ドーピング層の構成材料
によって異なるが、一般には、前記IV族元素低密度領
域の中では、好ましくは、0.5乃至90原子%、より
好ましくは、1乃至80原子%とするのが望ましい。そ
して、ドーピング層の他の部分では、好ましくは、0.
05乃至50原子%、より好ましくは、0.1乃至40
原子%とするのが望ましい。前記IV族元素低密度領域
の中の価電子制御剤の濃度の、ドーピング層の他の部分
の濃度に対する比率は、好ましくは2倍から500倍、
より好ましくは3倍から300倍が望ましい。
In the doping layer of the present invention, it is desirable that the concentration of the valence electron controlling agent is higher in the low density region of the group IV element than in other portions of the doping layer. The suitable concentration of the valence electron controlling agent varies depending on the constituent material of the doping layer, but is generally preferably 0.5 to 90 atomic%, more preferably 1 to 90 atomic%, in the low density region of the group IV element. It is desirable that the content be set to 80 to 80 atomic%. In other portions of the doping layer, preferably, the
05 to 50 atomic%, more preferably 0.1 to 40 atomic%
Atomic% is desirable. The ratio of the concentration of the valence electron controlling agent in the group IV element low-density region to the concentration of the other part of the doping layer is preferably 2 to 500 times,
More preferably, it is 3 to 300 times.

【0109】また本発明のドーピング層は、前記IV族
元素低密度領域が存在するドーピング層の少なくとも一
部が微結晶半導体からなることが望ましい。また本発明
のドーピング層は、前記IV族元素低密度領域は非晶質
であることが望ましい。
In the doping layer of the present invention, it is preferable that at least a part of the doping layer in which the group IV element low-density region exists is made of a microcrystalline semiconductor. In the doping layer according to the present invention, it is preferable that the low-density region of the group IV element is amorphous.

【0110】本発明のドーピング層の構成材料の好適な
ものとしては、非晶質〔アモルファス(a−)材料、微
結晶〔マイクロクリスタル(μc−)〕材料および多結
晶〔ポリクリスタル(poly−)〕材料が代表的なも
のである。
The constituent materials of the doping layer of the present invention are preferably amorphous (amorphous (a-) material, microcrystalline (microcrystal (μc-)) material, and polycrystalline (polycrystal (poly-)). The material is representative.

【0111】前記非晶質材料および前記微結晶材料の具
体例としては、例えば、a−Si:H,a−Si:H
X,a−SiC:H,a−SiC:HX,a−SiG
e:H,a−SiGe:HX,a−SiGeC:H,a
−SiGeC:HX,a−SiO:H,a−SiO:H
X,a−SiN:H,a−SiN:HX,a−SiO
N:H,a−SiON:HX,a−SiOCN:H,a
−SiOCN:HX,μc−Si:H,μc−Si:H
X,μc−SiC:H,μc−SiC:HX,μc−S
iO:H,μc−SiO:HX,μc−SiN:H,μ
c−SiN:HX,μc−SiGeC:H,μc−Si
GeC:HX,μc−SiON:H,μc−SiON:
HX,μc−SiOCN:H,μc−SiOCN:HX
などにp型の価電子制御剤(周期律表第III族原子
B,Al,Ga,In,Tl)やn型の価電子制御剤
(周期律表第V族原子P,As,Sb,Bi)を高濃度
に添加した材料が挙げられる。
As specific examples of the amorphous material and the microcrystalline material, for example, a-Si: H, a-Si: H
X, a-SiC: H, a-SiC: HX, a-SiG
e: H, a-SiGe: HX, a-SiGeC: H, a
-SiGeC: HX, a-SiO: H, a-SiO: H
X, a-SiN: H, a-SiN: HX, a-SiO
N: H, a-SiON: HX, a-SiOCN: H, a
—SiOCN: HX, μc-Si: H, μc-Si: H
X, μc-SiC: H, μc-SiC: HX, μc-S
iO: H, μc-SiO: HX, μc-SiN: H, μ
c-SiN: HX, μc-SiGeC: H, μc-Si
GeC: HX, μc-SiON: H, μc-SiON:
HX, μc-SiOCN: H, μc-SiOCN: HX
For example, p-type valence electron control agents (Group III atoms B, Al, Ga, In, and Tl in the periodic table) and n-type valence electron control agents (Group V atoms P, As, Sb, and Bi in the periodic table) ) At a high concentration.

【0112】前記多結晶材料の具体例としては、例えば
poly−Si:H,poly−Si:HX,poly
−SiC:H,poly−SiC:HX,poly−S
iO:H,poly−SiO:HX,poly−Si
N:H,poly−SiN:HX,poly−SiGe
C:H,poly−SiGeC:HX,poly−Si
ON:H,poly−SiON:HX,poly−Si
OCN:H,poly−SiOCN:HX,poly−
Si,poly−SiC,poly−SiO,poly
−SiNなどにp型の価電子制御剤(周期律表第III
族原子B,Al,Ga,In,Tl)やn型の価電子制
御剤(周期律表第V族原子P,As,Sb,Bi)を高
濃度に添加した材料が挙げられる。
Specific examples of the polycrystalline material include, for example, poly-Si: H, poly-Si: HX, poly
-SiC: H, poly-SiC: HX, poly-S
iO: H, poly-SiO: HX, poly-Si
N: H, poly-SiN: HX, poly-SiGe
C: H, poly-SiGeC: HX, poly-Si
ON: H, poly-SiON: HX, poly-Si
OCN: H, poly-SiOCN: HX, poly-
Si, poly-SiC, poly-SiO, poly
-SiN and other p-type valence electron controlling agents (Periodic Table III
Materials to which high-concentration addition of group atoms B, Al, Ga, In, and Tl and n-type valence electron control agents (group V atoms P, As, Sb, and Bi in the periodic table) are given.

【0113】特に光入射側のドーピング層(p型半導体
層またはn型半導体層)は、光吸収の少ない結晶性の半
導体層またはバンドギャップの広い非晶質半導体層とす
るのが好ましい。
In particular, the doping layer (p-type semiconductor layer or n-type semiconductor layer) on the light incident side is preferably a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap.

【0114】ドーピング層としてのp型半導体層または
n型半導体層に含有される水素原子(H,D)または/
及びハロゲン原子(X)は、p型半導体層またはn型半
導体層の未結合手を補償する働きをしp型半導体層また
はn型半導体層のドーピング効率を向上させるものであ
る。p型半導体層またはn型半導体層へ添加される水素
原子または/及びハロゲン原子の好適な量は前述のとお
りであるが、p型半導体層またはn型半導体層が結晶性
の場合、水素原子または/及びハロゲン原子は0.1〜
10原子%が最適量として挙げられる。光起電力素子の
p型半導体層およびn型半導体層の電気特性としては、
活性化エネルギーが、好適には0.2eV以下、最適に
は0.1eV以下とするのが望ましい。また比抵抗とし
ては、好ましくは100Ωcm以下、最適には1Ωcm
以下とするのが望ましい。さらにp型半導体層およびn
型半導体層の層厚については、好ましくは1〜50n
m、最適には3〜10nmである。
A hydrogen atom (H, D) contained in a p-type semiconductor layer or an n-type semiconductor layer as a doping layer and / or
The halogen atom (X) serves to compensate for dangling bonds of the p-type semiconductor layer or the n-type semiconductor layer, and improves the doping efficiency of the p-type semiconductor layer or the n-type semiconductor layer. Suitable amounts of hydrogen atoms and / or halogen atoms added to the p-type semiconductor layer or the n-type semiconductor layer are as described above. However, when the p-type semiconductor layer or the n-type semiconductor layer is crystalline, hydrogen atoms or / And the halogen atom is 0.1 to
10 atomic% is mentioned as the optimum amount. The electrical characteristics of the p-type semiconductor layer and the n-type semiconductor layer of the photovoltaic element include:
It is desirable that the activation energy is preferably 0.2 eV or less, and most preferably 0.1 eV or less. The specific resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm.
It is desirable to do the following. Further, a p-type semiconductor layer and n
The thickness of the semiconductor layer is preferably 1 to 50 n.
m, optimally 3 to 10 nm.

【0115】(3.半導体層の形成方法)本発明の光起
電力素子における半導体層としての、好適なIV族非単
結晶材料またはIV族合金系非単結晶材料で構成される
半導体層の形成は、公知の成膜方法で行うことができ
る。好ましい成膜方法として、RFプラズマCVD法、
マイクロ波プラズマCVD法などの交流あるいは高周波
を用いたプラズマCVD法が挙げられる。
(3. Method for Forming Semiconductor Layer) Forming a Semiconductor Layer Consisting of a Suitable Group IV Non-Single Crystal Material or Group IV Alloy Non-Single Crystal Material as a Semiconductor Layer in the Photovoltaic Device of the Present Invention Can be performed by a known film forming method. As a preferable film forming method, an RF plasma CVD method,
A plasma CVD method using an alternating current or a high frequency such as a microwave plasma CVD method may be used.

【0116】マイクロ波プラズマCVD法においては、
減圧状態にできる堆積室(真空チャンバー)に原料ガ
ス、希釈ガスなどの材料ガスを導入し、堆積室内も真空
ポンプによって排気しつつ、堆積室の内圧を一定にし
て、マイクロ波電源によって発振されたマイクロ波を、
導波管によって導き、誘電体窓(アルミナセラミックス
など)を介して前記堆積室に導入して、プラズマを生起
させて前記材料ガスを分解し、堆積室内に配置された基
板上に、所望の堆積膜を形成する。当該マイクロ波プラ
ズマCVD法においては、広い堆積条件で光起電力素子
に適用可能な堆積膜を形成することができる。
In the microwave plasma CVD method,
A material gas such as a source gas or a diluent gas is introduced into a deposition chamber (vacuum chamber) that can be decompressed, and the inside of the deposition chamber is evacuated by a vacuum pump while the inside pressure of the deposition chamber is kept constant. Microwave
Guided by a waveguide, introduced into the deposition chamber through a dielectric window (such as alumina ceramics) to generate a plasma to decompose the material gas and deposit a desired deposition on a substrate disposed in the deposition chamber. Form a film. In the microwave plasma CVD method, a deposited film applicable to a photovoltaic element can be formed under a wide range of deposition conditions.

【0117】本発明の光起電力素子用の半導体層を、マ
イクロ波プラズマCVD法で、形成する場合の好ましい
成膜条件としては、基板温度は100〜450℃、内圧
は0.5〜30mTorr、マイクロ波パワーは0.0
1〜1W/cm3、マイクロ波の周波数は0.1〜10
GHz、堆積速度は0.05〜20nm/secであ
る。
When the semiconductor layer for a photovoltaic device of the present invention is formed by microwave plasma CVD, preferable film forming conditions include a substrate temperature of 100 to 450 ° C., an internal pressure of 0.5 to 30 mTorr, and the like. Microwave power is 0.0
1-1 W / cm 3 , microwave frequency is 0.1-10
GHz, the deposition rate is 0.05 to 20 nm / sec.

【0118】RFプラズマCVD法による前記半導体層
の形成は、マイクロ波パワーに代えてRFパワーを使用
する以外は、上述したマイクロ波プラズマCVD法によ
る成膜手法と同様にして行うことができる。RFプラズ
マCVD法により前記半導体層を形成する場合の好まし
い成膜条件としては、基板温度は100〜350℃、内
圧は0.1〜10Torr、RFパワーは0.001〜
0.5W/cm3、堆積速度は0.01〜3nm/se
cである。
The formation of the semiconductor layer by the RF plasma CVD method can be performed in the same manner as the above-described film formation method by the microwave plasma CVD method except that RF power is used instead of microwave power. When forming the semiconductor layer by RF plasma CVD, preferable film forming conditions include a substrate temperature of 100 to 350 ° C., an inner pressure of 0.1 to 10 Torr, and an RF power of 0.001 to 0.001.
0.5 W / cm 3 , the deposition rate is 0.01 to 3 nm / sec
c.

【0119】微結晶を含むi型半導体層を形成する場合
は、マイクロ波CVD法により、0.1〜10GHzのマイ
クロ波プラズマに0.1〜100MHzのRF高周波を重畳して用
いると良い。RF高周波を印加する電極(RF電極)には負の
バイアス電圧が印加されるようにすることが望ましい。
またそれに加えて、DCバイアス電圧を重畳しても良い。
また、0.1〜10GHzのマイクロ波をRF高周波を印
加する電極と共通の電極から印加しても良い。RF電極に
は、好ましくは-100V以下、より好ましくは-200V以下の
バイアス電圧がかかるようにすることが望ましい。それ
によって、正イオンによる堆積膜表面のダメージが減少
し、前述したような望ましい特性の微結晶を含むi型半
導体層を形成することができる。
In the case of forming an i-type semiconductor layer containing microcrystals, it is preferable to use an RF high frequency of 0.1 to 100 MHz superimposed on a microwave plasma of 0.1 to 10 GHz by a microwave CVD method. It is desirable to apply a negative bias voltage to the electrode (RF electrode) to which RF high frequency is applied.
In addition, a DC bias voltage may be superimposed.
Further, a microwave of 0.1 to 10 GHz may be applied from the same electrode as the electrode to which the RF high frequency is applied. It is desirable to apply a bias voltage of preferably -100 V or less, more preferably -200 V or less to the RF electrode. Thus, damage to the surface of the deposited film due to positive ions is reduced, and an i-type semiconductor layer including microcrystals having desirable characteristics as described above can be formed.

【0120】又、水素希釈率(堆積膜の構成元素を含む
原料ガスの流量に対する水素ガスの流量の比率) は、好
ましくは、10倍以上、より好ましくは、20倍以上にする
ことが望ましい。また、マイクロ波のパワーより大きい
RFパワーを投入することが望ましい。
The hydrogen dilution ratio (the ratio of the flow rate of the hydrogen gas to the flow rate of the source gas containing the constituent elements of the deposited film) is preferably 10 times or more, and more preferably 20 times or more. Also greater than microwave power
It is desirable to apply RF power.

【0121】本発明のi型半導体層中の微結晶の体積率
は、好ましくは50%以上、より好ましくは60%以上、最適
には70%以上が望ましい。また、微結晶の平均粒径は、
好ましくは3nm以上、より好ましくは4nm以上、最適には
5nm以上が望ましい。また、微結晶粒の半導体層の形成
面に対して垂直方向の平均径が水平方向の平均径の、好
ましくは2倍以上、より好ましくは3倍以上、最適には5
倍以上であることが望ましい。微結晶の体積率は、断面
を透過電子顕微鏡(TEM)で観察することによって、ある
いは、Raman分光でピークの比率を解析することによっ
て測定される。また、微結晶の平均粒径は、X線回折で
ピークの半値巾から計算される。i型半導体層が、上述
のような範囲の微結晶を有することによって、紫外光、
可視光、赤外光の吸収係数が増大し、光キャリアの走行
性が向上し、光起電力素子の光劣化が5%以下になった。
例えば、i型半導体層の半導体材料としてシリコンを用
いた場合、光の吸収係数と光のエネルギーのグラフから
見積もられたバンドギャップは、単結晶シリコン(1.1e
V)よりも小さい1.0eVと見積もられた。また、少なくと
も一部が微結晶からなるi型半導体層の好適な膜厚は材
料によって異なるが、例えばシリコンの場合は、好まし
くは0.2μm以上10μm以下、より好ましくは0.4μm以上5
μm以下が望ましい。
The volume fraction of microcrystals in the i-type semiconductor layer of the present invention is preferably at least 50%, more preferably at least 60%, and most preferably at least 70%. The average particle size of the microcrystals is
Preferably 3 nm or more, more preferably 4 nm or more, optimally
5 nm or more is desirable. In addition, the average diameter in the vertical direction with respect to the formation surface of the semiconductor layer of the microcrystalline grains is preferably twice or more, more preferably three or more times, and most preferably five times or more the average diameter in the horizontal direction.
It is desirable that the number be twice or more. The volume fraction of the microcrystal is measured by observing the cross section with a transmission electron microscope (TEM) or analyzing the ratio of peaks by Raman spectroscopy. The average particle diameter of the microcrystal is calculated from the half width of the peak in X-ray diffraction. When the i-type semiconductor layer has microcrystals in the above range, ultraviolet light,
The absorption coefficients of visible light and infrared light were increased, the traveling property of the photocarrier was improved, and the photodegradation of the photovoltaic element was reduced to 5% or less.
For example, when silicon is used as a semiconductor material of the i-type semiconductor layer, the band gap estimated from a graph of light absorption coefficient and light energy is single crystal silicon (1.1e
It was estimated to be 1.0 eV, smaller than V). Further, the preferred film thickness of the i-type semiconductor layer at least partially composed of microcrystals varies depending on the material.For example, in the case of silicon, preferably 0.2 μm or more and 10 μm or less, more preferably 0.4 μm or more 5 μm
μm or less is desirable.

【0122】上述したIV族系非単結晶材料またはIV
族合金系非単結晶材料で構成される半導体層をプラズマ
CVD法で形成する場合に使用する成膜用の原料ガスと
しては、常温でガス状態であるかまたは容易にガス化し
得るシリコン原子含有化合物、常温でガス状態であるか
または容易にガス化し得るゲルマニウム原子含有化合
物、常温でガス状態であるかまたは容易にガス化し得る
炭素原子含有化合物、およびこれら化合物の混合物を挙
げることができる。
The above-mentioned group IV non-single-crystal material or IV
As a material gas for film formation used when a semiconductor layer composed of a group III alloy non-single crystal material is formed by a plasma CVD method, a silicon atom-containing compound which is in a gaseous state at room temperature or which can be easily gasified. Examples thereof include a germanium atom-containing compound which is in a gaseous state at room temperature or can be easily gasified, a carbon atom-containing compound which is in a gaseous state at room temperature or can be easily gasified, and a mixture of these compounds.

【0123】前記シリコン原子含有化合物としては、常
温でガス状態であるかまたは容易にガス化し得る鎖状ま
たは環状シラン化合物を挙げることができる。具体的例
としては、例えば、SiH4,Si2H6,SiF4,
SiFH3,SiF2H2,SiF3H,Si3H8,
SiD4,SiHD3,SiH2D2,SiH3D,S
iFD3,SiF2D2,Si2D3H3,(SiF
2)5,(SiF2)6,(SiF2)4,Si2F
6,Si3F8,Si2H2F4,Si2H3F3,S
iCl4,(SiCl2)5,SiBr4,(SiBr
2)5,Si2Cl6,SiHCl3,SiH2Br
2,SiH2Cl2,Si2Cl3F3などの常温でガ
ス状態であるかまたは容易にガス化し得る化合物が挙げ
られる。
Examples of the silicon atom-containing compound include a linear or cyclic silane compound which is in a gaseous state at room temperature or can be easily gasified. As a specific example, for example, SiH4, Si2H6, SiF4
SiFH3, SiF2H2, SiF3H, Si3H8,
SiD4, SiHD3, SiH2D2, SiH3D, S
iFD3, SiF2D2, Si2D3H3, (SiF
2) 5, (SiF2) 6, (SiF2) 4, Si2F
6, Si3F8, Si2H2F4, Si2H3F3, S
iCl4, (SiCl2) 5, SiBr4, (SiBr
2) 5, Si2Cl6, SiHCl3, SiH2Br
2, compounds such as SiH2Cl2, Si2Cl3F3, which are in a gaseous state at room temperature or can be easily gasified.

【0124】前記ゲルマニウム原子含有化合物の具体例
としては、例えば、GeH4,GeD4,GeF4,G
eFH3,GeF2H2,GeF3H,GeHD3,G
eH2D2,GeH3D,Ge2H6,Ge2D6など
の常温でガス状態であるかまたは容易にガス化し得る化
合物が挙げられる。
Specific examples of the germanium atom-containing compound include, for example, GeH4, GeD4, GeF4, G
eFH3, GeF2H2, GeF3H, GeHD3, G
Compounds that are in a gaseous state at room temperature or can be easily gasified at room temperature, such as eH2D2, GeH3D, Ge2H6, and Ge2D6.

【0125】前記炭素原子含有化合物の具体例として
は、例えば、CH4,CD4,CnH2n+2(nは整
数),CnH2n(nは整数),C2H2,C6H6,
CO2,COなどの常温でガス状態であるかまたは容易
にガス化し得る化合物が挙げられる。
Specific examples of the carbon atom-containing compound include, for example, CH4, CD4, CnH2n + 2 (n is an integer), CnH2n (n is an integer), C2H2, C6H6,
Compounds that are in a gaseous state at ordinary temperature or that can be easily gasified, such as CO2 and CO, are mentioned.

【0126】これらの成膜用原料ガスの他、必要により
ガス状の窒素原子含有化合物、ガス状の酸素原子含有化
合物などを使用することができる。
In addition to these source gases for film formation, gaseous nitrogen atom-containing compounds and gaseous oxygen atom-containing compounds can be used, if necessary.

【0127】そうした窒素原子含有化合物の具体例とし
て、例えば、N2,NH3,ND3,NO,NO2,N
2Oが挙げられる。
Specific examples of such a nitrogen atom-containing compound include, for example, N2, NH3, ND3, NO, NO2, and N2.
2O.

【0128】また酸素原子含有化合物の具体例として、
例えば、O2,CO,CO2,NO,NO2,N2O,
CH3CH2OH,CH3OH,H2Oなどが挙げられ
る。
As specific examples of the oxygen atom-containing compound,
For example, O2, CO, CO2, NO, NO2, N2O,
CH3CH2OH, CH3OH, H2O and the like.

【0129】価電子制御するためにp型半導体層または
n型半導体層に導入される物質としてはIII族原子お
よびV族原子が挙げられる。
Examples of the substance introduced into the p-type semiconductor layer or the n-type semiconductor layer for controlling valence electrons include Group III atoms and Group V atoms.

【0130】III族原子導入用の出発物質として有効
に使用されるものとしては、例えば、ホウ素原子導入用
として、B2H6,B4H10,B5H9,B5H1
1,B6H10,B6H12,B6H14などの常温で
ガス状態であるかまたは容易にガス化し得る水素化ホウ
素、BF3,BCl3,などの常温でガス状態であるか
または容易にガス化し得るハロゲン化ホウ素などを挙げ
ることができる。このほかにAlCl3,GaCl3,
InCl3,TlCl3などの常温でガス状態であるか
または容易にガス化し得る化合物を使用することもでき
る。これらの中、特にB2H6,BF3が適している。
Examples of useful starting materials for introducing group III atoms include, for example, B2H6, B4H10, B5H9, and B5H1 for introducing boron atoms.
Boron hydride which is in a gas state at room temperature or can be easily gasified, such as 1, B6H10, B6H12, B6H14, and boron halide which can be easily gasified at room temperature, such as BF3, BCl3, etc. Can be mentioned. In addition, AlCl3, GaCl3,
Compounds that are in a gaseous state at room temperature or can be easily gasified, such as InCl3 and TlCl3, can also be used. Among them, B2H6 and BF3 are particularly suitable.

【0131】V族原子導入用の出発物質として有効に使
用されるものとしては、例えば、燐原子導入用とし、P
H3,P2H4などの常温でガス状態であるかまたは容
易にガス化し得る水素化燐、PH4I,PF3,PF
5,PCl3,PCl5,PBr3,PBr5,PI3
などの常温でガス状態であるかまたは容易にガス化し得
るハロゲン化燐が挙げられる。このほかAsH3,As
F3,AsCl3,AsBr3,AsF5,SbH3,
SbF3,SbF5,SbCl3,SbCl5,BiH
3,BiCl3,BiBr3などの常温でガス状態であ
るかまたは容易にガス化し得る化合物を使用することが
できる。これらの中、特にPH3,PF3が適してい
る。
Examples of a substance effectively used as a starting material for introducing a group V atom include those for introducing a phosphorus atom,
Phosphorous hydride, such as H3, P2H4, which is in a gaseous state at room temperature or can be easily gasified, PH4I, PF3, PF
5, PCl3, PCl5, PBr3, PBr5, PI3
Phosphorus halides which are in a gaseous state at ordinary temperature or can be easily gasified. In addition, AsH3, As
F3, AsCl3, AsBr3, AsF5, SbH3
SbF3, SbF5, SbCl3, SbCl5, BiH
Compounds that are in a gaseous state at room temperature or can be easily gasified, such as 3, BiCl3 and BiBr3, can be used. Of these, PH3 and PF3 are particularly suitable.

【0132】いずれの場合にあっても、使用する原料ガ
スは、H2,He,Ne,Ar,Xe,Krなどのガス
で適宜希釈して堆積室に導入してもよい。特に微結晶あ
るいは多結晶半導体材料やa−SiC:Hなどの光吸収
が少ないかバンドギャップの広い半導体材料で構成され
る層をマイクロ波プラズマCVD法またはRFプラズマ
CVD法で形成する場合には、水素ガスで原料ガスを希
釈し、マイクロ波パワー、あるいはRFパワーは比較的
高いパワーを導入するのが好ましい。
In any case, the source gas used may be appropriately diluted with a gas such as H2, He, Ne, Ar, Xe, or Kr and introduced into the deposition chamber. In particular, when a layer made of a microcrystalline or polycrystalline semiconductor material or a semiconductor material having low light absorption or a wide band gap such as a-SiC: H is formed by a microwave plasma CVD method or an RF plasma CVD method, It is preferable to dilute the source gas with hydrogen gas and to introduce relatively high power for microwave power or RF power.

【0133】(4.ドーピング層の形成方法)以下に、
本発明の特徴であるドーピング層の形成方法について述
べる。
(4. Method of Forming Doping Layer)
A method for forming a doping layer which is a feature of the present invention will be described.

【0134】主構成成分であるIV族元素の密度が小さ
くなっているIV族元素低密度領域が離散的に存在する
本発明のドーピング層を形成するには、基本的には、前
述の半導体層の形成方法を用いることができるが、少な
くとも以下の形成条件を好適に調整することが必要であ
る。すなわち、第1には、基板に対して高周波が印加さ
れる電極にかかるバイアス電圧であり、そして第2に
は、水素ガスで成膜用原料ガスを希釈する場合の希釈率
である。
In order to form the doping layer of the present invention in which low-density regions of the group IV element in which the density of the group IV element which is the main component is small are discretely formed, the above-described semiconductor layer is basically formed. Can be used, but it is necessary to suitably adjust at least the following forming conditions. That is, the first is a bias voltage applied to an electrode to which a high frequency is applied to the substrate, and the second is a dilution rate when a film forming source gas is diluted with a hydrogen gas.

【0135】これらの形成条件の好適な範囲は、半導体
層の成膜方法によって異なるので一概には決められな
い。ここでは、例えば、周波数13.56MHzのRF
プラズマCVD法を用いる場合と、周波数2.45GH
zのマイクロ波CVDを用いる場合を例にとって、以下
に説明する。
The preferable range of these forming conditions differs depending on the method of forming the semiconductor layer and cannot be unconditionally determined. Here, for example, an RF having a frequency of 13.56 MHz
When the plasma CVD method is used, the frequency is 2.45 GHz.
This will be described below by taking as an example the case where microwave CVD of z is used.

【0136】第1の条件である前記基板に対して高周波
電極のバイアス電圧については、正のバイアス電圧がか
かるようにすることが重要である。それによって、正イ
オンが基板に入射して、本発明のドーピング層を形成す
ることができる。高周波電極のセルフバイアス電圧は、
一般には負の電圧が現れる。これは、高周波電極(カソ
ード)の電極表面積が、一般に小さいため、移動度が大
きく高周波の周波数に追従できる電子が高周波電極にチ
ャージアップするためと考えられる。しかしながら、本
発明では、例えば、高周波電極(カソード)の電極表面
で、プラズマに接してシースを形成する面積の方が、成
膜室の内壁などの接地された部分で、プラズマに接して
シースを形成する面積よりも大きくすることによって、
カソードに正のセルフバイアス電圧がかかるようにな
る。したがって、基板が接地(アース)されている場
合、基板に対して正のバイアス電圧がカソードに印加さ
れることになる。本発明では、このような基板に対する
カソードの正のバイアス電圧を、例えば周波数13.5
6MHzのRFプラズマCVD法を用いる場合には、好
ましくは100V以上、より好ましくは130V以上に
することが望ましい。ここで、基板に対するカソードの
正のバイアス電圧の値は、電極表面積の比率の他に、投
入するRF電力と、成膜圧力に大きく左右される。ま
た、成膜用原料ガスの種類や混合比率によっても変動す
るので、上述の範囲のバイアス電圧が得られるように適
宜調整が必要である。さらに、基板に対してカソードを
正のバイアス電圧にするには、以下のような方法もあ
る。その1つの方法としては、カソードに正のDC電圧
を重畳する方法であり、他の方法としては、基板をフロ
ーティングにして、基板側に負のDC電圧を重畳する方
法である。
Regarding the first condition, that is, the bias voltage of the high-frequency electrode with respect to the substrate, it is important that a positive bias voltage be applied. Thereby, positive ions are incident on the substrate to form the doping layer of the present invention. The self-bias voltage of the high-frequency electrode is
Generally, a negative voltage appears. This is probably because the electrode surface area of the high-frequency electrode (cathode) is generally small, and electrons having high mobility and capable of following high-frequency frequencies are charged up to the high-frequency electrode. However, in the present invention, for example, on the electrode surface of the high-frequency electrode (cathode), the area in which the sheath is formed in contact with the plasma is more in contact with the plasma in the grounded portion such as the inner wall of the film formation chamber. By making it larger than the area to be formed,
A positive self-bias voltage is applied to the cathode. Therefore, when the substrate is grounded (grounded), a positive bias voltage is applied to the cathode with respect to the substrate. In the present invention, the cathode positive bias voltage for such a substrate is set to, for example, a frequency of 13.5.
When a 6 MHz RF plasma CVD method is used, the voltage is preferably set to 100 V or more, more preferably 130 V or more. Here, the value of the positive bias voltage of the cathode with respect to the substrate largely depends on the applied RF power and the deposition pressure, in addition to the ratio of the electrode surface area. Further, since it varies depending on the type and the mixing ratio of the film forming raw material gas, it is necessary to appropriately adjust the bias voltage in the above-described range. Further, there is the following method for setting the cathode to a positive bias voltage with respect to the substrate. One method is to superimpose a positive DC voltage on the cathode, and the other is to float the substrate and superimpose a negative DC voltage on the substrate side.

【0137】また、高周波の周波数が高い場合、例えば
周波数2.45GHzのマイクロ波CVDを用いる場合
には、高周波電極を用いるよりも、誘電体の導入窓から
成膜空間の中にマイクロ波を投入することが望ましいの
で、基板をフローティングにして、基板側に負のDC電
圧を重畳するか、あるいはマイクロ波プラズマ中にDC
あるいはRFのバイアスを印加できる電極を設置して、
該電極に基板に対して正のバイアス電圧がかかるように
調節するとよい。
When the frequency of the high frequency is high, for example, when microwave CVD at a frequency of 2.45 GHz is used, the microwave is injected into the film forming space from the dielectric introduction window, rather than using the high frequency electrode. It is desirable to float the substrate and superimpose a negative DC voltage on the substrate side, or
Or install an electrode that can apply RF bias,
The electrode may be adjusted so that a positive bias voltage is applied to the substrate with respect to the substrate.

【0138】第2の条件である前記水素希釈率は、堆積
膜の構成元素を含む原料ガスの流量に対する水素ガスの
流量の比率であって、形成する堆積膜の種類によって好
適な範囲が異なるが、例えば、周波数13.56MHz
のRFプラズマCVD法を用いる場合、好ましくは10
0倍以上、より好ましくは200倍以上にすることが望
ましい。その場合、堆積膜に微結晶を含むこともある。
水素希釈率の上限は、原料ガスの種類によって異なるの
で、一概には決められない。例えば、ボロンを含むシリ
コン膜形成の場合には、燐を含むシリコン膜形成の場合
よりも高い希釈率にするのが望ましい。
The hydrogen dilution ratio, which is the second condition, is a ratio of the flow rate of the hydrogen gas to the flow rate of the source gas containing the constituent elements of the deposited film, and the preferable range varies depending on the type of the deposited film to be formed. , For example, a frequency of 13.56 MHz
When using the RF plasma CVD method of
It is desirable to make it 0 times or more, more preferably 200 times or more. In that case, the deposited film may include microcrystals.
Since the upper limit of the hydrogen dilution rate varies depending on the type of the source gas, it cannot be unconditionally determined. For example, in the case of forming a silicon film containing boron, it is desirable to set a higher dilution ratio than in the case of forming a silicon film containing phosphorus.

【0139】また、例えば周波数2.45GHzのマイ
クロ波CVDを用いる場合には、水素希釈率は、形成す
る堆積膜の種類によって好適な範囲は異なるが、一般的
には、好ましくは20倍以上、より好ましくは30倍以
上にすることが望ましい。その場合、堆積膜に微結晶を
含むこともある。
When microwave CVD at a frequency of 2.45 GHz is used, the preferable range of the hydrogen dilution ratio varies depending on the type of the deposited film to be formed. More preferably, it is desired to be 30 times or more. In that case, the deposited film may include microcrystals.

【0140】以上述べたように、基板に対するバイアス
電圧および水素希釈率を好適な値に調整することによっ
て、主構成成分であるIV族元素の密度が小さくなって
いるIV族元素低密度領域が離散的に存在する本発明の
ドーピング層を形成することができる。
As described above, by adjusting the bias voltage and the hydrogen dilution ratio with respect to the substrate to appropriate values, the low-density region of the group IV element, in which the density of the group IV element, which is the main component, is reduced, becomes discrete. It is possible to form the doping layer of the present invention which is present in a natural state.

【0141】このメカニズムの詳細は明らかになってい
ないが、基板に対するカソードのバイアス電圧を正にし
て、あるいは基板のバイアス電圧を相対的に負にして、
上述の好適な値に調整することと、かつ水素希釈率を上
述の好適な値に調整することによって、水素の正イオ
ン、バンドギャップを拡大する元素の正イオン、価電子
制御剤の正イオンの少なくともいずれかが基板に対し
て、適度なエネルギーで加速されることにより、主構成
成分であるIV族元素の密度が小さくなっているIV族
元素低密度領域が離散的に形成されると考えられる。
Although the details of this mechanism are not clear, the bias voltage of the cathode with respect to the substrate is made positive or the bias voltage of the substrate is made relatively negative,
By adjusting to the above-mentioned preferable value, and by adjusting the hydrogen dilution rate to the above-mentioned preferable value, the positive ions of hydrogen, the positive ions of the element for expanding the band gap, and the positive ions of the valence electron controlling agent. It is considered that, by accelerating at least one of the substrates with moderate energy, a group IV element low-density region in which the density of the group IV element, which is the main component, is reduced is discretely formed. .

【0142】(透明電極)透明電極107は光を透過す
る、光入射側の電極であるとともに、その膜厚を最適化
することによって反射防止膜としての役割も兼ねる。透
明電極107は半導体層の吸収可能な波長領域において
高い透過率を有することと、抵抗率が低いことが要求さ
れる。好ましくは550nmにおける透過率が80%以
上、より好ましくは85%以上であることが望ましい。
また、抵抗率は好ましくは5×10-3Ωcm以下、より
好ましくは1×10-3Ωcm以下であることが望まし
い。
(Transparent Electrode) The transparent electrode 107 is a light incident side electrode that transmits light, and also functions as an anti-reflection film by optimizing the film thickness. The transparent electrode 107 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and to have a low resistivity. Preferably, the transmittance at 550 nm is at least 80%, more preferably at least 85%.
The resistivity is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 10 −3 Ωcm or less.

【0143】該透明電極の構成材料としては、In2O
3,SnO2,ITO(In2O3+SnO2),Zn
O,CdO,Cd2SnO4,TiO2,Ta2O5,
Bi2O3,MoO3,NaxWO3などの導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの材料に、導電率を変化させる元素(ドー
パント)を添加してもよい。
As a constituent material of the transparent electrode, In2O
3, SnO2, ITO (In2O3 + SnO2), Zn
O, CdO, Cd2SnO4, TiO2, Ta2O5
Conductive oxides such as Bi2O3, MoO3, and NaxWO3 or mixtures thereof are preferably used.
Further, an element (dopant) that changes the conductivity may be added to these materials.

【0144】導電率を変化させる元素(ドーパント)と
しては、例えば透明電極107がZnOの場合には、A
l,In,B,Ga,Si,Fなどが、またIn2O3
の場合には、Sn,F,Te,Ti,Sb,Pbなど
が、またSnO2の場合には、F,Sb,P,As,I
n,Tl,Te,W,Cl,Br,Iなどが好適に用い
られる。
As the element (dopant) for changing the conductivity, for example, when the transparent electrode 107 is ZnO,
1, In, B, Ga, Si, F, etc., and In2O3
In the case of Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO2, F, Sb, P, As, I
n, Tl, Te, W, Cl, Br, I and the like are preferably used.

【0145】透明電極107の形成は、蒸着法、CVD
法、スプレー法、スピンオン法、デップ法などにより行
うことができる。
The formation of the transparent electrode 107 is performed by a vapor deposition method, a CVD method, or the like.
Method, a spray method, a spin-on method, a dipping method, or the like.

【0146】(集電電極)集電電極108は、透明電極
107の抵抗率が充分低くできない場合に必要に応じて
透明電極107上に形成され、透明電極の抵抗率を下げ
光起電力素子の直列抵抗を下げる働きをする。集電電極
108の構成材料としては、金、銀、銅、アルミニウ
ム、ニッケル、鉄、クロム、モリブデン、タングステ
ン、チタン、コバルト、タンタル、ニオブ、ジルコニウ
ムなどの金属、またはステンレスなどの合金、あるいは
粉末状金属を用いた導電ペーストなどが挙げられる。集
電電極108の形状は、できるだけ半導体層への入射光
を遮らないように、例えば図5のように枝状に形成され
る。
(Current Collecting Electrode) The current collecting electrode 108 is formed on the transparent electrode 107 as necessary when the resistivity of the transparent electrode 107 cannot be sufficiently reduced, and reduces the resistivity of the transparent electrode 107 to form a photovoltaic element. Works to reduce series resistance. As a constituent material of the current collecting electrode 108, a metal such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, or an alloy such as stainless steel, or a powdery material A conductive paste using a metal may be used. The collecting electrode 108 is formed in a branch shape as shown in FIG. 5, for example, so as not to block incident light on the semiconductor layer as much as possible.

【0147】また、光起電力素子の全体の面積の中で、
集電電極の占める面積は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
Further, in the entire area of the photovoltaic element,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.

【0148】また、集電電極108のパターンの形成に
は、マスクを用い、形成方法としては、蒸着法、スパッ
タ法、メッキ法、印刷法などが用いられる。或いは、金
属ワイヤーを導電性ペーストで固定しても良い。
The pattern of the current collecting electrode 108 is formed by using a mask, and as a forming method, a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used. Alternatively, the metal wire may be fixed with a conductive paste.

【0149】[0149]

【実施例】本発明の光起電力素子を用いて、所望の出力
電圧、出力電流の光起電力装置(モジュールあるいはパ
ネル)を製造する場合には、本発明の光起電力素子を複
数個用意し、それらを直列あるいは並列に接続し、表面
と裏面に保護層を形成し、出力の取り出し電極などが取
り付けられる。また、複数個の本発明の光起電力素子を
直列接続する場合、逆流防止用のダイオードを組み込む
ようにしてもよい。本発明の光起電力素子の作製は、例
えば図4または図6に示す構成の成膜装置を使用して行
うことができる。
EXAMPLE When a photovoltaic device (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic device of the present invention, a plurality of photovoltaic devices of the present invention are prepared. Then, they are connected in series or in parallel, a protective layer is formed on the front and back surfaces, and an output extraction electrode and the like are attached. When a plurality of photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated. The photovoltaic element of the present invention can be manufactured using, for example, a film forming apparatus having a structure shown in FIG. 4 or FIG.

【0150】図4に示す成膜装置は、比較的小面積の本
発明の光起電力素子の作製に適したものである。図4に
示す成膜装置は、基本的には、接続された複数の搬送室
401,402,403,404,405と、搬送室の
下部に設置された半導体層の堆積室417,418,4
19と、基板加熱用のヒーター410,411,412
と、RF高周波電極420,421と、マイクロ波導入
用窓425と、ガス供給管429,449,469と、
不図示の排気ポートと、不図示の排気装置からなる。半
導体層の堆積室417,418,419は、それぞれ堆
積される半導体層の種類によって分けられており、堆積
室417では、RFプラズマCVD法によってn型半導
体層が、堆積室418ではマイクロ波(MW)プラズマ
CVD法によってi型半導体層が、堆積室419ではR
FプラズマCVD法によってp型半導体層が、それぞれ
堆積される。図4の円の中の図は堆積室418の内部の
拡大図であり、マイクロ波導入用窓425から導入され
るマイクロ波に加えて、バイアス電極428からRF及
び/またはDCのバイアス電力が印加される。また、R
F高周波電極420,421は、上述した本発明の光起
電力素子のドーピング層を形成する方法に好適なよう
に、プラズマに接する部分の表面積を従来のRF高周波
電極よりも増大させてある。
The film forming apparatus shown in FIG. 4 is suitable for manufacturing a photovoltaic element of the present invention having a relatively small area. The film forming apparatus shown in FIG. 4 basically includes a plurality of connected transfer chambers 401, 402, 403, 404, and 405, and semiconductor layer deposition chambers 417, 418, and 4 installed below the transfer chamber.
19 and heaters 410, 411, 412 for heating the substrate
, RF high-frequency electrodes 420 and 421, a microwave introduction window 425, gas supply pipes 429, 449 and 469,
It comprises an exhaust port (not shown) and an exhaust device (not shown). The semiconductor layer deposition chambers 417, 418, and 419 are classified according to the type of the semiconductor layer to be deposited. The n-type semiconductor layer is deposited in the deposition chamber 417 by RF plasma CVD, and the microwave (MW) is deposited in the deposition chamber 418. I) The i-type semiconductor layer is deposited by plasma CVD,
Each p-type semiconductor layer is deposited by the F plasma CVD method. 4 is an enlarged view of the inside of the deposition chamber 418. In addition to the microwave introduced from the microwave introduction window 425, bias power of RF and / or DC is applied from the bias electrode 428. Is done. Also, R
The F high-frequency electrodes 420 and 421 have a surface area in contact with plasma larger than that of the conventional RF high-frequency electrode, so as to be suitable for the above-described method for forming the doping layer of the photovoltaic device of the present invention.

【0151】図6に示す成膜装置は、本発明の光起電力
素子を連続的に製造するに適した装置であり、該成膜装
置は、複数の半導体層形成室の中を長尺の基板をその長
さ方向に搬送しながら通過させつつ該基板上に複数の半
導体層を連続的に積層形成する方法(いわゆるロール・
ツー・ロール法)を用いている。ロール・ツー・ロール
法は、製造コストの低減、均一性の向上を図る効果があ
り特に好適に用いられる。
The film forming apparatus shown in FIG. 6 is an apparatus suitable for continuously manufacturing the photovoltaic element of the present invention. A method of continuously laminating and forming a plurality of semiconductor layers on a substrate while transporting and passing the substrate in the longitudinal direction (so-called roll-
Two-roll method). The roll-to-roll method has an effect of reducing the manufacturing cost and improving the uniformity, and is particularly preferably used.

【0152】図6(a)は、ロール・ツー・ロール法を
用いた連続成膜装置の概略図である。この装置は、基板
送り出し室601と、複数の堆積室602〜614と、
基板巻き取り室615を順次配置し、それらの間を分離
通路616で接続してなり、各堆積室には排気口があ
り、内部を真空にすることができる。
FIG. 6A is a schematic view of a continuous film forming apparatus using a roll-to-roll method. This apparatus includes a substrate delivery chamber 601, a plurality of deposition chambers 602 to 614,
The substrate take-up chambers 615 are sequentially arranged, and connected between them by a separation passage 616. Each of the deposition chambers has an exhaust port, and the inside can be evacuated.

【0153】帯状の基板617はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を加熱するハロゲンランプヒー
ター618が内部に設置され、これにより各堆積室で基
板617は所定の温度に加熱される。
The strip-shaped substrate 617 is wound up from the substrate delivery chamber to the substrate winding chamber through these deposition chambers and separation passages. At the same time, gas can be introduced from the gas inlets of the respective deposition chambers and separation passages, and the gas can be exhausted from the respective exhaust ports to form respective layers. In each deposition chamber, a halogen lamp heater 618 for heating the substrate is installed inside, whereby the substrate 617 is heated to a predetermined temperature in each deposition chamber.

【0154】図6(b)は、図6(a)の装置の堆積室
を上から見た図である。各堆積室には原料ガスの入り口
619と排気口620があり、RF電極621あるいは
マイクロ波導入部622が取り付けられ、原料ガスの入
り口619には原料ガス供給装置(不図示)が接続され
ている。各堆積室の排気口には、油拡散ポンプ、メカニ
カルブースターポンプなどの真空排気ポンプ(不図示)
が接続され、堆積室に接続された分離通路616には掃
気ガスを流入させる入り口624がある。
FIG. 6B is a top view of the deposition chamber of the apparatus shown in FIG. 6A. Each deposition chamber has a source gas inlet 619 and an exhaust port 620, and an RF electrode 621 or a microwave introduction part 622 is attached. A source gas supply device (not shown) is connected to the source gas inlet 619. . Vacuum pumps (not shown) such as oil diffusion pumps and mechanical booster pumps are provided at the exhaust ports of each deposition chamber.
Is connected, and a separation passage 616 connected to the deposition chamber has an inlet 624 through which scavenging gas flows.

【0155】マイクロ波CVD法によるi型層(MW−
i層)の堆積室である堆積室604と609にはRFバ
イアス電極631が配置されており、電源としてRF電
源(不図示)が接続されている。基板送り出し室には送
り出しロール625と基板に適度の張力を与え、常に水
平に保つためのガイドローラー626があり、基板巻き
取り室には巻き取りロール627とガイドローラー62
8がある。
An i-type layer (MW-
An RF bias electrode 631 is disposed in the deposition chambers 604 and 609, which are deposition chambers for the i-layer), and an RF power supply (not shown) is connected as a power supply. The substrate feeding chamber has a feeding roll 625 and a guide roller 626 for applying an appropriate tension to the substrate and always keeping the substrate horizontal. The substrate winding chamber has a winding roll 627 and a guide roller 62.
There are eight.

【0156】実施例1 図4に示す装置を用いて図1に示す構成の光起電力素子
を作製した。当該光起電力素子は、以下に述べる工程を
順次行って作製した。 (1)基板101を洗浄し、(2)裏面電極102を形
成し、(3)透明導電層103を形成し、(4)n型の
水素化アモルファスシリコン層(a−n層と略記する)
を形成し、(5)n型の微結晶シリコン層(μc−n層
と略記する)を形成し、(6)再度a−n層を形成し、
(7)水素化アモルファスシリコン(a−Si:H)か
らなる真性半導体層(i層と略記する)105を形成
し、(8)p型の微結晶シリコン層(μc−p層と略記
する)106を形成し、(9)透明電極107を形成
し、そして(10)集電電極108を形成して、前記光
起電力素子を得た。
Example 1 A photovoltaic element having the structure shown in FIG. 1 was manufactured using the apparatus shown in FIG. The photovoltaic element was manufactured by sequentially performing the following steps. (1) The substrate 101 is washed, (2) a back electrode 102 is formed, (3) a transparent conductive layer 103 is formed, and (4) an n-type hydrogenated amorphous silicon layer (abbreviated as an layer).
And (5) forming an n-type microcrystalline silicon layer (abbreviated as μc-n layer), and (6) forming an an layer again.
(7) An intrinsic semiconductor layer (abbreviated as i layer) 105 made of hydrogenated amorphous silicon (a-Si: H) is formed, and (8) a p-type microcrystalline silicon layer (abbreviated as μcp layer). 106 was formed, (9) a transparent electrode 107 was formed, and (10) a current collecting electrode 108 was formed to obtain the photovoltaic element.

【0157】このとき、(5)のμc−nの形成条件を
変化させることにより、離散的に存在するさまざまな大
きさの、シリコンの密度が小さくなっているシリコン元
素低密度領域をn層中に形成することができた。図示し
てないが、本実施例のn型半導体層104は、前述の
(4)〜(6)の3層からなる構成になっている。
At this time, by changing the formation conditions of μc-n in (5), the silicon element low-density regions having various sizes and having a small silicon density are discretely present in the n-layer. Could be formed. Although not shown, the n-type semiconductor layer 104 of the present embodiment has a configuration including the three layers (4) to (6) described above.

【0158】以下、上述した作製工程を詳細に説明す
る。
Hereinafter, the above-described manufacturing process will be described in detail.

【0159】<工程(1)>まず、基板の作製を行っ
た。厚さ0.5mm、50×50mm2のステンレス
(SUS430BA)製の支持体101をアセトンとイ
ソプロパノールで超音波洗浄し、温風乾燥させた。
<Step (1)> First, a substrate was manufactured. The support 101 made of stainless steel (SUS430BA) having a thickness of 0.5 mm and a size of 50 × 50 mm 2 was ultrasonically washed with acetone and isopropanol, and dried with hot air.

【0160】<工程(2)>次に、DCマグネトロンス
パッタ法を用いて室温で前記ステンレス製の支持体10
1表面上に層厚0.3μmのAgの裏面電極102を形
成した。
<Step (2)> Next, the stainless steel support 10 was formed at room temperature by DC magnetron sputtering.
A back electrode 102 of Ag having a thickness of 0.3 μm was formed on one surface.

【0161】<工程(3)>その上にDCマグネトロン
スパッタにより、基板温度350℃で層厚1.0μmの
ZnOの透明導電層103を形成した。
<Step (3)> A transparent conductive layer 103 of ZnO having a layer thickness of 1.0 μm was formed thereon at a substrate temperature of 350 ° C. by DC magnetron sputtering.

【0162】<工程(4)>工程(3)で得られたもの
を図4の装置に導入し、前記ZnO透明導電層103上
に膜厚20nmのa−n層を形成した。
<Step (4)> The product obtained in the step (3) was introduced into the apparatus shown in FIG. 4 to form an a-n layer having a thickness of 20 nm on the ZnO transparent conductive layer 103.

【0163】図4において、堆積装置400は、搬入室
401と搬出室405を備え、複数の成膜室の間を減圧
下で基板を搬送して、複数の半導体層を積層する装置で
ある。当該装置においては、マイクロ波プラズマCVD
法とRFプラズマCVD法の両方を実施することができ
る。これを用いて、基板上に各半導体層が形成される。
In FIG. 4, a deposition apparatus 400 includes a carry-in chamber 401 and a carry-out chamber 405, and transports a substrate between a plurality of film forming chambers under reduced pressure to stack a plurality of semiconductor layers. In the apparatus, microwave plasma CVD
Both the method and the RF plasma CVD method can be performed. Using this, each semiconductor layer is formed on the substrate.

【0164】堆積装置には不図示の原料ガスボンベがガ
ス導入管を介して接続されている。原料ガスボンベはい
ずれも超高純度に精製されたもので、それらは、SiH
4ガスボンベ、SiF4ガスボンベ、CH4ガスボンベ、
GeH4ガスボンベ、GeF4ガスボンベ、Si26ガス
ボンベ、PH3/H2(H2で希釈したPH3ガス、濃度:
2%)ガスボンベ、BF3/H2(濃度:2%)ガスボン
ベ、H2ガスボンベ、Heガスボンベ、SiH4/H
2(濃度:10%)ガスボンベである。
A raw material gas cylinder (not shown) is connected to the deposition apparatus via a gas introduction pipe. The raw material gas cylinders were all purified to ultra-high purity, and they were made of SiH
4 gas cylinder, SiF 4 gas cylinder, CH 4 gas cylinder,
GeH 4 gas cylinder, GeF 4 gas cylinder, Si 2 H 6 gas cylinder, PH 3 / H 2 (PH 3 gas diluted with H 2 , concentration:
2%) gas cylinder, BF 3 / H 2 (concentration: 2%) gas cylinder, H 2 gas cylinder, He gas cylinder, SiH 4 / H
2 (concentration: 10%) Gas cylinder.

【0165】次に、基板490を搬入室401内の基板
搬送用レール413上に配置し、不図示の真空排気ポン
プにより搬入室401内を圧力が約1×10-5Torr
になるまで真空排気した。
Next, the substrate 490 is placed on the substrate transfer rail 413 in the loading chamber 401, and the pressure in the loading chamber 401 is increased to about 1 × 10 −5 Torr by a vacuum exhaust pump (not shown).
The chamber was evacuated until.

【0166】次にあらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー402および堆
積チャンバー417内へゲートバルブ406を開けて基
板490を搬送した。基板490の裏面を基板加熱用ヒ
ーター410に密着させて加熱し、堆積チャンバー41
7内を不図示の真空排気ポンプにより圧力が約1×10
−5Torrになるまで真空排気した。以上のようにし
て成膜の準備が完了した。
Next, the gate valve 406 was opened and the substrate 490 was transferred into the transfer chamber 402 and the deposition chamber 417 that were previously evacuated by a vacuum pump (not shown). The back surface of the substrate 490 is heated by bringing the back surface of the substrate 490 into close contact with the heater 410 for substrate heating.
7 has a pressure of about 1 × 10 by a vacuum pump (not shown).
The chamber was evacuated to -5 Torr. Preparation for film formation was completed as described above.

【0167】そして、RFプラズマCVD法によって、
以下の手法でa−n層を形成した。まず、H2ガスを堆
積チャンバー417内にガス導入管429を介して導入
し、H2ガスが50sccmになるように不図示のバル
ブを開け、不図示のマスフローコントローラーで調整し
た。堆積チャンバー417内の圧力が1.2Torrに
なるように不図示のコンダクタンスバルブで調整した。
基板490の温度が350℃になるように基板加熱用ヒ
ーター410を設定し、基板温度が安定したところで、
SiH4ガス、PH3/H2ガスを堆積チャンバー417
内に不図示のバルブを操作してガス導入管429を介し
て導入した。このとき、SiH4ガスが2sccm、H
2ガスが50sccm、PH3/H2ガスが0.5scc
mとなるようにマスフローコントローラーで調整し、堆
積チャンバー417内の圧力は1.2Torrとなるよ
うに調整した。13.56MHzのRF高周波(以下
「RF」と略記する)電源422の電力を5mW/cm
3に設定し、RF電極であるプラズマ形成用カップ42
0にRF電力を導入し、グロー放電を生起させ、基板上
にa−n層の形成を開始し、層厚20nmのa−n層を
形成したところでRF電源を切って、グロー放電を止
め、a−n層の形成を終えた。このとき、基板は接地さ
れており、RF電極420には+13Vのセルフバイア
スがかかっていた。
Then, by the RF plasma CVD method,
An an layer was formed by the following method. First, H2 gas was introduced into the deposition chamber 417 via a gas introduction pipe 429, a valve (not shown) was opened so that the H2 gas became 50 sccm, and adjustment was performed by a mass flow controller (not shown). The conductance valve (not shown) was adjusted so that the pressure in the deposition chamber 417 became 1.2 Torr.
The substrate heating heater 410 is set so that the temperature of the substrate 490 becomes 350 ° C., and when the substrate temperature is stabilized,
SiH 4 gas and PH 3 / H 2 gas are deposited in a deposition chamber 417.
The gas was introduced through a gas introduction pipe 429 by operating a valve (not shown). At this time, the SiH4 gas is 2 sccm and H
2 gas is 50 sccm, PH 3 / H 2 gas is 0.5 scc
m, and the pressure in the deposition chamber 417 was adjusted to 1.2 Torr. The power of a 13.56 MHz RF high frequency (hereinafter abbreviated as “RF”) power supply 422 is set to 5 mW / cm.
3 and the plasma forming cup 42 as the RF electrode
0, RF power is introduced, a glow discharge is generated, the formation of an an-layer on the substrate is started, and when the an-layer having a thickness of 20 nm is formed, the RF power is turned off to stop the glow discharge. The formation of the an layer was completed. At this time, the substrate was grounded, and a self-bias of +13 V was applied to the RF electrode 420.

【0168】<工程(5)>次に、同じ堆積装置を用い
て、膜厚30nmのμc−n層を形成した。当該μc−
n層の形成手法は、上記工程(4)におけるa−n層の
形成手法と同様であるが、形成条件を以下の表のように
変化させることにより、離散的に存在するさまざまな大
きさの、シリコンの密度が小さくなっているシリコン元
素低密度領域をn層中に形成することができた。
<Step (5)> Next, a 30 nm-thick μc-n layer was formed using the same deposition apparatus. The μc−
The method of forming the n-layer is the same as the method of forming the an-layer in the above step (4), but by changing the formation conditions as shown in the following table, various sizes of discretely existing sizes can be obtained. Thus, a silicon element low-density region in which the silicon density was reduced could be formed in the n-layer.

【0169】なお、光起電力素子の形成後、光起電力素
子を基板に垂直に切断して断面TEMによって観察した
結果、前記低密度領域の膜厚方向の平均高さをd、半導
体層の形成された基板面に平行方向の平均径をLとした
とき、各形成条件における、dとLの値は、表1に示さ
れるようになった。また、前記シリコン元素低密度領域
の内部は、非晶質であった。
After the formation of the photovoltaic element, the photovoltaic element was cut perpendicularly to the substrate and observed by a cross-sectional TEM. As a result, the average height in the thickness direction of the low-density region was d, Assuming that the average diameter in the direction parallel to the formed substrate surface is L, the values of d and L under each forming condition are as shown in Table 1. Further, the inside of the silicon element low density region was amorphous.

【0170】ただし、このときSiH4ガスはH2で希釈
して10%の濃度にしたSiH4/H2ガスを用いて、マ
スフローで流量をコントロールした。また、PH3/H2
ガスは、SiH4/H2ガスの1/4の流量にコントロー
ルした。また基板温度は350℃、ガス圧力は1.0T
orrにコントロールした。
[0170] However, this time the SiH 4 gas by using the SiH 4 / H 2 gas to a concentration of 10% was diluted with H 2, and controls the flow rate by the mass flow. In addition, PH 3 / H 2
The gas was controlled at a flow rate of 1 / of the SiH 4 / H 2 gas. The substrate temperature is 350 ° C. and the gas pressure is 1.0 T
orr.

【0171】<工程(6)>次に、工程(4)と同様に
して、膜厚10nmのa−n層を形成した。
<Step (6)> Next, an an-layer having a thickness of 10 nm was formed in the same manner as in the step (4).

【0172】この後、堆積チャンバー417内へのSi
4ガス、PH3/H2の流入を止め、5分間、堆積室内
へH2ガスを流し続けたのち、H2の流入も止め、堆積
室内およびガス配管内を1×10-5Torrまで真空排
気した。
Thereafter, the Si in the deposition chamber 417 is
The flow of H 4 gas and PH 3 / H 2 was stopped, and the H 2 gas was kept flowing into the deposition chamber for 5 minutes. Then, the flow of H 2 was also stopped, and the deposition chamber and the gas pipe were evacuated to 1 × 10 −5 Torr. Exhausted.

【0173】<工程(7)>次に以下の工程で、マイク
ロ波プラズマCVD法によって、a−Si:Hからなる
i層105を膜厚400nm形成した。
<Step (7)> Next, in the following steps, an i-layer 105 made of a-Si: H was formed to a thickness of 400 nm by microwave plasma CVD.

【0174】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー403および
i層堆積チャンバー418内へゲートバルブ407を開
けて基板490を搬送した。基板490の裏面を基板加
熱用ヒーター411に密着させ加熱し、i層堆積チャン
バー418内を不図示の真空排気ポンプにより圧力が約
1×10-5Torrになるまで真空排気した。
First, the gate valve 407 was opened and the substrate 490 was transferred into the transfer chamber 403 and the i-layer deposition chamber 418 evacuated by a vacuum pump (not shown). The back surface of the substrate 490 was heated by bringing the back surface of the substrate 490 into close contact with a heater 411 for heating the substrate, and the inside of the i-layer deposition chamber 418 was evacuated by a vacuum exhaust pump (not shown) until the pressure became about 1 × 10 −5 Torr.

【0175】105の形成はつぎのようにして行った。
基板490の温度が350℃になるように基板加熱用ヒ
ーター411を設定し、基板が充分加熱されたところで
不図示のバルブを徐々に開いて、SiH4ガス、H2ガス
をガス導入管449を介してi層堆積チャンバー418
内に流入させた。このとき、SiH4ガスが50scc
m、H2ガスが100sccmとなるように各々の不図
示のマスフローコントローラーで調整した。i層堆積チ
ャンバー418内の圧力は、5mTorrとなるように
不図示のコンダクタンスバルブの開口を調整した。次
に、RF電源424から0.5W/cm3のRF電力を
バイアス棒428に印加した。
The formation of 105 was performed as follows.
The substrate heating heater 411 is set so that the temperature of the substrate 490 becomes 350 ° C., and when the substrate is sufficiently heated, the valve (not shown) is gradually opened, and the SiH 4 gas and the H 2 gas are introduced into the gas introduction pipe 449. I-layer deposition chamber 418
Allowed to flow in. At this time, the SiH 4 gas is 50 scc.
The mass flow controllers (not shown) were adjusted so that m and H2 gas became 100 sccm. The opening of the conductance valve (not shown) was adjusted so that the pressure in the i-layer deposition chamber 418 became 5 mTorr. Next, RF power of 0.5 W / cm 3 was applied to the bias bar 428 from the RF power supply 424.

【0176】その後、不図示のマイクロ波電源の電力か
ら0.2W/cm3のマイクロ波を、マイクロ波導入用
導波管426、およびマイクロ波導入用窓425を介し
てi層堆積チャンバー418内に導入し、グロー放電を
生起させ、シャッター427を開けることでn層上にi
層の形成を開始し、膜厚400nmのi層を形成したと
ころでマイクロ波グロー放電を止め、RF電源424の
出力を切り、i層105の形成を終えた。不図示のバル
ブを閉じて、i層堆積チャンバー418内へのSiH4
ガスの流入を止め、2分間i層堆積チャンバー418内
へH2ガスを流し続けたのち、不図示のバルブを閉じ、
i層堆積チャンバー418内およびガス配管内を1×1
-5Torrまで真空排気した。
Thereafter, a microwave of 0.2 W / cm 3 is applied from the power of a microwave power supply (not shown) to the i-layer deposition chamber 418 via the microwave introduction waveguide 426 and the microwave introduction window 425. To generate a glow discharge and open the shutter 427, thereby forming i on the n layer.
When the formation of the layer was started and the i-layer having a thickness of 400 nm was formed, the microwave glow discharge was stopped, the output of the RF power supply 424 was turned off, and the formation of the i-layer 105 was completed. The valve (not shown) is closed, and the SiH4
After stopping the inflow of the gas and continuing to flow the H 2 gas into the i-layer deposition chamber 418 for 2 minutes, the valve (not shown) is closed,
1 × 1 inside i-layer deposition chamber 418 and gas pipe
The chamber was evacuated to 0 -5 Torr.

【0177】<工程(8)>次に、以下の手順で、微結
晶シリコンからなるp層を膜厚10nm形成した。ま
ず、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー404およびp層堆積チャン
バー419内へゲートバルブ408を開けて基板490
を搬送した。基板490の裏面を基板加熱用ヒーター4
12に密着させ加熱し、p層堆積チャンバー419内を
不図示の真空排気ポンプにより圧力が約1×10-5To
rrになるまで真空排気した。基板490の温度が23
0℃になるように基板加熱用ヒーター412を設定し、
基板温度が安定したところで、H2ガス、BF3/H2
スを堆積チャンバー419内に不図示のバルブを操作し
てガス導入管469を介して導入した。このとき、H2
ガスが35sccm、SiH4ガスを0.2sccm、
BF3/H2ガスが0.5sccmとなるようにマスフロ
コントローラーで調整し層堆積チャンバー419内の圧
力は2.0Torrとなるように不図示のコンダクタン
スバルブの開口を調整した。RF電源423の電力を6
5mW/cm3に設定し、プラズマ形成用カップ421
にRF電力を導入し、グロー放電を生起させ、μc−p
層を膜厚10nmを形成したところでRF電源を切っ
て、グロー放電を止め、μc−p層106の形成を終え
た。このとき、基板は接地されており、RF電極423
には+72Vのセルフバイアスがかかっていた。次に不
図示のバルブを閉じてp層堆積チャンバー419内への
SiH4/H2ガス、BF3/H2ガスの流入を止め、
3分間、p層堆積チャンバー419内へH2ガスを流し
続けたのち、不図示のバルブを閉じてH2の流入も止
め、p層堆積チャンバー419内およびガス配管内を1
×10-5Torrまで真空排気した。次にあらかじめ不
図示の真空排気ポンプにより真空引きしておいた搬出室
405内へゲートバルブ409を開けて基板490を搬
送し不図示のリークバルブを開けて、搬出室405をリ
ークした。
<Step (8)> Next, a p-layer made of microcrystalline silicon was formed to a thickness of 10 nm by the following procedure. First, the gate valve 408 is opened into the transfer chamber 404 and the p-layer deposition chamber 419 that have been previously evacuated by a vacuum exhaust pump (not shown) to open the substrate 490.
Was transported. The back surface of the substrate 490 is heated with the heater 4 for heating the substrate.
12 and heated, and the pressure in the p-layer deposition chamber 419 is about 1 × 10 −5 To by a vacuum exhaust pump (not shown).
The system was evacuated to rr. When the temperature of the substrate 490 is 23
The substrate heating heater 412 is set to be 0 ° C.
When the substrate temperature was stabilized, H 2 gas and BF 3 / H 2 gas were introduced into the deposition chamber 419 through a gas introduction pipe 469 by operating a valve (not shown). At this time, H2
35 sccm of gas, 0.2 sccm of SiH 4 gas,
The opening of a conductance valve (not shown) was adjusted so that the BF 3 / H 2 gas became 0.5 sccm by a mass flow controller and the pressure in the layer deposition chamber 419 became 2.0 Torr. The power of the RF power source 423 is
Set to 5 mW / cm 3 , plasma forming cup 421
RF power is introduced into the device to generate glow discharge, and μcp
When the layer was formed to a thickness of 10 nm, the RF power was turned off to stop glow discharge, and the formation of the μcp layer 106 was completed. At this time, the substrate is grounded, and the RF electrode 423
Had a self bias of + 72V. Next, the valve (not shown) is closed to stop the flow of the SiH4 / H2 gas and the BF3 / H2 gas into the p-layer deposition chamber 419.
After continuing the flow of the H2 gas into the p-layer deposition chamber 419 for 3 minutes, the valve (not shown) is closed to stop the inflow of H2, and the inside of the p-layer deposition chamber 419 and the inside of the gas pipe are set to 1
The chamber was evacuated to 10-5 Torr. Next, the gate valve 409 was opened into the unloading chamber 405 that was previously evacuated by an unillustrated evacuation pump, the substrate 490 was transported, and the unloading leak valve was opened to leak the unloading chamber 405.

【0178】断面TEMによる観察の結果、p層の中
に、d,Lともに約2nmのシリコンの密度が小さくな
っているシリコン元素低密度領域が離散的に観測され
た。
As a result of observation by a cross-sectional TEM, a low-density silicon element region in which the density of silicon was reduced to about 2 nm for both d and L was discretely observed in the p layer.

【0179】<工程(9)>次に、p層上に、25個
(面積0.25cm2)の穴の開いたマスクを乗せ、透
明導電層107として、層厚70nmのITO(In2
3+SnO2)を抵抗加熱真空蒸着法で形成した。
<Step (9)> Next, a mask having 25 holes (area of 0.25 cm 2 ) was placed on the p-layer, and ITO (In 2) having a thickness of 70 nm was formed as the transparent conductive layer 107.
O 3 + SnO 2 ) was formed by resistance heating vacuum evaporation.

【0180】<工程(10)>次に透明導電層107上
に櫛型の穴が開いたマスクを乗せ、Cr(40nm)/
Ag(1000nm)/Cr(40nm)からなる櫛型
の集電電極113を電子ビーム真空蒸着法で形成した。
<Step (10)> Next, a mask having a comb-shaped hole is placed on the transparent conductive layer 107, and Cr (40 nm) /
A comb-shaped current collecting electrode 113 made of Ag (1000 nm) / Cr (40 nm) was formed by electron beam vacuum evaporation.

【0181】以上の手法で、本発明に属する5種類の光
起電力素子を作製した。即ち、n型半導体層104の形
成条件を表1の実1−1乃至実1−5の欄に示すように
それぞれ変えた以外は上述の手法に従って、5つの光起
電力素子サンプル(実1−1乃至実1−5)を作製し
た。これらの光起電力素子を、AM1.5、100mW
/cm2の光照射下に設置して、25℃でV−I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短
絡電流(Jsc)、曲線因子(フィルファクター)(F
F)を求めた。
By the above-described method, five types of photovoltaic elements belonging to the present invention were produced. That is, five photovoltaic element samples (actual 1-1) were formed in accordance with the above-described method, except that the conditions for forming the n-type semiconductor layer 104 were changed as shown in columns 1-1 to 1-5 in Table 1. 1 to 1-5) were produced. These photovoltaic elements were converted to AM 1.5, 100 mW
/ Cm 2 , and the VI characteristics were measured at 25 ° C., and the photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (F) were measured.
F) was determined.

【0182】このようにして作成条件を変えて種々の大
きさのd(低密度領域の平均高さ)を有する素子を得
て、素子特性(変換効率、開放電圧、短絡電流、及びfi
llfactor)との関係を調べた。測定結果は、後述する比
較例1で得られた比1−1のサンプルの値を1として、
図3(a)にまとめて示した。
In this way, by changing the manufacturing conditions, devices having various sizes of d (average height of the low-density region) were obtained, and the device characteristics (conversion efficiency, open-circuit voltage, short-circuit current, fi
llfactor). The measurement results are defined assuming that the value of the sample of the ratio 1-1 obtained in Comparative Example 1 described later is 1.
FIG. 3A collectively shows them.

【0183】[0183]

【表1】 [Table 1]

【0184】比較例1 実施例1の工程(5)のμc−n層の形成において、形
成条件を表2に示すように変更した以外は、実施例1と
同様にして、3つの光起電力素子サンプル(比1−1乃
至比1−3)を作製した。なお、サンプル比1−1およ
び比1−2のn層は全体がアモルファスであった。ま
た、サンプル比1−1には、シリコンの密度が小さくな
っているシリコン元素低密度領域は観測されなかった。
これらの光起電力素子を、AM1.5、100mW/c
2の光照射下に設置して、25℃でV−1特性を測定
し、光電変換効率(η)、開放電圧(Voc)、短絡電
流(Jsc)、フィルファクター(FF)を求めた。測
定結果は、比1−1のサンプルの値を1として、図3
(a)にまとめて示した。
Comparative Example 1 Three photovoltaics were formed in the same manner as in Example 1 except that the formation conditions were changed as shown in Table 2 in the formation of the μc-n layer in step (5) of Example 1. Device samples (ratio 1-1 to ratio 1-3) were prepared. Note that the entire n layers of the sample ratios 1-1 and 1-2 were amorphous. Further, in the sample ratio 1-1, a silicon element low-density region where the silicon density was low was not observed.
These photovoltaic elements were converted to AM 1.5, 100 mW / c
The device was placed under irradiation with light of m 2 , and V-1 characteristics were measured at 25 ° C., and photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) were obtained. The measurement results are shown in FIG.
(A) summarizes.

【0185】[0185]

【表2】 [Table 2]

【0186】実施例2 実施例1における光起電力素子サンプル実1−3(すな
わち、実施例1−3)の作製手法において、μc−p層
106の形成条件を表3に示すように変更した。このと
き成膜ガスは、水素希釈率を高めるため、SiH4ガス
のかわりに、H2で希釈して10%の濃度にしたSiH4
/H2ガスを用いた。また、表3でSiH4およびBF3
の流量は、SiH4/H2およびBF3/H2の流量にそれ
ぞれの濃度である10%と2%をかけた計算値を記し
た。
Example 2 In the method of fabricating the photovoltaic element sample 1-3 in Example 1 (that is, Example 1-3), the conditions for forming the μcp layer 106 were changed as shown in Table 3. . Deposition gas at this time, to increase the hydrogen dilution ratio, instead of the SiH 4 gas, SiH 4 was a 10% concentration was diluted with H 2
/ H 2 gas was used. Table 3 shows that SiH 4 and BF 3
Is a calculated value obtained by multiplying the flow rates of SiH 4 / H 2 and BF 3 / H 2 by their respective concentrations of 10% and 2%.

【0187】[0187]

【表3】 [Table 3]

【0188】水素希釈率を高め、圧力を下げて、RF電
力を高めて、バイアス値を表3のように増大させた結
果、シリコンの密度が小さくなっているシリコン元素低
密度領域の大きさが適度に大きくなり、光起電力素子の
開放電圧(Voc)、短絡電流(Jsc)とフィルファ
クター(FF)が実施例1−3よりもさらに向上して、
光電変換効率がさらに向上した。また歩留まりも向上し
た。ここで、光起電力素子の特性は、比較例1−1の値
を1としている。
As a result of increasing the hydrogen dilution ratio, decreasing the pressure, increasing the RF power, and increasing the bias value as shown in Table 3, the size of the silicon element low-density region where the silicon density is reduced becomes smaller. It becomes moderately large, and the open-circuit voltage (Voc), short-circuit current (Jsc) and fill factor (FF) of the photovoltaic element are further improved as compared with Example 1-3.
The photoelectric conversion efficiency was further improved. Yield also improved. Here, the value of the photovoltaic element is set to 1 in Comparative Example 1-1.

【0189】また、実施例2−1と実施例2−2を比較
すると、シリコンの密度が小さくなっているシリコン元
素低密度領域の大きさのみ異なるにもかかわらず、2次
イオン質量分析(SIMS)でμc−p層106の組成
を分析した結果、Siの検出強度の若干の低下とともに
水素、ボロン、フッ素の強度が増加していたことから、
前記シリコン元素低密度領域における水素、ボロン、フ
ッ素の密度が他の部分より高くなっていると考えられ
る。その比率は、水素が他の部分の約5倍、ボロンが他
の部分の約4倍、フッ素が他の部分の約4倍と見積もら
れた。
Further, comparing Example 2-1 with Example 2-2, it was found that secondary ion mass spectrometry (SIMS) was performed despite the difference only in the size of the silicon element low-density region where the silicon density was low. )), The composition of the μcp layer 106 was analyzed. As a result, the intensity of hydrogen, boron, and fluorine increased with a slight decrease in the Si detection intensity.
It is considered that the density of hydrogen, boron, and fluorine in the silicon element low-density region is higher than in other parts. The ratios were estimated to be about 5 times the hydrogen, about 4 times the boron, and about 4 times the fluorine.

【0190】実施例3 実施例1において、n型半導体層104を水素化アモル
ファスシリコンで20nm形成し、p型半導体層106
をアモルファス炭化珪素(a−SiCと略記する)で1
5nm形成した点が異なる光起電力素子を実施例1と同
様の方法で作製した。
Example 3 In Example 1, the n-type semiconductor layer 104 was formed with hydrogenated amorphous silicon to have a thickness of 20 nm, and the p-type semiconductor layer 106 was formed.
With amorphous silicon carbide (abbreviated as a-SiC)
A photovoltaic element having a difference of 5 nm was manufactured in the same manner as in Example 1.

【0191】ここで、a−SiCのp層の形成条件を変
化させることにより、表4に示されるごとくa−SiC
のp層中のシリコンの密度が小さくなっているシリコン
元素低密度領域の大きさが異なる2種類の光起電力素子
(実施例3-1、3-2)を作製した。
Here, by changing the conditions for forming the p-layer of a-SiC, the a-SiC
Two types of photovoltaic devices (Examples 3-1 and 3-2) having different sizes of silicon element low-density regions in which the density of silicon in the p-layer was small were manufactured.

【0192】a−SiCのp層の形成には、実施例1に
記した成膜ガスに加えて、CH4ガスを用いた。また、
a−SiCのp層の形成条件は表4のとおりで、基板温
度は、200℃にコントロールした。また、表4でBF
3の流量は、BF3/H2の流量に濃度をかけた計算値を
記した。
For the formation of the a-SiC p layer, a CH4 gas was used in addition to the film forming gas described in the first embodiment. Also,
The conditions for forming the a-SiC p-layer were as shown in Table 4, and the substrate temperature was controlled at 200 ° C. In Table 4, BF
The flow rate of 3 is a calculated value obtained by multiplying the flow rate of BF 3 / H 2 by the concentration.

【0193】[0193]

【表4】 [Table 4]

【0194】表4から明らかなように、水素希釈率を高
め、RF電力を高めて、バイアス値を表4に示すように
増大させた結果、シリコンの密度が小さくなっているシ
リコン元素低密度領域の大きさが適度に大きくなり、光
起電力素子の開放電圧(Voc)と短絡電流(Jsc)
とフィルファクター(FF)が向上して、光電変換効率
が向上した。また歩留まりも向上した。ここで、光起電
力素子の特性は、後述する比較例2で得られた光起電力
素子サンプル(比較例2−1)の値を1としている。
As is clear from Table 4, as a result of increasing the hydrogen dilution ratio, increasing the RF power and increasing the bias value as shown in Table 4, the silicon element low-density region where the silicon density is reduced is obtained. Is moderately large, and the open-circuit voltage (Voc) and short-circuit current (Jsc) of the photovoltaic element are increased.
And the fill factor (FF) were improved, and the photoelectric conversion efficiency was improved. Yield also improved. Here, as for the characteristics of the photovoltaic element, the value of the photovoltaic element sample (Comparative Example 2-1) obtained in Comparative Example 2 described later is set to 1.

【0195】比較例2 実施例3における、a−SiCのp層の形成条件を表5
に示すように変更した以外は、実施例3と同様にして、
光起電力素子サンプル(比較例2−1)を作製した。こ
の光起電力素子を、AM1.5、100mW/cm2
光照射下に設置して、25℃でV−I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(J
sc)、フィルファクター(FF)を求めた。当該光起
電力素子サンプルについての測定結果は、表4において
当該サンプルの値を1としていることから、表4に示す
結果から理解される。
Comparative Example 2 Table 5 shows the conditions for forming the a-SiC p layer in Example 3.
In the same manner as in Example 3, except that
A photovoltaic element sample (Comparative Example 2-1) was produced. This photovoltaic element was placed under AM1.5, 100 mW / cm 2 light irradiation, and the VI characteristics were measured at 25 ° C., and the photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (J
sc) and the fill factor (FF) were determined. The measurement result of the photovoltaic element sample is understood from the results shown in Table 4 since the value of the sample is set to 1 in Table 4.

【0196】[0196]

【表5】 [Table 5]

【0197】実施例4 実施例3において、p型半導体層106をアモルファス
窒化珪素(a−SiNと略記する)で15nm形成した
点が異なる光起電力素子を実施例1と同様の方法で作製
した。
Example 4 A photovoltaic element different from Example 3 in that the p-type semiconductor layer 106 was formed of amorphous silicon nitride (abbreviated as a-SiN) in a thickness of 15 nm was produced in the same manner as in Example 1. .

【0198】ここで、a−SiNのp層の形成条件を変
化させることにより、表6に示すごとくa−SiNのp
層中のシリコンの密度が小さくなっているシリコン元素
低密度領域の大きさが異なる2種類の光起電力素子(実
施例4-1、4-2)を作製した。
Here, by changing the conditions for forming the p-layer of a-SiN, as shown in Table 6, the p-layer of a-SiN was
Two types of photovoltaic elements (Examples 4-1 and 4-2) having different sizes of silicon element low-density regions in which the density of silicon in the layer was low were produced.

【0199】a−SiNのp層の形成には、実施例1に
記した成膜ガスに加えて、H2で濃度10%に希釈した
NH3/H2ガスを用いた。また、a−SiNのp層の形
成条件は表6のとおりで、基板温度は、250℃にコン
トロールした。また、表6でNH3およびBF3の流量
は、NH3/H2およびBF3/H2の流量に濃度をかけた
計算値を記した。
[0199] To form the p layer of a-SiN, in addition to the film forming gas described in Example 1, using NH 3 / H 2 gas diluted to 10% concentration in H 2. The conditions for forming the p-layer of a-SiN were as shown in Table 6, and the substrate temperature was controlled at 250 ° C. In Table 6, the flow rates of NH 3 and BF 3 are calculated values obtained by multiplying the flow rates of NH 3 / H 2 and BF 3 / H 2 by the concentration.

【0200】[0200]

【表6】 [Table 6]

【0201】表6から明らかなように、水素希釈率を高
め、RF電力を高めて、バイアス値を表6のように増大
させた結果、シリコンの密度が小さくなっているシリコ
ン元素低密度領域の大きさが適度に大きくなり、光起電
力素子の開放電圧(Voc)と短絡電流(Jsc)とフ
ィルファクター(FF)が向上して、光電変換効率が向
上した。また歩留まりも向上した。ここで、光起電力素
子の特性は、後述する比較例3で得られた光起電力素子
サンプル(比較例3−1)の値を1としている。
As is clear from Table 6, the hydrogen dilution ratio was increased, the RF power was increased, and the bias value was increased as shown in Table 6, and as a result, the silicon element low-density region where the silicon density was reduced was reduced. The size became moderately large, the open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) of the photovoltaic element were improved, and the photoelectric conversion efficiency was improved. Yield also improved. Here, as for the characteristics of the photovoltaic element, the value of the photovoltaic element sample (Comparative Example 3-1) obtained in Comparative Example 3 described later is set to 1.

【0202】比較例3 実施例4における、a−SiNのp層の形成条件を表7
に示すように変更した以外は、実施例4と同様にして、
光起電力素子サンプル(比較例3−1)を作製した。こ
の光起電力素子を、AM1.5、100mW/cm2
光照射下に設置して、25℃でV−I特性を測定し、光
電変換効率(η)、開放電圧(Voc)、短絡電流(J
sc)、フィルファクター(FF)を求めた。当該光起
電力素子サンプルの測定結果は、表6において当該サン
プルの値を1としていることから、表6に示す結果から
理解される。
Comparative Example 3 Table 7 shows the conditions for forming the p-layer of a-SiN in Example 4.
Except for having been changed as shown in
A photovoltaic element sample (Comparative Example 3-1) was produced. This photovoltaic element was placed under AM1.5, 100 mW / cm 2 light irradiation, and the VI characteristics were measured at 25 ° C., and the photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (J
sc) and the fill factor (FF) were determined. The measurement results of the photovoltaic element sample are understood from the results shown in Table 6, since the value of the sample is set to 1 in Table 6.

【0203】[0203]

【表7】 [Table 7]

【0204】実施例5 実施例3において、p型半導体層106として、マイク
ロ波CVD法を用いて堆積チャンバー418で、微結晶
酸化珪素(μc−SiOと略記する)を15nm形成し
た点が異なる光起電力素子を実施例1と同様の方法で作
製した。このときRF電力をバイアス棒428に印加す
ると同時に、不図示のDC電源から正のDC電圧をバイ
アス棒428に重畳した。
Embodiment 5 In Embodiment 3, light is different in that 15 nm of microcrystalline silicon oxide (abbreviated as μc-SiO) is formed as a p-type semiconductor layer 106 by a microwave CVD method in a deposition chamber 418. An electromotive element was manufactured in the same manner as in Example 1. At this time, at the same time as applying the RF power to the bias rod 428, a positive DC voltage from a DC power supply (not shown) was superimposed on the bias rod 428.

【0205】ここで、μc−SiOのp層の形成条件を
変化させることにより、表8に示すごとくμc−SiO
のp層中のシリコンの密度が小さくなっているシリコン
元素低密度領域の大きさが異なる2種類の光起電力素子
(実施例5-1、5-2)を作製した。
Here, by changing the conditions for forming the p-layer of μc-SiO, as shown in Table 8, the μc-SiO
Two types of photovoltaic elements (Examples 5-1 and 5-2) having different sizes of silicon element low-density regions in which the density of silicon in the p-layer was small were manufactured.

【0206】μc−SiOのp層の形成には、実施例1
に記した成膜ガスに加えて、ガス化したH2Oを用い
た。また、μc−SiOのp層の形成条件は表8のとお
りで、基板温度は250℃にコントロールした。また、
表8でBF3の流量は、BF3/H2の流量に濃度をかけ
た計算値を記した。
The formation of the p-layer of μc-SiO was performed in the same manner as in Example 1.
In addition to the film formation gas described in the above section, gasified H 2 O was used. The conditions for forming the μc-SiO p layer were as shown in Table 8, and the substrate temperature was controlled at 250 ° C. Also,
The flow rate of BF 3 in Table 8, describing the calculated value obtained by multiplying the concentration on the flow rate of BF 3 / H 2.

【0207】[0207]

【表8】 [Table 8]

【0208】表8から明らかなように、水素希釈率を高
め、RF電力を高め、DC電圧を高めた結果、シリコン
の密度が小さくなっているシリコン元素低密度領域の大
きさが適度に大きくなり、光起電力素子の開放電圧(V
oc)と短絡電流(Jsc)とフィルファクター(F
F)が向上して、光電変換効率が向上した。また歩留ま
りも向上した。ここで、光起電力素子の特性は、後述す
る比較例4で得られた光起電力素子サンプル(比較例4
−1)の値を1としている。
As is clear from Table 8, as a result of increasing the hydrogen dilution ratio, increasing the RF power, and increasing the DC voltage, the size of the silicon element low-density region where the silicon density is reduced becomes moderately large. , The open-circuit voltage (V
oc), short circuit current (Jsc) and fill factor (F)
F) was improved, and the photoelectric conversion efficiency was improved. Yield also improved. Here, the characteristics of the photovoltaic element are the same as those of the photovoltaic element sample obtained in Comparative Example 4 described later (Comparative Example 4).
The value of -1) is set to 1.

【0209】比較例4 実施例5における、μc−SiOのp層の形成条件を表
9に示すように変更した以外は、実施例5と同様にし
て、光起電力素子サンプル(比較例4−1)を作製し
た。この光起電力素子を、AM1.5、100mW/c
2の光照射下に設置して、25℃でV−I特性を測定
し、光電変換効率(η)、開放電圧(Voc)、短絡電
流(Jsc)、フィルファクター(FF)を求めた。当
該光起電力素子サンプルについての測定結果は、表8に
おいて当該サンプルの値を1としていることから、表8
に示す結果から理解される。
Comparative Example 4 A photovoltaic device sample (Comparative Example 4) was prepared in the same manner as in Example 5 except that the conditions for forming the μc-SiO p layer were changed as shown in Table 9. 1) was produced. This photovoltaic element was manufactured using AM1.5, 100 mW / c.
The sample was placed under light irradiation of m 2 , and the VI characteristics were measured at 25 ° C., and the photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) were determined. The measurement result of the photovoltaic element sample is shown in Table 8 because the value of the sample is 1 in Table 8.
It is understood from the results shown in FIG.

【0210】[0210]

【表9】 [Table 9]

【0211】実施例6 半導体層以外、実施例1と同様の工程で、図2に示すト
リプルセル(Si/SiGe/SiGe)構成の光起電
力素子を作製した。このトリプルセル構成の光起電力素
子は、第1のpin接合215のi型半導体層211
が、アモルファスシリコンからなり、第2のpin接合
216のi型半導体層208と第3のpin接合217
のi型半導体層205とが、アモルファスシリコンゲル
マニウム(a−SiGe)からなるスタック型の光起電
力素子である(表10参照)。
Example 6 A photovoltaic element having a triple cell (Si / SiGe / SiGe) configuration shown in FIG. 2 was produced in the same steps as in Example 1 except for the semiconductor layer. The photovoltaic element having the triple cell configuration is formed by the i-type semiconductor layer 211 of the first pin junction 215.
Is made of amorphous silicon, and the i-type semiconductor layer 208 of the second pin junction 216 and the third pin junction 217
Is a stack type photovoltaic element made of amorphous silicon germanium (a-SiGe) (see Table 10).

【0212】[0212]

【表10】 [Table 10]

【0213】このトリプルセルは、図6のロール・ツー
・ロール法を用いた成膜装置を用いて、以下に述べる手
法で作製した。
This triple cell was manufactured by the following method using a film forming apparatus using the roll-to-roll method shown in FIG.

【0214】基板は長さ100m、幅30cm、厚さ
0.15mmの帯状のステンレス(SUS430BA)
シートを用いた。該SUS430BAシートは真空容器
(不図示)中の送りボビン(不図示)に巻き、一方の端
を接続した巻き取りボビンを回転させSUS430BA
シートを送り込みながらArプラズマによるRFプラズ
マエッチングを行った。その後ロール・ツー・ロール法
のDCマグネトロンスパッタにより表10に示す条件で
AlSi反射層およびZnO透明導電層を形成した。得
られたものを図6の成膜装置に導入し、表10および表
11に示す条件でトリプルセルの形成を以下に述べる手
法で行った。
The substrate is a belt-shaped stainless steel (SUS430BA) having a length of 100 m, a width of 30 cm and a thickness of 0.15 mm.
Sheets were used. The SUS430BA sheet is wound around a feed bobbin (not shown) in a vacuum container (not shown), and a winding bobbin connected to one end is rotated to make the SUS430BA sheet.
RF plasma etching with Ar plasma was performed while feeding the sheet. Thereafter, an AlSi reflective layer and a ZnO transparent conductive layer were formed under the conditions shown in Table 10 by DC magnetron sputtering of a roll-to-roll method. The obtained product was introduced into the film forming apparatus shown in FIG. 6, and a triple cell was formed under the conditions shown in Tables 10 and 11 by the method described below.

【0215】まず、前記のSUS430BAシートを送
り出しロール625に巻き付け(平均曲率半径30c
m)、基板送り出し室601にセットし、各堆積室内を
通過させた後に基板の端を基板巻き取りロール627に
巻き付ける。装置全体を真空排気ポンプで真空排気し、
各堆積室のランプヒーターを点灯させ、各堆積室内の基
板温度が所定の温度になるように設定する。装置全体の
圧力が1mTorr以下になったら掃気ガスの入り口6
19から掃気ガスを流入させ、基板を図の矢印の方向に
移動させながら、巻き取りロールで巻き取っていく。各
堆積室にそれぞれの原料ガスを流入させる。この際、各
堆積室に流入させる原料ガスが他の堆積室に拡散しない
ように各分離通路に流入させる掃気ガスの流量、あるい
は各堆積室の圧力を調整する。次にRF電力、またはマ
イクロ波電力およびRFバイアス電力を導入してプラズ
マを生起し、表10および11に示す条件で第1のpi
n接合として堆積室602でn1層、堆積室603,6
05でRFCVD法によるi層(RF−i1層)、60
4でマイクロ波CVD法によるi層(MW−i1層)、
堆積室606でp1層を堆積し、第2のpin接合とし
て堆積室607でn2層、堆積室608,610でRF
−i2層、609でMW−i2層、堆積室611でp2
層を堆積し、第3のpin接合として堆積室612でn
3層、堆積室613でi3層、堆積室614でp3層を
堆積し3層のpin接合からなるトリプルセルを形成す
る。この手法で、透明電極層203上にトリプルセルを
形成した。なお、GeH4ガスについては、一つの堆積
室に対し、複数のガス導入口629から、630のよう
に流量を変えて導入した。
First, the SUS430BA sheet is wound around a delivery roll 625 (with an average radius of curvature of 30c).
m) After being set in the substrate sending chamber 601 and passing through each deposition chamber, the end of the substrate is wound around the substrate take-up roll 627. The entire device is evacuated with a vacuum pump,
The lamp heater in each deposition chamber is turned on to set the substrate temperature in each deposition chamber to a predetermined temperature. When the pressure of the entire apparatus becomes 1 mTorr or less, the inlet 6 of the scavenging gas
A scavenging gas flows in from 19, and the substrate is taken up by a take-up roll while moving the substrate in the direction of the arrow in the figure. Each source gas flows into each deposition chamber. At this time, the flow rate of the scavenging gas flowing into each separation passage or the pressure of each deposition chamber is adjusted so that the source gas flowing into each deposition chamber does not diffuse into other deposition chambers. Next, RF power or microwave power and RF bias power are introduced to generate plasma, and the first pi is generated under the conditions shown in Tables 10 and 11.
n1 layer in the deposition chamber 602 as an n-junction;
05, an i-layer (RF-i1 layer) by RFCVD, 60
4, i-layer (MW-i1 layer) by microwave CVD,
The p1 layer is deposited in the deposition chamber 606, the n2 layer is deposited in the deposition chamber 607 as a second pin junction, and the RF is deposited in the deposition chambers 608 and 610.
-I2 layer, 609 at MW-i2 layer, p2 at deposition chamber 611
The layer is deposited and n is deposited in deposition chamber 612 as a third pin junction.
Three layers, an i3 layer is deposited in the deposition chamber 613, and a p3 layer is deposited in the deposition chamber 614 to form a triple cell composed of three pin junctions. In this manner, a triple cell was formed on the transparent electrode layer 203. The GeH 4 gas was introduced into one deposition chamber from a plurality of gas inlets 629 at different flow rates as indicated by 630.

【0216】基板の巻き取り終わったところで、すべて
のマイクロ波電源、RF電源からの電力の導入を停止
し、プラズマを消滅させ、原料ガス、掃気ガスの流入を
止めた。装置全体をリークし、巻き取りロールを取りだ
した。
When the winding of the substrate was completed, the supply of power from all the microwave power supply and the RF power supply was stopped, the plasma was extinguished, and the flow of the source gas and the scavenging gas was stopped. The entire device was leaked, and the take-up roll was taken out.

【0217】次に反応性スパッタリング装置を用いて表
10に示す条件で透明電極213をトップセル215の
p3層212に形成した。
Next, a transparent electrode 213 was formed on the p3 layer 212 of the top cell 215 under the conditions shown in Table 10 using a reactive sputtering apparatus.

【0218】次にスクリーン印刷法で層厚5μm、線幅
0.5mmのカーボンペーストを印刷し、その上に層厚
10μm、線幅0.5mmの銀ペーストを印刷し、集電
電極を形成した。かくして得られた帯状の太陽電池を2
50mm×100mmの大きさに切断し、nipnip
nip型光起電力素子(太陽電池)を複数個作製した。
Next, a carbon paste having a layer thickness of 5 μm and a line width of 0.5 mm was printed by a screen printing method, and a silver paste having a layer thickness of 10 μm and a line width of 0.5 mm was printed thereon to form a current collecting electrode. . The band-like solar cell thus obtained is
Cut into a size of 50mm x 100mm, nipnip
A plurality of nip type photovoltaic elements (solar cells) were produced.

【0219】なお上述の各層の形成条件は、表11に示
したとおりである。
The conditions for forming the above-mentioned layers are as shown in Table 11.

【0220】[0220]

【表11】 [Table 11]

【0221】ここで、p1層、p2層、p3層の形成条
件を表12のようにすることにより、微結晶シリコンか
らなるp層中の、シリコンの密度が小さくなっているシ
リコン元素低密度領域の大きさが異なる光起電力素子が
できた。ここで、各p層のカソード電極は、正のセルフ
バイアスがかかるように、表面積が大きくなっている。
Here, the conditions for forming the p1, p2, and p3 layers are as shown in Table 12, so that the silicon element low-density region where the silicon density is reduced in the p-layer made of microcrystalline silicon. Thus, photovoltaic elements having different sizes were obtained. Here, the cathode electrode of each p-layer has a large surface area so that a positive self-bias is applied.

【0222】[0222]

【表12】 [Table 12]

【0223】表12から明らかなように、水素希釈率を
高め、RF電力を高め、バイアス電圧を高めた結果、シ
リコンの密度が小さくなっているシリコン元素低密度領
域の大きさが適度に大きくなり、光起電力素子の開放電
圧(Voc)と短絡電流(Jsc)とフィルファクター
(FF)が向上して、光電変換効率が向上した。また歩
留まりも向上した。また、光劣化率が低減した。ここ
で、光起電力素子の特性および光劣化率は、後述する比
較例5で得られた光起電力素子サンプル(比較例5−
1)の値を1としている。
As is clear from Table 12, as a result of increasing the hydrogen dilution ratio, increasing the RF power, and increasing the bias voltage, the size of the silicon element low-density region where the silicon density is reduced becomes moderately large. The open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) of the photovoltaic element were improved, and the photoelectric conversion efficiency was improved. Yield also improved. Also, the light deterioration rate was reduced. Here, the characteristics and the photodegradation rate of the photovoltaic element were measured using a photovoltaic element sample (Comparative Example 5-
The value of 1) is set to 1.

【0224】比較例5 実施例6における、p1層、p2層、p3層の形成条件
を表13に示すように変更した以外は、実施例6と同様
にして、光起電力素子サンプル(比較例5−1)を作製
した。この光起電力素子を、AM1.5、100mW/
cm2の光照射下に設置して、25℃でV−I特性を測
定し、光電変換効率(η)、開放電圧(Voc)、短絡
電流(Jsc)、フィルファクター(FF)を求めた。
また作製した光起電力素子を50℃に保ち、AM1.
5、100mW/cm2の光を1000時間照射した後
の光電変換効率を25℃で測定し、光劣化率を計算し
た。当該光起電力素子サンプルについての測定結果は、
表12において当該サンプルの値を1としていることか
ら、表12に示す結果から理解される。
Comparative Example 5 A photovoltaic element sample (Comparative Example 5) was prepared in the same manner as in Example 6 except that the conditions for forming the p1, p2, and p3 layers were changed as shown in Table 13. 5-1) was produced. This photovoltaic element was converted to AM 1.5, 100 mW /
The sample was placed under irradiation with light of cm 2 , and VI characteristics were measured at 25 ° C., and the photoelectric conversion efficiency (η), open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) were determined.
The produced photovoltaic element was kept at 50 ° C.
5, the photoelectric conversion efficiency after irradiation with light of 100 mW / cm 2 for 1000 hours was measured at 25 ° C., and the light deterioration rate was calculated. The measurement result of the photovoltaic element sample is
Since the value of the sample is set to 1 in Table 12, it can be understood from the results shown in Table 12.

【0225】[0225]

【表13】 [Table 13]

【0226】実施例7 図4に示す堆積装置を用いて図1(b)の光起電力素子
を作製した。
Example 7 The photovoltaic element shown in FIG. 1B was manufactured using the deposition apparatus shown in FIG.

【0227】光起電力素子の作製の順序としては、順
に、(1)基板101を洗浄し、(2)裏面電極102を形成し、
(3)透明導電層103を形成し、(4)n型の水素化アモルファ
スシリコン層(a-n層と略記する。)を形成し、(5)n型の
微結晶シリコン層(μc-n層と略記する。)を形成し、(6)
微結晶シリコン(μc-Si)からなる真性半導体層(μc-i層
と略記する。)105を形成し、(7)p型の微結晶シリコン層
(μc-p層と略記する。)106を形成し、(8)透明電極107を
形成し、(9)集電電極108を形成して、本発明の一例の光
起電力素子を完成した。
The order of manufacturing the photovoltaic element is as follows: (1) washing the substrate 101, (2) forming the back electrode 102,
(3) forming a transparent conductive layer 103, (4) forming an n-type hydrogenated amorphous silicon layer (abbreviated as an layer), and (5) forming an n-type microcrystalline silicon layer (μc-n layer). Abbreviated.) To form (6)
An intrinsic semiconductor layer (abbreviated as μc-i layer) 105 made of microcrystalline silicon (μc-Si) is formed, and (7) a p-type microcrystalline silicon layer
(abbreviated as μc-p layer). 106 was formed, (8) a transparent electrode 107 was formed, and (9) a current collecting electrode 108 was formed. Thus, a photovoltaic element according to an example of the present invention was completed.

【0228】このとき、(5)のμc-nの形成条件を変化さ
せることにより、離散的に存在するさまざまな大きさ
の、シリコンの密度が小さくなっている領域をn層中に
形成することができた。図示してないが、本実施例のn
型半導体層104は、前述の(4)、(5)の2層からなる構成に
なっている。以下、作製工程を詳細に説明する。
At this time, by changing the conditions for forming μc-n in (5), discretely varying regions having a reduced silicon density can be formed in the n-layer. Was completed. Although not shown, n in the present embodiment is not shown.
The mold semiconductor layer 104 has a configuration including the two layers (4) and (5) described above. Hereinafter, the manufacturing process will be described in detail.

【0229】<工程(1)>まず、基板の作製を行っ
た。厚さ 0.5mm、50x50mm2のステンレス(SUS430BA)製
の支持体101をアセトンとイソプロパノ−ルで超音波洗
浄し、温風乾燥させた。
<Step (1)> First, a substrate was manufactured. A support 101 made of stainless steel (SUS430BA) having a thickness of 0.5 mm and 50 × 50 mm 2 was subjected to ultrasonic cleaning with acetone and isopropanol, and dried with hot air.

【0230】<工程(2)> 次に、DCマグネトロンス
パッタ法を用いて室温でステンレス性の支持体 101表面
上に層厚0.3μmのAgの裏面電極102 を形成した。
<Step (2)> Next, a 0.3 μm-thick Ag back electrode 102 was formed on the surface of the stainless steel support 101 at room temperature by DC magnetron sputtering.

【0231】<工程(3)> その上に DCマグネトロン
スパッタにより、基板温度350 ℃で層厚 1.0μmのZnO
の透明導電層103を形成した。
<Step (3)> A ZnO layer having a thickness of 1.0 μm and a substrate temperature of 350 ° C. was formed thereon by DC magnetron sputtering.
Of the transparent conductive layer 103 was formed.

【0232】<工程(4)> その上に、第4図の堆積装
置によって、膜厚20nmのa-n層を形成した。堆積装置400
は、搬入室401と搬出室405を備え、複数の成膜室の間を
減圧下で基板を搬送して、複数の半導体層を積層する装
置である。またマイクロ波プラズマCVD法とRFプラズマC
VD法の両方を実施することができる。これを用いて、基
板上に各半導体層が形成される。
<Step (4)> An an layer having a thickness of 20 nm was formed thereon by the deposition apparatus shown in FIG. Deposition equipment 400
Is an apparatus that includes a carry-in chamber 401 and a carry-out chamber 405, transports a substrate between a plurality of film formation chambers under reduced pressure, and stacks a plurality of semiconductor layers. Microwave plasma CVD and RF plasma C
Both VD methods can be performed. Using this, each semiconductor layer is formed on the substrate.

【0233】堆積装置には不図示の原料ガスボンベがガ
ス導入管を通して接続されている。原料ガスボンベはい
ずれも超高純度に精製されたもので、SiH4ガスボンベ、
SiF4ガスボンベ、CH4ガスボンベ、GeH4ガスボンベ、GeF
4ガスボンベ、Si2H6ガスボンベ、PH3/H2(H2で希釈した
PH3ガス、濃度:2%)ガスボンベ、BF3/H2(濃度:2%)
ガスボンベ、H2ガスボンベ、Heガスボンベ、SiH4/H
2(濃度:10%)ガスボンベを接続した。
[0233] A raw material gas cylinder (not shown) is connected to the deposition apparatus through a gas introduction pipe. The raw material gas cylinders are all purified to ultra-high purity, and include SiH 4 gas cylinders,
SiF 4 gas cylinder, CH 4 gas cylinder, GeH 4 gas cylinder, GeF
4 gas cylinder, Si 2 H 6 gas cylinder, PH 3 / H 2 (diluted with H 2
PH 3 gas, concentration: 2%) Gas cylinder, BF 3 / H 2 (concentration: 2%)
Gas cylinder, H 2 gas cylinder, He gas cylinder, SiH 4 / H
2 (Concentration: 10%) A gas cylinder was connected.

【0234】次に、ZnOまで形成された基板 490 を搬入
室401内の基板搬送用レール 413上に配置し、不図示の
真空排気ポンプにより 搬入室401内を圧力が1x10-5Torr
以下になるまで真空排気した。
Next, the substrate 490 formed up to ZnO is placed on the substrate transfer rail 413 in the loading chamber 401, and the pressure in the loading chamber 401 is reduced to 1 × 10 −5 Torr by a vacuum pump (not shown).
The chamber was evacuated until the pressure became below.

【0235】次にあらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー 402及び堆積チ
ャンバー417 内へゲートバルブ 406を開けて搬送した。
基板490 の裏面を基板加熱用ヒ−タ−410に密着させて
加熱し、堆積チャンバー 417内を不図示の真空排気ポン
プにより圧力が1x10-5Torr以下になるまで真空排気し
た。以上のようにして成膜の準備が完了した。
Next, the substrate was transported by opening the gate valve 406 into the transport chamber 402 and the deposition chamber 417 evacuated by a vacuum pump (not shown) in advance.
The back surface of the substrate 490 was heated while being closely attached to a substrate heating heater 410, and the inside of the deposition chamber 417 was evacuated by a vacuum evacuation pump (not shown) until the pressure became 1 × 10 −5 Torr or less. Preparation for film formation was completed as described above.

【0236】そして、RFプラズマCVD法によって、以下
の工程でa-n層を形成した。
Then, an layer was formed by the following steps by RF plasma CVD.

【0237】まず、H2ガスを堆積チャンバー417内にガ
ス導入管 429 を通して導入し、H2ガスが50sccmになる
ように不図示のバルブ を開け、 不図示のマスコントロ
ーラーで調整した。堆積チャンバー417内の圧力が1.2To
rrになるように不図示のコンダクタンスバルブで調整し
た。基板 490 の温度が350℃になるように基板加熱用ヒ
−タ−410を設定し、基板温度が安定したところで、SiH
4ガス、PH3/H2ガスを堆積チャンバー417内に不図示のバ
ルブを操作してガス導入管 429 を通して導入した。こ
の時、SiH4ガスが2sccm、H2ガスが50sccm、PH3/H2ガス
が 0.5sccmとなるようにマスフローコントローラーで調
整し、堆積チャンバー417内の圧力は1.2Torr となるよ
うに調整した。13.56MHzのRF高周波(以下「RF」と略
記する)電源422 の電力を8mW/cm3に設定し、RF電極で
あるプラズマ形成用カップ420にRF電力を導入し、グロ
−放電を生起させ、基板上にa-n層の形成を開始し、層
厚20nmのa-n層を形成したところでRF電源を切って、グ
ロ−放電を止め、a-n層の形成を終えた。このとき、基
板は接地されており、RF電極420には+13Vのセルフバイ
アスがかかっていた。
First, H2 gas was introduced into the deposition chamber 417 through the gas introduction pipe 429, and a valve (not shown) was opened so that the H2 gas became 50 sccm, and adjustment was performed by a mass controller (not shown). The pressure inside the deposition chamber 417 is 1.2 To
rr was adjusted by a conductance valve (not shown). The substrate heating heater 410 was set so that the temperature of the substrate 490 became 350 ° C, and when the substrate temperature was stabilized, the SiH
Four gases, PH 3 / H 2 gas, were introduced into the deposition chamber 417 through a gas introduction pipe 429 by operating a valve (not shown). At this time, the mass flow controller was adjusted so that the SiH 4 gas was 2 sccm, the H 2 gas was 50 sccm, and the PH 3 / H 2 gas was 0.5 sccm, and the pressure in the deposition chamber 417 was adjusted to 1.2 Torr. The power of a 13.56 MHz RF high frequency (hereinafter abbreviated as “RF”) power supply 422 is set to 8 mW / cm 3 , RF power is introduced into the plasma forming cup 420 which is an RF electrode, and a glow discharge is generated. The formation of the an layer was started on the substrate, and when the an layer having a thickness of 20 nm was formed, the RF power was turned off, the glow discharge was stopped, and the formation of the an layer was completed. At this time, the substrate was grounded, and a self-bias of +13 V was applied to the RF electrode 420.

【0238】<工程(5)> 次に、同じ堆積装置を用
いて、膜厚30nmのμc-n層を形成した。形成工程は(4)の
a-n層と同様であるが、形成条件を以下の表14のように
変化させることにより、離散的に存在するさまざまな大
きさの、シリコンの密度が小さくなっている領域をn層
中に形成することができた。光起電力素子の形成後、光
起電力素子を基板に垂直に切断して断面TEMによって観
察した結果、前記領域の膜厚方向の平均高さをd、半導
体層の形成面に平行方向の平均径をLとしたとき、各形
成条件における、dとLの値は、以下の表14のようになっ
た。また、前記領域の内部は、非晶質であった。
<Step (5)> Next, a 30 nm-thick μc-n layer was formed using the same deposition apparatus. The formation process is (4)
Similar to the an layer, but by changing the forming conditions as shown in Table 14 below, regions having various sizes that are discretely present and having a reduced silicon density are formed in the n layer. I was able to. After the formation of the photovoltaic element, the photovoltaic element was cut perpendicular to the substrate and observed by a cross-sectional TEM.As a result, the average height in the film thickness direction of the region was d, and the average height in the direction parallel to the semiconductor layer formation surface was d. When the diameter is L, the values of d and L under each forming condition are as shown in Table 14 below. Further, the inside of the region was amorphous.

【0239】ただし、このときSiH4ガスはH2で希釈して
10%の濃度にしたSiH4/H2ガスを用いて、マスフローで流
量をコントロールした。また、PH3/H2ガスは、SiH4/H2
ガスの1/4の流量にコントロールした。また基板温度は3
00℃、ガス圧力は1.0Torrにコントロールした。また、
以下の表で比6-1、比6-2のn層は全体が非晶質であっ
た。(比は比較例、実は実施例。)また、比6-1のサンプ
ルには、シリコンの密度が小さくなっている領域は観測
されなかった。
In this case, however, the SiH4 gas is diluted with H2
The flow rate was controlled by mass flow using SiH4 / H2 gas at a concentration of 10%. PH 3 / H 2 gas is SiH 4 / H 2
The flow was controlled to 1/4 of the gas flow. The substrate temperature is 3
00 ° C and the gas pressure were controlled at 1.0 Torr. Also,
In the following table, the n layers having the ratios 6-1 and 6-2 were entirely amorphous. (The ratio is a comparative example, actually an example.) In the sample of the ratio 6-1, a region where the silicon density was low was not observed.

【0240】[0240]

【表14】 [Table 14]

【0241】この後、堆積チャンバー417内へのSiH4
ス、PH3/H2の流入を止め、5分間、堆積室内へH2ガスを
流し続けたのち、H2の流入も止め、堆積室内およびガス
配管内を1x10-5Torr以下まで真空排気した。
[0241] Thereafter, SiH 4 gas into the deposition chamber 417, stopping the flow of PH 3 / H 2, 5 minutes, after which continued to flow H 2 gas into the deposition chamber, stopping the inflow of H 2, the depositing chamber The inside of the gas pipe was evacuated to 1 × 10 −5 Torr or less.

【0242】<工程(6)> 次に以下の工程で、マイ
クロ波プラズマCVD法によって、μc-Siからなるi型半導
体層105を膜厚2μm形成した。
<Step (6)> Next, in the following steps, an i-type semiconductor layer 105 made of μc-Si was formed to a thickness of 2 μm by microwave plasma CVD.

【0243】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー 403及びi層
堆積チャンバー 418 内へゲートバルブ 407を開けて基
板490を搬送した。基板 490 の裏面を基板加熱用ヒ−タ
−411に密着させ加熱し、i層堆積チャンバー 418 内を
不図示の真空排気ポンプにより圧力が1x10-5Torr以下に
なるまで真空排気した。
First, the gate valve 407 was opened and the substrate 490 was transferred into the transfer chamber 403 and the i-layer deposition chamber 418, which were previously evacuated by a vacuum exhaust pump (not shown). The back surface of the substrate 490 was heated by being brought into close contact with a substrate heating heater 411, and the inside of the i-layer deposition chamber 418 was evacuated by a vacuum exhaust pump (not shown) until the pressure became 1 × 10 −5 Torr or less.

【0244】i層を作製するには、基板490の温度が350
℃になるように基板加熱用ヒ−タ−411を設定し、基板
が十分加熱されたところで不図示のバルブを徐々に開い
て、SiH4ガス、H2ガスをガス導入管449を通じてi層堆積
チャンバー 418内に流入させた。この時、SiH4ガスが 4
0sccm、H2ガスが1300sccmとなるように各々の不図示の
マスコントローラー で調整した。i層堆積チャンバー41
8内の圧力は、25mTorrとなるように不図示のコンダクタ
ンスバルブの開口を調整した。次に、周波数13.56MHzの
RF電源424から65mW/cm3のRF電力をバイアス棒428に印
加した。その後、不図示の周波数2.45GHzのマイクロ波
電源の電力から50mW/cm3のマイクロ波を、マイクロ波
導入用導波管426、及びマイクロ波導入用窓425を通じて
i層堆積チャンバー 418内に導入し、グロ−放電を生起
させ、シャッター427を開けることでn層上にi層の作製
を開始し、膜厚2μmのi層を作製したところでマイクロ
波グロ−放電を止め、RF電源424の出力を切り、i層105
の作製を終えた。ここでRF電力を印加するバイアス棒42
8は、接地された堆積チャンバーおよび接地された基板
に対して、フローティングにされており、-420Vのセル
フバイアスが生じた。不図示のバルブを閉じて、i層堆
積チャンバー 418内へのSiH4ガスの流入を止め、2分間i
層堆積チャンバー 418内へH2ガスを流し続けたのち、不
図示のバルブを閉じ、i層堆積チャンバー 418内および
ガス配管内を1x10-5Torr以下まで真空排気した。
To form an i-layer, the temperature of the substrate 490 is set to 350
The substrate heating heater 411 was set so that the temperature became ℃. When the substrate was sufficiently heated, a valve (not shown) was gradually opened to deposit an i-layer of SiH 4 gas and H 2 gas through a gas introduction pipe 449. Flowed into the chamber 418. At this time, the SiH 4 gas
0 sccm, H 2 gas was adjusted by the mass controllers each not shown so that the 1300 sccm. i-layer deposition chamber 41
The pressure in the conductance valve (not shown) was adjusted so that the pressure in 8 became 25 mTorr. Next, at a frequency of 13.56 MHz
RF power of 65 mW / cm 3 was applied to bias bar 428 from RF power supply 424. Thereafter, a microwave of 50 mW / cm 3 is supplied from a microwave power supply having a frequency of 2.45 GHz (not shown) through a microwave introduction waveguide 426 and a microwave introduction window 425.
Introduced into the i-layer deposition chamber 418 to generate a glow discharge, and by opening the shutter 427, the formation of the i-layer on the n-layer was started. Off, turn off the output of RF power supply 424,
Finished. Here, bias rod 42 for applying RF power
8 was floating with respect to the grounded deposition chamber and the grounded substrate, resulting in a self-bias of -420V. Close the valve (not shown), stop the flow of SiH 4 gas into the i-layer deposition chamber 418, and
After continuing the flow of the H2 gas into the layer deposition chamber 418, the valve (not shown) was closed, and the inside of the i-layer deposition chamber 418 and the gas pipe were evacuated to 1 × 10 −5 Torr or less.

【0245】光起電力素子の形成後、光起電力素子を基
板に垂直に切断して断面TEMによって観察した結果、i型
半導体層は微結晶シリコンであり、微結晶の体積率は、
85%で、微結晶粒の径の半導体層の形成面に対して垂直
方向の平均長さは、水平方向の平均長さの5倍であっ
た。また、X線回折の測定から、微結晶の平均粒径は、1
2nmと見積もられた。
After the formation of the photovoltaic element, the photovoltaic element was cut perpendicular to the substrate and observed by a cross-sectional TEM. As a result, the i-type semiconductor layer was microcrystalline silicon, and the volume fraction of the microcrystal was:
At 85%, the average length in the vertical direction with respect to the formation surface of the semiconductor layer having the diameter of the fine crystal grains was 5 times the average length in the horizontal direction. Also, from the X-ray diffraction measurement, the average particle size of the microcrystal was 1
It was estimated to be 2nm.

【0246】<工程(7)> 次に、以下の手順で、微
結晶シリコンからなるp層を膜厚10nm形成した。
<Step (7)> Next, a p-layer made of microcrystalline silicon was formed to a thickness of 10 nm by the following procedure.

【0247】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー 404及びp層
堆積チャンバー419 内へゲートバルブ 408を開けて基板
490を搬送した。基板 490 の裏面を基板加熱用ヒ−タ−
412 に密着させ加熱し、p層堆積チャンバー 419 内を不
図示の真空排気ポンプにより圧力が1x10-5Torr以下にな
るまで真空排気した。 基板 490 の温度が230℃になる
ように基板加熱用ヒ−タ−412を設定し、基板温度が安
定したところで、H2ガス、BF3/H2ガスを堆積チャンバ
ー419内に不図示のバルブを操作してガス導入管 469 を
通して導入した。この時、H2ガスが 40sccm、10%の濃
度のSiH4/H2ガスを0.2sccm、2%の濃度のBF3/H2ガスが
0.5sccmとなるようにマスフローコントローラーで調整
し層堆積チャンバー419内の圧力は2.0Torrとなるように
不図示のコンダクタンスバルブの開口を調整した。RF電
源423の電力を170mW/cm3に設定し、プラズマ形成用カ
ップ421にRF電力を導入し、グロ−放電を生起させ、μc
-p層を膜厚10nmを形成したところでRF電源を切って、グ
ロ−放電を止め、μc-p層106の形成を終えた。このと
き、基板は接地されており、RF電極423には+140Vのセル
フバイアスがかかっていた。次に不図示のバルブを閉じ
てp層堆積チャンバー419内へのSiH4/H2ガス、BF3/H2
スの流入を止め、3分間、p層堆積チャンバー419内へH2
ガスを流し続けたのち、不図示のバルブを閉じてH2の流
入も止め、p層堆積チャンバ419内およびガス配管内を1x
10-5Torr以下まで真空排気した。 次にあらかじめ不図
示の真空排気ポンプにより真空引きしておいた搬出室 4
05内へゲートバルブ 409を開けて基板490を搬送し不図
示のリ−クバルブを開けて、搬出室405をリ−クした。
First, the gate valve 408 is opened into the transfer chamber 404 and the p-layer deposition chamber 419 that have been evacuated by a vacuum pump (not shown).
490 was conveyed. The back of the substrate 490 is heated with a heater for substrate heating.
The inside of the p-layer deposition chamber 419 was evacuated by a vacuum evacuation pump (not shown) until the pressure became 1 × 10 −5 Torr or less. The substrate heating heater 412 is set so that the temperature of the substrate 490 becomes 230 ° C. When the substrate temperature is stabilized, H 2 gas and BF 3 / H 2 gas are supplied into the deposition chamber 419 by a valve (not shown). Was operated to introduce gas through the gas introduction pipe 469. At this time, H 2 gas is 40 sccm, 10% concentration of SiH 4 / H 2 gas is 0.2 sccm, and 2% concentration of BF 3 / H 2 gas is
The opening of a conductance valve (not shown) was adjusted so that the pressure in the layer deposition chamber 419 was adjusted to 2.0 Torr by adjusting with a mass flow controller so as to be 0.5 sccm. The power of the RF power supply 423 was set to 170 mW / cm 3 , and RF power was introduced into the plasma forming cup 421 to cause a glow discharge.
When the -p layer was formed to a film thickness of 10 nm, the RF power was turned off, glow discharge was stopped, and the formation of the μc-p layer 106 was completed. At this time, the substrate was grounded, and a self-bias of +140 V was applied to the RF electrode 423. Next, the valve (not shown) is closed to stop the flow of the SiH 4 / H 2 gas and the BF 3 / H 2 gas into the p-layer deposition chamber 419, and the H 2 gas is introduced into the p-layer deposition chamber 419 for 3 minutes.
After the gas continued to flow, the valve (not shown) was closed to stop the inflow of H 2 , and the inside of the p-layer deposition chamber 419 and the gas piping were 1x.
The chamber was evacuated to 10 -5 Torr or less. Next, the unloading chamber 4 was previously evacuated by a vacuum pump (not shown).
The gate valve 409 was opened into the substrate 05, the substrate 490 was transported, the leak valve (not shown) was opened, and the discharge chamber 405 was leaked.

【0248】断面TEMによる観察の結果、p層の中に、d
が平均8nm、Lが平均10nmのシリコンの密度が小さくなっ
ている領域が離散的に観測された。
As a result of observation by a cross-sectional TEM, it was found that d
Are 8 nm on average and L is 10 nm on average, and regions where the density of silicon is small were discretely observed.

【0249】<工程(8)> 次に、p層上に、25個(面
積0.25cm2)の穴の開いたマスクを乗せ、透明導電層107
として、層厚70nmのITO(In23+SnO2)を抵抗
加熱真空蒸着法で形成した。
<Step (8)> Next, a mask having 25 holes (area of 0.25 cm 2 ) is placed on the p-layer to form a transparent conductive layer 107.
In this example, ITO (In 2 O 3 + SnO 2 ) having a layer thickness of 70 nm was formed by resistance heating vacuum evaporation.

【0250】<工程(9)> 次に透明導電層107上に十
字型の穴が開いたマスクを乗せ、Cr(40nm)/Ag(1000nm)/
Cr(40nm)からなる十字形の集電電極113を電子ビーム真
空蒸着法で形成した。
<Step (9)> Next, a mask having a cross-shaped hole is placed on the transparent conductive layer 107, and Cr (40 nm) / Ag (1000 nm) /
A cross-shaped current collecting electrode 113 made of Cr (40 nm) was formed by electron beam vacuum evaporation.

【0251】以上の工程で、本発明の一例である光起電
力素子の作製を終えた。n型半導体層104の形成条件によ
って、実施例(実7-1〜実7-5)、比較例(比6-1〜6-3)の各
サンプルを作製した。これらの光起電力素子を、AM1.
5、100mW/cm2の光照射下に設置して、25℃でV-I特性を
測定し、光電変換効率(η)、開放電圧(Voc)、短絡電流
(Jsc)、曲線因子(F.F.)の平均値を求めた。
Through the above steps, the fabrication of a photovoltaic element as an example of the present invention was completed. Depending on the conditions for forming the n-type semiconductor layer 104, samples of the examples (Examples 7-1 to 7-5) and the comparative examples (Comparative Examples 6-1 to 6-3) were produced. AM1.
5, Installed under light irradiation of 100 mW / cm2, measure VI characteristics at 25 ° C, photoelectric conversion efficiency (η), open circuit voltage (Voc), short circuit current
(Jsc) and the average value of the fill factor (FF) were determined.

【0252】図3bは、この結果をシリコンの密度が小さ
くなっている領域の膜厚方向の平均高さdを横軸として
まとめたグラフである。ここで、比較例、比6-1の値を1
とした。グラフから明らかなように、主成分であるIV族
元素の密度が小さくなっている領域が離散的に存在する
本発明のn型半導体層と微結晶のi型半導体層の接合によ
って、光起電力素子の開放電圧(Voc)、短絡電流(Jsc)、
フィルファクター(FF)が向上し、光電変換効率が向上し
た。また、前記領域の膜厚方向の平均高さをd、半導体
層の形成された基板面に平行方向の平均径をLとしたと
き、3nm≦d≦40nm かつ 3nm≦L≦80nmの範囲にあるとき
に、著しく光電変換効率が向上した。また、表14のよう
に、光起電力素子の製造の歩留まりが向上した。製造の
歩留まりは、ここでは、0.25cm2の光起電力素子を100個
ずつ作製し、シャント抵抗が、5×10E4Ω/cm2以上のも
のの割合とした。また、光起電力素子を180℃の大気中
で24時間耐熱試験を実施したところ、表14のように、光
起電力素子の熱劣化率(熱劣化24時間後の光電変換効率
の初期値に対する低下率)が減少し、耐熱性が向上し
た。
FIG. 3B is a graph summarizing the results with the average height d in the film thickness direction of the region where the silicon density is low as the horizontal axis. Here, in the comparative example, the value of the ratio 6-1 is 1
And As is clear from the graph, the photovoltaic power is generated by the junction between the n-type semiconductor layer of the present invention and the microcrystalline i-type semiconductor layer in which the region where the density of the main group IV element is small discretely exists. Open-circuit voltage (Voc), short-circuit current (Jsc),
Fill factor (FF) was improved, and photoelectric conversion efficiency was improved. Further, when the average height in the film thickness direction of the region is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, it is in the range of 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦ 80 nm. At times, the photoelectric conversion efficiency was significantly improved. Further, as shown in Table 14, the production yield of the photovoltaic element was improved. Here, the production yield was such that 100 photovoltaic elements each having a size of 0.25 cm2 were manufactured and the shunt resistance was 5 × 10E4Ω / cm2 or more. Further, when the photovoltaic element was subjected to a heat resistance test for 24 hours in the air at 180 ° C., as shown in Table 14, the thermal degradation rate of the photovoltaic element (the initial value of the photoelectric conversion efficiency after 24 hours of thermal degradation) (Decrease rate) was reduced, and the heat resistance was improved.

【0253】また、実施例7-3から実施例7-5および比較
例6-3のp層の部分を、2次イオン質量分析(SIMS)で、シ
リコン、水素、フッ素、ボロンの濃度を分析した結果、
シリコンの密度が小さくなっている領域の大きさが大き
くなるにつれて、Siの検出強度の若干の低下とともに水
素、フッ素の強度が増加していたことから、前記領域に
おける水素、フッ素の濃度が他の部分より高くなってい
ると考えられる。その比率は、水素が他の部分の約5
倍、フッ素が他の部分の約4倍と見積もられた。
The p-layer portions of Examples 7-3 to 7-5 and Comparative Example 6-3 were analyzed by secondary ion mass spectrometry (SIMS) to determine the concentrations of silicon, hydrogen, fluorine, and boron. As a result,
As the size of the region where the density of silicon is reduced becomes larger, the intensity of hydrogen and fluorine is increased with a slight decrease in the detection intensity of Si. It is thought that it is higher than the part. The ratio is that hydrogen is about 5%
Fluorine was estimated to be about four times that of the other parts.

【0254】実施例8 実施例7-3において、i型半導体層105の堆積に際して、
2.45GHzのマイクロ波のかわりに、500MHzの高周波を用
い、形成条件を表15のようにさまざまに変化させて、i
型半導体層が非晶質からなる光起電力素子と、さまざま
な粒径の微結晶からなる光起電力素子を作製した。ここ
で、500MHzの高周波は、誘電体窓からではなく金属電極
から、45mW/cm2の電力を印加した。また、13.56MHzのRF
電力は、比較例7-1のみ電極を接地して印加し、他の光
起電力素子は、フローティングにして印加した。その結
果、比較例7-1以外は、RF電極に負のセルフバイアスが
かかった。微結晶の体積率は、Raman分光の結果、520cm
-2のピークと480cm-2のピークの積分強度を比較するこ
とによって求めた。また、微結晶の平均粒径は、X線回
折のピークの半値巾から計算した。また、断面TEMによ
って、光起電力素子を観察し、半導体層の形成面に対し
て垂直方向の微結晶の平均径をH、半導体層の形成面に
対して水平方向の微結晶の平均径をWとして、H/Wの比を
計算した。
Example 8 In Example 7-3, when depositing the i-type semiconductor layer 105,
Using a high frequency of 500 MHz instead of a microwave of 2.45 GHz and changing the forming conditions variously as shown in Table 15, i
A photovoltaic element in which the type semiconductor layer was made of amorphous and a photovoltaic element in which the type semiconductor layer was made of microcrystals having various grain sizes were produced. Here, a high frequency of 500 MHz applied a power of 45 mW / cm 2 not from the dielectric window but from the metal electrode. 13.56MHz RF
The power was applied only to Comparative Example 7-1 with the electrodes grounded, and the other photovoltaic elements were applied in a floating state. As a result, except for Comparative Example 7-1, a negative self-bias was applied to the RF electrode. The volume fraction of the crystallite was 520 cm as a result of Raman spectroscopy.
The integrated intensity of the peak of the 480 cm -2 -2 was determined by comparison. The average particle size of the fine crystals was calculated from the half width of the X-ray diffraction peak. Further, by observing the photovoltaic element by cross-sectional TEM, the average diameter of the microcrystals in the direction perpendicular to the surface on which the semiconductor layer is formed is H, and the average diameter of the microcrystals in the direction horizontal to the surface on which the semiconductor layer is formed is H As W, the ratio of H / W was calculated.

【0255】作製した光起電力素子を50℃に保ち、AM1.
5、100mW/cm2の光を、1000時間照射した後の光電変換効
率を25℃で測定した。光起電力素子の特性は、比較例7-
1の値を1とした。
The manufactured photovoltaic element was kept at 50 ° C.
5, the photoelectric conversion efficiency after irradiation with light of 100 mW / cm 2 for 1000 hours was measured at 25 ° C. The characteristics of the photovoltaic element are shown in Comparative Example 7-
The value of 1 was set to 1.

【0256】表15のように、水素希釈率を高め、RF電力
を高めて、電極をフローティングにして、負の値のバイ
アス電圧が電極にかかるようにした結果、微結晶の体積
率が増大し、平均粒径が拡大し、H/Wの比率が増大し
た。特に、微結晶の体積率50%以上、平均粒径3nm以上、
H/Wが2以上の光起電力素子は、光劣化が少なく、劣化後
の光電変換効率が顕著に向上した。また、実施例8-2と
実施例8-3の光起電力素子の光劣化率は5%以下であっ
た。
As shown in Table 15, the hydrogen dilution rate was increased, the RF power was increased, and the electrode was floated so that a negative bias voltage was applied to the electrode. As a result, the volume fraction of the microcrystal was increased. The average particle size was increased, and the H / W ratio was increased. In particular, the volume fraction of microcrystals is 50% or more, the average particle size is 3 nm or more,
The photovoltaic element having an H / W of 2 or more showed little photodegradation, and the photovoltaic conversion efficiency after the degradation was remarkably improved. The photodegradation rates of the photovoltaic elements of Example 8-2 and Example 8-3 were 5% or less.

【0257】[0257]

【表15】 [Table 15]

【0258】実施例9 実施例7において、p型半導体層106として、マイクロ波C
VD法を用いて堆積チャンバー 418で、微結晶酸化珪素
(μc-SiOと略記する)を15nm形成した点が異なる光起電
力素子を実施例1と同様の方法で作製した。このときRF
電力をバイアス棒428に印加すると同時に、不図示のDC
電源から正のDC電圧をバイアス棒428に重畳した。
Example 9 In Example 7, the microwave C was used as the p-type semiconductor layer 106.
The microcrystalline silicon oxide is deposited in the deposition chamber 418 using the VD method.
A photovoltaic element different in that 15 μm (abbreviated as μc-SiO) was formed in the same manner as in Example 1. At this time RF
At the same time as applying power to the bias rod 428, a DC
A positive DC voltage from the power supply was superimposed on the bias bar 428.

【0259】ここで、μc-SiOのp層の形成条件を変化さ
せることにより、表16のごとくμc-SiOのp層中のシリコ
ンの密度が小さくなっている領域の大きさ(d及びL)が
異なる光起電力素子(実施例9―1、9―2)ができた。
Here, the size (d and L) of the region where the density of silicon in the μc-SiO p layer is low as shown in Table 16 is changed by changing the formation conditions of the μc-SiO p layer. However, different photovoltaic devices (Examples 9-1 and 9-2) were obtained.

【0260】μc-SiOのp層の形成には、実施例7に記し
た成膜ガスに加えて、ガス化したH2Oを用いた。また、
μc-SiOのp層の形成条件は表16のとおりで、基板温度
は、250℃にコントロールした。また、表16でBF3の流量
は、BF3/H2の流量に濃度をかけた計算値を記した。
For the formation of the p layer of μc-SiO, gasified H 2 O was used in addition to the film forming gas described in Example 7. Also,
The conditions for forming the μc-SiO p layer were as shown in Table 16, and the substrate temperature was controlled at 250 ° C. The flow rate of BF 3 in Table 16, describing the calculated value obtained by multiplying the concentration on the flow rate of BF 3 / H 2.

【0261】表16から明らかなように、水素希釈率を高
め、RF電力を高め、DC電圧を高めた結果、シリコンの密
度が小さくなっている領域の大きさが適度に大きくな
り、光起電力素子の開放電圧(Voc)と短絡電流(Jsc)とフ
ィルファクター(FF)が向上して、光電変換効率が向上し
た。また歩留まりが向上し、180℃、24時間後の熱劣化
率が少なくなった。ここで、光起電力素子の特性は、比
較例8-1の値を1としている。
As is clear from Table 16, as the hydrogen dilution rate was increased, the RF power was increased, and the DC voltage was increased, the size of the region where the silicon density was reduced was appropriately increased, and the photovoltaic voltage was increased. The open-circuit voltage (Voc), short-circuit current (Jsc), and fill factor (FF) of the device were improved, and the photoelectric conversion efficiency was improved. Also, the yield was improved, and the thermal degradation rate after 24 hours at 180 ° C. was reduced. Here, the value of the photovoltaic element is set to 1 in Comparative Example 8-1.

【0262】また、これらの光起電力素子のp層の組成
をオージェ電子分光法(AES)で測定したところ、前記領
域の大きさが、大きくなるほど、膜中の酸素の濃度が増
大していたことから、前記領域における酸素の濃度が他
の部分より高くなっていると考えられる。その比率は、
他の部分の約4倍と見積もられた。
When the composition of the p-layer of these photovoltaic devices was measured by Auger electron spectroscopy (AES), the oxygen concentration in the film increased as the size of the region increased. Therefore, it is considered that the concentration of oxygen in the region is higher than that in other portions. The ratio is
It was estimated to be about four times the other parts.

【0263】[0263]

【表16】 [Table 16]

【0264】実施例10 実施例7において、μc-n層、μc-i層、μc-p層を微結晶
炭化珪素(μc-SiCと略記する)で形成した点が異なる光
起電力素子を実施例7と同様の方法で作製した。
Example 10 A photovoltaic element different from Example 7 in that the μc-n layer, μc-i layer and μc-p layer were formed of microcrystalline silicon carbide (abbreviated as μc-SiC) was implemented. It was produced in the same manner as in Example 7.

【0265】μc-n層は、実施例9-2のp層の形成条件に
おいて、BF3/H2ガスをPH3/H2ガスに置き換えた条件で膜
厚15nm形成した。断面TEMにより、μc-n層中に、dが平
均12nm、Lが平均15nmのシリコンの密度が小さくなって
いる領域が観察された。
[0265] [mu] c-n layer is the formation conditions of the p-layer of Example 9-2, BF 3 / H 2 gas PH 3 / H 2 and the conditions of replacing the gas film thickness 15nm is formed. By cross-sectional TEM, in the μc-n layer, a region in which the density of silicon was 12 nm in average and L was 15 nm in average was low in the μc-n layer.

【0266】μc-i層は、実施例8-3のi層の形成条件に
おいて、CH4ガスを5sccm加えた 条件で膜厚500nm形成し
た。Raman分光の結果、微結晶の体積率は80%、X線回折
の結果、微結晶の平均粒径は9nm、断面TEMの結果、H/W
の比率は5倍であった。
The μc-i layer was formed to a thickness of 500 nm under the conditions for forming the i-layer in Example 8-3, with the addition of 5 sccm of CH 4 gas. Raman spectroscopy results, volume fraction of microcrystals 80%, X-ray diffraction results, average diameter of microcrystals 9nm, cross-sectional TEM results, H / W
Was 5 times.

【0267】ここで、μc-SiCのp層の形成条件を変化さ
せることにより、表4のごとくμc-SiCのp層中のシリコ
ンの密度が小さくなっている領域の大きさが異なる光起
電力素子(実施例10-1、10-2)ができた。
Here, by changing the formation conditions of the μc-SiC p-layer, the photovoltaic powers differing in the size of the region where the silicon density in the μc-SiC p-layer is reduced as shown in Table 4. The devices (Examples 10-1 and 10-2) were completed.

【0268】μc-SiCのp層は、実施例7に記した成膜ガ
スに加えてCH4/H2ガスを用い、形成条件を表17のように
して、膜厚15nm形成した。基板温度は、何れも200℃に
コントロールした。また、表17でSiH4、CH4、BF3の各ガ
スは、何れもH2でそれぞれ10%、10%、2%の濃度に希釈し
たガスを用い、それぞれの流量は濃度をかけた計算値を
記した。
The p-layer of μc-SiC was formed to a thickness of 15 nm using CH 4 / H 2 gas in addition to the film-forming gas described in Example 7 and forming conditions as shown in Table 17. The substrate temperature was controlled at 200 ° C. in each case. In Table 17, each gas of SiH 4 , CH 4 , and BF 3 is a gas diluted with H 2 to a concentration of 10%, 10%, and 2%, respectively, and each flow rate is calculated by multiplying the concentration. The values are noted.

【0269】表17から明らかなように、水素希釈率を高
め、RF電力を高めて、バイアス値を表17のように増大さ
せた結果、シリコンの密度が小さくなっている領域の大
きさが適度に大きくなり、光起電力素子の開放電圧(Vo
c)と短絡電流(Jsc)とフィルファクター(FF)が向上し
て、光電変換効率が向上した。また歩留まりが向上し、
180℃、24時間後の熱劣化率が少なくなった。ここで、
光起電力素子の特性は、比較例9-1の値を1としている。
また、これらの光起電力素子の光劣化はほとんどなかっ
た。
As is clear from Table 17, the hydrogen dilution ratio was increased, the RF power was increased, and the bias value was increased as shown in Table 17, and as a result, the size of the region where the silicon density was reduced was moderate. And the open-circuit voltage (Vo
c), the short-circuit current (Jsc) and the fill factor (FF) were improved, and the photoelectric conversion efficiency was improved. In addition, the yield has improved,
The rate of thermal deterioration after 24 hours at 180 ° C was reduced. here,
The value of the photovoltaic element is set to 1 in Comparative Example 9-1.
Also, these photovoltaic elements hardly deteriorated.

【0270】[0270]

【表17】 [Table 17]

【0271】実施例11 図2のような、a-Si/μc-Si/a-SiGeトリプルの光起電力
素子を作製した。a-Si/μc-Si/a-SiGeトリプルとは、第
1のpin接合215のi型半導体層211が、アモルファスシリ
コンからなり、第2のpin接合216のi型半導体層208が、
微結晶シリコンからなり、第3のpin接合217のi型半導体
層205が、アモルファスシリコンゲルマニウム(a-SiGe)
からなるスタック型の光起電力素子である。(表18参
照。)
Example 11 An a-Si / μc-Si / a-SiGe triple photovoltaic device as shown in FIG. 2 was prepared. a-Si / μc-Si / a-SiGe triple is
The i-type semiconductor layer 211 of the first pin junction 215 is made of amorphous silicon, and the i-type semiconductor layer 208 of the second pin junction 216 is
Made of microcrystalline silicon, the i-type semiconductor layer 205 of the third pin junction 217 is made of amorphous silicon germanium (a-SiGe)
It is a stack type photovoltaic element made of (See Table 18.)

【0272】[0272]

【表18】 [Table 18]

【0273】このトリプルセルは、図6のロールツーロ
ール法を用いた堆積装置を用いて、実施例6と同様に形
成した。各層の形成条件は表19に示す通りである。ここ
で、各p層のカソード電極は、正のセルフバイアスがか
かるように表面積が大きく設定されている。
This triple cell was formed in the same manner as in Example 6 using the deposition apparatus using the roll-to-roll method shown in FIG. The conditions for forming each layer are as shown in Table 19. Here, the surface area of the cathode electrode of each p layer is set large so that a positive self-bias is applied.

【0274】[0274]

【表19】 [Table 19]

【0275】ここで、表20のようにp1層、p2層、p3層、
の形成条件によって、微結晶シリコンからなるp層中
の、シリコンの密度が小さくなっている領域の大きさが
異なる光起電力素子(実施例11-1)ができた。また、比
較例10-1では、n22層を形成するかわりに、a-Siからな
るRF-i2層を10nm形成し、MW-i2層をμc-Siのかわりに、
a-SiGeで65nm形成し、H2プラズマ処理のかわりに、RF-i
2層を25nm形成した。すなわち、比較例10-1は、a-Si/a-
SiGe/a-SiGeトリプルセルを形成した。比較例10-2と実
施例11-1は、p層の形成条件のみ異なる。
Here, as shown in Table 20, p1 layer, p2 layer, p3 layer,
A photovoltaic device (Example 11-1) was obtained in which the size of the region where the density of silicon was low in the p-layer made of microcrystalline silicon was different depending on the formation conditions of (1). Also, in Comparative Example 10-1, instead of forming the n22 layer, an RF-i2 layer made of a-Si was formed to 10 nm, and the MW-i2 layer was replaced with μc-Si,
a-SiGe formed 65nm, RF-i instead of H2 plasma treatment
Two layers were formed to a thickness of 25 nm. That is, Comparative Example 10-1 shows that a-Si / a-
A SiGe / a-SiGe triple cell was formed. Comparative Example 10-2 and Example 11-1 differ only in the p-layer formation conditions.

【0276】作製した光起電力素子を50℃に保ち、AM1.
5、100mW/cm2の光を、1000時間照射した後の光電変換効
率を25℃で測定した。光起電力素子の特性と光劣化率
は、比較例10-1の値を1とした。
The photovoltaic device was kept at 50 ° C.
5, the photoelectric conversion efficiency after irradiation with light of 100 mW / cm 2 for 1000 hours was measured at 25 ° C. The value of Comparative Example 10-1 was set to 1 for the characteristics and the photodegradation rate of the photovoltaic element.

【0277】まず、比較例10-1と実施例11-1から明らか
なように、微結晶シリコンからなるi型半導体層を用い
ることによって、トリプルセル全体の光劣化率が低減し
た。さらに、比較例10-2と実施例11-1から明らかなよう
に、p層の形成条件を、水素希釈率を高め、RF電力を高
め、バイアス電圧を高めた結果、シリコンの密度が小さ
くなっている領域の大きさが適度に大きくなり、このよ
うなp層と微結晶シリコンのi型半導体層を接合させるこ
とによって、光起電力素子の光劣化後の開放電圧(Voc)
と短絡電流(Jsc)とフィルファクター(FF)が向上して、
光劣化後の安定化した光電変換効率が向上した。また製
造の歩留まりも向上した。
First, as is apparent from Comparative Example 10-1 and Example 11-1, the use of the i-type semiconductor layer made of microcrystalline silicon reduced the light degradation rate of the entire triple cell. Further, as is clear from Comparative Example 10-2 and Example 11-1, as a result of increasing the hydrogen dilution ratio, increasing the RF power, and increasing the bias voltage, the density of silicon was reduced as a result of the formation of the p-layer. The size of the region is appropriately increased, and by joining such a p-layer and an i-type semiconductor layer of microcrystalline silicon, the open-circuit voltage (Voc) after photodegradation of the photovoltaic element is obtained.
And short circuit current (Jsc) and fill factor (FF) are improved,
The stabilized photoelectric conversion efficiency after light degradation was improved. Also, the production yield has improved.

【0278】[0278]

【表20】 [Table 20]

【0279】[0279]

【発明の効果】以上述べたことから明らかなように、本
発明によれば、基板の上に複数積層された、非単結晶の
IV族元素を主構成成分とした半導体層によって、少な
くとも一つのpin接合が形成された光起電力素子にお
いて、少なくとも一つのドーピング層(p型半導体層ま
たはn型半導体層を指す)の中に、主構成成分であるI
V族元素の密度が小さくなっているIV族元素低密度領
域が離散的に存在することによって、以下のような効果
がある。
As is apparent from the above description, according to the present invention, at least one semiconductor layer composed of a plurality of non-single-crystal group IV elements as main components is stacked on a substrate. In a photovoltaic element in which a pin junction is formed, at least one doping layer (referring to a p-type semiconductor layer or an n-type semiconductor layer) includes a main component I
The discrete effects of group IV element low-density regions in which the density of group V elements is small have the following effects.

【0280】すなわち、活性化したアクセプターあるい
はドナーの密度が高く、活性化エネルギーが小さいこと
と吸収係数が小さいこととを両立させたドーピング層を
形成することができ、光起電力素子の開放電圧(Vo
c)と短絡電流(Jsc)とフィルファクター(FF)
が増大し、光電変換効率が向上する。また、ドーピング
層の応力が緩和されて、ドーピング層の上下の界面にお
ける膜はがれがなくなり、光起電力素子の製造の歩留ま
りが向上する。
That is, it is possible to form a doping layer in which the density of the activated acceptor or donor is high, the activation energy is low and the absorption coefficient is both low, and the open-circuit voltage ( Vo
c), short-circuit current (Jsc) and fill factor (FF)
And the photoelectric conversion efficiency is improved. Further, the stress of the doping layer is relieved, and the film at the upper and lower interfaces of the doping layer does not peel off, and the yield of manufacturing the photovoltaic element is improved.

【0281】また、前記IV族元素低密度領域の膜厚方
向の平均高さをd、半導体層の形成された基板面に平行
方向の平均径をLとしたとき、3nm≦d≦40nmか
つ3nm≦L≦80nmであることによって、上述の作
用がさらに強調され、光起電力素子の開放電圧(Vo
c)と短絡電流(Jsc)とフィルファクター(FF)
がさらに増大し、光電変換効率がさらに向上する。
When the average height of the group IV element low-density region in the film thickness direction is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, 3 nm ≦ d ≦ 40 nm and 3 nm When ≦ L ≦ 80 nm, the above-mentioned effect is further emphasized, and the open-circuit voltage (Vo
c), short-circuit current (Jsc) and fill factor (FF)
Is further increased, and the photoelectric conversion efficiency is further improved.

【0282】また、前記IV族元素低密度領域で、光学
的バンドギャップを拡大させる元素の濃度が、ドーピン
グ層の他の部分より高くなっていることによって、上述
の作用がさらに強調され、光起電力素子の開放電圧(V
oc)と短絡電流(Jsc)がさらに増大し、光電変換
効率がさらに向上する。
In the low-density region of the group IV element, the above-mentioned effect is further emphasized by the fact that the concentration of the element for expanding the optical band gap is higher than that of the other part of the doping layer. Open voltage of power element (V
oc) and the short-circuit current (Jsc) are further increased, and the photoelectric conversion efficiency is further improved.

【0283】また、前記IV族元素低密度領域で、価電
子制御剤の濃度が、ドーピング層の他の部分より高くな
っていることによって、上述の作用がさらに強調され、
光起電力素子の開放電圧(Voc)と短絡電流(Js
c)とフィルファクター(FF)がさらに増大し、光電
変換効率がさらに向上する。
In the low density region of the group IV element, the above effect is further emphasized by the fact that the concentration of the valence electron controlling agent is higher than that of the other portion of the doping layer.
Open voltage (Voc) and short-circuit current (Js) of the photovoltaic element
c) and the fill factor (FF) are further increased, and the photoelectric conversion efficiency is further improved.

【0284】また、前記IV族元素低密度領域が存在す
るドーピング層の少なくとも一部が微結晶半導体からな
ることによって、ドーピング層の光学的バンドギャップ
が増大して、光吸収が増大し、光起電力素子の短絡電流
(Jsc)が増大する。また、ドーピング層の活性化エ
ネルギーが低下して、ビルトインポテンシャルが高くな
って、光起電力素子の開放電圧(Voc)が向上する。
In addition, since at least a part of the doping layer in which the group IV element low-density region exists is made of a microcrystalline semiconductor, the optical band gap of the doping layer increases, light absorption increases, and The short circuit current (Jsc) of the power element increases. Further, the activation energy of the doping layer is reduced, the built-in potential is increased, and the open voltage (Voc) of the photovoltaic element is improved.

【0285】また、前記IV族元素低密度領域が非晶質
であることによって、ドーピング層の他の領域が主に微
結晶半導体から形成されている場合であっても、ドーピ
ング層の応力が緩和されて、ドーピング層の上下の界面
における膜はがれがなくなり、光起電力素子の製造の歩
留まりが向上する。また、ドーピング層とi型半導体層
の界面の界面準位が低減され、光起電力素子のフィルフ
ァクター(FF)が向上する。
Further, since the group IV element low-density region is amorphous, the stress of the doping layer is reduced even when the other region of the doping layer is mainly formed of a microcrystalline semiconductor. As a result, the films at the upper and lower interfaces of the doping layer do not peel off, and the production yield of the photovoltaic element is improved. Further, the interface state at the interface between the doping layer and the i-type semiconductor layer is reduced, and the fill factor (FF) of the photovoltaic element is improved.

【0286】また、複数のpin接合を積層した、スタ
ック型の光起電力素子において、n層とp層が接する逆
接合部分の少なくとも一方のドーピング層の中に、主構
成成分であるIV族元素の密度が小さくなっているIV
族元素低密度領域が離散的に存在することによって、逆
接合部分のオーミック性が向上し、シリーズ抵抗が減少
して、光起電力素子のフィルファクター(FF)が向上
する。また、光起電力素子の光劣化率が低減する。
In a stack type photovoltaic device in which a plurality of pin junctions are stacked, at least one of the doping layers in the reverse junction where the n-layer and the p-layer are in contact with each other includes a group IV element as a main component. IV with reduced density
The discrete existence of the group-element low-density region improves the ohmic property of the reverse junction, reduces the series resistance, and improves the fill factor (FF) of the photovoltaic device. Further, the light deterioration rate of the photovoltaic element is reduced.

【0287】また、i型半導体層が少なくとも一部が微
結晶からなることによって増大していたリーク電流が減
少し、光起電力素子のシャント抵抗が増大して、光起電
力素子の製造の歩留まりが向上した。また、光起電力素
子の耐熱性が向上した。
Also, the leakage current, which has been increased due to at least part of the i-type semiconductor layer being made of microcrystals, is reduced, the shunt resistance of the photovoltaic element is increased, and the production yield of the photovoltaic element is increased. Improved. Further, the heat resistance of the photovoltaic element was improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光起電力素子の一例の略断面図であ
る。
FIG. 1 is a schematic sectional view of an example of a photovoltaic device of the present invention.

【図2】本発明のスタック型の光起電力素子の一例の略
断面図である。
FIG. 2 is a schematic sectional view of an example of a stacked photovoltaic device of the present invention.

【図3】IV族元素低密度領域の平均高さdを横軸にと
った、光起電力素子の光電変換効率と開放電圧(Vo
c)と短絡電流(Jsc)とフィルファクター(FF)
のグラフである。
FIG. 3 shows the photoelectric conversion efficiency and open-circuit voltage (Vo) of the photovoltaic element, with the average height d of the group IV element low-density region on the horizontal axis
c), short-circuit current (Jsc) and fill factor (FF)
It is a graph of.

【図4】本発明の光起電力素子の半導体層を作製する成
膜装置の一例を模式的に示す図である。
FIG. 4 is a diagram schematically illustrating an example of a film forming apparatus for manufacturing a semiconductor layer of a photovoltaic element of the present invention.

【図5】本発明の光起電力素子の一例を上から見た模式
図である。
FIG. 5 is a schematic view of one example of the photovoltaic device of the present invention as viewed from above.

【図6】本発明の光起電力素子をロール・ツー・ロール
方式で作製する場合用いる連続成膜装置の一例を模式的
に示す図である。
FIG. 6 is a diagram schematically illustrating an example of a continuous film forming apparatus used when a photovoltaic element of the present invention is manufactured by a roll-to-roll method.

【符号の説明】[Explanation of symbols]

101 基板 102 裏面電極 103 透明導電層 104 n型半導体層 105 i型半導体層 106 p型半導体層 107 透明電極 108 集電電極 109,110 ドーピング層の主構成成分であるIV
族元素の密度が小さくなっているIV族元素低密度領域 111 微結晶粒 201 基板 202 裏面電極 203 透明導電層 204,207,210 n型半導体層 205,208,211 i型半導体層 206,209,212 p型半導体層 213 透明電極 214 集電電極 215 第1のpin接合 216 第2のpin接合 217 第3のpin接合 251,252,261,262 RF−i層 400 多室分離型の堆積装置 401 基板搬入室 402 n型層搬送室 403 MW−iまたはRF−i層搬送室 404 p型層搬送室 405 基板搬出室 406,407,408,409 ゲートバルブ 410,411,412 基板加熱用ヒーター 413 基板搬送用レール 417 n型層堆積室 418 MW−iまたはRF−i層堆積室 419 p型層堆積室 420,421 RF導入用カップ型電極 422,423 RF電源 424 バイアス印加用電源 425 MW導入用窓 426 MW導入用導波管 427 MW−i層堆積用シャッター 428 バイアス電極 429,449,469 ガス供給管 501 光起電力素子の光入射面 502 取り出し電極 601 基板送り出し室 602〜614 堆積室 615 基板巻き取り室 616 分離通路 617 基板 618 ランプヒーター 619 原料ガス入口 620 排気口 621 RF電極 622 マイクロ波導入部 624 掃気ガス入口 625 送り出しロール 626 ガイドロール 627 巻き取りロール 628 ガイドロール 629 複数個のガス導入口 630 GeH4ガスの流量 631 RFバイアス電極
101 substrate 102 back electrode 103 transparent conductive layer 104 n-type semiconductor layer 105 i-type semiconductor layer 106 p-type semiconductor layer 107 transparent electrode 108 current collecting electrode 109, 110 IV which is a main component of the doping layer
Group IV element low-density region in which group element density is reduced 111 Microcrystal grains 201 Substrate 202 Back electrode 203 Transparent conductive layer 204, 207, 210 N-type semiconductor layer 205, 208, 211 i-type semiconductor layer 206, 209, 212 p-type semiconductor layer 213 transparent electrode 214 collector electrode 215 first pin junction 216 second pin junction 217 third pin junction 251 252 261 262 RF-i layer 400 multi-chamber separation type deposition apparatus 401 Substrate loading chamber 402 N-type layer transport chamber 403 MW-i or RF-i layer transport chamber 404 P-type layer transport chamber 405 Substrate transport chamber 406, 407, 408, 409 Gate valve 410, 411, 412 Substrate heating heater 413 Substrate Transfer rail 417 n-type layer deposition chamber 418 MW-i or RF-i layer deposition chamber 419 p-type layer deposition chamber 420, 421 RF introduction cup type electrode 422, 423 RF power supply 424 bias application power supply 425 MW introduction window 426 MW introduction waveguide 427 MW-i layer deposition shutter 428 bias electrode 429, 449 , 469 Gas supply pipe 501 Light incident surface of photovoltaic element 502 Extraction electrode 601 Substrate delivery chamber 602 to 614 Deposition chamber 615 Substrate winding chamber 616 Separation passage 617 Substrate 618 Lamp heater 619 Source gas inlet 620 Exhaust port 621 RF electrode 622 Microwave introduction section 624 Scavenging gas inlet 625 Delivery roll 626 Guide roll 627 Take-up roll 628 Guide roll 629 Plural gas introduction ports 630 GeH4 gas flow rate 631 RF bias electrode

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体接合を有する光起電力素子におい
て、ドーピング層の主構成成分であるIV族元素の密度
が小さくなっているIV族元素低密度領域が、ドーピン
グ層の形成面内に散在することを特徴とする光起電力素
子。
In a photovoltaic device having a semiconductor junction, a low-density group IV element region in which the density of a group IV element, which is a main component of the doping layer, is low is scattered in the surface where the doping layer is formed. A photovoltaic element characterized by the above-mentioned.
【請求項2】 前記低密度領域の膜厚方向の平均高さを
d、半導体層の形成された基板面に平行方向の平均径を
Lとしたとき、3nm≦d≦40nmかつ3nm≦L≦
80nmであることを特徴とする請求項1に記載の光起
電力素子。
2. When the average height of the low-density region in the thickness direction is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer is formed is L, 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦
The photovoltaic device according to claim 1, wherein the thickness is 80 nm.
【請求項3】 前記低密度領域で、光学的バンドギャッ
プを拡大させる元素の濃度が、ドーピング層の他の部分
より高くなっていることを特徴とする請求項1または2
に記載の光起電力素子。
3. The element according to claim 1, wherein the concentration of the element for expanding the optical band gap in the low-density region is higher than that of another part of the doping layer.
3. The photovoltaic device according to claim 1.
【請求項4】 前記低密度領域で、価電子制御剤の濃度
が、ドーピング層の他の部分より高くなっていることを
特徴とする請求項1乃至3のいずれかに記載の光起電力
素子。
4. The photovoltaic device according to claim 1, wherein the concentration of the valence electron controlling agent is higher in the low density region than in other portions of the doping layer. .
【請求項5】 前記低密度領域が存在するドーピング層
の少なくとも一部が微結晶半導体からなることを特徴と
する請求項1乃至4のいずれかに記載の光起電力素子。
5. The photovoltaic device according to claim 1, wherein at least a part of the doping layer in which the low-density region exists is made of a microcrystalline semiconductor.
【請求項6】 前記低密度領域は非晶質であることを特
徴とする請求項5に記載の光起電力素子。
6. The photovoltaic device according to claim 5, wherein the low-density region is amorphous.
【請求項7】 前記ドーピング層および実質的に真性な
半導体層からなるpin接合を有することを特徴とする
請求項1乃至6のいずれかに記載の光起電力素子。
7. The photovoltaic device according to claim 1, further comprising a pin junction comprising said doping layer and a substantially intrinsic semiconductor layer.
【請求項8】 主成分であるIV族元素の密度が小さくな
っている低密度領域が離散的に存在するドーピング層
と、少なくとも一部が微結晶からなる実質的に真性の半
導体層とを有することを特徴とする光起電力素子。
8. A doping layer in which low-density regions in which the density of a group IV element as a main component is low are discretely present, and a substantially intrinsic semiconductor layer at least partially composed of microcrystals A photovoltaic element characterized by the above-mentioned.
【請求項9】 前記低密度領域の膜厚方向の平均高さを
d、半導体層の形成面に平行方向の平均径をLとしたと
き、 3nm≦d≦40nm かつ 3nm≦L≦80nm であることを特徴とする請求項8に記載の光起電力素
子。
9. An average height of the low-density region in a film thickness direction.
9. The photovoltaic device according to claim 8, wherein d is 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦ 80 nm, where L is the average diameter in the direction parallel to the surface on which the semiconductor layer is formed.
【請求項10】 前記低密度領域で、光学的バンドギャ
ップを拡大させる元素の濃度が、ドーピング層の他の部
分より高くなっていることを特徴とする請求項8または
9に記載の光起電力素子。
10. The photovoltaic device according to claim 8, wherein in the low-density region, the concentration of an element for expanding an optical band gap is higher than that of another portion of the doping layer. element.
【請求項11】 前記ドーピング層の少なくとも一部が
微結晶半導体からなることを特徴とする請求項8から1
0のいずれかに記載の光起電力素子。
11. The semiconductor device according to claim 8, wherein at least a part of the doping layer is made of a microcrystalline semiconductor.
0. The photovoltaic element according to any one of 0.
【請求項12】 前記低密度領域は非晶質であることを
特徴とする請求項11に記載の光起電力素子。
12. The photovoltaic device according to claim 11, wherein the low density region is amorphous.
【請求項13】 前記実質的に真性の半導体層の微結晶
の体積率が50%以上であり、微結晶の平均粒径が3nm
以上であり、微結晶粒の半導体層の形成面に対して垂直
方向の平均径が水平方向の平均径の2倍以上であること
を特徴とする請求項8から12のいずれかに記載の光起
電力素子。
13. The volume ratio of microcrystals in the substantially intrinsic semiconductor layer is 50% or more, and the average particle size of the microcrystals is 3 nm.
The light according to any one of claims 8 to 12, wherein the average diameter in the vertical direction with respect to the formation surface of the semiconductor layer of microcrystal grains is twice or more the average diameter in the horizontal direction. Electromotive element.
【請求項14】 非晶質のドーピング層の上に、同じ導
電型で少なくとも一部が微結晶半導体からなるドーピン
グ層を積層し、その上に少なくとも一部が微結晶からな
る実質的に真性の半導体層を積層したことを特徴とする
請求項8から13のいずれかに記載の光起電力素子。
14. A doping layer of the same conductivity type and at least partly made of a microcrystalline semiconductor is laminated on the amorphous doping layer, and a substantially intrinsic layer of at least partly made of microcrystal is formed thereon. 14. The photovoltaic device according to claim 8, wherein semiconductor layers are stacked.
【請求項15】 前記ドーピング層及び実質的に真性な
半導体層からなるpin接合を複数有することを特徴とす
る請求項8から14のいずれかに記載の光起電力素子。
15. The photovoltaic device according to claim 8, comprising a plurality of pin junctions comprising said doping layer and a substantially intrinsic semiconductor layer.
JP9248528A 1996-09-19 1997-09-12 Photovolaic element Abandoned JPH10229209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9248528A JPH10229209A (en) 1996-09-19 1997-09-12 Photovolaic element

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8-247830 1996-09-19
JP24783096 1996-09-19
JP8-351840 1996-12-12
JP35184096 1996-12-12
JP9248528A JPH10229209A (en) 1996-09-19 1997-09-12 Photovolaic element

Publications (1)

Publication Number Publication Date
JPH10229209A true JPH10229209A (en) 1998-08-25

Family

ID=27333635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248528A Abandoned JPH10229209A (en) 1996-09-19 1997-09-12 Photovolaic element

Country Status (1)

Country Link
JP (1) JPH10229209A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064455A1 (en) * 2008-12-05 2010-06-10 三菱重工業株式会社 Photoelectric conversion device
JP2011029259A (en) * 2009-07-22 2011-02-10 Kaneka Corp Thin film photoelectric conversion device
CN103065700A (en) * 2011-10-20 2013-04-24 E·I·内穆尔杜邦公司 Thick film silver paste and use thereof in manufacture of semiconductor device
WO2013080766A1 (en) * 2011-11-30 2013-06-06 京セラ株式会社 Photoelectric conversion device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064455A1 (en) * 2008-12-05 2010-06-10 三菱重工業株式会社 Photoelectric conversion device
JP2010135636A (en) * 2008-12-05 2010-06-17 Mitsubishi Heavy Ind Ltd Photoelectric conversion device
JP2011029259A (en) * 2009-07-22 2011-02-10 Kaneka Corp Thin film photoelectric conversion device
CN103065700A (en) * 2011-10-20 2013-04-24 E·I·内穆尔杜邦公司 Thick film silver paste and use thereof in manufacture of semiconductor device
WO2013080766A1 (en) * 2011-11-30 2013-06-06 京セラ株式会社 Photoelectric conversion device
JPWO2013080766A1 (en) * 2011-11-30 2015-04-27 京セラ株式会社 Photoelectric conversion device

Similar Documents

Publication Publication Date Title
US6166319A (en) Multi-junction photovoltaic device with microcrystalline I-layer
JP3169337B2 (en) Photovoltaic element and method for manufacturing the same
KR100251070B1 (en) Photovoltaic device
US5913986A (en) Photovoltaic element having a specific doped layer
US6399873B1 (en) Stacked photovoltaic device
JP3684041B2 (en) Photovoltaic element
JPH11261087A (en) Photovoltaic element
JPH10229209A (en) Photovolaic element
JP2918814B2 (en) Photovoltaic element and method for manufacturing the same
JP2918815B2 (en) Photovoltaic element and method for manufacturing the same
JP2918813B2 (en) Photovoltaic element and method for manufacturing the same
JP3659511B2 (en) Photovoltaic element
JP2007189266A (en) Stacked photovoltaic element
JP2937815B2 (en) Photovoltaic element and method for manufacturing the same
AU756834B2 (en) Method of producing a microcrystal semiconductor thin film
JP2958255B2 (en) Photovoltaic element and method for manufacturing the same
JPH09191119A (en) Manufacture of photovolataic element
JPH04255273A (en) Photovoltaic element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050906