JPH11261102A - Photovoltaic device - Google Patents

Photovoltaic device

Info

Publication number
JPH11261102A
JPH11261102A JP10075023A JP7502398A JPH11261102A JP H11261102 A JPH11261102 A JP H11261102A JP 10075023 A JP10075023 A JP 10075023A JP 7502398 A JP7502398 A JP 7502398A JP H11261102 A JPH11261102 A JP H11261102A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
amorphous
microcrystalline
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10075023A
Other languages
Japanese (ja)
Inventor
Yutaka Nishio
豊 西尾
Takaharu Kondo
隆治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10075023A priority Critical patent/JPH11261102A/en
Publication of JPH11261102A publication Critical patent/JPH11261102A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photovoltaic device which is light in weight, in photovoltaic characteristic, high in photoelectric conversion efficiency, capable of easy enlargement in area, and easily manufactured at low cost. SOLUTION: A PIN photovoltaic device is equipped with an i-type semiconductor layer 105 of a PIN semiconductor junction, wherein the i-type semiconductor layer 105 is of a laminated structure, where fine crystalline silicon layers 105A that take advantages of fine crystalline silicon (μc-Si) and amorphous silicon (a-Si) layers 105B are laminated alternately.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、シリコン系非単結晶半
導体材料からなる光起電力素子に関する。より詳しく
は、本発明は、光電変換効率が高くかつ優れた耐久性を
有する光起電力素子に関する。本発明における光起電力
素子は太陽電池を包含する。
The present invention relates to a photovoltaic device made of a silicon-based non-single-crystal semiconductor material. More specifically, the present invention relates to a photovoltaic element having high photoelectric conversion efficiency and excellent durability. The photovoltaic element in the present invention includes a solar cell.

【0002】[0002]

【従来の技術】近年、大気中の二酸化炭素濃度の増大に
よる地球温暖化の問題を憂慮して、化石燃料を使用する
火力発電に替わる発電手段として光起電力素子を利用し
た太陽電池が注目されている。因みに、日本を含めいく
つかの国では政府補助により太陽電池発電設備を一般家
庭に普及させる計画がなされ、既にその計画が実施され
つつある。また、太陽電池が局所的なその場での発電が
可能であることから、交通標識の発光用、緊急避難時の
発電用に利用されつつある。こうしたことから将来太陽
電池の需要がの増大が見込まれる。そうした太陽電池発
電設備に使用する太陽電池については、光電変換効率が
高いこと、20年程度という長期間にわたって安定した
発電能力が得られること、生産性がよいこと、そしてコ
スト/発電能力が小さい光起となどが求められる。太陽
電池の構成材料としては、単結晶シリコン、多結晶シリ
コン(poly−Si)、非晶質(アモルファス)シリ
コン(a−Si)、微結晶シリコン(μc−Si)、G
aAs、CdSなどが使用されている。これらの中、a
−Siに代表される非晶質(アモルファス)半導体は、
単結晶シリコン半導体に比べて、大面積の膜の形成が可
能であること、膜厚が薄くてすむこと、任意の材料に膜
堆積できることなどの長所があることから有望視されて
いる。ところでそうしたアモルファス半導体を使用した
いわゆるアモルファス太陽電池(光起電力素子)につい
ては、特に光電変換効率および長期安定性(長期耐久
性)についてさらに改善すべき点がある。特に光電変換
効率の光劣化現象は避けることの困難な問題である。
2. Description of the Related Art In recent years, solar cells using photovoltaic elements have attracted attention as a power generation means instead of thermal power generation using fossil fuels, in view of the problem of global warming due to an increase in the concentration of carbon dioxide in the atmosphere. ing. Incidentally, several countries, including Japan, have made plans to disseminate photovoltaic power generation facilities to ordinary households with the support of the government, and those plans are already being implemented. In addition, since solar cells can generate power locally at the place, they are being used for light emission of traffic signs and for power generation at the time of emergency evacuation. For these reasons, demand for solar cells is expected to increase in the future. The photovoltaic cells used in such photovoltaic power generation facilities have high photoelectric conversion efficiency, stable power generation capacity over a long period of about 20 years, good productivity, and low cost / light generation capacity. Ki is required. As a constituent material of the solar cell, single crystal silicon, polycrystalline silicon (poly-Si), amorphous silicon (a-Si), microcrystalline silicon (μc-Si), G
aAs, CdS and the like are used. Of these, a
Amorphous semiconductors represented by -Si are:
Compared to a single crystal silicon semiconductor, it is considered promising because of its advantages such as being able to form a film with a large area, being thinner, and being able to deposit a film on any material. By the way, in the so-called amorphous solar cell (photovoltaic element) using such an amorphous semiconductor, there is a point that the photoelectric conversion efficiency and the long-term stability (long-term durability) need to be further improved. In particular, the photodegradation phenomenon of the photoelectric conversion efficiency is a difficult problem to avoid.

【0003】アモルファス太陽電池(光起電力素子)に
ついて、その光電変換効率を向上せしめるについて多く
の提案がある。例えばpin型の半導体接合を用いたア
モルファス太陽電池(光起電力素子)の場合、該アモル
ファス太陽電池を構成するp型半導体層、i型半導体
層、およびn型半導体層のそれぞれの層の特性を向上さ
せる必要がある。こうしたことから、該i型半導体層
に、その構成材料であるアモルファスシリコン(a−S
i)に替えて光劣化するアモルファス相と光劣化しない
結晶相を含有する微結晶シリコン(μc−Si)を用い
ることが提案されている。例えば、J.Meier,e
t.al,Proc.of MRS spring m
eeting 1996 San Francisco
には、微結晶膜を用いたいわゆる微結晶太陽電池が記載
されていて、該太陽電池は、バンドギャップが狭く長波
長の光に対しても感度があり、光電変換効率は7.7%
程度であり、そして光劣化が小さいとされている。この
ことから、通常のアモルファス太陽電池に比べて、微結
晶膜を用いた微結晶太陽電池は太陽に暴露したときの光
劣化は小さいといえる。こうしたことから、微結晶半導
体材料は、長期安定性を有し、コスト/発電能力の点で
もアモルファスシリコン(a−Si)半導体材料に近い
ものがあるといえ、太陽電池(光起電力素子)の構成材
料として使用できるものであるといえる。
[0003] There are many proposals for improving the photoelectric conversion efficiency of amorphous solar cells (photovoltaic elements). For example, in the case of an amorphous solar cell (photovoltaic element) using a pin-type semiconductor junction, the characteristics of each of the p-type semiconductor layer, the i-type semiconductor layer, and the n-type semiconductor layer constituting the amorphous solar cell are described. Need to improve. For this reason, the i-type semiconductor layer is provided with amorphous silicon (a-S
It has been proposed to use microcrystalline silicon (μc-Si) containing an amorphous phase that undergoes photodegradation and a crystalline phase that does not undergo photodeterioration instead of i). For example, J. Meier, e
t. al, Proc. of MRS spring m
eating 1996 San Francisco
Describes a so-called microcrystalline solar cell using a microcrystalline film. The solar cell has a narrow band gap, is sensitive to long-wavelength light, and has a photoelectric conversion efficiency of 7.7%.
And light degradation is said to be small. From this, it can be said that a microcrystalline solar cell using a microcrystalline film has less light degradation when exposed to the sun, as compared with a normal amorphous solar cell. From these facts, it can be said that microcrystalline semiconductor materials have long-term stability and are close to amorphous silicon (a-Si) semiconductor materials in terms of cost / power generation capability. It can be said that it can be used as a constituent material.

【0004】ところで、アモルファスシリコン(a−S
i)膜や微結晶シリコン(μc−Si)膜の形成技術に
ついては、種々の提案があるが、実用性のある成膜技術
として広く用いられているものとして、グロー放電法に
よる成膜技術を挙げることができる。グロー放電法によ
る成膜技術により成膜する場合、アモルファスシリコン
(a−Si)は構造柔軟性を有することから、原料ガス
の組成や放電条件を選択することにより、その物性定数
を制御できる。その極端な例が微結晶シリコン(μc−
Si)膜である。例えば、水素で希釈したシラン(Si
4)ガスを高い供給電力のもとでグロー放電すると1
0nm以下の粒径をもつ結晶相とアモルファス相とが混
在する微結晶Si膜を得ることができる。
Incidentally, amorphous silicon (a-S)
i) Although various proposals have been made with respect to a technique for forming a film or a microcrystalline silicon (μc-Si) film, a film forming technique by a glow discharge method is widely used as a practical film forming technique. Can be mentioned. When a film is formed by a film forming technique using a glow discharge method, since amorphous silicon (a-Si) has structural flexibility, its physical property constant can be controlled by selecting the composition of the source gas and the discharge conditions. An extreme example is microcrystalline silicon (μc-
Si) film. For example, silane diluted with hydrogen (Si
Glow discharge of H 4 ) gas under high supply power
A microcrystalline Si film having a crystal phase and an amorphous phase having a particle size of 0 nm or less can be obtained.

【0005】[0005]

【発明が解決しようとする課題】従来より、微結晶シリ
コン(μc−Si)をi型半導体層に用いた光起電力素
子は光電変換効率が低く、また、μc−Siでは、光の
収集効率が低いために、実用に供し得る太陽電池とする
については、μc−Siからなるi型半導体の層厚は6
00nmから4000nmと非常に厚くする必要がある
とされている。ところが、このようにμc−Si層の層
厚を増すにつれて、微結晶相中では、異なる大きさ・形
の結晶粒が成長するため結晶粒同士で界面不整合が生じ
内部応力緩和をもたらすために、微結晶相中の結晶粒同
士の界面に欠陥を生じ、キャリアの走行性を劣化させる
という問題点がある。こうしたことから、微結晶シリコ
ン(μc−Si)で所望のi型半導体層を形成するのは
難しく、所望のi型半導体層が形成できたとしても、製
造される光起電力素子(太陽電池)は特にコストの点で
問題のあるものになってしまう。また、微結晶シリコン
(μc−Si)は、不純物をドープしていないノンドー
プの状態では弱いn型であるため、該μc−Siをi型
半導体層に使用する場合、ボロンを若干ドープすること
によりフェルミレベルをバンドギャップ中央付近にシフ
トさせて、i型半導体層内の電界強度を高め、電子がp
側に拡散し短絡電流を減少させることを防いでいる。し
かし、μc−Siのドーピング効率は100%に近く、
μc−Si膜の形成の際、仕込み時のSiH4へのB2
6添加量が1ppm程度という微量な領域でも、当該領
域のμc−Siの特性が大きく変化してしまう。また、
微結晶シリコン(μc−Si)はドーピング効率が高い
ため、成膜制御が難しく再現性を得ることが困難である
という問題がある。
Conventionally, a photovoltaic element using microcrystalline silicon (μc-Si) for an i-type semiconductor layer has a low photoelectric conversion efficiency, and a μc-Si has a low light collection efficiency. Therefore, for a practically usable solar cell, the layer thickness of the i-type semiconductor made of μc-Si is 6
It is said that the thickness needs to be very large, from 00 nm to 4000 nm. However, as the thickness of the μc-Si layer is increased as described above, in the microcrystalline phase, crystal grains of different sizes and shapes grow, so that interface mismatches occur between the crystal grains and internal stress is relaxed. In addition, there is a problem in that defects are generated at the interface between crystal grains in the microcrystalline phase, and the traveling properties of carriers are deteriorated. For this reason, it is difficult to form a desired i-type semiconductor layer from microcrystalline silicon (μc-Si), and even if a desired i-type semiconductor layer can be formed, a photovoltaic element (solar cell) to be manufactured Is particularly problematic in terms of cost. In addition, since microcrystalline silicon (μc-Si) is weak n-type in a non-doped state in which impurities are not doped, when microcrystalline silicon (μc-Si) is used for an i-type semiconductor layer, boron is slightly doped. By shifting the Fermi level to near the center of the band gap, the electric field intensity in the i-type semiconductor layer is increased,
Side to prevent short circuit current from being reduced. However, the doping efficiency of μc-Si is close to 100%,
When forming a μc-Si film, B 2 H was added to SiH 4 during preparation.
6 Even in a very small region where the amount of addition is about 1 ppm, the μc-Si characteristics in the region are greatly changed. Also,
Since microcrystalline silicon (μc-Si) has a high doping efficiency, there is a problem that it is difficult to control film formation and to obtain reproducibility.

【0006】[0006]

【発明の目的】本発明は、従来技術における上述した問
題点を解決し、微結晶シリコン(μc−Si)を使用し
た、所望の光起電力特性を有する光起電力素子(太陽電
池)を提供することを目的とする。本発明の他の目的
は、光劣化が少ないという微結晶シリコン(μc−S
i)の利点を活かすように該微結晶シリコンを使用し
た、キャリアの走行性が高く、そして光電変換効率の高
い光起電力素子(太陽電池)を提供することにある。本
発明の他の目的は、軽量かつ柔軟で長期間安定した電力
を発生し、さらには電力コストの安い光起電力素子(太
陽電池)を提供することにある。本発明の他の目的は、
建造物の屋根に設置して太陽光発電を実施したり、公園
や道路標識といった公共設備での夜間照明、案内燈、換
気設備としての機能を果たすことのできる光起電力素子
(太陽電池)を提供するとにある。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems in the prior art and provides a photovoltaic device (solar cell) using microcrystalline silicon (μc-Si) and having desired photovoltaic characteristics. The purpose is to do. Another object of the present invention is to provide microcrystalline silicon (μc-S
An object of the present invention is to provide a photovoltaic element (solar cell) that uses the microcrystalline silicon, has high carrier mobility, and has high photoelectric conversion efficiency so as to take advantage of i). Another object of the present invention is to provide a photovoltaic element (solar cell) that is lightweight, flexible, generates stable power for a long time, and has low power cost. Another object of the present invention is to
A photovoltaic device (solar cell) that can be installed on the roof of a building to perform solar power generation, or function as a night light, guide light, or ventilation facility in public facilities such as parks and road signs. To offer.

【0007】[0007]

【課題を解決するための手段】本発明は、従来技術にお
ける上述した問題を解決し、上記目的を達成するもので
ある。本発明により提供される光起電力素子は、シリコ
ン系非単結晶半導体材料からなるp型半導体層、i型半
導体層、およびn型半導体層を積層して形成したpin
型の半導体接合をもつ光起電力素子であって、前記i型
半導体層が、微結晶i型半導体層と、前記微結晶i型半
導体層の膜厚より薄い膜厚である非晶質i型半導体層と
が交互に積層された積層構造を有するものであることを
特徴とするものである。前記構成の本発明の光起電力素
子は、以下に述べる第1および第2の態様を包含する。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems in the prior art and achieves the above object. A photovoltaic element provided by the present invention is a pin formed by stacking a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer made of a silicon-based non-single-crystal semiconductor material.
A photovoltaic device having a semiconductor junction of a type, wherein the i-type semiconductor layer is a microcrystalline i-type semiconductor layer and an amorphous i-type semiconductor layer having a thickness smaller than the thickness of the microcrystalline i-type semiconductor layer. The semiconductor device has a laminated structure in which semiconductor layers are alternately laminated. The photovoltaic element of the present invention having the above configuration includes the following first and second aspects.

【0008】[0008]

【第1の態様】それぞれシリコン系非単結晶半導体材料
からなるp型半導体層、i型半導体層、およびn型半導
体層を積層して形成したpin型の半導体接合を有する
光起電力素子であって、前記i型半導体層は、微結晶i
型半導体層と、前記微結晶i型半導体層の膜厚より薄い
膜厚である非晶質i型半導体層とが交互に積層された積
層構造を有し、該微結晶i型半導体層は300nm乃至
5μmの範囲の厚みであり、該非晶質i型半導体層は
3.0nm乃至50nmの範囲の厚みであることを特徴
とする。当該構成においては、極薄の厚みの前記非晶質
i型半導体層は、前記微結晶i型半導体層に対して、前
記p型半導体層または前記n型半導体層の側に配置され
る。また、前記非晶質i型半導体層を、前記微結晶i型
半導体層を挟んで前記p型およびn型半導体層のそれぞ
れの側に配置してもよい。この場合、p型半導体層の側
に配置される非晶質i型半導体層の厚みと、n型半導体
層の側に配置される非晶質i型半導体層の厚みとの総和
が6.0nm乃至80nmの範囲にあるようにするのが
望ましい。
First Embodiment A photovoltaic element having a pin-type semiconductor junction formed by laminating a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer each made of a silicon-based non-single-crystal semiconductor material. Thus, the i-type semiconductor layer is a microcrystal i
A stacked structure in which semiconductor layers and amorphous i-type semiconductor layers having a thickness smaller than that of the microcrystalline i-type semiconductor layer are alternately stacked, and the microcrystalline i-type semiconductor layer has a thickness of 300 nm. To 5 μm, and the amorphous i-type semiconductor layer has a thickness of 3.0 nm to 50 nm. In this configuration, the amorphous i-type semiconductor layer having an extremely thin thickness is disposed on the p-type semiconductor layer or the n-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer. Further, the amorphous i-type semiconductor layer may be disposed on each side of the p-type and n-type semiconductor layers with the microcrystalline i-type semiconductor layer interposed therebetween. In this case, the sum of the thickness of the amorphous i-type semiconductor layer disposed on the p-type semiconductor layer side and the thickness of the amorphous i-type semiconductor layer disposed on the n-type semiconductor layer side is 6.0 nm. It is desirable that the thickness be in the range of 80 to 80 nm.

【0009】本発明の第1の態様の光起電力素子は、以
下に述べるような作用効果を奏する。即ち、特定厚みの
微結晶i型半導体層に対し極薄の特定厚みの非晶質i型
半導体層を非単結晶p型半導体層側に配置することによ
り、このように極薄の非晶質i型半導体層を配置しない
光起電力素子に比べて光電変換効率が向上する。この現
象は、微結晶i型半導体層に対して非単結晶p型半導体
層側に極薄の非晶質i型半導体層を配置することによっ
て、p/i界面にポテンシャル障壁が形成され、順方向
バイアスが印加された場合に、光励起された電子がp層
へ流入して再結合するのが防止されるために発現される
と考えられる。これによって、開放電圧、短絡電流、曲
線因子がそれぞれ向上するが、特に開放電圧の向上が顕
著である。さらに、微結晶i型半導体層に対して非単結
晶p型半導体層側に極薄の非晶質i型半導体層を配置す
ることで、光起電力素子の歩留が向上するという効果が
奏される。この現象の詳細な理由については不明である
が、微結晶i型半導体層表面に析出している粒界部を非
晶質i型半導体層で覆うことでリーク電流の発生を抑制
できるからではないかと考えられる。また、特定厚みの
微結晶i型半導体層に対し極薄の特定厚みの非晶質i型
半導体層を非単結晶n型半導体層側に配置することによ
り、このように極薄の非晶質i型半導体層を配置しない
光起電力素子に比べて光電変換効率が向上する。この現
象は、微結晶i型半導体層に対して非単結晶n型半導体
層側に極薄の非晶質i型半導体層を配置することによっ
て、n/i界面にポテンシャル障壁が形成され、順方向
バイアスが印加された場合に、光励起された正孔がn層
へ流入して再結合するのが防止されるために発現される
と考えられる。さらに、非単結晶n型半導体層に含まれ
る不純物(P)のi型半導体層側への拡散を抑制できる
からではないかと考えられる。これらによって、開放電
圧、短絡電流、曲線因子がそれぞれ向上するが、特に開
放電圧、曲線因子の向上が顕著である。本発明におい
て、光吸収層として機能する上記微結晶i型半導体層
は、その厚みが大きいほど有効に太陽光を吸収すること
ができるが、あまり厚くしすぎるとキャリア、特に正孔
の走行性が低下するため、光起電力素子とした場合の特
性、特に曲線因子(FF)に悪影響を及ぼす。したがっ
て、本発明における微結晶i型半導体層の厚みは、30
0nm〜5μmの範囲が最適である。本発明における上
記非晶質i型半導体層については、その光学的禁制帯幅
が大きい方がポテンシャル障壁の形成に効果的である。
該非晶質i型半導体層の光学的禁制帯幅は1.7eV以
上が最適である。本発明においては、上記微結晶i型半
導体層にボロンを含有し、その含有量を8ppm以下に
することによって、微結晶i型半導体層の成長を疎外す
ることなく、かつ正孔の走行性を改善することができ
る。
The photovoltaic device according to the first aspect of the present invention has the following functions and effects. That is, by arranging a very thin amorphous i-type semiconductor layer having a specific thickness on the non-single-crystal p-type semiconductor layer side with respect to a microcrystalline i-type semiconductor layer having a specific thickness, The photoelectric conversion efficiency is improved as compared with a photovoltaic element without an i-type semiconductor layer. This phenomenon is caused by disposing a very thin amorphous i-type semiconductor layer on the non-single-crystal p-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer, thereby forming a potential barrier at the p / i interface, and It is considered that when a directional bias is applied, electrons are excited because photoexcited electrons are prevented from flowing into the p layer and recombining. As a result, the open-circuit voltage, the short-circuit current, and the fill factor are improved, respectively. Further, by arranging an extremely thin amorphous i-type semiconductor layer on the side of the non-single-crystal p-type semiconductor layer with respect to the microcrystalline i-type semiconductor layer, the effect of improving the yield of the photovoltaic element is exhibited. Is done. Although the detailed reason for this phenomenon is unknown, it is not because the generation of leak current can be suppressed by covering the grain boundary portion precipitated on the surface of the microcrystalline i-type semiconductor layer with the amorphous i-type semiconductor layer. It is thought. In addition, by arranging an extremely thin amorphous i-type semiconductor layer having a specific thickness on the non-single-crystal n-type semiconductor layer side with respect to a microcrystalline i-type semiconductor layer having a specific thickness, The photoelectric conversion efficiency is improved as compared with a photovoltaic element without an i-type semiconductor layer. This phenomenon is caused by disposing a very thin amorphous i-type semiconductor layer on the non-single-crystal n-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer, thereby forming a potential barrier at the n / i interface, and It is considered that when a directional bias is applied, the holes are generated because photoexcited holes are prevented from flowing into the n-layer and recombining. Furthermore, it is considered that the diffusion of the impurity (P) contained in the non-single-crystal n-type semiconductor layer toward the i-type semiconductor layer can be suppressed. As a result, the open-circuit voltage, the short-circuit current, and the fill factor are improved, respectively. In the present invention, the microcrystalline i-type semiconductor layer functioning as a light absorbing layer can effectively absorb sunlight as its thickness is larger, but when it is too thick, the mobility of carriers, particularly holes, becomes poor. As a result, the characteristics of the photovoltaic element, particularly the fill factor (FF), are adversely affected. Therefore, the thickness of the microcrystalline i-type semiconductor layer in the present invention is 30
The range of 0 nm to 5 μm is optimal. With respect to the amorphous i-type semiconductor layer in the present invention, the larger the optical bandgap is, the more effective the formation of a potential barrier.
The optimal optical bandgap of the amorphous i-type semiconductor layer is 1.7 eV or more. In the present invention, boron is contained in the microcrystalline i-type semiconductor layer, and the content thereof is set to 8 ppm or less, so that the growth of the microcrystalline i-type semiconductor layer is not alienated and the hole traveling property is improved. Can be improved.

【0010】[0010]

【第2の態様】それぞれシリコン系非単結晶半導体材料
からなるp型半導体層、i型半導体層、およびn型半導
体層を積層して形成したpin型の半導体接合を有する
光起電力素子であって、前記i型半導体層は、微結晶i
型半導体層と、前記微結晶i型半導体層の膜厚より薄い
膜厚である非晶質i型半導体層とが交互に複数回繰り返
し積層された積層構造を有し、該微結晶i型半導体層は
10nm乃至50nmの範囲の厚みであり、該非晶質i
型半導体層は1nm乃至5nmの範囲の厚みであり、前
記微結晶i型半導体層は2nm乃至40nmの範囲の結
晶粒径であることを特徴とする。当該構成においては、
特定の厚みを有する微結晶i型半導体層が特定の厚みを
有する非晶質i型半導体層により挟まれている。上述し
たように、微結晶相中では厚みを増すにつれて、異なる
大きさ・形の結晶粒が成長するため結晶粒同士で界面不
整合が生じ内部応力緩和のために、微結晶層中の結晶粒
同士の界面に欠陥を生じる。しかし、本発明において
は、非晶質層を微結晶層との間に挿入することによっ
て、2つの微結晶層同士の内部応力を緩和し、微結晶層
/非晶質層を含むi型半導体層としては、内部応力を最
小としている。さらに、非晶質層の1層の厚さが1nm
から5nmと非常に薄くとることにより、i型半導体層
全体でも非晶質層の厚さを薄くし、i型半導体層の光劣
化の影響が抑えられる。さらに、微結晶層の結晶粒径を
2nmから40nmにとることによって、キャリアノ走
行性のよいi型半導体層を形成することができる。
Second Embodiment A photovoltaic device having a pin-type semiconductor junction formed by laminating a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer each made of a silicon-based non-single-crystal semiconductor material. Thus, the i-type semiconductor layer is a microcrystal i
A stacked structure in which a p-type semiconductor layer and an amorphous i-type semiconductor layer having a thickness smaller than that of the microcrystalline i-type semiconductor layer are alternately and repeatedly laminated a plurality of times; The layer has a thickness in the range of 10 nm to 50 nm and the amorphous i
The semiconductor layer has a thickness in the range of 1 nm to 5 nm, and the microcrystalline i-type semiconductor layer has a crystal grain size in the range of 2 nm to 40 nm. In this configuration,
A microcrystalline i-type semiconductor layer having a specific thickness is sandwiched between amorphous i-type semiconductor layers having a specific thickness. As described above, as the thickness increases in the microcrystalline phase, crystal grains of different sizes and shapes grow, causing interface mismatch between the crystal grains and reducing the internal stress. Defects occur at the interface between them. However, in the present invention, the internal stress between the two microcrystalline layers is reduced by inserting the amorphous layer between the microcrystalline layer and the i-type semiconductor including the microcrystalline layer / amorphous layer. The layers have a minimum internal stress. Further, the thickness of one amorphous layer is 1 nm.
The thickness of the amorphous layer is reduced even in the entire i-type semiconductor layer, and the influence of light deterioration of the i-type semiconductor layer can be suppressed. Further, by setting the crystal grain size of the microcrystalline layer to 2 nm to 40 nm, an i-type semiconductor layer having good carrier transport properties can be formed.

【0011】第2の態様におけるi型半導体層を構成す
る各微結晶i型半導体層は、周期律表第III族および
第V族原子の中の少なくとも一種の原子を、該i型半導
体層中で該原子の濃度が一定(1×10-5原子%または
それ以下)であるように、含有することができる。前記
第III族原子として、例えばBを各微結晶i型半導体
層に含有する場合、フェルミレベルがmidgap付近
にピンどめされ、弱いn型だったi型半導体層のギャッ
プ準位が補償されて、電界がi型半導体層全体に広が
り、短絡電流が向上し、かつi型半導体層からp型半導
体層に流入する電子も減るために開放電圧の向上が期待
できる。また、i型半導体層を構成する各非晶質i型半
導体層は、周期律表第III族および第V族原子の中の
少なくとも一種の原子を、該i型半導体層中で該原子の
濃度が一定(1×10-5原子%またはそれ以下)である
ように含有することができる。前記第V族原子として、
例えばバナジウムを各非晶質i型半導体層に含有する場
合、i型半導体層のキャリアの走行性を悪化させること
なく、耐食性を向上させることができる。本発明の光起
電力素子を太陽電池として、屋根に設置する場合、酸性
雨にあたっても腐食することが防げる。さらに、第2の
態様におけるi型半導体層は、非晶質i型半導体層/微
結晶i型半導体層界面の中の少なくとも1つの界面につ
いて、当該界面から微結晶i型半導体層内方向に徐々に
高くなる濃度分布で周期律表第III族および第V族原
子の中の少なくとも一種の原子を含有することができ
る。当該原子が、例えばBiである場合、pin接合内
での短絡を防止できる。即ちBiは、温度が高くなると
電気抵抗が増大するため、その性質を利用することで光
起電力素子のpin接合の短絡部分の抵抗を上げること
ができる。これにより光起電力素子の大面積化が可能に
なる。また、第2の態様におけるi型半導体層は、非晶
質i型半導体層/微結晶i型半導体層界面の中の少なく
とも1つの界面について、当該界面から非晶質i型半導
体層内方向に徐々に高くなる濃度分布で周期律表第II
I族および第V族原子の中の少なくとも一種の原子を含
有することができる。該原子が、例えばAsである場
合、i型半導体層の可とう性が改善され、それにより光
起電力素子は折り曲げ強度が改善されて、所望の形に折
り曲げることができるようになる。
Each microcrystalline i-type semiconductor layer constituting the i-type semiconductor layer in the second embodiment has at least one atom selected from the group III and group V atoms of the periodic table. , So that the concentration of the atom is constant (1 × 10 −5 atomic% or less). When, for example, B is contained in each microcrystalline i-type semiconductor layer as the group III atom, the Fermi level is pinned near midgap, and the gap level of the weak n-type i-type semiconductor layer is compensated. In addition, since the electric field spreads over the entire i-type semiconductor layer, the short-circuit current is improved, and the number of electrons flowing from the i-type semiconductor layer to the p-type semiconductor layer is reduced. Further, each amorphous i-type semiconductor layer constituting the i-type semiconductor layer contains at least one atom of the group III and group V atoms of the periodic table and the concentration of the atom in the i-type semiconductor layer. Is constant (1 × 10 −5 atomic% or less). As the group V atom,
For example, when vanadium is contained in each amorphous i-type semiconductor layer, the corrosion resistance can be improved without deteriorating the mobility of carriers in the i-type semiconductor layer. When the photovoltaic element of the present invention is installed on a roof as a solar cell, corrosion can be prevented even in acid rain. Further, the i-type semiconductor layer according to the second aspect is such that at least one of the interfaces between the amorphous i-type semiconductor layer and the microcrystalline i-type semiconductor layer is gradually moved from the interface toward the inside of the microcrystalline i-type semiconductor layer. At least one of the Group III and Group V atoms of the periodic table with a concentration distribution that becomes higher. When the atom is Bi, for example, a short circuit in the pin junction can be prevented. That is, since the electric resistance of Bi increases as the temperature increases, Bi can be used to increase the resistance of the short-circuit portion of the pin junction of the photovoltaic element. Thereby, the area of the photovoltaic element can be increased. Further, the i-type semiconductor layer in the second aspect has at least one interface among the amorphous i-type semiconductor layer / microcrystalline i-type semiconductor layer interface, in a direction from the interface to the inside of the amorphous i-type semiconductor layer. Periodic Table II with gradually increasing concentration distribution
It can contain at least one atom from Group I and Group V atoms. When the atoms are, for example, As, the flexibility of the i-type semiconductor layer is improved, so that the photovoltaic element has improved bending strength and can be bent into a desired shape.

【0012】以下、図面を参照しながら本発明の光起電
力素子(太陽電池)についてさらに詳しく説明する。図
1乃至図4は、それぞれ本発明の光起電力素子の一例の
構成を示す略断面図である。図5は、i型半導体層が微
結晶i型半導体層のみで構成された光起電力素子の一例
の構成を示す略断面図である。図1乃至図5において、
101は基板、102は裏面電極、103は透明導電
層、104はシリコン系非単結晶n型半導体層、105
はシリコン系非単結晶i型半導体層、106はシリコン
系非単結晶p型半導体層、107は透明電極、108は
集電電極である。また、105Aは、シリコン系微結晶
i型半導体層を示し、105B,105B−1および1
05B−2はそれぞれシリコン系非晶質i型半導体層を
示す。図1に示す光起電力素子におけるi型半導体層1
05は、二層積層構造のものであって、非晶質i型半導
体層(105B−1)は、微結晶i型半導体層に対して
p型半導体層106の側に配置されている。図2に示す
光起電力素子におけるi型半導体層105は、図1の場
合と同様で二層積層構造のものであって、非晶質i型半
導体層(105B−2)は、微結晶i型半導体層に対し
てn型半導体層104の側に配置されている。図3に示
す光起電力素子におけるi型半導体層105は、三層積
層構造のものであって、微結晶i型半導体層105Aを
挟んでその両側すなわちn型半導体層104およびp型
半導体層106のそれぞれの側に非晶質i型半導体層
(105B−1,105B−2)が配置されている。図
4に示す光起電力素子の例は、i型半導体層105が微
結晶i型半導体層105A(厚み:10nm〜5nm)
と非晶質i型半導体層105B(厚み:1nm〜5n
m)とが交互に複数回繰り返し積層された積層構造を有
する例を示すものである。図4におけるi型半導体層1
05は、前記非晶質i型半導体層105Bと前記微結晶
i型半導体層105Aとが交互に2回繰り返し積層され
た積層構造であるが、これは例示であって、該二者の層
105Aおよび105Bの交互の繰り返し積層回数は所
望により任意に調整できる。以上、図示の本発明の光起
電力素子は、基板とは逆の側から光を入射する構成であ
るが、これらは基板側から光を入射する構成にしてもよ
い。なお、上述の本発明の光起電力素子においては、基
板101は素子を支持する機能を有するもである。裏面
電極102(または裏面反射層)は主としてAl,A
g,Cuなどの金属からなるものであり、半導体層で吸
収されなかった光を再び当該半導体層に導く機能を有す
る。透明導電層103は、酸化亜鉛、酸化スズ、酸化イ
ンジウムなどからなり、光を拡散したり短絡を防止する
機能を有する。それぞれシリコン系非単結晶材料で構成
されたp型、i型、およびn型半導体層(106,10
5,104)からなるpin接合の半導体層は、光電変
換機能を有する。透明電極107(上部透明電極)は、
該半導体層に効率的に光を供給し、かつ発生した光電流
を効果的に集電電極108に導く機能を有する。集電電
極108は、光電流を集め、上記半導体層に効率的に光
を導く機能を有し、光の入射方向から見た形状が櫛型を
なすものである。
Hereinafter, the photovoltaic device (solar cell) of the present invention will be described in more detail with reference to the drawings. 1 to 4 are schematic cross-sectional views each showing a configuration of an example of the photovoltaic element of the present invention. FIG. 5 is a schematic cross-sectional view showing a configuration of an example of a photovoltaic element in which the i-type semiconductor layer is constituted only by the microcrystalline i-type semiconductor layer. 1 to 5,
101 is a substrate, 102 is a back electrode, 103 is a transparent conductive layer, 104 is a silicon-based non-single-crystal n-type semiconductor layer, 105
Is a silicon-based non-single-crystal i-type semiconductor layer, 106 is a silicon-based non-single-crystal p-type semiconductor layer, 107 is a transparent electrode, and 108 is a current collecting electrode. Reference numeral 105A denotes a silicon-based microcrystalline i-type semiconductor layer, and 105B, 105B-1 and 1B.
05B-2 indicates a silicon-based amorphous i-type semiconductor layer. I-type semiconductor layer 1 in the photovoltaic element shown in FIG.
Reference numeral 05 denotes a two-layer structure, in which the amorphous i-type semiconductor layer (105B-1) is arranged on the p-type semiconductor layer 106 side with respect to the microcrystalline i-type semiconductor layer. The i-type semiconductor layer 105 in the photovoltaic element shown in FIG. 2 has the same two-layer structure as that of FIG. 1, and the amorphous i-type semiconductor layer (105B-2) is a microcrystalline i-type semiconductor layer. It is arranged on the n-type semiconductor layer 104 side with respect to the type semiconductor layer. The i-type semiconductor layer 105 in the photovoltaic element shown in FIG. 3 has a three-layered structure, and has both sides of the microcrystalline i-type semiconductor layer 105A, that is, the n-type semiconductor layer 104 and the p-type semiconductor layer 106. The amorphous i-type semiconductor layers (105B-1, 105B-2) are arranged on each side of the semiconductor device. In the example of the photovoltaic element shown in FIG. 4, the i-type semiconductor layer 105 is a microcrystalline i-type semiconductor layer 105A (thickness: 10 nm to 5 nm).
And the amorphous i-type semiconductor layer 105B (thickness: 1 nm to 5 n
m) shows an example having a laminated structure in which layers are alternately and repeatedly repeated a plurality of times. I-type semiconductor layer 1 in FIG.
Reference numeral 05 denotes a laminated structure in which the amorphous i-type semiconductor layer 105B and the microcrystalline i-type semiconductor layer 105A are alternately and repeatedly laminated twice. And 105B can be arbitrarily adjusted as desired. As described above, the illustrated photovoltaic element of the present invention has a configuration in which light is incident from the side opposite to the substrate, but these may have a configuration in which light is incident from the substrate side. In the above-described photovoltaic device of the present invention, the substrate 101 has a function of supporting the device. The back electrode 102 (or the back reflection layer) is mainly made of Al, A
It is made of a metal such as g or Cu and has a function of guiding light not absorbed by the semiconductor layer to the semiconductor layer again. The transparent conductive layer 103 is made of zinc oxide, tin oxide, indium oxide, or the like, and has a function of diffusing light and preventing a short circuit. P-type, i-type, and n-type semiconductor layers (106, 10) each made of a silicon-based non-single-crystal material
5, 104) has a pin junction semiconductor layer having a photoelectric conversion function. The transparent electrode 107 (upper transparent electrode)
The semiconductor layer has a function of efficiently supplying light to the semiconductor layer and effectively guiding generated photocurrent to the current collecting electrode 108. The collecting electrode 108 has a function of collecting a photocurrent and efficiently guiding light to the semiconductor layer, and has a comb-like shape when viewed from the light incident direction.

【0013】以下に、本発明の光起電力素子の各構成要
素について詳細に説明する。
Hereinafter, each component of the photovoltaic device of the present invention will be described in detail.

【0014】[0014]

【基板101】基板101としては、単結晶質もしくは
非単結晶質のものであってもよく、さらにそれらは導電
性のものであっても、また電気絶縁性のものであっても
よい。さらには、それらは透光性のものであっても、ま
た非透光性のものであってもよいが、変形、歪みが少な
く、所望の強度を有するものであることが好ましい。具
体的には、Fe,Ni,Cr,Al,Mo,Au,N
b,Ta,V,Ti,Pt,Pbなどの金属またはこれ
らの合金、例えば真鍮、ステンレス鋼などの薄板および
その複合体、およびポリエステル、ポリエチレン、ポリ
カーボネート、セルロースアセテート、ポリプロピレ
ン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレ
ン、ポリアミド、ポリイミド、エポキシなどの耐熱性合
成樹脂のフィルムまたはシートまたはこれらとグラスフ
ァイバー、カーボンファイバー、ホウ素ファイバー、金
属繊維などとの複合体、およびこれらの金属の薄板、樹
脂シートなどの表面に異種材質の金属薄膜及び/または
SiO2,Si34,Al23,AlNなどの絶縁性薄
膜をスパッタ法、蒸着法、鍍金法などにより表面コーテ
ィング処理を行ったものおよび、ガラス、セラミックス
などが挙げられる。基板が金属などの電気導電性である
場合には直接電流取り出し用の電極としてもよいし、合
成樹脂などの電気絶縁性である場合には堆積膜の形成さ
れる側の表面に、Al,Ag,Pt,Au,Ni,T
i,Mo,W,Fe,V,Cr,Cu,ステンレス,真
鍮,ニクロム,SnO2,In23,ZnO,ITOな
どのいわゆる金属単体または合金、および透明導電性酸
化物(TCO)を鍍金、蒸着、スパッタなどの方法であ
らかじめ表面処理を行って電流取り出し用の電極を形成
しておくことが望ましい。もちろん、基板が金属などの
電気導電性のものであっても、長波長光の基板表面上で
の反射率を向上させたり、基板材質と堆積膜との間での
構成元素の相互拡散を防止するなどの目的で異種の金属
層などを前記基板上の堆積膜が形成される側に設けても
よい。また、前記基板が比較的透明であって、該基板の
側から光入射を行う層構成の光起電力素子とする場合に
は、前記透明導電性酸化物や金属薄膜などの導電性薄膜
をあらかじめ堆積形成しておくことが望ましい。また、
前記基板の表面性としては、いわゆる平滑面であって
も、微小の凹凸面であってもよい。微小の凹凸面とする
場合にはその凹凸形状は球状、円錐状、角錐状などであ
って、かつその最大高さ(Rmax)が好ましくは0.
05μm乃至は2μmとすることにより、該表面での光
反射が乱反射となり、該表面での反射光の光路長の増大
をもたらす。基板の形状は、用途により平滑表面あるい
は凸凹表面の板状、長尺ベルト状、円筒状などであるこ
とができ、その厚さは、所望通りの光起電力素子を形成
し得るように適宜決定するが、光起電力素子として可撓
性が要求される場合、または基板の側より光入射がなさ
れる場合には、基板としての機能が充分発揮される範囲
内で可能な限り薄くすることができる。しかしながら、
基板の製造上および取り扱い上、機械的強度などの点か
ら、通常は10μm以上とされる。
[Substrate 101] The substrate 101 may be a single-crystal or non-single-crystal substrate, and may be a conductive or electrically insulating substrate. Further, they may be light-transmitting or non-light-transmitting, but preferably have a small amount of deformation and distortion and a desired strength. Specifically, Fe, Ni, Cr, Al, Mo, Au, N
Metals such as b, Ta, V, Ti, Pt, Pb or alloys thereof, for example, thin plates such as brass and stainless steel and composites thereof, and polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, and polyvinyl chloride Films or sheets of heat-resistant synthetic resins such as vinylidene, polystyrene, polyamide, polyimide, epoxy or composites of these with glass fibers, carbon fibers, boron fibers, metal fibers, etc., and thin plates of these metals, resin sheets, etc. Surface-coated metal thin films of different materials and / or insulating thin films of SiO 2 , Si 3 N 4 , Al 2 O 3 , AlN, etc. on the surface by sputtering, vapor deposition, plating, etc., and glass , Ceramics, etc. . If the substrate is electrically conductive such as metal, it may be used as an electrode for direct current extraction. If the substrate is electrically insulating such as synthetic resin, the surface on the side on which the deposited film is formed may be made of Al, Ag. , Pt, Au, Ni, T
i, Mo, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO, so-called metal simple substance or alloy, and transparent conductive oxide (TCO) It is desirable that a surface treatment is performed in advance by a method such as vapor deposition or sputtering to form an electrode for extracting current. Of course, even if the substrate is made of an electrically conductive material such as a metal, it improves the reflectance of long-wavelength light on the substrate surface and prevents mutual diffusion of constituent elements between the substrate material and the deposited film. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed, for the purpose of performing the above. In the case where the substrate is relatively transparent and a photovoltaic element having a layer configuration in which light is incident from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film may be used in advance. It is desirable to deposit and form. Also,
The surface of the substrate may be a so-called smooth surface or a fine uneven surface. In the case of forming a fine uneven surface, the uneven shape is spherical, conical, pyramidal, or the like, and its maximum height (Rmax) is preferably 0.1 mm.
By setting the thickness to 05 μm or 2 μm, light reflection on the surface becomes irregular reflection, and the optical path length of the light reflected on the surface is increased. The shape of the substrate can be plate-like with a smooth surface or an uneven surface, a long belt-like shape, a cylindrical shape, or the like depending on the application, and the thickness thereof is appropriately determined so that a desired photovoltaic element can be formed. However, when flexibility is required for the photovoltaic element, or when light is incident from the side of the substrate, the thickness should be as thin as possible within a range where the function as the substrate is sufficiently exhibited. it can. However,
The thickness is usually 10 μm or more from the viewpoint of the production and handling of the substrate, the mechanical strength, and the like.

【0015】[0015]

【裏面電極102】裏面電極102は光入射方向に対し
半導体層の裏面に配される電極である。裏面電極の材料
としては、金、銀、銅、アルミニウム、ニッケル、鉄、
クロム、モリブデン、タングステン、チタン、コバル
ト、タンタル、ニオブ、ジルコニウムなどの金属または
ステンレスなどの合金が挙げられる。なかでもアルミニ
ウム、銅、銀、金などの反射率の高い金属が特に好まし
い。反射率の高い金属を用いる場合には、裏面電極に半
導体層で吸収しきれなかった光を再び半導体層に反射す
る光反射層の役割を兼ねさせることができる。また、裏
面電極は、2種類以上の材料を2層以上積層して形成し
てもよい。また、裏面電極の形状は平坦であってもよい
が、光を散乱する凹凸形状を有することがより好まし
い。光を散乱する凹凸形状を有することによって、半導
体層で吸収しきれなかった長波長光を散乱させて半導体
層内での光路長を延ばし、光起電力素子の長波長感度を
向上させて短絡電流を増大させ、光電変換効率を向上さ
せることができる。光を散乱する凹凸形状は、凹凸の山
と谷の高さの差がRmaxで0.2μmから2.0μm
であることが望ましい。ただし基板が裏面電極を兼ねる
場合には、裏面電極の形成を必要としない場合もある。
また、裏面電極の形成には、蒸着法、スパッタ法、メッ
キ法、印刷法などが用いられる。また裏面電極を光を散
乱する凹凸形状に形成する場合には、形成した金属ある
いは合金の膜をドライエッチングするかあるいはウエッ
トエッチングするかあるいはサンドブラストするかある
いは加熱することなどによって形成される。また基板を
加熱しながら前述の金属あるいは合金を蒸着することに
より光を散乱する凹凸形状を形成することもできる。
[Back electrode 102] The back electrode 102 is an electrode disposed on the back surface of the semiconductor layer in the light incident direction. Materials for the back electrode include gold, silver, copper, aluminum, nickel, iron,
Examples include metals such as chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, metals having high reflectance, such as aluminum, copper, silver, and gold, are particularly preferable. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer that reflects light that could not be absorbed by the semiconductor layer again to the semiconductor layer. Further, the back electrode may be formed by laminating two or more kinds of materials in two or more layers. Further, the shape of the back surface electrode may be flat, but it is more preferable that the back surface electrode has an uneven shape for scattering light. By having an uneven shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, extends the optical path length in the semiconductor layer, improves the long-wavelength sensitivity of the photovoltaic element, and increases the short-circuit current. And the photoelectric conversion efficiency can be improved. The uneven shape that scatters light has a height difference between peaks and valleys of the unevenness of 0.2 to 2.0 μm in Rmax.
It is desirable that However, when the substrate also serves as the back electrode, the back electrode may not need to be formed in some cases.
In addition, a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used for forming the back surface electrode. When the back electrode is formed to have an uneven shape that scatters light, the formed metal or alloy film is formed by dry etching, wet etching, sandblasting, heating, or the like. In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light.

【0016】[0016]

【透明導電層103】透明導電層103は、主に以下の
ような目的で、裏面電極102と半導体層の間に配置さ
れる。まず、光起電力素子の裏面での乱反射を向上さ
せ、薄膜による多重干渉によって光を光起電力素子内に
閉じ込めて、半導体層内の光路長を延ばし、光起電力素
子の短絡電流(Jsc)を増大させること。次に、裏面
電極としての裏面金属反射層の金属が、半導体層に拡散
するかあるいはマイグレーションを起こして、光起電力
素子がシャントすることを防止すること。また、透明導
電層に若干の抵抗値をもたせることで、半導体層を挟ん
で設けられた裏面電極102と透明電極107との間に
半導体層のピンホールなどの欠陥で発生するショートを
防止することである。透明導電層103は半導体層の吸
収可能な波長領域において高い透過率を有することと、
適度の抵抗率が要求される。好ましくは、650nm以
上の透過率が、80%以上、より好ましくは85%以
上、最適には90%以上であることが望ましい。また、
抵抗率は好ましくは、1×10-4Ωcm以上、1×10
6Ωcm以下、より好ましくは、1×10-2Ωcm以
上、5×104Ωcm以下であることが望ましい。透明
導電層103の材料としては、In23,SnO2,I
TO(In23+SnO2),ZnO,CdO,Cd2
nO4,TiO2,Ta25,Bi23,MoO3,Nax
WO3などの導電性酸化物あるいはこれらを混合したも
のが好適に用いられる。また、これらの化合物に、導電
率を変化させる元素(ドーパント)を添加してもよい。
導電率を変化させる元素(ドーパント)としては、例え
ば透明導電層103がZnOの場合には、Al,In,
B,Ga,Si,Fなどが、またIn23の場合には、
Sn,F,Te,Ti,Sb,Pbなどが、またSnO
2の場合には、F,Sb,P,As,In,Tl,T
e,W,Cl,Br,Iなどが好適に用いられる。透明
導電層103は、EB蒸着、スパッタ蒸着などの各種蒸
着法、各種CVD法、スプレー法、スピンオン法、デッ
プ法などにより形成できる。具体的には、透明導電層の
形成は、例えば図7に示すような構成のDCマグネトロ
ンスパッタリング装置を使用して行うことができる。図
7に示す装置を使用しての透明導電層の形成は、例えば
以下のようにして行うことができる。図7における30
8は、純度99.99%の酸化亜鉛(ZnO)のターゲ
ットであり、絶縁性支持体で堆積室301より絶縁され
ている。ガス導入ライン317を利用し、Arガス流量
が10sccm、CH4/Arガス流量が5sccm、
2/Arガス流量が20sccm、N2/Arガス流量
が5sccmとなるように調整し、堆積室301内の圧
力が9mTorrとなるように、真空計をみながらコン
ダクタンスバルブ(バタフライ型)の開口を調整する。
その後、DC電源311の電圧を−420Vに設定し
て、ターゲット308にDC電力を導入し、DCグロー
放電を生起させる。7分経過した後にシャッター314
を開けて、基板上に透明電極層の形成を開始し、層厚3
μmの透明電極層を形成したところでシャッター314
を閉じ、DC電源311の出力を切り、DCグロー放電
を止める。これにより、炭素原子、酸素原子、窒素原子
を含む透明導電層が形成できる。
[Transparent Conductive Layer 103] The transparent conductive layer 103 is disposed between the back electrode 102 and the semiconductor layer mainly for the following purposes. First, the irregular reflection on the back surface of the photovoltaic device is improved, light is confined in the photovoltaic device by multiple interference by a thin film, the optical path length in the semiconductor layer is extended, and the short-circuit current (Jsc) of the photovoltaic device is increased. To increase. Next, it is necessary to prevent the metal of the back metal reflection layer serving as the back electrode from diffusing or migrating into the semiconductor layer to prevent the photovoltaic element from shunting. In addition, by giving the transparent conductive layer a slight resistance value, short-circuiting caused by a defect such as a pinhole in the semiconductor layer between the back electrode 102 and the transparent electrode 107 provided with the semiconductor layer interposed therebetween can be prevented. It is. That the transparent conductive layer 103 has a high transmittance in a wavelength region where the semiconductor layer can absorb,
Moderate resistivity is required. Preferably, the transmittance at 650 nm or more is 80% or more, more preferably 85% or more, and most preferably 90% or more. Also,
The resistivity is preferably 1 × 10 −4 Ωcm or more and 1 × 10 −4 Ωcm or more.
It is desirably 6 Ωcm or less, more preferably 1 × 10 −2 Ωcm or more and 5 × 10 4 Ωcm or less. As a material of the transparent conductive layer 103, In 2 O 3 , SnO 2 , I
TO (In 2 O 3 + SnO 2 ), ZnO, CdO, Cd 2 S
nO 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , MoO 3 , Na x
A conductive oxide such as WO 3 or a mixture thereof is suitably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.
As the element (dopant) that changes the conductivity, for example, when the transparent conductive layer 103 is ZnO, Al, In,
When B, Ga, Si, F, etc. are In 2 O 3 ,
Sn, F, Te, Ti, Sb, Pb, etc .;
In the case of 2 , F, Sb, P, As, In, Tl, T
e, W, Cl, Br, I and the like are preferably used. The transparent conductive layer 103 can be formed by various evaporation methods such as EB evaporation and sputter evaporation, various CVD methods, a spray method, a spin-on method, a dipping method, and the like. Specifically, the formation of the transparent conductive layer can be performed using, for example, a DC magnetron sputtering apparatus having a configuration as shown in FIG. The formation of the transparent conductive layer using the apparatus shown in FIG. 7 can be performed, for example, as follows. 30 in FIG.
Reference numeral 8 denotes a target of 99.99% pure zinc oxide (ZnO), which is insulated from the deposition chamber 301 by an insulating support. Using the gas introduction line 317, the Ar gas flow rate is 10 sccm, the CH 4 / Ar gas flow rate is 5 sccm,
Opening of the conductance valve (butterfly type) while adjusting the vacuum gauge so that the flow rate of the O 2 / Ar gas is 20 sccm and the flow rate of the N 2 / Ar gas is 5 sccm, and the pressure in the deposition chamber 301 is 9 mTorr. To adjust.
Thereafter, the voltage of the DC power supply 311 is set to −420 V, DC power is introduced to the target 308, and a DC glow discharge is generated. Shutter 314 after 7 minutes
To start the formation of the transparent electrode layer on the substrate,
When the transparent electrode layer of μm is formed, the shutter 314 is formed.
Is closed, the output of the DC power supply 311 is turned off, and the DC glow discharge is stopped. Thereby, a transparent conductive layer containing carbon atoms, oxygen atoms, and nitrogen atoms can be formed.

【0017】[0017]

【半導体層(104,105,106)】本発明の光起
電力素子における半導体層を構成するシリコン系非単結
晶材料は、シリコン含有非晶質(アモルファス)材料、
シリコン含有微結晶材料、およびシリコン含有多結晶材
料を包含する。シリコン含有非晶質材料の特に好適な例
としては、a−Si:H(水素化アモルファスシリコン
の略記)、a−Si:F,a−Si:H:F,a−Si
Ge:H,a−SiGe:F,a−SiGe:H:F,
a−SiC:H,a−SiC:F,a−SiC:H:F
などを挙げることができる。シリコン含有微結晶材料の
特に好適な例としては、これらのアモルファスシリコン
系材料を微結晶化する条件で形成したものを挙げること
ができる。半導体層は価電子制御および禁制帯幅制御を
行うことができる。具体的には半導体層を形成する際に
価電子制御剤または禁制帯幅制御剤となる元素を含む原
料化合物を単独で、または前記堆積膜形成用原料ガスま
たは前記希釈ガスに混合して成膜空間内に導入してやれ
ばよい。また、半導体層は、価電子制御によって、少な
くともその一部が、p型およびn型にドーピングされ、
少なくとも一組のpin接合を形成する。そして、pi
n接合を複数積層することにより、いわゆるスタックセ
ルの構成になる。半導体層の形成は、マイクロ波プラズ
マCVD法、RFプラズマCVD法、光CVD法、熱C
VD法、MOCVD法などの各種CVD法によって、あ
るいはEB蒸着、MBE、イオンプレーティング、イオ
ンビーム法などの各種蒸着法、スパッタ法、スプレー
法、印刷法などによって行うことができる。工業的に採
用されている方法としては、原料ガスをプラズマで分解
し、基板上に堆積させるプラズマCVD法が好んで用い
られる。また、反応装置としては、バッチ式の装置や連
続成膜装置などが所望に応じて使用できる。以下、本発
明の光起電力素子に、特に好適なシリコン系非単結晶半
導体材料を用いた半導体層について、さらに詳しく述べ
る。
[Semiconductor layer (104, 105, 106)] The silicon-based non-single-crystal material constituting the semiconductor layer in the photovoltaic device of the present invention is a silicon-containing amorphous material,
Includes silicon-containing microcrystalline materials and silicon-containing polycrystalline materials. Particularly preferred examples of the silicon-containing amorphous material include a-Si: H (abbreviation for hydrogenated amorphous silicon), a-Si: F, a-Si: H: F, and a-Si.
Ge: H, a-SiGe: F, a-SiGe: H: F,
a-SiC: H, a-SiC: F, a-SiC: H: F
And the like. As a particularly preferable example of the silicon-containing microcrystalline material, a material obtained by forming these amorphous silicon-based materials under conditions for microcrystallization can be given. The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming raw material gas or the dilution gas to form a film. What is necessary is just to introduce in space. Further, the semiconductor layer is at least partially doped with p-type and n-type by valence electron control,
Form at least one set of pin junctions. And pi
By stacking a plurality of n junctions, a so-called stack cell configuration is obtained. The semiconductor layer is formed by microwave plasma CVD, RF plasma CVD, photo CVD, thermal C
It can be performed by various CVD methods such as VD method and MOCVD method, or various vapor deposition methods such as EB evaporation, MBE, ion plating and ion beam method, sputtering method, spray method, printing method and the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired. Hereinafter, a semiconductor layer using a silicon-based non-single-crystal semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in further detail.

【0018】[0018]

【i型半導体層(真性半導体層)】シリコン系非単結晶
半導体材料を用いた光起電力素子において、pin接合
に用いるi型層は照射光に対してキャリアを発生輸送す
る重要な層である。該i型層としては、僅かにp型、僅
かにn型の層も使用できる。シリコン系非単結晶半導体
材料には、上述のごとく、水素原子(H,D)またはハ
ロゲン原子(X)が含有され、これが重要な働きをも
つ。すなわち、i型層に含有される水素原子(H,D)
またはハロゲン原子(X)は、当該層の未結合手(ダン
グリングボンド)を補償する働きをし、i型層でのキャ
リアの移動度と寿命の積を向上させるものである。また
p型層/i型層、n型層/i型層の各界面の界面準位を
補償する働きをし、光起電力素子の光起電力、光電流そ
して光応答性を向上させる効果のあるものである。i型
層に含有される水素原子または/及びハロゲン原子は1
〜40原子%が最適な含有量として挙げられる。特に、
p型層/i型層、n型層/i型層の各界面側で水素原子
または/及びハロゲン原子の含有量が多く分布している
ものが好ましい分布形態として挙げられ、該界面近傍で
の水素原子または/及びハロゲン原子の含有量はバルク
内の含有量の1.1〜2倍の範囲が好ましい範囲として
挙げられる。さらにシリコン原子の含有量に対応して水
素原子または/及びハロゲン原子の含有量が変化してい
ることが好ましいものである。非晶質シリコン、微結晶
シリコンは、ダングリングボンドを補償する元素によっ
て、a−Si:H,a−Si:F,a−Si:H:F,
μc−Si:H,μc−Si:F,μc−Si:H:F
などと表記される。これらは、本発明の光起電力素子に
おけるi型半導体層の構成材料として特に好ましいもの
である。本発明の光起電力素子における好適なi型半導
体層の特性としては、水素原子の含有量(CH)が、
1.0〜25.0原子%、AM1.5、100mW/c
2の疑似太陽光照射下の光電導度(σp)が、1.0
×10-7S/cm以上、暗電導度(σd)が、1.0×
10-9S/cm以下、コンスタントフォトカレントメソ
ッド(CPM)によるアーバックエナジーが、55me
V以下、局在準位密度は1017/cm3以下のものが好
適に用いられる。本発明の光起電力素子におけるi型半
導体層の特徴は、上述したようにアモルファス層と微結
晶層の積層構造から形成されていることであり、微結晶
にみられる光劣化が少ないという長所とアモルファスに
みられるキャリアの走行性がよいという特徴がある。
[I-type semiconductor layer (intrinsic semiconductor layer)] In a photovoltaic device using a silicon-based non-single-crystal semiconductor material, the i-type layer used for a pin junction is an important layer that generates and transports carriers with respect to irradiation light. . As the i-type layer, a slightly p-type and slightly n-type layer can be used. As described above, the silicon-based non-single-crystal semiconductor material contains a hydrogen atom (H, D) or a halogen atom (X), which has an important function. That is, the hydrogen atoms (H, D) contained in the i-type layer
Alternatively, the halogen atom (X) works to compensate for dangling bonds in the layer, and improves the product of carrier mobility and lifetime in the i-type layer. Further, it works to compensate for the interface state of each interface of the p-type layer / i-type layer and the n-type layer / i-type layer, and has the effect of improving the photovoltaic power, photocurrent and photoresponsiveness of the photovoltaic element. There is something. The number of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1
4040 at% is mentioned as the optimum content. Especially,
A preferred distribution form is one in which a large content of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The preferred range of the content of hydrogen atoms and / or halogen atoms is 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms. Amorphous silicon and microcrystalline silicon can be converted into a-Si: H, a-Si: F, a-Si: H: F,
μc-Si: H, μc-Si: F, μc-Si: H: F
It is written as. These are particularly preferable as constituent materials of the i-type semiconductor layer in the photovoltaic device of the present invention. The characteristics of the preferred i-type semiconductor layer in the photovoltaic device of the present invention include a hydrogen atom content (C H )
1.0 to 25.0 atomic%, AM 1.5, 100 mW / c
artificial sunlight irradiation of a light conductivity of the m 2 (σp) is 1.0
× 10 −7 S / cm or more, dark conductivity (σd) is 1.0 ×
10 -9 S / cm or less, Urbach energy by the constant photocurrent method (CPM) is 55 me
V or less, and those having a localized level density of 10 17 / cm 3 or less are suitably used. The feature of the i-type semiconductor layer in the photovoltaic element of the present invention is that the i-type semiconductor layer is formed from the stacked structure of the amorphous layer and the microcrystalline layer as described above, and has an advantage that the photodegradation seen in the microcrystal is small. It is characterized by good carrier mobility seen in amorphous.

【0019】[0019]

【ドーピング層(p型半導体層、n型半導体層)】ドー
ピング層(p型半導体層またはn型半導体層)も、本発
明の光起電力素子の特性を左右する重要な層である。な
お、以下では、p型半導体層およびn型半導体層を、そ
れぞれp型層、n型層と略称することもある。ドーピン
グ層の構成材料であるシリコン系非単結晶材料、即ち、
非晶質材料(a−と表示する)あるいは微結晶材料(μ
c−と表示する)としては、例えば、a−Si:H,a
−Si:HX,a−SiC:H,a−SiC:HX,a
−SiGe:H,a−SiGe:HX,a−SiGe
C:H,a−SiGeC:HX,a−SiO:H,a−
SiO:HX,a−SiN:H,a−SiN:HX,a
−SiON:H,a−SiON:HX,a−SiOC
N:H,a−SiOCN:HX,μc−Si:H,μc
−Si:HX,μc−SiC:H,μc−SiC:H
X,μc−SiO:H,μc−SiO:HX,μc−S
iN:H,μc−SiN:HX,μc−SiGeC:
H,μc−SiGeC:HX,μc−SiON:H,μ
c−SiON:HX,μc−SiOCN:H,μc−S
iOCN:HX、などにp型の価電子制御剤(周期律表
第III族原子B,Al,Ga,In,Tl)やn型の
価電子制御剤(周期律表第V族原子P,As,Sb,B
i)を高濃度に添加した材料が挙げられ、多結晶材料
(poly−と表示する)としては、例えばpoly−
Si:H,poly−Si:HX,poly−SiC:
H,poly−SiC:HX,poly−SiO:H,
poly−SiO:HX,poly−SiN:H,po
ly−SiN:HX,poly−SiGeC:H,po
ly−SiGeC:HX,poly−SiON:H,p
oly−SiON:HX,poly−SiOCN:H,
poly−SiOCN:HX,poly−Si,pol
y−SiC,poly−SiO,poly−SiN、な
どにp型の価電子制御剤(周期律表第III族原子B,
Al,Ga,In,Tl)やn型の価電子制御剤(周期
律表第V族原子P,As,Sb,Bi)を高濃度に添加
した材料が挙げられる。特に光入射側のp型層またはn
型層には、光吸収の少ない結晶性の半導体層かバンドギ
ャップの広い非晶質半導体層が適している。またp型層
またはn型層に含有される水素原子(H,D)またはハ
ロゲン原子は、p型層またはn型層の未結合手を補償す
る働きをしp型層またはn型層のドーピング効率を向上
させるものである。p型層またはn型層へ添加される水
素原子またはハロゲン原子の好適な量は好ましくは0.
1〜50原子%、より好ましくは、1〜40原子%が望
ましい。p型層またはn型層が結晶性の場合、水素原子
またはハロゲン原子は0.1〜10原子%が最適量とし
て挙げられる。光起電力素子のp型層およびn型層の電
気特性としては、活性化エネルギーが0.2eV以下の
ものが好ましく、0.1eV以下のものが最適である。
また非抵抗としては100Ωcm以下が好ましく、1Ω
cm以下が最適である。さらにp型層およびn型層の層
厚は1〜50nmが好ましく、3〜10nmが最適であ
る。
[Doping layer (p-type semiconductor layer, n-type semiconductor layer)] The doping layer (p-type semiconductor layer or n-type semiconductor layer) is also an important layer that affects the characteristics of the photovoltaic device of the present invention. Hereinafter, the p-type semiconductor layer and the n-type semiconductor layer may be abbreviated as a p-type layer and an n-type layer, respectively. Silicon-based non-single-crystal material that is a constituent material of the doping layer, that is,
Amorphous material (denoted as a-) or microcrystalline material (μ
c-) is, for example, a-Si: H, a
-Si: HX, a-SiC: H, a-SiC: HX, a
-SiGe: H, a-SiGe: HX, a-SiGe
C: H, a-SiGeC: HX, a-SiO: H, a-
SiO: HX, a-SiN: H, a-SiN: HX, a
-SiON: H, a-SiON: HX, a-SiOC
N: H, a-SiOCN: HX, μc-Si: H, μc
-Si: HX, μc-SiC: H, μc-SiC: H
X, μc-SiO: H, μc-SiO: HX, μc-S
iN: H, μc-SiN: HX, μc-SiGeC:
H, μc-SiGeC: HX, μc-SiON: H, μ
c-SiON: HX, μc-SiOCN: H, μc-S
iOCN: HX, etc., p-type valence electron control agents (Group III atoms B, Al, Ga, In, Tl) and n-type valence electron control agents (Group V atoms P, As in the periodic table) , Sb, B
Examples of the material to which i) is added at a high concentration include polycrystalline materials (denoted as poly-) such as poly-
Si: H, poly-Si: HX, poly-SiC:
H, poly-SiC: HX, poly-SiO: H,
poly-SiO: HX, poly-SiN: H, po
ly-SiN: HX, poly-SiGeC: H, po
ly-SiGeC: HX, poly-SiON: H, p
poly-SiON: HX, poly-SiOCN: H,
poly-SiOCN: HX, poly-Si, pol
y-SiC, poly-SiO, poly-SiN, etc., p-type valence electron controlling agent (Group III atom B,
Al, Ga, In, Tl) and a material to which an n-type valence electron controlling agent (Group V group atoms P, As, Sb, Bi) is added at a high concentration. In particular, the p-type layer or n on the light incident side
As the mold layer, a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable. Hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and doping of the p-type layer or the n-type layer. It improves efficiency. Suitable amounts of hydrogen atoms or halogen atoms added to the p-type or n-type layer are preferably between 0.
1 to 50 at%, more preferably 1 to 40 at% is desirable. When the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 10 atomic%. Regarding the electrical characteristics of the p-type layer and the n-type layer of the photovoltaic element, those having an activation energy of 0.2 eV or less are preferable, and those having an activation energy of 0.1 eV or less are optimal.
The non-resistance is preferably 100 Ωcm or less, and 1 Ωcm or less.
cm or less is optimal. Further, the thickness of the p-type layer and the n-type layer is preferably 1 to 50 nm, and most preferably 3 to 10 nm.

【0020】本発明の光起電力素子のドーピング層は、
該ドーピング層の中に、主成分であるIV族元素の密度
が小さくなっている粒状の領域が離散的に存在するもの
であることができる。当該ドーピング層については、前
記粒状の領域の膜厚方向の平均高さをd、半導体層(ド
ーピング層)の形成された基板面に平行方向の平均径を
Lとしたとき、好ましくは、3nm≦d≦40nmかつ
3nm≦L≦80nm、より好ましくは、4nm≦d≦
30nmかつ4nm≦L≦60nm、最適には、5nm
≦d≦20nmかつ5nm≦L≦40nm、が望まし
い。前記粒状の領域の大きさが、前述の範囲よりも小さ
い場合は、ドーピング層の光吸収が増大してしまうこと
がある。また、前述の範囲よりも大きい場合は、前記粒
状の領域が相互につながって、連続的になりがちにな
る。その結果ドーピング層の光吸収は減少するが、活性
化エネルギーが増大して、光起電力素子の開放電圧(V
oc)が低下してしまうことがある。前記粒状の領域の
大きさを前述の範囲にすることによって、低い活性化エ
ネルギーを維持しながら、ドーピング層の光吸収を減少
させ、光起電力素子の開放電圧(Voc)と短絡電流
(Jsc)を向上させることができる。ここで、前記粒
状の領域の形状は、球状でも、回転楕円体状でも、立体
多角状でも、不定形でもよい。ドーピング層における前
記粒状の領域の存在は、さまざまな方法で分析できる
が、例えば光起電力素子を基板に垂直な方向に切断した
断面を透過電子顕微鏡(TEM)で観察することによっ
て確認できる。また当該ドーピング層は、前記粒状の領
域で、光学的バンドギャップを拡大させる元素の濃度
が、ドーピング層の他の部分より高くなっていることを
特徴する。ここで、主成分であるIV族元素がSiの場
合、光学的バンドギャップを拡大させる元素としては、
H,C,N,O、あるいはハロゲン元素などが挙げられ
る。前記光学的バンドギャップを拡大させる元素の好適
な濃度は、元素によって異なるが、前記粒状の領域の中
では、好ましくは、%〜90%、より好ましくは、3%
〜80%が望ましい。また、ドーピング層の他の部分で
は、好ましくは、0.1%〜50%、より好ましくは、
1%〜40%が望ましい。前記粒状の領域の中の前記光
学的バンドギャップを拡大させる元素の濃度の、ドーピ
ング層の他の部分の濃度に対する比率は、好ましくは2
倍から200倍、より好ましくは3倍から100倍が望
ましい。
[0020] The doping layer of the photovoltaic device of the present invention comprises:
In the doping layer, a granular region in which the density of a group IV element as a main component is low may be discretely present. As for the doping layer, when the average height in the thickness direction of the granular region is d and the average diameter in the direction parallel to the substrate surface on which the semiconductor layer (doping layer) is formed is L, preferably 3 nm ≦ d ≦ 40 nm and 3 nm ≦ L ≦ 80 nm, more preferably 4 nm ≦ d ≦
30 nm and 4 nm ≦ L ≦ 60 nm, optimally 5 nm
≦ d ≦ 20 nm and 5 nm ≦ L ≦ 40 nm are desirable. If the size of the granular region is smaller than the above range, the light absorption of the doping layer may increase. If it is larger than the above range, the granular regions tend to be connected to each other and become continuous. As a result, the light absorption of the doping layer decreases, but the activation energy increases, and the open-circuit voltage (V
oc) may be reduced. By setting the size of the granular region in the above range, light absorption of the doping layer is reduced while maintaining low activation energy, and the open voltage (Voc) and short circuit current (Jsc) of the photovoltaic device are reduced. Can be improved. Here, the shape of the granular region may be spherical, spheroidal, three-dimensional polygonal, or irregular. The presence of the granular region in the doping layer can be analyzed by various methods. For example, it can be confirmed by observing a cross section obtained by cutting the photovoltaic element in a direction perpendicular to the substrate with a transmission electron microscope (TEM). Further, the doping layer is characterized in that the concentration of the element for expanding the optical band gap is higher in the granular region than in other portions of the doping layer. Here, when the group IV element that is the main component is Si, as the element that enlarges the optical band gap,
Examples include H, C, N, O, and a halogen element. A suitable concentration of the element that enlarges the optical band gap varies depending on the element, but is preferably in the range of% to 90%, more preferably 3% in the granular region.
~ 80% is desirable. In another portion of the doping layer, preferably, 0.1% to 50%, more preferably,
1% to 40% is desirable. The ratio of the concentration of the element that enlarges the optical bandgap in the granular region to the concentration of the other part of the doped layer is preferably 2%.
The ratio is preferably from 2 to 200 times, more preferably from 3 to 100 times.

【0021】[0021]

【半導体層の形成方法】本発明の光起電力素子の半導体
層として、特に好適なシリコン系非単結晶半導体層を形
成するための好適な方法は、RFプラズマCVD法ある
いはマイクロ波プラズマCVD法などの交流あるいは高
周波を用いたプラズマCVD法である。マイクロ波プラ
ズマCVD法は、減圧状態にできる堆積室(真空チャン
バー)に原料ガス、希釈ガスなどの材料ガスを導入し、
真空ポンプによって排気しつつ、堆積室の内圧を一定に
して、マイクロ波電源によって発振されたマイクロ波
を、導波管によって導き、誘電体窓(アルミナセラミッ
クスなど)を介して前記堆積室に導入して、材料ガスの
プラズマを生起させて分解し、堆積室内に配置された基
板上に、所望の堆積膜を形成する方法であり、広い堆積
条件で光起電力素子に適用可能な堆積膜を形成すること
ができる。本発明の光起電力素子用の半導体層を、マイ
クロ波プラズマCVD法(略してMWプラズマCVD
法)で堆積する場合、堆積室内の基板温度は100〜4
50℃、内圧は0.5〜30mTorr、マイクロ波パ
ワーは0.01〜1W/cm3、マイクロ波の周波数は
0.1〜10GHz、堆積速度は0.05〜20nm/
secが好ましい範囲として挙げられる。また、RFプ
ラズマCVD法で堆積する場合、堆積室内の基板温度
は、100〜350℃、内圧は、0.1〜10Tor
r、RFパワーは、0.001〜5.0W/cm3、堆
積速度は0.01〜3nm/secが好適な条件として
挙げられる。本発明の光起電力素子に特に好適なシリコ
ン系非単結晶半導体層の堆積に適した原料ガスとして
は、シリコン原子を含有したガス化し得る化合物、、ゲ
ルマニウム原子を含有したガス化し得る化合物、炭素原
子を含有したガス化し得る化合物など、および該化合物
の混合ガスを挙げることができる。具体的にシリコン原
子を含有するガス化し得る化合物としては、鎖状または
環状シラン化合物が用いられ、具体的には例えば、Si
4,Si26,SiF4,SiFH3,SiF22,S
iF3H,Si38,SiD4,SiHD3,SiH
22,SiH3D,SiFD3,SiF22,Si23
3,(SiF25,(SiF26,(SiF24,Si2
6,Si38,Si224,Si233,SiC
4,(SiCl25,SiBr4,(SiBr25,S
2Cl6,SiHCl3,SiH2Br2,SiH2
2,Si2Cl33などのガス状態のまたは容易にガス
化し得るものが挙げられる。ゲルマニウム原子を含有す
るガス化し得る化合物としては、GeH4,GeD4,G
eF4,GeFH3,GeF22,GeF3H,GeH
3,GeH22,GeH3D,Ge26,Ge26など
が挙げられる。炭素原子を含有するガス化し得る化合物
としては、CH4,CD4,Cn2n+2(nは整数),Cn
2n(nは整数),C22,C66,CO2,COなど
が挙げられる。窒素含有ガスとしては、N2,NH3,N
3,NO,NO2,N2Oが挙げられる。酸素含有ガス
としては、O2,CO,CO2,NO,NO2,N2O,C
3CH2OH,CH3OHなどが挙げられる。また、価
電子制御するためにp型層またはn型層に導入される物
質としては周期律表第III族原子および第V族原子が
挙げられる。第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウ素原子導
入用としては、B26,B410,B59,B511,B
610,B612,B614などの水素化ホウ素、BF3
BCl3などのハロゲン化ホウ素などを挙げることがで
きる。このほかにAlCl3,GaCl3,InCl3
TlCl3なども挙げることができる。特にB26,B
3が適している。第V族原子導入用の出発物質として
有効に使用されるのは、具体的には燐原子導入用として
は、PH3,P24などの水素化燐、PH4I,PF3
PF5,PCl3,PCl5,PBr3,PBr5,PI3
どのハロゲン化燐が挙げられる。このほかAsH3,A
sF3,AsCl3,AsBr3,AsF5,SbH3,S
bF3,SbF5,SbCl3,SbCl5,BiH3,B
iCl3,BiBr3なども挙げることができる。特にP
3,PF3が適している。また、前記ガス化し得る化合
物を、H2,He,Ne,Ar,Xe,Krなどのガス
で適宜希釈して堆積室に導入してもよい。特に微結晶あ
るいは多結晶半導体やa−SiC:Hなどの光吸収の少
ないかバンドギャップの広い層を堆積する場合は水素ガ
スで原料ガスを希釈し、マイクロ波パワー、あるいはR
Fパワーは比較的高いパワーを導入するのが好ましいも
のである。
[Method of Forming Semiconductor Layer] A particularly preferable method for forming a silicon-based non-single-crystal semiconductor layer as a semiconductor layer of the photovoltaic device of the present invention is an RF plasma CVD method or a microwave plasma CVD method. Is a plasma CVD method using alternating current or high frequency. In the microwave plasma CVD method, a material gas such as a source gas or a diluent gas is introduced into a deposition chamber (vacuum chamber) that can be reduced in pressure,
While evacuating by a vacuum pump, the internal pressure of the deposition chamber is kept constant, microwaves oscillated by a microwave power supply are guided by a waveguide, and introduced into the deposition chamber via a dielectric window (alumina ceramics or the like). This is a method of generating a plasma of a material gas to decompose and form a desired deposited film on a substrate disposed in a deposition chamber, and forming a deposited film applicable to a photovoltaic element under a wide range of deposition conditions. can do. The semiconductor layer for the photovoltaic device of the present invention is formed by microwave plasma CVD (abbreviated as MW plasma CVD).
Method), the substrate temperature in the deposition chamber is 100 to 4
50 ° C., internal pressure 0.5-30 mTorr, microwave power 0.01-1 W / cm 3 , microwave frequency 0.1-10 GHz, deposition rate 0.05-20 nm /
sec is a preferred range. When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., and the internal pressure is 0.1 to 10 Torr.
The r and RF power are preferably 0.001 to 5.0 W / cm 3 , and the deposition rate is preferably 0.01 to 3 nm / sec. The source gas suitable for depositing the silicon-based non-single-crystal semiconductor layer particularly suitable for the photovoltaic device of the present invention includes a gasizable compound containing silicon atoms, a gasizable compound containing germanium atoms, carbon Examples thereof include a gasizable compound containing an atom, and a mixed gas of the compound. Specifically, as the gasizable compound containing a silicon atom, a chain or cyclic silane compound is used.
H 4, Si 2 H 6, SiF 4, SiFH 3, SiF 2 H 2, S
iF 3 H, Si 3 H 8 , SiD 4 , SiHD 3 , SiH
2 D 2, SiH 3 D, SiFD 3, SiF 2 D 2, Si 2 D 3 H
3, (SiF 2) 5, (SiF 2) 6, (SiF 2) 4, Si 2
F 6 , Si 3 F 8 , Si 2 H 2 F 4 , Si 2 H 3 F 3 , SiC
l 4 , (SiCl 2 ) 5 , SiBr 4 , (SiBr 2 ) 5 , S
i 2 Cl 6 , SiHCl 3 , SiH 2 Br 2 , SiH 2 C
l 2 , Si 2 Cl 3 F 3, etc., which are in a gas state or can be easily gasified. Examples of the gasizable compound containing a germanium atom include GeH 4 , GeD 4 and G
eF 4 , GeFH 3 , GeF 2 H 2 , GeF 3 H, GeH
D 3 , GeH 2 D 2 , GeH 3 D, Ge 2 H 6 , Ge 2 D 6 and the like. Examples of the gasizable compound containing a carbon atom include CH 4 , CD 4 , C n H 2n + 2 (n is an integer), C n
H 2n (n is an integer), such as C 2 H 2, C 6 H 6, CO 2, CO and the like. As the nitrogen-containing gas, N 2 , NH 3 , N
D 3 , NO, NO 2 , and N 2 O. Examples of the oxygen-containing gas include O 2 , CO, CO 2 , NO, NO 2 , N 2 O, C
H 3 CH 2 OH, CH 3 OH and the like can be mentioned. Examples of the substance introduced into the p-type layer or the n-type layer for controlling valence electrons include Group III atoms and Group V atoms in the periodic table. Effectively used as a starting material for introducing a Group III atom, specifically, for introducing a boron atom, B 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B
6 H 10, B 6 H 12 , B 6 borohydride such as H 14, BF 3,
Examples thereof include boron halides such as BCl 3 . In addition, AlCl 3 , GaCl 3 , InCl 3 ,
TlCl 3 and the like can also be mentioned. Especially B 2 H 6 , B
F 3 is suitable. Effectively used as a starting material for introducing a group V atom are, specifically, for introducing a phosphorus atom, phosphorus hydrides such as PH 3 and P 2 H 4 , PH 4 I, PF 3 ,
Phosphorus halides such as PF 5 , PCl 3 , PCl 5 , PBr 3 , PBr 5 , PI 3 and the like can be mentioned. In addition, AsH 3 , A
sF 3 , AsCl 3 , AsBr 3 , AsF 5 , SbH 3 , S
bF 3 , SbF 5 , SbCl 3 , SbCl 5 , BiH 3 , B
iCl 3 , BiBr 3 and the like can also be mentioned. Especially P
H 3 and PF 3 are suitable. Further, the gasifiable compound may be appropriately diluted with a gas such as H 2 , He, Ne, Ar, Xe, or Kr and introduced into the deposition chamber. In particular, when depositing a layer having a small light absorption or a wide band gap, such as a microcrystalline or polycrystalline semiconductor or a-SiC: H, the raw material gas is diluted with hydrogen gas and microwave power or R
Preferably, the F power introduces a relatively high power.

【0022】[0022]

【透明電極107】本発明の光起電力素子における透明
電極107は、光を透過する光入射側の電極であるとと
もに、その膜厚を最適化することによって反射防止膜と
しての役割も兼ねる。透明電極107は半導体層の吸収
可能な波長領域において高い透過率を有することと、抵
抗率が低いことが要求される。好ましくは、550nm
における透過率が80%以上、より好ましくは、85%
以上であることが望ましい。また、抵抗率は好ましく
は、5×10-3Ωcm以下、より好ましくは、1×10
-3Ωcm以下であることが望ましい。その材料として
は、In23,SnO2,ITO(In23+Sn
2),ZnO,CdO,Cd2SnO4,TiO2,Ta
25,Bi23,MoO3,NaxWO3などの導電性酸
化物あるいはこれらを混合したものが好適に用いられ
る。また、これらの化合物に、導電率を変化させる元素
(ドーパント)を添加してもよい。導電率を変化させる
元素(ドーパント)としては、例えば透明電極107が
ZnOの場合には、Al,In,B,Ga,Si,Fな
どが、またIn23の場合には、Sn,F,Te,T
i,Sb,Pbなどが、またSnO2の場合には、F,
Sb,P,As,In,Tl,Te,W,Cl,Br,
Iなどが好適に用いられる。透明電極107の形成方法
としては、蒸着法、CVD法、スプレー法、スピンオン
法、デップ法などが好適に用いられる。
[Transparent electrode 107] The transparent electrode 107 in the photovoltaic element of the present invention is an electrode on the light incident side that transmits light, and also functions as an anti-reflection film by optimizing the film thickness. The transparent electrode 107 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and to have a low resistivity. Preferably, 550 nm
Is 80% or more, more preferably 85%
It is desirable that it is above. The resistivity is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 10 −3 Ωcm.
It is desirable that the resistivity be −3 Ωcm or less. The materials include In 2 O 3 , SnO 2 , and ITO (In 2 O 3 + Sn).
O 2 ), ZnO, CdO, Cd 2 SnO 4 , TiO 2 , Ta
A conductive oxide such as 2 O 5 , Bi 2 O 3 , MoO 3 , Na x WO 3 or a mixture thereof is suitably used. Further, an element (dopant) that changes the conductivity may be added to these compounds. Examples of the element (dopant) that changes the conductivity include Al, In, B, Ga, Si, F when the transparent electrode 107 is ZnO, and Sn, F when the transparent electrode 107 is In 2 O 3. , Te, T
i, Sb, Pb, etc., and in the case of SnO 2 , F,
Sb, P, As, In, Tl, Te, W, Cl, Br,
I and the like are preferably used. As a method for forming the transparent electrode 107, an evaporation method, a CVD method, a spray method, a spin-on method, a dipping method, or the like is suitably used.

【0023】[0023]

【集電電極108】本発明の光起電力素子における集電
電極108は、透明電極107の抵抗率が充分低くでき
ない場合に必要に応じて透明電極107上の一部分に形
成され、電極の抵抗率を下げ光起電力素子の直列抵抗を
下げる働きをする。その材料としては、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウムなどの金属、またはステンレスなどの合金、あ
るいは粉末状金属を用いた導電ペーストなどが挙げられ
る。また、光起電力素子の全体の表面積の中で、集電電
極の占める面積の割合は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
集電電極108のパターンの形成には、マスクを用い、
形成方法としては、蒸着法、スパッタ法、メッキ法、印
刷法などが用いられる。なお、本発明の光起電力素子を
用いて、所望の出力電圧、出力電流の太陽電池(モジュ
ールあるいはパネル)を製造する場合には、本発明の光
起電力素子を直列あるいは並列に接続し、表面と裏面に
保護層を形成し、出力の取り出し電極などが取り付けら
れる。また、本発明の光起電力素子を直列接続する場
合、逆流防止用のダイオードを組み込むことがある。
[Current collecting electrode 108] The current collecting electrode 108 in the photovoltaic element of the present invention is formed on a part of the transparent electrode 107 as necessary when the resistivity of the transparent electrode 107 cannot be made sufficiently low. And lowers the series resistance of the photovoltaic element. Examples of the material include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium; alloys such as stainless steel; and conductive materials using powdered metals. Paste and the like. In addition, the ratio of the area occupied by the collecting electrode to the entire surface area of the photovoltaic element is preferably 15% or less, more preferably 10% or less, and optimally 5% or less.
A mask is used for forming the pattern of the collecting electrode 108.
As a forming method, an evaporation method, a sputtering method, a plating method, a printing method, or the like is used. When a solar cell (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic device of the present invention, the photovoltaic devices of the present invention are connected in series or in parallel, A protective layer is formed on the front and back surfaces, and output output electrodes and the like are attached. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0024】[0024]

【実施例】以下に実施例を例に挙げて本発明をさらに詳
細に説明するが、本発明はこれらの実施例に何ら限定さ
れるものではない。
The present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.

【0025】[0025]

【実施例1】図6に示した堆積膜形成装置を用い、以下
の手順で図1に示した微結晶i型半導体層に対して非単
結晶p型半導体層側に非晶質i型半導体層を積層した光
起電力素子(太陽電池)を作成した。図6に示した堆積
膜形成装置は、非単結晶i型半導体層を非晶質i型半導
体層、微結晶i型半導体層および非晶質i型半導体層の
順に積層された三層構造とするのに対応した装置であ
り、半導体層形成用真空装置を5つ具備しているが、す
べての半導体層形成用真空装置でグロー放電を生起させ
る必要はなく、所望とする光起電力素子の層構成にあわ
せて使用することができる。また、各半導体層形成用真
空装置には、各放電室内での基板(図1に示す基板10
1に相当する)と放電空間との接触面積を調整するため
の、不図示の成膜領域調整板が設けられており、これを
調整することによって、各半導体層の膜厚を調整するこ
とができるようになっている。まず、ステンレス(SU
S430BA)からなる帯状基板250(幅40cm、
厚さ0.125mm)を充分に脱脂、洗浄し、不図示の
連続スパッタリング装置に装着し、銀電極(銀純度:9
9.99%)をターゲットとして厚さ100nmの銀薄
膜をスパッタ蒸着した。さらに、ZnO電極(ZnO純
度:99.999%)をターゲットとして厚さ1.2μ
mのZnO薄膜を銀薄膜の上にスパッタ蒸着し、帯状基
板の上に裏面電極を形成した。次に、堆積膜形成装置の
基板送り出し容器202にこの帯状基板250を巻いた
ボビンを装着し、帯状基板を、搬入側のガスゲート25
1、非単結晶n型半導体層形成用真空容器203、非晶
質i型半導体層形成用真空装置204、微結晶i型半導
体層形成用真空装置201、非晶質i型半導体層形成用
真空装置205、非単結晶p型半導体層形成用真空容器
206、搬出側のガスゲート256を介して基板巻き取
り容器207まで通し、帯状基板250がたるまないよ
うに張力調整を行った。そして、基板送り出し容器20
2、非単結晶n型半導体層形成用真空容器203、非晶
質i型半導体層形成用真空装置204、微結晶i型半導
体層形成用真空装置201、非晶質i型半導体層形成用
真空装置205、非単結晶p型半導体層形成用真空容器
206、基板巻き取り容器207を不図示の油拡散ポン
プ、メカニカルブースターポンプ、ロータリーポンプか
らなる真空排気系により5×10-6Torr以下まで充
分に真空排気した。
Embodiment 1 An amorphous i-type semiconductor was formed on the non-single-crystal p-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer shown in FIG. 1 by the following procedure using the deposition film forming apparatus shown in FIG. A photovoltaic element (solar cell) in which layers were stacked was prepared. The deposited film forming apparatus shown in FIG. 6 has a three-layer structure in which a non-single-crystal i-type semiconductor layer is stacked in the order of an amorphous i-type semiconductor layer, a microcrystalline i-type semiconductor layer, and an amorphous i-type semiconductor layer. It is a device corresponding to the above, and is provided with five semiconductor layer forming vacuum devices, but it is not necessary to generate a glow discharge in all the semiconductor layer forming vacuum devices, and a desired photovoltaic element It can be used according to the layer configuration. In addition, each vacuum device for forming a semiconductor layer includes a substrate (substrate 10 shown in FIG. 1) in each discharge chamber.
(Corresponding to 1) and a discharge area adjusting plate (not shown) for adjusting the contact area between the discharge space and the discharge space, and by adjusting this, the film thickness of each semiconductor layer can be adjusted. I can do it. First, stainless steel (SU
S430BA) (a width of 40 cm,
(Thickness: 0.125 mm) was sufficiently degreased and washed, and was attached to a continuous sputtering device (not shown), and a silver electrode (silver purity: 9).
(9.99%) as a target, and a silver thin film having a thickness of 100 nm was sputter-deposited. Further, a thickness of 1.2 μm was set using a ZnO electrode (ZnO purity: 99.999%) as a target.
m ZnO thin film was sputter-deposited on the silver thin film, and a back electrode was formed on the strip substrate. Next, a bobbin around which the band-shaped substrate 250 is wound is mounted on the substrate delivery container 202 of the deposition film forming apparatus, and the band-shaped substrate is moved to the gas gate 25 on the loading side.
1. Vacuum container 203 for forming a non-single-crystal n-type semiconductor layer, vacuum device 204 for forming an amorphous i-type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum for forming an amorphous i-type semiconductor layer The tension was adjusted so that the belt-shaped substrate 250 did not sag through the apparatus 205, the non-single-crystal p-type semiconductor layer forming vacuum vessel 206, and the substrate take-up vessel 207 via the unloading-side gas gate 256. Then, the substrate delivery container 20
2. Vacuum container 203 for forming a non-single-crystal n-type semiconductor layer, vacuum device 204 for forming an amorphous i-type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum for forming an amorphous i-type semiconductor layer The apparatus 205, the vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, and the substrate take-up vessel 207 are sufficiently reduced to 5 × 10 −6 Torr or less by a vacuum exhaust system including an oil diffusion pump, a mechanical booster pump and a rotary pump (not shown). Was evacuated.

【0026】次に真空排気系を作動させつつ、表1に示
す条件により不図示のガス導入管から堆積膜の原料ガス
を放電室211内へ、表2に示す条件により不図示のガ
ス導入管から堆積膜の原料ガスを放電室213内へ、表
3に示す条件により不図示のガス導入管から堆積膜の原
料ガスを放電室215内へ、表4に示す条件により不図
示のガス導入管から堆積膜の原料ガスを放電室216内
へ、また不図示のガス導入管からH2ガス200scc
mを放電室214内へ、同時に、各ゲートガス供給管2
41,242,243,244,245,246より各
ガスゲート251,252,253,254,255,
256にそれぞれゲートガスとして水素ガスを流量50
0sccm供給した。この状態で真空排気系の排気能力
を調整し、放電室211内の圧力を10mTorrに、
放電室213,214,215,216内の圧力を1.
2Torrに保持するようにした。放電室211,21
3,214,215,216内の圧力が安定したところ
で、基板送り出し容器202から基板巻き取り容器20
7の方向に向け、帯状基板250の移動を開始した。こ
の時の基板移動速度は、100cm/分であった。帯状
基板250を移動させたまま、不図示の赤外線ランプヒ
ーターを点灯し、基板250を所望の温度に加熱した。
次に、放電室213,215,216内の放電電極に高
周波電源より、周波数13.56MHzの高周波電力を
供給し、放電室213,215,216内にグロー放電
を生起し、放電室211内のアプリケーター230に導
波管231を介し、マイクロ波電源232から、周波数
2.45GHzのマイクロ波電力を供給し、放電室21
1内にマイクロ波グロー放電を生起し、帯状基板250
上に非単結晶n型半導体層形成用真空容器203で非単
結晶n型半導体層を、微結晶i型半導体層形成用真空容
器201で微結晶i型半導体層を、非晶質i型半導体層
形成用真空容器205で非晶質i型半導体層を、非単結
晶p型半導体層形成用真空容器206で非単結晶p型半
導体層を順次形成するようにし、図1に示すpin型半
導体接合を形成した。このとき、各真空容器に設けられ
た不図示の成膜領域調整板により、非単結晶n型半導体
層104の膜厚が20nm、微結晶i型半導体層105
Aの膜厚が2μm、非単結晶p型半導体層106の膜厚
が10nmになるように固定し、非晶質i型半導体層1
05B−1の膜厚が0nm〜200nmになるように成
膜中に調整した。帯状基板250の上に各半導体層10
4乃至106が形成されたところで、帯状基板250を
冷却の後、連続堆積膜形成装置から取り出し、非単結晶
p型半導体層106の上に、透明電極107と集電電極
108を形成し、帯状の太陽電池を完成させた。次に、
不図示の連続モジュール化装置を用いて、得られた帯状
の太陽電池を各非晶質i型半導体層105B−1の膜厚
ごとに、36cm×22cmのサイズの太陽電池モジュ
ールに加工した。得られた太陽電池モジュールについ
て、AM1.5,100mW/cm2の疑似太陽光を用
いて特性評価を行い、非晶質i型半導体層105B−1
の膜厚と特性の関係を調べた。その結果を表5に示す。
次に作成した太陽電池モジュールを基板温度を50℃に
保持した状態で、AM1.5,100mW/cm2の疑
似太陽光を500時間照射して、光照射時間に対する太
陽電池モジュールの変換効率の変化を調べた。その結果
を表6に示す。この結果から、非晶質i型半導体層10
5B−1の膜厚が3.0nm以上50nm以下で変換効
率が高く、光劣化のほとんどない光起電力素子が作成で
きることがわかった。
Next, while operating the vacuum evacuation system, the raw material gas of the deposited film is introduced into the discharge chamber 211 from the gas introduction pipe (not shown) under the conditions shown in Table 1 and into the gas introduction pipe (not shown) under the conditions shown in Table 2. From the gas introduction pipe (not shown) into the discharge chamber 213 under the conditions shown in Table 3, and the gas introduction pipe (not shown) under the conditions shown in Table 4. H 2 gas 200scc the raw material gas for the deposited film into the discharging chamber 216, and from the gas inlet pipe (not shown) from
m into the discharge chamber 214 at the same time
41, 242, 243, 244, 245, and 246, the respective gas gates 251, 252, 253, 254, 255,
A hydrogen gas flow rate of 50
0 sccm was supplied. In this state, the evacuation capacity of the evacuation system is adjusted, and the pressure in the discharge chamber 211 is set to 10 mTorr.
The pressure in the discharge chambers 213, 214, 215, 216 is set to 1.
It was kept at 2 Torr. Discharge chamber 211, 21
3, 214, 215, 216, when the pressure in the substrate has been stabilized,
The movement of the belt-shaped substrate 250 in the direction of 7 was started. The substrate moving speed at this time was 100 cm / min. While moving the strip-shaped substrate 250, an infrared lamp heater (not shown) was turned on to heat the substrate 250 to a desired temperature.
Next, a high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power supply to the discharge electrodes in the discharge chambers 213, 215, and 216 to generate glow discharge in the discharge chambers 213, 215, and 216, and to generate glow discharge in the discharge chamber 211. Microwave power of a frequency of 2.45 GHz is supplied to the applicator 230 from the microwave power supply 232 via the waveguide 231, and the discharge chamber 21 is discharged.
1, a microwave glow discharge is generated in the band-shaped substrate 250.
A non-single-crystal n-type semiconductor layer is formed on the non-single-crystal n-type semiconductor layer forming vacuum container 203, and a microcrystalline i-type semiconductor layer is formed on the microcrystalline i-type semiconductor layer forming vacuum container 201. An amorphous i-type semiconductor layer is sequentially formed in a vacuum vessel 205 for forming a layer, and a non-single-crystal p-type semiconductor layer is sequentially formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor. A bond was formed. At this time, the non-single-crystal n-type semiconductor layer 104 has a thickness of 20 nm and the microcrystalline i-type semiconductor layer 105 is formed by a film formation region adjusting plate (not shown) provided in each vacuum vessel.
A is fixed so that the thickness of A is 2 μm and the thickness of the non-single-crystal p-type semiconductor layer 106 is 10 nm.
During the film formation, the thickness of 05B-1 was adjusted to be 0 nm to 200 nm. Each semiconductor layer 10 is placed on the belt-shaped substrate 250.
After the formation of the strips 4 to 106, the strip-shaped substrate 250 is cooled, taken out of the continuous deposition film forming apparatus, and the transparent electrode 107 and the current collecting electrode 108 are formed on the non-single-crystal p-type semiconductor layer 106, and the strip-shaped substrate 250 is formed. Solar cell was completed. next,
The obtained band-shaped solar cell was processed into a solar cell module having a size of 36 cm × 22 cm for each film thickness of each amorphous i-type semiconductor layer 105 </ b> B- 1 using a continuous modularization device (not shown). The characteristics of the obtained solar cell module were evaluated using simulated sunlight of AM 1.5 and 100 mW / cm 2 , and the amorphous i-type semiconductor layer 105B-1 was evaluated.
The relationship between the film thickness and the characteristics was examined. Table 5 shows the results.
Next, with the fabricated solar cell module kept at a substrate temperature of 50 ° C., simulated sunlight of AM 1.5, 100 mW / cm 2 was irradiated for 500 hours, and a change in the conversion efficiency of the solar cell module with respect to the light irradiation time. Was examined. Table 6 shows the results. From this result, the amorphous i-type semiconductor layer 10
It was found that a conversion efficiency was high when the thickness of 5B-1 was 3.0 nm or more and 50 nm or less, and a photovoltaic element with almost no photodegradation could be produced.

【0027】[0027]

【実施例2】実施例1と同様に図6に示した堆積膜形成
装置を用い、以下の手順で図1に示した微結晶i型半導
体層に対して非単結晶p型半導体層側に非晶質i型半導
体層を積層した光起電力素子(太陽電池)を作成した。
まず、ステンレス(SUS430BA)からなる帯状基
板250(幅40cm、厚さ0.125mm)を充分に
脱脂、洗浄し、不図示の連続スパッタリング装置に装着
し、銀電極(銀純度:99.99%)をターゲットとし
て厚さ100nmの銀薄膜をスパッタ蒸着した。さら
に、ZnO電極(ZnO純度:99.999%)をター
ゲットとして厚さ1.2μmのZnO薄膜を銀薄膜の上
にスパッタ蒸着し、帯状基板250の上に下部電極を形
成した。次に、堆積膜形成装置の基板送り出し容器20
2にこの帯状基板を巻いたボビンを装着し、帯状基板
を、搬入側のガスゲート251、非単結晶n型半導体層
形成用真空容器203、非晶質i型半導体層形成用真空
装置204、微結晶i型半導体層形成用真空装置20
1、非晶質i型半導体層形成用真空装置205、非単結
晶p型半導体層形成用真空容器206、搬出側のガスゲ
ート256を介して基板巻き取り容器207まで通し、
帯状基板250がたるまないように張力調整を行った。
そして、基板送り出し容器202、非単結晶n型半導体
層形成用真空容器203、非晶質i型半導体層形成用真
空装置204、微結晶i型半導体層形成用真空装置20
1、非晶質i型半導体層形成用真空装置205、非単結
晶p型半導体層形成用真空容器206、基板巻き取り容
器207を不図示の油拡散ポンプ、メカニカルブースタ
ーポンプ、ロータリーポンプからなる真空排気系により
5×10-6Torr以下まで充分に真空排気した。次に
真空排気系を作動させつつ、表1に示す条件により不図
示のガス導入管から堆積膜の原料ガスを放電室211内
へ、表2に示す条件により不図示のガス導入管から堆積
膜の原料ガスを放電室213内へ、表3に示す条件によ
り不図示のガス導入管から堆積膜の原料ガスを放電室2
15内へ、表4に示す条件により不図示のガス導入管か
ら堆積膜の原料ガスを放電室216内へ、また不図示の
ガス導入管からH2ガス200sccmを放電室214
内へ、同時に、各ゲートガス供給管241,242,2
43,244,245,246より各ガスゲート25
1,252,253,254,255,256にそれぞ
れゲートガスとして水素ガスを流量500sccm供給
した。この状態で真空排気系の排気能力を調整し、放電
室211内の圧力を10mTorrに、放電室213,
214,215,216内の圧力を1.2Torrに保
持するようにした。放電室211,213,214,2
15,216内の圧力が安定したところで、基板送り出
し容器202から基板巻き取り容器207の方向に向
け、帯状基板250の移動を開始した。このときの基板
移動速度は、100cm/分であった。帯状基板250
を移動させたまま、不図示の赤外線ランプヒーターを点
灯し、基板250を所望の温度に加熱した。
Embodiment 2 Using the deposition film forming apparatus shown in FIG. 6 in the same manner as in Embodiment 1, the microcrystalline i-type semiconductor layer shown in FIG. A photovoltaic element (solar cell) in which an amorphous i-type semiconductor layer was laminated was prepared.
First, a strip-shaped substrate 250 (width: 40 cm, thickness: 0.125 mm) made of stainless steel (SUS430BA) is sufficiently degreased and washed, mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99%) Was used as a target, and a silver thin film having a thickness of 100 nm was sputter-deposited. Further, a ZnO thin film having a thickness of 1.2 μm was sputter-deposited on the silver thin film using a ZnO electrode (ZnO purity: 99.999%) as a target to form a lower electrode on the belt-shaped substrate 250. Next, the substrate delivery container 20 of the deposition film forming apparatus
2, the bobbin around which the band-shaped substrate is wound is mounted, and the band-shaped substrate is loaded into the gas gate 251 on the loading side, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous i-type semiconductor layer forming vacuum device 204, Vacuum apparatus for forming crystalline i-type semiconductor layer 20
1, through the vacuum device 205 for forming an amorphous i-type semiconductor layer, the vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, and the substrate take-up container 207 through a gas gate 256 on the unloading side.
The tension was adjusted so that the belt-shaped substrate 250 did not sag.
Then, the substrate delivery container 202, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous i-type semiconductor layer forming vacuum device 204, and the microcrystalline i-type semiconductor layer forming vacuum device 20
1. A vacuum device 205 for forming an amorphous i-type semiconductor layer, a vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, and a substrate take-up container 207 are evacuated from an oil diffusion pump (not shown), a mechanical booster pump, and a rotary pump. Vacuum was exhausted sufficiently to 5 × 10 −6 Torr or less by an exhaust system. Next, while operating the vacuum evacuation system, the raw material gas of the deposited film is introduced into the discharge chamber 211 from the gas introduction pipe (not shown) under the conditions shown in Table 1, and is deposited from the gas introduction pipe (not shown) under the conditions shown in Table 2. Into the discharge chamber 213 from the gas inlet tube (not shown) under the conditions shown in Table 3.
15 into the discharge chamber 216 from a gas introduction pipe (not shown) under the conditions shown in Table 4, and 200 sccm of H 2 gas from the gas introduction pipe (not shown) to the discharge chamber 214.
At the same time, each gate gas supply pipe 241, 242, 2
43,244,245,246
Hydrogen gas at a flow rate of 500 sccm was supplied to each of 1,252,253,254,255,256 as a gate gas. In this state, the evacuation capacity of the evacuation system is adjusted, the pressure in the discharge chamber 211 is set to 10 mTorr,
The pressure in 214, 215, and 216 was maintained at 1.2 Torr. Discharge chambers 211, 213, 214, 2
When the pressure in 15, 216 became stable, the movement of the belt-shaped substrate 250 from the substrate unloading container 202 toward the substrate winding container 207 was started. The substrate moving speed at this time was 100 cm / min. Strip substrate 250
While moving the substrate, an infrared lamp heater (not shown) was turned on to heat the substrate 250 to a desired temperature.

【0028】次に、放電室213,215,216内の
放電電極に高周波電源より、周波数13.56MHzの
高周波電力を供給し、放電室213,215,216内
にグロー放電を生起し、放電室211内のアプリケータ
ー230に導波管231を介し、マイクロ波電源232
から、周波数2.45GHzのマイクロ波電力を供給
し、放電室211内にマイクロ波グロー放電を生起し、
帯状基板250上に非単結晶n型半導体層形成用真空容
器203で非単結晶n型半導体層を、微結晶i型半導体
層形成用真空容器201で微結晶i型半導体層を、非晶
質i型半導体層形成用真空容器205で非晶質i型半導
体層を、非単結晶p型半導体層形成用真空容器206で
非単結晶p型半導体層を順次形成するようにし、図1に
示すpin型半導体接合を形成した。このとき、各真空
容器に設けられた不図示の成膜領域調整板により、非単
結晶n型半導体層104の膜厚が20nm、微結晶i型
半導体層105Aの膜厚が2μm、非単結晶p型半導体
層106の膜厚が10nm、非晶質i型半導体層105
B−1の膜厚が5.0nmになるように固定した。帯状
基板250の上に各半導体層104乃至106が形成さ
れたところで、帯状基板250を冷却の後、連続堆積膜
形成装置から取り出し、非単結晶p型半導体層106の
上に、透明電極107と集電電極108を形成し、帯状
の太陽電池を完成させた。次に、不図示の連続モジュー
ル化装置を用いて、得られた帯状の太陽電池を36cm
×22cmのサイズの100枚の太陽電池モジュールに
加工した。
Next, high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power source to the discharge electrodes in the discharge chambers 213, 215, and 216 to generate glow discharge in the discharge chambers 213, 215, and 216. The microwave power supply 232 is connected to the applicator 230 in the 211 through the waveguide 231.
Supplies microwave power at a frequency of 2.45 GHz to generate microwave glow discharge in the discharge chamber 211,
The non-single-crystal n-type semiconductor layer is formed on the strip-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the microcrystalline i-type semiconductor layer is formed on the microcrystalline i-type semiconductor layer forming vacuum container 201. An amorphous i-type semiconductor layer is formed in a vacuum container 205 for forming an i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, as shown in FIG. A pin-type semiconductor junction was formed. At this time, the thickness of the non-single-crystal n-type semiconductor layer 104 is 20 nm, the thickness of the microcrystalline i-type semiconductor layer 105A is 2 μm, and the thickness of the non-single-crystal The p-type semiconductor layer 106 has a thickness of 10 nm and the amorphous i-type semiconductor layer 105
B-1 was fixed so as to have a thickness of 5.0 nm. After the semiconductor layers 104 to 106 are formed on the strip-shaped substrate 250, the strip-shaped substrate 250 is taken out from the continuous deposition film forming apparatus after cooling, and the transparent electrode 107 and the transparent electrode 107 are formed on the non-single-crystal p-type semiconductor layer 106. The collector electrode 108 was formed, and a belt-shaped solar cell was completed. Next, using a continuous modularization device (not shown), the obtained band-shaped solar cell was
It was processed into 100 solar cell modules having a size of × 22 cm.

【0029】[0029]

【比較例1】実施例2と同様に図6に示した堆積膜形成
装置を用い、以下の手順で図5に示した非晶質i型半導
体層を積層しない光起電力素子(太陽電池)を作成し
た。まず、ステンレス(SUS430BA)からなる帯
状基板250(幅40cm、厚さ0.125mm)を充
分に脱脂、洗浄し、不図示の連続スパッタリング装置に
装着し、銀電極(銀純度:99.99%)をターゲット
として厚さ100nmの銀薄膜をスパッタ蒸着した。さ
らに、ZnO電極(ZnO純度:99.999%)をタ
ーゲットとして厚さ1.2μmのZnO薄膜を銀薄膜の
上にスパッタ蒸着し、帯状基板250の上に下部電極を
形成した。次に堆積膜形成装置の基板送り出し容器20
2にこの帯状基板を巻いたボビンを装着し、帯状の基板
を、搬入側のガスゲート251、非単結晶n型半導体層
形成用真空容器203、非晶質i型半導体層形成用真空
装置204、微結晶i型半導体層形成用真空装置20
1、非晶質i型半導体層形成用真空装置205、非単結
晶p型半導体層形成用真空容器206、搬出側のガスゲ
ート256を介し基板巻き取り容器207まで通し、帯
状基板250がたるまないように張力調整を行った。そ
して、基板送り出し容器202、非単結晶n型半導体層
形成用真空容器203、非晶質i型半導体層形成用真空
装置204、微結晶i型半導体層形成用真空装置20
1、非晶質i型半導体層形成用真空装置205、非単結
晶p型半導体層形成用真空容器206、基板巻き取り容
器207を不図示の油拡散ポンプ、メカニカルブースタ
ーポンプ、ロータリーポンプからなる真空排気系により
5×10-6Torr以下まで充分に真空排気した。次
に、真空排気系を作動させつつ、表1に示す条件により
不図示のガス導入管から堆積膜の原料ガスを放電室21
1内へ、表2に示す条件により不図示のガス導入管から
堆積膜の原料ガスを放電室213内へ、表4に示す条件
により不図示のガス導入管から堆積膜の原料ガスを放電
室216内へ、また不図示のガス導入管からH2ガス2
00sccmを放電室214内および放電室215へ、
同時に、各ゲートガス供給管241,242,243,
244,245,246より各ガスゲート251,25
2,253,254,255,256にそれぞれゲート
ガスとして水素ガスを流量500sccm供給した。こ
の状態で真空排気系の排気能力を調整し、放電室211
内の圧力を10mTorrに、放電室213,214,
215,216内の圧力を1.2Torrに保持するよ
うにした。放電室211,213,214,215,2
16内の圧力が安定したところで、基板送り出し容器2
02から基板巻き取り容器207の方向に向け、帯状基
板250の移動を開始した。この時の基板移動速度は、
100cm/分であった。帯状基板250を移動させた
まま、不図示の赤外線ランプヒーターを点灯し、基板2
50を所望の温度に加熱した。
Comparative Example 1 A photovoltaic element (solar cell) in which the amorphous i-type semiconductor layer shown in FIG. 5 is not laminated by the following procedure using the deposited film forming apparatus shown in FIG. It was created. First, a strip-shaped substrate 250 (width: 40 cm, thickness: 0.125 mm) made of stainless steel (SUS430BA) is sufficiently degreased and washed, mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99%) Was used as a target, and a silver thin film having a thickness of 100 nm was sputter-deposited. Further, a ZnO thin film having a thickness of 1.2 μm was sputter-deposited on the silver thin film using a ZnO electrode (ZnO purity: 99.999%) as a target to form a lower electrode on the belt-shaped substrate 250. Next, the substrate delivery container 20 of the deposition film forming apparatus
2, a bobbin around which the band-shaped substrate is wound is attached, and the band-shaped substrate is loaded into the gas gate 251 on the loading side, a vacuum container 203 for forming a non-single-crystal n-type semiconductor layer, a vacuum device 204 for forming an amorphous i-type semiconductor layer, Vacuum apparatus for forming microcrystalline i-type semiconductor layer 20
1. The vacuum substrate 205 for forming an amorphous i-type semiconductor layer, the vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, and the substrate 207 through the gas gate 256 on the unloading side are passed to the substrate winding container 207 so that the belt-shaped substrate 250 does not slack. Was adjusted for tension. Then, the substrate delivery container 202, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous i-type semiconductor layer forming vacuum device 204, and the microcrystalline i-type semiconductor layer forming vacuum device 20
1. A vacuum device 205 for forming an amorphous i-type semiconductor layer, a vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, and a substrate take-up container 207 are evacuated from an oil diffusion pump (not shown), a mechanical booster pump, and a rotary pump. Vacuum was exhausted sufficiently to 5 × 10 −6 Torr or less by an exhaust system. Next, while operating the vacuum evacuation system, the raw material gas for the deposited film is discharged from the discharge chamber 21 through a gas introduction pipe (not shown) under the conditions shown in Table 1.
1, the raw material gas of the deposited film is introduced into the discharge chamber 213 from the gas introduction pipe (not shown) under the conditions shown in Table 2, and the raw material gas of the deposited film is discharged from the gas introduction pipe (not shown) to the discharge chamber under the conditions shown in Table 4. 216 and H 2 gas 2 from a gas introduction pipe (not shown).
00 sccm into the discharge chamber 214 and the discharge chamber 215,
At the same time, each gate gas supply pipe 241, 242, 243,
From 244, 245, 246, each gas gate 251, 25
Hydrogen gas was supplied to 2,253,254,255,256 as a gate gas at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted, and the discharge chamber 211 is adjusted.
The internal pressure was set to 10 mTorr, and the discharge chambers 213, 214,
The pressure in 215, 216 was kept at 1.2 Torr. Discharge chambers 211, 213, 214, 215, 2
When the pressure in the substrate 16 is stabilized, the substrate
From 02, the movement of the band-shaped substrate 250 was started in the direction of the substrate winding container 207. The substrate moving speed at this time is
It was 100 cm / min. With the band-shaped substrate 250 being moved, an infrared lamp heater (not shown) is turned on, and the substrate 2
50 was heated to the desired temperature.

【0030】次に、放電室213,216内の放電電極
に高周波電源より、周波数13.56MHzの高周波電
力を供給し、放電室213,216内にグロー放電を生
起し、放電室211内のアプリケーター230に導波管
231を介し、マイクロ波電源232から、周波数2.
45GHzのマイクロ波電力を供給し、放電室211内
にマイクロ波グロー放電を生起し、帯状の基板250上
に非単結晶n型半導体層形成用真空容器203で非単結
晶n型半導体層を、微結晶i型半導体層形成用真空容器
201で微結晶i型半導体層を、非単結晶p型半導体層
形成用真空容器206で非単結晶p型半導体層を順次形
成するようにし、図5に示すpin型半導体接合を形成
した。このとき、各真空容器に設けられた不図示の成膜
領域調整板により、非単結晶n型半導体層104の膜厚
が20nm、微結晶i型半導体層105Aの膜厚が2μ
m、非単結晶p型半導体層106の膜厚が10nmにな
るように固定した。帯状基板250の上に各半導体層1
04〜106が形成されたところで、帯状基板250を
冷却の後、連続堆積膜形成装置から取り出し、非単結晶
p型半導体層106の上に、さらに透明電極107と集
電電極108を形成し、帯状の太陽電池を完成させた。
次に、不図示の連続モジュール化装置を用いて、得られ
た帯状の太陽電池を36cm×22cmのサイズの10
0枚の太陽電池モジュールに加工した。
Next, a high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power supply to the discharge electrodes in the discharge chambers 213 and 216 to generate glow discharge in the discharge chambers 213 and 216, and the applicator in the discharge chamber 211. 230 via a waveguide 231 from a microwave power supply 232 to a frequency 2.30.
A microwave power of 45 GHz is supplied, a microwave glow discharge is generated in the discharge chamber 211, and the non-single-crystal n-type semiconductor layer is formed on the belt-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203. A microcrystalline i-type semiconductor layer is formed in a vacuum vessel 201 for forming a microcrystalline i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer. The pin-type semiconductor junction shown was formed. At this time, the thickness of the non-single-crystal n-type semiconductor layer 104 is 20 nm and the thickness of the microcrystalline i-type semiconductor layer 105A is 2 μm by a film formation region adjusting plate (not shown) provided in each vacuum vessel.
m, the thickness of the non-single-crystal p-type semiconductor layer 106 was fixed to be 10 nm. Each semiconductor layer 1 is placed on the belt-shaped substrate 250.
After the formation of 04 to 106, the belt-like substrate 250 was cooled, taken out of the continuous deposition film forming apparatus, and a transparent electrode 107 and a current collecting electrode 108 were further formed on the non-single-crystal p-type semiconductor layer 106. A belt-shaped solar cell was completed.
Next, using a continuous modularization device (not shown), the obtained band-shaped solar cell was sized to a size of 36 cm × 22 cm.
It was processed into zero solar cell modules.

【0031】[0031]

【評価】実施例2および比較例1で作成した各100枚
づつの太陽電池モジュールに対して、AM1.5、10
0mW/cm2の疑似太陽光を用いて特性評価を行っ
た。同時にシャント抵抗(Rsh)を測定してリーク電
流の発生の程度を評価した。光電変換効率およびシャン
ト抵抗について、それぞれ実用に耐えうるための基準を
設け、両方の基準値を上回ったものを良品とし、良品の
個数で歩留を評価した。その結果、比較例1で作成した
非晶質i型半導体層を積層しない光起電力素子の良品数
を1とすると、実施例2で作成した微結晶i型半導体層
に対して非単結晶p型半導体層側に非晶質i型半導体層
を積層した光起電力素子の良品率は1.2であることが
わかり、微結晶i型半導体層に対して非単結晶p型半導
体層側に非晶質i型半導体層を積層した光起電力素子で
は歩留が向上したことがわかった。
[Evaluation] AM1.5, 10
The characteristics were evaluated using pseudo sunlight of 0 mW / cm 2 . At the same time, shunt resistance (Rsh) was measured to evaluate the degree of occurrence of leakage current. With respect to the photoelectric conversion efficiency and the shunt resistance, criteria were set for each of them to be practically usable. Those that exceeded both reference values were regarded as good products, and the yield was evaluated based on the number of good products. As a result, assuming that the number of conforming photovoltaic elements without the amorphous i-type semiconductor layer formed in Comparative Example 1 is 1, the microcrystalline i-type semiconductor layer formed in Example 2 is compared with the non-single-crystal p-type semiconductor layer. It can be seen that the yield rate of the photovoltaic element in which the amorphous i-type semiconductor layer is stacked on the non-single-crystal p-type semiconductor layer side is 1.2 with respect to the microcrystalline i-type semiconductor layer. It was found that the yield was improved in the photovoltaic element in which the amorphous i-type semiconductor layer was stacked.

【0032】[0032]

【実施例3】実施例1と同様に、図6に示した堆積膜形
成装置を用い、以下の手順で図2に示した微結晶i型半
導体層に対して非単結晶n型半導体層側に非晶質i型半
導体層を積層した光起電力素子を作成した。まず、ステ
ンレス(SUS430BA)からなる帯状基板250
(幅40cm、厚さ0.125mm)を充分に脱脂、洗
浄し、不図示の連続スパッタリング装置に装着し、銀電
極(銀純度:99.99%)をターゲットとして厚さ1
00nmの銀薄膜をスパッタ蒸着した。さらに、ZnO
電極(ZnO純度:99.999%)をターゲットとし
て厚さ1.2μmのZnO薄膜を銀薄膜の上にスパッタ
蒸着し、帯状基板250の上に下部電極を形成した。次
に堆積膜形成装置の基板送り出し容器202にこの帯状
基板を巻いたボビンを装着し、帯状の基板を、搬入側の
ガスゲート251、非単結晶n型半導体層形成用真空容
器203、非晶質i型半導体層形成用真空装置204、
微結晶i型半導体層形成用真空装置201、非晶質i型
半導体層形成用真空装置205、非単結晶p型半導体層
形成用真空容器206、搬出側のガスゲート256を介
し基板巻き取り容器207まで通し、帯状の基板250
がたるまないように張力調整を行った。そして、基板送
り出し容器202、非単結晶n型半導体層形成用真空容
器203、非晶質i型半導体層形成用真空装置204、
微結晶i型半導体層形成用真空装置201、非晶質i型
半導体層形成用真空装置205、非単結晶p型半導体層
形成用真空容器206、基板巻き取り容器207を不図
示の油拡散ポンプ、メカニカルブースターポンプ、ロー
タリーポンプからなる真空排気系により5×10-6To
rr以下まで充分に真空排気した。次に、真空排気系を
作動させつつ、表1に示す条件により不図示のガス導入
管から堆積膜の原料ガスを放電室211内へ、表2に示
す条件により不図示のガス導入管から堆積膜の原料ガス
を放電室213内へ、表3に示す条件により不図示のガ
ス導入管から堆積膜の原料ガスを放電室214内へ、表
4に示す条件により不図示のガス導入管から堆積膜の原
料ガスを放電室216内へ、また不図示のガス導入管か
らH2ガス200sccmを放電室215内へ、同時
に、各ゲートガス供給管241,242,243,24
4,245,246より各ガスゲート251,252,
253,254,255,256にそれぞれゲートガス
として水素ガスを流量500sccm供給した。この状
態で真空排気系の排気能力を調整し、放電室211内の
圧力を10mTorrに、放電室213,214,21
5,216内の圧力を1.2Torrに保持するように
した。放電室211,213,214,215,216
内の圧力が安定したところで、基板送り出し容器202
から基板巻き取り容器207の方向に向け、帯状基板2
50の移動を開始した。この時の基板移動速度は、10
0cm/分であった。帯状基板250を移動させたま
ま、不図示の赤外線ランプヒーターを点灯し、基板25
0を所望の温度に加熱した。
Embodiment 3 In the same manner as in Embodiment 1, the non-single-crystal n-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer shown in FIG. A photovoltaic element was formed by laminating an amorphous i-type semiconductor layer on the substrate. First, a belt-like substrate 250 made of stainless steel (SUS430BA)
(Width 40 cm, thickness 0.125 mm) was sufficiently degreased and washed, and was mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99%) having a thickness of 1
A 00 nm silver thin film was sputter deposited. Furthermore, ZnO
Using an electrode (ZnO purity: 99.999%) as a target, a 1.2 μm-thick ZnO thin film was sputter-deposited on the silver thin film to form a lower electrode on the strip substrate 250. Next, the bobbin around which the band-shaped substrate is wound is mounted on the substrate sending container 202 of the deposition film forming apparatus, and the band-shaped substrate is transferred to the gas gate 251 on the loading side, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous vacuum device 204 for forming an i-type semiconductor layer,
Vacuum apparatus 201 for forming a microcrystalline i-type semiconductor layer, vacuum apparatus 205 for forming an amorphous i-type semiconductor layer, vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, and a substrate take-up vessel 207 via a gas gate 256 on the carry-out side. Through the belt-like substrate 250
The tension was adjusted to prevent slack. Then, the substrate delivery container 202, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous i-type semiconductor layer forming vacuum device 204,
An oil diffusion pump (not shown) including a vacuum device 201 for forming a microcrystalline i-type semiconductor layer, a vacuum device 205 for forming an amorphous i-type semiconductor layer, a vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, and a substrate winding container 207 5 × 10 -6 To by vacuum evacuation system consisting of a mechanical booster pump and a rotary pump
It was evacuated sufficiently to rr or less. Next, while operating the vacuum evacuation system, the source gas of the deposited film is deposited into the discharge chamber 211 from the gas introduction tube (not shown) under the conditions shown in Table 1 and from the gas introduction tube (not shown) under the conditions shown in Table 2. The source gas for the film is deposited into the discharge chamber 213 from the gas inlet tube (not shown) under the conditions shown in Table 3, and the source gas for the film is deposited into the discharge chamber 214 from the gas inlet tube (not shown) under the conditions shown in Table 4. The raw material gas for the film is introduced into the discharge chamber 216, and 200 sccm of H 2 gas is introduced into the discharge chamber 215 from a gas introduction pipe (not shown), and simultaneously, the respective gate gas supply pipes 241, 242, 243, and 24.
4, 245, 246, each gas gate 251, 252,
Hydrogen gas was supplied to 253, 254, 255, 256 as a gate gas at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted, the pressure in the discharge chamber 211 is set to 10 mTorr, and the discharge chambers 213, 214, 21
The pressure in 5,216 was kept at 1.2 Torr. Discharge chambers 211, 213, 214, 215, 216
When the internal pressure is stabilized, the substrate delivery container 202
To the substrate take-up container 207 from the
50 moves have begun. The substrate moving speed at this time is 10
It was 0 cm / min. With the band-shaped substrate 250 being moved, an infrared lamp heater (not shown) is turned on, and the substrate 25 is turned on.
0 was heated to the desired temperature.

【0033】次に、放電室213,214,216内の
放電電極に高周波電源より、周波数13.56MHzの
高周波電力を供給し、放電室213,214,216内
にグロー放電を生起し、放電室211内のアプリケータ
ー230に導波管231を介し、マイクロ波電源232
から、周波数2.45GHzのマイクロ波電力を供給
し、放電室211内にマイクロ波グロー放電を生起し、
帯状基板250上に非単結晶n型半導体層形成用真空容
器203で非単結晶n型半導体層を、非晶質i型半導体
層形成用真空容器204で非晶質i型半導体層を、微結
晶i型半導体層形成用真空容器201で微結晶i型半導
体層を、非単結晶p型半導体層形成用真空容器206で
非単結晶p型半導体層を順次形成するようにし、図2に
示すpin型半導体接合を形成した。このとき、各真空
容器に設けられた不図示の成膜領域調整板により、非単
結晶n型半導体層104の膜厚が20nm、微結晶i型
半導体層105Aの膜厚が2μm、非単結晶p型半導体
層106の膜厚が10nmになるように固定し、非晶質
i型半導体層105B−2の膜厚が0nm〜200nm
になるように成膜中に調整した。帯状基板250の上に
各半導体層104〜106が形成されたところで、帯状
基板250を冷却の後、連続堆積膜形成装置から取り出
し、非単結晶p型半導体層106の上に、透明電極10
7と集電電極108を形成し、帯状の太陽電池を完成さ
せた。次に、不図示の連続モジュール化装置を用いて、
得られた帯状の太陽電池を各非晶質i型半導体層105
B−2の膜厚ごとに、36cm×22cmのサイズの太
陽電池モジュールに加工した。得られた太陽電池モジュ
ールについて、AM1.5、100mW/cm2の疑似
太陽光を用いて特性評価を行い、非晶質i型半導体層1
05B−2の膜厚と特性の関係を調べた。その結果を表
7に示す。次に得られた太陽電池モジュールを基板温度
を50℃に保持した状態で、AM1.5、100mW/
cm2の疑似太陽光を500時間照射して、光照射時間
に対する太陽電池モジュールの変換効率の変化を調べ
た。その結果を表8に示す。この結果から、非晶質i型
半導体層105B−2の膜厚が3.0nm以上50nm
以下で変換効率が高く、光劣化のほとんどない光起電力
素子が作成できることがわかった。
Next, a high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power source to the discharge electrodes in the discharge chambers 213, 214, and 216 to generate glow discharge in the discharge chambers 213, 214, and 216, and The microwave power supply 232 is connected to the applicator 230 in the 211 through the waveguide 231.
Supplies microwave power at a frequency of 2.45 GHz to generate microwave glow discharge in the discharge chamber 211,
The non-single-crystal n-type semiconductor layer is formed on the strip-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the amorphous i-type semiconductor layer is formed on the amorphous i-type semiconductor layer forming vacuum container 204. A microcrystalline i-type semiconductor layer is formed in a vacuum vessel 201 for forming a crystal i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, as shown in FIG. A pin-type semiconductor junction was formed. At this time, the thickness of the non-single-crystal n-type semiconductor layer 104 is 20 nm, the thickness of the microcrystalline i-type semiconductor layer 105A is 2 μm, and the thickness of the non-single-crystal The thickness of the p-type semiconductor layer 106 is fixed at 10 nm, and the thickness of the amorphous i-type semiconductor layer 105B-2 is 0 nm to 200 nm.
During the film formation. After each of the semiconductor layers 104 to 106 is formed on the band-shaped substrate 250, the band-shaped substrate 250 is cooled, taken out of the continuous deposition film forming apparatus, and placed on the non-single-crystal p-type semiconductor layer 106 to form the transparent electrode 10
7 and the collecting electrode 108 were formed to complete a belt-like solar cell. Next, using a continuous modularization device (not shown),
The obtained band-shaped solar cell is connected to each amorphous i-type semiconductor layer 105.
Each film thickness of B-2 was processed into a solar cell module having a size of 36 cm × 22 cm. The characteristics of the obtained solar cell module were evaluated using AM1.5, 100 mW / cm 2 simulated sunlight, and the amorphous i-type semiconductor layer 1 was evaluated.
The relationship between the film thickness and characteristics of 05B-2 was examined. Table 7 shows the results. Next, with the obtained solar cell module maintaining the substrate temperature at 50 ° C., AM 1.5, 100 mW /
The solar cell module was irradiated with 500 cm 2 of pseudo sunlight for 500 hours, and the change in the conversion efficiency of the solar cell module with respect to the light irradiation time was examined. Table 8 shows the results. From this result, it is found that the thickness of the amorphous i-type semiconductor layer 105B-2 is 3.0 nm or more and 50 nm.
In the following, it was found that a photovoltaic element having high conversion efficiency and almost no light degradation can be produced.

【0034】[0034]

【実施例4】図6に示した堆積膜形成装置の非晶質i型
半導体層形成用真空装置内205内の放電室215にガ
ラス基板を設置して、表3に示す条件に対して水素希釈
量を変化させながら、不図示のガス導入管から堆積膜の
原料ガスを放電室215内へ導入して、ガラス基板上に
非晶質i型層の単膜サンプルを作成した。それぞれのサ
ンプルの光学的禁制帯幅を測定したところ、得られたサ
ンプルの光学的禁制帯幅は1.65〜1.85eVであ
った。
Embodiment 4 A glass substrate was placed in a discharge chamber 215 in a vacuum apparatus 205 for forming an amorphous i-type semiconductor layer in the deposition film forming apparatus shown in FIG. While changing the dilution amount, the raw material gas for the deposited film was introduced into the discharge chamber 215 from a gas introduction tube (not shown), and a single film sample of the amorphous i-type layer was formed on the glass substrate. When the optical bandgap of each sample was measured, the optical bandgap of the obtained sample was 1.65 to 1.85 eV.

【0035】実施例1と同様に、図6に示した堆積膜形
成装置を用い、以下の手順で図1の微結晶i型半導体層
に対して非単結晶p型半導体層側に非晶質i型半導体層
を積層した光起電力素子を作成した。ステンレス(SU
S430BA)からなる帯状基板250(幅40cm、
厚さ0.125mm)を充分に脱脂、洗浄し、不図示の
連続スパッタリング装置に装着し、銀電極(銀純度:9
9.99%)をターゲットとして厚さ100nmの銀薄
膜をスパッタ蒸着した。さらに、ZnO電極(ZnO純
度:99.999%)をターゲットとして厚さ1.2μ
mのZnO薄膜を銀薄膜の上にスパッタ蒸着し、帯状基
板250の上に下部電極を形成した。次に堆積膜形成装
置の基板送り出し容器202にこの帯状基板を巻いたボ
ビンを装着し、帯状の基板を、搬入側のガスゲート25
1、非単結晶n型半導体層形成用真空容器203、非晶
質i型半導体層形成用真空装置204、微結晶i型半導
体層形成用真空装置201、非晶質i型半導体層形成用
真空装置205、非単結晶p型半導体層形成用真空容器
206、搬出側のガスゲート256を介し基板巻き取り
容器207まで通し、帯状基板250がたるまないよう
に張力調整を行った。そして、基板送り出し容器20
2、非単結晶n型半導体層形成用真空容器203、非晶
質i型半導体層形成用真空装置204、微結晶i型半導
体層形成用真空装置201、非晶質i型半導体層形成用
真空装置205、非単結晶p型半導体層形成用真空容器
206、基板巻き取り容器207を不図示の油拡散ポン
プ、メカニカルブースターポンプ、ロータリーポンプか
らなる真空排気系により5×10-6Torr以下まで充
分に真空排気した。次に、真空排気系を作動させつつ、
表1に示す条件により不図示のガス導入管から堆積膜の
原料ガスを放電室211内へ、表2に示す条件により不
図示のガス導入管から堆積膜の原料ガスを放電室213
内へ、表3に示す条件により不図示のガス導入管から堆
積膜の原料ガスを放電室215内へ、表4に示す条件に
より不図示のガス導入管から堆積膜の原料ガスを放電室
216内へ、また不図示のガス導入管からH2ガス20
0sccmを放電室214内へ、同時に、各ゲートガス
供給管241,242,243,244,245,24
6より各ガスゲート251,252,253,254,
255,256にそれぞれゲートガスとして水素ガスを
流量500sccm供給した。この状態で真空排気系の
排気能力を調整し、放電室211内の圧力を10mTo
rrに、放電室213,214,215,216内の圧
力を1.2Torrに保持するようにした。放電室21
1,213,214,215,216内の圧力が安定し
たところで、基板送り出し容器202から基板巻き取り
容器207の方向に向け、帯状基板250の移動を開始
した。この時の基板移動速度は、100cm/分であっ
た。帯状基板250を移動させたまま、不図示の赤外線
ランプヒーターを点灯し、帯状基板250を所望の温度
に加熱した。
In the same manner as in the first embodiment, the amorphous silicon is deposited on the non-single-crystal p-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer of FIG. 1 by the following procedure using the deposition film forming apparatus shown in FIG. A photovoltaic element in which i-type semiconductor layers were stacked was prepared. Stainless steel (SU
S430BA) (a width of 40 cm,
(Thickness: 0.125 mm) was sufficiently degreased and washed, and was attached to a continuous sputtering device (not shown), and a silver electrode (silver purity: 9).
(9.99%) as a target, and a silver thin film having a thickness of 100 nm was sputter-deposited. Further, a thickness of 1.2 μm was set using a ZnO electrode (ZnO purity: 99.999%) as a target.
A ZnO thin film having a thickness of m was sputter-deposited on the silver thin film to form a lower electrode on the belt-like substrate 250. Next, a bobbin around which the band-shaped substrate is wound is mounted on the substrate delivery container 202 of the deposition film forming apparatus, and the band-shaped substrate is moved to the gas gate 25 on the loading side.
1. Vacuum container 203 for forming a non-single-crystal n-type semiconductor layer, vacuum device 204 for forming an amorphous i-type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum for forming an amorphous i-type semiconductor layer The tension was adjusted so that the belt-like substrate 250 did not sag through the apparatus 205, the non-single-crystal p-type semiconductor layer forming vacuum vessel 206, and the substrate take-up vessel 207 through the gas gate 256 on the carry-out side. Then, the substrate delivery container 20
2. Vacuum container 203 for forming a non-single-crystal n-type semiconductor layer, vacuum device 204 for forming an amorphous i-type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum for forming an amorphous i-type semiconductor layer The apparatus 205, the vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, and the substrate take-up vessel 207 are sufficiently reduced to 5 × 10 −6 Torr or less by a vacuum exhaust system including an oil diffusion pump, a mechanical booster pump and a rotary pump (not shown). Was evacuated. Next, while operating the evacuation system,
Under the conditions shown in Table 1, the raw material gas of the deposited film is introduced into the discharge chamber 211 from a gas introduction tube (not shown), and the raw material gas of the deposited film is discharged from the gas introduction tube (not shown) into the discharge chamber 213 under the conditions shown in Table 2.
The raw material gas of the deposited film is introduced into the discharge chamber 215 from the gas introduction tube (not shown) under the conditions shown in Table 3, and the raw material gas of the deposited film is discharged from the gas introduction tube (not shown) to the discharge chamber 216 under the conditions shown in Table 4. H 2 gas 20 into the gas inlet pipe (not shown).
0 sccm into the discharge chamber 214 at the same time, the respective gate gas supply pipes 241, 242, 243, 244, 245, 24
6, the gas gates 251, 252, 253, 254,
Hydrogen gas was supplied to each of 255 and 256 as a gate gas at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted, and the pressure in the discharge chamber 211 is reduced to 10 m
At rr, the pressure in the discharge chambers 213, 214, 215, 216 was maintained at 1.2 Torr. Discharge chamber 21
When the pressures in 1, 213, 214, 215, and 216 were stabilized, the movement of the belt-shaped substrate 250 from the substrate delivery container 202 toward the substrate take-up container 207 was started. The substrate moving speed at this time was 100 cm / min. While moving the strip-shaped substrate 250, an infrared lamp heater (not shown) was turned on to heat the strip-shaped substrate 250 to a desired temperature.

【0036】次に、放電室213,215,216内の
放電電極に高周波電源より、周波数13.56MHzの
高周波電力を供給し、放電室213,215,216内
にグロー放電を生起し、放電室211内のアプリケータ
ー230に導波管231を介し、マイクロ波電源232
から、周波数2.45GHzのマイクロ波電力を供給
し、放電室211内にマイクロ波グロー放電を生起し、
帯状基板250上に非単結晶n型半導体層形成用真空容
器203で非単結晶n型半導体層を、微結晶i型半導体
層形成用真空容器201で微結晶i型半導体層を、非晶
質i型半導体層形成用真空容器205で非晶質i型半導
体層を、非単結晶p型半導体層形成用真空容器206で
非単結晶p型半導体層を順次形成するようにし、図1に
示すpin型の半導体接合を形成した。このとき、各真
空容器に設けられた不図示の成膜領域調整板により、非
単結晶n型半導体層104の膜厚が20nm、微結晶i
型半導体層105Aの膜厚が2μm、非単結晶p型半導
体層106の膜厚が10nm、非晶質i型半導体層10
5B−1の膜厚が5.0nmになるように固定した。ま
た、放電室215内へ導入する原料ガスのうち、H2
スについては、先に非晶質i型層の単膜を作成した条件
で変化させながら、非晶質i型半導体層の光学的禁制帯
幅が1.65〜1.85eVになるように調整した。帯
状基板250の上に各半導体層104〜106が形成さ
れたところで、帯状基板250を冷却の後、連続堆積膜
形成装置から取り出し、非単結晶p型半導体層106の
上に、透明電極107と集電電極108を形成し、帯状
の太陽電池を完成させた。次に、不図示の連続モジュー
ル化装置を用いて、得られた帯状の太陽電池を各非晶質
i型半導体層105B−1の膜厚ごとに、36cm×2
2cmのサイズの太陽電池モジュールに加工した。得ら
れた太陽電池モジュールについて、AM1.5、100
mW/cm2の疑似太陽光を用いて特性評価を行い、非
晶質i型半導体層105B−1の光学的禁制帯幅と特性
の関係を調べた。その結果を表9に示す。この結果か
ら、非晶質i型半導体層の光学的禁制帯幅が1.7eV
以上で変換効率が高い光起電力素子が作成できることが
わかった。
Next, high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power source to the discharge electrodes in the discharge chambers 213, 215, and 216 to generate glow discharge in the discharge chambers 213, 215, and 216. The microwave power supply 232 is connected to the applicator 230 in the 211 through the waveguide 231.
Supplies microwave power at a frequency of 2.45 GHz to generate microwave glow discharge in the discharge chamber 211,
The non-single-crystal n-type semiconductor layer is formed on the strip-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the microcrystalline i-type semiconductor layer is formed on the microcrystalline i-type semiconductor layer forming vacuum container 201. An amorphous i-type semiconductor layer is formed in a vacuum vessel 205 for forming an i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, as shown in FIG. A pin type semiconductor junction was formed. At this time, the film thickness of the non-single-crystal n-type semiconductor layer 104 is 20 nm and the thickness of the microcrystalline i
The semiconductor layer 105A has a thickness of 2 μm, the non-single-crystal p-type semiconductor layer 106 has a thickness of 10 nm, and the amorphous i-type semiconductor layer 10
5B-1 was fixed so that the film thickness became 5.0 nm. In addition, among the source gases introduced into the discharge chamber 215, the H 2 gas is changed under the condition that the single film of the amorphous i-type layer is first formed, and the optical property of the amorphous i-type semiconductor layer is changed. The forbidden band width was adjusted so as to be 1.65 to 1.85 eV. After each of the semiconductor layers 104 to 106 is formed on the band-shaped substrate 250, the band-shaped substrate 250 is cooled, taken out from the continuous deposition film forming apparatus, and the transparent electrode 107 is formed on the non-single-crystal p-type semiconductor layer 106. The collector electrode 108 was formed, and a belt-shaped solar cell was completed. Next, using a continuous modularization device (not shown), the obtained band-shaped solar cell was subjected to 36 cm × 2 for each film thickness of each amorphous i-type semiconductor layer 105B-1.
It was processed into a solar cell module having a size of 2 cm. About the obtained solar cell module, AM1.5, 100
Characteristics were evaluated using mW / cm 2 simulated sunlight, and the relationship between the optical bandgap and the characteristics of the amorphous i-type semiconductor layer 105B-1 was examined. Table 9 shows the results. From this result, the optical bandgap of the amorphous i-type semiconductor layer was 1.7 eV.
As described above, it was found that a photovoltaic element having high conversion efficiency can be produced.

【0037】[0037]

【実施例5】実施例1と同様に、図6に示した堆積膜形
成装置を用い、以下の手順で図3に示した微結晶i型半
導体層に対して非単結晶n型半導体層側および非単結晶
p型半導体層側に非晶質i型半導体層を積層した光起電
力素子を作成した。まず、ステンレス(SUS430B
A)からなる帯状基板250(幅40cm、厚さ0.1
25mm)を充分に脱脂、洗浄し、不図示の連続スパッ
タリング装置に装着し、銀電極(銀純度:99.99
%)をターゲットとして厚さ100nmの銀薄膜をスパ
ッタ蒸着した。さらに、ZnO電極(ZnO純度:9
9.999%)をターゲットとして厚さ1.2μmのZ
nO薄膜を銀薄膜の上にスパッタ蒸着し、帯状基板25
0の上に下部電極を形成した。次に堆積膜形成装置の基
板送り出し容器202にこの帯状基板を巻いたボビンを
装着し、帯状基板を、搬入側のガスゲート251、非単
結晶n型半導体層形成用真空容器203、非晶質i型半
導体層形成用真空装置204、微結晶i型半導体層形成
用真空装置201、非晶質i型半導体層形成用真空装置
205、非単結晶p型半導体層形成用真空容器206、
搬出側のガスゲート256を介し基板巻き取り容器20
7まで通し、帯状基板250がたるまないように張力調
整を行った。そして、基板送り出し容器202、非単結
晶n型半導体層形成用真空容器203、非晶質i型半導
体層形成用真空装置204、微結晶i型半導体層形成用
真空装置201、非晶質i型半導体層形成用真空装置2
05、非単結晶p型半導体層形成用真空容器206、基
板巻き取り容器207を不図示の油拡散ポンプ、メカニ
カルブースターポンプ、ロータリーポンプからなる真空
排気系により5×10-6Torr以下まで充分に真空排
気した。次に、真空排気系を作動させつつ、表1に示す
条件により不図示のガス導入管から堆積膜の原料ガスを
放電室211内へ、表2に示す条件により不図示のガス
導入管から堆積膜の原料ガスを放電室213内へ、表3
に示す条件により不図示のガス導入管から堆積膜の原料
ガスを放電室214内へ、表3に示す条件により不図示
のガス導入管から堆積膜の原料ガスを放電室215内
へ、表4に示す条件により不図示のガス導入管から堆積
膜の原料ガスを放電室216内へ、同時に、各ゲートガ
ス供給管241,242,243,244,245,2
46より各ガスゲート251,252,253,25
4,255,256にそれぞれゲートガスとして水素ガ
スを流量500sccm供給した。この状態で真空排気
系の排気能力を調整し、放電室211内の圧力を10m
Torrに、放電室213,214,215,216内
の圧力を1.2Torrに保持するようにした。放電室
211,213,214,215,216内の圧力が安
定したところで、基板送り出し容器202から基板巻き
取り容器207の方向に向け、帯状基板250の移動を
開始した。この時の基板移動速度は、100cm/分で
あった。帯状基板250を移動させたまま、不図示の赤
外線ランプヒーターを点灯し、基板250を所望の温度
に加熱した。
Fifth Embodiment In the same manner as in the first embodiment, the non-single-crystal n-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer shown in FIG. Further, a photovoltaic element in which an amorphous i-type semiconductor layer was stacked on the non-single-crystal p-type semiconductor layer side was prepared. First, stainless steel (SUS430B
A) A strip substrate 250 (width 40 cm, thickness 0.1)
25 mm) was sufficiently degreased and washed, mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99).
%) As a target, and a silver thin film having a thickness of 100 nm was sputter-deposited. Furthermore, a ZnO electrode (ZnO purity: 9)
9.999%) and 1.2 μm thick Z
An nO thin film is sputter-deposited on a silver thin film to form a strip substrate 25.
0 was formed on the lower electrode. Next, a bobbin around which the band-shaped substrate is wound is mounted on the substrate sending container 202 of the deposition film forming apparatus, and the band-shaped substrate is transferred to the gas gate 251 on the loading side, the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the amorphous i. Vacuum device 204 for forming a type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum device 205 for forming an amorphous i-type semiconductor layer, vacuum container 206 for forming a non-single-crystal p-type semiconductor layer,
The substrate take-up container 20 is passed through the gas gate 256 on the unloading side.
7, the tension was adjusted so that the belt-shaped substrate 250 did not sag. Then, the substrate delivery container 202, the non-single-crystal n-type semiconductor layer forming vacuum container 203, the amorphous i-type semiconductor layer forming vacuum device 204, the microcrystalline i-type semiconductor layer forming vacuum device 201, the amorphous i-type Vacuum device 2 for semiconductor layer formation
05, the vacuum container 206 for forming a non-single-crystal p-type semiconductor layer and the substrate take-up container 207 are sufficiently reduced to 5 × 10 −6 Torr or less by a vacuum exhaust system including an oil diffusion pump, a mechanical booster pump, and a rotary pump (not shown). Evacuated. Next, while operating the vacuum evacuation system, the source gas of the deposited film is deposited into the discharge chamber 211 from the gas introduction tube (not shown) under the conditions shown in Table 1 and from the gas introduction tube (not shown) under the conditions shown in Table 2. The raw material gas for the film was introduced into the discharge chamber 213, as shown in Table 3.
The raw material gas for the deposited film is introduced into the discharge chamber 214 from a gas introduction tube (not shown) under the conditions shown in Table 4, and the source gas for the deposited film is introduced into the discharge chamber 215 from the gas introduction tube (not shown) under the conditions shown in Table 3. The raw material gas of the deposited film is introduced into the discharge chamber 216 from a gas introduction pipe (not shown) under the conditions shown in FIG. 4 and simultaneously, the respective gate gas supply pipes 241, 242, 243, 244, 245, and 2
From 46, each gas gate 251, 252, 253, 25
Hydrogen gas was supplied as a gate gas to each of 4, 255 and 256 at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted to reduce the pressure in the discharge chamber 211 to 10 m.
At Torr, the pressure in the discharge chambers 213, 214, 215, 216 was maintained at 1.2 Torr. When the pressure in the discharge chambers 211, 213, 214, 215, and 216 was stabilized, the movement of the belt-shaped substrate 250 was started from the substrate delivery container 202 toward the substrate take-up container 207. The substrate moving speed at this time was 100 cm / min. While moving the strip-shaped substrate 250, an infrared lamp heater (not shown) was turned on to heat the substrate 250 to a desired temperature.

【0038】次に、放電室213,214,215,2
16内の放電電極に高周波電源より、周波数13.56
MHzの高周波電力を供給し、放電室213,214,
215,216内にグロー放電を生起し、放電室211
内のアプリケーター230に導波管231を介し、マイ
クロ波電源232から、周波数2.45GHzのマイク
ロ波電力を供給し、放電室211内にマイクロ波グロー
放電を生起し、帯状基板250上に非単結晶n型半導体
層形成用真空容器203で非単結晶n型半導体層を、非
晶質i型半導体層形成用真空容器204で非晶質i型半
導体層を、微結晶i型半導体層形成用真空容器201で
微結晶i型半導体層を、非晶質i型半導体層形成用真空
容器205で非晶質i型半導体層を、非単結晶p型半導
体層形成用真空容器206で非単結晶p型半導体層を順
次形成するようにし、図3に示すpin型の半導体接合
を形成した。このとき、各真空容器に設けられた不図示
の成膜領域調整板により、非単結晶n型半導体層104
の膜厚が20nm、微結晶i型半導体層105Aの膜厚
が2μm、非単結晶p型半導体層106の膜厚が10n
mになるように固定し、非晶質i型半導体層105B−
1および非晶質i型半導体層105B−2の膜厚がそれ
ぞれ0nm〜200nmになるように成膜中に調整し
た。帯状基板250の上に各半導体層104〜106が
形成されたところで、帯状基板250を冷却の後、連続
堆積膜形成装置から取り出し、非単結晶p型半導体層1
06の上に、透明電極107と集電電極108を形成
し、帯状の太陽電池を完成させた。次に、不図示の連続
モジュール化装置を用いて、得られた帯状の太陽電池を
各非晶質i型半導体層105B−1および非晶質i型半
導体層105B−2の膜厚ごとに、36cm×22cm
のサイズの太陽電池モジュールに加工した。作成した太
陽電池モジュールについて、AM1.5、100mW/
cm2の疑似太陽光を用いて特性評価を行い、非晶質i
型半導体層105B−1および非晶質i型半導体層10
5B−2の膜厚と特性の関係を調べた。その結果を表1
0に示す。次に得られた太陽電池モジュールを基板温度
を50℃に保持した状態で、AM1.5、100mW/
cm2の擬似太陽光を500時間照射して、光照射時間
に対する太陽電池モジュールの変換効率の変化を調べ
た。その結果を表11に示す。この結果から、非晶質i
型半導体層105B−1と非晶質i型半導体層105B
−2の層厚の和が3.0nm以上80nm以下で変換効
率が高く、光劣化のほとんどない光起電力素子が作成で
きることがわかった。
Next, the discharge chambers 213, 214, 215, 2
A frequency of 13.56 was applied to the discharge electrodes in
MHz power, and discharge chambers 213, 214,
Glow discharge is generated in the discharge chambers 211 and 216,
A microwave power having a frequency of 2.45 GHz is supplied from a microwave power supply 232 to an applicator 230 in the inside of the discharge chamber 211 through a waveguide 231 to generate a microwave glow discharge in the discharge chamber 211, and a non-single unit is formed on the strip-shaped substrate 250. A non-single-crystal n-type semiconductor layer is formed in a vacuum container 203 for forming a crystalline n-type semiconductor layer, and an amorphous i-type semiconductor layer is formed in a vacuum container 204 for forming an amorphous i-type semiconductor layer. The microcrystalline i-type semiconductor layer is formed in the vacuum container 201, the amorphous i-type semiconductor layer is formed in the amorphous i-type semiconductor layer forming vacuum container 205, and the non-single-crystal is formed in the non-single-crystal p-type semiconductor layer forming vacuum container 206. The p-type semiconductor layers were sequentially formed, and a pin-type semiconductor junction shown in FIG. 3 was formed. At this time, the non-single-crystal n-type semiconductor layer 104 is formed by a film formation region adjusting plate (not shown) provided in each vacuum vessel.
Is 20 nm, the thickness of the microcrystalline i-type semiconductor layer 105A is 2 μm, and the thickness of the non-single-crystal p-type semiconductor layer 106 is 10 n.
m, and the amorphous i-type semiconductor layer 105B-
Adjustment was made during the film formation so that the film thickness of each of No. 1 and the amorphous i-type semiconductor layer 105B-2 was 0 nm to 200 nm. After each of the semiconductor layers 104 to 106 is formed on the belt-like substrate 250, the belt-like substrate 250 is cooled and then taken out of the continuous deposition film forming apparatus, and the non-single-crystal p-type semiconductor layer 1 is formed.
06, a transparent electrode 107 and a current collecting electrode 108 were formed to complete a strip-shaped solar cell. Next, using a continuous modularization apparatus (not shown), the obtained band-shaped solar cell was formed for each film thickness of each of the amorphous i-type semiconductor layers 105B-1 and 105B-2. 36cm × 22cm
Into a solar cell module of the size AM1.5, 100mW /
The characteristics were evaluated using simulated sunlight of cm 2 and the amorphous i
-Type semiconductor layer 105B-1 and amorphous i-type semiconductor layer 10
The relationship between the film thickness and characteristics of 5B-2 was examined. Table 1 shows the results.
0 is shown. Next, with the obtained solar cell module maintaining the substrate temperature at 50 ° C., AM 1.5, 100 mW /
The solar cell module was irradiated with 500 cm 2 of pseudo sunlight for 500 hours, and the change in the conversion efficiency of the solar cell module with respect to the light irradiation time was examined. Table 11 shows the results. From these results, it can be seen that the amorphous i
Semiconductor layer 105B-1 and amorphous i-type semiconductor layer 105B
It was found that when the sum of the layer thicknesses of -2 and 3.0 nm or more and 80 nm or less, the conversion efficiency was high and a photovoltaic element with almost no photodegradation could be produced.

【0039】[0039]

【実施例6】実施例1と同様に、図6に示した堆積膜形
成装置を用い、以下の手順で図1に示した微結晶i型半
導体層に対して非単結晶p型半導体層側に非晶質i型半
導体層を積層した光起電力素子を作成した。まず、ステ
ンレス(SUS430BA)からなる帯状基板250
(幅40cm、厚さ0.125mm)を充分に脱脂、洗
浄し、不図示の連続スパッタリング装置に装着し、銀電
極(銀純度:99.99%)をターゲットとして厚さ1
00nmの銀薄膜をスパッタ蒸着した。さらに、ZnO
電極(ZnO純度:99.999%)をターゲットとし
て厚さ1.2μmのZnO薄膜を銀薄膜の上にスパッタ
蒸着し、帯状基板250の上に下部電極を形成した。次
に堆積膜形成装置の基板送り出し容器202にこの帯状
基板を巻いたボビンを装着し、帯状基板を、搬入側のガ
スゲート251、非単結晶n型半導体層形成用真空容器
203、非晶質i型半導体層形成用真空装置204、微
結晶i型半導体層形成用真空装置201、非晶質i型半
導体層形成用真空装置205、非単結晶p型半導体層形
成用真空容器206、搬出側のガスゲート256を介し
基板巻き取り容器207まで通し、帯状基板250がた
るまないように張力調整を行った。そして、基板送り出
し容器202、非単結晶n型半導体層形成用真空容器2
03、非晶質i型半導体層形成用真空装置204、微結
晶i型半導体層形成用真空装置201、非晶質i型半導
体層形成用真空装置205、非単結晶p型半導体層形成
用真空容器206、基板巻き取り容器207を不図示の
油拡散ポンプ、メカニカルブースターポンプ、ロータリ
ーポンプからなる真空排気系により5×10-6Torr
以下まで充分に真空排気した。次に、真空排気系を作動
させつつ、表1に示す条件により不図示のガス導入管か
ら堆積膜の原料ガスを放電室211内へ、表2に示す条
件により不図示のガス導入管から堆積膜の原料ガスを放
電室213内へ、表3に示す条件により不図示のガス導
入管から堆積膜の原料ガスを放電室215内へ、表4に
示す条件により不図示のガス導入管から堆積膜の原料ガ
スを放電室216内へ、また不図示のガス導入管からH
2ガス200sccmを放電室214内へ、同時に、各
ゲートガス供給管241,242,243,244,2
45,246より各ガスゲート251,252,25
3,254,255,256にそれぞれゲートガスとし
て水素ガスを流量500sccm供給した。この状態で
真空排気系の排気能力を調整し、放電室211内の圧力
を10mTorrに、放電室213,214,215,
216内の圧力を1.2Torrに保持するようにし
た。放電室211,213,214,215,216内
の圧力が安定したところで、基板送り出し容器202か
ら基板巻き取り容器207の方向に向け、帯状基板25
0の移動を開始した。この時の基板移動速度は、100
cm/分であった。帯状基板250を移動させたまま、
不図示の赤外線ランプヒーターを点灯し、基板250を
所望の温度に加熱した。
Embodiment 6 In the same manner as in Embodiment 1, the non-single-crystal p-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer shown in FIG. A photovoltaic element was formed by laminating an amorphous i-type semiconductor layer on the substrate. First, a belt-like substrate 250 made of stainless steel (SUS430BA)
(Width 40 cm, thickness 0.125 mm) was sufficiently degreased and washed, and was mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99%) having a thickness of 1
A 00 nm silver thin film was sputter deposited. Furthermore, ZnO
Using an electrode (ZnO purity: 99.999%) as a target, a 1.2 μm-thick ZnO thin film was sputter-deposited on the silver thin film to form a lower electrode on the strip substrate 250. Next, a bobbin around which the band-shaped substrate is wound is mounted on the substrate delivery container 202 of the deposition film forming apparatus, and the band-shaped substrate is loaded with the gas gate 251 on the loading side, the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the amorphous i. Vacuum device 204 for forming a type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum device 205 for forming an amorphous i-type semiconductor layer, vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, The tension was adjusted so that the belt-like substrate 250 was not slackened by passing the gas through the gas gate 256 to the substrate winding container 207. Then, the substrate sending container 202 and the non-single-crystal n-type semiconductor layer forming vacuum container 2
03, vacuum device for forming an amorphous i-type semiconductor layer 204, vacuum device for forming a microcrystalline i-type semiconductor layer 201, vacuum device for forming an amorphous i-type semiconductor layer 205, vacuum for forming a non-single-crystal p-type semiconductor layer The container 206 and the substrate take-up container 207 are evacuated to 5 × 10 −6 Torr by a vacuum exhaust system including an oil diffusion pump, a mechanical booster pump, and a rotary pump (not shown).
Vacuum was exhausted sufficiently to the following. Next, while operating the vacuum evacuation system, the source gas of the deposited film is deposited into the discharge chamber 211 from the gas introduction tube (not shown) under the conditions shown in Table 1 and from the gas introduction tube (not shown) under the conditions shown in Table 2. The source gas for the film is deposited into the discharge chamber 213 from a gas inlet tube (not shown) under the conditions shown in Table 3, and the source gas for the film is deposited into the discharge chamber 215 from the gas inlet tube (not shown) under the conditions shown in Table 4. The raw material gas of the film is introduced into the discharge chamber 216 and H is supplied from a gas introduction pipe (not shown).
2 gas 200 sccm into the discharge chamber 214 at the same time, each gate gas supply pipe 241, 242, 243, 244, 2
45, 246 from each gas gate 251, 252, 25
Hydrogen gas was supplied to 3,254,255,256 as a gate gas at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted, the pressure in the discharge chamber 211 is set to 10 mTorr, and the discharge chambers 213, 214, 215,
The pressure in 216 was kept at 1.2 Torr. When the pressure in the discharge chambers 211, 213, 214, 215, and 216 is stabilized, the band-shaped substrate 25 is moved from the substrate delivery container 202 to the substrate take-up container 207.
Movement of zero started. The substrate moving speed at this time is 100
cm / min. While moving the belt-like substrate 250,
The infrared lamp heater (not shown) was turned on to heat the substrate 250 to a desired temperature.

【0040】次に、放電室213,215,216内の
放電電極に高周波電源より、周波数13.56MHzの
高周波電力を供給し、放電室213,215,216内
にグロー放電を生起し、放電室211内のアプリケータ
ー230に導波管231を介し、マイクロ波電源232
から、周波数2.45GHzのマイクロ波電力を供給
し、放電室211内にマイクロ波グロー放電を生起し、
帯状基板250上に非単結晶n型半導体層形成用真空容
器203で非単結晶n型半導体層を、微結晶i型半導体
層形成用真空容器201で微結晶i型半導体層を、非晶
質i型半導体層形成用真空容器205で非晶質i型半導
体層を、非単結晶p型半導体層形成用真空容器206で
非単結晶p型半導体層を順次形成するようにし、図1に
示すpin型の半導体接合を形成した。このとき、各真
空容器に設けられた不図示の成膜領域調整板により、非
単結晶n型半導体層104の膜厚が20nm、非単結晶
p型半導体層106の膜厚が10nm、非晶質i型半導
体層105B−1の膜厚が5.0nmになるように固定
し、微結晶i型半導体層105Aの膜厚が200nm〜
10μmになるように成膜中に調整した。帯状基板25
0の上に各半導体層104〜106が形成されたところ
で、帯状基板250を冷却の後、連続堆積膜形成装置か
ら取り出し、非単結晶p型半導体層106の上に、透明
電極107と集電電極108を形成し、帯状の太陽電池
を完成させた。次に、不図示の連続モジュール化装置を
用いて、得られた帯状の太陽電池を各微結晶i型半導体
層105Aの膜厚ごとに、36cm×22cmのサイズ
の太陽電池モジュールに加工した。得られた太陽電池モ
ジュールについて、AM1.5、100mW/cm2
疑似太陽光を用いて特性評価を行い、微結晶i型半導体
層105Aの膜厚と特性の関係を調べた。その結果を表
12に示す。この結果から、微結晶i型半導体層105
Aの膜厚が300nm以上5μm以下で変換効率が高い
光起電力素子が作成できることがわかった。
Next, a high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power source to the discharge electrodes in the discharge chambers 213, 215, and 216 to generate glow discharge in the discharge chambers 213, 215, and 216, and The microwave power supply 232 is connected to the applicator 230 in the 211 through the waveguide 231.
Supplies microwave power at a frequency of 2.45 GHz to generate microwave glow discharge in the discharge chamber 211,
The non-single-crystal n-type semiconductor layer is formed on the strip-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the microcrystalline i-type semiconductor layer is formed on the microcrystalline i-type semiconductor layer forming vacuum container 201. An amorphous i-type semiconductor layer is formed in a vacuum vessel 205 for forming an i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, as shown in FIG. A pin type semiconductor junction was formed. At this time, the non-single-crystal n-type semiconductor layer 104 has a thickness of 20 nm, the non-single-crystal p-type semiconductor layer 106 has a thickness of 10 nm, and a non-illustrated film formation region adjusting plate provided in each vacuum vessel. The thickness of the quality i-type semiconductor layer 105B-1 is fixed to be 5.0 nm, and the thickness of the microcrystalline i-type semiconductor layer 105A is 200 nm to
During the film formation, the thickness was adjusted to 10 μm. Strip substrate 25
After the semiconductor layers 104 to 106 are formed on the non-single-crystal p-type semiconductor layer 106, the transparent substrate 107 and the current collector are collected on the non-single-crystal p-type semiconductor layer 106. The electrode 108 was formed, and a belt-shaped solar cell was completed. Next, the obtained band-shaped solar cell was processed into a solar cell module having a size of 36 cm × 22 cm for each film thickness of each microcrystalline i-type semiconductor layer 105A using a continuous modularization device (not shown). Characteristics of the obtained solar cell module were evaluated using simulated sunlight of AM 1.5 and 100 mW / cm 2 , and the relationship between the film thickness of the microcrystalline i-type semiconductor layer 105A and the characteristics was examined. Table 12 shows the results. From this result, the microcrystalline i-type semiconductor layer 105
It was found that a photovoltaic element having a high conversion efficiency with an A film thickness of 300 nm or more and 5 μm or less can be produced.

【0041】[0041]

【実施例7】実施例1と同様に、図6に示した堆積膜形
成装置を用い、以下の手順で図1に示した微結晶i型半
導体層に対して非単結晶p型半導体層側に非晶質i型半
導体層を積層した光起電力素子を作成した。まず、ステ
ンレス(SUS430BA)からなる帯状基板250
(幅40cm、厚さ0.125mm)を充分に脱脂、洗
浄し、不図示の連続スパッタリング装置に装着し、銀電
極(銀純度:99.99%)をターゲットとして厚さ1
00nmの銀薄膜をスパッタ蒸着した。さらに、ZnO
電極(ZnO純度:99.999%)をターゲットとし
て厚さ1.2μmのZnO薄膜を銀薄膜の上にスパッタ
蒸着し、帯状基板250の上に下部電極を形成した。次
に堆積膜形成装置の基板送り出し容器202にこの帯状
基板を巻いたボビンを装着し、帯状基板を、搬入側のガ
スゲート251、非単結晶n型半導体層形成用真空容器
203、非晶質i型半導体層形成用真空装置204、微
結晶i型半導体層形成用真空装置201、非晶質i型半
導体層形成用真空装置205、非単結晶p型半導体層形
成用真空容器206、搬出側のガスゲート256を介し
基板巻き取り容器207まで通し、帯状基板250がた
るまないように張力調整を行った。そして、基板送り出
し容器202、非単結晶n型半導体層形成用真空容器2
03、非晶質i型半導体層形成用真空装置204、微結
晶i型半導体層形成用真空装置201、非晶質i型半導
体層形成用真空装置205、非単結晶p型半導体層形成
用真空容器206、基板巻き取り容器207を不図示の
油拡散ポンプ、メカニカルブースターポンプ、ロータリ
ーポンプからなる真空排気系により5×10-6Torr
以下まで充分に真空排気した。次に、真空排気系を作動
させつつ、表1に示す条件により不図示のガス導入管か
ら堆積膜の原料ガスを放電室211内へ、表2に示す条
件により不図示のガス導入管から堆積膜の原料ガスを放
電室213内へ、表3に示す条件により不図示のガス導
入管から堆積膜の原料ガスを放電室215内へ、表4に
示す条件により不図示のガス導入管から堆積膜の原料ガ
スを放電室216内へ、また不図示のガス導入管からH
2ガス200sccmを放電室214内へ、同時に、各
ゲートガス供給管241,242,243,244,2
45,246より各ガスゲート251,252,25
3,254,255,256にそれぞれゲートガスとし
て水素ガスを流量500sccm供給した。この状態で
真空排気系の排気能力を調整し、放電室211内の圧力
を10mTorrに、放電室213,214,215,
216内の圧力を1.2Torrに保持するようにし
た。放電室211,213,214,215,216内
の圧力が安定したところで、基板送り出し容器202か
ら基板巻き取り容器207の方向に向け、帯状基板25
0の移動を開始した。この時の基板移動速度は、100
cm/分であった。帯状基板250を移動させたまま、
不図示の赤外線ランプヒーターを点灯し、基板250を
所望の温度に加熱した。
Embodiment 7 In the same manner as in Embodiment 1, the non-single-crystal p-type semiconductor layer side with respect to the microcrystalline i-type semiconductor layer shown in FIG. A photovoltaic element was formed by laminating an amorphous i-type semiconductor layer on the substrate. First, a belt-like substrate 250 made of stainless steel (SUS430BA)
(Width 40 cm, thickness 0.125 mm) was sufficiently degreased and washed, and was mounted on a continuous sputtering device (not shown), and a silver electrode (silver purity: 99.99%) having a thickness of 1
A 00 nm silver thin film was sputter deposited. Furthermore, ZnO
Using an electrode (ZnO purity: 99.999%) as a target, a 1.2 μm-thick ZnO thin film was sputter-deposited on the silver thin film to form a lower electrode on the strip substrate 250. Next, a bobbin around which the band-shaped substrate is wound is mounted on the substrate delivery container 202 of the deposition film forming apparatus, and the band-shaped substrate is loaded with the gas gate 251 on the loading side, the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the amorphous i. Vacuum device 204 for forming a type semiconductor layer, vacuum device 201 for forming a microcrystalline i-type semiconductor layer, vacuum device 205 for forming an amorphous i-type semiconductor layer, vacuum container 206 for forming a non-single-crystal p-type semiconductor layer, The tension was adjusted so that the belt-like substrate 250 was not slackened by passing the gas through the gas gate 256 to the substrate winding container 207. Then, the substrate sending container 202 and the non-single-crystal n-type semiconductor layer forming vacuum container 2
03, vacuum device for forming an amorphous i-type semiconductor layer 204, vacuum device for forming a microcrystalline i-type semiconductor layer 201, vacuum device for forming an amorphous i-type semiconductor layer 205, vacuum for forming a non-single-crystal p-type semiconductor layer The container 206 and the substrate take-up container 207 are evacuated to 5 × 10 −6 Torr by a vacuum exhaust system including an oil diffusion pump, a mechanical booster pump, and a rotary pump (not shown).
Vacuum was exhausted sufficiently to the following. Next, while operating the vacuum evacuation system, the source gas of the deposited film is deposited into the discharge chamber 211 from the gas introduction tube (not shown) under the conditions shown in Table 1 and from the gas introduction tube (not shown) under the conditions shown in Table 2. The source gas for the film is deposited into the discharge chamber 213 from a gas inlet tube (not shown) under the conditions shown in Table 3, and the source gas for the film is deposited into the discharge chamber 215 from the gas inlet tube (not shown) under the conditions shown in Table 4. The raw material gas of the film is introduced into the discharge chamber 216 and H is supplied from a gas introduction pipe (not shown).
2 gas 200 sccm into the discharge chamber 214 at the same time, each gate gas supply pipe 241, 242, 243, 244, 2
45, 246 from each gas gate 251, 252, 25
Hydrogen gas was supplied to 3,254,255,256 as a gate gas at a flow rate of 500 sccm. In this state, the evacuation capacity of the evacuation system is adjusted, the pressure in the discharge chamber 211 is set to 10 mTorr, and the discharge chambers 213, 214, 215,
The pressure in 216 was kept at 1.2 Torr. When the pressure in the discharge chambers 211, 213, 214, 215, and 216 is stabilized, the band-shaped substrate 25 is moved from the substrate delivery container 202 to the substrate take-up container 207.
Movement of zero started. The substrate moving speed at this time is 100
cm / min. While moving the belt-like substrate 250,
The infrared lamp heater (not shown) was turned on to heat the substrate 250 to a desired temperature.

【0042】次に、放電室213,215,216内の
放電電極に高周波電源より、周波数13.56MHzの
高周波電力を供給し、放電室213,215,216内
にグロー放電を生起し、放電室211内のアプリケータ
ー230に導波管231を介し、マイクロ波電源232
から、周波数2.45GHzのマイクロ波電力を供給
し、放電室211内にマイクロ波グロー放電を生起し、
帯状基板250上に非単結晶n型半導体層形成用真空容
器203で非単結晶n型半導体層を、微結晶i型半導体
層形成用真空容器201で微結晶i型半導体層を、非晶
質i型半導体層形成用真空容器205で非晶質i型半導
体層を、非単結晶p型半導体層形成用真空容器206で
非単結晶p型半導体層を順次形成するようにし、図1に
示すpin型の半導体接合を形成した。このとき、各真
空容器に設けられた不図示の成膜領域調整板により、非
単結晶n型半導体層104の膜厚が20nm、微結晶i
型半導体層105Aの膜厚が2μm、非単結晶p型半導
体層106の膜厚が10nm、非晶質i型半導体層10
5B−1の膜厚が5.0nmになるように固定した。ま
た、微結晶i型半導体層形成用真空容器201内の放電
室211内へ導入するガスにH2希釈されたB26ガス
を、流量を変化させるようにして導入し、微結晶i型半
導体層にボロン原子(B)を0〜10ppmの範囲で含
有させるようにした。帯状基板250の上に各半導体層
104〜106が形成されたところで、帯状基板250
を冷却の後、連続堆積膜形成装置から取り出し、非単結
晶p型半導体層106の上に、透明電極107と集電電
極108を形成し、帯状の太陽電池を完成させた。次
に、不図示の連続モジュール化装置を用いて、得られた
帯状の太陽電池をB原子含有量の異なる各微結晶i型半
導体層105Aごとに、36cm×22cmのサイズの
太陽電池モジュールに加工した。得られた太陽電池モジ
ュールについて、AM1.5、100mW/cm2の疑
似太陽光を用いて特性評価を行い、微結晶i型半導体層
105A中のB原子含有量と特性の関係を調べた。その
結果を表13に示す。この結果から、微結晶i型半導体
層105Aに含有するB原子が8ppm以下で変換効率
が高い光起電力素子が作成できることがわかった。
Next, a high-frequency power having a frequency of 13.56 MHz is supplied from a high-frequency power source to the discharge electrodes in the discharge chambers 213, 215, and 216 to generate glow discharge in the discharge chambers 213, 215, and 216. The microwave power supply 232 is connected to the applicator 230 in the 211 through the waveguide 231.
Supplies microwave power at a frequency of 2.45 GHz to generate microwave glow discharge in the discharge chamber 211,
The non-single-crystal n-type semiconductor layer is formed on the strip-shaped substrate 250 in the non-single-crystal n-type semiconductor layer forming vacuum container 203, and the microcrystalline i-type semiconductor layer is formed on the microcrystalline i-type semiconductor layer forming vacuum container 201. An amorphous i-type semiconductor layer is formed in a vacuum vessel 205 for forming an i-type semiconductor layer, and a non-single-crystal p-type semiconductor layer is formed in a vacuum vessel 206 for forming a non-single-crystal p-type semiconductor layer, as shown in FIG. A pin type semiconductor junction was formed. At this time, the film thickness of the non-single-crystal n-type semiconductor layer 104 is 20 nm and the thickness of the microcrystalline i
The semiconductor layer 105A has a thickness of 2 μm, the non-single-crystal p-type semiconductor layer 106 has a thickness of 10 nm, and the amorphous i-type semiconductor layer 10
5B-1 was fixed so that the film thickness became 5.0 nm. Further, H 2 -diluted B 2 H 6 gas was introduced into the gas to be introduced into the discharge chamber 211 in the microcrystalline i-type semiconductor layer forming vacuum vessel 201 so as to change the flow rate. The semiconductor layer contains boron atoms (B) in the range of 0 to 10 ppm. When the respective semiconductor layers 104 to 106 are formed on the belt-like substrate 250, the belt-like substrate 250
After cooling, the transparent electrode 107 and the current collecting electrode 108 were formed on the non-single-crystal p-type semiconductor layer 106 to complete a belt-shaped solar cell. Next, the obtained strip-shaped solar cell was processed into a solar cell module having a size of 36 cm × 22 cm for each microcrystalline i-type semiconductor layer 105A having a different B atom content by using a continuous modularization device (not shown). did. The characteristics of the obtained solar cell module were evaluated using simulated sunlight of AM 1.5 and 100 mW / cm 2 , and the relationship between the B atom content in the microcrystalline i-type semiconductor layer 105A and the characteristics was examined. Table 13 shows the results. From this result, it was found that a photovoltaic element having high conversion efficiency with B atoms contained in the microcrystalline i-type semiconductor layer 105A of 8 ppm or less can be produced.

【0043】[0043]

【実施例8】図4に示すような1つのp−i−n接合を
有する光起電力素子(太陽電池)を作成した。具体的に
はステンレスSUS403BA基板(10×10c
2、厚さ0.2mm)上に裏面電極/透明導電層Zn
Oをまず形成した。次に、n型半導体層を形成し、その
うえにi型半導体層としてa−Si:H層/μc−Si
層の積層構造を4周期形成し、p型半導体層を形成し
た。その後、透明電極ITO/集電電極を形成し、太陽
電池を作成した。ここで、裏面電極はスパッタリング法
で作成し、透明導電層ZnOは図7に示す装置を用いて
スパッタリング法で作成した。半導体層はn層、p層は
RFプラズマCVD法で形成し、i層は図8に示すマイ
クロ波プラズマCVD装置を用いてマイクロ波プラズマ
CVD法で形成し、透明電極はスパッタリング法で形成
し、集電電極は蒸着法で作成した。半導体層の形成条件
は表14に示す。なお、図8に示すマイクロ波プラズマ
CVD装置において、401は堆積室、402は成膜用
基板、403は基板加熱用ヒーター、404はバタフラ
イバルブ、405はマイクロ波導波管、406は導入
窓、407はマイクロ波導入セラミック窓、408はバ
イアス棒、409はRF電源、410はプラズマ生起空
間、411はシャッター、412はマイクロ波、413
は排気ガス、414は排気口、415は原料ガス導入
管、416は原料ガス、をそれぞれ示す。
Embodiment 8 A photovoltaic element (solar cell) having one pin junction as shown in FIG. 4 was produced. Specifically, a stainless SUS403BA substrate (10 × 10c
m 2 , 0.2 mm thick) on the back electrode / transparent conductive layer Zn
O was first formed. Next, an n-type semiconductor layer is formed, and an a-Si: H layer / μc-Si is formed thereon as an i-type semiconductor layer.
Four layers of a layered structure were formed to form a p-type semiconductor layer. Thereafter, a transparent electrode ITO / a current collecting electrode was formed, and a solar cell was produced. Here, the back electrode was formed by a sputtering method, and the transparent conductive layer ZnO was formed by a sputtering method using an apparatus shown in FIG. The semiconductor layer is formed by an n layer, the p layer is formed by an RF plasma CVD method, the i layer is formed by a microwave plasma CVD method using a microwave plasma CVD apparatus shown in FIG. 8, and the transparent electrode is formed by a sputtering method. The collecting electrode was prepared by a vapor deposition method. Table 14 shows the conditions for forming the semiconductor layer. In the microwave plasma CVD apparatus shown in FIG. 8, reference numeral 401 denotes a deposition chamber, 402 denotes a substrate for film formation, 403 denotes a heater for heating a substrate, 404 denotes a butterfly valve, 405 denotes a microwave waveguide, 406 denotes an introduction window, and 407. Is a microwave introducing ceramic window, 408 is a bias rod, 409 is an RF power source, 410 is a plasma generation space, 411 is a shutter, 412 is a microwave, 413
Indicates an exhaust gas, 414 indicates an exhaust port, 415 indicates a source gas introduction pipe, and 416 indicates a source gas.

【0044】[0044]

【比較例2】i型半導体層をa−Si:Hだけで形成し
た以外は、実施例8と同様にして光起電力素子(太陽電
池)を作成した。半導体層の形成条件は表15に示す。
Comparative Example 2 A photovoltaic element (solar cell) was produced in the same manner as in Example 8, except that the i-type semiconductor layer was formed only of a-Si: H. Table 15 shows the conditions for forming the semiconductor layer.

【0045】[0045]

【評価】(1).実施例8の光起電力素子のi型半導体
層のμc−Si層について断面TEM写真により観察し
たところ、該層は30nmの平均結晶粒径のものである
ことがわかった。この結果は表14に示す。 (2).実施例8の光起電力素子および比較例2の光起
電力素子のそれぞれについて、初期特性(光導電特性、
リーク電流、低照度開放電圧)を測定した。ソーラーシ
ュミレーター(AM1.5、100mW/cm2、表面
温度25℃)を用いて光電変換効率、開放電圧、短絡光
電流を測定したところ、実施例1の光起電力素子は、そ
れぞれ1.08倍、1.14倍、1.02倍優れてい
た。 (3).実施例8の光起電力素子および比較例2の光起
電力素子のそれぞれについて、信頼性試験を行った。即
ち、それぞれの光起電力素子を高温高湿度下(温度90
℃、湿度87%)の環境試験箱内に入れ、1200時間
経過したところでとりだして、上記(2)におけると同
様にして光電変換効率、開放電圧、短絡電流を測定した
ところ、実施例8の光起電力素子は、それぞれ1.08
倍、1.03倍、1.05倍優れていた。 (4).実施例8の光起電力素子および比較例2の光起
電力素子のそれぞれについて、+1Vの逆バイアスを印
加したところ、実施例1の光起電力素子の方がリーク電
流が0.95倍だけ少なかった。このことから、実施例
1の光起電力素子は、大面積化した時に太陽電池内での
短絡が少なく、良好な太陽電池ができ得ることが確認で
きた。 (5).実施例8と比較例2の光起電力素子のそれぞれ
を、−10℃から+90℃まで任意の温度に保持できる
環境試験箱に入れて、種々の温度でAM1.5、100
mW/cm2の光を光起電力素子に照射して、そのとき
の光電変換効率、開放電圧、短絡電流をそれぞれ測定
し、温度依存性を調べた。その結果は表16に示すよう
になり、実施例8の光起電力素子の方が高温での変換効
率、開放電圧、短絡電流ともに特性がよかった。表16
の結果より、例えば、赤道直下の熱帯ジャングルや砂漠
地帯のような高温地帯で用いられる太陽電池としては、
実施例8の方が望ましいことがわかった。
[Evaluation] (1). Observation of the μc-Si layer of the i-type semiconductor layer of the photovoltaic device of Example 8 by a cross-sectional TEM photograph revealed that the layer had an average crystal grain size of 30 nm. The results are shown in Table 14. (2). For each of the photovoltaic device of Example 8 and the photovoltaic device of Comparative Example 2, initial characteristics (photoconductive characteristics,
Leak current, low illuminance open circuit voltage) were measured. When the photoelectric conversion efficiency, open-circuit voltage, and short-circuit photocurrent were measured using a solar simulator (AM 1.5, 100 mW / cm 2 , surface temperature 25 ° C.), the photovoltaic element of Example 1 was 1.08 times each. , 1.14 times and 1.02 times. (3). A reliability test was performed on each of the photovoltaic device of Example 8 and the photovoltaic device of Comparative Example 2. That is, each of the photovoltaic elements is placed under high temperature and high humidity (temperature 90
(° C., humidity: 87%) in an environmental test box, taken out after 1200 hours, and measured for photoelectric conversion efficiency, open-circuit voltage, and short-circuit current in the same manner as in (2) above. The electromotive force elements are 1.08 each.
2 times, 1.03 times and 1.05 times better. (4). When a reverse bias of +1 V was applied to each of the photovoltaic device of Example 8 and the photovoltaic device of Comparative Example 2, the leak current of the photovoltaic device of Example 1 was 0.95 times smaller than that of Example 1. Was. From this, it was confirmed that the photovoltaic element of Example 1 has a small number of short circuits in the solar cell when the area is increased, and a good solar cell can be obtained. (5). Each of the photovoltaic elements of Example 8 and Comparative Example 2 was placed in an environmental test box capable of maintaining an arbitrary temperature from -10 ° C to + 90 ° C, and AM1.5, 100 at various temperatures.
The photovoltaic element was irradiated with light of mW / cm 2 , and the photoelectric conversion efficiency, open-circuit voltage, and short-circuit current at that time were measured, and the temperature dependence was examined. The results are as shown in Table 16. The photovoltaic device of Example 8 had better characteristics in conversion efficiency, open-circuit voltage and short-circuit current at high temperature. Table 16
From the results of, for example, solar cells used in high-temperature areas such as tropical jungles and desert areas just below the equator,
Example 8 was found to be more desirable.

【0046】[0046]

【実施例9】i型半導体層の微結晶層(μc−Si層)
の成膜ガスにB26を0.3ppm添加した以外は、実
施例8と同様にして光起電力素子(太陽電池)を得た。
半導体層形成条件は表17に示す。本実施例において
は、フェルミレベルが、midgap付近に近付き、開
放電圧が大きくとれる。また、i型半導体層のアモルフ
ァス層はノンドープで弱いn型だが、ボロンをドープし
た微結晶層との積層構造を形成することにより、微結晶
層から、アモルファス層に正孔が移動し、アモルファス
層も真性となり、正孔の易動度が増大しi型半導体層の
特性が向上することが期待できる。SIMSにより、微
結晶層内深さ方向内でのB原子の分布を調べると分布は
ほぼ一定となっていた。
Embodiment 9 Microcrystalline layer of i-type semiconductor layer (μc-Si layer)
A photovoltaic element (solar cell) was obtained in the same manner as in Example 8, except that 0.3 ppm of B 2 H 6 was added to the film forming gas of Example 1.
Table 17 shows the semiconductor layer formation conditions. In the present embodiment, the Fermi level approaches the vicinity of midgap, and the open circuit voltage can be increased. Although the amorphous layer of the i-type semiconductor layer is non-doped and weak n-type, holes move from the microcrystalline layer to the amorphous layer by forming a laminated structure with the microcrystalline layer doped with boron. Is also intrinsic, and it can be expected that the mobility of holes increases and the characteristics of the i-type semiconductor layer improve. When the distribution of B atoms in the depth direction in the microcrystalline layer was examined by SIMS, the distribution was almost constant.

【0047】[0047]

【比較例3】i型半導体層の微結晶層形成時にB26
添加しなかった以外は、実施例9と同様にして光起電力
素子(太陽電池)を得た。半導体層形成条件は表18に
示す。
Comparative Example 3 A photovoltaic device (solar cell) was obtained in the same manner as in Example 9 except that B 2 H 6 was not added when the microcrystalline layer of the i-type semiconductor layer was formed. Table 18 shows the semiconductor layer formation conditions.

【0048】[0048]

【評価】実施例9および比較例3の光起電力素子につい
て、実施例8および比較例2と同様にして、評価したと
ころ、実施例9の光起電力素子は比較例3の光起電力素
子より優れていることがわかった。さらに、実施例9お
よび比較例3と同様にして、それぞれ光起電力素子を7
0ロット作成し、得られた光起電力素子に基づいて歩留
りを評価したところ、実施例9の歩留りは比較例3のそ
れより20%大きいことがわかった。
[Evaluation] The photovoltaic elements of Example 9 and Comparative Example 3 were evaluated in the same manner as in Example 8 and Comparative Example 2, and the photovoltaic element of Example 9 was replaced with the photovoltaic element of Comparative Example 3. It turned out to be better. Further, in the same manner as in Example 9 and Comparative Example 3, the photovoltaic elements
When zero lot was prepared and the yield was evaluated based on the obtained photovoltaic elements, it was found that the yield of Example 9 was 20% larger than that of Comparative Example 3.

【0049】[0049]

【実施例10】i型半導体層の非晶質層(a−Si層)
の形成時に成膜ガスにVCl4を0.3ppm添加した
以外は、実施例8と同様にして光起電力素子(太陽電
池)を得た。半導体層の形成条件は表19に示す。得ら
れた光起電力素子の非晶質層(a−Si層)について、
SIMSにより、該層内深さ方向内でのV原子の分布を
調べたところ、その分布は2×10E16個/cm3で一
定となっていた。
Embodiment 10 Amorphous layer (a-Si layer) of i-type semiconductor layer
A photovoltaic element (solar cell) was obtained in the same manner as in Example 8, except that 0.3 ppm of VCl 4 was added to the film-forming gas at the time of formation of. Table 19 shows the conditions for forming the semiconductor layer. Regarding the amorphous layer (a-Si layer) of the obtained photovoltaic element,
When the distribution of V atoms in the depth direction in the layer was examined by SIMS, the distribution was constant at 2 × 10E 16 / cm 3 .

【0050】[0050]

【比較例4】i型半導体層の非晶質層形成時にVCl4
を添加しなかった以外は、実施例10と同様にして光起
電力素子(太陽電池)を得た。半導体層形成条件は表2
0に示す。
Comparative Example 4 When forming an amorphous layer of an i-type semiconductor layer, VCl 4 was used.
A photovoltaic element (solar cell) was obtained in the same manner as in Example 10, except that was not added. Table 2 shows the semiconductor layer formation conditions.
0 is shown.

【0051】[0051]

【評価】実施例10および比較例4の光起電力素子につ
いて、実施例8および比較例2と同様にして、評価した
ところ、実施例10の光起電力素子は比較例4の光起電
力素子より優れていることがわかった。さらに、実施例
10および比較例4の光起電力素子のそれぞれを、pH
値4の酸性水に浸し、2000時間経過したところで取
り出し、実施例8および比較例2におけると同様に評価
したところ、実施例10の光起電力素子は比較例4の光
起電力素子より優れていることがわかった。この結果か
ら、実施例10の光起電力素子(太陽電池)は、例えば
酸性雨の下で長期間使用しても、特性劣化の問題はない
ことが理解される。
[Evaluation] The photovoltaic devices of Example 10 and Comparative Example 4 were evaluated in the same manner as in Example 8 and Comparative Example 2, and the photovoltaic device of Example 10 was replaced with the photovoltaic device of Comparative Example 4. It turned out to be better. Further, each of the photovoltaic elements of Example 10 and Comparative Example 4 was adjusted to pH
The photovoltaic element of Example 10 was superior to the photovoltaic element of Comparative Example 4 when it was immersed in an acidic water having a value of 4 and taken out after 2000 hours. I knew it was there. From these results, it is understood that the photovoltaic element (solar cell) of Example 10 has no problem of characteristic deterioration even when used for a long time under, for example, acid rain.

【0052】[0052]

【実施例11】実施例8において、n型半導体層の上に
非晶質層(a−Si層)を形成し、ついで微結晶層(μ
c−Si層)を形成する際に、成膜ガス(SiH4
2)にBi(CH33を添加しその濃度を該微結晶層
を堆積していくにつれ図9に示すように変化させた以外
は、実施例8と同様にして光起電力素子(太陽電池)を
得た。i型半導体層中のBi濃度をSIMSにより調べ
たところ、微結晶層/非晶質層界面から微結晶層内方向
に徐々に高くなっており、2×10-7原子%まで達した
後、徐々に低くなっていた。得られた光起電力素子を、
実施例8および比較例2におけると同様に評価したとこ
ろ、実施例8の光起電力素子と同様に優れたものである
ことがわかった。次いで、当該光起電力素子について、
シャントパッシベーションを施すために、該光起電力素
子を酸性の電解質水溶液に浸して負電圧を印加した。こ
のとき、pHは4、電圧は3Vであった。シャントパッ
シベーションによって、該光起電力素子の透明導電層と
上部透明電極の短絡部分を除去した。このようにシャン
トパッシベーションによって短絡部分の除去された部分
を光学顕微鏡で観察したところ、短絡除去された部分が
0.64個/cm2しか存在しなかった。比較例2で得
られた光起電力素子について、同様のシャントパッシベ
ーション処理を施したところ、短絡除去された部分は
1.1個/cm2存在しており、実施例11の光起電力
素子の方が短絡部分が少なく、大面積化に適した優れた
ものであることがわかった。
Embodiment 11 In Embodiment 8, an amorphous layer (a-Si layer) is formed on an n-type semiconductor layer, and then a microcrystalline layer (μ
When forming a c-Si layer, a film forming gas (SiH 4 +
H ( 2 ) was added in the same manner as in Example 8 except that Bi (CH 3 ) 3 was added and the concentration was changed as shown in FIG. 9 as the microcrystalline layer was deposited. Solar cell). When the Bi concentration in the i-type semiconductor layer was examined by SIMS, it gradually increased from the microcrystalline layer / amorphous layer interface to the inside of the microcrystalline layer, and reached 2 × 10 −7 atomic%. It was getting lower gradually. The obtained photovoltaic element is
Evaluation was made in the same manner as in Example 8 and Comparative Example 2, and it was found that the device was excellent as in the photovoltaic device of Example 8. Next, for the photovoltaic element,
In order to perform shunt passivation, the photovoltaic element was immersed in an acidic aqueous electrolyte solution and a negative voltage was applied. At this time, the pH was 4 and the voltage was 3V. By shunt passivation, a short-circuit portion between the transparent conductive layer of the photovoltaic element and the upper transparent electrode was removed. Observation of the portion from which the short-circuited portion was removed by shunt passivation with an optical microscope showed that only 0.64 pieces / cm 2 were removed from the short-circuited portion. When the same shunt passivation treatment was applied to the photovoltaic device obtained in Comparative Example 2, the number of short-circuit removed portions was 1.1 / cm 2 , and the photovoltaic device of Example 11 It was found that the one having less short-circuited portions was more suitable for increasing the area.

【0053】[0053]

【実施例12】実施例8において、n型半導体層の上に
非晶質層(a−Si層)を形成する際に、成膜ガス(S
iH4+H2)にAsCl3を添加しその濃度を該非晶質
層を堆積していくにつれ図10に示すように変化させた
以外は、実施例8と同様にして光起電力素子(太陽電
池)を得た。i型半導体層中のAs濃度をSIMSによ
り調べたところ、微結晶層/非晶質層界面から非晶質層
内方向に徐々に高くなっており、8×10-6原子%まで
達した後、徐々に低くなっていた。得られた光起電力素
子を、実施例8および比較例2におけると同様に評価し
たところ、実施例8の光起電力素子と同様に優れたもの
であることがわかった。次いで、当該光起電力素子につ
いて、実施例11におけると同様にシャントパッシベー
ション試験を行ったところ、該光起電力素子は実施例1
1の光起電力素子と同様で、短絡部分が少なく、優れた
ものであることがわかった。さらに断面TEM写真の結
果から、微結晶層/非晶質層界面から、微結晶層内にい
くにしたがって、結晶粒径が大きくなっていることがわ
かった。これから、微結晶層内部での、キャリア易動度
が向上しており、ソーラーシュミレーターで測定したと
ころ、短絡電流が比較例2の光起電力素子に比べ1.1
倍向上していた。
Embodiment 12 In Embodiment 8, when forming an amorphous layer (a-Si layer) on an n-type semiconductor layer, a film forming gas (S
iH 4 + H 2 ), except that AsCl 3 was added and its concentration was changed as shown in FIG. 10 as the amorphous layer was deposited, in the same manner as in Example 8 ) Got. When the As concentration in the i-type semiconductor layer was examined by SIMS, the As concentration was gradually increased in the inward direction of the amorphous layer from the interface between the microcrystalline layer / amorphous layer and reached 8 × 10 −6 atomic%. , Was gradually getting lower. When the obtained photovoltaic device was evaluated in the same manner as in Example 8 and Comparative Example 2, it was found that the photovoltaic device was as excellent as the photovoltaic device of Example 8. Next, a shunt passivation test was performed on the photovoltaic device in the same manner as in Example 11;
As in the case of the photovoltaic element of No. 1, it was found that the short-circuit portion was small and the element was excellent. Further, from the results of the cross-sectional TEM photograph, it was found that the crystal grain size increased from the microcrystalline layer / amorphous layer interface to the inside of the microcrystalline layer. From this, the carrier mobility inside the microcrystalline layer was improved, and the short-circuit current was 1.1 times smaller than that of the photovoltaic element of Comparative Example 2 as measured by a solar simulator.
Had improved twice.

【0054】[0054]

【実施例13】実施例8において、n型半導体層の上に
非晶質層(a−Si層)、ついで微結晶層(μc−Si
層)を形成する周期における非晶質層形成時の成膜ガス
(SiH4+H2)にAsCl3を添加しその濃度を該非
晶質層を堆積していくにつれ図11に示すように変化さ
せた以外は、実施例8と同様にして光起電力素子(太陽
電池)を得た。i型半導体層中のAs濃度をSIMSに
より調べたところ、微結晶層/非晶質層界面から非晶質
層内方向に徐々に高くなっており、7×10-6原子%ま
で達した後、徐々に低くなっていた。得られた光起電力
素子を、実施例8および比較例2におけると同様に評価
したところ、実施例8の光起電力素子と同様に優れたも
のであることがわかった。次いで、当該光起電力素子に
ついて、実施例11におけると同様にシャントパッシベ
ーション試験を行ったところ、該光起電力素子は実施例
11の光起電力素子と同様で、短絡部分が少なく、優れ
たものであることがわかった。さらに断面TEM写真の
結果から、微結晶層/非晶質層界面から、微結晶層内に
いくにしたがって、結晶粒径が大きくなっていることが
わかった。これから、微結晶層内部での、キャリア易動
度が向上しており、ソーラーシュミレーターで測定した
ところ、短絡電流が比較例2の光起電力素子に比べ1.
1倍向上していた。
Embodiment 13 In Embodiment 8, an amorphous layer (a-Si layer) is formed on an n-type semiconductor layer, and then a microcrystalline layer (μc-Si layer) is formed.
AsCl 3 is added to the film forming gas (SiH 4 + H 2 ) during the formation of the amorphous layer in the cycle of forming the layer, and the concentration is changed as shown in FIG. 11 as the amorphous layer is deposited. A photovoltaic element (solar cell) was obtained in the same manner as in Example 8, except for the above. When the As concentration in the i-type semiconductor layer was examined by SIMS, the As concentration was gradually increased in the inward direction of the amorphous layer from the interface between the microcrystalline layer / amorphous layer and reached 7 × 10 −6 atomic%. , Was gradually getting lower. When the obtained photovoltaic device was evaluated in the same manner as in Example 8 and Comparative Example 2, it was found that the photovoltaic device was as excellent as the photovoltaic device of Example 8. Then, a shunt passivation test was performed on the photovoltaic element in the same manner as in Example 11. The photovoltaic element was the same as the photovoltaic element of Example 11, with few short-circuit portions and excellent. It turned out to be. Further, from the results of the cross-sectional TEM photograph, it was found that the crystal grain size increased from the microcrystalline layer / amorphous layer interface to the inside of the microcrystalline layer. From this, the carrier mobility inside the microcrystalline layer was improved, and the short-circuit current was 1. compared with the photovoltaic element of Comparative Example 2 as measured by a solar simulator.
It was improved by a factor of one.

【0055】[0055]

【表1】 [Table 1]

【0056】[0056]

【表2】 [Table 2]

【0057】[0057]

【表3】 [Table 3]

【0058】[0058]

【表4】 [Table 4]

【0059】[0059]

【表5】 [Table 5]

【0060】[0060]

【表6】 [Table 6]

【0061】[0061]

【表7】 [Table 7]

【0062】[0062]

【表8】 [Table 8]

【0063】[0063]

【表9】 [Table 9]

【0064】[0064]

【表10】 [Table 10]

【0065】[0065]

【表11】 [Table 11]

【0066】[0066]

【表12】 [Table 12]

【0067】[0067]

【表13】 [Table 13]

【0068】[0068]

【表14】 [Table 14]

【0069】[0069]

【表15】 [Table 15]

【0070】[0070]

【表16】 [Table 16]

【0071】[0071]

【表17】 [Table 17]

【0072】[0072]

【表18】 [Table 18]

【0073】[0073]

【表19】 [Table 19]

【0074】[0074]

【表20】 [Table 20]

【0075】[0075]

【表21】 [Table 21]

【0076】[0076]

【発明の効果】上述したように、本発明の光起電力素子
(太陽電池)は、光劣化が少ない微結晶シリコン(μc
−Si)の利点を生かすように当該微結晶シリコンから
なる層と非晶質シリコン(a−Si)からなる層とが交
互に積層された積層構造を有するi型半導体層をそのp
in型半導体接合に用いたものであることから、特にキ
ャリアの走行性が高く、所望の光電変換効率を発揮す
る。また、該光起電力素子は、軽量かつ柔軟で、耐久性
に富み、長期間安定して電力を発生できることから、電
力供給用の太陽電池として好適に使用できる。また、該
光起電力素子は、大面積化が容易にでき、比較的安価に
製造できる。
As described above, the photovoltaic device (solar cell) of the present invention can be used for microcrystalline silicon (μc
-Si), an i-type semiconductor layer having a layered structure in which a layer made of the microcrystalline silicon and a layer made of amorphous silicon (a-Si) are alternately stacked to take advantage of its p-type.
Since it is used for an in-type semiconductor junction, it has particularly high carrier mobility and exhibits desired photoelectric conversion efficiency. Further, the photovoltaic element is lightweight, flexible, durable, and can stably generate power for a long period of time, and thus can be suitably used as a solar cell for power supply. In addition, the photovoltaic element can be easily increased in area, and can be manufactured relatively inexpensively.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光起電力素子の一例の層構成を示す模
式的断面図である。
FIG. 1 is a schematic cross-sectional view showing a layer configuration of an example of a photovoltaic device of the present invention.

【図2】本発明の光起電力素子の一例の層構成を示す模
式的断面図である。
FIG. 2 is a schematic cross-sectional view showing a layer configuration of an example of the photovoltaic device of the present invention.

【図3】本発明の光起電力素子の一例の層構成を示す模
式的断面図である。
FIG. 3 is a schematic cross-sectional view showing a layer configuration of an example of the photovoltaic device of the present invention.

【図4】本発明の光起電力素子の一例の層構成を示す模
式的断面図である。
FIG. 4 is a schematic cross-sectional view illustrating a layer configuration of an example of the photovoltaic element of the present invention.

【図5】i型半導体層が微結晶層のみからなる、比較例
としての、光起電力素子の層構成を示す模式的断面図で
ある。
FIG. 5 is a schematic cross-sectional view showing a layer configuration of a photovoltaic element as a comparative example in which an i-type semiconductor layer is composed of only a microcrystalline layer.

【図6】プラズマCVD法による堆積膜形成装置の模式
的説明図である。
FIG. 6 is a schematic explanatory view of a deposited film forming apparatus by a plasma CVD method.

【図7】DCマグネトロンスパッタリング装置の模式的
説明図である。
FIG. 7 is a schematic explanatory view of a DC magnetron sputtering device.

【図8】マイクロ波プラズマCVD装置の模式的説明図
である。
FIG. 8 is a schematic explanatory view of a microwave plasma CVD apparatus.

【図9】実施例11における成膜時のBi(CH33
流量変化を示す図である。
FIG. 9 is a diagram showing a change in the flow rate of Bi (CH 3 ) 3 during film formation in Example 11.

【図10】実施例12における成膜時のAsCl3の流
量変化を示す図である。
FIG. 10 is a diagram showing a change in the flow rate of AsCl 3 during film formation in Example 12.

【図11】実施例13における成膜時のAsCl3の流
量変化を示す図である。
FIG. 11 is a diagram showing a change in the flow rate of AsCl 3 during film formation in Example 13.

【符号の説明】[Explanation of symbols]

101 基板 102 裏面電極 103 透明導電層 104 非単結晶n型半導体層 105 非単結晶i型半導体層 105A 微結晶i型半導体層 105B,105B−1,105B−2 非晶質i型半
導体層 106 非単結晶p型半導体層 107 透明電極 108 集電電極
101 Substrate 102 Back electrode 103 Transparent conductive layer 104 Non-single-crystal n-type semiconductor layer 105 Non-single-crystal i-type semiconductor layer 105A Microcrystalline i-type semiconductor layer 105B, 105B-1, 105B-2 Amorphous i-type semiconductor layer 106 Non Single crystal p-type semiconductor layer 107 Transparent electrode 108 Current collecting electrode

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 シリコン系非単結晶半導体材料からなる
p型半導体層、i型半導体層、およびn型半導体層を積
層して形成したpin型の半導体接合を有する光起電力
素子において、前記i型半導体層は、微結晶i型半導体
層と、前記微結晶i型半導体層の膜厚より薄い膜厚であ
る非晶質i型半導体層とが交互に積層された積層構造を
有するものであることを特徴とする光起電力素子。
1. A photovoltaic device having a pin-type semiconductor junction formed by laminating a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer made of a silicon-based non-single-crystal semiconductor material, wherein The type semiconductor layer has a stacked structure in which a microcrystalline i-type semiconductor layer and an amorphous i-type semiconductor layer having a thickness smaller than the thickness of the microcrystalline i-type semiconductor layer are alternately stacked. A photovoltaic element characterized by the above-mentioned.
【請求項2】 前記i型半導体層の積層構造は、前記微
結晶i型半導体層と前記非晶質i型半導体層とが交互に
積層された積層構造であり、該微結晶i型半導体層は3
00nm乃至5μmの厚みであり、該非晶質i型半導体
層は3.0nm乃至50nmの厚みであることを特徴と
する請求項1に記載の光起電力素子。
2. The laminated structure of the i-type semiconductor layer is a laminated structure in which the microcrystalline i-type semiconductor layer and the amorphous i-type semiconductor layer are alternately laminated, and the microcrystalline i-type semiconductor layer is Is 3
2. The photovoltaic device according to claim 1, wherein the thickness is from 00 nm to 5 μm, and the thickness of the amorphous i-type semiconductor layer is from 3.0 nm to 50 nm. 3.
【請求項3】 前記非晶質i型半導体層が前記微結晶i
型半導体層に対して前記p型半導体層側に配置されてい
ることを特徴とする請求項2に記載の光起電力素子。
3. The method according to claim 1, wherein the amorphous i-type semiconductor layer is formed of the microcrystalline i.
The photovoltaic element according to claim 2, wherein the photovoltaic element is arranged on the p-type semiconductor layer side with respect to the type semiconductor layer.
【請求項4】 前記非晶質i型半導体層が前記微結晶i
型半導体層に対して前記n型半導体層側に配置されたこ
とを特徴とする請求項2に記載の光起電力素子。
4. The method according to claim 1, wherein the amorphous i-type semiconductor layer is formed of the microcrystal i.
The photovoltaic device according to claim 2, wherein the photovoltaic element is disposed on the n-type semiconductor layer side with respect to the type semiconductor layer.
【請求項5】 前記i型半導体層の積層構造は、前記非
晶質i型半導体層と、前記微結晶i型半導体層と、前記
非晶質i型半導体層とが積層された三層積層構造であ
り、該二者の非晶質i型半導体層の厚みの総和が6.0
nm乃至80nmの範囲であることを特徴とする請求項
2に記載の光起電力素子。
5. The laminated structure of the i-type semiconductor layer is a three-layer structure in which the amorphous i-type semiconductor layer, the microcrystalline i-type semiconductor layer, and the amorphous i-type semiconductor layer are laminated. And the total thickness of the two amorphous i-type semiconductor layers is 6.0.
The photovoltaic device according to claim 2, wherein the photovoltaic device has a thickness in a range of from about 80 nm to about 80 nm.
【請求項6】 前記非晶質i型半導体層の光学的禁制帯
幅が1.7eV以上であることを特徴とする請求項2ま
たは5に記載の光起電力素子。
6. The photovoltaic device according to claim 2, wherein the optical bandgap of the amorphous i-type semiconductor layer is 1.7 eV or more.
【請求項7】 前記微結晶i型半導体層はボロン原子を
8ppmまたはそれ以下の量含有することを特徴とする
請求項2または5に記載の光起電力素子。
7. The photovoltaic device according to claim 2, wherein the microcrystalline i-type semiconductor layer contains boron atoms in an amount of 8 ppm or less.
【請求項8】 前記i型半導体層の積層構造は、10n
m乃至50nmの厚みの前記微結晶i型半導体層と、1
nm乃至5nmの厚みの前記非晶質i型半導体層とが交
互に複数回繰り返し積層されていることを特徴とする請
求項1に記載の光起電力素子。
8. The laminated structure of the i-type semiconductor layer is 10n
the microcrystalline i-type semiconductor layer having a thickness of
2. The photovoltaic device according to claim 1, wherein the amorphous i-type semiconductor layer having a thickness of 5 nm to 5 nm is alternately and repeatedly laminated a plurality of times.
【請求項9】 前記微結晶i型半導体層は、2nm乃至
40nmの範囲の結晶粒径を有するものであることを特
徴とする請求項1または8に記載の光起電力素子。
9. The photovoltaic device according to claim 1, wherein the microcrystalline i-type semiconductor layer has a crystal grain size in a range of 2 nm to 40 nm.
【請求項10】 それぞれの前記微結晶i型半導体層が
該微結晶層内に周期律表の第III族および第V族原子
中の少なくとも一種の原子を含有し、前記i型半導体層
の中で該原子の濃度が1×10-5原子%またはそれ以下
であることを特徴とする請求項8または9に記載の光起
電力素子。
10. Each of the microcrystalline i-type semiconductor layers contains at least one atom from Group III and Group V atoms of the periodic table in the microcrystalline layer. 10. The photovoltaic device according to claim 8, wherein the concentration of the atoms is 1 × 10 −5 atomic% or less.
【請求項11】 それぞれの前記非晶質i型半導体層
が、該非晶質層内に周期律表の第III族および第V族
原子の中の少なくとも一種の原子を含有し、前記i型半
導体層の中での該原子の濃度が1×10-5原子%または
それ以下であることを特徴とする請求項8または9に記
載の光起電力素子。
11. Each of the amorphous i-type semiconductor layers contains at least one atom of Group III and Group V atoms of the periodic table in the amorphous layer. The photovoltaic device according to claim 8, wherein the concentration of the atoms in the layer is 1 × 10 −5 atomic% or less.
【請求項12】 前記i型半導体層は、少なくとも一つ
の非晶質i型半導体層/微結晶i型半導体層界面から該
微結晶i型半導体層方向に、周期律表の第III族およ
び第V族原子の中の少なくとも一種をその原子濃度が徐
々に高くなる濃度分布で含有することを特徴とする請求
項8に記載の光起電力素子。
12. The semiconductor device according to claim 1, wherein the i-type semiconductor layer is formed of at least one of a group III and a group III of the periodic table from at least one amorphous i-type semiconductor layer / microcrystalline i-type semiconductor layer interface to the microcrystalline i-type semiconductor layer. 9. The photovoltaic device according to claim 8, wherein at least one of group V atoms is contained in a concentration distribution in which the atomic concentration gradually increases.
【請求項13】 前記i型半導体層は、少なくとも一つ
の非晶質i型半導体層/微結晶i型半導体層界面から該
非晶質i型半導体層方向に、周期律表の第III族およ
び第V族原子の中の少なくとも一種をその原子濃度が徐
々に高くなる濃度分布で含有することを特徴とする請求
項8に記載の光起電力素子。
13. The i-type semiconductor layer includes a group III and a group III of the periodic table from at least one amorphous i-type semiconductor layer / microcrystalline i-type semiconductor layer interface to the amorphous i-type semiconductor layer. 9. The photovoltaic device according to claim 8, wherein at least one of group V atoms is contained in a concentration distribution in which the atomic concentration gradually increases.
【請求項14】 前記微結晶i型半導体層と前記非晶質
i型半導体層とからなる各繰り返し単位の厚さが一定で
あることを特徴とする請求項8に記載の光起電力素子。
14. The photovoltaic device according to claim 8, wherein the thickness of each repeating unit composed of the microcrystalline i-type semiconductor layer and the amorphous i-type semiconductor layer is constant.
【請求項15】 前記微結晶i型半導体層に含有される
周期律表の第III族および第V族原子の中の少なくと
も一種は、前記i型半導体層の内部に向かって徐々に高
くなる濃度分布を有していることを特徴とする請求項1
0に記載の光起電力素子。
15. A concentration of at least one of Group III and V atoms of the periodic table contained in the microcrystalline i-type semiconductor layer, the concentration gradually increasing toward the inside of the i-type semiconductor layer. 2. A distribution having a distribution.
The photovoltaic element according to 0.
【請求項16】 前記非晶質i型半導体層に含有される
周期律表の第III族および第V族原子の中の少なくと
も一種は、前記i型半導体層の内部に向かって徐々に高
くなる濃度分布を有していることを特徴とする請求項1
1に記載の光起電力素子。
16. At least one of Group III and V atoms of the periodic table contained in the amorphous i-type semiconductor layer gradually increases toward the inside of the i-type semiconductor layer. 2. The method according to claim 1, wherein the material has a concentration distribution.
2. The photovoltaic device according to 1.
JP10075023A 1998-03-10 1998-03-10 Photovoltaic device Withdrawn JPH11261102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10075023A JPH11261102A (en) 1998-03-10 1998-03-10 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10075023A JPH11261102A (en) 1998-03-10 1998-03-10 Photovoltaic device

Publications (1)

Publication Number Publication Date
JPH11261102A true JPH11261102A (en) 1999-09-24

Family

ID=13564181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10075023A Withdrawn JPH11261102A (en) 1998-03-10 1998-03-10 Photovoltaic device

Country Status (1)

Country Link
JP (1) JPH11261102A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308362A (en) * 2000-04-24 2001-11-02 Kanegafuchi Chem Ind Co Ltd Method of manufacturing integrated hybrid thin film solar cell
JP2007273455A (en) * 2006-03-09 2007-10-18 National Institute Of Advanced Industrial & Technology Oxide film transparent conductive film, and transparent conductive base material, thin film transistor substrate, photoelectric conversion element and photo detector using the same
JP2010087332A (en) * 2008-10-01 2010-04-15 Seiko Epson Corp Photoelectric conversion element, photoelectric conversion device, and image sensor
JP2010258103A (en) * 2009-04-22 2010-11-11 Serubakku:Kk Method and apparatus for manufacturing photoelectric conversion device
JP2010258102A (en) * 2009-04-22 2010-11-11 Serubakku:Kk Method of manufacturing photoelectric conversion device, photoelectric conversion device manufacturing apparatus, and photoelectric conversion device
JP2010287880A (en) * 2009-06-12 2010-12-24 Korea Iron & Steel Co Ltd Photovoltaic device, and method of manufacturing the same
CN101944542A (en) * 2009-07-03 2011-01-12 韩国铁钢株式会社 Photovoltaic device and manufacturing method thereof
CN102916061A (en) * 2012-11-05 2013-02-06 南开大学 Micro-crystalline germanium and non-crystalline germanium heterogeneous absorption layer material with narrow band gap and application thereof
KR101413273B1 (en) * 2007-10-31 2014-06-27 삼성디스플레이 주식회사 Light detecting apparatus
JP2014209651A (en) * 2014-06-24 2014-11-06 セイコーエプソン株式会社 Photoelectric conversion device, electronic apparatus, photoelectric conversion device manufacturing method and electronic apparatus manufacturing method
US11824134B2 (en) 2020-09-17 2023-11-21 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308362A (en) * 2000-04-24 2001-11-02 Kanegafuchi Chem Ind Co Ltd Method of manufacturing integrated hybrid thin film solar cell
JP2007273455A (en) * 2006-03-09 2007-10-18 National Institute Of Advanced Industrial & Technology Oxide film transparent conductive film, and transparent conductive base material, thin film transistor substrate, photoelectric conversion element and photo detector using the same
KR101413273B1 (en) * 2007-10-31 2014-06-27 삼성디스플레이 주식회사 Light detecting apparatus
JP2010087332A (en) * 2008-10-01 2010-04-15 Seiko Epson Corp Photoelectric conversion element, photoelectric conversion device, and image sensor
CN101714589A (en) * 2008-10-01 2010-05-26 精工爱普生株式会社 Photoelectric conversion element, photoeletric conversion device, and image sensor
JP2010258103A (en) * 2009-04-22 2010-11-11 Serubakku:Kk Method and apparatus for manufacturing photoelectric conversion device
JP2010258102A (en) * 2009-04-22 2010-11-11 Serubakku:Kk Method of manufacturing photoelectric conversion device, photoelectric conversion device manufacturing apparatus, and photoelectric conversion device
JP2010287880A (en) * 2009-06-12 2010-12-24 Korea Iron & Steel Co Ltd Photovoltaic device, and method of manufacturing the same
EP2262005A3 (en) * 2009-06-12 2013-01-23 Kisco Photovoltaic device and manufacturing method thereof
US8642115B2 (en) 2009-06-12 2014-02-04 Kisco Photovoltaic device and manufacturing method thereof
JP2011014874A (en) * 2009-07-03 2011-01-20 Korea Iron & Steel Co Ltd Photovoltaic device and manufacturing method thereof
CN101944542A (en) * 2009-07-03 2011-01-12 韩国铁钢株式会社 Photovoltaic device and manufacturing method thereof
CN102916061A (en) * 2012-11-05 2013-02-06 南开大学 Micro-crystalline germanium and non-crystalline germanium heterogeneous absorption layer material with narrow band gap and application thereof
JP2014209651A (en) * 2014-06-24 2014-11-06 セイコーエプソン株式会社 Photoelectric conversion device, electronic apparatus, photoelectric conversion device manufacturing method and electronic apparatus manufacturing method
US11824134B2 (en) 2020-09-17 2023-11-21 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
KR100294102B1 (en) Photovoltaic element having a specific doped layer
KR100251070B1 (en) Photovoltaic device
JP4208281B2 (en) Multilayer photovoltaic device
US6166319A (en) Multi-junction photovoltaic device with microcrystalline I-layer
JPH11251612A (en) Manufacture of photovoltaic element
JP3684041B2 (en) Photovoltaic element
JPH11261102A (en) Photovoltaic device
JPH10178195A (en) Photovoltaic element
JPH11261087A (en) Photovoltaic element
JP3710312B2 (en) Photovoltaic element and manufacturing method thereof
JP3659511B2 (en) Photovoltaic element
JPH10144944A (en) Photovoltaic device
JP3025122B2 (en) Photovoltaic element and power generation system
JP3017393B2 (en) Manufacturing method of photovoltaic device
JP2784820B2 (en) Photovoltaic element
JP2007189266A (en) Stacked photovoltaic element
JPH0927632A (en) Photovoltaic element and manufacture thereof
JP2784821B2 (en) Photovoltaic element
JPH0927628A (en) Photovoltaic element and manufacture thereof
JP2836716B2 (en) Photovoltaic element and power generation system
JP2784819B2 (en) Photovoltaic element
JP2834627B2 (en) Photovoltaic element and power generation system
JPH06204540A (en) Photovoltaic element
JPH09191119A (en) Manufacture of photovolataic element
JP2000150939A (en) Manufacture of photovoltaic element

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040305

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510