JPH11274458A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH11274458A
JPH11274458A JP10070893A JP7089398A JPH11274458A JP H11274458 A JPH11274458 A JP H11274458A JP 10070893 A JP10070893 A JP 10070893A JP 7089398 A JP7089398 A JP 7089398A JP H11274458 A JPH11274458 A JP H11274458A
Authority
JP
Japan
Prior art keywords
gate
imaging device
state imaging
drain
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10070893A
Other languages
English (en)
Other versions
JP3484071B2 (ja
Inventor
Hisanori Ihara
久典 井原
Hidetoshi Nozaki
秀俊 野崎
Ikuko Inoue
郁子 井上
Tetsuya Yamaguchi
鉄也 山口
Hiroshi Naruse
宏 成瀬
Hidemiki Iguma
英幹 猪熊
Hidenori Shibata
英紀 柴田
Yoshiyuki Shioyama
善之 塩山
Akira Makabe
晃 眞壁
Seigo Abe
征吾 安部
Eiko Nomachi
映子 野町
Hiroshi Yamashita
浩史 山下
Mikiko Hori
幹子 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07089398A priority Critical patent/JP3484071B2/ja
Publication of JPH11274458A publication Critical patent/JPH11274458A/ja
Application granted granted Critical
Publication of JP3484071B2 publication Critical patent/JP3484071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】低電圧でもＣＣＤと同様な読み出しを可能とす
るため、読み出しトランジスタのドレイン側のイオン注
入領域をゲートの下方に延出して形成すること。 【解決手段】Ｐウェル１０の表面部より所定位置に、光
を電荷に変換するフォトダイオード１１のｎ型拡散層１
２を形成する。Ｐウェル１０の表面部には、上記ｎ型拡
散層１２の上方にはサーフェイスシールド層と、このサ
ーフェイスシールド層１３と所定距離離間して読み出し
用のトランジスタのドレイン１４を形成する。上記Ｐウ
ェル１１の表面上には、フォトダイオードのｎ型拡散層
１２に蓄積された電荷をドレイン１４に読み出すための
ゲート１５を設ける。上記ドレイン１４は、少なくとも
その一部がトランジスタのチャネル方向に於いてゲート
１５の下方で重なるように、突出部１７を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は固体撮像装置に関
し、より詳細には低電圧でも読出し可能なＣＭＯＳイメ
ージセンサに関するものである。
【０００２】
【従来の技術】従来、画素の内部に増幅機能を有する増
幅型ＭＯＳセンサに関する数々の技術が提案されてい
る。かかる増幅型ＭＯＳセンサは、画素数の増加やイメ
ージサイズの縮小による画素サイズの縮小に適したもの
として期待されている。
【０００３】また、増幅型ＭＯＳセンサは、ＣＣＤに比
べて低消費電力で、センサ部分と同じＣＭＯＳプロセス
を使う他の周辺回路との統合が容易であることからも、
非常に期待されている。
【０００４】図１５は、上述した従来技術に係る増幅型
ＭＯＳセンサの概要構成を示した平面図である。
【０００５】図１５に示されるように、この固体撮像装
置は、多画素化されており、同一基板上に、光電変換素
子であるフォトダイオード（ＰＤ１、ＰＤ２、…）とト
ランジスタ（Ｔｒ、Ｔａ、…）が並設されて構成されて
いる。そして、光電変換素子による光電変換により発生
した信号電荷で信号電荷蓄積部の電位を変調して、その
電位により画素内部の増幅トランジスタを変調すること
で、画素内部に増幅機能をもたせている。
【０００６】また、図１６は、ＩＥＤＭ（Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ） １９９７ ｐｐ９２７−９２８に記載さ
れた、コダック社とモトローラ社が共同開発した増幅型
ＭＯＳセンサの回路図である。このＭＯＳセンサは、フ
ォトダイオード、転送ゲートと、複数個のトランジスタ
により構成されている。
【０００７】
【発明が解決しようとする課題】ところが、上述した固
体撮像装置にあっては、以下のような課題を有してい
る。
【０００８】図１７（ａ）及び（ｂ）は、ＣＣＤのフォ
トダイオード部から読み出しゲートまでの構造を示した
断面図及びポテンシャル図である。
【０００９】図１７（ａ）に於いて、Ｐウェル１の表面
部にフォトダイオードのｐ+ 拡散層２及びＭＯＳトラン
ジスタのドレイン３が形成され、上記ｐ+ 拡散層２の下
部にはｎ型拡散層４が形成されている。また、Ｐウェル
１の表面上には絶縁膜５を介して読み出しゲート６が形
成されている。
【００１０】このように、ＣＣＤでは、白傷暗電流を低
減するため、ｎ拡散層４で形成されたフォトダイオード
の表面を覆うｐ+ 拡散層２が形成された、サーフェイス
シールド構造（Ｓ３構造）を設けている。
【００１１】図１８（ａ）及び（ｂ）は、このＳ３構造
を有するＣＭＯＳイメージセンサのフォトダイオードか
ら読み出しゲートまでの断面図及びポテンシャル図であ
る。
【００１２】図１７（ｂ）に示されるように、ＣＣＤで
は、現状読み出し電圧が１０Ｖのため、蓄積された電荷
は破線のように全て読み出し側に転送されるが、低電圧
化された場合は実線のように積み残しが起こる。
【００１３】これに対し、図１８（ｂ）に示されるよう
に、ＣＭＯＳイメージセンサでは読み出し電圧が３．３
Ｖと低電圧のため、フォトダイオードのｎ+ 拡散層２の
影響で、フォトダイオードから蓄積された電荷の読み出
しができなくなってしまう。これは、ＣＭＯＳイメージ
センサにとっては、致命的な課題であった。
【００１４】この発明は、上記課題に鑑みてなされたも
のであり、ＣＭＯＳイメージセンサにとって致命的であ
る、低電圧でも蓄積された電荷を読み出し可能な固体撮
像装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】すなわちこの発明は、半
導体基板上に、単位セルを行列二次元状に配置して成る
撮像領域と、撮像領域の各セルからの信号を読み出す信
号走査部からなる固体撮像装置に於いて、上記半導体基
板の基板界面から基板深さ方向に所定距離離間された位
置に設けられて、光電変換により得られた信号電荷を蓄
積する信号蓄積領域と、上記半導体基板の表面で上記信
号蓄積部に近接して設けられるもので、上記信号蓄積部
から信号電荷を排出するＭＯＳ型トランジスタのゲート
電極と、上記半導体基板表面部で上記ゲート電極に隣接
して設けられるもので、少なくとも一部はそのチャネル
方向に於いて上記ゲート電極と重なるように突出形成さ
れたＭＯＳ型トランジスタのドレイン領域とを具備する
ことを特徴とする。
【００１６】この発明の固体撮像装置にあっては、フォ
トダイオードに隣接して読み出し機能を有するＭＯＳト
ランジスタの構造に於いて、読み出し用のトランジスタ
のドレイン側のイオン注入領域をゲート電極の下方にま
で延出させる。これにより、低電圧でもＣＣＤと同様な
読み出しが可能なＣＭＯＳイメージセンサができる。
【００１７】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。
【００１８】図１は、この発明の第１の実施の形態に係
る増幅型固体撮像装置のセルの構成を示す断面図であ
る。
【００１９】図１に於いて、Ｐウェル１０の表面部より
所定位置に、光を電荷に変換するフォトダイオード１１
のｎ型拡散層１２が形成されている。そして、Ｐウェル
１０の表面部には、上記ｎ型拡散層１２の上方に濃度の
高いｐ+ 拡散層で形成されたサーフェイスシールド層１
３が、そしてこのサーフェイスシールド層１３と所定距
離離間して読み出し用のトランジスタのドレイン１４
が、それぞれ形成されている。
【００２０】また、上記Ｐウェル１１の表面上には、フ
ォトダイオードのｎ型拡散層１２に蓄積された電荷をド
レイン１４に読み出すためのゲート１５が設けられてい
る。上記ドレイン１４は、少なくともその一部がトラン
ジスタのチャネル方向に於いてゲート１５の下方で重な
るように、突出部１７を形成して配置される。
【００２１】図２は、図１の構成の増幅型固体撮像装置
のセルの平面図である。
【００２２】図２に示されるように、フォトダイオード
１１に蓄積された電荷を読み出すためのゲート１５は、
ドレイン１４の一部に重なって形成されていることがわ
かる。
【００２３】図３は、読み出し用のトランジスタのドレ
イン１４側のイオン注入領域をゲート１５の下方に延出
された場合の読み出し用トランジスタの特性図である。
ここで、図中ｘはドレイン側のイオン注入領域をゲート
１５の下方に延出した距離を表している。
【００２４】ｘ＝０に於いてはゲート電圧を３．３Ｖに
してもオン状態にはならず、オフ状態のままであること
がわかる。これに対し、ｘ＝０．１〜０．２に設定する
ことによって、ゲート電圧３．３Ｖ以下で読み出し用ト
ランジスタをオン状態にすることができる。
【００２５】したがって、ドレイン側のイオン注入領域
がゲート側に延出された長さを、上記の値に設定するこ
とにより、ＣＭＯＳで使用される電源電圧３．３Ｖ以下
に於いて読み出しトランジスタのオンとオフの動作が可
能となる。
【００２６】尚、上述した第１の実施の形態では、例え
ば、ゲート長が０．７μｍとすると、ドレイン１４とゲ
ート１５が重なる部分は０．２μｍとしている。しかし
ながら、このドレイン１４とゲート１５が重なる部分の
長さは、この値に限られず、好ましくはゲート長をＬと
した場合に２Ｌ／７以上であれば良い。
【００２７】図４は、この発明の第２の実施の形態に係
る増幅型固体撮像装置のセルの構成を示す断面図であ
る。尚、以下に述べる実施の形態に於いて、上述した第
１の実施の形態と同じ部分には同一の参照番号を付して
説明を省略する。
【００２８】この図４に示される第２の実施の形態で
は、図１に示される第１の実施の形態のセルの構造か
ら、サーフェイスシールド層１３を除いた構成となって
おり、その他の構造は図１のセルの構造と同じであるの
で説明は省略する。
【００２９】このように、サーフェイスシールド層が設
けられなくても、基本的に第１の実施の形態と同様の効
果を得ることができる。
【００３０】次に、この発明の第３の実施の形態に係る
増幅型固体撮像装置のセルの構造について説明する。
【００３１】図５は、この発明の第３の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。
【００３２】図５では、上述した第１の実施の形態に於
いてドレイン１４がゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ａの
突出部１７ａは、その中央部で最も突出されるように、
ゲート下方で重なる部分が略三角形状に形成されてい
る。
【００３３】図６は、この発明の第４の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。
【００３４】図６では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ｂの
突出部１７ｂは、その中央部で最も突出されるように、
ゲート下方で重なる部分の端部が略円弧状に形成されて
いる。
【００３５】図７は、この発明の第５の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。
【００３６】図７では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、トランジスタのチ
ャネル方向と直交する方向に於いて、ドレイン１４ｃの
中央部のみ突出されるように、ゲート下方で重なる部分
の突出部１７ｃが形成されている。
【００３７】図８は、この発明の第６の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。
【００３８】図８では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ｄの
突出部１７ｄは、トランジスタのチャネル方向に於い
て、その端部が最も突出されるように、ゲート下方で重
なる部分が略三角形状に形成されている。
【００３９】図９は、この発明の第７の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。
【００４０】図９では、上述した第１の実施の形態に於
いてドレイン１４、ゲート１５及び突出部１７の幅を異
ならせている。すなわち、トランジスタのチャネル方向
に於いて、ドレイン１４ｅ、ゲート１５ｅ及び突出部１
７ｅの幅は、フォトダイオード１１の幅に対して小さく
形成されている。この場合、図９に於いてフォトダイオ
ード１１の下端に近接して形成されているが、これに限
られるものではない。
【００４１】このようにフォトダイオードの層をゲート
の幅より大きく構成しても、この発明の効果を得ること
ができる。
【００４２】また、図９では、ゲート構造として図１の
構造を用いたが、これに限られずに、図９に於いて、上
述した図４乃至図８に示されるゲート構造を用いた場合
にも効果は充分得られる。
【００４３】次に、図１０を参照して、この固体撮像装
置の簡単な製造プロセスについて説明する。
【００４４】図１０（ａ）に於いて、先ずゲート電極を
形成する前に、Ｐウェル１０の表面部にＭＯＳトランジ
スタのドレイン領域のイオン注入領域１４が形成され
る。次に、図１０（ｂ）に示されるように、Ｐウェル１
０の表面上にゲート電極１４が形成される。このゲート
電極１４の形成方法としては、ポリシリコンが堆積され
て、マスクが用いられてＲＩＥ法等により切除される。
【００４５】次に、図１０（ｃ）に示されるように、Ｐ
ウェル１０の表面部から所定位置の深さに、ｎ型拡散層
から成るフォトダイオード層１２が形成される。次い
で、図１０（ｄ）に示されるように、フォトダイオード
層１２の上方に、サーフェイスシールド層２６が形成さ
れる。
【００４６】この発明の場合、このサーフェイスシール
ド層を除いても同様の効果を得ることができる。
【００４７】図１１は、この発明の第８の実施の形態に
係る増幅型固体撮像装置のセルの平面図である。
【００４８】図１１では、上述した図２の第１の実施の
形態に於いて、ドレイン１４′から延出形成された部分
の端部が、円弧状に形成された突出部１７′が用いられ
ている。その他の部分は、上述した第１の実施の形態と
同じである。
【００４９】図１２は、この発明の第９の実施の形態に
係る増幅型固体撮像装置のセルの平面図である。
【００５０】図１２では、上述した図５の第３の実施の
形態に於いて、端部が円弧状に形成された突出部１７
ａ′が用いられている。その他の部分は、上述した第３
の実施の形態に準じる。
【００５１】図１３は、この発明の第１０の実施の形態
に係る増幅型固体撮像装置のセルの平面図である。
【００５２】図１３では、上述した図７の第５の実施の
形態に於いて、突出部の端部の形状が円弧状に形成され
て突出部１７ｃ′とされている。その他の部分は、上述
した第５の実施の形態に準ずる。
【００５３】図１４は、この発明の第１１の実施の形態
に係る増幅型固体撮像装置のセルの平面図である。
【００５４】図１４では、上述した図８の第６の実施の
形態に於いて、突出部の端部の形状が円弧状に形成され
て突出部１７ｄ′とされている。その他の部分は、上述
した第６の実施の形態に準ずる。
【００５５】以上、第８乃至第１１の実施の形態に於い
て、この発明の効果を得ることができる。加えて、突出
部の端部を円弧状に形成したことにより、高電界集中に
よる各画素それぞれの特性バラツキを抑制することも可
能である。
【００５６】
【発明の効果】以上のようにこの発明によれば、ＣＭＯ
Ｓイメージセンサにとって致命的である、低電圧でも蓄
積された電荷を読み出し可能な固体撮像装置を提供する
ことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る増幅型固体
撮像装置のセルの構成を示す断面図である。
【図２】図１の構成の増幅型固体撮像装置のセルの平面
図である。
【図３】読み出し用のトランジスタのドレイン１４側の
イオン注入領域をゲート１５の下方に延出された場合の
読み出し用トランジスタの特性図である。
【図４】読み出し用のトランジスタのドレイン１４側の
イオン注入領域をゲート１５の下方に延出された場合の
読み出し用トランジスタの特性図である。
【図５】この発明の第３の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。
【図６】この発明の第４の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。
【図７】この発明の第５の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。
【図８】この発明の第６の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。
【図９】この発明の第７の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。
【図１０】この発明の固体撮像装置の簡単な製造プロセ
スについて説明する工程図である。
【図１１】この発明の第８の実施の形態に係る増幅型固
体撮像装置のセルの平面図である。
【図１２】この発明の第９の実施の形態に係る増幅型固
体撮像装置のセルの平面図である。
【図１３】この発明の第１０の実施の形態に係る増幅型
固体撮像装置のセルの平面図である。
【図１４】この発明の第１１の実施の形態に係る増幅型
固体撮像装置のセルの平面図である。
【図１５】従来技術に係る増幅型ＭＯＳセンサの概要構
成を示した平面図である。
【図１６】ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅ
ｌｅｃｔｒｏｎ ＤｅｖｉｃｅＭｅｅｔｉｎｇ） １９
９７ ｐｐ９２７−９２８に記載された、コダック社と
モトローラ社が共同開発した増幅型ＭＯＳセンサの回路
図である。
【図１７】ＣＣＤのフォトダイオード部から読み出しゲ
ートまでの構造を示したもので、（ａ）は断面図、
（ｂ）はポテンシャル図である。
【図１８】サーフェイスシールド構造（Ｓ３構造）を設
けている。Ｓ３構造を有するＣＭＯＳイメージセンサの
フォトダイオードから読み出しゲートまでの構造を示し
たもので、（ａ）は断面図、（ｂ）はポテンシャル図で
ある。
【符号の説明】
１０ Ｐウェル、 １１ フォトダイオード、 １２ ｎ型拡散層（フォトダイオード層）、 １３ サーフェイスシールド層、 １４、１４ａ〜１４ｅ、１４′、１４ａ′〜１４ｄ′
ドレイン、 １５ ゲート、 １７、１７ａ〜１７ｅ、１７′、１７ａ′〜１７ｄ′
突出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 鉄也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 成瀬 宏 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 猪熊 英幹 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 柴田 英紀 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 塩山 善之 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 眞壁 晃 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 安部 征吾 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 野町 映子 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 山下 浩史 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 堀 幹子 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、単位セルを行列二次元
    状に配置して成る撮像領域と、撮像領域の各セルからの
    信号を読み出す信号走査部からなる固体撮像装置に於い
    て、 上記半導体基板の基板界面から基板深さ方向に所定距離
    離間された位置に設けられて、光電変換により得られた
    信号電荷を蓄積する信号蓄積領域と、 上記半導体基板の表面で上記信号蓄積部に近接して設け
    られるもので、上記信号蓄積部から信号電荷を排出する
    ＭＯＳ型トランジスタのゲート電極と、 上記半導体基板表面部で上記ゲート電極に隣接して設け
    られるもので、少なくとも一部はそのチャネル方向に於
    いて上記ゲート電極と重なるように突出形成されたＭＯ
    Ｓ型トランジスタのドレイン領域とを具備することを特
    徴とする固体撮像装置。
  2. 【請求項２】 上記ドレイン領域が上記ゲート電極と重
    なるように突出形成された部分の長さは、少なくとも
    ０．２μｍであることを特徴とする請求項１に記載の固
    体撮像装置。
  3. 【請求項３】 上記ドレイン領域が上記ゲート電極と重
    なるように突出形成された部分の長さは、上記ゲート電
    極のゲート長Ｌに対して２Ｌ／７以上であることを特徴
    とする請求項１に記載の固体撮像装置。
JP07089398A 1998-03-19 1998-03-19 固体撮像装置 Expired - Fee Related JP3484071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07089398A JP3484071B2 (ja) 1998-03-19 1998-03-19 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07089398A JP3484071B2 (ja) 1998-03-19 1998-03-19 固体撮像装置

Publications (2)

Publication Number Publication Date
JPH11274458A true JPH11274458A (ja) 1999-10-08
JP3484071B2 JP3484071B2 (ja) 2004-01-06

Family

ID=13444674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07089398A Expired - Fee Related JP3484071B2 (ja) 1998-03-19 1998-03-19 固体撮像装置

Country Status (1)

Country Link
JP (1) JP3484071B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504193B1 (en) 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Solid-state image device and method of manufacturing the same
KR100431749B1 (ko) * 2001-10-31 2004-05-17 주식회사 하이닉스반도체 이미지센서
WO2004075540A1 (ja) * 2003-02-19 2004-09-02 Sony Corporation Ｃｍｏｓ固体撮像装置およびその駆動方法
JP2005101442A (ja) * 2003-09-26 2005-04-14 Fujitsu Ltd 固体撮像装置とその製造方法
US6894268B2 (en) 2002-08-01 2005-05-17 Fujitsu Limited Semiconductor photodetector of high sensitivity and small leak current
JP2007035674A (ja) * 2005-07-22 2007-02-08 Nikon Corp 固体撮像装置
JP2010251800A (ja) * 2010-07-26 2010-11-04 Fujitsu Semiconductor Ltd 固体撮像装置の製造方法
JP2012182494A (ja) * 2006-05-04 2012-09-20 Intellectual Venturesii Llc 転送ゲートを電位井戸と統合して、拡張された画素の動的範囲を有するイメージセンサ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504193B1 (en) 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Solid-state image device and method of manufacturing the same
KR100431749B1 (ko) * 2001-10-31 2004-05-17 주식회사 하이닉스반도체 이미지센서
US6894268B2 (en) 2002-08-01 2005-05-17 Fujitsu Limited Semiconductor photodetector of high sensitivity and small leak current
WO2004075540A1 (ja) * 2003-02-19 2004-09-02 Sony Corporation Ｃｍｏｓ固体撮像装置およびその駆動方法
US7742089B2 (en) 2003-02-19 2010-06-22 Sony Corporation CMOS solid-state image pickup device and drive method thereof
KR100995711B1 (ko) * 2003-02-19 2010-11-19 소니 주식회사 씨엠오에스 고체촬상장치 및 그 구동방법
US8068156B2 (en) 2003-02-19 2011-11-29 Sony Corporation CMOS solid state imaging device
JP2005101442A (ja) * 2003-09-26 2005-04-14 Fujitsu Ltd 固体撮像装置とその製造方法
JP2007035674A (ja) * 2005-07-22 2007-02-08 Nikon Corp 固体撮像装置
JP2012182494A (ja) * 2006-05-04 2012-09-20 Intellectual Venturesii Llc 転送ゲートを電位井戸と統合して、拡張された画素の動的範囲を有するイメージセンサ
JP2010251800A (ja) * 2010-07-26 2010-11-04 Fujitsu Semiconductor Ltd 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP3484071B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
JP3403061B2 (ja) 固体撮像装置
JP5224633B2 (ja) 半導体装置の製造方法
US6897519B1 (en) Tunneling floating gate APS pixel
US7928485B2 (en) Solid-state imaging apparatus and method for producing the same
JP3219036B2 (ja) 固体撮像装置
JP2008166607A (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
JPH11274450A (ja) 固体撮像装置
JP2003031787A (ja) 固体撮像素子及びその駆動方法
US20080318358A1 (en) Image sensor pixel having photodiode with indium pinning layer
JPH11274457A (ja) 固体撮像装置
JPH11307752A (ja) 固体撮像装置
JP2004273640A (ja) 固体撮像素子及びその製造方法
JP4241527B2 (ja) 光電変換素子
US6653164B2 (en) Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus
JP3484071B2 (ja) 固体撮像装置
JP2000031451A (ja) 固体撮像装置およびその製造方法
US20020190288A1 (en) CMOS type image sensor
JP3445502B2 (ja) 固体撮像装置
JP3624042B2 (ja) 光電変換装置
JP2000150847A (ja) 固体撮像装置
JP3477039B2 (ja) 固体撮像装置及びその製造方法
JP3406832B2 (ja) 固体撮像装置
KR100830328B1 (ko) 시모스 이미지센서 및 제조방법
JP3523057B2 (ja) 固体撮像装置
JP2003347537A (ja) 固体撮像素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees