JP3445502B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3445502B2 JP3445502B2 JP25871498A JP25871498A JP3445502B2 JP 3445502 B2 JP3445502 B2 JP 3445502B2 JP 25871498 A JP25871498 A JP 25871498A JP 25871498 A JP25871498 A JP 25871498A JP 3445502 B2 JP3445502 B2 JP 3445502B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- imaging device
- state imaging
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、サーフェスシー
ルド構造のフォトダイオードと、そのフォトダイオード
内の電荷を読み出すための読み出しゲートとを備える固
体撮像装置に関するもので、特に、ＣＣＤ（Ｃｈａｒｇ
ｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの、電
荷転送デバイス（ＣＴＤ：Ｃｈａｒｇｅ Ｔｒａｎｓｆ
ｅｒ Ｄｅｖｉｃｅ）に関するものである。
ルド構造のフォトダイオードと、そのフォトダイオード
内の電荷を読み出すための読み出しゲートとを備える固
体撮像装置に関するもので、特に、ＣＣＤ（Ｃｈａｒｇ
ｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの、電
荷転送デバイス（ＣＴＤ：Ｃｈａｒｇｅ Ｔｒａｎｓｆ
ｅｒ Ｄｅｖｉｃｅ）に関するものである。
【０００２】
【従来の技術】周知のように、従来の電荷転送デバイス
においては、白傷・暗電流の低減のため、ｎ型フォトダ
イオードの表面にｐ+型の拡散層（サーフェスシールド
層）を形成した、いわゆるサーフェスシールド構造が採
用されている。
においては、白傷・暗電流の低減のため、ｎ型フォトダ
イオードの表面にｐ+型の拡散層（サーフェスシールド
層）を形成した、いわゆるサーフェスシールド構造が採
用されている。
【０００３】図８は、電荷転送デバイスとして、サーフ
ェスシールド構造を採用する従来のＣＣＤを概略的に示
すものである。この場合、ＣＣＤのセル部は、たとえば
同図（ａ）に示すように、ｐ型半導体基板１０１内にｐ
−ｗｅｌｌ領域１０２が拡散により埋め込まれている。
このｐ−ｗｅｌｌ領域１０２上の、上記半導体基板１０
１の表面にはゲート酸化膜１０３が設けられている。そ
して、このゲート酸化膜１０３の一部を介して、上記半
導体基板１０１の表面上には、セル部のほぼ半分に対応
して読み出しゲート１０４が設けられている。
ェスシールド構造を採用する従来のＣＣＤを概略的に示
すものである。この場合、ＣＣＤのセル部は、たとえば
同図（ａ）に示すように、ｐ型半導体基板１０１内にｐ
−ｗｅｌｌ領域１０２が拡散により埋め込まれている。
このｐ−ｗｅｌｌ領域１０２上の、上記半導体基板１０
１の表面にはゲート酸化膜１０３が設けられている。そ
して、このゲート酸化膜１０３の一部を介して、上記半
導体基板１０１の表面上には、セル部のほぼ半分に対応
して読み出しゲート１０４が設けられている。
【０００４】また、上記半導体基板１０１の表面部に
は、上記読み出しゲート１０４に隣接して、光信号を受
光して光電変換するためのｎ型不純物領域からなるフォ
トダイオード（ＰＤ）層１０６が設けられている。この
フォトダイオード層１０６は、上記読み出しゲート１０
４に対して自己整合的に形成されている。
は、上記読み出しゲート１０４に隣接して、光信号を受
光して光電変換するためのｎ型不純物領域からなるフォ
トダイオード（ＰＤ）層１０６が設けられている。この
フォトダイオード層１０６は、上記読み出しゲート１０
４に対して自己整合的に形成されている。
【０００５】フォトダイオード層１０６の表面部には、
このフォトダイオード層１０６の表面での空乏化を避け
るために、ｐ型不純物を高濃度にイオン注入してなるサ
ーフェスシールド（ｐ+）層１０７が設けられている。
このサーフェスシールド層１０７は、上記読み出しゲー
ト１０４に対して自己整合的に形成されている。
このフォトダイオード層１０６の表面での空乏化を避け
るために、ｐ型不純物を高濃度にイオン注入してなるサ
ーフェスシールド（ｐ+）層１０７が設けられている。
このサーフェスシールド層１０７は、上記読み出しゲー
ト１０４に対して自己整合的に形成されている。
【０００６】一方、上記読み出しゲート１０４の下部に
対応する、上記半導体基板１０１の一表面部には、上記
読み出しゲート１０４によって、上記フォトダイオード
層１０６内より読み出された電荷が転送される、ｎ型の
転送チャネル（ＬＤＤ）１０８が設けられている。この
転送チャネル１０８は、上記フォトダイオード層１０６
との間でパンチスルーしない程度の距離を有して設けら
れている。
対応する、上記半導体基板１０１の一表面部には、上記
読み出しゲート１０４によって、上記フォトダイオード
層１０６内より読み出された電荷が転送される、ｎ型の
転送チャネル（ＬＤＤ）１０８が設けられている。この
転送チャネル１０８は、上記フォトダイオード層１０６
との間でパンチスルーしない程度の距離を有して設けら
れている。
【０００７】このように、従来のＣＣＤにおいては、フ
ォトダイオード層１０６の表面にサーフェスシールド層
１０７を形成した、サーフェスシールド構造を採用する
ことによって、フォトダイオード層１０６における表面
再結合を抑制するという手法が用いられていた。
ォトダイオード層１０６の表面にサーフェスシールド層
１０７を形成した、サーフェスシールド構造を採用する
ことによって、フォトダイオード層１０６における表面
再結合を抑制するという手法が用いられていた。
【０００８】このような構成のＣＣＤにおいては、たと
えば同図（ｂ）に示すように、上記読み出しゲート１０
４に印加する読み出し電圧ＶGが、現状では約１０Ｖと
高い。このため、フォトダイオード層１０６内に蓄積さ
れた電荷１０９は、図示破線で示すように、すべて読み
出されて転送チャネル１０８へと送られる。
えば同図（ｂ）に示すように、上記読み出しゲート１０
４に印加する読み出し電圧ＶGが、現状では約１０Ｖと
高い。このため、フォトダイオード層１０６内に蓄積さ
れた電荷１０９は、図示破線で示すように、すべて読み
出されて転送チャネル１０８へと送られる。
【０００９】しかしながら、このような構成のＣＣＤを
低電圧駆動しようとする場合、たとえば同図（ｃ）に示
すように、上記読み出しゲート１０４に印加する読み出
し電圧ＶGを３．３Ｖ程度の低電圧にすると、上記サー
フェスシールド層１０７によって形成される電位障壁の
影響により、図示破線の如く、フォトダイオード層１０
６内に蓄積されたすべての電荷１０９を転送することが
できなくなる結果、電荷１０９の読み残しが発生すると
いう問題があった。
低電圧駆動しようとする場合、たとえば同図（ｃ）に示
すように、上記読み出しゲート１０４に印加する読み出
し電圧ＶGを３．３Ｖ程度の低電圧にすると、上記サー
フェスシールド層１０７によって形成される電位障壁の
影響により、図示破線の如く、フォトダイオード層１０
６内に蓄積されたすべての電荷１０９を転送することが
できなくなる結果、電荷１０９の読み残しが発生すると
いう問題があった。
【００１０】この問題は、電荷転送デバイスの、セル部
とその周辺回路部とを単一電源により駆動しようとする
場合に特に顕著となる。すなわち、単一電源による駆動
を実現するために、たとえば、セル部を周辺回路部と同
じ低電圧で駆動しようとすると、電荷の完全なかたちで
の読み出しが不可能となる。
とその周辺回路部とを単一電源により駆動しようとする
場合に特に顕著となる。すなわち、単一電源による駆動
を実現するために、たとえば、セル部を周辺回路部と同
じ低電圧で駆動しようとすると、電荷の完全なかたちで
の読み出しが不可能となる。
【００１１】特に、現在のＣＭＯＳイメージセンサは、
読み出し電圧が３．３Ｖと低いため、上記したＣＣＤと
同様のサーフェスシールド構造を採用した場合には、確
実に電荷の読み残しが発生することになる。
読み出し電圧が３．３Ｖと低いため、上記したＣＣＤと
同様のサーフェスシールド構造を採用した場合には、確
実に電荷の読み残しが発生することになる。
【００１２】図９は、電荷転送デバイスとしてのＣＭＯ
Ｓイメージセンサに、従来のサーフェスシールド構造を
採用した場合の例を示すものである。この場合、ＣＭＯ
Ｓイメージセンサのセル部は、たとえば同図（ａ）に示
すように、ｐ型半導体基板２０１内にｐ−ｗｅｌｌ領域
２０２が拡散により埋め込まれている。このｐ−ｗｅｌ
ｌ領域２０２上の、上記半導体基板２０１の表面にはゲ
ート酸化膜２０３が設けられている。そして、このゲー
ト酸化膜２０３の一部を介して、上記半導体基板２０１
の表面上には、選択的に読み出しゲート２０４が設けら
れている。
Ｓイメージセンサに、従来のサーフェスシールド構造を
採用した場合の例を示すものである。この場合、ＣＭＯ
Ｓイメージセンサのセル部は、たとえば同図（ａ）に示
すように、ｐ型半導体基板２０１内にｐ−ｗｅｌｌ領域
２０２が拡散により埋め込まれている。このｐ−ｗｅｌ
ｌ領域２０２上の、上記半導体基板２０１の表面にはゲ
ート酸化膜２０３が設けられている。そして、このゲー
ト酸化膜２０３の一部を介して、上記半導体基板２０１
の表面上には、選択的に読み出しゲート２０４が設けら
れている。
【００１３】また、上記半導体基板２０１の表面部に
は、上記読み出しゲート２０４に隣接して、光信号を受
光して光電変換するためのｎ型不純物領域からなるフォ
トダイオード（ＰＤ）層２０６が設けられている。この
フォトダイオード層２０６は、上記読み出しゲート２０
４に対して自己整合的に形成されている。
は、上記読み出しゲート２０４に隣接して、光信号を受
光して光電変換するためのｎ型不純物領域からなるフォ
トダイオード（ＰＤ）層２０６が設けられている。この
フォトダイオード層２０６は、上記読み出しゲート２０
４に対して自己整合的に形成されている。
【００１４】フォトダイオード層２０６の表面部には、
このフォトダイオード層２０６の表面での空乏化を避け
るために、ｐ型不純物を高濃度にイオン注入してなるサ
ーフェスシールド（ｐ+）層２０７が設けられている。
このサーフェスシールド層２０７は、上記読み出しゲー
ト２０４に対して自己整合的に形成されている。
このフォトダイオード層２０６の表面での空乏化を避け
るために、ｐ型不純物を高濃度にイオン注入してなるサ
ーフェスシールド（ｐ+）層２０７が設けられている。
このサーフェスシールド層２０７は、上記読み出しゲー
ト２０４に対して自己整合的に形成されている。
【００１５】一方、上記読み出しゲート２０４および上
記フォトダイオード層２０６の形成部を除く、上記半導
体基板２０１の表面部には、上記読み出しゲート２０４
によって、上記フォトダイオード層２０６内より読み出
された電荷が転送される、ｎ型の転送チャネル（ＬＤ
Ｄ）２０８が設けられている。この転送チャネル２０８
は、上記フォトダイオード層２０６との間でパンチスル
ーしない程度の距離を有して設けられている。
記フォトダイオード層２０６の形成部を除く、上記半導
体基板２０１の表面部には、上記読み出しゲート２０４
によって、上記フォトダイオード層２０６内より読み出
された電荷が転送される、ｎ型の転送チャネル（ＬＤ
Ｄ）２０８が設けられている。この転送チャネル２０８
は、上記フォトダイオード層２０６との間でパンチスル
ーしない程度の距離を有して設けられている。
【００１６】このような構成のＣＭＯＳイメージセンサ
おいては、サーフェスシールド構造を採用することによ
って、フォトダイオード層２０６における表面再結合を
抑制できるようになるものの、たとえば同図（ｂ）に示
すように、上記読み出しゲート２０４に印加する現状で
の読み出し電圧ＶGが約３．３Ｖと低いため、上記サー
フェスシールド層２０７によって形成される電位障壁の
影響により、図示破線の如く、フォトダイオード層２０
６内に蓄積されたすべての電荷２０９を読み出すことが
できなくなる。
おいては、サーフェスシールド構造を採用することによ
って、フォトダイオード層２０６における表面再結合を
抑制できるようになるものの、たとえば同図（ｂ）に示
すように、上記読み出しゲート２０４に印加する現状で
の読み出し電圧ＶGが約３．３Ｖと低いため、上記サー
フェスシールド層２０７によって形成される電位障壁の
影響により、図示破線の如く、フォトダイオード層２０
６内に蓄積されたすべての電荷２０９を読み出すことが
できなくなる。
【００１７】
【発明が解決しようとする課題】上記したように、従来
においては、サーフェスシールド構造を採用することに
よって、フォトダイオード層における表面再結合を抑制
できるようになるものの、フォトダイオード層の全面を
覆うように、読み出しゲートに隣接させてサーフェスシ
ールド層を形成するようにしているために、電荷の読み
出しには高い電圧が必要であった。そのため、フォトダ
イオード層内に蓄積された電荷を低い電圧により読み出
そうとした場合には電荷の読み残しが発生し、特に、単
一電源による低電圧駆動には不向きであるという欠点が
あった。
においては、サーフェスシールド構造を採用することに
よって、フォトダイオード層における表面再結合を抑制
できるようになるものの、フォトダイオード層の全面を
覆うように、読み出しゲートに隣接させてサーフェスシ
ールド層を形成するようにしているために、電荷の読み
出しには高い電圧が必要であった。そのため、フォトダ
イオード層内に蓄積された電荷を低い電圧により読み出
そうとした場合には電荷の読み残しが発生し、特に、単
一電源による低電圧駆動には不向きであるという欠点が
あった。
【００１８】そこで、この発明は、白傷・暗電流の低減
の効果をほとんど損うことなく、フォトダイオード領域
内に蓄積された電荷を読み出すための読み出し電圧を低
電圧化でき、単一電源による低電圧駆動に用いて好適な
固体撮像装置を提供することを目的としている。
の効果をほとんど損うことなく、フォトダイオード領域
内に蓄積された電荷を読み出すための読み出し電圧を低
電圧化でき、単一電源による低電圧駆動に用いて好適な
固体撮像装置を提供することを目的としている。
【００１９】
【課題を解決するための手段】本願発明の一態様によれ
ば、表面再結合を抑制するためのシールド層を有する、
サーフェスシールド構造のフォトダイオード領域と、こ
のフォトダイオード領域内の電荷を読み出すための読み
出しゲート電極とを備える固体撮像装置であって、少な
くとも、前記読み出しゲート電極と前記シールド層との
間の、前記フォトダイオード領域の表面部に、前記シー
ルド層から所定の距離だけ離間して設けられた、前記フ
ォトダイオード領域と同導電型で、かつ、前記フォトダ
イオード領域よりも高濃度に形成された不純物領域と、
前記フォトダイオード領域が形成される半導体層の主表
面部に、前記フォトダイオード領域より離間して設けら
れ、前記読み出しゲート電極によって前記フォトダイオ
ード領域内より読み出された電荷が転送される、前記フ
ォトダイオード領域と同導電型を有するチャネル領域と
を具備したことを特徴とする固体撮像装置が提供され
る。
ば、表面再結合を抑制するためのシールド層を有する、
サーフェスシールド構造のフォトダイオード領域と、こ
のフォトダイオード領域内の電荷を読み出すための読み
出しゲート電極とを備える固体撮像装置であって、少な
くとも、前記読み出しゲート電極と前記シールド層との
間の、前記フォトダイオード領域の表面部に、前記シー
ルド層から所定の距離だけ離間して設けられた、前記フ
ォトダイオード領域と同導電型で、かつ、前記フォトダ
イオード領域よりも高濃度に形成された不純物領域と、
前記フォトダイオード領域が形成される半導体層の主表
面部に、前記フォトダイオード領域より離間して設けら
れ、前記読み出しゲート電極によって前記フォトダイオ
ード領域内より読み出された電荷が転送される、前記フ
ォトダイオード領域と同導電型を有するチャネル領域と
を具備したことを特徴とする固体撮像装置が提供され
る。
【００２０】また、本願発明の一態様によれば、Ｐ型半
導体層上に絶縁膜を介して設けられた読み出しゲート電
極と、前記半導体層の主表面部に、前記読み出しゲート
電極に隣接して設けられた、光信号を受光して光電変換
するＮ型フォトダイオード領域と、前記半導体層の主表
面部に、前記フォトダイオード領域より離間して設けら
れ、前記読み出しゲート電極によって前記フォトダイオ
ード領域内より読み出された電荷が転送されるＮ型チャ
ネル領域と、前記フォトダイオード領域での表面再結合
を抑制するために、前記フォトダイオード領域の上部
に、前記読み出しゲート電極より離間して設けられた、
前記フォトダイオード領域よりも高濃度なＰ型シールド
層と、このシールド層と前記読み出しゲート電極との間
の、少なくとも前記フォトダイオード領域の一部に、前
記フォトダイオード領域の端部を含み、かつ、前記シー
ルド層から所定の距離だけ離間して設けられた、前記フ
ォトダイオード領域よりも高濃度なＮ型不純物領域とを
具備したことを特徴とする固体撮像装置が提供される。
導体層上に絶縁膜を介して設けられた読み出しゲート電
極と、前記半導体層の主表面部に、前記読み出しゲート
電極に隣接して設けられた、光信号を受光して光電変換
するＮ型フォトダイオード領域と、前記半導体層の主表
面部に、前記フォトダイオード領域より離間して設けら
れ、前記読み出しゲート電極によって前記フォトダイオ
ード領域内より読み出された電荷が転送されるＮ型チャ
ネル領域と、前記フォトダイオード領域での表面再結合
を抑制するために、前記フォトダイオード領域の上部
に、前記読み出しゲート電極より離間して設けられた、
前記フォトダイオード領域よりも高濃度なＰ型シールド
層と、このシールド層と前記読み出しゲート電極との間
の、少なくとも前記フォトダイオード領域の一部に、前
記フォトダイオード領域の端部を含み、かつ、前記シー
ルド層から所定の距離だけ離間して設けられた、前記フ
ォトダイオード領域よりも高濃度なＮ型不純物領域とを
具備したことを特徴とする固体撮像装置が提供される。
【００２１】上記した構成によれば、シールド層による
電位障壁の発生を抑制できるようになる。これにより、
フォトダイオード層内に蓄積された電荷を低い電圧によ
っても十分に読み出すことが可能となるものである。
電位障壁の発生を抑制できるようになる。これにより、
フォトダイオード層内に蓄積された電荷を低い電圧によ
っても十分に読み出すことが可能となるものである。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 （実施の第一の形態）図１は、この発明の実施の第一の
形態にかかる固体撮像装置を、ＣＭＯＳイメージセンサ
に適用した場合を例に示すものである。なお、同図
（ａ）はセル部の構成を示す概略断面図であり、同図
（ｂ）はそのポテンシャルを概略的に示す図である。
て図面を参照して説明する。 （実施の第一の形態）図１は、この発明の実施の第一の
形態にかかる固体撮像装置を、ＣＭＯＳイメージセンサ
に適用した場合を例に示すものである。なお、同図
（ａ）はセル部の構成を示す概略断面図であり、同図
（ｂ）はそのポテンシャルを概略的に示す図である。
【００２３】このＣＭＯＳイメージセンサの場合、たと
えば同図（ａ）に示すように、ｐ型半導体基板１１内に
ｐ−ｗｅｌｌ領域１２が拡散により埋め込まれている。
このｐ−ｗｅｌｌ領域１２上の、上記半導体基板（半導
体層）１１の表面にはゲート酸化膜１３が設けられてい
る。そして、このゲート酸化膜１３の一部を介して、上
記半導体基板１１の表面上には、選択的に読み出しゲー
ト１４が設けられている。
えば同図（ａ）に示すように、ｐ型半導体基板１１内に
ｐ−ｗｅｌｌ領域１２が拡散により埋め込まれている。
このｐ−ｗｅｌｌ領域１２上の、上記半導体基板（半導
体層）１１の表面にはゲート酸化膜１３が設けられてい
る。そして、このゲート酸化膜１３の一部を介して、上
記半導体基板１１の表面上には、選択的に読み出しゲー
ト１４が設けられている。
【００２４】また、上記半導体基板１１の表面部には、
上記読み出しゲート１４に隣接して、光信号を受光して
光電変換するためのｎ型不純物領域からなるフォトダイ
オード（ＰＤ）層１６が設けられている。このフォトダ
イオード層１６は、上記読み出しゲート１４に対して自
己整合的に形成されている。
上記読み出しゲート１４に隣接して、光信号を受光して
光電変換するためのｎ型不純物領域からなるフォトダイ
オード（ＰＤ）層１６が設けられている。このフォトダ
イオード層１６は、上記読み出しゲート１４に対して自
己整合的に形成されている。
【００２５】フォトダイオード層１６の表面部には、こ
のフォトダイオード層１６の表面での空乏化を避けるた
めに、ｐ型不純物を高濃度にイオン注入してなるサーフ
ェスシールド（ｐ+）層１７が設けられている。このサ
ーフェスシールド層１７は、上記読み出しゲート１４か
ら所定の距離だけ離間して形成されている。
のフォトダイオード層１６の表面での空乏化を避けるた
めに、ｐ型不純物を高濃度にイオン注入してなるサーフ
ェスシールド（ｐ+）層１７が設けられている。このサ
ーフェスシールド層１７は、上記読み出しゲート１４か
ら所定の距離だけ離間して形成されている。
【００２６】一方、上記読み出しゲート１４および上記
フォトダイオード層１６の形成部を除く、上記半導体基
板１１の表面部には、上記読み出しゲート１４によっ
て、上記フォトダイオード層１６内より読み出された電
荷が転送される、ｎ型の転送チャネル（ＬＤＤ）１８が
設けられている。この転送チャネル１８は、上記フォト
ダイオード層１６との間でパンチスルーしない程度の距
離を有して設けられている。
フォトダイオード層１６の形成部を除く、上記半導体基
板１１の表面部には、上記読み出しゲート１４によっ
て、上記フォトダイオード層１６内より読み出された電
荷が転送される、ｎ型の転送チャネル（ＬＤＤ）１８が
設けられている。この転送チャネル１８は、上記フォト
ダイオード層１６との間でパンチスルーしない程度の距
離を有して設けられている。
【００２７】さらに、上記読み出しゲート１４と上記サ
ーフェスシールド層１７との間には、上記サーフェスシ
ールド層１７による電位障壁を取り除くための、上記フ
ォトダイオード層１６よりも高濃度なｎ+型の不純物領
域２１が設けられている。
ーフェスシールド層１７との間には、上記サーフェスシ
ールド層１７による電位障壁を取り除くための、上記フ
ォトダイオード層１６よりも高濃度なｎ+型の不純物領
域２１が設けられている。
【００２８】この不純物領域２１は、上記読み出しゲー
ト１４に対して自己整合的に形成されて、少なくとも上
記フォトダイオード層１６の一部を共有し、かつ、上記
フォトダイオード層１６の端部を含むようにして設けら
れている。この場合、上記不純物領域２１は、上記サー
フェスシールド層１７よりも深く、上記フォトダイオー
ド層１６よりも浅く形成されている。また、上記不純物
領域２１は、上記転送チャネル１８に対して、パンチス
ルーしない程度の距離を有して設けられるとともに、上
記サーフェスシールド層１７に対して、接合リークしな
い程度の距離を有して設けられている。
ト１４に対して自己整合的に形成されて、少なくとも上
記フォトダイオード層１６の一部を共有し、かつ、上記
フォトダイオード層１６の端部を含むようにして設けら
れている。この場合、上記不純物領域２１は、上記サー
フェスシールド層１７よりも深く、上記フォトダイオー
ド層１６よりも浅く形成されている。また、上記不純物
領域２１は、上記転送チャネル１８に対して、パンチス
ルーしない程度の距離を有して設けられるとともに、上
記サーフェスシールド層１７に対して、接合リークしな
い程度の距離を有して設けられている。
【００２９】このような、フォトダイオード層１６での
表面再結合を抑制する目的で、サーフェスシールド構造
を採用してなるＣＭＯＳイメージセンサにおいては、た
とえば、読み出しゲート１４とサーフェスシールド層１
７との間に不純物領域２１を形成することによって、フ
ォトダイオード層１６内に蓄積された電荷１９を読み出
しやすくすることができる。
表面再結合を抑制する目的で、サーフェスシールド構造
を採用してなるＣＭＯＳイメージセンサにおいては、た
とえば、読み出しゲート１４とサーフェスシールド層１
７との間に不純物領域２１を形成することによって、フ
ォトダイオード層１６内に蓄積された電荷１９を読み出
しやすくすることができる。
【００３０】すなわち、不純物領域２１を設けることに
よって、フォトダイオード層１６と転送チャネル１８と
の間での、サーフェスシールド層１７による電位障壁の
発生を抑えることが可能となる結果、たとえば同図
（ｂ）に示すように、読み出しゲート１４に印加する読
み出し電圧ＶGがたとえ３．３Ｖ程度の低い電圧であっ
ても、図示破線の如く、フォトダイオード層１６内に蓄
積されたすべての電荷１９を確実に読み出して、転送チ
ャネル１８へと送ることができるようになる。
よって、フォトダイオード層１６と転送チャネル１８と
の間での、サーフェスシールド層１７による電位障壁の
発生を抑えることが可能となる結果、たとえば同図
（ｂ）に示すように、読み出しゲート１４に印加する読
み出し電圧ＶGがたとえ３．３Ｖ程度の低い電圧であっ
ても、図示破線の如く、フォトダイオード層１６内に蓄
積されたすべての電荷１９を確実に読み出して、転送チ
ャネル１８へと送ることができるようになる。
【００３１】図２は、上記した構成のＣＭＯＳイメージ
センサにおける、不純物領域２１の製造方法について示
すものである。不純物領域２１を形成する場合、たとえ
ば、従来とほぼ同様の方法によって転送チャネル１８な
どの形成をすべて行った後、フォトレジスト３１をマス
クに、リン（Ｐ）などのｎ型不純物を所定の深さとなる
ようにイオン注入する。
センサにおける、不純物領域２１の製造方法について示
すものである。不純物領域２１を形成する場合、たとえ
ば、従来とほぼ同様の方法によって転送チャネル１８な
どの形成をすべて行った後、フォトレジスト３１をマス
クに、リン（Ｐ）などのｎ型不純物を所定の深さとなる
ようにイオン注入する。
【００３２】その際、不純物領域２１は、読み出しゲー
ト１４に対して自己整合的に形成されるようにする。ま
た、転送チャネル１８との間にパンチスルーしない程度
の距離、および、サーフェスシールド層１７との間に接
合リークしない程度の距離を、それぞれ有して形成され
るようにする。
ト１４に対して自己整合的に形成されるようにする。ま
た、転送チャネル１８との間にパンチスルーしない程度
の距離、および、サーフェスシールド層１７との間に接
合リークしない程度の距離を、それぞれ有して形成され
るようにする。
【００３３】このように、図１に示した構成のＣＭＯＳ
イメージセンサは、従来からの製造プロセスを大幅に変
更することなしに、簡単に実現できる。上記したよう
に、サーフェスシールド層による電位障壁の発生を抑制
できるようにしている。
イメージセンサは、従来からの製造プロセスを大幅に変
更することなしに、簡単に実現できる。上記したよう
に、サーフェスシールド層による電位障壁の発生を抑制
できるようにしている。
【００３４】すなわち、フォトダイオード層での表面再
結合を抑制する目的で、サーフェスシールド構造を採用
してなるＣＭＯＳイメージセンサの、読み出しゲートと
サーフェスシールド層との間に不純物領域を形成するよ
うにしている。これにより、フォトダイオード層と転送
チャネルとの間での、サーフェスシールド層による電位
障壁の発生を抑えて、フォトダイオード層内に蓄積され
たすべての電荷を低い電圧によっても十分に読み出すこ
とができるようになるため、読み残しなく電荷の読み出
しが可能となる。したがって、フォトダイオード領域内
に蓄積された電荷を読み出すための読み出し電圧を低電
圧化でき、特に、単一電源による低電圧駆動に用いて好
適なＣＭＯＳイメージセンサとすることができるもので
ある。
結合を抑制する目的で、サーフェスシールド構造を採用
してなるＣＭＯＳイメージセンサの、読み出しゲートと
サーフェスシールド層との間に不純物領域を形成するよ
うにしている。これにより、フォトダイオード層と転送
チャネルとの間での、サーフェスシールド層による電位
障壁の発生を抑えて、フォトダイオード層内に蓄積され
たすべての電荷を低い電圧によっても十分に読み出すこ
とができるようになるため、読み残しなく電荷の読み出
しが可能となる。したがって、フォトダイオード領域内
に蓄積された電荷を読み出すための読み出し電圧を低電
圧化でき、特に、単一電源による低電圧駆動に用いて好
適なＣＭＯＳイメージセンサとすることができるもので
ある。
【００３５】しかも、このような構成によれば、フォト
ダイオード層での表面再結合を抑制するための、サーフ
ェスシールド層を設けたことによる、白傷・暗電流の低
減の効果も十分に期待できるものである。
ダイオード層での表面再結合を抑制するための、サーフ
ェスシールド層を設けたことによる、白傷・暗電流の低
減の効果も十分に期待できるものである。
【００３６】なお、上記した本発明の実施の第一の形態
においては、読み出しゲートとサーフェスシールド層と
の間に、サーフェスシールド層よりも深くて、フォトダ
イオード層よりも浅い不純物領域を、読み出しゲートに
対して自己整合的に形成するようにした場合について説
明したが、これに限らず、たとえばフォトダイオード層
よりも深くて、ｐ−ｗｅｌｌ領域よりも浅い不純物領域
を形成することによっても、または、不純物領域の一部
が読み出しゲートの下部にまで延在するようにして設け
ることによっても、読み残しなく電荷を読み出すことが
可能である。 （実施の第二の形態）図３は、この発明の実施の第二の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
においては、読み出しゲートとサーフェスシールド層と
の間に、サーフェスシールド層よりも深くて、フォトダ
イオード層よりも浅い不純物領域を、読み出しゲートに
対して自己整合的に形成するようにした場合について説
明したが、これに限らず、たとえばフォトダイオード層
よりも深くて、ｐ−ｗｅｌｌ領域よりも浅い不純物領域
を形成することによっても、または、不純物領域の一部
が読み出しゲートの下部にまで延在するようにして設け
ることによっても、読み残しなく電荷を読み出すことが
可能である。 （実施の第二の形態）図３は、この発明の実施の第二の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
【００３７】このＣＭＯＳイメージセンサは、たとえ
ば、フォトダイオード層１６よりも深くて、ｐ−ｗｅｌ
ｌ領域１２よりも浅い不純物領域２１ａを、読み出しゲ
ート１４に対して自己整合的に形成するようにした場合
の例である。
ば、フォトダイオード層１６よりも深くて、ｐ−ｗｅｌ
ｌ領域１２よりも浅い不純物領域２１ａを、読み出しゲ
ート１４に対して自己整合的に形成するようにした場合
の例である。
【００３８】このような構成のＣＭＯＳイメージセンサ
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。 （実施の第三の形態）図４は、この発明の実施の第三の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。 （実施の第三の形態）図４は、この発明の実施の第三の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
【００３９】このＣＭＯＳイメージセンサは、たとえ
ば、読み出しゲート１４の下部にその一部が対応するよ
うに、位置をずらして、サーフェスシールド層１７より
も深くて、フォトダイオード層１６よりも浅い不純物領
域２１ｂを形成するようにした場合の例である。
ば、読み出しゲート１４の下部にその一部が対応するよ
うに、位置をずらして、サーフェスシールド層１７より
も深くて、フォトダイオード層１６よりも浅い不純物領
域２１ｂを形成するようにした場合の例である。
【００４０】この場合、読み出しゲート１４を形成する
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｂの形成を行
うようにすることで、容易に実施することが可能であ
る。
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｂの形成を行
うようにすることで、容易に実施することが可能であ
る。
【００４１】このような構成のＣＭＯＳイメージセンサ
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
【００４２】特に、この構成の場合、不純物領域２１ｂ
の位置がずれる分だけ、フォトダイオード層１６の表面
を覆うサーフェスシールド層１７の面積を大きくできる
ようになるため、サーフェスシールド層１７による白傷
・暗電流の低減の効果をより向上できる。 （実施の第四の形態）図５は、この発明の実施の第四の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
の位置がずれる分だけ、フォトダイオード層１６の表面
を覆うサーフェスシールド層１７の面積を大きくできる
ようになるため、サーフェスシールド層１７による白傷
・暗電流の低減の効果をより向上できる。 （実施の第四の形態）図５は、この発明の実施の第四の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
【００４３】このＣＭＯＳイメージセンサは、たとえ
ば、読み出しゲート１４の下部にその一部が対応するよ
うに、位置をずらして、フォトダイオード層１６よりも
深くて、ｐ−ｗｅｌｌ領域１２よりも浅い不純物領域２
１ｃを形成するようにした場合の例である。
ば、読み出しゲート１４の下部にその一部が対応するよ
うに、位置をずらして、フォトダイオード層１６よりも
深くて、ｐ−ｗｅｌｌ領域１２よりも浅い不純物領域２
１ｃを形成するようにした場合の例である。
【００４４】この場合も、読み出しゲート１４を形成す
る前に、少なくとも転送チャネル１８との間をパンチス
ルーしない距離だけ離して、不純物領域２１ｃの形成を
行うようにすることで、容易に実施することが可能であ
る。
る前に、少なくとも転送チャネル１８との間をパンチス
ルーしない距離だけ離して、不純物領域２１ｃの形成を
行うようにすることで、容易に実施することが可能であ
る。
【００４５】このような構成のＣＭＯＳイメージセンサ
によっても、上記した本発明の実施の第三の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。 （実施の第五の形態）図６は、この発明の実施の第五の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
によっても、上記した本発明の実施の第三の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。 （実施の第五の形態）図６は、この発明の実施の第五の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
【００４６】このＣＭＯＳイメージセンサは、たとえ
ば、読み出しゲート１４の下部にまでその一部を延在さ
せるようにして、サーフェスシールド層１７よりも深く
て、フォトダイオード層１６よりも浅い不純物領域２１
ｄを形成するようにした場合の例である。
ば、読み出しゲート１４の下部にまでその一部を延在さ
せるようにして、サーフェスシールド層１７よりも深く
て、フォトダイオード層１６よりも浅い不純物領域２１
ｄを形成するようにした場合の例である。
【００４７】この場合、読み出しゲート１４を形成する
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｄの形成を行
うようにすることで、容易に実施することが可能であ
る。
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｄの形成を行
うようにすることで、容易に実施することが可能であ
る。
【００４８】このような構成のＣＭＯＳイメージセンサ
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
によっても、上記した本発明の実施の第一の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
【００４９】特に、この構成の場合、不純物領域２１ｄ
の大きさを読み出しゲート１４によって変調できるた
め、電荷の読み出しに有利である（読み出しの制御性に
優れる）。 （実施の第六の形態）図７は、この発明の実施の第六の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
の大きさを読み出しゲート１４によって変調できるた
め、電荷の読み出しに有利である（読み出しの制御性に
優れる）。 （実施の第六の形態）図７は、この発明の実施の第六の
形態にかかる、ＣＭＯＳイメージセンサの概略構成を示
すものである。
【００５０】このＣＭＯＳイメージセンサは、たとえ
ば、読み出しゲート１４の下部にまでその一部を延在さ
せるようにして、フォトダイオード層１６よりも深く
て、ｐ−ｗｅｌｌ領域１２よりも浅い不純物領域２１ｅ
を形成するようにした場合の例である。
ば、読み出しゲート１４の下部にまでその一部を延在さ
せるようにして、フォトダイオード層１６よりも深く
て、ｐ−ｗｅｌｌ領域１２よりも浅い不純物領域２１ｅ
を形成するようにした場合の例である。
【００５１】この場合、読み出しゲート１４を形成する
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｅの形成を行
うようにすることで、容易に実施することが可能であ
る。
前に、少なくとも転送チャネル１８との間をパンチスル
ーしない距離だけ離して、不純物領域２１ｅの形成を行
うようにすることで、容易に実施することが可能であ
る。
【００５２】このような構成のＣＭＯＳイメージセンサ
によっても、上記した本発明の実施の第五の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
によっても、上記した本発明の実施の第五の形態に示し
たＣＭＯＳイメージセンサの場合とほぼ同様の効果が期
待できる。
【００５３】また、上記した実施の各形態においては、
いずれも、ＣＭＯＳイメージセンサに適用した場合を例
に説明したが、これに限らず、たとえばＣＣＤにも同様
に適用可能である。その他、この発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
いずれも、ＣＭＯＳイメージセンサに適用した場合を例
に説明したが、これに限らず、たとえばＣＣＤにも同様
に適用可能である。その他、この発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
【００５４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、白傷・暗電流の低減の効果をほとんど損うことな
く、フォトダイオード領域内に蓄積された電荷を読み出
すための読み出し電圧を低電圧化でき、単一電源による
低電圧駆動に用いて好適な固体撮像装置を提供できる。
ば、白傷・暗電流の低減の効果をほとんど損うことな
く、フォトダイオード領域内に蓄積された電荷を読み出
すための読み出し電圧を低電圧化でき、単一電源による
低電圧駆動に用いて好適な固体撮像装置を提供できる。
【図１】この発明の実施の第一の形態にかかるＣＭＯＳ
イメージセンサの要部を示す概略図。
イメージセンサの要部を示す概略図。
【図２】同じく、不純物領域の製造方法を説明するため
に示すセル部の概略断面図。
に示すセル部の概略断面図。
【図３】この発明の実施の第二の形態にかかるＣＭＯＳ
イメージセンサの、セル部の構成を示す概略断面図。
イメージセンサの、セル部の構成を示す概略断面図。
【図４】この発明の実施の第三の形態にかかるＣＭＯＳ
イメージセンサの、セル部の構成を示す概略断面図。
イメージセンサの、セル部の構成を示す概略断面図。
【図５】この発明の実施の第四の形態にかかるＣＭＯＳ
イメージセンサの、セル部の構成を示す概略断面図。
イメージセンサの、セル部の構成を示す概略断面図。
【図６】この発明の実施の第五の形態にかかるＣＭＯＳ
イメージセンサの、セル部の構成を示す概略断面図。
イメージセンサの、セル部の構成を示す概略断面図。
【図７】この発明の実施の第六の形態にかかるＣＭＯＳ
イメージセンサの、セル部の構成を示す概略断面図。
イメージセンサの、セル部の構成を示す概略断面図。
【図８】従来技術とその問題点を説明するために示す、
ＣＣＤの要部の概略図。
ＣＣＤの要部の概略図。
【図９】同じく、ＣＭＯＳイメージセンサの要部を示す
概略図。
概略図。
１１…ｐ型半導体基板
１２…ｐ−ｗｅｌｌ領域
１３…ゲート酸化膜
１４…読み出しゲート
１６…フォトダイオード層
１７…サーフェスシールド層
１８…転送チャネル
１９…電荷
２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ…不純
物領域 ３１…フォトレジスト
物領域 ３１…フォトレジスト
フロントページの続き
(72)発明者 猪熊 英幹
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 柴田 英紀
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 眞壁 晃
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 野町 映子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 成瀬 宏
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(72)発明者 井上 郁子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 松長 誠之
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 井原 久典
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 中村 信男
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 山口 鉄也
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 山下 浩史
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 野崎 秀俊
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平２−280377（ＪＰ，Ａ)
特開 平10−209422（ＪＰ，Ａ)
特開 平６−339081（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/146
H01L 27/148
H04N 5/335
Claims (20)
- 【請求項１】 表面再結合を抑制するためのシールド層
を有する、サーフェスシールド構造のフォトダイオード
領域と、このフォトダイオード領域内の電荷を読み出す
ための読み出しゲート電極とを備える固体撮像装置であ
って、 少なくとも、前記読み出しゲート電極と前記シールド層
との間の、前記フォトダイオード領域の表面部に、前記
シールド層から所定の距離だけ離間して設けられた、前
記フォトダイオード領域と同導電型で、かつ、前記フォ
トダイオード領域よりも高濃度に形成された不純物領域
と、 前記フォトダイオード領域が形成される半導体層の主表
面部に、前記フォトダイオード領域より離間して設けら
れ、前記読み出しゲート電極によって前記フォトダイオ
ード領域内より読み出された電荷が転送される、前記フ
ォトダイオード領域と同導電型を有するチャネル領域と
を具備したことを特徴とする固体撮像装置。 - 【請求項２】 前記フォトダイオード領域は、前記読み
出しゲート電極に対して自己整合的に形成されることを
特徴とする請求項１に記載の固体撮像装置。 - 【請求項３】 前記シールド層は、前記読み出しゲート
電極から離間して形成されることを特徴とする請求項１
に記載の固体撮像装置。 - 【請求項４】 前記不純物領域は、少なくとも前記フォ
トダイオード領域の一部を共有し、かつ、前記フォトダ
イオード領域の端部を含んで形成されることを特徴とす
る請求項１に記載の固体撮像装置。 - 【請求項５】 前記不純物領域は、前記読み出しゲート
電極に対して自己整合的に形成されることを特徴とする
請求項１に記載の固体撮像装置。 - 【請求項６】 前記不純物領域は、その一部が前記読み
出しゲート電極の下部に達して設けられることを特徴と
する請求項１に記載の固体撮像装置。 - 【請求項７】 前記不純物領域は、前記フォトダイオー
ド領域よりも浅く形成されることを特徴とする請求項１
に記載の固体撮像装置。 - 【請求項８】 前記半導体層の従表面側には、前記フォ
トダイオード領域と異導電型のウェル領域が設けられて
いることを特徴とする請求項１に記載の固体撮像装置。 - 【請求項９】 前記不純物領域は、前記フォトダイオー
ド領域よりも深く形成されることを特徴とする請求項１
に記載の固体撮像装置。 - 【請求項１０】 前記不純物領域は、前記半導体層の従
表面側に設けられた、前記フォトダイオード領域と異導
電型のウェル領域に達しない程度の深さを有して形成さ
れることを特徴とする請求項１に記載の固体撮像装置。 - 【請求項１１】 前記固体撮像装置が、ＣＭＯＳ（Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサであること
を特徴とする請求項１に記載の固体撮像装置。 - 【請求項１２】 Ｐ型半導体層上に絶縁膜を介して設け
られた読み出しゲート電極と、 前記半導体層の主表面部に、前記読み出しゲート電極に
隣接して設けられた、光信号を受光して光電変換するＮ
型フォトダイオード領域と、 前記半導体層の主表面部に、前記フォトダイオード領域
より離間して設けられ、前記読み出しゲート電極によっ
て前記フォトダイオード領域内より読み出された電荷が
転送されるＮ型チャネル領域と、 前記フォトダイオード領域での表面再結合を抑制するた
めに、前記フォトダイオード領域の上部に、前記読み出
しゲート電極より離間して設けられた、前記フォトダイ
オード領域よりも高濃度なＰ型シールド層と、 このシールド層と前記読み出しゲート電極との間の、少
なくとも前記フォトダイオード領域の一部に、前記フォ
トダイオード領域の端部を含み、かつ、前記シールド層
から所定の距離だけ離間して設けられた、前記フォトダ
イオード領域よりも高濃度なＮ型不純物領域とを具備し
たことを特徴とする固体撮像装置。 - 【請求項１３】 前記不純物領域は、前記読み出しゲー
ト電極に対して自己整合的に形成されることを特徴とす
る請求項１２に記載の固体撮像装置。 - 【請求項１４】 前記不純物領域は、その一部が前記読
み出しゲート電極の下部に達して設けられることを特徴
とする請求項１２に記載の固体撮像装置。 - 【請求項１５】 前記不純物領域は、前記フォトダイオ
ード領域よりも浅く形成されることを特徴とする請求項
１２に記載の固体撮像装置。 - 【請求項１６】 前記半導体層の従表面側にはＰ型ウェ
ル領域が設けられていることを特徴とする請求項１２に
記載の固体撮像装置。 - 【請求項１７】 前記不純物領域は、前記フォトダイオ
ード領域よりも深く形成されることを特徴とする請求項
１２に記載の固体撮像装置。 - 【請求項１８】 前記不純物領域は、前記半導体層の従
表面側に設けられたＰ型ウェル領域に達しない程度の深
さを有して形成されることを特徴とする請求項１２に記
載の固体撮像装置。 - 【請求項１９】 前記フォトダイオード領域は、前記読
み出しゲート電極に対して自己整合的に形成されること
を特徴とする請求項１２に記載の固体撮像装置。 - 【請求項２０】 前記固体撮像装置が、ＣＭＯＳ（Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサであること
を特徴とする請求項１２に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25871498A JP3445502B2 (ja) | 1998-09-11 | 1998-09-11 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25871498A JP3445502B2 (ja) | 1998-09-11 | 1998-09-11 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091552A JP2000091552A (ja) | 2000-03-31 |
| JP3445502B2 true JP3445502B2 (ja) | 2003-09-08 |
Family
ID=17324082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25871498A Expired - Lifetime JP3445502B2 (ja) | 1998-09-11 | 1998-09-11 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445502B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4270742B2 (ja) | 2000-11-30 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| JP3977285B2 (ja) | 2003-05-15 | 2007-09-19 | キヤノン株式会社 | 固体撮像素子の製造方法 |
| JP4703163B2 (ja) | 2004-10-19 | 2011-06-15 | 株式会社東芝 | 固体撮像装置 |
| CN100565890C (zh) * | 2005-03-28 | 2009-12-02 | 富士通微电子株式会社 | 摄像装置 |
| KR100924706B1 (ko) * | 2005-03-28 | 2009-11-03 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 촬상 장치 |
| KR101146590B1 (ko) * | 2007-05-29 | 2012-05-16 | 삼성전자주식회사 | 다중우물 시모스 이미지센서 및 그 제조방법 |
| JP4788742B2 (ja) | 2008-06-27 | 2011-10-05 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5083380B2 (ja) * | 2010-06-25 | 2012-11-28 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| US9287319B2 (en) * | 2012-11-16 | 2016-03-15 | Sri International | CMOS multi-pinned (MP) pixel |
-
1998
- 1998-09-11 JP JP25871498A patent/JP3445502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091552A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168902B1 (ko) | 고체 촬상장치 | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| JP4756839B2 (ja) | 固体撮像装置及びカメラ | |
| US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US8436406B2 (en) | Solid-state image sensing device and camera system using the same | |
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP3766734B2 (ja) | 固体撮像素子 | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US8399914B2 (en) | Method for making solid-state imaging device | |
| JP2004186408A (ja) | 光電変換装置 | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| JP3445502B2 (ja) | 固体撮像装置 | |
| US6207984B1 (en) | CMOS sensor | |
| JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| JP3880579B2 (ja) | Ｍｏｓ型撮像装置 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JP3406832B2 (ja) | 固体撮像装置 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2006121112A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2005347758A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100674917B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| KR100700266B1 (ko) | 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |