JPH11265933A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】素子分離幅が縮小されても電気的に優れた絶縁
性保ち得るようにする。 【解決手段】シリコン基板１のトレンチ溝３を、オゾン
−テトラエトキシシランを用いたＣＶＤ法で形成する充
填材６で充填する前に、オゾン−テトラエトキシシラン
を用いたＣＶＤ法による充填材６の成長速度がシリコン
窒化膜１１より早い物質（例えば、シリコン酸化物）か
らなるサイドウォール５を、トレンチ溝３の側壁に選択
的に形成することで、充填材６内にボイドが発生ことを
防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＴＩ（Shallow Tren
ch Isolatioin）分離構造といったシリコン基板表面に
溝を備えた半導体装置およびその製造方法に関するもの
である。

【０００２】

【従来の技術】近年、半導体装置の高集積化・高速化に
伴い、半導体装置のサイズの縮小が進んでいる。現在、
半導体装置の微細化の技術の進歩を代表している半導体
メモリの集積度は２５６メガビットメモリ、１ギガビッ
トメモリであり、メモリセルの縮小化の技術は、これら
６４メガあるい１ギガメモリの開発に多数使用されてい
る。

【０００３】半導体装置の微細化・高速化に伴い、半導
体装置（例えば、ＭＯＳＦＥＴトランジスタ）の縮小化
が進み、素子分離の最小線幅やピッチサイズの縮小に対
する要求が高まっている。このような微細化の要求に適
した素子分離構造として、ＳＴＩ（Shallow Trench Iso
latioin）が開発されている。これは、素子と素子との
間にトレンチ溝を形成したうえで、形成したトレンチ溝
を絶縁物で埋め込むものである。

【０００４】ＳＴＩ構造においては、半導体装置の微細
化が進むにつれて、トレンチ溝のアスベクト比（溝深さ
／最小溝幅）が大きくなってきており、このような微細
でアスベクト比の大きなトレンチ溝を確実に絶縁物で充
填する技術が求められている。このような要求に応える
ことができる絶縁物の充填法として、オゾン−テトラエ
トキシシランを用いたＣＶＤ法が注目されている。

【０００５】オゾン−テトラエトキシシランを用いたＣ
ＶＤ法は充填の均一性（微細な構造の隅々まで充填でき
るか否かの性能）において、他の充填法（例えば、他の
ＣＶＤ法）より優れているため、微細でアスベクト比の
大きいトレンチ溝に絶縁物を充填する方法として適して
おり、従来から、このＣＶＤ法によりトレンチ溝に、絶
縁物であるシリコン酸化物を充填することが試みられて
いる。

【０００６】

【発明が解決しようとする課題】しかしながら、オゾン
−テトラエトキシシランを用いたＣＶＤ法により形成さ
れるＳＴＩ構造にも、トレンチ溝の微細化がさらに進む
につれて、充填するシリコン酸化物の内部にボイド（気
泡）が発生して絶縁物の充填が不確実になり、このこと
が半導体装置の特性を劣化させる原因とになるという問
題があった。

【０００７】本発明は、微細化の進んだ半導体装置にも
確実に素子分離を行うことができる素子分離方法の提供
を目的としている。

【０００８】

【課題を解決するための手段】本発明は、被膜を有する
シリコン基板に溝を形成し、さらに、オゾン−テトラエ
トキシシランを用いたＣＶＤ法によって形成する絶縁物
からなる充填材で、前記溝を充填する半導体装置の製造
方法であって、前記溝を前記充填材で充填する前に、オ
ゾン−テトラエトキシシランを用いたＣＶＤ法による前
記充填材の成長速度が前記被膜より早い物質からなるサ
イドウォールを、溝の側壁に選択的に形成しており、こ
れにより上記目的を達成している。

【０００９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、被膜を有するシリコン基板に溝を形成し、さらに、
オゾン−テトラエトキシシランを用いたＣＶＤ法によっ
て形成する絶縁物からなる充填材で、前記溝を充填する
半導体装置の製造方法であって、前記溝を前記充填材で
充填する前に、オゾン−テトラエトキシシランを用いた
ＣＶＤ法による前記充填材の成長速度が前記被膜より早
い物質からなるサイドウォールを、溝の側壁に選択的に
形成しており、これにより、次のような作用を有する。
すなわち、通常、溝に充填される充填材内にボイドが生
じる原因は次のようなものと思われる。すなわち、充填
材の充填に際して、充填材の上層側が下層側より先に充
填が完了して上層側の両側が互いに引っ付き合う結果、
下層側に、充填材の未充填空間が残り、この未充填空間
がボイドとなる。このようにして形成されるボイドは、
溝のアスベクト比が大きくなればなるほど形成されやす
くなる。

【００１０】これに対して、本発明が採用しているオゾ
ン−テトラエトキシシランを用いたＣＶＤ法には、その
膜成長速度に下地依存性があることが指摘されており、
下地を選択することによりその成膜（充填）具合をある
程度制御することができる。本発明では、この点に着目
し、溝の側壁に、オゾン−テトラエトキシシランを用い
たＣＶＤ法による前記充填材の成長速度が前記被膜より
早い絶縁物からなるサイドウォールを形成することによ
り、上記ＣＶＤ法により充填材を充填する際には、被膜
の側壁より溝の側壁（具体的にはサイドウォールの側
壁）の方で先に充填材が成長することになる。そのた
め、被膜より下層側に位置する溝内には充填材の未充填
空間が残りにくくなり、ボイドの発生も防止される。

【００１１】このような本発明の特徴となる製法は、本
発明の請求項２に記載したように、トレンチ溝を有する
シリコン基板において実施すれば、有効である。

【００１２】本発明の請求項３に記載の発明は、請求項
１または２に係る半導体装置の製造方法であって、前記
充填材で、前記溝を充填する前に、シリコン基板をプラ
スマ−窒素処理することに特徴を有しており、これによ
り、次のような作用を有する。すなわち、充填材で前記
溝を充填する前に、シリコン基板をプラスマ−窒素処理
することで、このＣＶＤ法が有する成膜速度の下地依存
性が促進される。

【００１３】本発明の請求項４に記載の発明は、請求項
１ないし３のいずれかに係る半導体装置の製造方法であ
って、前記被膜としてシリコン窒化膜を形成し、前記サ
イドウォールとしてシリコン酸化物を形成し、前記充填
材としてシリコン酸化物を前記溝に充填することに特徴
を有しており、これにより次のような作用を有する。す
なわち、サイドウォールとして形成するシリコン酸化物
と、被膜として形成するシリコン窒化膜とに対して、オ
ゾン−テトラエトキシシランを用いたＣＶＤ法で充填材
を成長させる際の膜成長速度は、シリコン酸化膜の方が
シリコン窒化膜より早い。そのため、これらの物質を選
択すると、請求項１の作用を確実に発揮させることがで
きる。

【００１４】本発明の請求項５に記載の発明は、シリコ
ン基板にシリコン窒化膜を形成する工程と、シリコン窒
化膜越しに、シリコン基板に溝を形成する工程と、オゾ
ン−テトラエトキシシランを用いたＣＶＤ法により、溝
表面を含むシリコン窒化膜表面にシリコン酸化膜を形成
する工程と、前記シリコン酸化膜を、シリコン窒化膜表
面におけるシリコン酸化膜の膜厚分だけエッチングする
工程と、シリコン基板をプラスマ−窒素処理した後、オ
ゾン−テトラエトキシシランを用いたＣＶＤ法によって
形成するシリコン酸化物で、前記溝を充填する工程とを
含んで半導体装置の製造方法を構成した。このような構
成を備えることにより本発明は次のような作用を有す
る。すなわち、シリコン基板をプラスマ−窒素処理した
後、オゾン−テトラエトキシシランを用いたＣＶＤ法に
より、溝表面を含むシリコン窒化膜表面にシリコン酸化
膜を形成する工程においては、シリコン窒化膜上に形成
されるシリコン酸化膜より溝上に形成されるシリコン酸
化膜の方が成長速度が早くなり、溝上のシリコン酸化膜
の膜厚が、シリコン窒化膜上のシリコン酸化膜の膜厚よ
り厚くなる。そのため、次の工程において、シリコン酸
化膜を、シリコン窒化膜表面におけるシリコン酸化膜の
膜厚分だけエッチングすると、溝側壁には、シリコン酸
化膜が残存してサイドウォールとなる。このようにして
形成したサイドウォールは、次の工程においてオゾン−
テトラエトキシシランを用いたＣＶＤ法により形成する
シリコン酸化物により溝を充填する際には、シリコン窒
化膜の側壁より溝の側壁（具体的にはサイドウォールの
側壁）の方において、先にシリコン酸化物が成長するこ
とになる。そのため、シリコン窒化膜より下層側に位置
する溝内にはシリコン酸化物の未充填空間が残ることが
なくなり、ボイドは発生しなくなる。

【００１５】本発明の請求項６に記載の発明は、シリコ
ン基板にシリコン窒化膜を形成する工程と、シリコン窒
化膜越しに、シリコン基板に溝を形成する工程と、溝表
面を含むシリコン窒化膜表面にシリコン酸化膜を形成す
る工程と、溝上方のシリコン窒化膜の側壁が完全に露出
するまでシリコン酸化膜を異方性エッチングする工程
と、オゾン−テトラエトキシシランを用いたＣＶＤ法に
よって形成するシリコン酸化物で、前記溝を充填する工
程とを含んで半導体装置の製造方法を構成した。このよ
うな構成を備えることにより本発明は次のような作用を
有する。すなわち、溝上方のシリコン窒化膜の側壁が完
全に露出するまでシリコン酸化膜を異方性エッチングす
ると、溝側壁には、シリコン酸化膜が残存してサイドウ
ォールとなる。このようにして形成したサイドウォール
は、次の工程においてオゾン−テトラエトキシシランを
用いたＣＶＤ法により形成するシリコン酸化物で溝を充
填する際には、シリコン窒化膜の側壁より溝の側壁（具
体的にはサイドウォールの側壁）の方が先にシリコン酸
化物が成長することになる。そのため、シリコン窒化膜
より下層側に位置する溝内にはシリコン酸化物の未充填
空間が残らなくなり、ボイドは発生しなくなる。

【００１６】本発明の請求項７に記載の発明は、請求項
６に係る半導体装置の製造方法であって、シリコン酸化
膜を、オゾン−テトラエトキシシランを用いたＣＶＤ法
により形成することに特徴を有している。これにより次
のような作用を有する。すなわち、オゾン−テトラエト
キシシランを用いたＣＶＤ法により、シリコン窒化膜表
面およびトレンチ溝表面にシリコン酸化膜を形成する工
程においては、形成されるシリコン酸化膜は少しポーラ
ス状となってその膜密度が若干粗くなる。そのため、シ
リコン酸化膜を異方性エッチングにより取り除く処理時
間は、シリコン酸化膜の膜密度が粗くなる分、短くな
る。また、オゾン−テトラエトキシシランを用いたＣＶ
Ｄ法により、シリコン窒化膜表面およびトレンチ溝表面
にシリコン酸化膜を形成する工程においては、溝（シリ
コン基板）上に形成されるシリコン酸化膜より、シリコ
ン窒化膜上に形成されるシリコン酸化膜の方が成長速度
が遅くなるので、シリコン窒化膜上のシリコン酸化膜の
膜厚が溝上のシリコン酸化膜の膜厚より薄くなる。その
ため、予め薄く形成したシリコン窒化膜上のシリコン酸
化膜が露出するまで行う異方性エッチングでは、その処
理時間が短くなる。そして、このようにしてしてエッチ
ング処理時間が短くなるにつれて、エッチングにより削
られるシリコン窒化膜のコーナ部分の削れ量は小さくな
る。

【００１７】本発明の請求項８に記載の発明は、請求項
７に係る半導体装置の製造方法であって、前記シリコン
酸化膜を、オゾン−テトラエトキシシランを用いたＣＶ
Ｄ法により形成する前に、シリコン基板をプラスマ−窒
素処理することに特徴を有しており、これにより次のよ
うな作用を有する。すなわち、オゾン−テトラエトキシ
シランを用いたＣＶＤ法によって前記シリコン酸化膜を
形成するる前に、シリコン基板をプラスマ−窒素処理す
ることで、このＣＶＤ法が有する成膜速度の下地依存性
が促進される。

【００１８】本発明の請求項９に記載の発明は、半導体
装置において、シリコン基板に形成された素子形成領域
分離用のトレンチ溝と、トレンチ溝の側壁に設けた絶縁
物からなるサイドウォールと、トレンチ溝に充填された
絶縁物からなる充填材とを有することに特徴を有してい
る。これにより本発明は、トレンチ溝に充填された充填
材と、トレンチ溝の側壁との間にもう一層設けられたサ
イドウォールという２層の絶縁物によって隣接する素子
形成領域を電気的に分離しているので、素子分離構造の
電気的耐圧性能が向上することになる。

【００１９】以下、本発明の実施の形態について、図面
を参照しながら説明する。

【００２０】図１は、本発明の半導体装置の製造方法で
製造した半導体装置の概略断面図である。この半導体装
置は、シリコン基板１上の各素子形成領域２の間にトレ
ンチ溝３が設けられている。トレンチ溝３の内面には熱
シリコン酸化膜４が設けられている。熱シリコン酸化膜
４の表面には絶縁物からなるサイドウォール５が設けら
れている。サイドウォール５を構成する絶縁物はシリコ
ン酸化物から構成されており、このような絶縁物からな
るサイドウォール５がトレンチ溝３の側壁に選択的に設
けられている。熱シリコン酸化膜４およびサイドウォー
ル５が設けられたトレンチ溝３は、絶縁物であるシリコ
ン酸化物から構成された充填材６で充填されている。

【００２１】なお、各素子形成領域２には、トランジス
タに代表される半導体装置が形成されるが、本願発明
は、素子分離構造に特徴があり、これら各半導体装置そ
のものの構成においては何ら特徴がないの、各半導体装
置の構成については図示省略している。

【００２２】この半導体装置の構造では、充填材６とト
レンチ溝３との間にもう一層、絶縁物からなるサイドウ
ォール５を設けることで、素子分離特性、特に耐圧特性
が改善され、素子分離全体の信頼性を向上させることが
できる。以下に、このような半導体装置を製造する方法
について、図面を参照しながら説明する。

【００２３】第１の製造方法 図２〜図４は、本願発明の半導体装置の第１の製造方法
の特徴である半導体装置の素子分離の形成方法の概略断
面図をそれぞれ示している。

【００２４】まず、シリコン基板１上に８００〜１００
０℃程度の熱酸化処理によって１０〜２０ｎｍ程度の膜
厚の熱シリコン酸化膜１０（この熱シリコン酸化膜１０
は上述した熱シリコン酸化膜４とは異なる）を形成す
る。そして、熱シリコン酸化膜１０の上層に、減圧ＣＶ
Ｄ法等の手法により、１００〜３００ｎｍ程度の膜厚の
シリコン窒化膜１１（請求項における被膜に相当する）
を形成する。（図２（ａ）参照） さらには、シリコン窒化膜１１上にホトリソグラフィー
技術を用いて、設計に応じたレジストパターン（図示省
略）を形成し、その後ドライエッチング技術を用いてシ
リコン窒化膜１１、熱シリコン酸化膜１０、およびシリ
コン基板１をエッチングすることでトレンチ溝３を形成
する。トレンチ溝３を形成したのちレジストパターンを
除去する。（図２（ｂ）参照） そして、シリコン基板１に対して、８００〜１０００℃
程度の熱処理を施すことにより、トレンチ溝３の内面に
熱シリコン酸化膜４を１０〜２０ｎｍ程度の膜厚で形成
する。さらに、熱シリコン膜４形成後のシリコン基板１
に対して、必要に応じて素子分離の信頼性向上のために
ボロンやリン等のイオン種を注入する。（図３（ａ）参
照） 熱シリコン酸化膜４形成後のシリコン基板１に対して、
プラズマ−窒素処理したうえで、オゾン−テトラエトキ
シシランを用いたＣＶＤ法により、シリコン基板１の表
面、すなわち、シリコン窒化膜１１の表面、およびトレ
ンチ溝３の内面に、シリコン酸化膜１２を１０ｎｍ〜１
００ｎｍ程度の膜厚に形成する。

【００２５】このとき、オゾン−テトラエトキシシラン
を用いたＣＶＤ法の特徴として下地依存性があり、シリ
コン窒化膜１１上に形成されるシリコン酸化膜１２より
トレンチ溝３（熱シリコン酸化膜４）上に形成されるシ
リコン酸化膜１２の方が成長速度が早くなる。さらに
は、このようなＣＶＤ法処理を行う前に、シリコン基板
１をプラスマ−窒素処理することで、その下地依存性が
促進される。そのため、このようにして形成されるシリ
コン酸化膜１２では、シリコン窒化膜１１上に形成され
るシリコン酸化膜１２の膜厚よりトレンチ溝３上に形成
されるシリコン酸化膜１２の膜厚の方が厚くなる。（図
３（ｂ）参照） このようにしてシリコン酸化膜１２を形成したのち、弗
酸等の溶液を用いて、シリコン酸化膜１２を部分的に除
去する。すなわち、シリコン窒化膜１１の側壁部分に堆
積されたシリコン酸化膜１２の膜厚分だけシリコン酸化
膜１２を除去する。このとき、シリコン酸化膜１２の膜
厚は、上述したように、シリコン窒化膜１１上の部位よ
りトレンチ溝３上の部位の方が厚くなっている。そのた
め、シリコン酸化膜１２を、シリコン窒化膜１１の側壁
部分に堆積された膜厚分だけ除去すると、シリコン窒化
膜１１の側壁部分に堆積されたシリコン酸化膜１２だけ
が選択的に除去され、トレンチ溝３の内壁には、シリコ
ン酸化膜１２が残存することになる。このようにしてト
レンチ溝３内に残存するシリコン酸化膜１２がサイドウ
ォール５となる。（図４（ａ）参照） 次に、シリコン基板１に対して、プラズマ−窒素処理を
施したのち、オゾン−テトラエトキシシランを用いたＣ
ＶＤ法により、シリコン基板１の表面、すなわち、シリ
コン窒化膜１１の表面、およびトレンチ溝３の内面に、
シリコン酸化物充填層１３を形成して、トレンチ溝３を
このシリコン酸化物充填層１３により充填する。

【００２６】このとき、オゾン−テトラエトキシシラン
を用いたＣＶＤ法には下地依存性があるために、シリコ
ン窒化膜１１上に形成されるシリコン酸化物充填層１３
よりシリコン酸化膜１２上に形成されるシリコン酸化物
充填層１３の方がその成長速度が早くなる。さらには、
このようなＣＶＤ法処理を行う前にシリコン基板１をプ
ラスマ−窒素処理することで、その下地依存性が促進さ
れる。そのため、この方法により形成されるシリコン酸
化物充填層１３では、シリコン窒化膜１１の側壁上での
堆積速度が、その下層側にあるトレンチ溝３（サイドウ
ォール５）上での堆積速度より遅くなる結果、トレンチ
溝３での充填が完了する前に、シリコン窒化膜１１の側
壁での充填が完了するといったことが起きなくなる。そ
のため、トレンチ溝３内のシリコン酸化物充填層１３に
ボイドが発生することがなくなり、良好な段差被服特性
を得ることが出来る。（図４（ｂ）参照） 最後に、充填材６となるシリコン酸化物充填層１３以外
のシリコン酸化物充填層１３、およびシリコン窒化膜１
１を、ＣＭＰ法（Chemical Mechanical Polishing）等
により除去することにより、図１に示す半導体装置の素
子分離構造の形成が完了する。なな、シリコン酸化物充
填層１３、およびシリコン窒化膜１１をＣＭＰ法により
除去する際には、シリコン窒化膜１１が研磨のストッパ
ー膜として機能する。

【００２７】また、このようにして形成される半導体装
置においては、その素子形成領域２に半導体装置本体の
構造が形成されるが、半導体本体の構造は本発明と関係
がないのでその製法の詳細については説明を省略する。

【００２８】第２の製造方法 図５，図６は、この半導体装置の第２の製造方法の特徴
となる半導体装置の素子分離の形成方法の概略断面図を
それぞれ示している。

【００２９】まず、図５（ａ）に示すように、シリコン
基板１上に、熱シリコン酸化膜１０、シリコン窒化膜１
１、トレンチ溝３、および熱シリコン酸化膜４を形成す
る。これらの構成の製法は、上述した第１の製造方法と
同一であるので、その説明は省略する。

【００３０】その後、ＣＶＤ法により、シリコン基板１
の表面、すなわち、シリコン窒化膜１１の表面、および
トレンチ溝３の内面に、シリコン酸化膜２０を１０ｎｍ
〜１００ｎｍ程度の膜厚に形成する。（図５（ｂ）参
照） さらに、異方性ドライエッチングにより、シリコン酸化
膜２０をシリコン窒化膜１１の側壁が露出するまでエッ
チングすることで、熱シリコン酸化膜４表面（トレンチ
溝３の側壁）には、サイドウォール５が形成される。以
下、説明する。

【００３１】異方性ドライエッチングは、エッチング方
向に面したエッチング対象膜よりエッチング方向と直交
する方向に面したエッチング対象膜の方が、そのエッチ
ング速度が遅いという特徴を有している。そのため、シ
リコン酸化膜２０（シリコン窒化膜１１表面、およびト
レンチ溝３の側壁の熱シリコン酸化膜４表面に形成して
いる）を異方性ドライエッチングした場合には、シリコ
ン窒化膜１１の側壁が露出するまでエッチングしても、
その下方に位置する熱シリコン酸化膜４の表面には、エ
ッチングされていないシリコン酸化膜２０が残存してし
まう。そのため、シリコン窒化膜１１の側壁が露出した
時点でエッチングを停止すると、熱シリコン酸化膜４の
表面にはシリコン酸化膜２０が残存してサイドウォール
５となる。（図６（ａ）参照） 次に、シリコン基板１に対して、プラズマ−窒素処理を
施したのち、オゾン−テトラエトキシシランを用いたＣ
ＶＤ法により、シリコン基板１の表面、すなわち、シリ
コン窒化膜１１の表面、およびトレンチ溝３の内面に、
シリコン酸化物充填層１３を形成して、トレンチ溝３を
このシリコン酸化物充填層１３によりボイドを形成する
ことなく充填する（図６（ｂ）参照）。なお、このと
き、酸化物充填層１３にボイドが発生しにくくなる理由
は第１の製造方法で説明した理由と同じであるので、そ
の説明は省略する。さらに、充填材６となるシリコン酸
化物充填層１３以外のシリコン酸化物充填層１３、およ
びシリコン窒化膜１１を、ＣＭＰ法（Chemical Mechani
cal Polishing）等により除去することにより、図１に
示す半導体装置の素子分離構造の形成が完了する。これ
らの工程は、第１の製造方法と同一なのでその説明は省
略する。

【００３２】なお、上述した第２の製造方法では、シリ
コン酸化膜２０を、単にＣＶＤ法により成膜するとして
いたが、このシリコン酸化膜２０を、オゾン−テトラエ
トキシシランを用いたＣＶＤ法で形成すると、異方性ド
ライエッチングの時間が短くなる。これは、次のような
理由によっている。すなわち、第１の理由は、オゾン−
テトラエトキシシランを用いたＣＶＤ法でシリコン酸化
膜２０を形成すると、そのシリコン酸化膜２０はポーラ
ス状になって膜密度が低くなるために、エッチングがし
やすくなることである。第２の理由は、オゾン−テトラ
エトキシシランを用いたＣＶＤ法が有する下地依存性に
より、シリコン窒化膜１１上のシリコン酸化膜２０（次
の異方性ドライエッチング工程で選択的に除去される）
の膜厚がトレンチ溝３上のシリコン酸化膜２０の膜厚よ
り薄くなる結果、エッチング時間を短縮できることであ
る。

【００３３】このように、第２の製造方法において、シ
リコン酸化膜２０を、オゾン−テトラエトキシシランを
用いたＣＶＤ法で形成すると、シリコン酸化膜２０のエ
ッチング時間が短縮化されるので、シリコン窒化膜１１
のコーナ部分の削れ量も小さくなり、後工程で行うオゾ
ン−テトラエトキシシランを用いたＣＶＤ法でシリコン
酸化物充填層１３を形成する際に、シリコン酸化物充填
層１３の堆積形状を精度よく維持できるようになる結
果、素子分離の信頼性がさらに向上する。

【００３４】なお、上述した実施の形態では、シリコン
酸化物からなるサイドウォール５を形成していたが、本
発明におけるサイドウォールは、オゾン−テトラエトキ
シシランを用いたＣＶＤ法による充填材の成長速度が被
膜（シリコン窒化膜１１等）より早い絶縁物であれば、
他のどのような絶縁物であっもかまわないのはいうまで
もない。

【００３５】また、上述した実施の形態では、シリコン
基板に形成する溝として、トレンチ溝３を例をして説明
したが、本発明は、シリコン基板に形成するどのような
溝においても実施できるのはいうまでもない。

【００３６】また、上述した実施の形態では、被膜とし
て、シリコン窒化膜を有するシリコン基板において、本
発明を実施していたが、他の被膜を有するシリコン基板
においても同様に実施することができるのもいうまでも
ない。

【００３７】

【発明の効果】請求項１，２，４によれば、被膜より下
層側に位置する溝内には充填材の未充填空間が残りにく
くなり、ボイドの発生が防止される。そのため、微細化
が進んで、溝のアスペクト比が大きくなった半導体装置
であっても、素子分離の信頼性を維持して、半導体装置
の電気特性を向上させることが可能となる。

【００３８】請求項３によれば、オゾン−テトラエトキ
シシランを用いたＣＶＤ法によって形成する充填材で前
記溝を充填する前に、シリコン基板をプラスマ−窒素処
理すれば、オゾン−テトラエトキシシランを用いたＣＶ
Ｄ法が有する成膜速度の下地依存性が促進される結果、
請求項１，２の効果がより明瞭となる。

【００３９】請求項５，６によれば、それぞれサイドウ
ォールを、精度良く、しかも比較的簡単な方法で作製す
ることが可能となる結果、請求項１，２，４の効果を製
造コストの上昇を招くことなく獲得することができる。

【００４０】請求項７，８によれば、請求項６の製造方
法で実施する異方性エッチングの処理時間の短縮化が可
能となる結果、シリコン窒化膜のコーナー部分の削れ量
も小さくなる。そのため、後に行うオゾン−テトラエト
キシシランを用いたＣＶＤ法によるシリコン酸化物の堆
積形状を精度よく維持できるようになり、その分、さら
に、素子分離の信頼性が向上する。

【００４１】本発明の請求項９によれば、トレンチ溝に
充填された充填物と、トレンチ溝の側壁との間にもう一
層設けられたサイドウォールという２層の絶縁物によっ
て隣接する素子形成領域を電気的に分離しているので、
素子分離構造の電気的耐圧性能が向上する。

【図面の簡単な説明】

【図１】本発明の実施の形態である半導体装置の構造を
示す断面図である。

【図２】上記実施の形態の半導体装置の第１の製造方法
の前期工程を示す工程断面図である。

【図３】上記実施の形態の半導体装置の第１の製造方法
の中期工程を示す工程断面図である。

【図４】上記実施の形態の半導体装置の第１の製造方法
の後期工程を示す工程断面図である。

【図５】上記実施の形態の半導体装置の第２の製造方法
の中期工程を示す工程断面図である。

【図６】上記実施の形態の半導体装置の第２の製造方法
の後期工程を示す工程断面図である。

【符号の説明】

１ シリコン基板 ２ 素子形
成領域 ３ トレンチ溝 ４ 熱シリ
コン酸化膜 ５ サイドウォール ６ 充填材 １０ 熱シリコン酸化膜 １１ シリ
コン窒化膜 １２ シリコン酸化膜 １３ シリ
コン酸化物充填層 ２０ シリコン酸化膜

Claims (9)

【特許請求の範囲】
1. 【請求項１】 被膜を有するシリコン基板に溝を形成
   し、さらに、オゾン−テトラエトキシシランを用いたＣ
   ＶＤ法によって形成する絶縁物からなる充填材で、前記
   溝を充填する半導体装置の製造方法であって、 前記溝を前記充填材で充填する前に、オゾン−テトラエ
   トキシシランを用いたＣＶＤ法による前記充填材の成長
   速度が前記被膜より早い絶縁物からなるサイドウォール
   を、前記溝の側壁に選択的に形成することを特徴とする
   半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法で
   あって、 前記溝はトレンチ溝であることを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 請求項１または２記載の半導体装置の製
   造方法であって、 前記充填材で前記溝を充填する前に、シリコン基板をプ
   ラスマ−窒素処理することを特徴とする半導体装置の製
   造方法。
4. 【請求項４】 請求項１ないし３のいずれか記載の半導
   体装置の製造方法であって、 前記被膜としてシリコン窒化膜を形成し、前記サイドウ
   ォールとしてシリコン酸化物を形成し、前記充填材とし
   てシリコン酸化物を前記溝に充填することを特徴とする
   半導体装置の製造方法。
5. 【請求項５】 シリコン基板にシリコン窒化膜を形成す
   る工程と、 シリコン窒化膜越しに、シリコン基板に溝を形成する工
   程と、 シリコン基板をプラスマ−窒素処理した後、オゾン−テ
   トラエトキシシランを用いたＣＶＤ法により、溝表面を
   含むシリコン窒化膜表面にシリコン酸化膜を形成する工
   程と、 前記シリコン酸化膜を、シリコン窒化膜表面におけるシ
   リコン酸化膜の膜厚分だけエッチングする工程と、 シリコン基板をプラスマ−窒素処理した後、オゾン−テ
   トラエトキシシランを用いたＣＶＤ法によって形成する
   シリコン酸化物で、前記溝を充填する工程と、 を含むことを特徴とする半導体装置の製造方法。
6. 【請求項６】 シリコン基板にシリコン窒化膜を形成す
   る工程と、 シリコン窒化膜越しに、シリコン基板に溝を形成する工
   程と、 溝表面を含むシリコン窒化膜表面にシリコン酸化膜を形
   成する工程と、 溝上方のシリコン窒化膜の側壁が完全に露出するまでシ
   リコン酸化膜を異方性エッチングする工程と、 シリコン基板をプラスマ−窒素処理した後、オゾン−テ
   トラエトキシシランを用いたＣＶＤ法によって形成する
   シリコン酸化物で、前記溝を充填する工程と、を含むこ
   とを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項６記載の半導体装置の製造方法で
   あって、 前記シリコン酸化膜を、オゾン−テトラエトキシシラン
   を用いたＣＶＤ法により形成することを特徴とする半導
   体装置の製造方法。
8. 【請求項８】 請求項７記載の半導体装置の製造方法で
   あって、 前記シリコン酸化膜を、オゾン−テトラエトキシシラン
   を用いたＣＶＤ法により形成する前に、シリコン基板を
   プラスマ−窒素処理することを特徴とする半導体装置の
   製造方法。
9. 【請求項９】 シリコン基板に形成された素子形成領域
   分離用のトレンチ溝と、トレンチ溝の側壁に設けた絶縁
   物からなるサイドウォールと、トレンチ溝に充填された
   絶縁物からなる充填材とを有することを特徴とする半導
   体装置。