CN115206791A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN115206791A CN115206791A CN202210797573.6A CN202210797573A CN115206791A CN 115206791 A CN115206791 A CN 115206791A CN 202210797573 A CN202210797573 A CN 202210797573A CN 115206791 A CN115206791 A CN 115206791A
- Authority
- CN
- China
- Prior art keywords
- material layer
- opening
- hard mask
- layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 33
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K13/00—Thermometers specially adapted for specific purposes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请具体涉及一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底，衬底的上表面形成有第一材料层，第一材料层内具有开口，开口暴露出衬底的上表面；于开口相对的侧壁表面形成侧墙，侧墙裸露的表面为弧形面；形成第二材料层，第二材料层至少覆盖第一材料层的上表面，并填满开口；去除位于第一材料层的上表面及开口内的第二材料层。本申请先在开口的侧壁形成裸露的表面为弧形面的侧墙，侧墙坡度较缓，在开口内形成第二材料层时，第二材料层在侧墙上的坡度也较缓，再进行刻蚀去除开口内的第二材料层时，很容易完全去除开口内的第二材料层，从而避免开口底部第二材料层的残留，进而确保器件的性能。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
对于具有高度差的结构，譬如开口等，在所得结构表面沉积待刻蚀材料后，刻蚀去除位于开口内的待刻蚀材料时，很难将开口内的待刻蚀材料完全去除，很容易在开口底部存在待刻蚀材料残留，从而影响器件的性能。
发明内容
基于现有技术中存在在开口等具有高度差的结构内沉积待刻蚀材料后，再刻蚀去除位于开口内的待刻蚀材料时，很容易在开口底部存在待刻蚀材料残留，从而影响器件的性能的问题，有必要提供一种半导体结构及其制备方法，用于解决现有技术中的上述问题。
本申请第一方面提供一种半导体结构的制备方法，包括：
提供衬底，所述衬底的上表面形成有第一材料层，所述第一材料层内具有开口，所述开口暴露出所述衬底的上表面；
于所述开口相对的侧壁表面形成侧墙，所述侧墙裸露的表面为弧形面；
形成第二材料层，所述第二材料层至少覆盖所述第一材料层的上表面，并填满所述开口；
去除位于所述第一材料层的上表面及所述开口内的所述第二材料层。
上述半导体结构的制备方法中，通过先在开口的侧壁形成裸露的表面为弧形面的侧墙，侧墙坡度较缓，在开口内形成第二材料层时，第二材料层在侧墙上的坡度也较缓，再进行刻蚀去除开口内的第二材料层时，很容易完全去除开口内的第二材料层，从而避免开口底部第二材料层的残留，进而确保器件的性能，提高器件的可靠性。
在其中一个实施例中，所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域，所述第一材料层位于所述温度传感器区域的上表面。
在其中一个实施例中，所述第一材料层包括本征多晶硅层。
在其中一个实施例中，所述于所述开口相对的侧壁形成侧墙，所述侧墙裸露的表面为弧形面，包括：
形成第一硬掩膜层，所述第一硬掩膜层覆盖所述第一材料层的上表面，并填满所述开口；
于所述第一硬掩膜层的表面形成第二硬掩膜层；
刻蚀所述第二硬掩膜层及所述第一硬掩膜层，以形成所述侧墙。
在其中一个实施例中，所述形成第一硬掩膜层，所述第一硬掩膜层覆盖所述第一材料层的上表面，并填满所述开口，包括：
形成第一硬掩膜材料层，所述第一硬掩膜材料层覆盖所述第一材料层的上表面，并填满所述开口；
对所述第一硬掩膜材料层进行减薄处理，以得到所述第一硬掩膜层。
在其中一个实施例中，所述刻蚀所述第二硬掩膜层及所述第一硬掩膜层，以形成所述侧墙，包括：
刻蚀所述第一硬掩膜层及所述第二硬掩膜层以形成深槽，所述深槽位于所述开口内；
采用湿法刻蚀工艺去除所述第二硬掩膜层、位于所述第一材料层上表面的第一硬掩膜层及位于所述开口内的部分所述第一硬掩膜层，保留于所述开口内的所述第一硬掩膜层即为所述侧墙。
在其中一个实施例中，所述第一硬掩膜层及所述第二硬掩膜层均为TEOS层。
本申请第二方面还提供一种半导体结构，包括：
衬底；
第一材料层，位于所述衬底的上表面，所述第一材料层内具有开口，所述开口暴露出所述衬底的上表面；
侧墙，位于所述开口相对的侧壁表面，所述侧墙暴露的表面为弧形面。
上述半导体结构中，由于开口的侧壁形成裸露的表面为弧形面的侧墙，侧墙坡度较缓，在开口内形成第二材料层时，第二材料层在侧墙上的坡度也较缓，再进行刻蚀去除开口内的第二材料层时，很容易完全去除开口内的第二材料层，从而避免开口底部第二材料层的残留，进而确保器件的性能，提高器件的可靠性。
在其中一个实施例中，所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域，所述第一材料层位于所述温度传感器区域的上表面。
在其中一个实施例中，所述衬底包括硅衬底；所述第一材料层包括本征多晶硅层；所述侧墙包括TEOS侧墙。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的半导体结构的制备方法的流程图。
图2为本申请一实施例中提供的半导体结构的制备方法中步骤S10所得结构的截面结构示意图。
图3为本申请一实施例中提供的半导体结构的制备方法中步骤S20的流程图。
图4至图7为本申请一实施例中提供的半导体结构的制备方法中步骤S20所得结构的截面结构示意图。
图8为本申请一实施例中提供的半导体结构的制备方法中步骤S30所得结构的截面结构示意图。
图9为本申请一实施例中提供的半导体结构的制备方法中步骤S40所得结构的截面结构示意图；同时，图9亦为本申请另一实施例中所得半导体结构的截面结构示意图。
附图标记说明：10、衬底；101、传感器区域；102、管芯区域；11、第一材料层；111、开口；12、第一硬掩膜材料层；121、第一硬掩膜层；13、第二硬掩膜层；14、侧墙；15、第二材料层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”、“第三”、“第四”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一控制装置称为第二控制装置，且类似地，可将第二控制装置称为第一控制装置。第一控制装置和第二控制装置两者都是控制装置，但其不是同一控制装置。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
对于具有高度差的结构，譬如开口等，在所得结构表面沉积待刻蚀材料后，刻蚀去除位于开口内的待刻蚀材料时，很难将开口内的待刻蚀材料完全去除，很容易在开口底部存在待刻蚀材料残留，从而影响器件的性能。
一种改善方案为：在形成开口后，于所得结构的表面形成一层掩膜层，对该掩膜层进行刻蚀后，可以在开口的侧壁形成裸露的表面比较陡峭的侧墙；经过后续的刻蚀工艺后，侧墙形貌会更加凹陷；再在开口内沉积多晶硅等待刻蚀材料层后，刻蚀后开口底部依然会有待刻蚀材料残留，从而影响器件的性能。
请参阅图1，本申请提供一种半导体结构的制备方法，包括：
S10：提供衬底，衬底的上表面形成有第一材料层，第一材料层内具有开口，开口暴露出衬底的上表面；
S20：于开口相对的侧壁表面形成侧墙，侧墙裸露的表面为弧形面；
S30：形成第二材料层，第二材料层至少覆盖第一材料层的上表面，并填满所述开口；
S40：去除位于第一材料层的上表面及开口内的第二材料层。
上述半导体结构的制备方法中，通过先在开口的侧壁形成裸露的表面为弧形面的侧墙，侧墙坡度较缓，在开口内形成第二材料层时，第二材料层在侧墙上的坡度也较缓，再进行刻蚀去除开口内的第二材料层时，很容易完全去除开口内的第二材料层，从而避免开口底部第二材料层的残留，进而确保器件的性能，提高器件的可靠性。
在步骤S10中，请参阅图1中的S10步骤及图2，提供衬底10，衬底10的上表面形成有第一材料层11，第一材料层11内具有开口111，开口111暴露出衬底10的上表面。
具体的，衬底10可以包括但不仅限于硅衬底。在其他示例中，衬底10还可以为蓝宝石衬底、氮化镓衬底或碳化硅衬底等等。
在一个示例中，如图2所示，衬底10可以包括温度传感器区域101及与温度传感器区域101邻接的管芯区域102，第一材料层11位于温度传感器区域101的上表面。
具体的，温度传感器区域101可以为车载IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)温度传感器区域。
需要说明的是，在其他的示例中，衬底10也可以不分区，仅包括一个区域；也可以包括器件区域及边缘区域等等；此处不做具体限定，可根据实际需要进行设置选择。
在一个示例中，第一材料层11的厚度可以根据实际需要进行设置；具体的，第一材料层11的厚度可以为5000埃～7000埃，譬如，第一材料层11的厚度可以为5000埃、5500埃、6000埃、6500埃或7000埃等等；本实施例中，第一材料层11的厚度可以为6000埃。
在一个示例中，第一材料层11括包括但不仅限于本征多晶硅层。当然，在其他示例中，第一材料层11也可以为介质层等等。
在一个示例中，开口111的具体形状及尺寸可以根据实际需要进行设置，此处不做限定。
在步骤S20中，请参阅图1中的S20步骤及图3至图7，于开口111相对的侧壁表面形成侧墙14，侧墙14裸露的表面为弧形面。
在一个示例中，步骤S20中，于开口111相对的侧壁形成侧墙14，侧墙14裸露的表面为弧形面可以包括：
S201：形成第一硬掩膜层121，第一硬掩膜层121覆盖第一材料层11的上表面，并填满开口111，如图4及图5所示；
S202：于第一硬掩膜层121的表面形成第二硬掩膜层13，如图6所示；
S203：刻蚀第二硬掩膜层13及第一硬掩膜层121，以形成侧墙14，如图7所示。
在其中一个示例中，步骤S201中，形成第一硬掩膜层121，第一硬掩膜层121覆盖第一材料层11的上表面，并填满开口111可以包括：
S2011：形成第一硬掩膜材料层12，第一硬掩膜材料层12覆盖第一材料层11的上表面，并填满开口111，如图4所示；
S2012：对第一硬掩膜材料层12进行减薄处理，以得到第一硬掩膜层121。
具体的，步骤S201中，可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺形成第一硬掩膜材料层12，第一硬掩膜材料层12的厚度可以根据实际需要进行设置；具体的，第一硬掩膜材料层12的厚度可以为8000埃～10000埃，譬如，第一硬掩膜材料层12的厚度可以为8000埃、8500埃、9000埃、9500埃或10000埃；本实施例中，第一硬掩膜材料层12的厚度可以为9000埃。
在一个示例中。第一硬掩膜材料层12可以包括但不仅限于TEOS(正硅酸乙酯)层，也可以为基于TEOS形成的氧化硅层。
在一个示例中，步骤S2012中，可以采用但不仅限于化学机械研磨工艺对第一硬掩膜材料层12进行减薄处理，减薄处理后，得到的第一硬掩膜层121的厚度可以根据实际需要进行设定；具体的，第一硬掩膜层121的厚度可以为,2000埃～4000埃，譬如，第一硬掩膜层121的厚度可以为2000埃、2500埃、3000埃、3500埃或4000埃；具体的，本实施例中，第一硬掩膜层121的厚度可以为3000埃。
在一个示例中，步骤S202中形成的第二硬掩膜层13的厚度可以根据实际需要进行设置，具体的，第二硬掩膜层13的厚度可以为2000埃～4000埃，具体的，第二硬掩膜层13的厚度可以为2000埃、2500埃、3000埃、3500埃或4000埃等等。
在一个示例中，第二硬掩膜层13可以包括但不仅限于TEOS(正硅酸乙酯)层，也可以为基于TEOS形成的氧化硅层。
在一个示例中，步骤S203中，刻蚀第二硬掩膜层13及第一硬掩膜层121，以形成侧墙14，包括：
S2031：采用干法刻蚀工艺刻蚀第一硬掩膜层121及第二硬掩膜层13以形成深槽(未示出)，深槽位于开口111内；
S2032：采用湿法刻蚀工艺去除第二硬掩膜层13、位于第一材料层11上表面的第一硬掩膜层121及位于开口111内的部分第一硬掩膜层121，保留于开口111内的第一硬掩膜层121即为侧墙14。
本实施例中，采用先形成第一硬掩膜材料层12，再对第一硬掩膜材料层12进行减薄处理得到厚度较薄的第一硬掩膜层121，再形成第二硬掩膜层13；通过先干法刻蚀第一硬掩膜层12及第二掩膜层13形成深槽，再采用湿法刻蚀工艺去除第二硬掩膜层13、位于第一材料层11上表面的第一硬掩膜层121及位于开口111内的部分第一硬掩膜层121，形成的侧墙14的侧壁暴露的表面为倾斜度较缓的弧形面，很容易完全去除后续开口111内形成的第二材料层，从而避免开口111底部第二材料层的残留，进而确保器件的性能，提高器件的可靠性。
在其中一个示例中，第一硬掩膜层121可以为TEOS层，第二硬掩膜层13可以为TEOS层。当然，在其他示例中，第一硬掩膜层121也可以为基于TEOS形成的氧化硅层，第二硬掩膜层13也可以为基于TEOS形成的氧化硅层。
作为示例，侧墙14可以包括但不仅限于TEOS侧墙，也可以为基于TEOS形成的氧化硅侧墙。
在步骤S30中，请参阅图1中的S30步骤及图8，形成第二材料层15，第二材料层15至少覆盖第一材料层11的上表面及填满开口111。
具体的，可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺形成第二材料层15。第二材料层15可以包括但不仅限于多晶硅层。第二材料层15可以为但不仅限于掺杂多晶硅层或本征多晶硅层。
具体的，第二材料层15的厚度可以根据实际需要进行设置，具体的，第二材料层15的厚度可以为7000埃～9000埃，譬如，第二材料层15的厚度可以为7000埃、7500埃、8000埃、8500埃或9000埃等等；本实施例中，第二材料层15的厚度可以为8000埃。
需要说明的是，当衬底10还具有其他区域时，以图8中的衬底包括温度传感器区域101及管芯区域102为例，该步骤的第二材料层15还可以覆盖管芯区域102。
在步骤S40中，请参阅图1中的S40步骤及图9，去除位于第一材料层11的上表面及开口111内的第二材料层15。
具体的，可以采用但不仅限于刻蚀工艺刻蚀去除位于第一材料层11的上表面及开口111内的第二材料层15。
需要说明的，步骤S30中，第二材料层15还可以覆盖管芯区域102的表面。第二材料层15可以用于在管芯区域102形成器件结构，譬如，第二材料层15为多晶硅层时，第二材料层15用于在管芯区域102形成栅极；此时，步骤S40中，去除位于第一材料层11的上表面及开口111内的第二材料层15的同时，还去除位于管芯区域102上表面的部分第二材料层15，以在管芯区域102形成栅极等器件结构。具体的，可以先在第二材料层15的上表面形成图形化的光刻胶层，图形化的光刻胶层定义出要形成的栅极等器件结构的形状及位置；然后基于图形化的光刻胶层刻蚀第二材料层15，保留的第二材料层15即为栅极等器件结构。
请结合图1至图8继续参阅图9，本申请还提供一种半导体结构，包括：衬底10；第一材料层11，第一材料层11位于衬底10的上表面，第一材料层11内具有开口111，开口111暴露出衬底10的上表面；侧墙14，侧墙14位于开口10相对的侧壁表面，侧墙14暴露的表面为弧形面。
上述半导体结构中，由于开口111的侧壁形成裸露的表面为弧形面的侧墙14，侧墙14坡度较缓，在开口111内形成第二材料层时，第二材料层在侧墙14上的坡度也较缓，再进行刻蚀去除开口111内的第二材料层时，很容易完全去除开口111内的第二材料层，从而避免开口111底部第二材料层的残留，进而确保器件的性能，提高器件的可靠性。
具体的，衬底10可以包括但不仅限于硅衬底。在其他示例中，衬底10还可以为蓝宝石衬底、氮化镓衬底或碳化硅衬底等等。
在一个示例中，如图2所示，衬底10可以包括温度传感器区域101及与温度传感器区域101邻接的管芯区域102，第一材料层11位于温度传感器区域101的上表面。
具体的，温度传感器区域101可以为车载IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)温度传感器区域。
需要说明的是，在其他的示例中，衬底10也可以不分区，仅包括一个区域；也可以包括器件区域及边缘区域等等；此处不做具体限定，可根据实际需要进行设置选择。
在一个示例中，第一材料层11的厚度可以根据实际需要进行设置；具体的，第一材料层11的厚度可以为5000埃～7000埃，譬如，第一材料层11的厚度可以为5000埃、5500埃、6000埃、6500埃或7000埃等等；本实施例中，第一材料层11的厚度可以为6000埃。
在一个示例中，第一材料层11括包括但不仅限于本征多晶硅层。当然，在其他示例中，第一材料层11也可以为介质层等等。
在一个示例中，开口111的具体形状及尺寸可以根据实际需要进行设置，此处不做限定。
作为示例，侧墙14可以包括但不仅限于TEOS侧墙，也可以为基于TEOS形成的氧化硅侧墙。
在本说明书的描述中，参考术语“其中一个实施例”、“一些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底的上表面形成有第一材料层，所述第一材料层内具有开口，所述开口暴露出所述衬底的上表面；
于所述开口相对的侧壁表面形成侧墙，所述侧墙裸露的表面为弧形面；
形成第二材料层，所述第二材料层至少覆盖所述第一材料层的上表面，并填满所述开口；
去除位于所述第一材料层的上表面及所述开口内的所述第二材料层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域，所述第一材料层位于所述温度传感器区域的上表面。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一材料层包括本征多晶硅层。
4.根据权利要求1至3中任一项所述的半导体结构的制备方法，其特征在于，所述于所述开口相对的侧壁形成侧墙，所述侧墙裸露的表面为弧形面，包括：
形成第一硬掩膜层，所述第一硬掩膜层覆盖所述第一材料层的上表面，并填满所述开口；
于所述第一硬掩膜层的表面形成第二硬掩膜层；
刻蚀所述第二硬掩膜层及所述第一硬掩膜层，以形成所述侧墙。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述形成第一硬掩膜层，所述第一硬掩膜层覆盖所述第一材料层的上表面，并填满所述开口，包括：
形成第一硬掩膜材料层，所述第一硬掩膜材料层覆盖所述第一材料层的上表面，并填满所述开口；
对所述第一硬掩膜材料层进行减薄处理，以得到所述第一硬掩膜层。
6.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述刻蚀所述第二硬掩膜层及所述第一硬掩膜层，以形成所述侧墙，包括：
刻蚀所述第一硬掩膜层及所述第二硬掩膜层以形成深槽，所述深槽位于所述开口内；
采用湿法刻蚀工艺去除所述第二硬掩膜层、位于所述第一材料层上表面的第一硬掩膜层及位于所述开口内的部分所述第一硬掩膜层，保留于所述开口内的所述第一硬掩膜层即为所述侧墙。
7.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第一硬掩膜层及所述第二硬掩膜层均为TEOS层。
8.一种半导体结构，其特征在于，包括：
衬底；
第一材料层，位于所述衬底的上表面，所述第一材料层内具有开口，所述开口暴露出所述衬底的上表面；
侧墙，位于所述开口相对的侧壁表面，所述侧墙暴露的表面为弧形面。
9.根据权利要求8所述的衬底减薄方法，其特征在于，所述衬底包括温度传感器区域及与所述温度传感器区域邻接的管芯区域，所述第一材料层位于所述温度传感器区域的上表面。
10.根据权利要求8所述的衬底减薄方法，其特征在于，所述衬底包括硅衬底；所述第一材料层包括本征多晶硅层；所述侧墙包括TEOS侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210797573.6A CN115206791A (zh) | 2022-07-08 | 2022-07-08 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210797573.6A CN115206791A (zh) | 2022-07-08 | 2022-07-08 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115206791A true CN115206791A (zh) | 2022-10-18 |
Family
ID=83581009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210797573.6A Pending CN115206791A (zh) | 2022-07-08 | 2022-07-08 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115206791A (zh) |
-
2022
- 2022-07-08 CN CN202210797573.6A patent/CN115206791A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190486B2 (en) | Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
| US7153738B2 (en) | Method for making a trench memory cell | |
| KR20130134139A (ko) | 반도체 소자 및 그 형성 방법 | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| US20070170511A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| CN114334661B (zh) | 一种沟槽型双层栅功率mosfet及其制造方法 | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| CN115206791A (zh) | 半导体结构及其制备方法 | |
| US20210057288A1 (en) | Semiconductor device and method of fabricating the same | |
| CN115084218A (zh) | 具有sti区的半导体装置 | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| KR100190059B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| US8569131B2 (en) | Source/drain-to-source/drain recessed strap and methods of manufacture of same | |
| US7297577B2 (en) | SOI SRAM device structure with increased W and full depletion | |
| KR100505418B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak | |
| CN114256153B (zh) | 半导体结构形成方法以及半导体结构 | |
| CN110911406B (zh) | 存储器及其形成方法、半导体器件 | |
| KR100415440B1 (ko) | 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법 | |
| KR20090002655A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |