JPH1126428A - 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法 - Google Patents

加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法

Info

Publication number
JPH1126428A
JPH1126428A JP9181478A JP18147897A JPH1126428A JP H1126428 A JPH1126428 A JP H1126428A JP 9181478 A JP9181478 A JP 9181478A JP 18147897 A JP18147897 A JP 18147897A JP H1126428 A JPH1126428 A JP H1126428A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
processing dimension
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9181478A
Other languages
English (en)
Inventor
Kiyoshi Takayama
清 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP9181478A priority Critical patent/JPH1126428A/ja
Publication of JPH1126428A publication Critical patent/JPH1126428A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【課題】 半導体基板をエッチング加工するに際して、
加工寸法を測定することなしに観察することのみにより
加工寸法が目標値に達したことを判断することができる
加工寸法モニタパターンを形成した半導体基板およびこ
の基板のエッチング加工方法を提供する。 【解決手段】 表面に形成されるエッチングマスク11
に加工寸法モニタパターンを形成した半導体基板におい
て、加工寸法モニタパターンは2個の方形パターンPT
1 、PT2 をサイドエッチSの2倍分の間隔Aを有して
形成したものであり、2個の方形パターンは相隣接する
2辺の長さL1 、L2 を異にするものである半導体基板
およびこの基板のエッチング加工方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、加工寸法モニタ
パターンを形成した半導体基板およびこの基板のエッチ
ング加工方法に関し、特に、半導体基板をエッチング加
工するに際して、加工寸法を測定することなしに観察す
ることのみにより加工寸法が目標値に達したことを判断
することができる加工寸法モニタパターンを形成した半
導体基板およびこの基板のエッチング加工方法に関す
る。
【0002】
【従来の技術】図3を参照して、{100}面を表面と
するシリコン基板に高精度に溝加工する従来例を説明す
る。図3(a)は半導体基板であるシリコン基板をエッ
チング加工するに際してそのエッチングマスクとなるS
iO2 被膜が表面に形成されたシリコン基板を示す図で
ある。
【0003】図3(b)は図3(a)のシリコン基板に
半導体フォトリソグラフィ技術を適用してSiO2 被膜
に窓を形成し、シリコン面を露出させたところを示す図
である。図3(c)は図3(b)のシリコン基板にKO
H水溶液を使用して異方性エッチング加工を施し、シリ
コン露出面に断面V字状溝を形成したところを示す図で
ある。
【0004】ここで、シリコン基板に高精度に溝加工す
るには、一般的な半導体フォトリソグラフィ技術、およ
び異方性エッチング加工技術を採用する。図3(a)を
参照するに、シリコン基板1をエッチング加工するに
は、エッチングマスクとして、先ず、SiO2 被膜11
をシリコン基板1表面に形成する。図3(b)を参照す
るに、次に、エッチングマスクとしてSiO2 被膜11
を表面に形成したシリコン基板1に半導体フォトリソグ
ラフィ技術を適用し、SiO2 被膜に窓12を形成して
シリコン面を露出させる。ここで、結晶軸方向である<
110>方向と窓12の各辺を正確にアライメントする
ことが重要である。
【0005】図3(c)を参照するに、更に、SiO2
被膜に窓12を形成したシリコン基板1にKOH水溶液
を使用して異方性エッチング加工を施し、シリコン露出
面に断面V字状溝13を形成する。この異方性エッチン
グ加工により、SiO2 被膜に形成された窓12に対応
するシリコン露出部分だけが異方性エッチングされ、そ
の異方性により断面がV字状の溝13が形成される。こ
の場合、V字状溝13の深さ方向である<100>方向
と共に、{111}面のエッチングにより結晶軸方向と
交差する横方向である<110>方向もエッチングが進
行するので、エッチング加工されたV字状溝13の幅
は、SiO2 に形成される窓12の幅よりも広くなる。
この窓12の幅よりも広い横方向エッチング分をサイド
エッチSと称する。点線は異方性エッチングにより形成
されたサイドエッチSを含むV字状溝13の外形を示し
ている。
【0006】V字状溝13を設計溝幅にエッチング加工
するにはSiO2 被膜に形成する窓12の幅の寸法をサ
イドエッチSを考慮して設計溝幅より僅かに狭く設計す
る。もし、サイドエッチレートが正確にかつ再現性が良
ければ、或る一定時間エッチングすることで正確な溝幅
が得られることになる。しかし、実際には、サイドエッ
チレートは、結晶軸方向と溝の辺との間の角度がズレる
ミスオリエンテーションの影響を大きく受け、設計通り
のサイドエッチレートを得るのは困難であり、エッチン
グを設計通りの時間行なっただけでは溝幅を高精度に制
御したことにはならない。
【0007】そこで、溝幅のエッチング加工精度を高め
ることを目的として、設計されたエッチング時間の手前
においてエッチングを一時的に停止し、ここで溝幅を測
定してサイドエッチレートと必要な残りエッチング時間
とを算出する。この算出結果に基づいて、再度、規定エ
ッチング時間エッチングを行なう。この作業を繰り返
し、徐々に設計溝幅に追い込んで行くエッチング加工方
法を取っていた。
【0008】
【発明が解決しようとする課題】以上のエッチング加工
方法によると、エッチング進行状況の測定、エッチング
加工を交互に何回も繰り返して実施しなければならず、
特に、測定は高精度に測定しようとすればする程多くの
時間を要する。これにより、設計溝幅にするまでの作業
に非常に多くの時間を費やすことになる。
【0009】この発明は、半導体基板をエッチング加工
するに際して、加工寸法を測定することなしに、顕微鏡
で観察することのみにより加工寸法が目標値に達したこ
とを判断することができる上述の問題を解消した加工寸
法モニタパターンを形成した半導体基板およびこの基板
のエッチング加工方法を提供するものである。
【0010】
【課題を解決するための手段】
請求項1:表面に形成されるエッチングマスクに加工寸
法モニタパターン2を形成した半導体基板を構成した。
そして、請求項2:請求項1に記載される半導体基板に
おいて、加工寸法モニタパターン2は2個の方形パター
ンPT1 、PT2 をサイドエッチSの2倍分の間隔Aを
有して形成したものである半導体基板を構成した。
【0011】また、請求項3:請求項2に記載される半
導体基板において、2個の方形パターンは相隣接する2
辺の長さを異にするものである半導体基板を構成した。
ここで、請求項4:半導体基板をエッチング加工するに
際して、半導体基板表面に形成されるエッチングマスク
に加工寸法モニタパターンを予め形成しておくエッチン
グ加工方法を構成した。
【0012】そして、請求項5:請求項4に記載される
エッチング加工方法において、加工寸法モニタパターン
は2個の方形パターンをサイドエッチ量の2倍分の間隔
を有して形成したものであるエッチング加工方法を構成
した。また、請求項6:請求項5に記載されるエッチン
グ加工方法において、2個の方形パターンは隣接する2
辺の長さを異にするエッチング加工方法を構成した。
【0013】更に、請求項7:請求項5に記載されるエ
ッチング加工方法において、2個の方形パターンの溝1
31の縁が接触することを観察するエッチング加工方法
を構成した。また、請求項8:請求項5に記載されるエ
ッチング加工方法において、方形パターンPT1 の角部
が他方の方形パターンPT2 の縁に一致する点Pの移行
を観察するエッチング加工方法を構成した。
【0014】
【発明の実施の形態】この発明の実施の形態を図1およ
び図2を参照して説明する。図1はこの発明による加工
寸法モニタパターンを示す図であり、図2は加工寸法モ
ニタパターンを使用して目標加工寸法到達確認の仕方を
詳細に説明する図である。
【0015】図1においては、従来例と同様に、エッチ
ングマスクとしてSiO2 被膜11を表面に形成したシ
リコン基板1に半導体フォトリソグラフィ技術を適用
し、SiO2 被膜に窓12を形成する。この発明は、更
に、図1(a)に示される如くSiO2 被膜11の余白
に加工寸法モニタパターン2を形成する。図1(b)は
加工寸法モニタパターン2を拡大して示した図である。
【0016】以下において、設計溝幅:WG ^、サイドエ
ッチ:S、窓寸法:WS とし、これらの関係を WG ^=WS+2S として説明する。そして、加工寸法モニタパターン2は
方形パターンPT1 および方形パターンPT2 の2個よ
り成り、方形パターンPT1 と方形パターンPT 2 の間
の配置間隔:A、方形パターンPT1 の長さ:L1 、方
形パターンPT2の長さ:L2 として、 A=2S L1 ≠L2 とする。なお、両方形パターンの幅については任意であ
るが、L1 およびL2 と共に顕微鏡観察に都合の良い幅
に設定する。
【0017】図2を参照して加工寸法モニタパターン2
がエッチングされて行く過程を説明する。図2(a)を
参照するに、SiO2 被膜に窓21および窓22を形成
し、エッチングを開始する。図2(b)を参照するに、
エッチングの途中において、エッチングは深さ方向に進
行すると共にサイドエッチも進行するが、方形パターン
PT1 の溝131と方形パターンPT2 の溝132の平
行な隣接する縁同志が接触するには到らないので、未だ
に設計溝幅WG ^には到達していない状態を示している。
点線はエッチングマスクであるSiO2 被膜を透してみ
た異方性エッチングにより形成された溝の外形を示して
いる。
【0018】図2(c)を参照するに、更にエッチング
が進行すると、2個の方形パターンPT1 の溝131お
よびPT2 の溝132の縁が接触するに到る。方形パタ
ーンPT1 の溝131およびPT2 の溝132の縁が接
触したと言うことは、両溝のサイドエッチがSづつ進行
して方形パターンPT1 と方形パターンPT2 の間の配
置間隔:Aが0となったことを意味する。このエッチン
グ形状を顕微鏡により観察して設計溝幅WG ^設計寸法に
到達したことを判断することができる。
【0019】ところで、方形パターンPT1 の長さL1
と方形パターンPT2 の長さL2 は相違しているので、
方形パターンPT1 の角部が他方の方形パターンPT2
の縁に一致する点Pが出現する。図2(d)を参照する
に、更にエッチングが進行すると、点Pは矢印方向に移
行するので、このエッチング形状を顕微鏡で観察するこ
とにより、設計溝幅WG ^が設計寸法に到達したことをよ
り正確に判断することができる。この場合、点Pのとこ
ろに{221}面、{331}面その他の高次の面が出
現してエッチングが進行するのであるが、高次の面のエ
ッチングレートは{111}面のエッチングレートと比
較して桁違いに大きので、点Pが矢印方向に移行を開始
しても、溝幅は変化しないに等しいので、点Pが矢印方
向に移行を開始したことを顕微鏡により余裕をもって観
察して設計溝幅WG ^が設計寸法に到達したことを判断す
ることができる。
【0020】
【発明の効果】以上の通りであって、この発明により、
高精度なエッチング加工を容易に実施することができ、
異方性エッチング加工のコストの低減、量産性を向上す
ることができる。即ち、この発明により、単結晶半導体
の異方性エッチング加工を実施するに際して、特に、そ
の加工寸法にばサブミクロンのオーダーの高精度が要求
される場合に、時間を要する加工寸法の測定をすること
なしに顕微鏡により観察するだけで目標加工寸法に到達
したものと判断することができ、結果として短時間に高
精度なエッチング加工を行なうことができる。
【0021】そして、点Pが矢印方向に移行を開始した
ことを顕微鏡により余裕をもって観察して設計溝幅WG ^
が設計寸法に到達したことを判断することができる。
【図面の簡単な説明】
【図1】この発明による加工寸法モニタパターンを説明
する図。
【図2】加工寸法モニタパターンがエッチングされて行
く過程を説明する図。
【図3】従来例を説明する図。
【符号の説明】
1 シリコン基板 11 SiO2 被膜 12 窓 13 V字状溝 131、132 V字状溝 2 加工寸法モニタパターン 21、22 窓 A 配置間隔 L1 方形パターンの長さ L2 他方の方形パターンの長さ P 方形パターンの角部が他方の方形パターンの縁に一
致する点 PT1 方形パターン PT2 他方の方形パターン S サイドエッチ WG ^設計溝幅 WS 窓寸法

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 表面に形成されるエッチングマスクに加
    工寸法モニタパターンを形成したことを特徴とする半導
    体基板。
  2. 【請求項2】 請求項1に記載される半導体基板におい
    て、 加工寸法モニタパターンは2個の方形パターンをサイド
    エッチ量の2倍分の間隔を有して形成したものであるこ
    とを特徴とする半導体基板。
  3. 【請求項3】 請求項2に記載される半導体基板におい
    て、 2個の方形パターンは相隣接する2辺の長さを異にする
    ものであることを特徴とする半導体基板。
  4. 【請求項4】 半導体基板をエッチング加工するに際し
    て、半導体基板表面に形成されるエッチングマスクに加
    工寸法モニタパターンを予め形成しておくことを特徴と
    するエッチング加工方法。
  5. 【請求項5】 請求項4に記載されるエッチング加工方
    法において、 加工寸法モニタパターンは2個の方形パターンをサイド
    エッチ量の2倍分の間隔を有して形成したものであるこ
    とを特徴とするエッチング加工方法。
  6. 【請求項6】 請求項5に記載されるエッチング加工方
    法において、 2個の方形パターンは相隣接する2辺の長さを異にする
    ことを特徴とするエッチング加工方法。
  7. 【請求項7】 請求項5に記載されるエッチング加工方
    法において、 2個の方形パターンの溝の縁が接触することを観察する
    ことを特徴とするエッチング加工方法。
  8. 【請求項8】 請求項5に記載されるエッチング加工方
    法において、 方形パターンの角部が他方の方形パターンの縁に一致す
    る点の移行を観察することを特徴とするエッチング加工
    方法。
JP9181478A 1997-07-07 1997-07-07 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法 Withdrawn JPH1126428A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9181478A JPH1126428A (ja) 1997-07-07 1997-07-07 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9181478A JPH1126428A (ja) 1997-07-07 1997-07-07 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法

Publications (1)

Publication Number Publication Date
JPH1126428A true JPH1126428A (ja) 1999-01-29

Family

ID=16101467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181478A Withdrawn JPH1126428A (ja) 1997-07-07 1997-07-07 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法

Country Status (1)

Country Link
JP (1) JPH1126428A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086920A1 (zh) * 2011-12-13 2013-06-20 无锡华润上华半导体有限公司 一种硅湿法腐蚀深度的监控结构及监控方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086920A1 (zh) * 2011-12-13 2013-06-20 无锡华润上华半导体有限公司 一种硅湿法腐蚀深度的监控结构及监控方法
US9006867B2 (en) 2011-12-13 2015-04-14 Csmc Technologies Fabi Co., Ltd. Monitoring structure and monitoring method for silicon wet etching depth

Similar Documents

Publication Publication Date Title
US4470875A (en) Fabrication of silicon devices requiring anisotropic etching
US6218264B1 (en) Method of producing a calibration standard for 2-D and 3-D profilometry in the sub-nanometer range
JP3363131B2 (ja) エッチング方法
JPS6245028A (ja) ウエ−ハに位置合せマ−クを形成する方法
JPH05263272A (ja) 微小機械構造部材を製作する方法
US5684301A (en) Monocrystalline test structures, and use for calibrating instruments
JPH1126428A (ja) 加工寸法モニタパターンを形成した半導体基板およびこの基板のエッチング加工方法
KR20040008143A (ko) 실리콘 센서 및 그의 제조 방법
JP2694115B2 (ja) 較正/測定用基準構造体、その形成方法及びこれを用いた測定方法
CN112949236A (zh) 刻蚀偏差的计算方法以及计算系统
JP2705338B2 (ja) 測長sem用基準サンプルの製造方法
JP2806242B2 (ja) 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法
JPH11258266A (ja) 半導体デバイスの製造プロセスにおいて異方性エッチングによるエッチング深さを適正化する方法、その方法を適用して製造された半導体デバイス
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
JPH09297017A (ja) 微細寸法標準構造及び微細寸法標準化方法
TW505972B (en) A pre-etching pattern to determine crystal orientation on silicon wafer
JPS6074630A (ja) (100)InP基板ウエハの方位を決定する方法
Reddy et al. Pattern alignment effects in through-wafer bulk micromachining of (100) silicon
JP2001230232A (ja) 半導体基板のエッチング終了点検出方法
US6007951A (en) Method for precise crystallographic semiconductor wafer alignment orientation
JP2000021698A (ja) シリコン素子の製造方法
JPH07283117A (ja) マスクの位置合わせ方法
JPH11162935A (ja) 単結晶半導体の異方性エッチング加工方法
CN114361099A (zh) 一种深硅刻蚀方法
JPH03203326A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907