JPH11261014A - 基板キャパシタ形成に適した化学機械的研磨による自動整列パターンの形成方法 - Google Patents
基板キャパシタ形成に適した化学機械的研磨による自動整列パターンの形成方法Info
- Publication number
- JPH11261014A JPH11261014A JP10345293A JP34529398A JPH11261014A JP H11261014 A JPH11261014 A JP H11261014A JP 10345293 A JP10345293 A JP 10345293A JP 34529398 A JP34529398 A JP 34529398A JP H11261014 A JPH11261014 A JP H11261014A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- height
- pattern
- polishing
- existing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 239000000126 substance Substances 0.000 title claims description 29
- 239000003990 capacitor Substances 0.000 title abstract description 31
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 56
- 230000000295 complement effect Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 77
- 239000004642 Polyimide Substances 0.000 claims description 15
- 229920001721 polyimide Polymers 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000001172 regenerating effect Effects 0.000 claims 1
- 238000007517 polishing process Methods 0.000 abstract description 18
- 239000002131 composite material Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 264
- 239000012790 adhesive layer Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000002002 slurry Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000006194 liquid suspension Substances 0.000 description 1
- 229910000000 metal hydroxide Inorganic materials 0.000 description 1
- -1 metal hydroxide compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は研磨工程を用いて自動整列された層
を形成する方法の提供を目的とする。 【解決手段】 既存層のパターンに整合し、既存層の高
／低部分に対応した高／低部分が設けられ、低部分は既
存層の高部分よりも低くなるよう第１の層が既存層上に
形成され、第１の層のパターンに整合し、第１の層の高
／低部分に対応した高／低部分が設けられ、第１の層と
は異なる材料の研磨停止層を第１の層の上に形成し、既
存層の高部分を露出させるべく第１の層及び研磨停止層
の高部分が除去され、研磨後に残る第１の層の露出パタ
ーンが既存層の露出パターンに自動整列されるよう整合
的な第１の層及び研磨停止層を研磨する。
を形成する方法の提供を目的とする。 【解決手段】 既存層のパターンに整合し、既存層の高
／低部分に対応した高／低部分が設けられ、低部分は既
存層の高部分よりも低くなるよう第１の層が既存層上に
形成され、第１の層のパターンに整合し、第１の層の高
／低部分に対応した高／低部分が設けられ、第１の層と
は異なる材料の研磨停止層を第１の層の上に形成し、既
存層の高部分を露出させるべく第１の層及び研磨停止層
の高部分が除去され、研磨後に残る第１の層の露出パタ
ーンが既存層の露出パターンに自動整列されるよう整合
的な第１の層及び研磨停止層を研磨する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ウェーハなど
の上での材料層のパターニング、及び、化学・機械研磨
の使用法に関する。本発明は、特に、基板及びＭＣＭキ
ャパシタの形成に適する。
の上での材料層のパターニング、及び、化学・機械研磨
の使用法に関する。本発明は、特に、基板及びＭＣＭキ
ャパシタの形成に適する。
【０００２】
【従来の技術】最新の化学機械的研磨（ＣＭＰ）プロセ
スは、デバイス製造の準備中にウェーハなどの表面を平
面化するため、或いは、一部製造されたウェーハの表面
を、残りの製造工程の支援のため再平面化するために使
用される。ＣＭＰプロセスは、通常、薄い平坦な半導体
ウェーハを、スラリーで湿潤された回転する研磨パッド
に対抗して制止させる。このとき、半導体ウェーハは、
制御された下向きの圧力でポリッシングパッドに押圧さ
れる。研磨スラリーは、通常、水分をベースとしたコロ
イド状液体懸濁中のアルミナ若しくはシリカ粒子を含
み、化学腐食液が添加されている。例えば、殆どの水分
ベースのスラリーは、腐食液として金属水酸化物化合物
（塩基）若しくは無機酸を含み、これらは、夫々、スラ
リーを塩基性若しくは酸性にする。回転する研磨ヘッド
又はウェーハ担体は、典型的に、ウェーハを制御された
圧力（即ち、力）で回転するパッドに対し制止させるた
め使用され、回転するパッドはプラテンによって支えら
れている。典型的にプラテンに接着された研磨パッド
は、典型的にウレタン若しくはポリウレタン材を含む。
スは、デバイス製造の準備中にウェーハなどの表面を平
面化するため、或いは、一部製造されたウェーハの表面
を、残りの製造工程の支援のため再平面化するために使
用される。ＣＭＰプロセスは、通常、薄い平坦な半導体
ウェーハを、スラリーで湿潤された回転する研磨パッド
に対抗して制止させる。このとき、半導体ウェーハは、
制御された下向きの圧力でポリッシングパッドに押圧さ
れる。研磨スラリーは、通常、水分をベースとしたコロ
イド状液体懸濁中のアルミナ若しくはシリカ粒子を含
み、化学腐食液が添加されている。例えば、殆どの水分
ベースのスラリーは、腐食液として金属水酸化物化合物
（塩基）若しくは無機酸を含み、これらは、夫々、スラ
リーを塩基性若しくは酸性にする。回転する研磨ヘッド
又はウェーハ担体は、典型的に、ウェーハを制御された
圧力（即ち、力）で回転するパッドに対し制止させるた
め使用され、回転するパッドはプラテンによって支えら
れている。典型的にプラテンに接着された研磨パッド
は、典型的にウレタン若しくはポリウレタン材を含む。
【０００３】化学機械的研磨プロセスは、通常、シリカ
若しくはアルミナの侵食によって生じる機械的エッチン
グと、スラリーに添加された腐食液によって生じる化学
的エッチングの２種類のエッチングプロセスを利用す
る。一般的なアプローチは、エッチングされるべき材料
を別の形態に転化させる化学物質を添加することであ
り、この化学物質はシリカ及びアルミナ粒子の機械的侵
食によって非常に容易に除去される。
若しくはアルミナの侵食によって生じる機械的エッチン
グと、スラリーに添加された腐食液によって生じる化学
的エッチングの２種類のエッチングプロセスを利用す
る。一般的なアプローチは、エッチングされるべき材料
を別の形態に転化させる化学物質を添加することであ
り、この化学物質はシリカ及びアルミナ粒子の機械的侵
食によって非常に容易に除去される。
【０００４】従来技術において、化学機械的研磨は、主
として、表面を平面化するツールとして理解され、使用
されている。典型的に、厚い材料の層は平面化されるべ
き不規則なウェーハ表面上に形成され、厚い材料の層
は、ウェーハ表面の不規則な形状の高い部分が露出され
始めるポイントまで研磨され、そのポイントで研磨プロ
セスは停止される。この厚い平面化層は非常に厚いの
で、上面はかなり平坦であり、下にある不規則な形状の
不規則な凹凸は、たとえ、残されているとしても殆ど維
持されない。平面化層の上面の平坦さは、ＣＭＰプロセ
スが上記層を不規則な形状の高い部分まで均一に研磨さ
れることを可能にする。
として、表面を平面化するツールとして理解され、使用
されている。典型的に、厚い材料の層は平面化されるべ
き不規則なウェーハ表面上に形成され、厚い材料の層
は、ウェーハ表面の不規則な形状の高い部分が露出され
始めるポイントまで研磨され、そのポイントで研磨プロ
セスは停止される。この厚い平面化層は非常に厚いの
で、上面はかなり平坦であり、下にある不規則な形状の
不規則な凹凸は、たとえ、残されているとしても殆ど維
持されない。平面化層の上面の平坦さは、ＣＭＰプロセ
スが上記層を不規則な形状の高い部分まで均一に研磨さ
れることを可能にする。
【０００５】
【発明が解決しようとする課題】このような背景技術に
対し、本発明によれば非常に異なるＣＭＰプロセスの使
用法が提案される。従来技術において公知のフォトリソ
グラフプロセス工程は、工作機械の不正確さと、フォト
リソグラフプロセス工程中に生じる温度変化とに起因す
る整列（又は、アライメント）誤差を有する。温度変化
はプロセスに使用される種々のマスクの寸法をサイズに
関して変化させ、その結果として、マスクは互いに整合
しなくなるか、又は、取り扱っている基板上に先に形成
されたパターンと整合しなくなる。
対し、本発明によれば非常に異なるＣＭＰプロセスの使
用法が提案される。従来技術において公知のフォトリソ
グラフプロセス工程は、工作機械の不正確さと、フォト
リソグラフプロセス工程中に生じる温度変化とに起因す
る整列（又は、アライメント）誤差を有する。温度変化
はプロセスに使用される種々のマスクの寸法をサイズに
関して変化させ、その結果として、マスクは互いに整合
しなくなるか、又は、取り扱っている基板上に先に形成
されたパターンと整合しなくなる。
【０００６】これに対し、本発明は、従来技術では指摘
されていなかった考え方、即ち、デバイスの製造中、特
に、基板キャパシタ構造体の形成中に材料層のフォトリ
ソグラフパターニングの代替として化学機械的研磨プロ
セスを使用するという重要な概念を提案する。より詳細
には、本発明は、ある層に対するパターニングにおい
て、その層の下にある層と相補的であり、下にある層と
直に隣接するパターンをパターニングするため、フォト
リソグラフプロセス工程を用いること無く、研磨プロセ
スを使用するという考え方を提案する。
されていなかった考え方、即ち、デバイスの製造中、特
に、基板キャパシタ構造体の形成中に材料層のフォトリ
ソグラフパターニングの代替として化学機械的研磨プロ
セスを使用するという重要な概念を提案する。より詳細
には、本発明は、ある層に対するパターニングにおい
て、その層の下にある層と相補的であり、下にある層と
直に隣接するパターンをパターニングするため、フォト
リソグラフプロセス工程を用いること無く、研磨プロセ
スを使用するという考え方を提案する。
【０００７】したがって、本発明の目的は、従来のフォ
トリソグラフ工程を必要とすることなく、研磨プロセス
及び化学機械プロセスによって相補的、かつ、自動整列
された層を形成することである。本発明の他の目的は、
従来のフォトリソグラフ工程を必要とすることなく、研
磨プロセス及び化学機械プロセスによって、互いに直に
隣接する自動整列された層を形成することである。
トリソグラフ工程を必要とすることなく、研磨プロセス
及び化学機械プロセスによって相補的、かつ、自動整列
された層を形成することである。本発明の他の目的は、
従来のフォトリソグラフ工程を必要とすることなく、研
磨プロセス及び化学機械プロセスによって、互いに直に
隣接する自動整列された層を形成することである。
【０００８】本発明の目的は、研磨プロセスを用いて、
基板キャパシタ、マルチチップモジュールキャパシタ、
及び、多層相互連結構造体を高速かつ効率的に形成する
ことである。
基板キャパシタ、マルチチップモジュールキャパシタ、
及び、多層相互連結構造体を高速かつ効率的に形成する
ことである。
【０００９】
【課題を解決するための手段】一般的に、本発明は、既
存層のパターンに相補的、自動整列され、好ましくは、
既存層のパターンに直に隣接する（即ち、ギャップが無
い）パターンを用いて既存の基板層の上に層を形成する
方法を実現する。パターン形成された既存層は、第１の
高さ（即ち、離間距離）で基板の表面から離れた低い部
分と、第１の高さ以上の第２の高さ（即ち、離間距離）
で基板の表面から離れた高い部分とを有する。第１の高
さと第２の高さの間の距離は、以下の説明では距離Ｄの
ように表現される。
存層のパターンに相補的、自動整列され、好ましくは、
既存層のパターンに直に隣接する（即ち、ギャップが無
い）パターンを用いて既存の基板層の上に層を形成する
方法を実現する。パターン形成された既存層は、第１の
高さ（即ち、離間距離）で基板の表面から離れた低い部
分と、第１の高さ以上の第２の高さ（即ち、離間距離）
で基板の表面から離れた高い部分とを有する。第１の高
さと第２の高さの間の距離は、以下の説明では距離Ｄの
ように表現される。
【００１０】一般的に、本発明による方法は、好ましく
は、側壁を含み、既存層の高い部分及び低い部分の場所
と夫々に対応した高い部分及び低い部分を有する第１の
層が実質的に既存層のパターンに整合し既存層のパター
ンを再生するように、第１の材料の第１の層を既存層の
上に形成する。好ましくは、側壁を含み、既存層の高い
部分及び低い部分の場所と夫々に対応した高い部分及び
低い部分を有する研磨停止層が実質的に第１の層のパタ
ーンに整合し第１の層のパターンを再生するように、第
２の材料の研磨停止層が第１の層の上に形成される。次
に、第１の層及び研磨停止層は、第１の層の高い部分及
び研磨停止層の高い部分が既存層の上部を露出させるま
で除去されるように、好ましくは、化学機械的研磨プロ
セスを用いて研磨される。好ましくは、第１の層及び研
磨停止層の各層は、各層の低い部分が既存層の高い部分
よりも低くなるように形成されるので、既存層に整合的
に形成されると共に、自動整列され、直に隣接した相補
的なパターンが得られる。本発明の好ましい実施例で
は、第１の層の化学組成は既存層の化学組成とは異な
り、研磨停止層の化学組成とも異なる。
は、側壁を含み、既存層の高い部分及び低い部分の場所
と夫々に対応した高い部分及び低い部分を有する第１の
層が実質的に既存層のパターンに整合し既存層のパター
ンを再生するように、第１の材料の第１の層を既存層の
上に形成する。好ましくは、側壁を含み、既存層の高い
部分及び低い部分の場所と夫々に対応した高い部分及び
低い部分を有する研磨停止層が実質的に第１の層のパタ
ーンに整合し第１の層のパターンを再生するように、第
２の材料の研磨停止層が第１の層の上に形成される。次
に、第１の層及び研磨停止層は、第１の層の高い部分及
び研磨停止層の高い部分が既存層の上部を露出させるま
で除去されるように、好ましくは、化学機械的研磨プロ
セスを用いて研磨される。好ましくは、第１の層及び研
磨停止層の各層は、各層の低い部分が既存層の高い部分
よりも低くなるように形成されるので、既存層に整合的
に形成されると共に、自動整列され、直に隣接した相補
的なパターンが得られる。本発明の好ましい実施例で
は、第１の層の化学組成は既存層の化学組成とは異な
り、研磨停止層の化学組成とも異なる。
【００１１】既存層（又は下にある層）の上に整合層を
形成するという文脈で使用されるように、用語「整合」
とは、整合層は高い部分と低い部分とで実質的に同じ厚
さを有し、整合層は既存層の垂直側壁と隣り合う垂直側
壁を有することを意味する。整合層の垂直側壁に沿った
厚さは、整合層の低い部分の厚さの１０％を超えない。
このような本発明による整合層の使用に対し、従来の研
磨技術の教示によれば、使用される平面化層は、平面化
層の露出表面を平面化するため、既存層の高い部分の上
方の平面化層の厚さが既存層の低い部分の上方の平面化
層の厚さよりも実質的に薄くなるように被覆される。従
来技術による平面化層の厚さは大きいので、平面化層は
既存層の垂直側壁に隣接した垂直側壁を具備しない。
形成するという文脈で使用されるように、用語「整合」
とは、整合層は高い部分と低い部分とで実質的に同じ厚
さを有し、整合層は既存層の垂直側壁と隣り合う垂直側
壁を有することを意味する。整合層の垂直側壁に沿った
厚さは、整合層の低い部分の厚さの１０％を超えない。
このような本発明による整合層の使用に対し、従来の研
磨技術の教示によれば、使用される平面化層は、平面化
層の露出表面を平面化するため、既存層の高い部分の上
方の平面化層の厚さが既存層の低い部分の上方の平面化
層の厚さよりも実質的に薄くなるように被覆される。従
来技術による平面化層の厚さは大きいので、平面化層は
既存層の垂直側壁に隣接した垂直側壁を具備しない。
【００１２】上記従来技術のフォトリソグラフプロセス
工程における工作機械の不正確さと、工程中に生じる温
度変化とに起因する整列誤差の問題点は、プロセス中の
温度変化、或いは、工作機械の不正確さとは無関係に、
第２の層を第１の層と厳密に整列させ、第１の層に正確
に隣接させる本発明を用いることにより解消される。本
発明の好ましいアプリケーションは、二つの電極及び中
間誘電層を有する基板キャパシタの作成である。本発明
によれば、このアプリケーションのための例示的な方法
は、キャパシタの下側電極になる導電材の第１のパター
ン付き層を基板上に形成する。第１の層のパターンは、
基板の表面から第１の高さ（又は隙間距離）で離間した
低い部分と、基板の表面から第１の高さ以上の第２の高
さ（又は隙間距離）で離間した高い部分とを有する。高
い部分は、製造終了後に、キャパシタの下側電極への電
気的接続点として作用する。次に、誘電材の第２の層
は、実質的に第１の層のパターンと整合し第１の層のパ
ターンを再生するように第１の層の上に形成される。第
２の層は、第１の層の高い部分及び低い部分の場所にそ
れぞれ対応した場所に高い部分及び低い部分を有する。
第２の層の厚さは、第２の層の低い部分が第１の層の高
い部分よりも低くなるように選択される。続いて、導電
材の第３の層が、実質的に第２の層のパターンと整合
し、第２の層のパターンを再生するように、誘電材の第
２の層、即ち、第２の誘電層の上に形成される。第３の
層は、第２の層の高い部分及び低い部分の場所にそれぞ
れ対応した場所に高い部分及び低い部分を有する。導電
材の第３の層、即ち、第３の導電層は製造後にキャパシ
タ構造体の上側電極になり、第３の層の低い部分はキャ
パシタの上側電極への接続点を与える。好ましくは、第
３の層の低い部分は第１の層の高い部分よりも低い。次
に、研磨停止層が、実質的に第３の層のパターンと整合
し、第３の層のパターンを再生するように第３の層の上
に形成される。研磨停止層は、第３の層の高い部分及び
低い部分の場所にそれぞれ対応した場所に高い部分及び
低い部分を有する。好ましくは、研磨停止層の低い部分
は第１の層の高い部分よりも低い。また、研磨停止層の
化学組成は、好ましくは、次の研磨工程の選択性を増大
させるため第３の層の化学組成と異なる。第１の層及び
その上の整合層は、第１の層の高い部分が露出されるよ
うに、好ましくは、ＣＭＰプロセスによって研磨され
る。次に、研磨停止層は除去される。結果的に得られる
構造体は、相補的な自動整列されたパターンを具備した
２個の導電層を有し、２個の導電層は、これらの導電層
を電気的に絶縁する中間誘電層に直接的に隣接する。
工程における工作機械の不正確さと、工程中に生じる温
度変化とに起因する整列誤差の問題点は、プロセス中の
温度変化、或いは、工作機械の不正確さとは無関係に、
第２の層を第１の層と厳密に整列させ、第１の層に正確
に隣接させる本発明を用いることにより解消される。本
発明の好ましいアプリケーションは、二つの電極及び中
間誘電層を有する基板キャパシタの作成である。本発明
によれば、このアプリケーションのための例示的な方法
は、キャパシタの下側電極になる導電材の第１のパター
ン付き層を基板上に形成する。第１の層のパターンは、
基板の表面から第１の高さ（又は隙間距離）で離間した
低い部分と、基板の表面から第１の高さ以上の第２の高
さ（又は隙間距離）で離間した高い部分とを有する。高
い部分は、製造終了後に、キャパシタの下側電極への電
気的接続点として作用する。次に、誘電材の第２の層
は、実質的に第１の層のパターンと整合し第１の層のパ
ターンを再生するように第１の層の上に形成される。第
２の層は、第１の層の高い部分及び低い部分の場所にそ
れぞれ対応した場所に高い部分及び低い部分を有する。
第２の層の厚さは、第２の層の低い部分が第１の層の高
い部分よりも低くなるように選択される。続いて、導電
材の第３の層が、実質的に第２の層のパターンと整合
し、第２の層のパターンを再生するように、誘電材の第
２の層、即ち、第２の誘電層の上に形成される。第３の
層は、第２の層の高い部分及び低い部分の場所にそれぞ
れ対応した場所に高い部分及び低い部分を有する。導電
材の第３の層、即ち、第３の導電層は製造後にキャパシ
タ構造体の上側電極になり、第３の層の低い部分はキャ
パシタの上側電極への接続点を与える。好ましくは、第
３の層の低い部分は第１の層の高い部分よりも低い。次
に、研磨停止層が、実質的に第３の層のパターンと整合
し、第３の層のパターンを再生するように第３の層の上
に形成される。研磨停止層は、第３の層の高い部分及び
低い部分の場所にそれぞれ対応した場所に高い部分及び
低い部分を有する。好ましくは、研磨停止層の低い部分
は第１の層の高い部分よりも低い。また、研磨停止層の
化学組成は、好ましくは、次の研磨工程の選択性を増大
させるため第３の層の化学組成と異なる。第１の層及び
その上の整合層は、第１の層の高い部分が露出されるよ
うに、好ましくは、ＣＭＰプロセスによって研磨され
る。次に、研磨停止層は除去される。結果的に得られる
構造体は、相補的な自動整列されたパターンを具備した
２個の導電層を有し、２個の導電層は、これらの導電層
を電気的に絶縁する中間誘電層に直接的に隣接する。
【００１３】本発明の上記目的及び他の目的は、以下の
発明の詳細な説明、添付図面及び特許請求の範囲の記載
から当業者が容易に理解することができる。
発明の詳細な説明、添付図面及び特許請求の範囲の記載
から当業者が容易に理解することができる。
【００１４】
【発明の実施の形態】図１乃至８には、本発明による方
法の一例によって作成される例示的なデバイスの断面図
が示されている。図１を参照するに、シリコン基板でも
よいベース基板１２が設けられ、導電層１４が各種の周
知の析出法を用いて基板１２の上面に形成される。例え
ば、基板１２上に形成された始めのシード層を用いて、
スパッタ法、蒸発、化学蒸着法及び電気メッキのような
析出法が使用される。現時点ではスパッタ及び電気メッ
キが好ましい方法であるが、具体的に何れの方法が採用
されるかは本発明に重要ではない。
法の一例によって作成される例示的なデバイスの断面図
が示されている。図１を参照するに、シリコン基板でも
よいベース基板１２が設けられ、導電層１４が各種の周
知の析出法を用いて基板１２の上面に形成される。例え
ば、基板１２上に形成された始めのシード層を用いて、
スパッタ法、蒸発、化学蒸着法及び電気メッキのような
析出法が使用される。現時点ではスパッタ及び電気メッ
キが好ましい方法であるが、具体的に何れの方法が採用
されるかは本発明に重要ではない。
【００１５】導電層１４を形成した後、導電ポスト１６
が導電層１４上の選択された場所に形成される。導電ポ
スト１６は、ホトレジスト層若しくはポリイミド層を導
電層１４上に形成し、導電層１４内で導電ポスト１６が
形成されるべき場所にアパーチャをエッチングし、次
に、導電ポスト１６を形成するためこのアパーチャ内で
材料の電気メッキ若しくはスパッタを行うことにより作
成される。或いは、導電ポスト１６を形成するために別
の方法を使用してもよく、具体的に導電ポスト１６を作
成するために如何なる方法を選択するかは、本発明を実
施する際に制限されることはない。
が導電層１４上の選択された場所に形成される。導電ポ
スト１６は、ホトレジスト層若しくはポリイミド層を導
電層１４上に形成し、導電層１４内で導電ポスト１６が
形成されるべき場所にアパーチャをエッチングし、次
に、導電ポスト１６を形成するためこのアパーチャ内で
材料の電気メッキ若しくはスパッタを行うことにより作
成される。或いは、導電ポスト１６を形成するために別
の方法を使用してもよく、具体的に導電ポスト１６を作
成するために如何なる方法を選択するかは、本発明を実
施する際に制限されることはない。
【００１６】図１乃至８を通じて形成、例示されている
構造体の一例は、基板キャパシタ構造体を構成し、導電
層１４及び導電ポスト１６は一体的にキャパシタの下部
電極を構成する。導電層１４及び導電ポスト１６によっ
て一体的に形成された複合電極は、基板１２の上面から
第１の高さ（即ち、導電層１４の厚さ）だけ離間した低
い部分と、基板１２の上面から第１の高さよりも大きい
第２の高さ（即ち、導電層１４の厚さと、導電ポスト１
６の高さの合計）だけ離間した高い部分とを有するパタ
ーン付き層によって構成される。第１の高さと第２の高
さの差は、図１に示される如く、以下の説明では距離
“Ｄ”のように表す。このような既存複合層が与えられ
た場合、本発明による方法の一例は、研磨工程を用いて
既存層の上に第２のパターン付き層を形成し、それによ
り、第２の層は、既存層に相補的なパターンを有し、既
存層に対し自動整列され、既存層の直ぐ隣り設けられ
る。その上、本発明による方法の一例は、通常のフォト
リソグラフプロセス工程を用いること無く第２の層を形
成することができる。
構造体の一例は、基板キャパシタ構造体を構成し、導電
層１４及び導電ポスト１６は一体的にキャパシタの下部
電極を構成する。導電層１４及び導電ポスト１６によっ
て一体的に形成された複合電極は、基板１２の上面から
第１の高さ（即ち、導電層１４の厚さ）だけ離間した低
い部分と、基板１２の上面から第１の高さよりも大きい
第２の高さ（即ち、導電層１４の厚さと、導電ポスト１
６の高さの合計）だけ離間した高い部分とを有するパタ
ーン付き層によって構成される。第１の高さと第２の高
さの差は、図１に示される如く、以下の説明では距離
“Ｄ”のように表す。このような既存複合層が与えられ
た場合、本発明による方法の一例は、研磨工程を用いて
既存層の上に第２のパターン付き層を形成し、それによ
り、第２の層は、既存層に相補的なパターンを有し、既
存層に対し自動整列され、既存層の直ぐ隣り設けられ
る。その上、本発明による方法の一例は、通常のフォト
リソグラフプロセス工程を用いること無く第２の層を形
成することができる。
【００１７】図２を参照するに、第２の層１８は、導電
層１４及び導電ポスト１６によって形成された複合電極
上に整合的に被覆若しくは形成される。本発明の好まし
い実施例では、層１８は、五酸化タンタル、二酸化シリ
コン、ポリイミドなどの誘電材により構成される。キャ
パシタ構造体の場合、五酸化タンタルは誘電率が非常に
高い（２５のオーダ）という利点がある。層１８は整合
的に形成されるので、層１８は、導電層１４及び導電ポ
スト１６によって形成された既存複合層の高い部分及び
低い部分にそれぞれ対応した場所に設けられた高い部分
及び低い部分を有する。層１８は導電ポスト１６の側壁
を覆う垂直側壁を有する。本発明の好ましい実施例にお
いて、層１８の低い部分の高さは導電ポスト１６の高い
部分の高さレベルよりも低いレベルに保たれる。
層１４及び導電ポスト１６によって形成された複合電極
上に整合的に被覆若しくは形成される。本発明の好まし
い実施例では、層１８は、五酸化タンタル、二酸化シリ
コン、ポリイミドなどの誘電材により構成される。キャ
パシタ構造体の場合、五酸化タンタルは誘電率が非常に
高い（２５のオーダ）という利点がある。層１８は整合
的に形成されるので、層１８は、導電層１４及び導電ポ
スト１６によって形成された既存複合層の高い部分及び
低い部分にそれぞれ対応した場所に設けられた高い部分
及び低い部分を有する。層１８は導電ポスト１６の側壁
を覆う垂直側壁を有する。本発明の好ましい実施例にお
いて、層１８の低い部分の高さは導電ポスト１６の高い
部分の高さレベルよりも低いレベルに保たれる。
【００１８】次に、導電層２０が誘電層１８に整合的に
なるように層１８の上に形成される。導電層２０は、誘
電層１８の高い部分及び低い部分にそれぞれ対応した場
所に高い部分及び低い部分を有する。導電層２０は誘電
層１８の側壁を覆う垂直側壁を有する。本発明の好まし
い実施例において、導電層２０の低い部分の上面は、導
電ポスト１６の高い部分のレベルより低いレベルにあ
る。本発明に従って作成されるキャパシタの一実施例の
場合、導電層２０はキャパシタの上部電極を形成する。
導電層２０の化学組成は、導電層１４及び導電ポスト１
６を作成する際に使用された材料と同じもよく、或い
は、異なっても構わない。
なるように層１８の上に形成される。導電層２０は、誘
電層１８の高い部分及び低い部分にそれぞれ対応した場
所に高い部分及び低い部分を有する。導電層２０は誘電
層１８の側壁を覆う垂直側壁を有する。本発明の好まし
い実施例において、導電層２０の低い部分の上面は、導
電ポスト１６の高い部分のレベルより低いレベルにあ
る。本発明に従って作成されるキャパシタの一実施例の
場合、導電層２０はキャパシタの上部電極を形成する。
導電層２０の化学組成は、導電層１４及び導電ポスト１
６を作成する際に使用された材料と同じもよく、或い
は、異なっても構わない。
【００１９】図３に示されるように、選択粘着層２２が
導電層２０の上に整合的に形成されてもよい。選択粘着
層２２は、好ましくは、ポリイミド及び重合体材に非常
に優れた粘着性（例えば、接合強度）を与えるクロムに
より構成される。クロムは導電性であるので、上に重ね
られたポリイミド層からクロム層を経由して導電層２０
により与えられる上部電極に至る電気的接点を作成すべ
く、ポリイミド層を通過するビアを容易に形成すること
が可能になる。
導電層２０の上に整合的に形成されてもよい。選択粘着
層２２は、好ましくは、ポリイミド及び重合体材に非常
に優れた粘着性（例えば、接合強度）を与えるクロムに
より構成される。クロムは導電性であるので、上に重ね
られたポリイミド層からクロム層を経由して導電層２０
により与えられる上部電極に至る電気的接点を作成すべ
く、ポリイミド層を通過するビアを容易に形成すること
が可能になる。
【００２０】選択粘着層２２は、重合体材のための粘着
層として作用するだけではなく、導電層２０の材料並び
に続いて導電層２０に析出された材料が互いに逆反応す
るのを防止する材料拡散バリヤの重要な機能を果たす。
従来技術において知られているように、銅はある種のポ
リイミド材と逆反応し、クロム及びニッケルは銅及びポ
リイミド材の２種類の材料の間に効果的なバリヤ層とし
て屡々使用される。このようなバリヤ層を塗布するた
め、バリヤ層２２を下にある層２０の上に精密に整列さ
せる必要がある。本発明の方法によれば、この整列が容
易に達成される。このようなバリヤ層には、下にある材
料を保護するため下にある材料に対する良好な側壁被覆
が要求される。この要求も本発明によれば容易に満たさ
れる。かくして、本発明の方法によれば、基板キャパシ
タの低コストかつ効率的な作成方法が得られるだけでは
なく、バリヤ層を保護されるべき対応したパターン付き
層の上に整列させる低コストかつ精密な方法が得られ
る。
層として作用するだけではなく、導電層２０の材料並び
に続いて導電層２０に析出された材料が互いに逆反応す
るのを防止する材料拡散バリヤの重要な機能を果たす。
従来技術において知られているように、銅はある種のポ
リイミド材と逆反応し、クロム及びニッケルは銅及びポ
リイミド材の２種類の材料の間に効果的なバリヤ層とし
て屡々使用される。このようなバリヤ層を塗布するた
め、バリヤ層２２を下にある層２０の上に精密に整列さ
せる必要がある。本発明の方法によれば、この整列が容
易に達成される。このようなバリヤ層には、下にある材
料を保護するため下にある材料に対する良好な側壁被覆
が要求される。この要求も本発明によれば容易に満たさ
れる。かくして、本発明の方法によれば、基板キャパシ
タの低コストかつ効率的な作成方法が得られるだけでは
なく、バリヤ層を保護されるべき対応したパターン付き
層の上に整列させる低コストかつ精密な方法が得られ
る。
【００２１】次に、研磨停止層２４が選択粘着層２２の
上に、したがって、ここまでの層の上に整合的に形成さ
れる。図３に示された水平線２５は導電ポスト１６の上
部のレベルを表す。全ての層１８、２０、２２及び２４
の上部は、この水平線２５よりも少なくとも距離“ｄ”
だけ低いので、この構造体は、層１８、２０、２２及び
２４の低い部分を除去することなく、導電ポスト１６の
上面（高い部分）を露出させるまで研磨される。研磨停
止層２４の垂直側壁は選択粘着層２２の側壁を保護し、
これは選択粘着層２２がバリヤ層として作用するときに
重要である。研磨停止層２４の側壁が無い場合、導電ポ
スト１６の周辺に窪みが生じ、バリヤ層２２の周辺部分
が浸食される。研磨停止層２４は、（最大で導電ポスト
１６の高さに一致する）除去されるべき材料の量よりも
薄い。その理由は、除去されるべき材料は非常に耐摩耗
性が強く、除去されるべき材料の表面積は研磨停止層２
４の下方の停止部分の面積よりも遙かに小さいからであ
る。典型的に、研磨停止層２４の厚さは、研磨停止層２
４よりも厚い層１８、２０又は２２の厚さの２０％未満
であり、通常、導電ポスト１６の高さの１０％未満であ
る。
上に、したがって、ここまでの層の上に整合的に形成さ
れる。図３に示された水平線２５は導電ポスト１６の上
部のレベルを表す。全ての層１８、２０、２２及び２４
の上部は、この水平線２５よりも少なくとも距離“ｄ”
だけ低いので、この構造体は、層１８、２０、２２及び
２４の低い部分を除去することなく、導電ポスト１６の
上面（高い部分）を露出させるまで研磨される。研磨停
止層２４の垂直側壁は選択粘着層２２の側壁を保護し、
これは選択粘着層２２がバリヤ層として作用するときに
重要である。研磨停止層２４の側壁が無い場合、導電ポ
スト１６の周辺に窪みが生じ、バリヤ層２２の周辺部分
が浸食される。研磨停止層２４は、（最大で導電ポスト
１６の高さに一致する）除去されるべき材料の量よりも
薄い。その理由は、除去されるべき材料は非常に耐摩耗
性が強く、除去されるべき材料の表面積は研磨停止層２
４の下方の停止部分の面積よりも遙かに小さいからであ
る。典型的に、研磨停止層２４の厚さは、研磨停止層２
４よりも厚い層１８、２０又は２２の厚さの２０％未満
であり、通常、導電ポスト１６の高さの１０％未満であ
る。
【００２２】以下に続く研磨工程の観点では、研磨停止
層２４の材料（例えば、化学組成物）は、材料が層１
８、２０及び２２、並びに、導電ポスト１６の夫々の材
料よりも遅いレートでこすり取られる。特に、選択粘着
層２２がクロムにより構成され、導電ポスト１６及び導
電層２０が銅、アルミニウム若しくはタンタルのような
材料により構成され、誘電層１８はポリイミド、五酸化
タンタル若しくは二酸化シリコンのような材料により構
成され、アルミナスラリーが使用されるとき（シリカス
ラリーは、スラリーのｐＨが５未満、好ましくは４未満
の値に調整されているとき）、一例としてタングステン
材が研磨停止層２４として選択される。誘電層１８及び
選択粘着層２２は典型的なキャパシタアプリケーション
の場合にかなり薄いので、典型的な場合の研磨停止層２
４の適切な材料を選択する際に重大な影響がない。この
ような典型的な場合、この選択は、主として研磨停止層
２４として導電ポスト１６及び導電層２０の材料と同じ
速さで削り取られない材料を選択することにより決定さ
れる。一般的に、金属及び通常の製作材料は、硬度（例
えば、ビッカーズスケール、ロックウェルスケール）の
測定及び格付けがされ、これらの材料の硬度数は広く公
開され、研磨停止層２４用の材料を選択するための優れ
たガイドラインとして役立つ。一般的に、導電ポスト１
６用の材料よりも高い硬度数を有する材料を研磨停止層
２４として採用することが望ましい。
層２４の材料（例えば、化学組成物）は、材料が層１
８、２０及び２２、並びに、導電ポスト１６の夫々の材
料よりも遅いレートでこすり取られる。特に、選択粘着
層２２がクロムにより構成され、導電ポスト１６及び導
電層２０が銅、アルミニウム若しくはタンタルのような
材料により構成され、誘電層１８はポリイミド、五酸化
タンタル若しくは二酸化シリコンのような材料により構
成され、アルミナスラリーが使用されるとき（シリカス
ラリーは、スラリーのｐＨが５未満、好ましくは４未満
の値に調整されているとき）、一例としてタングステン
材が研磨停止層２４として選択される。誘電層１８及び
選択粘着層２２は典型的なキャパシタアプリケーション
の場合にかなり薄いので、典型的な場合の研磨停止層２
４の適切な材料を選択する際に重大な影響がない。この
ような典型的な場合、この選択は、主として研磨停止層
２４として導電ポスト１６及び導電層２０の材料と同じ
速さで削り取られない材料を選択することにより決定さ
れる。一般的に、金属及び通常の製作材料は、硬度（例
えば、ビッカーズスケール、ロックウェルスケール）の
測定及び格付けがされ、これらの材料の硬度数は広く公
開され、研磨停止層２４用の材料を選択するための優れ
たガイドラインとして役立つ。一般的に、導電ポスト１
６用の材料よりも高い硬度数を有する材料を研磨停止層
２４として採用することが望ましい。
【００２３】図４を参照するに、被覆された層１８、２
０、２２及び２４の上面は、通常のプレーン研磨による
研磨プロセス、又は、適切な腐食液又は添加剤が添加さ
れたスラリーを使用する化学機械的研磨プロセスを用い
て研磨される。化学機械的研磨プロセスの場合、導電層
２０及び導電ポスト１６からの材料の除去を加速する腐
食液が添加されるか、或いは、研磨停止層２４の機械エ
ッチングを阻害する添加剤が他の層及びポスト１６の機
械エッチングのエッチング速度に影響を与えることなく
添加される。添加剤を添加する解決法は、研磨時間を長
くさせるが研磨プロセスの優れた制御を行い得る。一例
として、本願と同一出願人に譲受された発明の名称が
“Methods of Planarizing Structures on Wafers and
Substratesby Polishing ”である係属中の米国特許出
願第０８／７１７，２６６号に記載されているように、
リン酸は、銅のエッチング速度に重大な影響を与えるこ
となく、研磨停止層２４用のタングステンに対する遅延
反応剤として作用する。リン酸はスラリーのｐＨを約５
以下の値、好ましくは、約２乃至約４のｐＨ値まで減少
させる量でスラリーに添加される。この構造体は、図４
に示される如く、少なくとも導電ポスト１６の上面が露
出されるまで研磨され、好ましくは、図５に示される如
く、導電ポスト１６の上部が研磨停止層２４の上部と実
質的に同じレベルになるまで研磨され続ける。導電ポス
ト１６をこのレベルまで磨き取る過程で、検波停止層２
４の一部分は、図５に示される如く、浸食される。
０、２２及び２４の上面は、通常のプレーン研磨による
研磨プロセス、又は、適切な腐食液又は添加剤が添加さ
れたスラリーを使用する化学機械的研磨プロセスを用い
て研磨される。化学機械的研磨プロセスの場合、導電層
２０及び導電ポスト１６からの材料の除去を加速する腐
食液が添加されるか、或いは、研磨停止層２４の機械エ
ッチングを阻害する添加剤が他の層及びポスト１６の機
械エッチングのエッチング速度に影響を与えることなく
添加される。添加剤を添加する解決法は、研磨時間を長
くさせるが研磨プロセスの優れた制御を行い得る。一例
として、本願と同一出願人に譲受された発明の名称が
“Methods of Planarizing Structures on Wafers and
Substratesby Polishing ”である係属中の米国特許出
願第０８／７１７，２６６号に記載されているように、
リン酸は、銅のエッチング速度に重大な影響を与えるこ
となく、研磨停止層２４用のタングステンに対する遅延
反応剤として作用する。リン酸はスラリーのｐＨを約５
以下の値、好ましくは、約２乃至約４のｐＨ値まで減少
させる量でスラリーに添加される。この構造体は、図４
に示される如く、少なくとも導電ポスト１６の上面が露
出されるまで研磨され、好ましくは、図５に示される如
く、導電ポスト１６の上部が研磨停止層２４の上部と実
質的に同じレベルになるまで研磨され続ける。導電ポス
ト１６をこのレベルまで磨き取る過程で、検波停止層２
４の一部分は、図５に示される如く、浸食される。
【００２４】その結果として、誘電層１８、導電層２０
及び選択粘着層２２は、導電ポスト１６のパターンと相
補的なパターンでパターン形成され、これらの層１８、
２０及び２２内のパターンの整列は非常に精密であり、
互いに隣接する。その上、相補的なパターンは、フォト
リソグラフ工程を必要とすることなく整列されている。
従来技術において知られているように、フォトリソグラ
フプロセス工程は、工作機械の不正確さに起因、並び
に、種々のフォトリソグラフプロセス工程が実行される
状況下の温度変化に起因した整列誤差を有する。上記温
度変化はプロセスで使用されるマスクの寸法を変化させ
るので、マスクは互いに適合しなくなるか、或いは、基
板上に形成されたパターンに適合しなくなる。これらの
問題は、プロセス中の温度変化にも係わらず、熱的不適
合問題に直面することなく、一方の層（例えば、誘電層
１８、導電層２０又は選択粘着層２２）を別の層（例え
ば、導電ポスト１６と導電層１４の複合層）と精密に整
合させ、上記一方の層を上記別の層に直に接触させる本
発明を使用することによって解決される。
及び選択粘着層２２は、導電ポスト１６のパターンと相
補的なパターンでパターン形成され、これらの層１８、
２０及び２２内のパターンの整列は非常に精密であり、
互いに隣接する。その上、相補的なパターンは、フォト
リソグラフ工程を必要とすることなく整列されている。
従来技術において知られているように、フォトリソグラ
フプロセス工程は、工作機械の不正確さに起因、並び
に、種々のフォトリソグラフプロセス工程が実行される
状況下の温度変化に起因した整列誤差を有する。上記温
度変化はプロセスで使用されるマスクの寸法を変化させ
るので、マスクは互いに適合しなくなるか、或いは、基
板上に形成されたパターンに適合しなくなる。これらの
問題は、プロセス中の温度変化にも係わらず、熱的不適
合問題に直面することなく、一方の層（例えば、誘電層
１８、導電層２０又は選択粘着層２２）を別の層（例え
ば、導電ポスト１６と導電層１４の複合層）と精密に整
合させ、上記一方の層を上記別の層に直に接触させる本
発明を使用することによって解決される。
【００２５】研磨停止層２４は、高い部分と低い部分と
が同じ厚さを取るように選択粘着層２２の上に形成され
るが、研磨停止層２４の高い部分は、低い部分よりも先
に研磨パッドと接触するので、低い部分よりも先に磨き
取られる。研磨停止層２４の高い部分の周辺のコーナ
ー、エッジ及び側壁は、その柔軟性に起因して研磨パッ
ドからかなり大きい浸食作用を受ける。上記の露出した
形状の接線方向のエッチングは、研磨停止層２４の上部
の除去を、露出した形状を含まない研磨停止層２４の下
部に対する除去速度よりも促進させる。また、研磨停止
層２４の高い部分の表面積は基板１２の表面積よりも小
さく、研磨停止層２４の高い部分だけが研磨されている
とき、基板担体から印加された圧力は基板表面積よりも
小さい表面上に分布されるので、高い部分は低い部分よ
りも大きい下向き力を研磨パッドに対して受ける。この
典型的な場合に、研磨停止層２４の高い部分の表面積は
低い部分の表面積よりも小さい。
が同じ厚さを取るように選択粘着層２２の上に形成され
るが、研磨停止層２４の高い部分は、低い部分よりも先
に研磨パッドと接触するので、低い部分よりも先に磨き
取られる。研磨停止層２４の高い部分の周辺のコーナ
ー、エッジ及び側壁は、その柔軟性に起因して研磨パッ
ドからかなり大きい浸食作用を受ける。上記の露出した
形状の接線方向のエッチングは、研磨停止層２４の上部
の除去を、露出した形状を含まない研磨停止層２４の下
部に対する除去速度よりも促進させる。また、研磨停止
層２４の高い部分の表面積は基板１２の表面積よりも小
さく、研磨停止層２４の高い部分だけが研磨されている
とき、基板担体から印加された圧力は基板表面積よりも
小さい表面上に分布されるので、高い部分は低い部分よ
りも大きい下向き力を研磨パッドに対して受ける。この
典型的な場合に、研磨停止層２４の高い部分の表面積は
低い部分の表面積よりも小さい。
【００２６】導電ポスト１６並びに層１８、２０、２２
及び２４の高い部分の表面積の大きさは小さい方が有利
である。その理由は、これによって、研磨プロセス、導
電ポスト１６並びに層１８、２０、２２及び２４の高い
部分を導電ポスト１６の上部と研磨停止層２４の低い部
分の間のレベルまでより高速に除去することができるか
らである。加速された除去速度は、基板表面上の“窪
み”を縮小し、導電ポスト１６のレベルの均一化が促進
される。この“窪み”は、研磨プロセスが基板の領域内
に所望の平面化レベルよりも低下した皿状の窪みを生じ
させるまで基板の領域を研磨し過ぎたときに現れる。上
記利点によって、導電ポスト１６の研磨された上面の周
辺で整列されたパターンは精密であり、不均一な研磨、
或いは、ポスト場所の周辺の窪みに起因して寸法上の完
全性が損なわれないことが保証される。上記利点は、導
電ポスト１６の全断面積を、基板１２の総面積の２０％
未満、好ましくは、１０％未満に保つことによって達成
される。これらの条件下で、誘電層１８の高い部分の全
表面積は、高い部分と低い部分の合計の総表面積（通
常、基板１２の表面積に一致する）の２０％未満、好ま
しくは、１０％未満である。同様に、他の各層２０、２
２及び２４の高い部分の全表面積は、総表面積の略２０
％未満（好ましくは、１０％未満）である。
及び２４の高い部分の表面積の大きさは小さい方が有利
である。その理由は、これによって、研磨プロセス、導
電ポスト１６並びに層１８、２０、２２及び２４の高い
部分を導電ポスト１６の上部と研磨停止層２４の低い部
分の間のレベルまでより高速に除去することができるか
らである。加速された除去速度は、基板表面上の“窪
み”を縮小し、導電ポスト１６のレベルの均一化が促進
される。この“窪み”は、研磨プロセスが基板の領域内
に所望の平面化レベルよりも低下した皿状の窪みを生じ
させるまで基板の領域を研磨し過ぎたときに現れる。上
記利点によって、導電ポスト１６の研磨された上面の周
辺で整列されたパターンは精密であり、不均一な研磨、
或いは、ポスト場所の周辺の窪みに起因して寸法上の完
全性が損なわれないことが保証される。上記利点は、導
電ポスト１６の全断面積を、基板１２の総面積の２０％
未満、好ましくは、１０％未満に保つことによって達成
される。これらの条件下で、誘電層１８の高い部分の全
表面積は、高い部分と低い部分の合計の総表面積（通
常、基板１２の表面積に一致する）の２０％未満、好ま
しくは、１０％未満である。同様に、他の各層２０、２
２及び２４の高い部分の全表面積は、総表面積の略２０
％未満（好ましくは、１０％未満）である。
【００２７】研磨停止層２４は、導電ポスト１６、誘電
層１８、導電層２０及び選択粘着層２２の材料に関して
層の材料を選択的にエッチングする湿式化学腐食剤によ
って除去される。例えば、過酸化水素（Ｈ2 Ｏ2 ）は、
銅及びクロムのような多数の下にある材料に損傷を加え
ることなく、タングステンを容易にエッチングするため
使用される。図９の得られた構造体の平面図には、層の
自動整列特性が表されている。
層１８、導電層２０及び選択粘着層２２の材料に関して
層の材料を選択的にエッチングする湿式化学腐食剤によ
って除去される。例えば、過酸化水素（Ｈ2 Ｏ2 ）は、
銅及びクロムのような多数の下にある材料に損傷を加え
ることなく、タングステンを容易にエッチングするため
使用される。図９の得られた構造体の平面図には、層の
自動整列特性が表されている。
【００２８】選択的な更なる工程として、図６に示され
る如く、導電性を有し、導電層２０に接続された接続ポ
スト３０を導電ポスト１６の上に形成してもよい。接続
ポスト３０は、導電層１４、誘電層１８及び導電層２０
によって形成されたキャパシタ構造体を、次に選択粘着
層２２の上に被覆される信号層及びチップに接続するた
め役立つ。接続ポスト３０は、最初に、厚いホトレジス
ト層を形成し、接続ポスト３０が内部に形成されるアパ
ーチャを画成するためホトレジスト層をパターン形成
し、次に、ホトレジスト層のアパーチャ内に導電材を被
覆、スパッタ、又は、メッキすることによって容易に形
成される。上記工程の前に、メッキシード層が、電界メ
ッキ処理用の電流パスを設けるためスパッタなどの析出
法を用いて選択粘着層２２の上に不均一に形成される。
シード層は、接続ポスト３０が形成された後にエッチン
グで除去される。但し、メッキ電流が導電層１４及び選
択粘着層２２に結合され、材料が問題なく選択粘着層２
２の上にメッキされ得る場合、このシード層は省略して
もよい。従来技術において公知の通り、無電解メッキプ
ロセスは、通常、表面をパラジウム触媒溶液で処置する
表面活性化処置を必要とするが、電流は不要であり、多
くの場合にシード層も必要としない。
る如く、導電性を有し、導電層２０に接続された接続ポ
スト３０を導電ポスト１６の上に形成してもよい。接続
ポスト３０は、導電層１４、誘電層１８及び導電層２０
によって形成されたキャパシタ構造体を、次に選択粘着
層２２の上に被覆される信号層及びチップに接続するた
め役立つ。接続ポスト３０は、最初に、厚いホトレジス
ト層を形成し、接続ポスト３０が内部に形成されるアパ
ーチャを画成するためホトレジスト層をパターン形成
し、次に、ホトレジスト層のアパーチャ内に導電材を被
覆、スパッタ、又は、メッキすることによって容易に形
成される。上記工程の前に、メッキシード層が、電界メ
ッキ処理用の電流パスを設けるためスパッタなどの析出
法を用いて選択粘着層２２の上に不均一に形成される。
シード層は、接続ポスト３０が形成された後にエッチン
グで除去される。但し、メッキ電流が導電層１４及び選
択粘着層２２に結合され、材料が問題なく選択粘着層２
２の上にメッキされ得る場合、このシード層は省略して
もよい。従来技術において公知の通り、無電解メッキプ
ロセスは、通常、表面をパラジウム触媒溶液で処置する
表面活性化処置を必要とするが、電流は不要であり、多
くの場合にシード層も必要としない。
【００２９】典型的なメッキ溶液は接続ポスト３０を電
気メッキする際に使用される。本発明の実施例によれ
ば、市販されているメッキ溶液を用いる典型的な電解電
気メッキプロセスが使用された。市販されているメッキ
溶液は、典型的に、４重量パーセントの硫酸銅と、１５
重量パーセントの硫酸と、水溶液中の種々の添加物（即
ち、界面活性剤、蛍光剤）を含む。メッキ工程の前に、
ウェーハは、最初に、基板の表面を濡らすため１％ラウ
リル硫酸塩ナトリウム水溶液によって湿潤され、次に、
メッキ電流を活性化する前の短時間にメッキ溶液にウェ
ーハが浸漬される。
気メッキする際に使用される。本発明の実施例によれ
ば、市販されているメッキ溶液を用いる典型的な電解電
気メッキプロセスが使用された。市販されているメッキ
溶液は、典型的に、４重量パーセントの硫酸銅と、１５
重量パーセントの硫酸と、水溶液中の種々の添加物（即
ち、界面活性剤、蛍光剤）を含む。メッキ工程の前に、
ウェーハは、最初に、基板の表面を濡らすため１％ラウ
リル硫酸塩ナトリウム水溶液によって湿潤され、次に、
メッキ電流を活性化する前の短時間にメッキ溶液にウェ
ーハが浸漬される。
【００３０】接続ポスト３０の形成後、図７に示される
如く、ホトレジスト層が取り除かれ、ポリイミド層３２
が選択粘着層２２の上部及び接続ポスト３０の上に形成
される。前述の通り、選択粘着層３２はポリイミドの下
にある金属導電層２０への接合強度を高めるため粘着層
として作用し、ポリイミド３２及び導電層２０が材料と
して両立しない場合には拡散バリヤとして作用する。ポ
リイミド層３２は、通常のＣＭＰ若しくは研磨プロセス
によって平坦に研磨され、それにより得られた結果が図
８に示されている。銅／ポリイミド信号線は、図８に示
された構造体の上部に製造され、信号相互連結層はＩＣ
チップが取り付けられる接合パッドを構成する。
如く、ホトレジスト層が取り除かれ、ポリイミド層３２
が選択粘着層２２の上部及び接続ポスト３０の上に形成
される。前述の通り、選択粘着層３２はポリイミドの下
にある金属導電層２０への接合強度を高めるため粘着層
として作用し、ポリイミド３２及び導電層２０が材料と
して両立しない場合には拡散バリヤとして作用する。ポ
リイミド層３２は、通常のＣＭＰ若しくは研磨プロセス
によって平坦に研磨され、それにより得られた結果が図
８に示されている。銅／ポリイミド信号線は、図８に示
された構造体の上部に製造され、信号相互連結層はＩＣ
チップが取り付けられる接合パッドを構成する。
【００３１】キャパシタのアプリケーションの場合、誘
電層１８は典型的に１００ｎｍ乃至３００ｎｍの厚さを
有し、各導電層１４及び２０は２μｍ乃至１０μｍの厚
さを有する。したがって、導電ポスト１６の高さはこれ
らの厚さ以上でなければならない。上記キャパシタ構造
体の好ましい実施例の場合、導電層２０の厚さは、導電
ポスト１６と導電層２０の両方の良好な導電特性のた
め、導電ポスト１６の高さ（図１に示された距離
“Ｄ”）の２０％以上であり、導電ポスト１６の高さの
８０％以下であり、好ましくは、他の誘電層１８、選択
粘着層２２及び研磨停止層２４のための場所を導電ポス
ト１６によって設定された高さレベルよりも低くするた
め、導電層２０の厚さは導電ポスト１６の高さの６０％
以下である。
電層１８は典型的に１００ｎｍ乃至３００ｎｍの厚さを
有し、各導電層１４及び２０は２μｍ乃至１０μｍの厚
さを有する。したがって、導電ポスト１６の高さはこれ
らの厚さ以上でなければならない。上記キャパシタ構造
体の好ましい実施例の場合、導電層２０の厚さは、導電
ポスト１６と導電層２０の両方の良好な導電特性のた
め、導電ポスト１６の高さ（図１に示された距離
“Ｄ”）の２０％以上であり、導電ポスト１６の高さの
８０％以下であり、好ましくは、他の誘電層１８、選択
粘着層２２及び研磨停止層２４のための場所を導電ポス
ト１６によって設定された高さレベルよりも低くするた
め、導電層２０の厚さは導電ポスト１６の高さの６０％
以下である。
【００３２】図１乃至８に示された構造体は基板キャパ
シタとしての用途が意図されている。しかし、誘電層１
８の厚さを増大させ、及び／又は、誘電率を減少させる
ことにより、この構造体は信号相互連結構造体として使
用することが可能であることが認められる。この構造体
が信号相互連結構造体として使用される場合、第１の信
号線の組が導電層１４に形成され、第２の信号線の組が
導電層２０に形成され、誘電層１８が上記第１及び第２
の信号線の組を隔離し、導電ポスト１６が構造体の上部
の信号線の組から下方の信号線の組までの接続を行う。
信号線アプリケーションの場合、誘電層１８の典型的な
厚さは、３μｍ乃至１５μｍであり、各導電層１４及び
２０は、３μｍ乃至１５μｍの厚さを有する。上記相互
連結構造体の好ましい実施例の場合、誘電層１８の厚さ
は、導電層１４及び２０の誘電絶縁特性並びに信号伝搬
特性のため、導電ポスト１６の高さの２０％以上であ
り、他の誘電層１８、選択粘着層２２及び研磨停止層２
４のための場所を導電ポスト１６によって設定された高
さレベルよりも低くするため、導電ポスト１６の高さの
７０％以下である。
シタとしての用途が意図されている。しかし、誘電層１
８の厚さを増大させ、及び／又は、誘電率を減少させる
ことにより、この構造体は信号相互連結構造体として使
用することが可能であることが認められる。この構造体
が信号相互連結構造体として使用される場合、第１の信
号線の組が導電層１４に形成され、第２の信号線の組が
導電層２０に形成され、誘電層１８が上記第１及び第２
の信号線の組を隔離し、導電ポスト１６が構造体の上部
の信号線の組から下方の信号線の組までの接続を行う。
信号線アプリケーションの場合、誘電層１８の典型的な
厚さは、３μｍ乃至１５μｍであり、各導電層１４及び
２０は、３μｍ乃至１５μｍの厚さを有する。上記相互
連結構造体の好ましい実施例の場合、誘電層１８の厚さ
は、導電層１４及び２０の誘電絶縁特性並びに信号伝搬
特性のため、導電ポスト１６の高さの２０％以上であ
り、他の誘電層１８、選択粘着層２２及び研磨停止層２
４のための場所を導電ポスト１６によって設定された高
さレベルよりも低くするため、導電ポスト１６の高さの
７０％以下である。
【００３３】上記の通り、特に例示された実施例を参照
して本発明の説明が行われているが、本発明の範囲を逸
脱することなく本発明の開示に基づいて種々の変更、変
形及び適応をなし得ることが認められる。また、本発明
は、現時点で最も実際的であり、かつ、好ましいものと
考えられる実施例に関して説明されているが、本発明は
開示された実施例に限定されることはなく、特許請求の
範囲の内容に含まれる種々の変形及び等価物を含意する
よう意図されていることに注意する必要がある。
して本発明の説明が行われているが、本発明の範囲を逸
脱することなく本発明の開示に基づいて種々の変更、変
形及び適応をなし得ることが認められる。また、本発明
は、現時点で最も実際的であり、かつ、好ましいものと
考えられる実施例に関して説明されているが、本発明は
開示された実施例に限定されることはなく、特許請求の
範囲の内容に含まれる種々の変形及び等価物を含意する
よう意図されていることに注意する必要がある。
【００３４】
【発明の効果】上記の説明の通り、本発明によれば、あ
る層に対するパターニングにおいて、その層の下にある
層と相補的であり、下にある層と直に隣接するパターン
をパターニングするために研磨プロセスを使用し、フォ
トリソグラフプロセス工程を用いること無く自動整列さ
れた層を形成する方法が提供される。そのため、フォト
リソグラフプロセス工程における工作機械の精度と、工
程中に生じる温度変化とに起因する整列誤差の問題点が
解消される。
る層に対するパターニングにおいて、その層の下にある
層と相補的であり、下にある層と直に隣接するパターン
をパターニングするために研磨プロセスを使用し、フォ
トリソグラフプロセス工程を用いること無く自動整列さ
れた層を形成する方法が提供される。そのため、フォト
リソグラフプロセス工程における工作機械の精度と、工
程中に生じる温度変化とに起因する整列誤差の問題点が
解消される。
【００３５】本発明によれば、面積の大きいウェーハ上
で層の精密な自動整列を実現することが可能である。
で層の精密な自動整列を実現することが可能である。
【図１】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図２】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図３】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図４】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図５】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図６】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図７】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図８】本発明の方法に従って形成されるキャパシタ構
造体の一例の断面図である。
造体の一例の断面図である。
【図９】本発明の方法に従って、研磨及び残りの研磨停
止層の除去後に自動整列された層が示されているキャパ
シタ構造体の一例の平面図である。
止層の除去後に自動整列された層が示されているキャパ
シタ構造体の一例の平面図である。
【符号の説明】 １２ 基板 １４，２０ 導電層 １６ 導電ポスト １８ 誘電層 ２２ 選択粘着層 ２４ 研磨停止層
Claims (24)
- 【請求項１】 基板に形成された既存層のパターンは上
記基板の表面から第１の高さで離間した低い部分と、上
記基板の表面から上記第１の高さ以上の第２の高さで離
間した高い部分とを有し、上記第１の高さと上記第２の
高さの差は距離Ｄとして表される場合に、上記基板に既
に形成された上記既存層の上に、上記既存層のパターン
に相補的な自動整列されたパターンを具備した層を形成
する方法において、 （ａ）第１の層が上記既存層のパターンに実質的に整合
し、上記既存層のパターンを再生し、上記既存層の上記
高い部分及び上記低い部分の場所に夫々に実質的に対応
した場所に高い部分及び低い部分が設けられ、上記第１
の層の上記低い部分は上記既存層の上記高い部分よりも
低くなるように、上記既存層の材料の化学組成とは異な
る化学組成を有する第１の材料を含む第１の層を上記既
存層の上に形成する段階と、 （ｂ）研磨停止層が上記第１の層のパターンに実質的に
整合し、上記第１の層のパターンを再生し、上記第１の
層の上記高い部分及び上記低い部分の場所に夫々に実質
的に対応した場所に高い部分及び低い部分が設けられる
ように、上記第１の層の材料の上記化学組成とは異なる
化学組成を有する第２の材料を含む研磨停止層を上記第
１の層の上に形成する段階と、 （ｃ）上記既存層の上記高い部分を露出させるべく上記
第１の層の上記高い部分及び上記研磨停止層の高い部分
が除去され、研磨工程の後に残される上記第１の層の露
出したパターンが上記既存層の上記露出されたパターン
に自動整列されるように上記整合的な第１の層及び研磨
停止層を研磨する段階とを含む方法。 - 【請求項２】 （ｄ）上記研磨する段階（ｃ）に続い
て、上記研磨停止層の残留部分を除去する段階を更に有
し、 上記研磨する段階（ｃ）及び上記除去する段階（ｄ）の
後に残される上記第１の層の上記露出したパターンが上
記既存層の上記露出されたパターンと相補的であること
を特徴とする請求項１記載の方法。 - 【請求項３】 上記研磨する段階（ｃ）は、上記第１の
層の上記高い部分が上記研磨停止層の上記低い部分と実
質的に同じ高さになるように上記第１の層を研磨する段
階を含む請求項１記載の方法。 - 【請求項４】 上記研磨する段階は化学機械的に研磨す
る段階を含む請求項１記載の方法。 - 【請求項５】 上記第１の層と上記研磨停止層との間に
第３の材料からなる第２の層を形成する段階を更に有
し、 上記第２の層は、上記第１の層のパターンに実質的に整
合し、上記第１の層のパターンを再生し、上記第１の層
の上記高い部分及び上記低い部分の場所に夫々に実質的
に対応した場所に高い部分及び低い部分が設けられ、 上記第２の層の上記低い部分は上記既存層の上記高い部
分よりも低くされていることを特徴とする請求項１記載
の方法。 - 【請求項６】 上記第２の層の上記低い部分の厚さは上
記既存層の上記第１の高さと上記第２の高さの間の上記
距離Ｄの２０％以上である請求項５記載の方法。 - 【請求項７】 上記第２の層の上記低い部分の厚さは３
μｍ以上である請求項５記載の方法。 - 【請求項８】 上記第２の層の上記低い部分の厚さは上
記既存層の上記第１の高さと上記第２の高さの間の上記
距離Ｄの６０％以下である請求項５記載の方法。 - 【請求項９】 上記第１の層の上記低い部分の厚さは上
記既存層の上記第１の高さと上記第２の高さの間の上記
距離Ｄの２０％以上である請求項１記載の方法。 - 【請求項１０】 上記第１の層の上記低い部分の厚さは
１００μｍ以上である請求項１記載の方法。 - 【請求項１１】 上記第１の層の上記低い部分の厚さは
上記既存層の上記第１の高さと上記第２の高さの間の上
記距離Ｄの６０％以下である請求項１記載の方法。 - 【請求項１２】 上記第１の層の上記高い部分の全表面
積は上記第１の層の総表面積の２０％未満である請求項
１記載の方法。 - 【請求項１３】 自動整列された層を形成する方法にお
いて、 （ａ）基板の表面から第１の高さで離間した低い部分
と、上記基板の表面から上記第１の高さ以上の第２の高
さで離間した高い部分とを有し、上記第１の高さと上記
第２の高さの差は距離Ｄとして表されるパターンが設け
られ、導電材よりなるパターン付きの第１の層を上記基
板の上に形成する段階と、 （ｂ）第２の層が上記第１の層のパターンに実質的に整
合し、上記第１の層のパターンを再生し、上記第１の層
の上記高い部分及び上記低い部分の場所に夫々に実質的
に対応した場所に高い部分及び低い部分が設けられ、上
記第２の層の上記低い部分は上記第１の層の上記高い部
分よりも低くなるように、誘電材の第２の層を上記第１
の層の上に形成する段階と、 （ｃ）上記第３の層が上記第２の層のパターンに実質的
に整合し、上記第２の層のパターンを再生し、上記第２
の層の上記高い部分及び上記低い部分の場所に夫々に実
質的に対応した場所に高い部分及び低い部分が設けら
れ、上記第３の層の上記低い部分は上記第１の層の上記
高い部分よりも低くなるように、導電材の第３の層を上
記第２の層の上に形成する段階と、 （ｄ）研磨停止層が上記第３の層のパターンに実質的に
整合し、上記第３の層のパターンを再生し、上記第３の
層の上記高い部分及び上記低い部分の場所に夫々に実質
的に対応した場所に高い部分及び低い部分が設けられる
ように、上記第３の層の材料の上記化学組成とは異なる
化学組成を有する材料を含む研磨停止層を上記第３の層
の上に形成する段階と、 （ｅ）上記第１の層の上記高い部分を露出させ、研磨工
程の後に残される上記第３の層の露出したパターンが上
記第２の層の露出したパターン及び上記第１の層の露出
したパターンに自動整列されるように整合的な上記第２
の層、上記第３の層及び上記研磨停止層を研磨する段階
とを含む方法。 - 【請求項１４】 （ｆ）上記研磨する段階（ｅ）に続い
て、上記研磨停止層の残留部分を除去する段階を更に有
し、 上記研磨する段階（ｅ）及び上記除去する段階（ｆ）の
後に残される上記第３の層の上記露出したパターンが上
記第１の層の露出したパターン及び上記第２の層の露出
したパターン相補的であることを特徴とする請求項１３
記載の方法。 - 【請求項１５】 上記研磨する段階（ｅ）は、上記第２
の層の上記高い部分及び上記第３の層の上記高い部分が
上記研磨停止層の上記低い部分と実質的に同じ高さにな
るように上記第２の層及び上記第３の層を研磨する段階
を含む請求項１３記載の方法。 - 【請求項１６】 上記研磨する段階は化学機械的に研磨
する段階を含む請求項１３記載の方法。 - 【請求項１７】 上記第３の層の上記低い部分の厚さは
上記第１の層の上記第１の高さと上記第２の高さの間の
上記距離Ｄの２０％以上である請求項１３記載の方法。 - 【請求項１８】 上記第３の層の上記低い部分の厚さは
３μｍ以上である請求項１３記載の方法。 - 【請求項１９】 上記第３の層の上記低い部分の厚さは
上記第１の層の上記第１の高さと上記第２の高さの間の
上記距離Ｄの６０％以下である請求項１３記載の方法。 - 【請求項２０】 上記第２の層の上記低い部分の厚さは
上記第１の層の上記第１の高さと上記第２の高さの間の
上記距離Ｄの２０％以上である請求項１３記載の方法。 - 【請求項２１】 上記第２の層の上記低い部分の厚さは
１００μｍ以上である請求項１３記載の方法。 - 【請求項２２】 上記第１の層の上記低い部分の厚さは
上記第１の層の上記第１の高さと上記第２の高さの間の
上記距離Ｄの６０％以下である請求項１３記載の方法。 - 【請求項２３】 上記第１の層の上記高い部分の全表面
積は上記第１の層の総表面積の２０％未満である請求項
１３記載の方法。 - 【請求項２４】 自動整列された層を形成する方法にお
いて、 （ａ）基板の表面から第１の高さで離間した低い部分
と、上記基板の表面から上記第１の高さ以上の第２の高
さで離間した高い部分とを有し、上記第１の高さと上記
第２の高さの差は距離Ｄとして表されるパターンが設け
られ、第１の材料よりなるパターン付きの第１の層を上
記基板の上に形成する段階と、 （ｂ）第２の層が上記第１の層のパターンに実質的に整
合し、上記第１の層のパターンを再生し、上記第１の層
の上記高い部分及び上記低い部分の場所に夫々に実質的
に対応した場所に高い部分及び低い部分が設けられ、上
記第２の層の上記低い部分は上記第１の層の上記高い部
分よりも低くなるように、第２の材料の第２の層を上記
第１の層の上に形成する段階と、 （ｃ）上記第３の層が上記第２の層のパターンに実質的
に整合し、上記第２の層のパターンを再生し、上記第２
の層の上記高い部分及び上記低い部分の場所に夫々に実
質的に対応した場所に高い部分及び低い部分が設けら
れ、上記第３の層の上記低い部分は上記第１の層の上記
高い部分よりも低くなるように、バリヤ材を含む第３の
層を上記第２の層の上に形成する段階と、 （ｄ）研磨停止層が上記第３の層のパターンに実質的に
整合し、上記第３の層のパターンを再生し、上記第３の
層の上記高い部分及び上記低い部分の場所に夫々に実質
的に対応した場所に高い部分及び低い部分が設けられる
ように、上記第３の層の材料の上記化学組成とは異なる
化学組成を有する材料を含む研磨停止層を上記第３の層
の上に形成する段階と、 （ｅ）上記第１の層の上記高い部分を露出させ、研磨工
程の後に残される上記第３の層の露出したパターンが上
記第２の層の露出したパターン及び上記第１の層の露出
したパターンに自動整列されるように整合的な上記第２
の層、上記第３の層及び上記研磨停止層を研磨する段階
と、 （ｆ）上記研磨する段階の後に、上記研磨停止層を除去
する段階と、 （ｇ）上記第３の層の上にポリイミド層を形成する段階
とを含み、 上記第３の層の上記バリヤ材は上記ポリイミドが上記第
２の層の材料と接触することを阻止することを特徴とす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US984984 | 1997-12-04 | ||
| US08/984,984 US6025244A (en) | 1997-12-04 | 1997-12-04 | Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261014A true JPH11261014A (ja) | 1999-09-24 |
| JP3682903B2 JP3682903B2 (ja) | 2005-08-17 |
Family
ID=25531087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34529398A Expired - Fee Related JP3682903B2 (ja) | 1997-12-04 | 1998-12-04 | 基板キャパシタ形成に適した化学機械的研磨による自己整列パターンの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6025244A (ja) |
| JP (1) | JP3682903B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251878A (ja) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| JP2012248285A (ja) * | 2011-05-25 | 2012-12-13 | Panasonic Corp | 電極形成基板およびその製造方法および同電極形成基板を用いた有機ｅｌデバイス |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4298131B2 (ja) | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP3664987B2 (ja) * | 2001-03-14 | 2005-06-29 | シャープ株式会社 | 電子顕微鏡観察用試料の作成方法及び半導体装置の解析方法 |
| EP1303147A1 (en) * | 2001-10-12 | 2003-04-16 | CSEM Centre Suisse d'Electronique et de Microtechnique SA | Method for calibration of an electronic camera |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163489A (ja) * | 1992-11-27 | 1994-06-10 | Nec Corp | 選択平坦化ポリッシング方法 |
| JPH0799237A (ja) * | 1993-06-24 | 1995-04-11 | Northern Telecom Ltd | 集積回路の製造方法 |
| JPH08139293A (ja) * | 1994-09-17 | 1996-05-31 | Toshiba Corp | 半導体基板 |
| JPH09223740A (ja) * | 1996-02-16 | 1997-08-26 | Sony Corp | 層間絶縁膜の平坦化方法 |
| JPH1050956A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH10135428A (ja) * | 1996-08-16 | 1998-05-22 | United Microelectron Corp | 半導体記憶装置のキャパシタ構成 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956313A (en) * | 1987-08-17 | 1990-09-11 | International Business Machines Corporation | Via-filling and planarization technique |
| US5137597A (en) * | 1991-04-11 | 1992-08-11 | Microelectronics And Computer Technology Corporation | Fabrication of metal pillars in an electronic component using polishing |
| US5246884A (en) * | 1991-10-30 | 1993-09-21 | International Business Machines Corporation | Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop |
| US5314843A (en) * | 1992-03-27 | 1994-05-24 | Micron Technology, Inc. | Integrated circuit polishing method |
| US5334281A (en) * | 1992-04-30 | 1994-08-02 | International Business Machines Corporation | Method of forming thin silicon mesas having uniform thickness |
| US5292677A (en) * | 1992-09-18 | 1994-03-08 | Micron Technology, Inc. | Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts |
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| US5234868A (en) * | 1992-10-29 | 1993-08-10 | International Business Machines Corporation | Method for determining planarization endpoint during chemical-mechanical polishing |
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
| US5318663A (en) * | 1992-12-23 | 1994-06-07 | International Business Machines Corporation | Method for thinning SOI films having improved thickness uniformity |
| US5328553A (en) * | 1993-02-02 | 1994-07-12 | Motorola Inc. | Method for fabricating a semiconductor device having a planar surface |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5773871A (en) * | 1993-06-24 | 1998-06-30 | Northern Telecom Limited | Integrated circuit structure and method of fabrication thereof |
| US5395801A (en) * | 1993-09-29 | 1995-03-07 | Micron Semiconductor, Inc. | Chemical-mechanical polishing processes of planarizing insulating layers |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| US5627094A (en) * | 1995-12-04 | 1997-05-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Stacked container capacitor using chemical mechanical polishing |
| US5858870A (en) * | 1996-12-16 | 1999-01-12 | Chartered Semiconductor Manufacturing, Ltd. | Methods for gap fill and planarization of intermetal dielectrics |
-
1997
- 1997-12-04 US US08/984,984 patent/US6025244A/en not_active Expired - Lifetime
-
1998
- 1998-12-04 JP JP34529398A patent/JP3682903B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163489A (ja) * | 1992-11-27 | 1994-06-10 | Nec Corp | 選択平坦化ポリッシング方法 |
| JPH0799237A (ja) * | 1993-06-24 | 1995-04-11 | Northern Telecom Ltd | 集積回路の製造方法 |
| JPH08139293A (ja) * | 1994-09-17 | 1996-05-31 | Toshiba Corp | 半導体基板 |
| JPH09223740A (ja) * | 1996-02-16 | 1997-08-26 | Sony Corp | 層間絶縁膜の平坦化方法 |
| JPH1050956A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH10135428A (ja) * | 1996-08-16 | 1998-05-22 | United Microelectron Corp | 半導体記憶装置のキャパシタ構成 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251878A (ja) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| JP2012248285A (ja) * | 2011-05-25 | 2012-12-13 | Panasonic Corp | 電極形成基板およびその製造方法および同電極形成基板を用いた有機ｅｌデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US6025244A (en) | 2000-02-15 |
| JP3682903B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5916453A (en) | Methods of planarizing structures on wafers and substrates by polishing | |
| US4954142A (en) | Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor | |
| USRE39126E1 (en) | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs | |
| US5451551A (en) | Multilevel metallization process using polishing | |
| KR100918129B1 (ko) | 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 | |
| JP2000216547A (ja) | チップキャリヤ基板 | |
| JP3297359B2 (ja) | 半導体ウェハを平坦化する方法 | |
| JPS60130144A (ja) | 相互接続用スタツド構造体形成方法 | |
| JP2007520054A (ja) | 単一マスクビア式方法および装置 | |
| US4758306A (en) | Stud formation method optimizing insulator gap-fill and metal hole-fill | |
| JPH11261014A (ja) | 基板キャパシタ形成に適した化学機械的研磨による自動整列パターンの形成方法 | |
| JPH08222630A (ja) | 多層配線形成方法 | |
| US6171514B1 (en) | Polishing method for planarizing a substrate | |
| JP4561307B2 (ja) | 配線基板の製造方法および半導体装置の製造方法 | |
| US20010051431A1 (en) | Fabrication process for dishing-free cu damascene structures | |
| JP2001203178A (ja) | 化学機械研磨方法及び化学機械研磨装置 | |
| KR100321156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| EP1350266B1 (en) | Conductor chemical-mechanical polishing in integrated circuit interconnects | |
| KR100850069B1 (ko) | 반도체 소자의 금속 배선 제조 방법 | |
| KR0179849B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| CN118280847A (zh) | 一种硅转接板背面铝布线工艺与对准方法 | |
| KR100278882B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| US20020173140A1 (en) | Conductor chemical-mechanical polishing in integrated circuit interconnects | |
| JP2002367997A (ja) | 埋め込み配線の形成方法及びインクジェットヘッドのヒーターボード | |
| JPS6057997A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |