JPH11251996A - アダプティブアレイアンテナ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 低速周波数ホッピング通信に適用した場合で
も、信頼性の高いアンテナ制御係数が得られるアダプテ
ィブアレイアンテナ制御装置を得る。 【解決手段】 アレイアンテナからの受信信号に基づい
て最適化受信信号を出力する位相振幅制御回路と、受信
信号と最適化受信信号に基づいてアンテナ制御係数を計
算するアンテナ適応制御回路と、周波数ホッピングのタ
イミングに従って、ホッピングする周波数毎に設定され
るアンテナ制御係数の記憶および出力を行うアンテナ制
御係数記憶回路と、前記３つの回路間でのアンテナ制御
係数の受け渡しを制御する係数切替制御回路とを備え、
アンテナ適応制御は、各ホッピング周波数毎にアンテナ
制御係数記憶回路からアンテナ制御係数を制御係数の初
期値として読出し、ホッピング周波数の終了時点でアン
テナ制御係数記憶回路に現在の制御係数最新値として更
新、記憶するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル無線
通信に関するもので、特に数十シンボル毎に伝送周波数
を切り替える低速周波数ホッピング通信におけるアダプ
ティブアレイアンテナの制御装置に関するものである。

【０００２】

【従来の技術】従来のアダプティブアレイアンテナ受信
機の一構成例を図４に示す。このアダプティブアレイア
ンテナ受信機は、複数のアンテナ素子（この例では２素
子）で構成されるアレイアンテナ１１と、これらアレイ
アンテナ１１の出力側に接続され、アレイアンテナ１１
の受信信号ａが入力されるアンテナ適応制御回路１２、
及び位相振幅制御回路１３と、位相振幅制御回路１３の
出力信号である最適化受信信号ｃが入力される受信機１
４とを備えて構成されている。ここで、アンテナ適応制
御回路１２の出力はまた位相振幅制御回路１３に入力さ
れ、また位相振幅制御回路１３の出力はアンテナ適応制
御回路１２に入力される。

【０００３】以下に従来のアダプティブアレイアンテナ
受信機の動作について説明する。複数のアンテナ素子
（この例では２素子）で構成されるアレイアンテナ１１
から受信される受信信号ａは、それぞれ異なる位相と振
幅で受信される。

【０００４】アンテナ適応制御回路１２では、公知のＣ
ＭＡ（Ｃｏｎｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｌｇｏｒ
ｉｔｈｍ）やＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａ
ｒｅ）などの適応アルゴリズムを用い、それぞれのアン
テナ素子の位相と振幅の制御量（それぞれのアンテナ素
子の位相と振幅の制御量を総称し以降、アンテナ制御係
数という）ｂを計算（以下、前記アンテナ制御係数の計
算処理を適応処理という）し出力する。

【０００５】この適応処理には、受信信号ａと後述する
位相振幅制御回路１３の出力である最適化受信信号ｃを
用いる。適応アルゴリズムはこれらの情報に基づいて、
何らかの評価関数（たとえばＣＭＡの場合なら振幅誤差
電力）を最適化することによりアンテナ制御係数ｂを制
御し、最適な指向性を得る。

【０００６】位相振幅制御回路１３で用いるアンテナ制
御係数ｂの初期値は、まず、ある特定のアンテナ制御係
数（例えば、一本のアンテナのみ最大ゲインとして、そ
の他のアンテナ入力は無視する等）に設定して適応処理
を開始し、後はその以前の結果を継続利用し、連続した
適応処理を行うのが一般的である。

【０００７】次に、位相振幅制御回路１３において、前
記アンテナ制御係数ｂに従ってそれぞれの受信信号の位
相および振幅を調整して合成した最適化受信信号ｃをア
ンテナ適応制御回路１２に出力すると共に受信機１４に
も出力する。

【０００８】そして、受信機１４において、適用するシ
ステムに応じた復調、復号処理を行い、送信された信号
を再生する。最適化受信信号ｃは適応アルゴリズムによ
る信号処理の結果、希望する方向にビームを向けた状態
になっているので、干渉波や妨害波の存在する通信環境
においても受信機での受信品質は良好なものとなる。

【０００９】なお、ここでは、アダプティブアレイを受
信機に用いる場合について説明したが、同様に送信機に
用いた場合でも同様の効果が得られる。

【００１０】また、セルラーシステム等の干渉波が存在
する通信システムにおける干渉回避の一手段として周波
数ホッピング通信がある。これは図５に示すように、通
信に用いる周波数をある一定時間（低速ホッピングの場
合は複数シンボルにわたって同一周波数で通信を行う）
のホッピング周期（Ｔ）で切り替える操作により干渉波
の影響を軽減するものである。

【００１１】

【発明が解決しようとする課題】しかし、上述した従来
のアダプティブアレイアンテナ受信機と低速周波数ホッ
ピング通信を組み合わせて用いた場合、図６に示す様に
伝送周波数（ｆ０、ｆ１、ｆ２）によって伝搬路状況に
は差があり、図６（ａ）に示すように、夫々の伝送周波
数によってアダプティブアレイの理想的指向性は変化す
る。従って、伝送周波数切替え後、次の周波数における
理想的指向性にアレイアンテナのビームが向けられるま
でには、追従に要する遅延（適応アルゴリズムによって
程度差はあるが）が発生する。

【００１２】この追従動作の間は、図６（ｂ）に示すよ
うに、アンテナ制御係数の理想値に対する誤差（制御誤
差電力）が大きく、アンテナのビームは希望する方向を
向いていない。このような状態では、受信電力が小さく
なってしまったり、干渉波や妨害波の方をより強く受信
してしまう可能性もあり、受信品質が著しく劣化する。

【００１３】また、アンテナ制御係数が適切な値に収束
することなく発散してしまう可能性もあり得る。

【００１４】さらに、前記のような問題点を回避するた
めに伝送周波数切替後の一定時間をカードスペースとし
て確保し通信を中断するという方法があるが、余計なガ
ードスペースの挿入は伝送効率の低下を招く等の欠点が
ある。

【００１５】そこで、この発明は、このような従来の問
題点を解決するためになされたもので、低速周波数ホッ
ピング通信に適用した場合でも、遅延が少なく、安定し
たアンテナ制御係数が得られ、良好な性能を保持できる
アダプティブアレイアンテナ制御装置を提供することを
目的とする。

【００１６】

【課題を解決するための手段】上述した課題を解決する
ため、この発明は、１シンボルから数１００シンボルの
範囲で定められる周期で複数の周波数間に渡りホッピン
グを行う低速周波数ホッピング通信において、空間から
の電波を受信する２つ以上の複数のアンテナ素子で構成
されるアレイアンテナ４１より受信される受信信号の位
相と振幅を調整して合成し、最適化受信信号を出力する
位相振幅制御回路４３と、前記アレイアンテナ４１より
受信される受信信号と前記位相振幅制御回路から出力さ
れる最適化受信信号に基づいて、公知のＣＭＡ（Ｃｏｎ
ｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｌｇｏｒｉｔｈｍ）や
ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）などの
適応アルゴリズムを用いて、それぞれのアンテナ素子の
位相と振幅の制御量（アンテナ制御係数）を計算するア
ンテナ適応制御回路４２と、外部より供給される周波数
ホッピングのタイミングに従ってホッピングする周波数
毎に設定されるアンテナ制御係数の記憶および出力を行
うアンテナ制御係数記憶回路４５と、受信機４４におい
て抽出されるフレームタイミングに同期したタイミング
を前記アンテナ制御係数記憶回路に供給し、該タイミン
グに従って前記アンテナ制御係数記憶回路と前記位相振
幅制御回路と前記アンテナ制御係数記憶回路の３つの回
路間でのアンテナ制御係数の受け渡しを制御する係数切
替制御回路４６と、前記位相振幅制御回路において合成
された最適化受信信号をもとに、タイミング再生、復
調、復合処理等を行い送信された信号を再生する受信機
４４とによって構成され、前記アンテナ適応制御回路に
よるアンテナ適応制御は各ホッピング周波数毎に前記ア
ンテナ制御係数記憶回路からアンテナ制御係数を制御係
数の初期値として読み出し、ホッピング周波数の終了時
点で該アンテナ制御係数記憶回路に現在の制御係数最新
値として更新、記憶するようにしたものである。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態を図
を用いて説明する。図１は、実施の形態に係るアダプテ
ィブアレイ受信機の一構成例を示すブロック図である。
図２はフレーム構成の一例を示す図、図３はアンテナ制
御係数記憶回路の動作を説明する図である。

【００１８】図１において、アダプティブアレイアンテ
ナ制御装置は、複数のアンテナ素子で構成されるアレイ
アンテナ４１に接続された位相振幅制御回路４３と、ア
レイアンテナ４１に接続されると共に、位相振幅制御回
路４３の出力側に接続されたアンテナ適応制御回路４２
と、位相振幅制御回路４３の出力側に接続された受信機
４４と、受信機４４、アンテナ適応制御回路４２、及び
後述するアンテナ制御係数記憶回路４５の出力側に接続
された係数切替制御回路４６と、アンテナ適応制御回路
４２の出力側に接続された前述のアンテナ制御係数記憶
回路４５とを備えている。

【００１９】アンテナ制御係数記憶回路４５は、アンテ
ナ適応制御回路４２の出力側に接続されたレジスタ０か
らレジスタｎ−１までのｎ個のレジスタを備え、レジス
タｎ−１の出力側が係数切替制御回路４６の後述するセ
レクタ４６２の一方の端子Ａに接続されている。

【００２０】係数切替制御回路４６は、アンテナ適応制
御回路４２の出力側が他方の端子Ｂに接続される前述の
セレクタ４６２と、セレクタ４６２の出力側が接続され
るラッチ４６３と、受信機４４の出力側に接続されると
共に、その３つの出力端子（出力信号Ｔ１〜Ｔ３に対
応）がそれぞれアンテナ制御係数記憶回路４５、セレク
タ４６２、ラッチ４６３に接続されるタイミング生成回
路４６１とを備えて構成されている。

【００２１】以下、実施の形態の動作について説明す
る。複数のアンテナ素子で構成されるアレイアンテナ４
１より受信される受信信号ａは、それぞれのアンテナ素
子で異なる位相と振幅で受信される。受信信号ａはアン
テナ適応制御回路４２、及び位相振幅制御回路４３へ入
力される。

【００２２】アンテナ適応制御回路４２では、受信信号
ａと後述する位相振幅制御回路４３の出力である最適化
受信信号ｃに基づいて、公知のＣＭＡやＬＭＳなどの適
応アルゴリズムを用いてアンテナ制御係数ｂを計算し、
それを係数切替制御回路４６とアンテナ制御係数記憶回
路４５に出力する。

【００２３】なお、アンテナ制御係数ｂの初期値は適応
処理を開始する１番始めのフレームにおいて、それぞれ
の異なる周波数に対応したｎ個のスロット毎に特定の値
として与えられるものとし、２番目のフレーム以降は各
周波数に対応したｎ個のスロット毎に継続した適応処理
を行う。

【００２４】図２の例で説明すると、時間的に連続する
スロット（例えばスロット０１［＊１］とスロット０２
［＊２］の間には、適応処理の連続性はなく、異なるフ
レーム間で同じ周波数を使用するスロット（例えばスロ
ット０２［＊２］とスロット１２［＊３］）の間で連続
性を持つような適応処理を行うことになる。

【００２５】次に、位相振幅制御回路４３では、アンテ
ナ適応制御回路４２で計算されたアンテナ制御係数ｂを
用いて受信信号ａの位相、及び振幅を調整して合成し、
その結果である最適化受信信号ｃを受信機４４に出力
し、同時にアンテナ適応制御回路４２にフィードバック
する。

【００２６】受信機４４では、最適化受信信号ｃを適用
するシステムに応じ復調、復号処理等を行い送信された
信号を再生する。また公知のフレーム検出技術により検
出したホッピングタイミングに同期させ、後述する係数
切替制御回路４６で必要となる各種のクロック信号を供
給する。

【００２７】係数切替制御回路４６では、受信機４４に
おいて同期信号の検出等の手段によって抽出されるフレ
ームタイミング等の各種クロック信号ｆに基づいて、タ
イミング生成回路４６１がレジスタシフト信号Ｔ１、セ
レクタ制御信号Ｔ２、係数更新タイミングＴ３を生成
し、それによりラッチ４６３やセレクタ４６２とアンテ
ナ制御係数記憶回路４５を用いてアンテナ制御係数ｂの
受け渡しを制御する。

【００２８】アンテナ制御係数記憶回路４５では、係数
切替制御回路４６より出力されるタイミングに従ってア
ンテナ制御係数ｂの最新値をホッピングするスロット毎
に逐次更新、記憶していく。

【００２９】以下、アンテナ制御係数記憶回路の動作お
よび係数切替制御回路のアンテナ制御係数の受け渡し制
御方法を説明する。

【００３０】例えば、図３のようにｆ０、ｆ１、ｆ２の
３つの周波数で巡回ホッピングを行う場合（図１、図２
図中でｎ＝３に相当）、まず、ホッピングタイミングｔ
１［図３の＊１］の時点で、レジスタシフト信号［図３
の＊Ｔ１、図１のＴ１］に従ってホッピングする周波数
の数に相当する深さ（この例ではｎ＝３）を持つアンテ
ナ制御係数記憶回路４５内のレジスタ内容をシフト（レ
ジスタ２の内容を廃棄し、レジスタ１の内容をレジスタ
２に移動し、レジスタ０の内容をレジスタ１に移動す
る）し、レジスタ０にアンテナ制御係数ｂの最新値ｆ０
（１）の書き込みを行う。

【００３１】同時に係数切替制御回路４６内部のセレク
タ４６２では、セレクタ制御信号［図３の＊Ｔ２、図１
のＴ２］に従いセレクタ出力をＡ入力に切替える。これ
により、係数切替制御回路４６内部のラッチ４６３の入
口には、１つ前の周波数ｆ１受信時の制御係数に相当す
る最も古いアンテナ制御係数ｆ１（０）が用意されてい
ることになる。

【００３２】次に、前記操作終了直後の係数更新タイミ
ング［図２の＊２］において係数切替制御回路４６内部
のラッチ４６３にアンテナ制御係数ｆ１（０）が書き込
まれ位相振幅制御回路４３へ出力される。

【００３３】次に、前記係数更新タイミング［図３の＊
２］からその次の係数更新タイミング［図３の＊４］に
至る間の時点［図３の＊３］において、係数切替制御回
路４６内部のセレクタ４６２はセレクタ制御信号に従
い、セレクタ出力をＢ入力に切替え、アンテナ適応制御
回路４２の出力を直接出力するようにパスを切替える。
その後、ホッピングタイミングｔ２［図３の＊５］まで
はセレクタ出力をＢ入力のまま保持する。

【００３４】次に、ホッピングタイミングｔ２になった
時点で、再びセレクタ出力をＡ入力側に切り替え、レジ
スタのシフト、アンテナ制御係数の最新値ｆ１（１）の
書き込みを行った後、アンテナ制御係数記憶回路４５か
ら最も古いアンテナ制御係数ｆ２（０）を位相振幅制御
回路４３に出力する。その後、次の係数更新タイミング
の前に再びセレクタ出力をＢ入力に切替え、アンテナ適
応制御回路４２の出力を直接出力する。

【００３５】以下、同様の操作を各ホッピングタイミン
グ［図３のｔｉ（０≦ｉ≦∞）］において行う。なお、
アンテナ制御係数記憶回路４５をハードウェアで実現す
るにはＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ）メモリを使うと簡単である。

【００３６】また、もう一つのアンテナ制御係数記憶回
路４５の構成方法として、上記の様にレジスタの中味を
移動していくのではなく、ｎ個のレジスタに対する読出
しと書込みのアドレスを巡回的に変えながら読み書きを
行うことによっても等価な効果が得られ、例えば、図３
の例で説明すると（以下の［］内はレジスタ中味のデー
タを示している）、

【００３７】ｔ１のタイミングでの書込みアドレスがレ
ジスタ０［ｆ０（１）］、読出しアドレスがレジスタ１
［ｆ１（０）］、ｔ２のタイミングでの書込みアドレス
がレジスタ１［ｆ１（１）］、読出しアドレスがレジス
タ２［ｆ２（０）］、ｔ３のタイミングでの書込みアド
レスがレジスタ２［ｆ２（１）］、読出しアドレスがレ
ジスタ０［ｆ０（１）］、ｔ４のタイミングでの書込み
アドレスがレジスタ０［ｆ１（２）］、読出しアドレス
がレジスタ１［ｆ１（１）］、ｔ５のタイミングでの書
込みアドレスがレジスタ１［ｆ２（２）］、読出しアド
レスがレジスタ２［ｆ２（１）］、

【００３８】となり、読出される結果が等価であること
がわかる。ただし、この方法を用いた場合は係数切替制
御回路４６のセレクタ入力とアンテナ制御係数記憶回路
４５との間にデータを保持するレジスタが必要になる。

【００３９】

【発明の効果】以上詳細に説明したように、この発明に
よれば、伝送周波数が周期的に切り替わる周波数ホッピ
ング通信においても、伝送周波数の切り替えに起因する
誤動作が少なく、信頼性の高いアダプティブアレイアン
テナ制御装置を実現することができるという効果を奏す
る。

【図面の簡単な説明】

【図１】この発明の実施の形態を示すブロック図であ
る。

【図２】この発明の実施の形態における周波数ホッピン
グ通信用フレームの構成例を示す図である。

【図３】この発明の実施の形態におけるアンテナ制御係
数制御回路の動作説明図である。

【図４】従来のアダプティブアレイアンテナ制御装置を
示すブロック図である。

【図５】周波数ホッピング通信の概念を示す図である。

【図６】伝送周波数毎の理想的指向性と制御誤差電力の
関係を示す図である。

【符号の説明】

４１ アレイアンテナ ４２ アンテナ適応制御回路 ４３ 位相振幅制御回路 ４４ 受信機 ４５ アンテナ制御係数記憶回路 ４６ 係数切替制御回路 ４６１ タイミング生成回路 ４６２ セレクタ ４６３ ラッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 空間からの電波を受信する２つ以上の複
   数のアンテナ素子で構成されるアレイアンテナより受信
   される受信信号の位相と振幅を調整して合成し最適化受
   信信号を出力する位相振幅制御回路と、 前記位相振幅制御回路において合成された最適化受信信
   号をもとに、タイミング再生、復調、復合処理を行い送
   信された信号を再生する受信機と、 前記アレイアンテナより受信される受信信号と前記位相
   振幅制御回路から出力される最適化受信信号に基づい
   て、前記アンテナ素子の位相と振幅の制御量であるアン
   テナ制御係数を計算するアンテナ適応制御回路と、 前記受信機より供給される周波数ホッピングのタイミン
   グに従って、ホッピングする周波数毎に設定されるアン
   テナ制御係数の記憶および出力を行うアンテナ制御係数
   記憶回路と、 前記受信機において抽出されるフレームタイミングに同
   期したタイミングを前記アンテナ制御係数記憶回路に供
   給し、該タイミングに従って前記アンテナ制御係数記憶
   回路と前記位相振幅制御回路と前記アンテナ制御係数記
   憶回路の３つの回路間でのアンテナ制御係数の受け渡し
   を制御する係数切替制御回路とを備え、 前記アンテナ適応制御回路によるアンテナ適応制御は、
   各ホッピング周波数毎に前記アンテナ制御係数記憶回路
   からアンテナ制御係数を制御係数の初期値として読出
   し、ホッピング周波数の終了時点で該アンテナ制御係数
   記憶回路に現在の制御係数最新値として更新、記憶する
   ようにしたことを特徴とするアダプティブアレイアンテ
   ナ制御装置。