JPH11251439A - クロックバッファ配置方法 - Google Patents

Abstract

(57)【要約】 【課題】 電源配線の電圧降下量を低減できると共にク
ロックスキューを防止できるようにする。 【解決手段】 クロックバッファ初期配置工程Ｓ０１に
おいて、階層構造のうちの第０段のクロックバッファを
電源幹線に隣接する位置に配置した後、クロックバッフ
ァ配置工程Ｓ０２において、２段目以降（第１段から第
ｎ−１段まで）のクロックバッファを配置する。クロッ
クバッファ配置工程Ｓ０２はマンハッタン距離計算工程
Ｓ０２ａと対象クロックバッファ配置工程Ｓ０２ｂとか
らなり、マンハッタン距離計算工程Ｓ０２ａは、前段の
クロックバッファの出力端子と処理の対象である当該ク
ロックバッファの入力端子とのマンハッタン距離を計算
し、対象クロックバッファ配置工程Ｓ０２ｂは、この座
標列の中から電源配線と隣接する位置を求めて配置す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
論理回路におけるクロック供給用のクロックバッファ配
置方法に関する。

【０００２】

【従来の技術】論理回路にクロック信号を供給するクロ
ック設計にあっては、クロック信号の同期ずれであるク
ロックスキューを低減させるためにクロックバッファを
どのように配置するかが問題となる。この問題を解決す
るため、従来は、クロック信号パッドからフリップフロ
ップ等のクロック入力端子までのクロックバッファの段
数をそれぞれ等しくするクロックツリー方式と呼ばれる
方法がある。また、この方法を進化させた方式であっ
て、各クロックバッファから次段のクロックバッファま
での配線長又は各クロックバッファからフリップフロッ
プ等のクロック入力端子までの配線長がそれぞれ等しく
なる位置にクロックバッファを配置することにより、ク
ロック信号パッドからセルまでのクロック配線ごとの寄
生素子（抵抗、容量及びインダクタンス）の量を大まか
に合わせるバランスドクロックツリー方式と呼ばれる方
法がある。

【０００３】

【発明が解決しようとする課題】しかしながら、半導体
プロセスの微細化及び配線層の多層化に伴い、該配線層
を構成するメタル配線がますます薄膜化されることによ
って配線抵抗が増大し、該配線抵抗が信号配線だけでな
く電源配線においても重要な設計要素となっており、従
来のクロックバッファ配置方式では対応できない問題が
発生している。

【０００４】すなわち、集積回路の回路ブロックに電源
電位を供給する電源配線の設計においては、回路の消費
電流と電源配線の寄生素子とにより電源配線の電圧変動
が発生する。特に、動作周波数が数百ＭＨｚを超える集
積回路においては、配線抵抗に起因する電圧降下と該電
圧降下に起因する遅延の劣化とが顕著になる。

【０００５】一般に、クロックバッファはゲート幅が大
きいトランジスタを用いて構成されているため、その消
費電流も大きく、電源配線の抵抗による電圧降下も大き
くなるので、クロックバッファと同一の電源配線に接続
されている他の回路は電源電圧降下の影響によって遅延
が大きくなる。また、クロックバッファ自体も電源電圧
降下の影響を受けるため、各クロックバッファ間で動作
速度にばらつきが生じ、従来のクロックツリー方式では
十分にクロックスキューを防止できないという問題があ
る。

【０００６】本発明は、前記従来の問題を解決し、電源
配線の電圧降下量を低減できると共にクロックスキュー
を防止できるようにすることを目的とする。

【０００７】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、クロックバッファを電源線に沿って配置
すると共に、クロックツリー構造を採用する場合には、
クロックバッファ間の配線長を同一とするように配置す
る構成とする。

【０００８】本発明に係る第１のクロックバッファ配置
方法は、論理回路に含まれる複数のセルにクロック信号
を供給するためのクロックバッファを配置するクロック
バッファ配置方法であって、クロックバッファを複数の
セルのいずれのセルよりも電源線に近い位置に配置する
配置工程を備えている。

【０００９】第１のクロックバッファ配置方法による
と、消費電流が相対的に大きいクロックバッファを複数
のセルのいずれのセルよりも電源線に近い位置に配置す
るため、複数のクロックバッファを配置する際にはクロ
ックバッファ間で遅延時間の差が生じない。

【００１０】本発明に係る第２のクロックバッファ配置
方法は、論理回路に含まれる複数のセルにクロック信号
を供給するためのツリー状の階層構造を持つ複数のクロ
ックバッファを配置するクロックバッファ配置方法であ
って、階層構造の階層ごとに、複数のクロックバッファ
を、一の階層に属するクロックバッファと該一の階層の
前の階層である他の階層に属する複数のクロックバッフ
ァとの各マンハッタン距離がいずれも同一となるように
電源線に沿ってそれぞれ配置する配置工程を備えてい
る。

【００１１】第２のクロックバッファ配置方法による
と、ツリー状の階層構造の階層ごとに、複数のクロック
バッファを、一の階層に属するクロックバッファと該一
の階層の前の階層である他の階層に属する複数のクロッ
クバッファとの各マンハッタン距離がいずれも同一とな
るように電源線に沿ってそれぞれ配置するため、各クロ
ックバッファ間の配線長が等しくなることからクロック
スキューを低減でき、各クロックバッファが電源線の近
傍に配置されることから電圧降下を抑制できる。

【００１２】本発明に係る第３のクロックバッファ配置
方法は、論理回路に含まれる複数のセルにクロック信号
を供給するためのツリー状の階層構造を持つ複数のクロ
ックバッファを配置するクロックバッファ配置方法であ
って、階層構造の階層ごとに、一の階層に属するクロッ
クバッファを、該一の階層の前の階層である他の階層に
属するクロックバッファが配置されている電源線と隣り
合う電源線に沿って、且つ、一の階層に属するクロック
バッファと他の階層に属する複数のクロックバッファと
の各マンハッタン距離がいずれも同一となるように配置
する配置工程を備えている。

【００１３】第３のクロックバッファ配置方法による
と、ツリー状の階層構造の階層ごとに、一の階層に属す
るクロックバッファを、該一の階層の前の階層に属する
クロックバッファが配置されている電源線と隣り合う電
源線に沿って配置するため、クロックバッファを特定の
電源線に集中することなくレイアウト面の全体に分散さ
せることができる。また、各クロックバッファ間の配線
長を等しくできると共に、各クロックバッファが電源線
の近傍に配置されるので電圧降下を抑制できる。

【００１４】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態を図面に基づいて説明する。

【００１５】なお、各実施形態においては説明を簡単に
するため、電源配線の寄生素子を抵抗成分のみとして考
える。

【００１６】まず、クロックバッファ等の標準セル（＝
スタンダードセル）の消費電流と電源配線の電圧降下と
の関係について説明する。図１は電源配線に接続された
３つの標準セルの等価回路を示している。各標準セル間
に敷設されている電源配線はそれぞれ同一の配線長及び
配線幅を有しているとし、これにより各配線抵抗は等し
いとする。

【００１７】図１に示すように、電源幹線の電圧をＶ0
とし、各標準セルの電源配線の接続点の電圧を電源幹線
側から順にＶ1 ，Ｖ2 ，Ｖ3 とすると、これらは以下に
示す式（１），（２）及び（３）のように表わされる。

【００１８】 Ｖ1 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 ） …（１） Ｖ2 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 )−Ｒ×(Ｉ2 ＋Ｉ3 ) …（２） Ｖ3 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 )−Ｒ×(Ｉ2 ＋Ｉ3 )−Ｒ×Ｉ3 ＝Ｖ0 −Ｒ×Ｉ1 −２Ｒ×Ｉ2 −３Ｒ×Ｉ3 …（３） 式（１）に示すように、電源幹線近傍の接続点の電位Ｖ
1 は、各標準セルの消費電流の総和に比例して電圧降下
が発生することが分かり、一方、式（３）に示すよう
に、電源幹線から最も離れた位置にある接続点の電位Ｖ
3 は、Ｉ2 及びＩ3に示す消費電流が大きくなるほど電
圧降下が大きくなり、その結果遅延時間の劣化が大きく
なることが分かる。これにより、電源幹線から離れて配
置されたセルの電流量ほど電源配線の電圧降下に与える
影響が大きくなるため、逆に、消費電流が相対的に大き
いセルを電源幹線の近傍に配置すれば電源線の電圧降下
が小さくなって、一の電源線に接続された回路の遅延時
間の劣化を抑制することができる。

【００１９】標準セルにクロック信号を供給するための
クロックバッファには、フリップフロップやラッチのク
ロック入力端子及び配線等の大きな容量負荷や大きな抵
抗負荷が接続されており、その充放電のためにクロック
バッファの消費電流は必然的に大きくなる。図１に示す
電源配線の電圧降下とセル配置との関係から、同一の駆
動能力、同一の容量又は同一の抵抗負荷が接続されてい
たとしても、電源幹線からの距離によって各クロックバ
ッファ間の遅延時間に差が生じるためクロックスキュー
が発生する。クロックバッファの電圧降下による遅延変
動とクロックスキューの増加とを回避するためには、ク
ロックバッファを標準セルよりも電源幹線側に配置した
方がよい。また、このようにすると、クロックバッファ
よりも消費電流が小さい標準セルが電源幹線から遠くな
るため、電源線の電圧降下の影響を受けにくくなるの
で、回路遅延の変動を小さくできる。

【００２０】図２は本発明の第１の実施形態に係るクロ
ックバッファ配置方法を用いたセルの部分レイアウトを
示している。図２に示すように、レイアウト上に設けら
れた電源線及び接地線からなる電源幹線１１と、該電源
幹線１１と直交し電源線及び接地線からなる第１の電源
配線１２及び第２の電源配線１３とが配置されている。
第１の電源配線１２には第１のセル列１４が配置され、
第２の電源配線１３には第２のセル列１５が配置されて
いる。第１のセル列１４は、電源幹線１１側からクロッ
クバッファ１、セル１及びセル２の順に第１の電源配線
１２と接続されており、第２のセル列１５は、電源幹線
１１側からクロックバッファ２、セル３及びセル４の順
に第２の電源配線１３と接続されている。ここで、第１
の電源配線１２と第２の電源配線１３とは標準セル中の
電源配線敷設領域を用いている。

【００２１】以上説明したように、本実施形態による
と、消費電流が相対的に大きいクロックバッファをいず
れのセルよりも電源幹線側に配置するため、各電源配線
の電圧降下による回路遅延変動を回避することができる
ので、クロックスキューの発生を抑制できる。また、ク
ロックバッファ以外の標準セルに供給する電源配線の電
圧降下量が少なくなるため、回路全体の遅延時間変動を
小さくできる。

【００２２】（第２の実施形態）以下、本発明の第２の
実施形態を図面に基づいて説明する。

【００２３】図３は本発明の第２の実施形態に係るクロ
ックバッファ配置方法の処理フローを表わしている。本
実施形態においては、各クロックバッファ間の配線長を
均等にしてクロックスキューの発生をさらに減少させ
る。ここでは、レイアウトの対象とする論理回路ブロッ
クに対するクロック信号の供給方式に、第０段から第ｎ
−１段までのｎ段（但し、ｎは正の整数とする。）のク
ロックバッファからなるツリー状の階層構造を持つクロ
ックツリーを用いる。

【００２４】まず、図３に示すように、クロックバッフ
ァ初期配置工程Ｓ０１において、階層構造の第０段のク
ロックバッファを電源幹線に隣接する位置に配置した
後、クロックバッファ配置工程Ｓ０２において、２段目
以降（第１段から第ｎ−１段まで）のクロックバッファ
を配置する。クロックバッファ配置工程Ｓ０２はマンハ
ッタン距離計算工程Ｓ０２ａと対象クロックバッファ配
置工程Ｓ０２ｂとからなる。マンハッタン距離計算工程
Ｓ０２ａは、前段のクロックバッファの出力端子と処理
の対象である当該クロックバッファの入力端子とのマン
ハッタン距離を計算する。すなわち、レイアウト平面を
ｘｙ座標にとると、前段のクロックバッファの出力端子
のｘ座標及び当該クロックバッファの入力端子のｘ座標
の差の絶対値と、前段のクロックバッファの出力端子の
ｙ座標及び当該クロックバッファの入力端子のｙ座標の
差の絶対値との和が均等となる座標列を計算し、その
後、対象クロックバッファ配置工程Ｓ０２ｂは、この座
標列の中から電源配線と隣接する位置を求めて配置す
る。

【００２５】これにより、前段のクロックバッファの出
力端子からの各マンハッタン距離が同一で且つ電源幹線
と隣接する位置が決定される。

【００２６】次に、終了判定工程Ｓ０３において、クロ
ックツリーの段数を判定し、最後の第ｎ−１段になるま
でクロックバッファ配置工程Ｓ０２の処理を繰り返す。

【００２７】図４は本実施形態に係るクロックバッファ
配置方法を用いたクロックバッファの部分レイアウトを
示している。図４に示すように、一例として、ｎ段のク
ロックツリーのうちの３段までを示し、第１の電源幹線
２１、第２の電源幹線２２及び第２の電源幹線２３が所
定の間隔をおいて互いに平行に配置されている。なお、
各電源幹線２１〜２３に垂直な方向に配置される電源配
線は、標準セル中の電源配線敷設領域を用いているため
図示していない。

【００２８】以下、クロックバッファの配置方法とクロ
ックツリーの構成方法とを具体的に説明する。まず、初
期クロックバッファ配置工程Ｓ０１において、第０段の
クロックバッファ３０を回路ブロックの中央部付近に位
置する第１の電源幹線２１の近傍に配置する。次に、ク
ロックバッファ配置工程Ｓ０２において、第０段のクロ
ックバッファ３０からのマンハッタン距離がそれぞれ同
一の距離となり且つ各電源幹線２２，２３と隣接する位
置に、処理の対象段である４つの第１段のクロックバッ
ファ３１をそれぞれ配置する。ここで、図４に示す破線
２４は、第０段のクロックバッファ３０から第１段のク
ロックバッファ３１までの各マンハッタン距離が同一と
なる位置を表わしている。

【００２９】次に、対象段を第２段のクロックバッファ
３２とし、第１段のクロックバッファ３１からのマンハ
ッタン距離が一定で且つ電源幹線２２，２３と隣接する
位置に、第２段のクロックバッファ３２を配置する。

【００３０】以下同様に、クロックバッファ配置工程Ｓ
０２を繰り返し、最後に第ｎ−１段の各クロックバッフ
ァの出力端子から入力端子までの各マンハッタン距離が
同一となるようにフリップフロップなどの標準セルを配
置する。

【００３１】以上説明したように、階層構造のクロック
ツリーの各階層ごとに、各クロックバッファのマンハッ
タン距離が同一となるように電源幹線と隣接させて配置
するため、電源配線の電圧降下による回路遅延変動を回
避できると共にクロックスキューを抑制できる。また、
クロックバッファ以外の標準セルに電源電圧を供給する
電源配線の電圧降下も小さくなるため、回路全体の遅延
時間変動を小さくできる。

【００３２】（第３の実施形態）以下、本発明の第３の
実施形態を図面に基づいて説明する。

【００３３】図５は本発明の第３の実施形態に係るクロ
ックバッファ配置方法の処理フローを表わしている。本
実施形態においては、階層構造のクロックツリーの階層
間においても、クロック信号の配線長を均等化すること
によりクロックスキューをさらに低減する。第２の実施
形態と同様に、レイアウトの対象とする論理回路ブロッ
クに対するクロック信号の供給を、第０段から第ｎ−１
段までのｎ段のクロックバッファからなるクロックツリ
ーを用いることとする。

【００３４】まず、図５に示すように、クロックバッフ
ァ初期配置工程Ｓ１１において、階層構造の第０段のク
ロックバッファを電源幹線の近傍に配置した後、クロッ
クバッファ配置工程Ｓ１２において、２段目以降（第１
段から第ｎ−１段まで）のクロックバッファを配置す
る。クロックバッファ配置工程Ｓ１２はマンハッタン距
離計算工程Ｓ１２ａと電源幹線指定工程Ｓ１２ｂと対象
クロックバッファ配置工程Ｓ１２ｃとからなる。

【００３５】マンハッタン距離計算工程Ｓ１２ａは、前
段のクロックバッファの出力端子と処理の対象である当
該クロックバッファの入力端子とのマンハッタン距離を
計算し、電源幹線指定工程Ｓ１２ｂは、前段のクロック
バッファがその近傍に配置された電源幹線と隣接する電
源幹線を指定し、対象クロックバッファ配置工程Ｓ０２
ｂは、電源幹線指定工程Ｓ１２ｂにより指定された対象
のクロックバッファを電源幹線と隣接するように配置す
る。

【００３６】これにより、前段のクロックバッファの出
力端子からの各マンハッタン距離が同一で且つ電源幹線
と隣接する位置が決定される。その上、クロックツリー
の各階層ごとに、前段の階層に属するクロックバッファ
が配置されている一の階層の電源幹線と隣接する他の電
源幹線にクロックバッファを配置するため、特定の電源
幹線にクロックバッファが集中することがない。

【００３７】図６は本実施形態に係るクロックバッファ
配置方法を用いたクロックバッファの部分レイアウトを
示している。図６に示すように、第１の電源幹線４１、
第２の電源幹線４２、第３の電源幹線４３及び第４の電
源幹線４４が所定の間隔をおいて互いに平行に配置され
ている。なお、各電源幹線４１〜４４に垂直な方向に配
置される電源配線は、標準セル中の電源配線敷設領域を
用いているため図示していない。

【００３８】以下、クロックバッファの配置方法とクロ
ックツリーの構成方法とを具体的に説明する。まず、初
期クロックバッファ配置工程Ｓ１１において、第０段の
クロックバッファ５０を回路ブロックの中央部付近に位
置する第１の電源幹線４１と隣接するように配置する。
なお、図６において第１の電源幹線４１に対する第２の
電源幹線４２と反対側の配置領域を省略している。

【００３９】次に、クロックバッファ配置工程Ｓ１２の
マンハッタン距離計算工程Ｓ１２ａにおいて、第０段の
クロックバッファ５０からのマンハッタン距離ｄ1 がそ
れぞれ同一の距離となる位置を算出した後、電源幹線指
定工程Ｓ１２ｂにおいて、第１の電源幹線４１と隣接す
る第２の電源幹線４２を選択し、配置対象である第１段
のクロックバッファ５１を第２の電源幹線４２と隣接す
るように配置する。

【００４０】次に、新たな配置対象である第２段のクロ
ックバッファ５２Ａ〜５２Ｄを第１段のクロックバッフ
ァ５１からのマンハッタン距離ｄ2 が同一で且つ第２の
電源幹線４２とそれぞれ隣接する第１の電源幹線４１の
近傍及び第３の電源幹線４３に沿って配置する。

【００４１】次に、第３段のクロックバッファ５３Ａ〜
５３Ｌも同様に配置する。例えば、第２段のクロックバ
ッファ５２Ａが配置されている第１の電源幹線４１に着
目すると、第３段のクロックバッファ５３Ａ，５３Ｂを
第２段のクロックバッファ５２Ａからの各マンハッタン
距離ｄ3 が同一で、且つ、第１の電源幹線４１と隣接す
る第２の電源幹線４２に配置する。

【００４２】以下同様に、クロックバッファ配置工程Ｓ
１２を繰り返し、最後に第ｎ−１段の各クロックバッフ
ァの出力端子から入力端子までの各マンハッタン距離が
同一となるようにフリップフロップなどの標準セルを配
置する。

【００４３】この結果、図６に示すように、レイアウト
平面内において一の階層に属するクロックバッファは、
該一の階層の前の階層に属するクロックバッファが配置
された電源幹線と隣接する電源幹線に沿って各マンハッ
タン距離が同一となるようにＸ字状に配置されるため、
特定の電源幹線にクロックバッファが集中しないので電
源配線の電圧降下を小さくできる。

【００４４】従って、消費電流が相対的に大きいクロッ
クバッファを電源幹線の近傍に、且つ、特定の電源幹線
に集中することなくレイアウト平面全体に分散させて配
置するため、電源配線の電圧降下による回路遅延変動を
回避することができ、その上、クロックバッファ間の配
線長も等しくできるので、クロックスキューを低減でき
る。また、クロックバッファ以外の標準セルに供給する
電源配線の電圧降下も小さくなるため、回路全体の遅延
時間変動を小さくできる。

【００４５】

【発明の効果】本発明に係る第１のクロックバッファ配
置方法によると、複数のクロックバッファを配置する際
にはクロックバッファ間で遅延時間の差が生じないた
め、電源配線の電圧降下による回路遅延変動を回避する
ことができ、クロックスキューを低減できる。また、ク
ロックバッファ以外の標準セルに供給する電源配線の電
圧降下も小さくなるため、回路全体の遅延時間変動を小
さくできる。

【００４６】本発明に係る第２のクロックバッファ配置
方法によると、ツリー状の各階層ごとに、各クロックバ
ッファ間の配線長を等しく且つ各クロックバッファを電
源線に沿って配置するため、クロックスキューを低減で
きると共に電源配線の電圧降下が小さくなって回路遅延
変動を回避できる。また、クロックバッファ以外の標準
セルに供給する電源配線の電圧降下も小さくなるため、
回路全体の遅延時間変動を小さくすることができる。

【００４７】本発明に係る第３のクロックバッファ配置
方法によると、第２のクロックバッファ配置方法と同様
の効果を得られる上に、クロックバッファを特定の電源
線に集中することなくレイアウト全体に分散させること
ができるため、電源配線の電圧降下による回路遅延変動
をさらに低減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る論理回路であっ
て、電源配線に接続された標準セルの等価回路を示す図
である。

【図２】本発明の第１の実施形態に係るクロックバッフ
ァ配置方法を用いたセル配置を示す部分レイアウト図で
ある。

【図３】本発明の第２の実施形態に係るクロックバッフ
ァ配置方法の処理フロー図である。

【図４】本発明の第２の実施形態に係るクロックバッフ
ァ配置方法を用いた部分レイアウト図である。

【図５】本発明の第３の実施形態に係るクロックバッフ
ァ配置方法の処理フロー図である。

【図６】本発明の第３の実施形態に係るクロックバッフ
ァ配置方法を用いた部分レイアウト図である。

【符号の説明】

１１ 電源幹線 １２ 第１の電源配線 １３ 第２の電源配線 １４ 第１のセル列 １５ 第２のセル列 Ｓ０１ クロックバッファ初期配置工程 Ｓ０２ クロックバッファ配置工程 Ｓ０２ａ マンハッタン距離計算工程 Ｓ０２ｂ 対象クロックバッファ配置工程 Ｓ０３ 終了判定工程 ２１ 第１の電源幹線 ２２ 第２の電源幹線 ２３ 第２の電源幹線 ３０ 第０段のクロックバッファ ３１ 第１段のクロックバッファ ３２ 第２段のクロックバッファ ３３ 第３段のクロックバッファ Ｓ１１ 初期クロックバッファ配置工程 Ｓ１２ クロックバッファ配置工程 Ｓ１２ａ マンハッタン距離計算工程 Ｓ１２ｂ 電源幹線指定工程 Ｓ１２ｃ 対象クロックバッファ配置工程 Ｓ１３ 終了判定工程 ４１ 第１の電源幹線 ４２ 第２の電源幹線 ４３ 第３の電源幹線 ４４ 第４の電源幹線 ５０ 第０段のクロックバッファ ５１ 第１段のクロックバッファ ５２Ａ 第２段のクロックバッファ ５２Ｂ 第２段のクロックバッファ ５２Ｃ 第２段のクロックバッファ ５２Ｄ 第２段のクロックバッファ ５３Ａ 第３段のクロックバッファ ５３Ｂ 第３段のクロックバッファ ５３Ｃ 第３段のクロックバッファ ５３Ｄ 第３段のクロックバッファ ５３Ｅ 第３段のクロックバッファ ５３Ｆ 第３段のクロックバッファ ５３Ｇ 第３段のクロックバッファ ５３Ｈ 第３段のクロックバッファ ５３Ｉ 第３段のクロックバッファ ５３Ｊ 第３段のクロックバッファ ５３Ｋ 第３段のクロックバッファ ５３Ｌ 第３段のクロックバッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 論理回路に含まれる複数のセルにクロッ
   ク信号を供給するためのクロックバッファを配置するク
   ロックバッファ配置方法であって、 前記クロックバッファを前記複数のセルのいずれのセル
   よりも電源線に近い位置に配置する配置工程を備えてい
   ることを特徴とするクロックバッファ配置方法。
2. 【請求項２】 論理回路に含まれる複数のセルにクロッ
   ク信号を供給するためのツリー状の階層構造を持つ複数
   のクロックバッファを配置するクロックバッファ配置方
   法であって、 前記階層構造の階層ごとに、前記複数のクロックバッフ
   ァを、一の階層に属するクロックバッファと該一の階層
   の前の階層である他の階層に属する複数のクロックバッ
   ファとの各マンハッタン距離がいずれも同一となるよう
   に電源線に沿ってそれぞれ配置する配置工程を備えてい
   ることを特徴とするクロックバッファ配置方法。
3. 【請求項３】 論理回路に含まれる複数のセルにクロッ
   ク信号を供給するためのツリー状の階層構造を持つ複数
   のクロックバッファを配置するクロックバッファ配置方
   法であって、 前記階層構造の階層ごとに、一の階層に属するクロック
   バッファを、該一の階層の前の階層である他の階層に属
   するクロックバッファが配置されている電源線と隣り合
   う電源線に沿って、且つ、前記一の階層に属するクロッ
   クバッファと前記他の階層に属する複数のクロックバッ
   ファとの各マンハッタン距離がいずれも同一となるよう
   に配置する配置工程を備えていることを特徴とするクロ
   ックバッファ配置方法。