JPH11239045A - デジタル信号波形の整形回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成で、かつ低コストのデジタル信号
波形の整形回路を提供する。 【解決手段】 デジタル信号３の立ち上がりエッジや立
ち下がりエッジに誘導雑音、反射波の影響によって発生
するパルスに対するマスキング信号８，９をマルチバイ
ブレータ４，５を用いて出力し、マスキング信号８，９
に基づいてゲート６，７にて論理処理を行ない、デジタ
ル信号３を正常な波形のデジタル信号１１に整形する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号の波
形整形を行なうデジタル信号波形の整形回路に関するも
のである。

【０００２】

【従来の技術】デジタル信号波形の整形回路は、回路中
の誘導雑音や終端抵抗と信号線インピーダンスとの不整
合によって発生する反射波の影響を受けて歪んだデジタ
ル信号に対して、その波形を整形するために用いられて
いる。

【０００３】従来例に係るデジタル信号波形の整形回路
は、入力信号の立ち上がり波形をラッチ（その時の波形
の状態を保持する）するフリップフロップと、そのラッ
チした波形で起動するカウンタと、入力信号の立ち下が
り波形をラッチするカウンタと、そのラッチした波形で
起動するカウンタとから構成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来例の技術は、精度の良い波形整形が可能である
が、回路が複雑となるため、部品点数が多く、小型化が
困難であり、かつ高コストになってしまうという問題点
がある。

【０００５】本発明の目的は、簡易な構成で、かつ低コ
ストのデジタル信号波形の整形回路を提供することにあ
る。

【０００６】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るデジタル信号波形の整形回路は、デジ
タル信号の立ち上がりエッジや立ち下がりエッジに誘導
雑音、反射波の影響によって発生するパルスをマルチバ
イブレータを用いてマスキングすることにより、正常な
波形に整形をするようにしたものである。

【０００７】また、マルチバイブレータとゲートとを有
し、前記マルチバイブレータは、前記パルスをマスキン
グするマスキング信号を出力するものであり、前記ゲー
トは、前記マルチバイブレータが出力するマスキング信
号に基づいて論理処理を行ない、前記パルスを正常な波
形に整形をするものである。

【０００８】また、前記マルチバイブレータは、前段処
理用と後段処理用との２組を有し、前記ゲートは、ＯＲ
ゲートとＡＮＤゲートとからなり、前記前段処理用マル
チバイブレータは、前記デジタル信号に基づいてマスキ
ング信号を出力するものであり、前記ＯＲゲートは、前
記前段処理用マルチバイブレータからのマスキング信号
と前記デジタル信号との論理和処理を行なうものであ
り、前記後段処理用マルチバイブレータは、前記ＯＲゲ
ートからの出力信号に基づいてマスキング信号を出力す
るものであり、前記ＡＮＤゲートは、前記後段処理用マ
ルチバイブレータからのマスキング信号と前記ＯＲゲー
トからの出力信号との論理積処理を行なうものである。

【０００９】また、前記マルチバイブレータは、前段処
理用と後段処理用との２組を有し、前記ゲートは、ＮＡ
ＮＤゲートとＮＯＲゲートとからなり、前記前段処理用
マルチバイブレータは、前記デジタル信号に基づいてマ
スキング信号を出力するものであり、前記ＮＡＮＤゲー
トは、前記前段処理用マルチバイブレータからのマスキ
ング信号と反転した前記デジタル信号との論理和処理を
行なうものであり、前記後段処理用マルチバイブレータ
は、前記ＮＡＮＤゲートからの出力信号に基づいてマス
キング信号を出力するものであり、前記ＮＯＲゲート
は、前記後段処理用マルチバイブレータからのマスキン
グ信号と前記ＮＡＮＤゲートからの反転した出力信号と
の論理積処理を行なうものである。

【００１０】また、前記マスキング信号のパルス幅は、
次の入力波形の立ち上がりに影響しない時間内に設定す
るものである。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
により説明する。

【００１２】（実施形態１）図１は、本発明の実施形態
１に係るデジタル信号波形の整形回路を示す回路図であ
る。

【００１３】図において、本発明に係るデジタル信号波
形の整形回路は基本的構成として、デジタル信号の立ち
上がりエッジや立ち下がりエッジに誘導雑音、反射波の
影響によるパルスが発生した場合に、これをマルチバイ
ブレータを用いてマスキングすることにより、正常な波
形に整形をすることを特徴とするものである。

【００１４】次に、本発明に係るデジタル信号波形整形
回路の具体例を実施形態１として説明する。

【００１５】図１において、本発明の実施形態１に係る
デジタル信号波形の整形回路は、マルチバイブレータ４
と、ＯＲゲート６と、マルチバイブレータ５と、ＡＮＤ
ゲート７とを有している。

【００１６】マルチバイブレータ４は、入力端子１に入
力された、立ち上がりエッジと立ち下がりエッジに不要
なパルスをもつ正のデジタル信号３（以下、デジタル信
号３という）が入力するＢ（正）端子を有し、パルス信
号８を出力するようになっている。

【００１７】マルチバイブレータ４は、入力信号の立ち
上がりエッジで起動する設定になっており、入力される
デジタル信号３の不要な立ち上がりパルス１２と不要な
立ち上がりパルス１３がハイレベル（波形の電位がスレ
シュホールドより高電位）に変化した時から指定時間
（指定時間、すなわち波形マスキング時間はマルチバイ
ブレータ４に接続するコンデンサ容量と抵抗値により決
定される）の正パルスを発生し、パルス信号８としてＯ
Ｒゲート６の他端に出力する。

【００１８】ＯＲゲート６は、入力端子１からのデジタ
ル信号３とマルチバイブレータ４からのパルス信号８と
を入力として論理和処理を行い、デジタル信号１０を生
成し、これをマルチバイブレータ５のＡ（負）端子とＡ
ＮＤゲート７の一端とに出力するようになっている。

【００１９】マルチバイブレータ５は、入力信号の立ち
下がりエッジで起動する設定になっており、ＯＲゲート
６からのデジタル信号１０のハイレベル信号１６がロー
レベル（波形の電位がスレシュホールドより低電位）に
変化した時から指定時間（指定時間、すなわち波形マス
キング時間はマルチバイブレータ５に接続するコンデン
サ容量と抵抗値により決定される）の負パルスを発生
し、パルス信号９としてＡＮＤゲート７の一端に出力す
るようになっている。

【００２０】なお、実施形態１におけるマルチバイブレ
ータ４及びマルチバイブレータ５としては、μＰＤ７４
ＨＣ１２３Ａ（日本電気株式会社製）に代表されるマル
チバイブレータにより構成することが可能である。

【００２１】ＡＮＤゲート７は、マルチバイブレータ５
からのパルス信号９とＯＲゲート６からのデジタル信号
１０の論理積処理を行い、デジタル信号１１を生成し、
これを出力端子２に出力するようになっている。

【００２２】次に、図１に示す本発明の実施形態１に係
るデジタル信号波形整形回路の動作を、図２に示すデジ
タル信号波形整形回路のタイミングチャートを参照して
説明する。

【００２３】図２に示すようにデジタル信号３は、正常
波形の立ち上がりエッジ直前で不要な立ち上がりパルス
１２が１波と、立ち下がりエッジ直後に不要な立ち上が
りパルス１３が１波とがそれぞれ発生していると仮定す
る。

【００２４】マルチバイブレータ４は、デジタル信号３
が入力すると、デジタル信号３の不要な立ち上がりパル
ス１２と不要な立ち上がりパルス１３の立ち上がりエッ
ジにより起動され、指定時間のハイレベルパルス、すな
わちハイレベルパルス１４とハイレベルパルス１５で構
成されるパルス信号８を出力する。

【００２５】ハイレベルパルス１４とハイレベルパルス
１５の指定時間の設定（波形マスキング時間の設定）
は、入力とする不要な立ち上がりパルス１２がｔ１と、
間隔１９がｔ２と、正常波形１８がｔ３と、間隔２０が
ｔ４と、不要な立ち上がりパルス１３がｔ５と仮定す
る。

【００２６】波形マスキングしたいのは不要な立ち上が
りパルス１２と間隔１９であるため、波形マスキングに
用いるハイレベル１４の指定時間は、（ｔ１＋ｔ２）以
上（ｔ１＋ｔ２＋ｔ３）未満となるように設定する。な
お、設定に用いるコンデンサと抵抗は、許容偏差の少な
い製品を選択することにより、高精度のマスキング時間
を設定することが可能である。

【００２７】また、マルチバイブレータ４とコンデンサ
Ｃ及び抵抗Ｒとは図３に示すように接続する。またコン
デンサＣと抵抗Ｒとの定数は、マルチバイブレータ４の
場合、 （ｔ１＋ｔ２）≦Ｃ・Ｒ＜（ｔ１＋ｔ２＋ｔ３） になるように設定する。

【００２８】ＯＲゲート６は、デジタル信号３とパルス
信号８を入力とし論理和処理を行うため、出力するデジ
タル信号１０は、パルス信号８のハイレベルパルス１４
が出力している期間にハイレベルとなり、ハイレベルパ
ルス１４が終了してもデジタル信号３の正常波形１８が
ハイレベルを保持している期間にハイレベルを出力し続
ける。出力がローレベルに変化するのはデジタル信号３
の正常波形１８がローレベルに変化した時である。

【００２９】マルチバイブレータ５は、デジタル信号１
０を入力としハイレベル信号１６の立ち下がりエッジに
より起動され、指定時間のローレベルパルス２１、すな
わちパルス信号９を出力する。

【００３０】ローレベルパルス２１の指定時間の設定
（波形マスキング時間の設定）は、ハイレベル信号１７
がｔ８と仮定する。波形マスキングしたいのは、間隔２
０とハイレベル信号１７であるため、波形マスキングに
用いるローレベルパルス２１の指定時間は、（ｔ４＋ｔ
８）以上とし、最大は次の入力波形の立ち上がりに影響
しない時間までとなるように設定する。なお、設定に用
いるコンデンサＣと抵抗Ｒは、許容偏差の少ない製品を
選択することにより、高精度のマスキング時間を設定す
ることが可能である。

【００３１】また、マルチバイブレータ５とコンデンサ
Ｃ及び抵抗Ｒとは図３に示すように接続する。またコン
デンサＣと抵抗Ｒとの定数は、マルチバイブレータ５の
場合、 （ｔ４＋ｔ８）≦Ｃ・Ｒ＜ｘｔ （ただし、ｘｔは次の入力波形の立ち上がりに影響する
前までの時間）になるように設定する。

【００３２】ＡＮＤゲート７は、パルス信号９とデジタ
ル信号１０を入力とし論理積処理を行い、デジタル信号
１１を出力端子２に出力する。デジタル信号１１は、本
発明の実施形態１に係るデジタル信号波形整形回路によ
り得られたデジタル信号３の整形後の波形である。

【００３３】（実施形態２）図４は、本発明の実施形態
２を示す回路図、図５は、本発明の実施形態２における
タイミングチャートである。

【００３４】図４に示すように本発明の実施形態２で
は、実施形態１のＯＲゲート６に代えてＮＡＮＤゲート
１０６を用い、実施形態１のＡＮＤゲート７に代えてＮ
ＯＲゲート１０７を用いている。

【００３５】そして、入力端子１とＮＡＮＤゲート１０
６の間には、インバータ１０８を設けている。したがっ
て、インバータ１０８にて反転されたデジタル信号３は
デジタル信号１０１として出力され、ＮＡＮＤゲート１
０６の一端に入力される。

【００３６】また、マルチバイブレータ４のＱ（負）端
子から出力されたパルス信号１０２は、ＮＡＮＤゲート
１０６の片端に入力される。

【００３７】また、ＮＡＮＤゲート１０６とＮＯＲゲー
ト１０７の間には、インバータ１０９を設けている。し
たがって、インバータ１０９にて反転されたデジタル信
号１０３は、デジタル信号１０５として出力され、ＮＯ
Ｒゲート１０７の一端に入力される。

【００３８】また、マルチバイブレータ５のＱ（負）端
子から出力されたパルス信号１０４は、ＮＯＲゲート１
０７の片端に入力される。

【００３９】図５を参照すると、ＮＡＮＤゲート１０６
の出力信号であるデジタル信号１０３は、図２のデジタ
ル信号１０と同一になり、ＮＯＲゲート１０７の出力信
号であるデジタル信号１１０は図２のデジタル信号１１
と同一になる。このことから、本発明の実施形態は回路
を構成する部品を変更した場合でも、同一の波形（デジ
タル信号波形の整形が可能）を得ることが可能となる。

【００４０】また実施形態２のデジタル信号１０１は実
施形態１のデジタル信号３に、実施形態２のデジタル信
号１０２は実施形態１のデジタル信号８に、実施形態２
のデジタル信号１０４（１０５）は実施形態１のデジタ
ル信号９にそれぞれ対応しており、実施形態２における
パルス等は、実施形態２と比較して、プラス方向とマイ
ナス方向とに異なるのみである。

【００４１】

【発明の効果】以上説明したように本発明によれば、デ
ジタル信号波形を整形する際にフリップフロップやカウ
ンタ、更にクロック発振器を使用せず、マルチバイブレ
ータのみを用いることにより、デジタル信号波形を整形
することができ、総合的に回路を構成するデバイスを減
少でき、回路構成を簡素化することができる。

【００４２】したがって、高い信頼性と低コスト、小ス
ペースにて容易にデジタル信号波形の整形回路を実現で
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１に係るデジタル信号波形整
形回路を示す回路図である。

【図２】本発明の実施形態１に係るデジタル信号波形整
形回路のタイミングチャートである。

【図３】本発明の実施形態に係るデジタル信号波形整形
回路におけるマルチバイブレータとコンデンサ及び抵抗
との接続を示す回路図である。

【図４】本発明の実施形態２に係るデジタル信号波形整
形回路を示す回路図である。

【図５】本発明の実施形態２に係るデジタル信号波形整
形回路のタイミングチャートである。

【符号の説明】

１ 入力端子 ２ 出力端子 ３ デジタル信号 ４ マルチバイブレータ ５ マルチバイブレータ ６ ＯＲゲート ７ ＡＮＤゲート ８ パルス信号 ９ パルス信号 １０ デジタル信号 １１ デジタル信号 １２ 不要な立ち上がりパルス １３ 不要な立ち上がりパルス １４ ハイレベルパルス １５ ハイレベルパルス １６ ハイレベル信号 １７ ハイレベル信号 １８ 通常波形 １９ 間隔 ２０ 間隔 ２１ ローレベルパルス １０１ デジタル信号 １０２ パルス信号 １０３ デジタル信号 １０４ パルス信号 １０５ デジタル信号 １０６ ＮＡＮＤゲート １０７ ＮＯＲゲート １０８ インバータ １０９ インバータ １１０ デジタル信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 デジタル信号の立ち上がりエッジや立ち
   下がりエッジに誘導雑音、反射波の影響によって発生す
   るパルスをマルチバイブレータを用いてマスキングする
   ことにより、正常な波形に整形をするようにしたもので
   あることを特徴とするデジタル信号波形の整形回路。
2. 【請求項２】 マルチバイブレータとゲートとを有し、 前記マルチバイブレータは、前記パルスをマスキングす
   るマスキング信号を出力するものであり、 前記ゲートは、前記マルチバイブレータが出力するマス
   キング信号に基づいて論理処理を行ない、前記パルスを
   正常な波形に整形をするものであることを特徴とする請
   求項１に記載のデジタル信号波形の整形回路。
3. 【請求項３】 前記マルチバイブレータは、前段処理用
   と後段処理用との２組を有し、 前記ゲートは、ＯＲゲートとＡＮＤゲートとからなり、 前記前段処理用マルチバイブレータは、前記デジタル信
   号に基づいてマスキング信号を出力するものであり、 前記ＯＲゲートは、前記前段処理用マルチバイブレータ
   からのマスキング信号と前記デジタル信号との論理和処
   理を行なうものであり、 前記後段処理用マルチバイブレータは、前記ＯＲゲート
   からの出力信号に基づいてマスキング信号を出力するも
   のであり、 前記ＡＮＤゲートは、前記後段処理用マルチバイブレー
   タからのマスキング信号と前記ＯＲゲートからの出力信
   号との論理積処理を行なうものであることを特徴とする
   請求項２に記載のデジタル信号波形の整形回路。
4. 【請求項４】 前記マルチバイブレータは、前段処理用
   と後段処理用との２組を有し、 前記ゲートは、ＮＡＮＤゲートとＮＯＲゲートとからな
   り、 前記前段処理用マルチバイブレータは、前記デジタル信
   号に基づいてマスキング信号を出力するものであり、 前記ＮＡＮＤゲートは、前記前段処理用マルチバイブレ
   ータからのマスキング信号と反転した前記デジタル信号
   との論理和処理を行なうものであり、 前記後段処理用マルチバイブレータは、前記ＮＡＮＤゲ
   ートからの出力信号に基づいてマスキング信号を出力す
   るものであり、 前記ＮＯＲゲートは、前記後段処理用マルチバイブレー
   タからのマスキング信号と前記ＮＡＮＤゲートからの反
   転した出力信号との論理積処理を行なうものであること
   を特徴とする請求項２に記載のデジタル信号波形の整形
   回路。
5. 【請求項５】 前記マスキング信号のパルス幅は、次の
   入力波形の立ち上がりに影響しない時間内に設定するこ
   とを特徴とする請求項１に記載のデジタル信号波形の整
   形回路。