JPH11238880A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11238880A
JPH11238880A JP4037898A JP4037898A JPH11238880A JP H11238880 A JPH11238880 A JP H11238880A JP 4037898 A JP4037898 A JP 4037898A JP 4037898 A JP4037898 A JP 4037898A JP H11238880 A JPH11238880 A JP H11238880A
Authority
JP
Japan
Prior art keywords
film
tungsten nitride
nitride film
tungsten
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4037898A
Other languages
Japanese (ja)
Inventor
Koji Hara
浩二 原
Yoichi Takahara
洋一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4037898A priority Critical patent/JPH11238880A/en
Publication of JPH11238880A publication Critical patent/JPH11238880A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing semiconductor devices, which enables cleaning after forming a tungsten nitride film. SOLUTION: The method contains a film formation process in which plural layers 15, 16 and 17 of conductor films, including a tungsten nitride film 16, are formed on a semiconductor substrate 11, a patterning process to shape the conductor films 15, 16 and 17 into a specified pattern, and a cleaning process to clean the patterned conductor films 15, 16 and 17, wherein a heat treatment process is executed after the process step of forming the tungsten nitride film 16 in the film formation process, and before the cleaning process, to crystallize the tungsten nitride film 16 to change to a crystallized tungsten nitride film 13a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、ゲート電極に高融点金属窒化物を
用いる半導体装置の製造方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device using a refractory metal nitride for a gate electrode.

【0002】[0002]

【従来の技術】集積回路を構成するMOSFET(Metal Oxid
e Semiconductor Feild Effect Transistor:MOS型
電界効果トランジスタ)のゲート電極は、一般的には多
結晶シリコンにより構成されていた。しかし、LSIの高
集積化によってゲート電極のゲート長が短くなるのに伴
い、ゲート電極の配線抵抗が増大し、これによる信号伝
搬速度の遅延が問題になっている。そのため、多結晶シ
リコンよりも低抵抗な材料であるWSi2、TiSi2
MoSi2等の高融点金属とシリコンとの合金(シリサ
イド)を用い、このシリサイド層と多結晶シリコン層と
を重ねて、2層構造のゲート電極にすることが提案され
ている。しかし、LSIの高集積化がさらに進むと、上記
2層構造のゲート電極よりもさらに低抵抗なゲート電極
が必要であり、そのような要求を満たすゲート電極材料
としてタングステンが注目されている。その一例とし
て、K.Kasaiらは「W/WNx/Poly-Si Gate Technology for
Future High Speed Deep Submicron CMOS LSIs」、1
994インタナショナル・エレクトロン・デバイス・コ
ンファレンス(International Electron Devices Confe
rence)において、多結晶シリコン層と窒化タングステ
ン層とタングステン層の3層構造のゲート電極を有する
MOSFETを提案している。この構造において、窒化タング
ステン層は、多結晶シリコン層とタングステン層とが反
応して抵抗の高いシリサイド層を形成するのを防止する
ために配置されている。なお、窒化タングステン層は、
反応性スパッタリング法により堆積されている。
2. Description of the Related Art MOSFETs (Metal Oxids) constituting integrated circuits
The gate electrode of e Semiconductor Feild Effect Transistor (MOS type field effect transistor) is generally made of polycrystalline silicon. However, as the gate length of the gate electrode is shortened due to the high integration of the LSI, the wiring resistance of the gate electrode is increased, which causes a problem of delay in signal propagation speed. Therefore, WSi 2 , TiSi 2 , which are materials having lower resistance than polycrystalline silicon,
It has been proposed to use an alloy (silicide) of silicon having a high melting point such as MoSi 2 and silicon, and stack this silicide layer and a polycrystalline silicon layer to form a gate electrode having a two-layer structure. However, as the degree of integration of LSI further increases, a gate electrode having a lower resistance than the gate electrode having the two-layer structure is required, and tungsten has been attracting attention as a gate electrode material that satisfies such requirements. As an example, K. Kasai et al., "W / WNx / Poly-Si Gate Technology for
Future High Speed Deep Submicron CMOS LSIs ”, 1
994 International Electron Devices Conference
rence), a gate electrode having a three-layer structure of a polycrystalline silicon layer, a tungsten nitride layer, and a tungsten layer
A MOSFET is proposed. In this structure, the tungsten nitride layer is disposed to prevent the polycrystalline silicon layer and the tungsten layer from reacting to form a high-resistance silicide layer. The tungsten nitride layer is
It is deposited by a reactive sputtering method.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、発明者
らの研究によると、上述の多結晶シリコン層と窒化タン
グステン層とタングステン層の3層構造のゲート電極を
有するMOSFETを製造する場合、窒化タングステン層の洗
浄液に対する耐性が問題になることがわかった。すなわ
ち、一般的に知られた方法で、この3層構造のゲート電
極を有するMOSFETを製造する場合、窒化タングステン層
が洗浄液に溶解して消失してしまう可能性があるのであ
る。これをさらに図1(a)〜(c)を用いて説明す
る。一般的に知られた方法で、この3層構造のゲート電
極を有するMOSFETを製造する場合、まず、シリコン基板
11上に素子分離のためのフィールド酸化膜13、p型
ウエル層12を形成する。次にゲート酸化膜14を熱酸
化法によって形成した後、この上に多結晶シリコン膜1
5を化学的気相堆積法(以下CVD法と記述)により堆
積させる(図1(a))。
However, according to a study by the inventors, when manufacturing a MOSFET having a gate electrode having a three-layer structure of a polycrystalline silicon layer, a tungsten nitride layer, and a tungsten layer, a tungsten nitride layer is required. Was found to be problematic in the resistance to the cleaning solution. That is, when a MOSFET having this three-layered gate electrode is manufactured by a generally known method, the tungsten nitride layer may be dissolved in a cleaning solution and disappear. This will be further described with reference to FIGS. When manufacturing a MOSFET having this three-layered gate electrode by a generally known method, first, a field oxide film 13 for element isolation and a p-type well layer 12 are formed on a silicon substrate 11. Next, after a gate oxide film 14 is formed by a thermal oxidation method, the polycrystalline silicon film 1 is formed thereon.
5 is deposited by a chemical vapor deposition method (hereinafter referred to as a CVD method) (FIG. 1A).

【0004】この多結晶シリコン膜15の上に窒化タン
グステン膜16、タングステン膜17をスパッタ法によ
り成膜する。なお、窒化タングステン膜16は、スパッ
タ法によって成膜された状態ではアモルファス状態であ
る。この後、タングステン膜17上にプラズマCVD法に
より窒化シリコン膜18を成膜する(図1(b))。
A tungsten nitride film 16 and a tungsten film 17 are formed on the polycrystalline silicon film 15 by a sputtering method. The tungsten nitride film 16 is in an amorphous state when formed by a sputtering method. Thereafter, a silicon nitride film 18 is formed on the tungsten film 17 by a plasma CVD method (FIG. 1B).

【0005】つぎに、通常のホトリソグラフィ法により
パターニングを行い、ドライエッチングにより多結晶シ
リコン膜15、窒化タングステン膜16、タングステン
膜17および窒化シリコン膜18の計4層をゲート電極
の形状に加工する(図1(c)))。ドライエッチング
中には、エッチング用のガスとレジストあるいはゲート
電極を構成している4層の材料とが反応して化合物を生
成し、この化合物がゲート電極の側壁に付着する。その
ため、ドライエッチング終了後に、図1(c)の基板の
洗浄を行い、ゲート電極の側壁に付着している生成物膜
を取り除く。
Next, patterning is performed by a usual photolithography method, and a total of four layers of a polycrystalline silicon film 15, a tungsten nitride film 16, a tungsten film 17, and a silicon nitride film 18 are processed into a shape of a gate electrode by dry etching. (FIG. 1 (c)). During the dry etching, the etching gas and the resist or the material of the four layers constituting the gate electrode react to generate a compound, and the compound adheres to the side wall of the gate electrode. Therefore, after the dry etching is completed, the substrate shown in FIG. 1C is washed to remove the product film attached to the side wall of the gate electrode.

【0006】その後、p型ウエル層12中にソース領域
およびドレイン領域を形成し、ソース電極、ドレイン電
極、絶縁層等を形成してMOSFETを完成させる。
Thereafter, a source region and a drain region are formed in the p-type well layer 12, and a source electrode, a drain electrode, an insulating layer and the like are formed to complete the MOSFET.

【0007】上述の洗浄には、半導体製造プロセスで一
般的に用いられている洗浄液、例えば、アンモニア水と
過酸化水素水と超純水との混合溶液、塩酸と過酸化水素
水と超純水との混合溶液、超純水で希釈したフッ化水素
酸、あるいはフッ化水素酸と過酸化水素水と超純水との
混合溶液等が用いられる。
In the above-mentioned cleaning, a cleaning solution generally used in a semiconductor manufacturing process, for example, a mixed solution of ammonia water, hydrogen peroxide solution and ultrapure water, hydrochloric acid, hydrogen peroxide solution and ultrapure water A mixed solution of hydrofluoric acid diluted with ultrapure water, a mixed solution of hydrofluoric acid, hydrogen peroxide water and ultrapure water, or the like is used.

【0008】しかしながら、発明者らの評価によると、
上述のようにスパッタ法で成膜された窒化タングステン
膜16は、上記洗浄液に容易に溶解してしまうことがわ
かった。そのため上記洗浄工程において、窒化タングス
テン膜16が、ゲート電極の側面からエッチングされた
り、最悪の場合には消失してしまうおそれがあることが
わかった。しかし、窒化タングステン膜16の溶解を恐
れて洗浄を行わないと、素子特性に劣化をきたす。
However, according to the inventors' evaluation,
As described above, it was found that the tungsten nitride film 16 formed by the sputtering method was easily dissolved in the cleaning liquid. Therefore, it has been found that in the above-described cleaning step, the tungsten nitride film 16 may be etched from the side surface of the gate electrode or may be lost in the worst case. However, if cleaning is not performed for fear of dissolution of the tungsten nitride film 16, the device characteristics will be deteriorated.

【0009】本発明は、上記問題点に鑑みて成されたも
のであり、窒化タングステンを用いる半導体装置の製造
方法であって、窒化タングステン膜形成後の洗浄を可能
にする半導体装置の製造方法を提供することにある。
The present invention has been made in view of the above problems, and is a method of manufacturing a semiconductor device using tungsten nitride. The method of manufacturing a semiconductor device which enables cleaning after forming a tungsten nitride film is provided. To provide.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
本発明によれば、以下のような半導体装置の製造方法が
提供される。
According to the present invention, there is provided the following method of manufacturing a semiconductor device.

【0011】すなわち、半導体基板上に、窒化タングス
テン膜を含む複数層の導体膜を形成する成膜工程と、前
記導体膜を所望の形状にパターニングする加工工程と、
加工された前記導体膜を洗浄する洗浄工程とを有し、前
記成膜工程のうち前記窒化タングステン膜を形成する工
程の後であって、前記洗浄工程の前に、前記窒化タング
ステン膜を結晶化させるために前記窒化タングステン膜
を熱処理する工程を行う半導体装置の製造方法である。
That is, a film forming step of forming a plurality of conductor films including a tungsten nitride film on a semiconductor substrate, and a processing step of patterning the conductor film into a desired shape;
A cleaning step of cleaning the processed conductor film, and crystallizing the tungsten nitride film after the step of forming the tungsten nitride film in the film forming step and before the cleaning step. This is a method for manufacturing a semiconductor device in which a step of heat-treating the tungsten nitride film is performed to make the tungsten nitride film heat-treated.

【0012】[0012]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0013】本実施の形態では、ゲート電極として、窒
化タングステンを含む3層膜を用いるMOS型電界効果
トランジスタ(MOSFET)の製造方法について説明
する。
In this embodiment, a method of manufacturing a MOS field effect transistor (MOSFET) using a three-layer film containing tungsten nitride as a gate electrode will be described.

【0014】まず、図2(a)のように、シリコン基板
11上に素子分離のためのフィールド酸化膜13を公知
の方法により形成した後、p型ウエル層12を形成す
る。さらに、フィールド酸化膜13の間のシリコン基板
11の表面を熱酸化することにより、膜厚が10nm程度の
シリコン酸化膜を形成する。このシリコン酸化膜をゲー
ト酸化膜14と呼ぶ。次に、ゲート酸化膜14上にリン
をドープした多結晶シリコン膜15を化学的気相堆積法
により100nm程度堆積させる(図2(a))。
First, as shown in FIG. 2A, a field oxide film 13 for element isolation is formed on a silicon substrate 11 by a known method, and then a p-type well layer 12 is formed. Further, the surface of the silicon substrate 11 between the field oxide films 13 is thermally oxidized to form a silicon oxide film having a thickness of about 10 nm. This silicon oxide film is called a gate oxide film 14. Next, a polycrystalline silicon film 15 doped with phosphorus is deposited on the gate oxide film 14 to a thickness of about 100 nm by a chemical vapor deposition method (FIG. 2A).

【0015】次に、多結晶シリコン膜15上にスパッタ
法により、窒化タングステン膜16およびタングステン
膜17をそれぞれ10nm、100nmの膜厚で順に成膜する。
このスパッタの際のターゲットとしては、窒化タングス
テン膜16およびタングステン膜17の両膜ともタング
ステンを用いる。そして、窒化タングステン膜16の成
膜時には、プラズマ中に窒素ガスを導入し、タングステ
ンを窒化して堆積させる。なお、この方法で堆積された
窒化タングステン膜16は、堆積された状態ではアモル
ファス状態にある。次に、タングステン膜17上にプラ
ズマCVD法により、400℃程度の低温で窒化シリコン
膜18を200nmの膜厚で成膜する(図2(b))。
Next, a tungsten nitride film 16 and a tungsten film 17 are sequentially formed on the polycrystalline silicon film 15 by sputtering to have a thickness of 10 nm and 100 nm, respectively.
As a target at the time of this sputtering, tungsten is used for both the tungsten nitride film 16 and the tungsten film 17. When the tungsten nitride film 16 is formed, nitrogen gas is introduced into the plasma to nitride and deposit tungsten. The tungsten nitride film 16 deposited by this method is in an amorphous state when deposited. Next, a 200 nm-thick silicon nitride film 18 is formed on the tungsten film 17 at a low temperature of about 400 ° C. by a plasma CVD method (FIG. 2B).

【0016】次に、急速熱処理装置を用い、窒素雰囲気
中で、900℃で1分間熱処理を行う。この熱処理によりア
モルファス状態の窒化タングステン膜16は、結晶化さ
れた窒化タングステン膜16aに変化する(図2
(c))。なお、X線回折法により分析した結果、窒化
タングステン膜16aには、W2Nの結晶が含まれてい
ることが確認された。
Next, heat treatment is performed at 900 ° C. for 1 minute in a nitrogen atmosphere using a rapid heat treatment apparatus. This heat treatment changes the amorphous tungsten nitride film 16 into a crystallized tungsten nitride film 16a (FIG. 2).
(C)). As a result of analysis by the X-ray diffraction method, it was confirmed that the tungsten nitride film 16a contained a W 2 N crystal.

【0017】つぎに、通常のホトリソグラフィ法により
パターニングを行い、ドライエッチングにより多結晶シ
リコン膜15、窒化タングステン膜16a、タングステ
ン膜17および窒化シリコン膜18の計4層をゲート電
極の形状に加工する(図2(d))。これら4層のう
ち、多結晶シリコン膜15、窒化タングステン膜16a
およびタングステン膜17の3層がゲート電極19とし
て機能する。なお、ドライエッチングの際に、エッチン
グ用のガスとレジストあるいはゲート電極を構成してい
る4層の材料とが反応して化合物を生成し、この化合物
がゲート電極の側壁に付着するため、ドライエッチング
終了後に、図2(d)の基板の洗浄を行い、ゲート電極
の側壁に付着している生成物の膜を取り除く。洗浄は、
2段階に行う。まず、28wt%アンモニア水と30w
t%過酸化水素水と超純水とを体積比で1:0.05:
30に混合し、40℃に加温した液を洗浄液とし、この
洗浄液中に、上記ゲート電極の形成されたSi基板11
を5分間浸漬して第1の洗浄を行う。そして、10分間
水洗を行った後、50wt%フッ化水素酸と30wt%
過酸化水素水と超純水とを体積比で1:10:500に
混合した洗浄液で5分間第2の洗浄を行う。
Next, patterning is performed by a usual photolithography method, and a total of four layers of a polycrystalline silicon film 15, a tungsten nitride film 16a, a tungsten film 17 and a silicon nitride film 18 are processed into a shape of a gate electrode by dry etching. (FIG. 2 (d)). Of these four layers, the polycrystalline silicon film 15, the tungsten nitride film 16a
The three layers of the tungsten film 17 function as the gate electrode 19. During the dry etching, the etching gas and the resist or the material of the four layers constituting the gate electrode react with each other to generate a compound, and the compound adheres to the side wall of the gate electrode. After the completion, the substrate shown in FIG. 2D is washed to remove the product film attached to the side wall of the gate electrode. Washing is
Perform in two stages. First, 28wt% ammonia water and 30w
t% hydrogen peroxide solution and ultrapure water in a volume ratio of 1: 0.05:
30 and heated to 40 ° C. as a cleaning liquid, and the Si substrate 11 on which the gate electrode is formed is contained in the cleaning liquid.
For 5 minutes to perform the first cleaning. After washing with water for 10 minutes, 50 wt% hydrofluoric acid and 30 wt%
The second cleaning is performed for 5 minutes using a cleaning liquid in which a hydrogen peroxide solution and ultrapure water are mixed at a volume ratio of 1: 10: 500.

【0018】その後、図3(e)のように、p型ウエル
層12中に、n+型ソース領域20とn+型ドレイン領域
21とを形成するとともに、多結晶シリコン膜15、窒
化タングステン膜16a、タングステン膜17および窒
化シリコン膜18の4層の側面を窒化シリコン膜22で
覆う。そしてさらに、全面を絶縁膜23で覆った後、n
+型ソース領域20およびn+型ドレイン領域21にそれ
ぞれ達するソース電極24およびドレイン電極25を形
成し、MOSFETを完成させる。なお、ゲート電極1
9を構成する3層のうちの多結晶シリコン膜15は、下
のゲート酸化膜14とのゲート電極19との密着性を向
上させるために配置されている。また、窒化タングステ
ン膜16aは、タングステン膜17が多結晶シリコン膜
15と反応して抵抗の高いシリサイドを生成するのを防
止するために配置されている。
Thereafter, as shown in FIG. 3E, an n + -type source region 20 and an n + -type drain region 21 are formed in the p-type well layer 12, and a polycrystalline silicon film 15 and a tungsten nitride film are formed. The side surfaces of the four layers 16a, the tungsten film 17 and the silicon nitride film 18 are covered with the silicon nitride film 22. Further, after the entire surface is covered with the insulating film 23, n
A source electrode 24 and a drain electrode 25 reaching the + type source region 20 and the n + type drain region 21, respectively, are formed to complete the MOSFET. The gate electrode 1
The polycrystalline silicon film 15 of the three layers constituting the layer 9 is arranged to improve the adhesion between the lower gate oxide film 14 and the gate electrode 19. The tungsten nitride film 16a is arranged to prevent the tungsten film 17 from reacting with the polycrystalline silicon film 15 to generate high-resistance silicide.

【0019】このように、本実施の形態のMOSFET
は、窒化タングステン膜16aを備えているが、窒化タ
ングステン膜16aを、洗浄工程の前に結晶化し、W2
N結晶を含む窒化タングステン膜16aにしている。こ
のW2N結晶を含むように結晶化された窒化タングステ
ン膜16aは、一般的な洗浄液には溶解しないため、ゲ
ート電極19の窒化タングステン膜16aの側面がエッ
チングされない。確認のために、洗浄工程後(図2
(d))のゲート電極19の断面をSEM(走査型電子
顕微鏡)によって観察したところ、窒化タングステン膜
16aの側壁のエッチングはほとんど見られず、ゲート
電極19の形状に問題はなかった。
As described above, the MOSFET of the present embodiment
It is provided with the tungsten nitride film 16a, a tungsten nitride film 16a, and crystallized prior to the cleaning process, W 2
The tungsten nitride film 16a containing N crystal is used. The tungsten nitride film 16a crystallized to include the W 2 N crystal does not dissolve in a general cleaning solution, so that the side surface of the tungsten nitride film 16a of the gate electrode 19 is not etched. For confirmation, after the cleaning process (Fig. 2
When the cross section of the gate electrode 19 in (d) was observed by SEM (scanning electron microscope), the sidewall of the tungsten nitride film 16a was hardly etched, and there was no problem in the shape of the gate electrode 19.

【0020】一方、比較のために、図2(c)の結晶化
のための熱処理の工程を省いて窒化タングステン膜16
のままで、他の条件を同じにして比較試料を製造した。
この比較試料について洗浄工程後(図2(d))のゲー
ト電極19の形状を同様に観察したところ、窒化タング
ステン膜16は側壁から内部に向かって20〜30nm
エッチングされていた。
On the other hand, for comparison, the step of heat treatment for crystallization shown in FIG.
As it was, a comparative sample was manufactured under the same other conditions.
When the shape of the gate electrode 19 after the cleaning step (FIG. 2D) was similarly observed for this comparative sample, the tungsten nitride film 16 had a thickness of 20 to 30 nm inward from the side wall.
Had been etched.

【0021】このことから、本実施の形態のように、洗
浄工程の前に、窒化タングステン膜を、W2N結晶を含
むように結晶化する工程を行うことにより、窒化タング
ステン膜の側壁からのエッチングや消失を防ぐことがで
きるが確認できた。よって、本実施の形態の製造方法に
よれば、ゲート電極19として低抵抗のタングステン膜
および窒化タングステン膜を用いることが可能になり、
素子特性が安定で、信頼性の高いMOSFETの製造が
可能になる。
Thus, as in the present embodiment, a step of crystallizing the tungsten nitride film to include the W 2 N crystal before the cleaning step is performed, whereby the tungsten nitride film from the side wall of the tungsten nitride film is removed. Although etching and disappearance could be prevented, it was confirmed. Therefore, according to the manufacturing method of the present embodiment, a low-resistance tungsten film and a tungsten nitride film can be used as the gate electrode 19,
It is possible to manufacture a highly reliable MOSFET having stable element characteristics.

【0022】なお、本実施の形態では、窒化タングステ
ン膜16を、結晶化させた窒化タングステン膜16aと
するための熱処理工程を、窒化シリコン膜18の成膜後
に行っているが、洗浄工程よりも前であればよく、タン
グステン膜17の成膜後あるいは、ドライエッチング工
程の後でもよい。
In this embodiment, the heat treatment process for turning the tungsten nitride film 16 into the crystallized tungsten nitride film 16a is performed after the formation of the silicon nitride film 18. This may be performed before, after the tungsten film 17 is formed, or after the dry etching process.

【0023】また、本実施の形態では熱処理を900℃で
行っているが、熱処理の温度は窒化タングステン膜に、
2N結晶が生じる温度であればよい。具体的には、500
〜1000℃の範囲での処理が望ましい。
Although the heat treatment is performed at 900 ° C. in this embodiment, the temperature of the heat treatment is
Any temperature may be used as long as W 2 N crystal is generated. Specifically, 500
A treatment in the range of ~ 1000 ° C is desirable.

【0024】また、窒化タングステン膜16の成膜後の
工程であって洗浄工程よりも前の工程を、熱処理工程と
同じ程度に高温の工程にすることにより、この工程を熱
処理工程と兼用させることができる。例えば、本実施の
形態では、窒化タングステン膜16の後に、窒化シリコ
ン膜18をプラズマCVD法により400℃程度の低温で形成
するが、この窒化シリコン膜18を形成する工程を、80
0℃程度の低圧CVD法により成膜する工程に変更すること
ができる。このようにした場合には、窒化シリコン膜1
8の成膜工程中に、窒化タングステン膜16が結晶化す
るため、上記実施例で示した窒素雰囲気中での熱処理を
別に設ける必要はなくなる。
Also, the step after the formation of the tungsten nitride film 16 and before the cleaning step is a high-temperature step similar to the heat treatment step, so that this step can also be used as a heat treatment step. Can be. For example, in the present embodiment, the silicon nitride film 18 is formed at a low temperature of about 400 ° C. by the plasma CVD method after the tungsten nitride film 16.
The process can be changed to a process of forming a film by a low pressure CVD method at about 0 ° C. In this case, the silicon nitride film 1
Since the tungsten nitride film 16 is crystallized during the film forming process of No. 8, it is not necessary to separately provide the heat treatment in the nitrogen atmosphere described in the above embodiment.

【0025】また、本実施の形態では洗浄液として、ア
ンモニア水と過酸化水素水と超純水との混合液、フッ化
水素酸と過酸化水素水と超純水との混合液を用いる場合
について説明したが、これら以外に塩酸と過酸化水素水
と超純水の混合液、あるいは超純水で希釈したフッ化水
素酸などを洗浄液を用いることができる。
In the present embodiment, a case where a mixed solution of ammonia water, hydrogen peroxide solution and ultrapure water, or a mixed solution of hydrofluoric acid, hydrogen peroxide solution and ultrapure water is used as the cleaning solution is described. As described above, in addition to these, a mixed solution of hydrochloric acid, hydrogen peroxide and ultrapure water, or a cleaning solution of hydrofluoric acid diluted with ultrapure water can be used.

【0026】また、本実施の形態では、p型ウエル層1
2中にソース領域およびドレイン領域を形成するMOS
FETについて説明したが、p型ウエル層12の代わり
にn型ウエル層を形成するMOSFETにすることもで
きる。
In the present embodiment, the p-type well layer 1
Forming source and drain regions in MOS 2
Although the FET has been described, a MOSFET that forms an n-type well layer instead of the p-type well layer 12 may be used.

【0027】また、本実施の形態では、MOSFETに
ついて説明してきたが、低抵抗な電極や配線を必要とす
る半導体装置であれば、それらの電極や配線の構造をゲ
ート電極19の構成にすることにより低抵抗な電極や配
線を実現できる。その際に、本実施の形態のように、W
2N結晶を含む窒化タングステン膜16aを用いること
により、洗浄工程によって窒化タングステン膜16aが
エッチングされるおそれがなくなるため、洗浄工程に制
約を受けることなく製造を行うことができるとともに、
素子特性が安定で、信頼性の高い半導体装置の製造が可
能になる。
In this embodiment, the MOSFET has been described. However, in the case of a semiconductor device requiring low-resistance electrodes and wirings, the structure of these electrodes and wirings should be the gate electrode 19. Thereby, a low-resistance electrode or wiring can be realized. At this time, as in the present embodiment, W
By using the tungsten nitride film 16a comprising 2 N crystals, since the risk of a tungsten nitride film 16a is etched by the cleaning step is eliminated, it is possible to manufacture without being limited to the cleaning process,
A highly reliable semiconductor device having stable element characteristics can be manufactured.

【0028】[0028]

【発明の効果】以上説明したように本発明によれば、窒
化タングステンを用いる半導体装置の製造方法であっ
て、窒化タングステン膜形成後の洗浄を可能にする製造
方法を提供することができる。
As described above, according to the present invention, it is possible to provide a method of manufacturing a semiconductor device using tungsten nitride, which can perform cleaning after forming a tungsten nitride film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)従来の一般的な方法によって、
タングステン膜17、窒化タングステン膜16および多
結晶シリコン16の3層構造のゲート電極を備えたMO
SFETを形成する手順を示す断面図。
1 (a) to 1 (c) show a conventional general method,
MO having a three-layered gate electrode of tungsten film 17, tungsten nitride film 16, and polycrystalline silicon 16
FIG. 4 is a cross-sectional view showing a procedure for forming an SFET.

【図2】(a)〜(d)本発明の一実施の形態の製造方
法によって、タングステン膜17、窒化タングステン膜
16および多結晶シリコン16の3層構造のゲート電極
を備えたMOSFETを形成する手順の示す断面図。
2 (a) to 2 (d), a MOSFET having a three-layered gate electrode of a tungsten film 17, a tungsten nitride film 16 and a polycrystalline silicon 16 is formed by a manufacturing method according to an embodiment of the present invention. Sectional drawing which shows a procedure.

【図3】(e)、(f)本発明の一実施の形態の製造方
法によって、タングステン膜17、窒化タングステン膜
16および多結晶シリコン16の3層構造のゲート電極
を備えたMOSFETを形成する手順の示す断面図。
3 (e), (f) A MOSFET having a three-layered gate electrode of a tungsten film 17, a tungsten nitride film 16, and polycrystalline silicon 16 is formed by the manufacturing method according to the embodiment of the present invention. Sectional drawing which shows a procedure.

【符号の説明】[Explanation of symbols]

11…シリコン基板、12…p型ウエル層、13…フィ
ールド酸化膜、14…ゲート酸化膜、15…多結晶シリ
コン膜、16…アモルファス状の窒化タングステン膜、
16a…結晶化した窒化タングステン膜、17…タング
ステン膜、18…窒化シリコン膜、19…ゲート電極、
20…n+型ソース領域、21…p+型ドレイン領域、2
2…窒化シリコン膜、23…絶縁膜、24…ソース電
極、25…ドレイン電極。
11 silicon substrate, 12 p-type well layer, 13 field oxide film, 14 gate oxide film, 15 polycrystalline silicon film, 16 amorphous tungsten nitride film,
16a: crystallized tungsten nitride film, 17: tungsten film, 18: silicon nitride film, 19: gate electrode,
20 ... n + type source region, 21 ... p + type drain region, 2
2 ... silicon nitride film, 23 ... insulating film, 24 ... source electrode, 25 ... drain electrode.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に、窒化タングステン膜を含
む複数層の導体膜を形成する成膜工程と、 前記導体膜を所望の形状にパターニングする加工工程
と、 加工された前記導体膜を洗浄する洗浄工程とを有し、 前記成膜工程のうち前記窒化タングステン膜を形成する
工程の後であって、前記洗浄工程の前に、前記窒化タン
グステン膜を結晶化させるために前記窒化タングステン
膜を熱処理する工程を行うことを特徴とする半導体装置
の製造方法。
A film forming step of forming a plurality of conductive films including a tungsten nitride film on a semiconductor substrate; a processing step of patterning the conductive film into a desired shape; and cleaning the processed conductive film. After the step of forming the tungsten nitride film in the film forming step, and before the cleaning step, the tungsten nitride film is crystallized to crystallize the tungsten nitride film. A method for manufacturing a semiconductor device, comprising performing a heat treatment step.
【請求項2】請求項1に記載の半導体装置の製造方法に
おいて、前記熱処理工程は、前記窒化タングステン膜に
2N結晶を生じさせる温度で熱処理を行うことを特徴
とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said heat treatment is performed at a temperature at which a W 2 N crystal is formed in said tungsten nitride film. .
【請求項3】請求項1または2に記載の半導体装置の製
造方法において、前記熱処理工程は、500〜1000℃の熱
処理を行うことを特徴とする半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment step is performed at a temperature of 500 to 1000 ° C.
【請求項4】請求項1に記載の半導体装置の製造方法に
おいて、前記熱処理工程は、前記導体膜の上にさらに他
の膜を成膜する工程を兼ねていることを特徴とする半導
体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein said heat treatment step also serves as a step of forming another film on said conductor film. Production method.
【請求項5】請求項1に記載の半導体装置の製造方法に
おいて、前記半導体装置は、電界効果トランジスタであ
り、 前記成膜工程は、前記導体膜として、多結晶シリコン
膜、前記窒化タングステン膜、タングステン膜の3層を
積層する工程であり、 前記加工工程は、前記導体膜をゲート電極の形状に加工
する工程であることを特徴とする半導体装置の製造方
法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein said semiconductor device is a field effect transistor, and said film forming step includes: forming a polycrystalline silicon film, said tungsten nitride film, A method of manufacturing a semiconductor device, comprising: stacking three layers of a tungsten film; and the processing step is a step of processing the conductor film into a shape of a gate electrode.
【請求項6】半導体基板と、前記半導体基板上に所望の
パターンに形成された導体膜とを有し、 前記導体膜は、窒化タングステン膜を含む複数層構造で
あり、当該窒化タングステン膜は、結晶化されており、
かつ、W2N結晶を含むことを特徴とする半導体装置。
6. A semiconductor substrate comprising: a semiconductor substrate; and a conductor film formed in a desired pattern on the semiconductor substrate, wherein the conductor film has a multilayer structure including a tungsten nitride film. Crystallized,
A semiconductor device comprising a W 2 N crystal.
【請求項7】基板上に、ゲート電極として、多結晶シリ
コン膜と窒化タングステン膜とタングステン膜とを積層
した導体膜を備え、 前記窒化タングステン膜は、結晶化されており、かつ、
2N結晶を含むことを特徴とする電解効果トランジス
タ。
7. A conductive film comprising a polycrystalline silicon film, a tungsten nitride film, and a tungsten film laminated on a substrate as a gate electrode, wherein the tungsten nitride film is crystallized;
A field effect transistor comprising a W 2 N crystal.
JP4037898A 1998-02-23 1998-02-23 Manufacture of semiconductor device Pending JPH11238880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4037898A JPH11238880A (en) 1998-02-23 1998-02-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4037898A JPH11238880A (en) 1998-02-23 1998-02-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11238880A true JPH11238880A (en) 1999-08-31

Family

ID=12579000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4037898A Pending JPH11238880A (en) 1998-02-23 1998-02-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11238880A (en)

Similar Documents

Publication Publication Date Title
US6103610A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
JP3042857B2 (en) Method of forming high conductivity region in silicon integrated circuit
JPH10189483A (en) Manufacture of semiconductor device and the semiconductor device
JP2001015453A (en) Formation of metal silicide layer
JPH07211668A (en) Conductive layer of semiconductor device, mosfet and manufacture thereof
EP0113522B1 (en) The manufacture of semiconductor devices
JP2007214436A (en) Semiconductor device and manufacturing method therefor
US6136691A (en) In situ plasma clean for tungsten etching back
JPH10270380A (en) Semiconductor device
JP2638573B2 (en) Method for manufacturing semiconductor device
JPH11238880A (en) Manufacture of semiconductor device
JP2548313B2 (en) Method for manufacturing semiconductor device
KR20040001861A (en) Metal gate electrode and method for fabricating the same
JP2000223439A (en) Semiconductor device and its manufacture
JP2005129562A (en) Semiconductor device and manufacturing method therefor
JPH07183515A (en) Manufacture of semiconductor device
JP3597275B2 (en) Method for manufacturing semiconductor device
JPS61135156A (en) Semiconductor device and manufacture thereof
JP2000243835A (en) Semiconductor device and its manufacture
JPS61245552A (en) Manufacture of semiconductor device
JPS5814750B2 (en) Manufacturing method of semiconductor device
JPH09293722A (en) Manufacture of semiconductor device
JP3238804B2 (en) Method for manufacturing semiconductor device
KR20020046146A (en) Semiconductor device and method of manufacturing the same
JPH1126767A (en) Manufacture of semiconductor device