JPH02222139A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02222139A JPH02222139A JP4209289A JP4209289A JPH02222139A JP H02222139 A JPH02222139 A JP H02222139A JP 4209289 A JP4209289 A JP 4209289A JP 4209289 A JP4209289 A JP 4209289A JP H02222139 A JPH02222139 A JP H02222139A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact window
- titanium
- substrate
- window hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000002844 melting Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000005121 nitriding Methods 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 2
- 230000001131 transforming effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 82
- 229910021341 titanium silicide Inorganic materials 0.000 description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- -1 tungsten nitride Chemical class 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板上に絶縁膜、配線層などが形成
された半導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device in which an insulating film, a wiring layer, etc. are formed on a semiconductor substrate.
第３図は従来の半導体装置の断面図であり、コンタクト
部分を示す。図において、（１）はシリコン等の半導体
基板（以下、基板と称する）で、その表面各部には種々
の拡散層（図示せず）が形成されている。（２）は基板
（１）上にシリコン酸化膜等で形成された層間絶縁膜、
（３）は上記拡散層（図示せず）が形成された所で層間
絶縁膜（２月こ形成されたコンタクト窓孔て、基板（１
）に達している。（４）はコンタクト窓孔（３）の底部
で基板（１）上に形成されたチタンシリサイド（ＴｉＳ
ｉ２）ＪＢ、（５）は眉間絶縁膜（２）とチタンシリサ
イド層（４）上にまたがって形成された窒化チタン（Ｔ
ｉＮ） ｍ 、（６Ｊは窒化チタン層（５）上にアルミ
・シリコン等で形成された配線層である。FIG. 3 is a sectional view of a conventional semiconductor device, showing a contact portion. In the figure, (1) is a semiconductor substrate (hereinafter referred to as a substrate) made of silicon or the like, and various diffusion layers (not shown) are formed on various parts of its surface. (2) is an interlayer insulating film formed of a silicon oxide film or the like on the substrate (1);
(3) In the area where the diffusion layer (not shown) is formed, the interlayer insulating film (contact window hole formed in February) is connected to the substrate (1).
) has been reached. (4) is a titanium silicide (TiS) formed on the substrate (1) at the bottom of the contact window hole (3).
i2) JB, (5) is titanium nitride (T) formed across the glabella insulating film (2) and the titanium silicide layer (4)
iN) m, (6J is a wiring layer formed of aluminum, silicon, etc. on the titanium nitride layer (5).
次に製造方法について説明する。まず、基板（１）上全
面に眉間絶縁膜（２）を形成した後、これをエツチング
により選択的に開口して基板（１）に達するコンタクト
窓孔（３）を形成する。次に、スパッタ法によりコンタ
クト窓孔（３）および基板（１）上全面にチタン（Ｔ１
）層を堆積させ、続いて、窒化雰囲気中で熱処理するこ
とにより上記チタン層を窒化して窒化チタン層（５ンを
形成すると共に、コンタクト窓孔（３）底部で上記チタ
ン層と基板（１）とが接している所でシリサイド化させ
てチタンシリサイド層（４）を形成する。その結果、コ
ンタクト窓孔（３）底部ではＴ’ｉＮ ／ ＴｉＳｉ２
の２層構造となり、シリコン（Ｓｌ）の供給がないその
他の所ではＴ＋ Ｎのみの層となる。Next, the manufacturing method will be explained. First, a glabellar insulating film (2) is formed on the entire surface of a substrate (1), and then selectively opened by etching to form a contact window hole (3) reaching the substrate (1). Next, the contact window hole (3) and the entire surface of the substrate (1) are covered with titanium (T1
) layer, followed by nitriding the titanium layer by heat treatment in a nitriding atmosphere to form a titanium nitride layer (5) and bonding the titanium layer and the substrate (1) at the bottom of the contact window hole (3). ) is silicided to form a titanium silicide layer (4).As a result, T'iN/TiSi2 is formed at the bottom of the contact window hole (3).
It has a two-layer structure, and in other places where silicon (Sl) is not supplied, there is only a T+N layer.
その後、スパッタ法により窒化チタン層（５）上全面に
アルミ・シリコンなどの配線層（６）を形成し、写真製
版法とエツチング技術を用いてパターニングを行なう。Thereafter, a wiring layer (6) of aluminum, silicon, etc. is formed over the entire surface of the titanium nitride layer (5) by sputtering, and patterned by photolithography and etching.
この時、エツチングによる選択的除去はアルミ・シリコ
ン層だけではなく、導電性を有する窒化チタンｍ（５）
に対しても行う。At this time, selective removal by etching not only removes the aluminum and silicon layers, but also removes the conductive titanium nitride m(5).
Also do it for.
このようにして製造した半導体装置のコンタクト部分に
おいては、基板（］）はチタンシリサイド層（４）と窒
化チタン層（５）を介して配線層（６）と電気的につな
がり、配線層（６）でコンタクト窓孔（３）から引き出
されて他の部分に接続される。そして、配線層（６ンと
基板（１）の間は、チタンシリサイド層（４）のために
低抵抗となり、また、窒化チタン層（５）がアルミ・シ
リコン等の配線層（６）と基板（１）の同の材料の相互
拡散を防止する拡散防１１：、層として機能する。In the contact portion of the semiconductor device manufactured in this way, the substrate ( ) is electrically connected to the wiring layer (6) via the titanium silicide layer (4) and the titanium nitride layer (5), and ) is pulled out from the contact window hole (3) and connected to other parts. The resistance between the wiring layer (6) and the substrate (1) is low due to the titanium silicide layer (4), and the titanium nitride layer (5) is between the wiring layer (6) made of aluminum or silicon, etc. Diffusion barrier 11 for preventing mutual diffusion of the same materials in (1): functions as a layer.
従来の半導体装置は以上のように構成されていて、コン
タクト部分における拡散防止層として、スパック法によ
りチタン層を形成した後、窒化雰囲気中での熱処理によ
りこれを窒化して窒化チタン層を形成するので、これを
コンタクト窓孔底部に均一な厚さに形成するのが困難で
あり、近年のＶＬＳ Ｉの高集積化と共にコンタクト窓
孔のアスペクト比が大きくなるに伴ってこの困難性は著
しくなっている。また、高アスペクト比となると、窒化
チタン層上に形成される配線層の厚さの均一性も益々悪
くなり、これらの事から安定した性能のコンタクトを得
るのが難しくなっている。更に、絶縁膜上の配線層のパ
ターニング時に、アルミシリコン層などの配線材料だけ
ではなく、その下の窒化チタン層をもエツチングしなけ
ればならないので手間がかべろなどの問題点があった。A conventional semiconductor device is constructed as described above, in which a titanium layer is formed as a diffusion prevention layer in the contact portion by the spuck method, and then it is nitrided by heat treatment in a nitriding atmosphere to form a titanium nitride layer. Therefore, it is difficult to form this to a uniform thickness at the bottom of the contact window hole, and this difficulty has become more significant as the aspect ratio of the contact window hole increases with the recent high integration of VLSI. There is. Furthermore, as the aspect ratio increases, the uniformity of the thickness of the wiring layer formed on the titanium nitride layer becomes increasingly poor, and these factors make it difficult to obtain a contact with stable performance. Furthermore, when patterning the wiring layer on the insulating film, not only the wiring material such as the aluminum silicon layer but also the underlying titanium nitride layer must be etched, which is time-consuming.
この発明は上記、・すような問題点を解消するためにな
されたもので、安定した性能のコンタクトを備入、かつ
、配線層のパターニング時のエツチングが容易な半導体
装置を得ることを目的とする。This invention was made to solve the above-mentioned problems, and aims to provide a semiconductor device that is equipped with contacts of stable performance and that can be easily etched during patterning of wiring layers. do.
この発明に係る半導体装置は、コンタクト窓孔底部で基
板上に形成された第１の高融点金属のシリサイド層上に
、選択ＣＶＤ法を用いて、拡散防止層として第２の高融
点金属の窒化物層を形成したものである。In the semiconductor device according to the present invention, a second high melting point metal nitride layer is formed as a diffusion prevention layer on a first high melting point metal silicide layer formed on a substrate at the bottom of a contact window hole using a selective CVD method. It is made up of layers.
この発明における半導体装置は、コンタクト窓孔底部の
１１の高融点金属のシリサイド層上に、選択ＣＶＤ法を
用いて、第２の高融点金属の窒化物層を形成するので、
コンタクト窓孔側面や絶縁股上には形成されず、また、
コンタクト窓孔底部に形成されるその層の厚さは均一に
なる。In the semiconductor device according to the present invention, a second nitride layer of a high melting point metal is formed on the 11 high melting point metal silicide layers at the bottom of the contact window hole using a selective CVD method.
It is not formed on the side of the contact window hole or on the insulation rise, and
The thickness of the layer formed at the bottom of the contact window hole will be uniform.
以下、この発明の一実施例を図に−いて説明する。第１
図はこの発明の一実施例による半導体装置のｈ面図であ
り、コンタクト部分を示す。図にで基板（１）上に形成
された第１の高融点金属のシリサイド層であるチタンシ
リサイド層、（７）はチタンシリサイド層（４）上に形
成された第２の高融点金属の窒化物層である窒化タング
ステン層、（６）は層間絶縁膜（２）と窒化タングステ
ン層（７）の上にまたがって、アルミ・シリコン等で形
成された配線層である。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is an h-plane view of a semiconductor device according to an embodiment of the present invention, showing a contact portion. In the figure, a titanium silicide layer, which is the first high-melting point metal silicide layer, is formed on the substrate (1), and (7) is a titanium silicide layer, which is the second high-melting point metal silicide layer, formed on the titanium silicide layer (4). The tungsten nitride layer (6), which is a physical layer, is a wiring layer formed of aluminum, silicon, etc., spanning over the interlayer insulating film (2) and the tungsten nitride layer (7).
次に製造方法について説明する。第２図は第１図の半導
体装置製造方法を示す説明図であり、同図（３）はフロ
ーチャート、同図（ロ）は同図（３）のフローチャート
の各工程に対応して示した断面図である。Next, the manufacturing method will be explained. FIG. 2 is an explanatory diagram showing the method for manufacturing the semiconductor device in FIG. 1, in which (3) is a flowchart and (b) is a cross section corresponding to each step in the flowchart in (3). It is a diagram.
まず、従来例で説明したのと同様に、基板（１）上に層
間絶縁膜（２）、コンタクト窓孔（３）、チタン層（８
Ａ）を形成し、ランプアニールなどの熱処理によりチタ
ンＭｌ （ａＡ）を窒化して窒化チタンｍ （８）を形
成すると共に、チタン層（８Ａ）と基板（１）とが接し
ている所でシリサイド化させてチタンシリサイド層（４
）（１３〜１６ Ｉｉ）、ｃｍ ）を形成する。次に、
硫酸過酸化水素水（Ｈ２Ｓｏ４＋Ｈ２Ｏ２＋ Ｈ２Ｏ）
等ニＪ： リｕ化−ｙ−タンｆＯ（ｓ）全除去した後、
選択ＣＶＤ法、例えは六弗化タングステン（ＷＦ６ ）
のモノシラン（ＳｉＨ４）と水紫（Ｈ２）のいずれか、
あるいは双方による還元法を用いてチタンシリサイド層
（４）上に自己整合的にタングステン（Ｗ） ／［ａ）
（７Ａ）を成長させる。そしてこのタングステン層（
７Ａ）を窒化雰囲気中でランプアニール等の熱処理によ
り窒化させて窒化タングステン（ＷＮまたはＷＮｚ ）
層（７）を形成する。その結果、コンタクト窓孔（３）
の底部ではＷＮまたはＷＮ２／ ’ｌ’１ｓｉ２の２層
構造となる。その後、これらの上全面にスパッタ法によ
りアルミ・シリコンなどの配線層（６）を形成し、写真
製版法とエツチング技術を用いてパターニングを行う。First, as explained in the conventional example, an interlayer insulating film (2), a contact window hole (3), a titanium layer (8) are placed on a substrate (1).
A) is formed, and titanium Ml (aA) is nitrided by heat treatment such as lamp annealing to form titanium nitride m (8), and silicide is formed where the titanium layer (8A) and the substrate (1) are in contact. titanium silicide layer (4
) (13-16 Ii), cm ). next,
Sulfuric acid hydrogen peroxide solution (H2So4+H2O2+ H2O)
Etc. J: After completely removing lu-y-tan fO(s),
Selective CVD method, for example tungsten hexafluoride (WF6)
Either monosilane (SiH4) or water purple (H2),
Alternatively, tungsten (W)/[a] is self-aligned on the titanium silicide layer (4) using a reduction method using both methods.
Grow (7A). And this tungsten layer (
7A) is nitrided by heat treatment such as lamp annealing in a nitriding atmosphere to form tungsten nitride (WN or WNz).
Form layer (7). As a result, the contact window hole (3)
At the bottom, there is a two-layer structure of WN or WN2/'l'1si2. Thereafter, a wiring layer (6) of aluminum, silicon, etc. is formed on the entire surface by sputtering, and patterning is performed using photolithography and etching.
このようにして製造した半導体装置においては、チタン
シリサイド層（４２によって配線ｍ（６）と基板（１）
の間が低抵抗になっているのは勿論のこと、コンタクト
窓孔（３）底部でチタンシリサイド層（４）上に自己整
合的にタングステンｆＦａ （７Ａ）を成長させてこれ
を窒化することにより窒化タングステン層（７）を形成
するのでその膜厚は均一となり、また、層間絶縁膜（２
）向上にはタングステン！ （７Ａ）は成長しないので
、コンタクト窓孔（３）入口付近を狭めることなくコン
タクト窓孔（３）底部に拡散防止層としての窒化タング
ステン層（７）を十分に厚く形成することができる。従
って、配線層（６）形成時は、従来例と比較して、コン
タクト窓孔（３）の直径が窒化チタン層（５）によって
狭められず、かつ、コンタクト窓孔（３）底部で窒化タ
ングステン層（７）を厚く形成した分だリコンタクト窓
孔（３）が浅くなったのと等価となり、アスペクト比が
低減されて、段差被覆性の乏しいスパッタ法を用いて配
線層（６）が形成でき、その膜厚の均一性は改善される
。In the semiconductor device manufactured in this way, the titanium silicide layer (42) connects the wiring m (6) and the substrate (1).
Of course, the resistance between the contact window holes (3) is low, and by growing tungsten fFa (7A) in a self-aligned manner on the titanium silicide layer (4) at the bottom of the contact window hole (3) and nitriding it. Since the tungsten nitride layer (7) is formed, its thickness becomes uniform, and the interlayer insulating film (2)
) Tungsten for improvement! Since (7A) does not grow, a sufficiently thick tungsten nitride layer (7) as a diffusion prevention layer can be formed at the bottom of the contact window (3) without narrowing the vicinity of the entrance of the contact window (3). Therefore, when forming the wiring layer (6), compared to the conventional example, the diameter of the contact window hole (3) is not narrowed by the titanium nitride layer (5), and the bottom of the contact window hole (3) is made of tungsten nitride. Forming the layer (7) thicker is equivalent to making the recontact window hole (3) shallower, the aspect ratio is reduced, and the wiring layer (6) is formed using a sputtering method with poor step coverage. The uniformity of the film thickness is improved.
なお、第１の高融点金属のシリサイド層として、モリブ
デン（ＭＯ）、タングステン（Ｗ）、タンタル（Ｔａ）
等のシリサイドを用いてもよいが、上記実施例で用いた
チタンシリサイドが比抵抗が低く優れている。また、第
２の高融点金属の窒化物層として窒化タングステンを用
いたが、窒化モリブデンを用いてもよい。更に、上記実
施例ではチタンシリサイド層（４）を形成するために、
スパッタ法によりチタン層（ａＡ）を形成した後、ラン
プアニールを行ったが、まず、チタン層（ａＡ）を形成
した後、反応性スパッタ法により同一チャンバーで連続
して窒化チタン層を重ねて形成し、続いてランプアニー
ルを行うようにしてもよい。In addition, as the silicide layer of the first high melting point metal, molybdenum (MO), tungsten (W), tantalum (Ta) is used.
However, titanium silicide used in the above embodiments is superior because of its low specific resistance. Further, although tungsten nitride is used as the second high-melting point metal nitride layer, molybdenum nitride may also be used. Furthermore, in the above embodiment, in order to form the titanium silicide layer (4),
After forming the titanium layer (aA) by sputtering, lamp annealing was performed, but first, after forming the titanium layer (aA), a titanium nitride layer was continuously formed in the same chamber by reactive sputtering. However, lamp annealing may be performed subsequently.
以上のように、この発明によれば、コンタクト窓孔底部
で基板上に形成された第１の高融点金属のシリサイド層
上に選択ＣＶＤ法を用いて第２の高融点金属の窒化物層
を形成するよう構成したので、第２の高融点金属の窒化
物層の膜厚は均一になり、また、配線層形成時のアスペ
クト比が低減できるので配線層の均一性が改善され、そ
のため、低抵抗で安定した性能のコンタクトが得られる
。As described above, according to the present invention, the second refractory metal nitride layer is formed on the first refractory metal silicide layer formed on the substrate at the bottom of the contact window hole using the selective CVD method. Since the second refractory metal nitride layer has a uniform thickness, and the aspect ratio when forming the wiring layer can be reduced, the uniformity of the wiring layer is improved. Resistance provides contact with stable performance.
更に、絶縁膜上には窒化チタン層などは形成されないの
で、配線層のパターニング時に配線材料だけをエツチン
グすればよく、従ってエツチングが容易になるなどの効
果がある。Furthermore, since no titanium nitride layer or the like is formed on the insulating film, only the wiring material needs to be etched when patterning the wiring layer, and this has the effect of making etching easier.
第１図はこの発明の一実施例による半導体装置の断面図
、第２図は９Ｊ４ 工区の半導体装置の製造方法を示す
説明図で、同図（Ａ）はフローチャート、同図（ロ）は
同図（ハ）の各工程に対応して示した断面図、第３図は
従来の半導体装置の断面図である。
図において、（１）は基板、（２月よ層間絶縁膜、（３
）はコンタクト窓孔、（４）はチタンシリサイド層、（
６）は配線１鮒、（７）は窒化タングステン層である。
なお、各図中、同一符号は同一、または相当部分を示す
。
代理人 弁理士 大 岩 堆 雄FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing a method for manufacturing a semiconductor device in section 9J4. 3 is a cross-sectional view of a conventional semiconductor device. In the figure, (1) is the substrate, (February 2nd, interlayer insulating film, (3)
) is the contact window hole, (4) is the titanium silicide layer, (
6) is a wiring layer, and (7) is a tungsten nitride layer. In each figure, the same reference numerals indicate the same or corresponding parts. Agent Patent Attorney Tsui Oiwa
Claims (1)
絶縁膜に形成されて上記半導体基板に達するコンタクト
窓孔、このコンタクト窓孔の底部で上記半導体基板上に
形成された第１の高融点金属のシリサイド層、この第１
の高融点金属のシリサイド層上に選択ＣＶＤ法により形
成された第２の高融点金属の窒化物層、上記絶縁膜と第
２の高融点金属の窒化物層の上にまたがって形成された
配線層を備えた半導体装置。a semiconductor substrate, an insulating film formed on the semiconductor substrate, a contact window formed in the insulating film reaching the semiconductor substrate, and a first refractory metal formed on the semiconductor substrate at the bottom of the contact window. silicide layer, this first
A second high melting point metal nitride layer formed by selective CVD on the high melting point metal silicide layer, and a wiring formed across the insulating film and the second high melting point metal nitride layer. A semiconductor device with layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209289A JPH02222139A (en) | 1989-02-22 | 1989-02-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209289A JPH02222139A (en) | 1989-02-22 | 1989-02-22 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222139A true JPH02222139A (en) | 1990-09-04 |
Family
ID=12626367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4209289A Pending JPH02222139A (en) | 1989-02-22 | 1989-02-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222139A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (en) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0992801A (en) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | Capacitor formation of semiconductor device |
| JP2018088436A (en) * | 2016-11-28 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device |
-
1989
- 1989-02-22 JP JP4209289A patent/JPH02222139A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (en) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0992801A (en) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | Capacitor formation of semiconductor device |
| JP2018088436A (en) * | 2016-11-28 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| JPS6173370A (en) | Semiconductor device and method of producing same | |
| JPH09232422A (en) | Semiconductor device and manufacture thereof | |
| US20020111018A1 (en) | Method for forming metal silicide layer | |
| JPH021981A (en) | Method of forming electrical interconnection part in silicon semiconductor device | |
| KR100281887B1 (en) | Manufacturing Method of Semiconductor Device | |
| US5645887A (en) | Method for forming platinum silicide plugs | |
| JPH03138934A (en) | Etching of window having different depth | |
| JPH06177132A (en) | Manufacture of interconnection structure in integrated circuit | |
| KR0158441B1 (en) | Method of manufacturing semiconductor device | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| JP3992439B2 (en) | Manufacturing method of semiconductor device | |
| JPH10209278A (en) | Semiconductor device and its manufacture | |
| JPH02222139A (en) | Semiconductor device | |
| JP3102555B2 (en) | Method for manufacturing semiconductor device | |
| JP2747217B2 (en) | Method for manufacturing semiconductor device | |
| KR20030086932A (en) | Gate-structure for a transistor and method for their production | |
| JP2000133705A (en) | Manufacture of semiconductor device | |
| JP2000164706A (en) | Manufacture of semiconductor device | |
| JPH09293781A (en) | Manufacture of semiconductor device | |
| JP3034348B2 (en) | Semiconductor device and manufacturing method | |
| KR0144927B1 (en) | Method of forming contact hole | |
| JPH0677162A (en) | Semiconductor device and its manufacture | |
| JPH0786583A (en) | Semiconductor device and manufacture thereof | |
| JPH0254524A (en) | Manufacture of semiconductor device |