JPH11238741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11238741A JPH11238741A JP3994698A JP3994698A JPH11238741A JP H11238741 A JPH11238741 A JP H11238741A JP 3994698 A JP3994698 A JP 3994698A JP 3994698 A JP3994698 A JP 3994698A JP H11238741 A JPH11238741 A JP H11238741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- base layer
- intrinsic base
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 接合リーク不良の改善や高周波特性の向上を
図ったセルフアライン型トランジスタの製造方法を提供
する。 【解決手段】 半導体基板１を複数回回転させつつ半導
体基板に対して斜め方向からイオン注入を行い、真性ベ
ース層９を形成する。すると、真性ベース層９と外部ベ
ース層８とのリンクが一定に保たれ、接合部の短絡やリ
ーク不良を無くすことができる。また、真性ベース開口
部７の側壁にサイドウォールを形成後、半導体基板１を
複数回回転させつつ半導体基板に対して斜め方向からイ
オン注入を深く行い、真性ベース層９とｎ型エピタキシ
ャル層３とに跨る位置にＳＩＣ層１２を形成する。する
と、ＳＩＣ層１２と外部ベース層８の間隔が確保され、
ベース−コレクタ接合容量が小さくなるので、トランジ
スタの高周波特性を向上できる。
図ったセルフアライン型トランジスタの製造方法を提供
する。 【解決手段】 半導体基板１を複数回回転させつつ半導
体基板に対して斜め方向からイオン注入を行い、真性ベ
ース層９を形成する。すると、真性ベース層９と外部ベ
ース層８とのリンクが一定に保たれ、接合部の短絡やリ
ーク不良を無くすことができる。また、真性ベース開口
部７の側壁にサイドウォールを形成後、半導体基板１を
複数回回転させつつ半導体基板に対して斜め方向からイ
オン注入を深く行い、真性ベース層９とｎ型エピタキシ
ャル層３とに跨る位置にＳＩＣ層１２を形成する。する
と、ＳＩＣ層１２と外部ベース層８の間隔が確保され、
ベース−コレクタ接合容量が小さくなるので、トランジ
スタの高周波特性を向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に高周波用のバイポーラトランジスタの
製造方法に関するものである。
方法に関し、特に高周波用のバイポーラトランジスタの
製造方法に関するものである。
【０００２】
【従来の技術】近年、通信機器や民生機器における高周
波化に伴い、高速用、高周波用のバイポーラ集積回路へ
の要求が高まっている。トランジスタの遮断周波数を向
上させるために、ＳＩＣ (Selectively Ion-Implanted
Collector)技術を採用したトランジスタが利用されるよ
うになってきた。
波化に伴い、高速用、高周波用のバイポーラ集積回路へ
の要求が高まっている。トランジスタの遮断周波数を向
上させるために、ＳＩＣ (Selectively Ion-Implanted
Collector)技術を採用したトランジスタが利用されるよ
うになってきた。
【０００３】ＳＩＣ構造を有するセルフアライン型のト
ランジスタについては、先行例として特開平５−２６７
３１７号公報に示されるものがある。図２は、そのトラ
ンジスタの素子構造を示す断面図、図３は図２に示すト
ランジスタのエミッタ直下のＳＩＣ部分の拡大図であ
り、従来技術を説明するための図である。従来の方法で
は、まず、半導体基板１にｎ型エピタキシャル層３を形
成した後、ベース電極となるｐ型不純物を含んだ多結晶
半導体層５と絶縁膜６を、そのエピタキシャル層３の表
面に順次堆積する。そして、多結晶半導体層５と絶縁膜
６の真性ベース層の形成予定領域に対応する箇所を開口
して真性ベース開口部を形成した後、残存した多結晶半
導体層５中のｐ型不純物を拡散させて外部ベース層８を
形成し、真性ベース開口部から、ボロンイオンを基板面
に垂直あるいは斜め一方向から注入して真性ベース層９
を形成していた。
ランジスタについては、先行例として特開平５−２６７
３１７号公報に示されるものがある。図２は、そのトラ
ンジスタの素子構造を示す断面図、図３は図２に示すト
ランジスタのエミッタ直下のＳＩＣ部分の拡大図であ
り、従来技術を説明するための図である。従来の方法で
は、まず、半導体基板１にｎ型エピタキシャル層３を形
成した後、ベース電極となるｐ型不純物を含んだ多結晶
半導体層５と絶縁膜６を、そのエピタキシャル層３の表
面に順次堆積する。そして、多結晶半導体層５と絶縁膜
６の真性ベース層の形成予定領域に対応する箇所を開口
して真性ベース開口部を形成した後、残存した多結晶半
導体層５中のｐ型不純物を拡散させて外部ベース層８を
形成し、真性ベース開口部から、ボロンイオンを基板面
に垂直あるいは斜め一方向から注入して真性ベース層９
を形成していた。
【０００４】次に、多結晶半導体層（ベース電極）５お
よび絶縁膜６の側壁にサイドウォール絶縁層１０を形成
し、エミッタ開口部１１を形成する。このエミッタ開口
部１１からリンイオンを基板面に垂直あるいは斜め一方
向から注入して、真性ベース層９とｎ型エピタキシャル
層３とに跨る位置にｎ型の高濃度コレクタ層（以下、Ｓ
ＩＣ層という）１２を形成した後、エミッタ電極１３と
なる多結晶半導体層を形成し、その多結晶半導体層を介
してｎ型のエミッタ層１４を形成していた。
よび絶縁膜６の側壁にサイドウォール絶縁層１０を形成
し、エミッタ開口部１１を形成する。このエミッタ開口
部１１からリンイオンを基板面に垂直あるいは斜め一方
向から注入して、真性ベース層９とｎ型エピタキシャル
層３とに跨る位置にｎ型の高濃度コレクタ層（以下、Ｓ
ＩＣ層という）１２を形成した後、エミッタ電極１３と
なる多結晶半導体層を形成し、その多結晶半導体層を介
してｎ型のエミッタ層１４を形成していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、真性ベース層９を形成するためのイ
オン注入は、基板面に垂直あるいは斜め一方向から注入
するだけなので、外部ベース層８と真性ベース層９との
オーバーラップ（リンク）が不十分になる。特に、斜め
一方向からの注入では、一方（図３中の左側における外
部ベース層８と真性ベース層９）のオーバーラップは十
分であるが、反対側（図３中の右側）ではベース電極５
および絶縁膜６が障害となり、イオンが外部ベース層８
の領域内まで十分に入り込まず、真性ベース層９が真性
ベース用の開口部に対して非対称になる。そのため、外
部ベース層８と真性ベース層９のリンクが不十分な部分
（図３Ａの部分）で、外部ベース層８からエミッタ層１
４へ流れる電流の一部がｎ型エピタキシャル層３へ漏れ
て、リーク不良が発生するという問題点がある。
来の製造方法では、真性ベース層９を形成するためのイ
オン注入は、基板面に垂直あるいは斜め一方向から注入
するだけなので、外部ベース層８と真性ベース層９との
オーバーラップ（リンク）が不十分になる。特に、斜め
一方向からの注入では、一方（図３中の左側における外
部ベース層８と真性ベース層９）のオーバーラップは十
分であるが、反対側（図３中の右側）ではベース電極５
および絶縁膜６が障害となり、イオンが外部ベース層８
の領域内まで十分に入り込まず、真性ベース層９が真性
ベース用の開口部に対して非対称になる。そのため、外
部ベース層８と真性ベース層９のリンクが不十分な部分
（図３Ａの部分）で、外部ベース層８からエミッタ層１
４へ流れる電流の一部がｎ型エピタキシャル層３へ漏れ
て、リーク不良が発生するという問題点がある。
【０００６】請求項１記載の本発明は、上記従来の問題
点を解決するもので、外部ベース層と真性ベース層のリ
ンクを安定化させ、接合リーク不良を改善した半導体装
置の製造方法を提供することを目的とする。
点を解決するもので、外部ベース層と真性ベース層のリ
ンクを安定化させ、接合リーク不良を改善した半導体装
置の製造方法を提供することを目的とする。
【０００７】第二に、サイドウォール形成後に、エミッ
タ開口部１１からＳＩＣ層１２を基板面に垂直あるいは
斜め一方向から注入する方法では、基板面に垂直に注入
する場合、加速電圧が高いので（１００）あるいは（１
１１）基板に対して、チャネリングを起こすため、あま
り好ましくない。斜め一方向からイオン注入する場合、
片側はＳＩＣ層１２がサイドウォール直下のベース−コ
レクタ接合付近にまで入り込み、高濃度同士の外部ベー
ス層８とＳＩＣ層１２が近接する。一方、反対側は外部
ベース層８上のベース電極５および絶縁膜６による影が
存在するため、エミッタ直下にＳＩＣ層の無い部分（図
３Ｂの部分）が存在する。そのため、ＳＩＣ層１２はエ
ミッタ開口部１１に対して非対称になる。実際のトラン
ジスタの活性領域はエミッタ直下の領域で決まるので、
ＳＩＣ層１２が存在する部分（図３Ｃの部分）では、ベ
ース押し出し効果によってベース幅の縮小が図れ、高い
遮断周波数のトランジスタができる。しかし、ＳＩＣ層
１２の無い部分では、上記のＳＩＣ層１２が作用しない
ため、低い遮断周波数のトランジスタができてしまう。
従って、トランジスタ全体の等価的な特性は、高い遮断
周波数のトランジスタと低い遮断周波数のトランジスタ
との合成になるものと考えられ、ＳＩＣ層の無い低い遮
断周波数のトランジスタの影響により、全体のトランジ
スタの高周波特性が劣化してしまうという問題点があ
る。
タ開口部１１からＳＩＣ層１２を基板面に垂直あるいは
斜め一方向から注入する方法では、基板面に垂直に注入
する場合、加速電圧が高いので（１００）あるいは（１
１１）基板に対して、チャネリングを起こすため、あま
り好ましくない。斜め一方向からイオン注入する場合、
片側はＳＩＣ層１２がサイドウォール直下のベース−コ
レクタ接合付近にまで入り込み、高濃度同士の外部ベー
ス層８とＳＩＣ層１２が近接する。一方、反対側は外部
ベース層８上のベース電極５および絶縁膜６による影が
存在するため、エミッタ直下にＳＩＣ層の無い部分（図
３Ｂの部分）が存在する。そのため、ＳＩＣ層１２はエ
ミッタ開口部１１に対して非対称になる。実際のトラン
ジスタの活性領域はエミッタ直下の領域で決まるので、
ＳＩＣ層１２が存在する部分（図３Ｃの部分）では、ベ
ース押し出し効果によってベース幅の縮小が図れ、高い
遮断周波数のトランジスタができる。しかし、ＳＩＣ層
１２の無い部分では、上記のＳＩＣ層１２が作用しない
ため、低い遮断周波数のトランジスタができてしまう。
従って、トランジスタ全体の等価的な特性は、高い遮断
周波数のトランジスタと低い遮断周波数のトランジスタ
との合成になるものと考えられ、ＳＩＣ層の無い低い遮
断周波数のトランジスタの影響により、全体のトランジ
スタの高周波特性が劣化してしまうという問題点があ
る。
【０００８】請求項２および３記載の本発明は、上記従
来の問題点を解決するもので、ベース−コレクタ接合容
量の増大を抑え、高周波特性を向上する半導体装置の製
造方法を提供することを目的とする。
来の問題点を解決するもので、ベース−コレクタ接合容
量の増大を抑え、高周波特性を向上する半導体装置の製
造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、請求項１記載の発明の半導体装置の製造方法は、半
導体基板に第一導電型のコレクタ層を形成し、ベース電
極となる第二導電型の多結晶半導体層及び絶縁層を順次
積層した後、前記多結晶半導体層及び前記絶縁層を選択
的に除去して真性ベース層の形成予定領域に対応した箇
所に第一の開口部を形成する第一の工程と、前記第一の
工程で残余された多結晶半導体層部分に含まれた第二導
電型不純物を熱拡散して前記多結晶半導体層の残余部分
の下に第二導電型の外部ベース層を形成する第二の工程
と、注入方向を前記半導体基板の面方向に複数回回転さ
せ、かつ前記第一の開口部より前記半導体基板に対して
斜め方向のイオン注入を行って第二導電型の前記真性ベ
ース層を形成する第三の工程とを有するものである。こ
の方法によれば、第三の工程のイオン注入を行う際、外
部ベース領域に向けてイオンが入り込む。しかも、真性
ベース層が第一の開口部に対して対称的に形成され、外
部ベース層と真性ベース層のリンク（オーバーラップ）
が四方に対して一定となるので、接合部での短絡やリー
ク不良を無くすことができる。
に、請求項１記載の発明の半導体装置の製造方法は、半
導体基板に第一導電型のコレクタ層を形成し、ベース電
極となる第二導電型の多結晶半導体層及び絶縁層を順次
積層した後、前記多結晶半導体層及び前記絶縁層を選択
的に除去して真性ベース層の形成予定領域に対応した箇
所に第一の開口部を形成する第一の工程と、前記第一の
工程で残余された多結晶半導体層部分に含まれた第二導
電型不純物を熱拡散して前記多結晶半導体層の残余部分
の下に第二導電型の外部ベース層を形成する第二の工程
と、注入方向を前記半導体基板の面方向に複数回回転さ
せ、かつ前記第一の開口部より前記半導体基板に対して
斜め方向のイオン注入を行って第二導電型の前記真性ベ
ース層を形成する第三の工程とを有するものである。こ
の方法によれば、第三の工程のイオン注入を行う際、外
部ベース領域に向けてイオンが入り込む。しかも、真性
ベース層が第一の開口部に対して対称的に形成され、外
部ベース層と真性ベース層のリンク（オーバーラップ）
が四方に対して一定となるので、接合部での短絡やリー
ク不良を無くすことができる。
【００１０】請求項２記載の発明の半導体装置の製造方
法は、半導体基板に第一導電型のコレクタ層を形成し、
ベース電極となる第二導電型の多結晶半導体層及び絶縁
層を順次積層した後、前記多結晶半導体層及び前記絶縁
層を選択的に除去して真性ベース層の形成予定領域に対
応した箇所に第一の開口部を形成する第一の工程と、熱
処理により前記第一の工程で残余された多結晶半導体層
部分の下に第二導電型の外部ベース層を形成する第二の
工程と、前記第一の開口部からイオン注入を行い第二導
電型の前記真性ベース層を形成する第三の工程と、注入
方向を前記半導体基板の面方向に複数回回転させ、かつ
前記第一の開口部より前記半導体基板に対して斜め方向
のイオン注入を行って、前記真性ベース層と前記コレク
タ層とに跨る位置に第一導電型の高濃度コレクタ層（Ｓ
ＩＣ層）を形成する第四の工程と、前記第一の開口部の
側壁にサイドウォールを形成して第二の開口部を形成し
た後、前記第二の開口部より不純物を導入して前記真性
ベース層の表面部に第一導電型のエミッタ層を形成する
第五の工程とを有するものである。この方法によれば、
トランジスタ活性領域となるエミッタ層直下に、ＳＩＣ
層が偏りなく対称的に形成され、ＳＩＣ層の形成位置が
ずれて、ＳＩＣ層と外部ベース層の高濃度部分同士で接
合を形成する危険が避けられる。これにより、ベース−
コレクタ接合容量の増大が避けられ、高周波特性を改善
できる。
法は、半導体基板に第一導電型のコレクタ層を形成し、
ベース電極となる第二導電型の多結晶半導体層及び絶縁
層を順次積層した後、前記多結晶半導体層及び前記絶縁
層を選択的に除去して真性ベース層の形成予定領域に対
応した箇所に第一の開口部を形成する第一の工程と、熱
処理により前記第一の工程で残余された多結晶半導体層
部分の下に第二導電型の外部ベース層を形成する第二の
工程と、前記第一の開口部からイオン注入を行い第二導
電型の前記真性ベース層を形成する第三の工程と、注入
方向を前記半導体基板の面方向に複数回回転させ、かつ
前記第一の開口部より前記半導体基板に対して斜め方向
のイオン注入を行って、前記真性ベース層と前記コレク
タ層とに跨る位置に第一導電型の高濃度コレクタ層（Ｓ
ＩＣ層）を形成する第四の工程と、前記第一の開口部の
側壁にサイドウォールを形成して第二の開口部を形成し
た後、前記第二の開口部より不純物を導入して前記真性
ベース層の表面部に第一導電型のエミッタ層を形成する
第五の工程とを有するものである。この方法によれば、
トランジスタ活性領域となるエミッタ層直下に、ＳＩＣ
層が偏りなく対称的に形成され、ＳＩＣ層の形成位置が
ずれて、ＳＩＣ層と外部ベース層の高濃度部分同士で接
合を形成する危険が避けられる。これにより、ベース−
コレクタ接合容量の増大が避けられ、高周波特性を改善
できる。
【００１１】請求項３記載の発明の半導体装置の製造方
法は、第一の開口部の側壁にサイドウォールを形成して
第二の開口部を形成する第四の工程と、その後、注入方
向を前記半導体基板の面方向に複数回回転させ、かつ前
記第二の開口部より前記半導体基板に対して斜め方向の
イオン注入を行って、前記真性ベース層と前記コレクタ
層とに跨る位置に第一導電型の高濃度コレクタ層（ＳＩ
Ｃ層）を形成する第五の工程と、その後、前記第二の開
口部より不純物を浅く導入して前記真性ベース層の表面
部に第一導電型のエミッタ層を形成する第六の工程とを
有するものである。この方法によれば、トランジスタ活
性領域となるエミッタ層直下に、ＳＩＣ層が偏りなく対
称的に形成され、外部ベース層との間隔が十分に確保さ
れることから、ベース−コレクタ接合容量が小さくな
り、高周波特性を改善できる。
法は、第一の開口部の側壁にサイドウォールを形成して
第二の開口部を形成する第四の工程と、その後、注入方
向を前記半導体基板の面方向に複数回回転させ、かつ前
記第二の開口部より前記半導体基板に対して斜め方向の
イオン注入を行って、前記真性ベース層と前記コレクタ
層とに跨る位置に第一導電型の高濃度コレクタ層（ＳＩ
Ｃ層）を形成する第五の工程と、その後、前記第二の開
口部より不純物を浅く導入して前記真性ベース層の表面
部に第一導電型のエミッタ層を形成する第六の工程とを
有するものである。この方法によれば、トランジスタ活
性領域となるエミッタ層直下に、ＳＩＣ層が偏りなく対
称的に形成され、外部ベース層との間隔が十分に確保さ
れることから、ベース−コレクタ接合容量が小さくな
り、高周波特性を改善できる。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１３】図１は、本発明の一実施形態におけるセル
フアライン型バイポーラトランジスタを製造する工程順
を示す図である。図１（ａ）において、シリコンなどの
半導体基板１上に、熱拡散等によってｎ+型埋め込み層
２を形成した後、ｎ型エピタキシャル層３を形成し、Ｌ
ＯＣＯＳ法などによる分離酸化膜４を形成する。次に、
ｎ型エピタキシャル層３および分離酸化膜４の表面に、
ベース電極となる多結晶半導体層５、例えばボロン等の
不純物をあらかじめ導入した導電性を有するドープトポ
リシリコン、をＣＶＤ法によって堆積させ、その上にＣ
ＶＤ法によりＳｉＯ2等の絶縁膜６を形成する。そし
て、フォトリソグラフィーおよびドライエッチング技術
により、多結晶半導体層５および絶縁膜６における真性
ベース層の形成予定領域に対応した位置に真性ベース開
口部（第一の開口部）７を形成する。その後、熱処理
（例えば９５０℃、３０分）を加えることにより、あら
かじめ多結晶半導体層５内に導入されたボロンをｎ型エ
ピタキシャル層３内に熱拡散させて活性化し、外部ベー
ス層８を形成する。そして、真性ベース開口部７からボ
ロンなどの不純物をイオン注入し、真性ベース層９を形
成する。この注入時に、半導体基板１の表面と垂直の方
向から注入角度をもたせ、例えば７°〜４５°程度の角
度で不純物添加を実施した後、半導体基板１の面方向に
所定角度（例えば９０°）回転させ、半導体基板１に同
じ注入方法を連続して行い、この回転を４回実施する。
この際、１回の注入量（例えば、Ｂ＋５〜２０ｋｅＶ、
1〜５×１０12ｃｍ-2）は全注入量の１／４にしてお
く。
フアライン型バイポーラトランジスタを製造する工程順
を示す図である。図１（ａ）において、シリコンなどの
半導体基板１上に、熱拡散等によってｎ+型埋め込み層
２を形成した後、ｎ型エピタキシャル層３を形成し、Ｌ
ＯＣＯＳ法などによる分離酸化膜４を形成する。次に、
ｎ型エピタキシャル層３および分離酸化膜４の表面に、
ベース電極となる多結晶半導体層５、例えばボロン等の
不純物をあらかじめ導入した導電性を有するドープトポ
リシリコン、をＣＶＤ法によって堆積させ、その上にＣ
ＶＤ法によりＳｉＯ2等の絶縁膜６を形成する。そし
て、フォトリソグラフィーおよびドライエッチング技術
により、多結晶半導体層５および絶縁膜６における真性
ベース層の形成予定領域に対応した位置に真性ベース開
口部（第一の開口部）７を形成する。その後、熱処理
（例えば９５０℃、３０分）を加えることにより、あら
かじめ多結晶半導体層５内に導入されたボロンをｎ型エ
ピタキシャル層３内に熱拡散させて活性化し、外部ベー
ス層８を形成する。そして、真性ベース開口部７からボ
ロンなどの不純物をイオン注入し、真性ベース層９を形
成する。この注入時に、半導体基板１の表面と垂直の方
向から注入角度をもたせ、例えば７°〜４５°程度の角
度で不純物添加を実施した後、半導体基板１の面方向に
所定角度（例えば９０°）回転させ、半導体基板１に同
じ注入方法を連続して行い、この回転を４回実施する。
この際、１回の注入量（例えば、Ｂ＋５〜２０ｋｅＶ、
1〜５×１０12ｃｍ-2）は全注入量の１／４にしてお
く。
【００１４】次に図１（ｂ）に示すように、絶縁膜６及
び真性ベース開口部７の表面を覆うように、ＣＶＤ法に
よりＳｉＯ2を堆積させた後、ドライエッチングにより
真性ベース開口部７内の側壁にサイドウォール絶縁層１
０を形成し、エミッタ開口部（第二の開口部）１１が形
成される。そして、このエミッタ開口部１１から、リン
などの不純物をイオン注入し、真性ベース層９とｎ型エ
ピタキシャル層３とに跨る位置に高濃度コレクタ層（Ｓ
ＩＣ層）１２を形成する。この注入時に上記真性ベース
層のイオン注入法と同様に、半導体基板１の表面と垂直
の方向から注入角度をもたせ、例えば７°〜４５°程度
の角度で不純物添加を実施した後、半導体基板１を面方
向に所定角度（例えば９０°）回転させ、同じ注入方法
を連続して行い、この回転を４回実施する。この際、Ｓ
ＩＣ層１２形成用のイオン注入は、１回の注入量（例え
ば、Ｐ＋１５０〜２５０ｋｅＶ、２〜１０×１０11ｃｍ
-2）を全注入量の１／４にしておく。また、ＳＩＣの注
入角度が基板面と垂直の方向から傾けすぎてはいけな
い。後に説明するが、例えば４５°以上傾けるとＳＩＣ
層１２が外部ベース層８と近接してしまい、ベース−コ
レクタ接合容量が増加してしまうからである。
び真性ベース開口部７の表面を覆うように、ＣＶＤ法に
よりＳｉＯ2を堆積させた後、ドライエッチングにより
真性ベース開口部７内の側壁にサイドウォール絶縁層１
０を形成し、エミッタ開口部（第二の開口部）１１が形
成される。そして、このエミッタ開口部１１から、リン
などの不純物をイオン注入し、真性ベース層９とｎ型エ
ピタキシャル層３とに跨る位置に高濃度コレクタ層（Ｓ
ＩＣ層）１２を形成する。この注入時に上記真性ベース
層のイオン注入法と同様に、半導体基板１の表面と垂直
の方向から注入角度をもたせ、例えば７°〜４５°程度
の角度で不純物添加を実施した後、半導体基板１を面方
向に所定角度（例えば９０°）回転させ、同じ注入方法
を連続して行い、この回転を４回実施する。この際、Ｓ
ＩＣ層１２形成用のイオン注入は、１回の注入量（例え
ば、Ｐ＋１５０〜２５０ｋｅＶ、２〜１０×１０11ｃｍ
-2）を全注入量の１／４にしておく。また、ＳＩＣの注
入角度が基板面と垂直の方向から傾けすぎてはいけな
い。後に説明するが、例えば４５°以上傾けるとＳＩＣ
層１２が外部ベース層８と近接してしまい、ベース−コ
レクタ接合容量が増加してしまうからである。
【００１５】次に、図１（ｃ）に示すように、エミッタ
開口部１１及びサイドウォール絶縁層１０を覆うよう
に、ＣＶＤ法によりポリシリコンを堆積させた後、Ａｓ
イオン注入（例えば、Ａｓ＋３０〜５０ｋｅＶ、５〜１
０×１０15ｃｍ-2）を行い、フォトリソグラフィーおよ
びドライエッチング技術により、エミッタ電極１３を形
成する。そして、その後熱処理（例えば９００℃、３０
分）を行うことにより、あらかじめエミッタ電極１３内
に導入された砒素がｎ型エピタキシャル層３内に熱拡散
して活性化されエミッタ層１４が形成されるとともに、
あらかじめイオン注入しておいた真性ベース層９及びＳ
ＩＣ層１２が活性化されて、図１（ｃ）に示すようなセ
ルフアライン型バイポーラトランジスタを形成すること
ができる。
開口部１１及びサイドウォール絶縁層１０を覆うよう
に、ＣＶＤ法によりポリシリコンを堆積させた後、Ａｓ
イオン注入（例えば、Ａｓ＋３０〜５０ｋｅＶ、５〜１
０×１０15ｃｍ-2）を行い、フォトリソグラフィーおよ
びドライエッチング技術により、エミッタ電極１３を形
成する。そして、その後熱処理（例えば９００℃、３０
分）を行うことにより、あらかじめエミッタ電極１３内
に導入された砒素がｎ型エピタキシャル層３内に熱拡散
して活性化されエミッタ層１４が形成されるとともに、
あらかじめイオン注入しておいた真性ベース層９及びＳ
ＩＣ層１２が活性化されて、図１（ｃ）に示すようなセ
ルフアライン型バイポーラトランジスタを形成すること
ができる。
【００１６】以上の本実施形態の半導体装置の製造方法
によれば、まず第一に、真性ベース層９を形成するため
のイオン注入は、基板面と垂直な方向から角度をもたせ
て実施され、かつ複数回回転させて繰り返し行われるの
で、真性ベース層９が真性ベース開口部７より外側に均
一に広がるように形成され、真性ベース開口部７に対し
て対称的に形成される。これにより、外部ベース層８と
真性ベース層９とのリンクは方向性を持たなくなり、接
合部での短絡や、リーク不良を低減できる。
によれば、まず第一に、真性ベース層９を形成するため
のイオン注入は、基板面と垂直な方向から角度をもたせ
て実施され、かつ複数回回転させて繰り返し行われるの
で、真性ベース層９が真性ベース開口部７より外側に均
一に広がるように形成され、真性ベース開口部７に対し
て対称的に形成される。これにより、外部ベース層８と
真性ベース層９とのリンクは方向性を持たなくなり、接
合部での短絡や、リーク不良を低減できる。
【００１７】第二に、ＳＩＣ層１２を形成するために行
うイオン注入法は、半導体基板１に対して斜め方向から
実施し、複数回回転させて同様のイオン注入を繰り返し
行うことから、トランジスタ活性領域となるエミッタ層
１４直下において、ＳＩＣ層１２がどの方向にも均等に
形成され、ＳＩＣ層の存在しない箇所は生じない。この
ため、トランジスタ活性領域において、遮断周波数の低
いトランジスタが部分的に形成されることが無くなり、
分布状に形成されるトランジスタの総合的な遮断周波数
を低下させる心配が無くなる。即ち、エミッタ層１４と
ＳＩＣ層１２との相対的位置の対称性を向上させて、ト
ランジスタの高周波特性を改善することができる。
うイオン注入法は、半導体基板１に対して斜め方向から
実施し、複数回回転させて同様のイオン注入を繰り返し
行うことから、トランジスタ活性領域となるエミッタ層
１４直下において、ＳＩＣ層１２がどの方向にも均等に
形成され、ＳＩＣ層の存在しない箇所は生じない。この
ため、トランジスタ活性領域において、遮断周波数の低
いトランジスタが部分的に形成されることが無くなり、
分布状に形成されるトランジスタの総合的な遮断周波数
を低下させる心配が無くなる。即ち、エミッタ層１４と
ＳＩＣ層１２との相対的位置の対称性を向上させて、ト
ランジスタの高周波特性を改善することができる。
【００１８】（他の実施の形態）次に、請求項３の発明
に係る他の実施の形態について、図１を用いて説明す
る。図１（ａ）において、シリコンなどの半導体基板１
上に、熱拡散等によってｎ +型埋め込み層２を形成した
後、ｎ型エピタキシャル層３を形成し、ＬＯＣＯＳ法な
どによる分離酸化膜４を形成する。次に、ｎ型エピタキ
シャル層３および分離酸化膜４の表面に、ベース電極と
なる多結晶半導体層５、例えばボロン等の不純物をあら
かじめ導入した導電性を有するドープトポリシリコン、
をＣＶＤ法によって堆積させ、その上にＣＶＤ法により
ＳｉＯ2等の絶縁膜６を形成する。そして、フォトリソ
グラフィーおよびドライエッチング技術により、多結晶
半導体層５および絶縁膜６における真性ベース層の形成
予定領域に対応した位置に真性ベース開口部（第一の開
口部）７を形成する。その後、熱処理（例えば９５０
℃、３０分）を加えることにより、あらかじめ多結晶半
導体層５内に導入されたボロンをｎ型エピタキシャル層
３内に熱拡散させて活性化し、外部ベース層８を形成す
る。そして、真性ベース開口部７からボロンなどの不純
物をイオン注入し、真性ベース層９を形成する。ここま
での工程は、上述の実施の形態と同様である。その後、
サイドウォール絶縁層１０を形成して、真性ベース開口
部７より小さい開口部（エミッタ開口部１１）を形成す
る。そして、エミッタ開口部１１からイオン注入を深く
行い、真性ベース層９とｎ型エピタキシャル層３とに跨
る位置にＳＩＣ層１２を形成する。このイオン注入は、
半導体基板１を回転させ、その都度、基板面に対して斜
め方向の注入角度でリン等の不純物を注入し、４回に分
けて注入を繰り返す。その後、図１（ｃ）で示すよう
に、多結晶半導体（ポリシリコン）をＣＶＤ法によって
堆積させた後、その多結晶半導体層内にＡｓ等の不純物
イオンを注入し、エミッタ電極１３となる多結晶半導体
層に不純物を予め導入する。そして、熱処理（例えば９
５０℃、３０分）を加えることにより、エミッタ電極１
３からＡｓ等の不純物をエミッタ開口部１１を介して拡
散し、真性ベース層９の表面にエミッタ層１４を形成す
る。このようにして、セルフアライン型のバイポーラト
ランジスタを形成する。
に係る他の実施の形態について、図１を用いて説明す
る。図１（ａ）において、シリコンなどの半導体基板１
上に、熱拡散等によってｎ +型埋め込み層２を形成した
後、ｎ型エピタキシャル層３を形成し、ＬＯＣＯＳ法な
どによる分離酸化膜４を形成する。次に、ｎ型エピタキ
シャル層３および分離酸化膜４の表面に、ベース電極と
なる多結晶半導体層５、例えばボロン等の不純物をあら
かじめ導入した導電性を有するドープトポリシリコン、
をＣＶＤ法によって堆積させ、その上にＣＶＤ法により
ＳｉＯ2等の絶縁膜６を形成する。そして、フォトリソ
グラフィーおよびドライエッチング技術により、多結晶
半導体層５および絶縁膜６における真性ベース層の形成
予定領域に対応した位置に真性ベース開口部（第一の開
口部）７を形成する。その後、熱処理（例えば９５０
℃、３０分）を加えることにより、あらかじめ多結晶半
導体層５内に導入されたボロンをｎ型エピタキシャル層
３内に熱拡散させて活性化し、外部ベース層８を形成す
る。そして、真性ベース開口部７からボロンなどの不純
物をイオン注入し、真性ベース層９を形成する。ここま
での工程は、上述の実施の形態と同様である。その後、
サイドウォール絶縁層１０を形成して、真性ベース開口
部７より小さい開口部（エミッタ開口部１１）を形成す
る。そして、エミッタ開口部１１からイオン注入を深く
行い、真性ベース層９とｎ型エピタキシャル層３とに跨
る位置にＳＩＣ層１２を形成する。このイオン注入は、
半導体基板１を回転させ、その都度、基板面に対して斜
め方向の注入角度でリン等の不純物を注入し、４回に分
けて注入を繰り返す。その後、図１（ｃ）で示すよう
に、多結晶半導体（ポリシリコン）をＣＶＤ法によって
堆積させた後、その多結晶半導体層内にＡｓ等の不純物
イオンを注入し、エミッタ電極１３となる多結晶半導体
層に不純物を予め導入する。そして、熱処理（例えば９
５０℃、３０分）を加えることにより、エミッタ電極１
３からＡｓ等の不純物をエミッタ開口部１１を介して拡
散し、真性ベース層９の表面にエミッタ層１４を形成す
る。このようにして、セルフアライン型のバイポーラト
ランジスタを形成する。
【００１９】この方法によると、高濃度の外部ベース層
８とＳＩＣ層１２の端部との間に十分な距離を確保でき
るため、ベース−コレクタ接合容量を小さくすることが
できる。また、複数回の回転の都度イオン注入を行っ
て、ＳＩＣ層１２を形成するため、ＳＩＣ層１２の端部
は中心部より濃度が薄くなり、ベース−コレクタ接合容
量を抑えることができ、遮断周波数を向上することがで
きる。
８とＳＩＣ層１２の端部との間に十分な距離を確保でき
るため、ベース−コレクタ接合容量を小さくすることが
できる。また、複数回の回転の都度イオン注入を行っ
て、ＳＩＣ層１２を形成するため、ＳＩＣ層１２の端部
は中心部より濃度が薄くなり、ベース−コレクタ接合容
量を抑えることができ、遮断周波数を向上することがで
きる。
【００２０】この場合、イオン注入の注入角度を傾け過
ぎると、ＳＩＣ層１２が外部ベース層８に到達する可能
性があるが、サイドウォール絶縁膜１０の幅と注入加速
エネルギー（注入深さ）に応じて、注入角度を設定すれ
ばよい。例えば、サイドウォール絶縁膜１０の幅と真性
ベース層９の注入深さとが等しい場合、半導体基板面と
垂直な方向に対して７°〜４５°の範囲の注入角度でイ
オン注入するのが適当である。
ぎると、ＳＩＣ層１２が外部ベース層８に到達する可能
性があるが、サイドウォール絶縁膜１０の幅と注入加速
エネルギー（注入深さ）に応じて、注入角度を設定すれ
ばよい。例えば、サイドウォール絶縁膜１０の幅と真性
ベース層９の注入深さとが等しい場合、半導体基板面と
垂直な方向に対して７°〜４５°の範囲の注入角度でイ
オン注入するのが適当である。
【００２１】なお、イオン注入の注入方向の回転は、半
導体基板を回転させることによる事例で、上述の実施の
形態を説明したが、イオン発生源と半導体基板との相対
関係が保たれれば、イオン発生源を回転させる手段を用
いて実施しても良い。
導体基板を回転させることによる事例で、上述の実施の
形態を説明したが、イオン発生源と半導体基板との相対
関係が保たれれば、イオン発生源を回転させる手段を用
いて実施しても良い。
【００２２】
【発明の効果】以上説明したように、請求項１の発明に
よれば、真性ベース層のイオン注入を行う際、半導体基
板を複数回回転させつつ半導体基板に対して斜め方向か
らイオン注入をするから、真性ベース層と外部ベース層
とのリンクがどちらの方向にも一定になり、接合部での
短絡や、リーク不良を大幅に低減することができる。
よれば、真性ベース層のイオン注入を行う際、半導体基
板を複数回回転させつつ半導体基板に対して斜め方向か
らイオン注入をするから、真性ベース層と外部ベース層
とのリンクがどちらの方向にも一定になり、接合部での
短絡や、リーク不良を大幅に低減することができる。
【００２３】請求項２の発明によれば、ＳＩＣ層のイオ
ン注入を行う際、半導体基板を複数回回転させつつ半導
体基板に対して斜め方向からイオン注入するから、トラ
ンジスタ活性領域となるエミッタ層直下にＳＩＣ層を対
称的に形成できるので、遮断周波数の低いトランジスタ
が部分的に形成されることを防止し、総合的な高周波特
性を改善することができる。
ン注入を行う際、半導体基板を複数回回転させつつ半導
体基板に対して斜め方向からイオン注入するから、トラ
ンジスタ活性領域となるエミッタ層直下にＳＩＣ層を対
称的に形成できるので、遮断周波数の低いトランジスタ
が部分的に形成されることを防止し、総合的な高周波特
性を改善することができる。
【００２４】請求項３の発明によれば、サイドウォール
絶縁層を形成後に、イオン注入を行ってＳＩＣ層を形成
するから、外部ベース層とＳＩＣ層との距離が十分に確
保でき、ベース−コレクタ接合容量を小さくして、トラ
ンジスタの高周波特性を改善できる。
絶縁層を形成後に、イオン注入を行ってＳＩＣ層を形成
するから、外部ベース層とＳＩＣ層との距離が十分に確
保でき、ベース−コレクタ接合容量を小さくして、トラ
ンジスタの高周波特性を改善できる。
【図１】本発明の一実施形態に係る半導体装置の製造方
法を説明するための工程断面図
法を説明するための工程断面図
【図２】従来の半導体装置の断面構造図
【図３】図２のＳＩＣ周辺部を拡大した拡大図
１ 半導体基板 ２ ｎ+型埋め込み層 ３ ｎ型エピタキシャル層 ４ 分離酸化膜 ５ ベース電極 ６ 絶縁膜 ７ 真性ベース開口部 ８ 外部ベース層 ９ 真性ベース層 １０ サイドウォール絶縁層 １１ エミッタ開口部 １２ 高濃度コレクタ層（ＳＩＣ層） １３ エミッタ電極 １４ エミッタ層
Claims (3)
- 【請求項１】 半導体基板に第一導電型のコレクタ層を
形成し、ベース電極となる第二導電型の多結晶半導体層
及び絶縁層を順次積層した後、前記多結晶半導体層及び
前記絶縁層を選択的に除去して真性ベース層の形成予定
領域に対応した箇所に第一の開口部を形成する第一の工
程と、 前記第一の工程で残余された多結晶半導体層部分に含ま
れた第二導電型不純物を熱拡散して前記多結晶半導体層
の残余部分の下に第二導電型の外部ベース層を形成する
第二の工程と、 注入方向を前記半導体基板の面方向に複数回回転させ、
かつ前記第一の開口部より前記半導体基板に対して斜め
方向のイオン注入を行って第二導電型の前記真性ベース
層を形成する第三の工程とを有する半導体装置の製造方
法。 - 【請求項２】 半導体基板に第一導電型のコレクタ層を
形成し、ベース電極となる第二導電型の多結晶半導体層
及び絶縁層を順次積層した後、前記多結晶半導体層及び
前記絶縁層を選択的に除去して真性ベース層の形成予定
領域に対応した箇所に第一の開口部を形成する第一の工
程と、 熱処理により前記第一の工程で残余された多結晶半導体
層部分の下に第二導電型の外部ベース層を形成する第二
の工程と、 前記第一の開口部からイオン注入を行い第二導電型の前
記真性ベース層を形成する第三の工程と、 注入方向を前記半導体基板の面方向に複数回回転させ、
かつ前記第一の開口部より前記半導体基板に対して斜め
方向のイオン注入を行って、前記真性ベース層と前記コ
レクタ層とに跨る位置に第一導電型の高濃度コレクタ層
を形成する第四の工程と、 前記第一の開口部の側壁にサイドウォールを形成して第
二の開口部を形成した後、前記第二の開口部より不純物
を導入して前記真性ベース層の表面部に第一導電型のエ
ミッタ層を形成する第五の工程とを有する半導体装置の
製造方法。 - 【請求項３】 半導体基板に第一導電型のコレクタ層を
形成し、ベース電極となる第二導電型の多結晶半導体層
及び絶縁層を順次積層した後、前記多結晶半導体層及び
前記絶縁層を選択的に除去して真性ベース層の形成予定
領域に対応した箇所に第一の開口部を形成する第一の工
程と、 熱処理により前記第一の工程で残余された多結晶半導体
層部分の下に第二導電型の外部ベース層を形成する第二
の工程と、 前記第一の開口部からイオン注入を行い第二導電型の前
記真性ベース層を形成する第三の工程と、 前記第一の開口部の側壁にサイドウォールを形成して第
二の開口部を形成する第四の工程と、 注入方向を前記半導体基板の面方向に複数回回転させ、
かつ前記第二の開口部より前記半導体基板に対して斜め
方向のイオン注入を行って、前記真性ベース層と前記コ
レクタ層とに跨る位置に第一導電型の高濃度コレクタ層
を形成する第五の工程と、 前記第二の開口部より不純物を浅く導入して前記真性ベ
ース層の表面部に第一導電型のエミッタ層を形成する第
六の工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3994698A JPH11238741A (ja) | 1998-02-23 | 1998-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3994698A JPH11238741A (ja) | 1998-02-23 | 1998-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238741A true JPH11238741A (ja) | 1999-08-31 |
Family
ID=12567134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3994698A Pending JPH11238741A (ja) | 1998-02-23 | 1998-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11238741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282172A2 (en) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
-
1998
- 1998-02-23 JP JP3994698A patent/JPH11238741A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282172A2 (en) * | 2001-07-31 | 2003-02-05 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
| EP1282172A3 (en) * | 2001-07-31 | 2004-12-08 | Fujitsu Limited | Bipolar semiconductor device and method for fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543224B2 (ja) | 半導体装置とその製造方法 | |
| JP2773611B2 (ja) | 絶縁物分離半導体装置 | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| JP3258123B2 (ja) | 半導体装置 | |
| JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| KR19990088300A (ko) | Ｓｏｉ-반도체장치및그것의제조방법 | |
| US20030062589A1 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
| JPH11238741A (ja) | 半導体装置の製造方法 | |
| JPH07161728A (ja) | 半導体装置およびその製造方法 | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JPH05166823A (ja) | 半導体装置の製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP3254691B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP2000012553A (ja) | 半導体装置及びその製造方法 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JPH07335662A (ja) | 半導体装置およびその製造方法 | |
| JPH088271A (ja) | バイポーラトランジスタのエミッタ構造およびその製造方法 | |
| JPH01243446A (ja) | 半導体装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |