JPH11238733A - 電子装置の製造方法およびこれを用いた電子装置 - Google Patents
電子装置の製造方法およびこれを用いた電子装置Info
- Publication number
- JPH11238733A JPH11238733A JP3845298A JP3845298A JPH11238733A JP H11238733 A JPH11238733 A JP H11238733A JP 3845298 A JP3845298 A JP 3845298A JP 3845298 A JP3845298 A JP 3845298A JP H11238733 A JPH11238733 A JP H11238733A
- Authority
- JP
- Japan
- Prior art keywords
- silver
- electronic device
- wiring
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 微細で低抵抗の銀配線を用いた、高集積度半
導体装置等の電子装置およびその製造方法を提供する。 【解決手段】 基板上に、銀鏡反応により銀配線層９ａ
を形成し、これをＣＭＰやエッチングによりパターニン
グして銀配線９を形成する。 【効果】 銀配線層は室温程度で形成でき、基板に過度
の熱履歴を与えることがない。また形成される銀配線層
は鏡面を有し、微細加工に適する。
導体装置等の電子装置およびその製造方法を提供する。 【解決手段】 基板上に、銀鏡反応により銀配線層９ａ
を形成し、これをＣＭＰやエッチングによりパターニン
グして銀配線９を形成する。 【効果】 銀配線層は室温程度で形成でき、基板に過度
の熱履歴を与えることがない。また形成される銀配線層
は鏡面を有し、微細加工に適する。
Description
【０００１】
【発明の属する技術分野】本発明は電子装置の製造方法
およびこれを用いた電子装置に関し、さらに詳しくは、
低抵抗の銀を配線材料に用いた、高集積度半導体装置等
の電子装置の製造方法およびこれを用いた電子装置に関
する。
およびこれを用いた電子装置に関し、さらに詳しくは、
低抵抗の銀を配線材料に用いた、高集積度半導体装置等
の電子装置の製造方法およびこれを用いた電子装置に関
する。
【０００２】
【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線の微細化が必要となっている。ＭＩＳ(Metal
Insulator Semiconductor) 型トランジスタ等を集積し
た半導体装置においては、デザインルールの微細化にと
もない、トランジスタのチャネル抵抗は低くなるもの
の、配線抵抗は逆に増大する。特に高速ロジック系の半
導体装置をはじめとする半導体装置の低消費電力化、動
作速度の高速化等の要求に応えるためには、低抵抗の配
線材料の採用、ならびにこれらの製造プロセス技術の高
度化が、低誘電率層間絶縁膜の採用とともに、要素技術
の１つとして重要性を増している。
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線の微細化が必要となっている。ＭＩＳ(Metal
Insulator Semiconductor) 型トランジスタ等を集積し
た半導体装置においては、デザインルールの微細化にと
もない、トランジスタのチャネル抵抗は低くなるもの
の、配線抵抗は逆に増大する。特に高速ロジック系の半
導体装置をはじめとする半導体装置の低消費電力化、動
作速度の高速化等の要求に応えるためには、低抵抗の配
線材料の採用、ならびにこれらの製造プロセス技術の高
度化が、低誘電率層間絶縁膜の採用とともに、要素技術
の１つとして重要性を増している。
【０００３】従来より半導体装置の配線材料として、Ａ
ｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等のＡｌ系金属が採用され
てきた。近年ではＡｌ系金属に比較して低抵抗のＣｕ系
金属が注目され、開発試作段階となっている。またＣｕ
系金属よりさらに低抵抗の配線材料として、銀（Ａｇ）
の採用が検討されている。各配線材料の比抵抗を次に示
す。 Ａｌ ： ２．６５μΩ・ｃｍ Ｃｕ ： １．７２μΩ・ｃｍ Ａｇ ： １．６２μΩ・ｃｍ すなわち、同じ配線デザインルールであれば、銀配線の
採用により、Ａｌ系金属配線の６０％程度に配線抵抗を
低減することが可能となる。
ｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等のＡｌ系金属が採用され
てきた。近年ではＡｌ系金属に比較して低抵抗のＣｕ系
金属が注目され、開発試作段階となっている。またＣｕ
系金属よりさらに低抵抗の配線材料として、銀（Ａｇ）
の採用が検討されている。各配線材料の比抵抗を次に示
す。 Ａｌ ： ２．６５μΩ・ｃｍ Ｃｕ ： １．７２μΩ・ｃｍ Ａｇ ： １．６２μΩ・ｃｍ すなわち、同じ配線デザインルールであれば、銀配線の
採用により、Ａｌ系金属配線の６０％程度に配線抵抗を
低減することが可能となる。
【０００４】基板上に銀配線層を形成する手法として、
Ａｇ粉末を含むペーストをコーティングする方法（特開
平７−７３７３０号公報）や、気化可能なＡｇ化合物を
原料ガスとする化学的気相成長方法（特開平７−１２２
６４２号公報）等が知られている。
Ａｇ粉末を含むペーストをコーティングする方法（特開
平７−７３７３０号公報）や、気化可能なＡｇ化合物を
原料ガスとする化学的気相成長方法（特開平７−１２２
６４２号公報）等が知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、Ａｇ粉
末を含むペーストをコーティングする方法では、配線微
細化の要求に充分応えることは困難である。また化学的
気相成長方法においては、基板温度が数百℃に達するこ
とから、不所望の熱履歴を基板に対して与える場合があ
る。
末を含むペーストをコーティングする方法では、配線微
細化の要求に充分応えることは困難である。また化学的
気相成長方法においては、基板温度が数百℃に達するこ
とから、不所望の熱履歴を基板に対して与える場合があ
る。
【０００６】本発明はこのような問題点に鑑み提案する
ものであり、微細なデザインルールの配線を形成するの
に適した、また高温の熱履歴を基板に対して与えること
のない銀配線の形成方法を有する電子装置の製造方法を
提供することである。また本発明の別の課題は、かかる
製造方法により製造され、低抵抗かつ微細な銀配線を有
した、高速動作、低消費電力の電子装置を提供すること
である。
ものであり、微細なデザインルールの配線を形成するの
に適した、また高温の熱履歴を基板に対して与えること
のない銀配線の形成方法を有する電子装置の製造方法を
提供することである。また本発明の別の課題は、かかる
製造方法により製造され、低抵抗かつ微細な銀配線を有
した、高速動作、低消費電力の電子装置を提供すること
である。
【０００７】
【課題を解決するための手段】上述した課題を達成する
ため、本発明の電子装置の製造方法は、基板上に銀配線
を形成する工程を有する電子装置の製造方法であって、
この銀配線の形成工程は、基板上に銀配線層を銀鏡反応
により形成する工程と、この後、この銀配線層をパター
ニングする工程とを具備することを特徴とする。また本
発明の電子装置は、かかる電子装置の製造方法を含んで
製造されたことを特徴とする。
ため、本発明の電子装置の製造方法は、基板上に銀配線
を形成する工程を有する電子装置の製造方法であって、
この銀配線の形成工程は、基板上に銀配線層を銀鏡反応
により形成する工程と、この後、この銀配線層をパター
ニングする工程とを具備することを特徴とする。また本
発明の電子装置は、かかる電子装置の製造方法を含んで
製造されたことを特徴とする。
【０００８】本発明における銀配線は、純銀の他に、銀
鏡反応による共析出が可能であれば、不純物を含む銀合
金であってもよい。また銀配線層のパターニング工程に
おいては、レジストマスクや無機材料系マスクを用いた
スパッタエッチング、反応性エッチング、ウェットエッ
チングあるいは化学的機械研磨法（ＣＭＰ； Chemical
Mechanical Polishing) 等を採用することができるが、
これらの中でもＣＭＰを採用することが望ましい。
鏡反応による共析出が可能であれば、不純物を含む銀合
金であってもよい。また銀配線層のパターニング工程に
おいては、レジストマスクや無機材料系マスクを用いた
スパッタエッチング、反応性エッチング、ウェットエッ
チングあるいは化学的機械研磨法（ＣＭＰ； Chemical
Mechanical Polishing) 等を採用することができるが、
これらの中でもＣＭＰを採用することが望ましい。
【０００９】本発明における電子装置としては、上述し
た高集積度半導体装置の他に、薄膜インダクタ、薄膜コ
イル、マイクロマシンあるいは磁気ヘッド装置等、低抵
抗の配線あるいは導電経路を有するものであれば、あら
ゆる電子装置に適用することができる。
た高集積度半導体装置の他に、薄膜インダクタ、薄膜コ
イル、マイクロマシンあるいは磁気ヘッド装置等、低抵
抗の配線あるいは導電経路を有するものであれば、あら
ゆる電子装置に適用することができる。
【００１０】銀鏡反応により形成される銀配線層は、極
めて平滑な表面を有し、したがって微細な配線をパター
ニングすることができる。また銀鏡反応は室温で進行す
るので、基板に対し不要の熱履歴を与えることがない。
またスパッタリングや化学的気相成長のための真空装置
や熱処理装置等の大がかりな製造装置が不要で、簡便に
製造することができる。
めて平滑な表面を有し、したがって微細な配線をパター
ニングすることができる。また銀鏡反応は室温で進行す
るので、基板に対し不要の熱履歴を与えることがない。
またスパッタリングや化学的気相成長のための真空装置
や熱処理装置等の大がかりな製造装置が不要で、簡便に
製造することができる。
【００１１】
【発明の実施の形態】以下、本発明の電子装置の製造方
法、およびこれにより製造された電子装置の実施の形態
例につき、図面を参照しながら説明する。まず本発明を
含んで製造された電子装置の一例である半導体装置を、
図１に示す要部概略断面図を参照して説明する。
法、およびこれにより製造された電子装置の実施の形態
例につき、図面を参照しながら説明する。まず本発明を
含んで製造された電子装置の一例である半導体装置を、
図１に示す要部概略断面図を参照して説明する。
【００１２】図１において、シリコン等の半導体基板１
に形成された素子分離領域３の間に、ＭＩＳトランジス
タ２が形成されている。素子分離領域３上には下層配線
５が延在しており、これらの構造物上に層間絶縁膜４が
形成されている。この層間絶縁膜４には、ＭＩＳトラン
ジスタ２のソース・ドレイン領域、および下層配線５に
臨み接続孔が開口されており、この接続孔内にはコンタ
クトプラグ６が埋め込まれている。さらに、層間絶縁膜
４上には上層層間絶縁膜７が形成されており、上層層間
絶縁膜７には、このコンタクトプラグ６に臨んで配線溝
８が形成されている。そしてこの配線溝８内には、本発
明が適用された、銀鏡反応による成膜工程およびパター
ニング工程を含んで形成された銀配線９が埋め込み形成
されている。
に形成された素子分離領域３の間に、ＭＩＳトランジス
タ２が形成されている。素子分離領域３上には下層配線
５が延在しており、これらの構造物上に層間絶縁膜４が
形成されている。この層間絶縁膜４には、ＭＩＳトラン
ジスタ２のソース・ドレイン領域、および下層配線５に
臨み接続孔が開口されており、この接続孔内にはコンタ
クトプラグ６が埋め込まれている。さらに、層間絶縁膜
４上には上層層間絶縁膜７が形成されており、上層層間
絶縁膜７には、このコンタクトプラグ６に臨んで配線溝
８が形成されている。そしてこの配線溝８内には、本発
明が適用された、銀鏡反応による成膜工程およびパター
ニング工程を含んで形成された銀配線９が埋め込み形成
されている。
【００１３】〔実施の形態例１〕つぎに、図１に示した
電子装置の一例である半導体装置の製造方法を、図２〜
図３を参照して説明する。
電子装置の一例である半導体装置の製造方法を、図２〜
図３を参照して説明する。
【００１４】まず図２（ａ）に示すように、シリコン等
の半導体基板１上に素子分離領域３を選択熱酸化法等に
より形成し、さらにＭＩＳトランジスタ２、このＭＩＳ
トランジスタ２のゲート電極から延在する下層配線５等
を形成する。ゲート電極および下層配線５は、例えばタ
ングステンポリサイドから形成されている。つぎに減圧
ＣＶＤ法等により、酸化シリコン、あるいは不純物を含
有する酸化シリコン等の材料により、層間絶縁膜４を形
成する。この後、反応性イオンエッチング（ＲＩＥ； R
eactive Ion Etching)等により、ＭＩＳトランジスタ２
のソース・ドレイン領域、および下層配線５に臨む接続
孔を開口し、ここに選択ＣＶＤによりＷ（タングステ
ン）等のコンタクトプラグ６を埋め込む。コンタクトプ
ラグ６は、ブランケットＣＶＤとこれに引き続くエッチ
バックあるいはＣＭＰにより埋め込み形成してもよい。
またこのコンタクトプラグ６は、多結晶シリコンやＡｌ
系金属等他の導電材料により形成してもよい。ここまで
の工程は、常法に準じて形成することができる。
の半導体基板１上に素子分離領域３を選択熱酸化法等に
より形成し、さらにＭＩＳトランジスタ２、このＭＩＳ
トランジスタ２のゲート電極から延在する下層配線５等
を形成する。ゲート電極および下層配線５は、例えばタ
ングステンポリサイドから形成されている。つぎに減圧
ＣＶＤ法等により、酸化シリコン、あるいは不純物を含
有する酸化シリコン等の材料により、層間絶縁膜４を形
成する。この後、反応性イオンエッチング（ＲＩＥ； R
eactive Ion Etching)等により、ＭＩＳトランジスタ２
のソース・ドレイン領域、および下層配線５に臨む接続
孔を開口し、ここに選択ＣＶＤによりＷ（タングステ
ン）等のコンタクトプラグ６を埋め込む。コンタクトプ
ラグ６は、ブランケットＣＶＤとこれに引き続くエッチ
バックあるいはＣＭＰにより埋め込み形成してもよい。
またこのコンタクトプラグ６は、多結晶シリコンやＡｌ
系金属等他の導電材料により形成してもよい。ここまで
の工程は、常法に準じて形成することができる。
【００１５】つぎに図２（ｂ）に示すように、減圧ＣＶ
ＤやプラズマＣＶＤ等により、酸化シリコンや不純物を
含有する酸化シリコン等の上層層間絶縁膜７を例えば５
００ｎｍの厚さに形成する。この上層層間絶縁膜７は、
低誘電率材料であるフッ素を含む酸化シリコン（ＳｉＯ
Ｆ）や有機ＳＯＧ (Spin On Glass)、ポリパラキシリレ
ン等の炭化水素系樹脂、サイトップ（商品名）等のフッ
素系樹脂により形成すれば、配線間容量の低減に寄与す
る。樹脂系材料は、周知のスピンコーティング法により
形成することができる。
ＤやプラズマＣＶＤ等により、酸化シリコンや不純物を
含有する酸化シリコン等の上層層間絶縁膜７を例えば５
００ｎｍの厚さに形成する。この上層層間絶縁膜７は、
低誘電率材料であるフッ素を含む酸化シリコン（ＳｉＯ
Ｆ）や有機ＳＯＧ (Spin On Glass)、ポリパラキシリレ
ン等の炭化水素系樹脂、サイトップ（商品名）等のフッ
素系樹脂により形成すれば、配線間容量の低減に寄与す
る。樹脂系材料は、周知のスピンコーティング法により
形成することができる。
【００１６】さらに図２（ｃ）に示すように、上層層間
絶縁膜７上にレジストマスク１０を形成し、これをエッ
チングマスクとして上層層間絶縁膜７をエッチングし、
配線溝８を形成する。上層層間絶縁膜７が樹脂系材料の
場合は、酸化シリコンやＳＯＧ等の無機系マスクをエッ
チングマスクとして用いる。配線溝８の幅は例えば０．
２５μｍであり、これらはコンタクトプラグ６に臨んで
開口される。
絶縁膜７上にレジストマスク１０を形成し、これをエッ
チングマスクとして上層層間絶縁膜７をエッチングし、
配線溝８を形成する。上層層間絶縁膜７が樹脂系材料の
場合は、酸化シリコンやＳＯＧ等の無機系マスクをエッ
チングマスクとして用いる。配線溝８の幅は例えば０．
２５μｍであり、これらはコンタクトプラグ６に臨んで
開口される。
【００１７】この後図３（ｄ）に示すように、レジスト
マスク１０を剥離液で剥離、あるいはアッシング除去す
る。この図３（ｄ）に示す状態が、銀配線を形成すべき
基板に相当する。
マスク１０を剥離液で剥離、あるいはアッシング除去す
る。この図３（ｄ）に示す状態が、銀配線を形成すべき
基板に相当する。
【００１８】つぎに、必要に応じてコンタクトプラグ６
上の自然酸化膜（不図示）をスパッタエッチング等によ
りクリーニングし、銀鏡反応により図３（ｅ）に示すよ
うに銀配線層９ａを形成する。上層層間絶縁膜７が炭化
水素系樹脂やフッ素系樹脂の場合には、やはりスパッタ
エッチング等の手法により、その表面を親水化処理して
おくことが望ましい。
上の自然酸化膜（不図示）をスパッタエッチング等によ
りクリーニングし、銀鏡反応により図３（ｅ）に示すよ
うに銀配線層９ａを形成する。上層層間絶縁膜７が炭化
水素系樹脂やフッ素系樹脂の場合には、やはりスパッタ
エッチング等の手法により、その表面を親水化処理して
おくことが望ましい。
【００１９】銀鏡反応による銀配線層９ａの形成工程
は、つぎの各工程を含む。まず硝酸銀水溶液に希薄アン
モニア水を添加し、アンモニア性硝酸銀水溶液を準備す
る。このアンモニア性硝酸銀水溶液中に、先の配線溝８
を開口した図３（ｄ）に示す基板を浸漬する。
は、つぎの各工程を含む。まず硝酸銀水溶液に希薄アン
モニア水を添加し、アンモニア性硝酸銀水溶液を準備す
る。このアンモニア性硝酸銀水溶液中に、先の配線溝８
を開口した図３（ｄ）に示す基板を浸漬する。
【００２０】つぎに、別途用意した還元剤としてのホル
マリン水溶液（ホルムアルデヒド；ＨＣＨＯを純水に溶
解したもの）を、先のアンモニア性硝酸銀水溶液中に均
一に添加することにより、アンモニア性硝酸銀を還元
し、銀配線層９ａを析出させる。この銀鏡反応は次式に
よる。 ２［Ａｇ（ＮＨ3 ）2 ］+ ＋２ＮＯ3 - ＋ＨＣＨＯ＋Ｈ
2 Ｏ→２Ａｇ＋２ＮＨ4 ＮＯ3 ＋ＨＣＯＯＨ 還元剤としては、ホルマリン水溶液の他に、還元糖や酒
石酸あるいはその塩類等の水溶液を用いてもよい。銀鏡
反応は、反応水溶液に界面活性剤を添加したり、超音波
を印加することにより、ピンホールやボイド等の発生を
抑制することができる。さらに、アンモニア性硝酸銀水
溶液とホルマリン水溶液とを、個別のノズルから基板上
に噴出して、基板上で両者を反応させて銀配線層を形成
してもよい。
マリン水溶液（ホルムアルデヒド；ＨＣＨＯを純水に溶
解したもの）を、先のアンモニア性硝酸銀水溶液中に均
一に添加することにより、アンモニア性硝酸銀を還元
し、銀配線層９ａを析出させる。この銀鏡反応は次式に
よる。 ２［Ａｇ（ＮＨ3 ）2 ］+ ＋２ＮＯ3 - ＋ＨＣＨＯ＋Ｈ
2 Ｏ→２Ａｇ＋２ＮＨ4 ＮＯ3 ＋ＨＣＯＯＨ 還元剤としては、ホルマリン水溶液の他に、還元糖や酒
石酸あるいはその塩類等の水溶液を用いてもよい。銀鏡
反応は、反応水溶液に界面活性剤を添加したり、超音波
を印加することにより、ピンホールやボイド等の発生を
抑制することができる。さらに、アンモニア性硝酸銀水
溶液とホルマリン水溶液とを、個別のノズルから基板上
に噴出して、基板上で両者を反応させて銀配線層を形成
してもよい。
【００２１】一回の銀鏡反応により形成される銀層の堆
積厚さは、条件にもよるが通常１００ｎｍ前後である。
したがって、銀鏡反応を複数回施すことにより、数百ｎ
ｍの厚さの銀配線層９ａを形成する。銀鏡反応を一回施
した後、これにより形成された銀層を電極あるいは通電
層として、周知の電解銀めっきにより所望の厚さの銀配
線層９ａとしても良い。
積厚さは、条件にもよるが通常１００ｎｍ前後である。
したがって、銀鏡反応を複数回施すことにより、数百ｎ
ｍの厚さの銀配線層９ａを形成する。銀鏡反応を一回施
した後、これにより形成された銀層を電極あるいは通電
層として、周知の電解銀めっきにより所望の厚さの銀配
線層９ａとしても良い。
【００２２】この後、ＣＭＰにより、上層層間絶縁膜７
上にも形成された不要の銀配線層９ａを除去する。ＣＭ
Ｐ条件は特に限定されないが、通常のコロイダルシリカ
を用いた研磨スラリを用いてよい。また特開平７−１２
２６４２号公報に詳述されているように、Ｉ2 ＋ＫＩの
混合水溶液を研磨液として使用することもできる。この
方法は、研磨剤を特に必要としないので、研磨むらが少
なく、また銀配線層９ａのみを選択的に研磨できる利点
を有する。研磨終了後の状態を図３（ｆ）に示す。図３
（ｆ）の状態は、上層層間絶縁膜７の表面をも研磨して
完全平坦化を図った例である。
上にも形成された不要の銀配線層９ａを除去する。ＣＭ
Ｐ条件は特に限定されないが、通常のコロイダルシリカ
を用いた研磨スラリを用いてよい。また特開平７−１２
２６４２号公報に詳述されているように、Ｉ2 ＋ＫＩの
混合水溶液を研磨液として使用することもできる。この
方法は、研磨剤を特に必要としないので、研磨むらが少
なく、また銀配線層９ａのみを選択的に研磨できる利点
を有する。研磨終了後の状態を図３（ｆ）に示す。図３
（ｆ）の状態は、上層層間絶縁膜７の表面をも研磨して
完全平坦化を図った例である。
【００２３】〔実施の形態例２〕上述した実施の形態例
１は、銀鏡反応により配線溝に銀配線を埋め込んだ、い
わゆるダマシンプロセス(Damascene Process) の例であ
る。本発明は、この例に限定されず、層間絶縁膜４に形
成された接続孔と、配線溝８を同時に銀鏡反応により銀
配線層９ａで埋め込み、これにＣＭＰを施すことによ
り、銀によるコンタクトプラグ６と、銀配線９を同時に
形成する、いわゆるデュアルダマシンプロセス(Dual Da
mascene Process)に適用してもよい。つぎにこの方法を
図４〜図５を参照して説明する。
１は、銀鏡反応により配線溝に銀配線を埋め込んだ、い
わゆるダマシンプロセス(Damascene Process) の例であ
る。本発明は、この例に限定されず、層間絶縁膜４に形
成された接続孔と、配線溝８を同時に銀鏡反応により銀
配線層９ａで埋め込み、これにＣＭＰを施すことによ
り、銀によるコンタクトプラグ６と、銀配線９を同時に
形成する、いわゆるデュアルダマシンプロセス(Dual Da
mascene Process)に適用してもよい。つぎにこの方法を
図４〜図５を参照して説明する。
【００２４】まず図４（ａ）に示すように、シリコン等
の半導体基板１上に素子分離領域３を選択熱酸化法等に
より形成し、さらにＭＩＳトランジスタ２、このＭＩＳ
トランジスタ２のゲート電極から延在する下層配線５等
を形成する。つぎに減圧ＣＶＤ法等により、酸化シリコ
ン、あるいは不純物を含有する酸化シリコン等の材料に
より、層間絶縁膜４を形成する。この層間絶縁膜４の材
料として、先に示した低誘電率材料を用いてもよい。ま
た酸化シリコン系材料上に低誘電率材料を形成した積層
絶縁膜としてもよい。
の半導体基板１上に素子分離領域３を選択熱酸化法等に
より形成し、さらにＭＩＳトランジスタ２、このＭＩＳ
トランジスタ２のゲート電極から延在する下層配線５等
を形成する。つぎに減圧ＣＶＤ法等により、酸化シリコ
ン、あるいは不純物を含有する酸化シリコン等の材料に
より、層間絶縁膜４を形成する。この層間絶縁膜４の材
料として、先に示した低誘電率材料を用いてもよい。ま
た酸化シリコン系材料上に低誘電率材料を形成した積層
絶縁膜としてもよい。
【００２５】この後、接続孔の開口パターンを有するレ
ジストマスクと、配線溝の開口パターンを有する２種類
のレジストマスクを逐次用い、ＭＩＳトランジスタ２の
ソース・ドレイン領域、および下層配線５に臨む接続孔
１１を開口し、さらにこの接続孔１１に位置合わせして
配線溝８を形成する。図４（ａ）に示す状態は、配線溝
の開口パターンを有するレジストマスク１０により、配
線溝８が形成された状態を示す。層間絶縁膜４が樹脂系
材料の場合は、酸化シリコンやＳＯＧ等の無機系マスク
をエッチングマスクとして用いる。また層間絶縁膜４の
材料として、酸化シリコン系材料と低誘電率材料との積
層絶縁膜を用いれば、両層の境界面においてエッチング
ストッパ効果が得られ、配線溝８のエッチング深さの制
御性が向上する利点がある。
ジストマスクと、配線溝の開口パターンを有する２種類
のレジストマスクを逐次用い、ＭＩＳトランジスタ２の
ソース・ドレイン領域、および下層配線５に臨む接続孔
１１を開口し、さらにこの接続孔１１に位置合わせして
配線溝８を形成する。図４（ａ）に示す状態は、配線溝
の開口パターンを有するレジストマスク１０により、配
線溝８が形成された状態を示す。層間絶縁膜４が樹脂系
材料の場合は、酸化シリコンやＳＯＧ等の無機系マスク
をエッチングマスクとして用いる。また層間絶縁膜４の
材料として、酸化シリコン系材料と低誘電率材料との積
層絶縁膜を用いれば、両層の境界面においてエッチング
ストッパ効果が得られ、配線溝８のエッチング深さの制
御性が向上する利点がある。
【００２６】この後図４（ｂ）に示すようにレジストマ
スク１０を剥離液で剥離、あるいはアッシング除去す
る。この図４（ｂ）に示す状態が、銀配線を形成すべき
基板に相当する。
スク１０を剥離液で剥離、あるいはアッシング除去す
る。この図４（ｂ）に示す状態が、銀配線を形成すべき
基板に相当する。
【００２７】つぎに、必要に応じて接続孔１１底部の自
然酸化膜（不図示）をスパッタエッチング等によりクリ
ーニングし、銀鏡反応により図５（ｃ）に示すように銀
配線層９ａを形成する。層間絶縁膜４が炭化水素系樹脂
やフッ素系樹脂の場合には、やはりスパッタエッチング
等の手法により、その表面を親水化処理しておくことが
望ましい。銀鏡反応の反応過程は実施の形態例１と同じ
である。ただし本実施の形態例では、アスペクト比の大
きい接続孔１１内部に銀配線層９ａをピンホールやボイ
ドの発生なく埋め込む必要があり、反応水溶液に界面活
性剤を添加したり、超音波を印加することが望ましい。
また銀鏡反応により薄い銀層を形成後、これを通電層と
して周知の電解銀めっきにより、所望の厚さの銀配線層
９ａとしても良い。
然酸化膜（不図示）をスパッタエッチング等によりクリ
ーニングし、銀鏡反応により図５（ｃ）に示すように銀
配線層９ａを形成する。層間絶縁膜４が炭化水素系樹脂
やフッ素系樹脂の場合には、やはりスパッタエッチング
等の手法により、その表面を親水化処理しておくことが
望ましい。銀鏡反応の反応過程は実施の形態例１と同じ
である。ただし本実施の形態例では、アスペクト比の大
きい接続孔１１内部に銀配線層９ａをピンホールやボイ
ドの発生なく埋め込む必要があり、反応水溶液に界面活
性剤を添加したり、超音波を印加することが望ましい。
また銀鏡反応により薄い銀層を形成後、これを通電層と
して周知の電解銀めっきにより、所望の厚さの銀配線層
９ａとしても良い。
【００２８】この後、ＣＭＰにより、層間絶縁膜４上に
も形成された不要の銀配線層９ａを除去して銀配線９お
よびコンタクトプラグ６を埋め込み形成する。ＣＭＰ条
件は先に示した条件と同じでよい。研磨終了後の状態を
図５（ｄ）に示す。図５（ｄ）の例は、層間絶縁膜４
表面をも研磨して完全平坦化を図った例である。
も形成された不要の銀配線層９ａを除去して銀配線９お
よびコンタクトプラグ６を埋め込み形成する。ＣＭＰ条
件は先に示した条件と同じでよい。研磨終了後の状態を
図５（ｄ）に示す。図５（ｄ）の例は、層間絶縁膜４
表面をも研磨して完全平坦化を図った例である。
【００２９】本実施の形態例は、銀鏡反応により接続孔
および配線溝に銀によるコンタクトプラグおよび銀配線
を同時に埋め込んだ、デュアルダマシンプロセスの例で
ある。
および配線溝に銀によるコンタクトプラグおよび銀配線
を同時に埋め込んだ、デュアルダマシンプロセスの例で
ある。
【００３０】以上の２例は、配線溝に銀配線を埋め込む
例であったが、平坦な層間絶縁膜上に銀配線層を形成
し、これをエッチングによりパターニングしてもよい。
銀配線層のエッチングは、Ａｒイオン等を用いたスパッ
タエッチングを採用すればよい。また本願出願人が先に
特開平７−１３０７１６号公報として開示したように、
ＮＯx 系ガスを用いたＲＩＥによってもよい。
例であったが、平坦な層間絶縁膜上に銀配線層を形成
し、これをエッチングによりパターニングしてもよい。
銀配線層のエッチングは、Ａｒイオン等を用いたスパッ
タエッチングを採用すればよい。また本願出願人が先に
特開平７−１３０７１６号公報として開示したように、
ＮＯx 系ガスを用いたＲＩＥによってもよい。
【００３１】本発明の電子装置が適用される例として、
高集積度半導体装置を例示したが、この他にも低抵抗の
配線あるいは導電層が必要とされる薄膜インダクタ、薄
膜コイル、マイクロマシンあるいは磁気ヘッド装置等、
各種電子装置に適用するこができる。
高集積度半導体装置を例示したが、この他にも低抵抗の
配線あるいは導電層が必要とされる薄膜インダクタ、薄
膜コイル、マイクロマシンあるいは磁気ヘッド装置等、
各種電子装置に適用するこができる。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
の電子装置の製造方法によれば、微細で低抵抗の銀配線
を、基板に過度の熱履歴を与えることなく、また真空成
膜装置等の複雑な製造設備を採用することなく製造する
ことができる。したがって、配線抵抗が低減され、高速
動作かつ低消費電力の高集積度半導体装置等の電子装置
を、信頼性高く提供することが可能となる。
の電子装置の製造方法によれば、微細で低抵抗の銀配線
を、基板に過度の熱履歴を与えることなく、また真空成
膜装置等の複雑な製造設備を採用することなく製造する
ことができる。したがって、配線抵抗が低減され、高速
動作かつ低消費電力の高集積度半導体装置等の電子装置
を、信頼性高く提供することが可能となる。
【図１】本発明の電子装置の要部を示す概略断面図であ
る。
る。
【図２】本発明の電子装置の製造方法を示す概略断面図
である。
である。
【図３】本発明の電子装置の製造方法を示す概略断面図
であり、図２に続く工程を示す。
であり、図２に続く工程を示す。
【図４】本発明の他の電子装置の製造方法を示す概略断
面図である。
面図である。
【図５】本発明の他の電子装置の製造方法を示す概略断
面図であり、図４に続く工程を示す。
面図であり、図４に続く工程を示す。
１…半導体基板、２…ＭＩＳトランジスタ、３…素子分
離領域、４…層間絶縁膜、５…下層配線、６…コンタク
トプラグ、７…上層層間絶縁膜、８…配線溝、９…銀配
線、９ａ…銀配線層、１０…レジストマスク、１１…接
続孔
離領域、４…層間絶縁膜、５…下層配線、６…コンタク
トプラグ、７…上層層間絶縁膜、８…配線溝、９…銀配
線、９ａ…銀配線層、１０…レジストマスク、１１…接
続孔
Claims (3)
- 【請求項１】 基板上に銀配線を形成する工程を有する
電子装置の製造方法であって、 前記銀配線の形成工程は、 前記基板上に銀配線層を銀鏡反応により形成する工程
と、 前記銀配線層をパターニングする工程とを具備すること
を特徴とする電子装置の製造方法。 - 【請求項２】 前記パターニング工程は、 化学的機械研磨法によることを特徴とする請求項１記載
の電子装置の製造方法。 - 【請求項３】 請求項１記載の電子装置の製造方法を含
んで製造されたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3845298A JPH11238733A (ja) | 1998-02-20 | 1998-02-20 | 電子装置の製造方法およびこれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3845298A JPH11238733A (ja) | 1998-02-20 | 1998-02-20 | 電子装置の製造方法およびこれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238733A true JPH11238733A (ja) | 1999-08-31 |
Family
ID=12525681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3845298A Pending JPH11238733A (ja) | 1998-02-20 | 1998-02-20 | 電子装置の製造方法およびこれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11238733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328420B1 (en) * | 1997-07-03 | 2001-12-11 | Canon Kabushiki Kaisha | Method for manufacturing an orifice plate for use of a liquid discharge, an orifice plate, a liquid discharge provided with such orifice plate, and a method for manufacturing such liquid discharge |
-
1998
- 1998-02-20 JP JP3845298A patent/JPH11238733A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328420B1 (en) * | 1997-07-03 | 2001-12-11 | Canon Kabushiki Kaisha | Method for manufacturing an orifice plate for use of a liquid discharge, an orifice plate, a liquid discharge provided with such orifice plate, and a method for manufacturing such liquid discharge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262505B2 (en) | Selective electroless-plated copper metallization | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| KR100708427B1 (ko) | 희생 유전층을 이용하여 구리 배선을 제조하는 방법 | |
| US6303486B1 (en) | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal | |
| US20010051420A1 (en) | Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch | |
| TWI567895B (zh) | 形成積體電路結構的方法及其結構 | |
| CN106941092A (zh) | 集成电路结构及其形成方法 | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| EP1245045B1 (en) | A method of fabricating a semiconductor device having a reduced signal processing time | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| TW508784B (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| JPH0831456B2 (ja) | 半導体装置の製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| US20010023990A1 (en) | Semiconductor device and method for fabricating same | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH11238733A (ja) | 電子装置の製造方法およびこれを用いた電子装置 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| TW447043B (en) | Method of fabricating semiconductor device | |
| KR100286253B1 (ko) | 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법 | |
| JP4064595B2 (ja) | 半導体装置の製造方法 | |
| JPH1154510A (ja) | 半導体装置の製造方法 | |
| JPH0613375A (ja) | 超大規模集積装置の相互接続レベルを形成する方法 | |
| CN118692928A (zh) | 湿法原子层蚀刻方法及制造半导体装置的方法 | |
| KR100744239B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |