JPH11232195A - 入出力処理装置の制御方式 - Google Patents

入出力処理装置の制御方式

Info

Publication number
JPH11232195A
JPH11232195A JP10027617A JP2761798A JPH11232195A JP H11232195 A JPH11232195 A JP H11232195A JP 10027617 A JP10027617 A JP 10027617A JP 2761798 A JP2761798 A JP 2761798A JP H11232195 A JPH11232195 A JP H11232195A
Authority
JP
Japan
Prior art keywords
data
transfer
packet
control circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10027617A
Other languages
English (en)
Inventor
Keiichi Terahashi
恵一 寺橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10027617A priority Critical patent/JPH11232195A/ja
Publication of JPH11232195A publication Critical patent/JPH11232195A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 CPUがIOPに対して最初に2個の起動指
示を発行し、IOPは起動指示を2つ保持してるときの
み終了報告を発行することにより、常に1つの起動指示
を保持することができ、いつでもパケット転送を開始す
ることが可能となる。 【解決手段】 制御回路は、転送終了通知を受け取る
と、データバッファ402を調べて、PKT2が連続し
て届いていないか及び起動指示を2つ受けているか否か
を確認しCPUに終了報告を発行する。制御回路は、チ
ャネルとバッファ401に対して、次のパケットPKT
3を受信する準備を整えるよう指令する。セレクタは、
PKT2をデータバッファ402に、PKT3をデータ
バッファ401へ振り分けて格納する。転送終了後は、
制御回路がデータバッファ401を調べ、起動指示を2
つ受けているか否かを確認してCPUに終了報告を発行
する。以下同様に、偶数番目のパケットと奇数番目のパ
ケットにつき交互に処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は情報処理装置の入出
力処理装置に関し、特に、中央処理装置からの指令によ
り、受信したパケットデータを主記憶装置に転送する入
出力処理装置の制御方式に関する。
【0002】
【従来の技術】図7は、情報処理装置における入出力処
理装置の位置づけを説明する概念図である。
【0003】磁気ディスク装置等の周辺機器や外部ネッ
トワーク等から送られるパケットデータは、チャネルを
介して入出力処理装置(の中のバッファ)内に一旦保持
される。中央処理装置から入出力処理装置に対して起動
指示が発行されると、入出力処理装置はこの指示内容に
従い、受信したパケットデータを主記憶装置に転送す
る。転送終了後は中央処理装置に対してその旨を報告す
る。この入出力処理を中央処理装置に代わって行うこと
で、情報処理装置全体の高速化を図っている。
【0004】図8は、従来の入出力処理装置(以下IO
P)の構成を示すブロック図である。
【0005】101は、中央処理装置(以下CPU)か
らの起動指示を受けて、装置内の各回路を制御し、転送
終了時にCPUに対して終了報告を発行する制御回路で
ある。201は、外部からのデータ受信を制御するチャ
ネルであり、401及び402は、受信データを一時的
に蓄積格納するデータバッファである。
【0006】301は、受信データをパケット単位にバ
ッファに振り分けるセレクタである。そして501は、
制御回路101からの指示に従い、データバッファ40
1,402に一時的に保持された受信データを主記憶装
置(以下MMU)に転送し、転送終了時に制御回路にそ
の旨を通知するデータ転送回路である。
【0007】まず、CPUからIOPに対して起動指示
が発行される。この起動指示の中には、MMU上のどこ
に対してどれだけのデータを転送すればよいかという情
報が含まれている。
【0008】制御回路101は起動指示を受けると、チ
ャネル201とデータバッファ401,402に対し
て、データを受ける準備をするように指示する。そして
セレクタ301は、最初に受信したパケットをデータバ
ッファ401に,次に受信したパケットを402に振り
分けるよう制御する。さらに制御回路101は、予めデ
ータ転送回路501に対して、両データバッファ40
1,402にデータが格納されたら即座にこれをMMU
に対して転送するように起動をかけておく。IOPはパ
ケットがチャネル201に入力されるまで待機する。
【0009】チャネル201は最初のパケットを受け取
ると、これをデータバッファ401に格納する。また、
データ転送回路501はパケット受信を検出し、データ
バッファ401内に格納されているデータをMMUに対
して転送する。転送を終了すると、データ転送回路50
1はこの旨を制御回路101に通知する。制御回路10
1はこれを受けて、CPUに終了報告を発行する。以上
が、1つのパケットを転送するIOPの基本的動作であ
る。
【0010】通常、IOPは複数の起動指示を受けてこ
れを連続処理することが可能なように構成されている。
図9及び図10を用いて、この処理のおおまかな流れを
説明する。
【0011】まず、図8において、CPUからIOP
に、エリア1にデータを転送するよう起動指示が発行さ
れる。制御回路101はこの起動指示を受け取ると、チ
ャネル201とデータバッファ401に対しては、デー
タ受信の準備を整えるように、そしてセレクタ301に
対しては、最初に受信したパケットをデータバッファ4
01に振り分けるよう指令する。さらに制御回路101
は、データ転送回路501に対して、データバッファ4
01に受信データが格納されたら即座にMMUのエリア
1に対して転送するよう起動をかけておく。
【0012】次に、CPUからIOPに対して、エリア
2にデータを転送するよう起動指示が発行される。制御
回路101は、この起動指示を受け取ると、チャネル2
01とデータバッファ402に対し、データ受信を準備
を整えるように、そしてセレクタ301には、2番目に
受信したパケットをデータバッファ402に振り分ける
よう指令する。制御回路101はデータ転送回路501
に、データバッファ402にデータが格納されたら即座
にMMUのエリア2に対して転送するよう起動をかけて
おく。
【0013】IOPは、データがチャネル201に入力
されるまで待機する。周辺装置からデータが入力される
と、データバッファ401にパケットが格納される。デ
ータ転送回路501は、パケットの格納を検出し、デー
タバッファ401のデータをエリア1に対して転送す
る。転送制御回路501は、データ転送終了を検出する
と、制御回路101に対して終了報告を通知する。制御
回路101はこれを受けてCPUに終了報告を発行す
る。IOPは続いて次のパケットがチャネルに入力され
るまで再度待機する。
【0014】次のデータが入力されると、データ転送回
路501は同様に、データバッファ402のデータをエ
リア2に対して転送する。転送終了後は、上述の動作と
同様制御回路101に対して終了報告を通知し、制御回
路はCPUに終了報告を発行する。以上が複数の起動指
示を受けた場合の、パケットを転送するIOPの動作で
ある。
【0015】さらに、IOPは1つの起動指示で複数デ
ータを連続して転送することが可能である。この場合の
処理動作について、図9を参照して説明する。
【0016】CPUは、IOPに対して最初のパケット
をエリア1に、次のパケットをエリア2へ転送するよう
起動指示を発行する。制御回路101はこの指示に従
い、チャネル201とデータバッファ401,402に
対して、データを受信する準備を整えるよう指令し、そ
れと同時にセレクタ301に対して、最初に受信したパ
ケットをデータバッファ401へ、次に受信したパケッ
トは402へ、というように交互に振り分けて格納する
よう指令する。
【0017】続いて、制御回路101はデータ転送回路
501に、データバッファ401に格納されたデータは
エリア1宛に、データバッファ402に格納されたデー
タはエリア2宛に転送するよう起動をかけておく。その
後IOPは、チャネル201がデータを受信するまで待
機する。
【0018】チャネル201が周辺装置からデータを受
信すると、データバッファ401に最初のパケットが、
データバッファ402に次のパケットが格納される。デ
ータ転送回路は、データバッファ401,402に交互
に格納されるデータを。まずMMUのエリア1,エリア
2に対して転送する。以降、奇数番目のパケットはデー
タバッファ401に格納された後、エリア3,エリア
5,・・,エリア11へ、偶数番目のパケットはデータ
バッファ402に格納された後→エリア4,エリア6,
・・,エリア12へと順番に転送される。全てのパケッ
ト転送が終了した時点で、制御回路101はCPUに対
し終了報告を発行する。
【0019】
【発明が解決しようとする課題】従来技術の制御方式
は、磁気ディスク等の周辺装置のデータを処理する入出
力処理装置ならば問題ないが、ネットワークからのデー
タを処理する場合に、高い処理効率を実現しにくいとい
う欠点があった。これはネットワークから受信するパケ
ットに以下のような特徴があることに起因している。パ
ケットがいつ入ってくるか予測できない。パケットがい
くつまとまってくるかが不明である。パケット一つ一つ
の大きさが小さい。
【0020】従来技術では、いつパケットを受信しても
MMUに転送を行えるようにするには、絶えず起動指示
がIOPに来ている状態にしなければならないという問
題があった。
【0021】また、従来技術においては、起動指示で示
される転送パケット数に比べて実際受信したパケット数
が少ない場合、IOPは終了報告を行うことができなか
った。つまり、受信パケット数が予め定まっていないよ
うな場合には、1つの起動指示で1つのパケットを指示
して転送するしかなく、特徴2.や3.のような状況下
では極めて転送効率が悪いという問題があった。
【0022】本発明は、以上のような課題を解決し得る
入出力処理装置制御方式を提供することを目的とする。
【0023】
【課題を解決するための手段】本発明の入出力処理装置
の制御方式は、受信したパケットデータを一旦保持し、
中央処理装置から起動指示命令が発行されたとき、該起
動指示命令に従い上記中央処理装置に代わり上記受信し
たパケットデータを主記憶装置に転送し、転送終了後に
上記中央処理装置に対して転送終了報告を通知する入出
力処理装置において、上記中央処理装置は上記起動指示
命令を最初に2つ発行し、これを受けた入出力装置は、
該起動指示命令を少なくとも1つは常に保持し、該起動
指示命令を2つ保持しているときに上記転送終了報告を
発行することを特徴とする。
【0024】またさらに、本発明の入出力処理装置の制
御方式は、上記起動指示命令1つに対して連続転送可能
な最大パケット数を予め設定するとともに、上記受信し
たパケットデータを一旦保持する記憶領域を少なくとも
2つ以上有し、上記受信したパケットデータを上記記憶
領域に順番に振分けて保持し、上記主記憶装置に上記受
信パケットデータを転送する際に、次の受信パケットデ
ータが上記記憶領域に続いて保持されているか否かを調
べ、上記次の受信パケットデータが上記記憶領域に保持
されていないことを検出するか或いは上記連続転送可能
な最大パケット数を越えるまで、一つの起動指示命令で
上記受信したパケットデータを連続的に転送することを
特徴とする。
【0025】
【発明の実施の形態】以下、本発明の入出力処理装置制
御方式について、図面を参照して詳細に説明する。図1
は本発明の入出力処理装置の実施例を示す構成ブロック
図であるが、パケット受信する相手が周辺装置ではな
く、ネットワークであるという点以外は基本的に従来技
術と構成は変わらない。
【0026】また、図2はIOPがCPUからの起動指
示を受信したときの処理を示すフローチャートであり、
図3はパケットの転送終了検出の処理を示すフローチャ
ートである。以下の説明は、これらのフローチャート内
の最大パケット数が、4パケットに設定されているもの
とする。
【0027】図4〜図6を参照して、本発明の入出力処
理装置がパケットをMMUに格納する際の処理動作につ
いて説明する。はじめにOSは、MMU上に最大パケッ
トを受け入れることが可能な大きさのエリアを12個用
意し、IOPに対して、各々のエリアの先頭アドレスを
予め通知しておく。そして、起動指示を2つ発行する。
パケットが間隔をおいて1つずつ送信されてきた場合制
御回路101は、CPUから最初の起動指示を受け、チ
ャネル201とデータバッファ401及び402に対
し、データを受ける準備を整えるよう指令する。その後
受信するデータについて、セレクタ301は、最初に受
信するパケットPKT1をデータバッファ401へ、次
に受信するパケットPKT2をデータバッファ402
へ、というように振り分けて格納する。
【0028】続いて制御回路101は、データ転送回路
501に対して、データバッファ401に最初のデータ
が格納されたら、これをMMU内のエリア1に、データ
バッファ402に同様に次のデータが格納されたら、こ
れをMMU内のエリア2に対して転送するよう起動をか
ける。
【0029】CPUから受けた2つ目の起動指示に対し
ては、制御回路101は起動指示があった事実は記憶し
ておくが、処理は実行しない。
【0030】その後、IOPは、チャネル201がネッ
トワークを通じて、ネットワークからPKT1を受信す
るまで待機する。チャネル201が周辺機器からPKT
1を受信すると、セレクタ301はこれをデータバッフ
ァ401に格納する。データ転送回路501は、データ
バッファ401に格納されたPKT1を、エリア1に対
して転送し、転送が終了したら制御回路101に通知す
る。
【0031】制御回路101は、データ転送回路から転
送終了通知を受け取ると、データバッファ402を調べ
て、PKT2が連続して届いていないかを調べる。さら
に起動指示を2つ受けているか否かを確認し、PKT2
が届いておらず、かつ起動指示を2つ受けていればCP
Uに終了報告を発行する。
【0032】そして制御回路101は、チャネル201
とバッファ401に対して、3つ目のパケットPKT3
を受信する準備を整えるよう指令する。セレクタ301
は、PKT2をデータバッファ402に、PKT3をデ
ータバッファ401へ振り分けて格納する。さらに制御
回路101は、データ転送回路501に対し、401に
データが格納されたら即座にMMUのエリア3に転送す
るよう起動をかける。
【0033】CPUは、エリア1にデータを転送したと
いう終了報告を受けて、エリア1のデータを処理し、3
つ目の起動指示を発行する。IOPはこれを受け取る
が、制御回路101は未処理の2つ目の起動指示を保持
しているので、この事実を記憶しておくが、処理は実行
しない。
【0034】IOPは上記動作と同様に、チャネル20
1がPKT2を受信するまで待機する。チャネル201
がPKT2を受信すると、セレクタ301はデータバッ
ファ402にこれを格納する。データ処理回路501は
データバッファに格納されたPKT2をMMUのエリア
2に向けて転送する。転送終了後は、PKT1の場合と
同様に、制御回路がデータバッファ401を調べ、起動
指示を2つ受けているか否かを確認してCPUに終了報
告を発行する。以下、奇数番目のパケット受信と偶数番
目のパケット受信に基づいて、交互にこれらの処理が行
われる。 (2)パケットが6つ連続して送られてきた場合(起動
指示の間隔が短い) 図5を参照して、このような場合の処理動作を説明す
る。なお、PKT1及びPKT2を受信し、MMUに転
送する処理の部分までは、(1)と同じであるため説明
は省略する。
【0035】チャネル201がPKT3を受信すると、
これをデータバッファ401に格納する。データ転送回
路501はPKT3の受信を検出すると、データバッフ
ァ401に格納されたデータをMMUのエリア3に対し
て転送する。データ転送回路501は転送を終了する
と、制御回路101に対して転送終了の旨を通知する。
【0036】制御回路101は、データバッファ402
をチェックし、次のパケットPKT4が連続して届いて
いることを確認すると、チャネル201とバッファ40
1に対して5番目のパケットPKT5を受信する準備を
整えさせる。
【0037】それとともに制御回路101は、セレクタ
301に対し、PKT4をデータバッファ402に、P
KT5をデータバッファ401へ振り分けて格納するよ
う指示する。さらに制御回路101はデータ転送回路5
01に対して、データバッファ401にデータが格納さ
れたらこれをMMUのエリア5に対して転送するよう起
動をかける。
【0038】このとき既に、データ転送回路501は、
データバッファ402に格納されているPKT4をMM
Uのエリア4に対して転送開始している。転送終了後は
制御回路101に対して転送終了の旨を通知する。制御
回路101は、データバッファ401をチェックし、次
のパケットPKT5が連続して届いていることを確認
し、チャネル201とデータバッファ402に対して、
6番目のパケットPKT6を受信する準備を整えさせ
る。
【0039】そして制御回路101は、セレクタ301
に対して、PKT5をデータバッファ401に、PKT
6をデータバッファ402に振り分けて格納するよう指
示する。さらに、制御回路101はデータ転送回路50
1に対し、データバッファ402にデータが格納された
らこれをMMUのエリア6に対して転送するよう起動を
かける。
【0040】以下、データ転送装置501が、PKT6
がエリア6に転送終了したことを検出するまで、同様の
処理が繰り返される。転送終了を検出すると、制御回路
101に対して転送終了を通知する。制御回路101
は、1つの起動指示で4パケット転送が完了し、さらに
起動指示が2つ届いているので、CPUに対して終了報
告を発行する。その後、チャネル201とデータバッフ
ァ402に対してPKT8をデータバッファ402に振
り分けるよう指示する。さらに制御回路101はデータ
転送回路501に対して、データバッファ402にデー
タが格納されたらこれをエリア8に対して転送するよう
に起動をかける。
【0041】CPUは、エリア3からエリア6にデータ
を転送したという終了報告を受け、該当エリアのデータ
を処理し、再び起動指示を発行する。IOPがこの起動
指示を受けたとき、制御回路101は既に2つの起動指
示を保持している。このため、制御回路101はこの起
動指示を受けた事実を記憶しておくが、処理は実行しな
い。
【0042】PKT7,PKT8が続いて届くと、その
後のパケット受信は一旦途切れる。制御回路101は2
つの起動指示を保持していることを確認し、終了報告を
行う。CPUは、エリア7,エリア8にデータを転送終
了したという終了報告を受け、そのデータの処理を実行
し、起動指示を発行する。IOPはこれを受け取るが、
保持している起動指示が2つ目であるため、その事実だ
けを覚えておき、処理は実行しない。 (3)パケットを6つ連続して受信した場合(起動指示
の間隔が長い) 図6を参照し、(2)の処理動作に続けて説明する。
【0043】PKT9からPKT12を転送する動作に
ついては、(2)の場合と同様である。本実施例におい
ては、MMU内の12個のエリアは、サイクリックに使
用されている。そこで、その後受信するPKT13はエ
リア1に、PKT14はエリア2に転送する。
【0044】本例においては、データ転送回路501
が、PKT14の転送終了を検出して制御回路に通知し
た際に、CPUから2つ目の起動指示は届いていないの
で、制御回路101はCPUに対して終了報告を行なわ
ず、起動指示が発行されるまで待機する。
【0045】その後、エリア9〜12のデータ処理を終
了させたCPUが起動指示をIOPに発行し、IOPは
発行指示が2つ揃ったところで終了報告を発行し、以
下、順々に、「起動指示発行←→終了報告発行」が繰り
返される。
【0046】
【発明の効果】本発明の入出力処理装置制御方式では、
CPUがIOPに対して最初に2個の起動指示を発行
し、IOPは起動指示を2つ保持してるときのみ終了報
告を発行する。これにより、IOPは常に1つの起動指
示を保持していることができ、いつパケットを受信して
も転送を開始することが可能となる。
【0047】また、本発明では、1つの起動指示で転送
する最大パケット数を予め取り決めておき、次々とパケ
ットを連続して受信している最中は、次のパケットが到
着しているかどうかを検出する。到着していればこれを
蓄積し、パケット受信が途切れるか最大パケット数まで
蓄積するかしたら、まとめてMMUに転送し、終了報告
を発行する。ただしその場合に起動指示が2つなければ
終了報告発行は一時見合わせる。これにより、ネットワ
ークからのパケット受信においても効率の良い入出力処
理装置の制御方式を実現することができる。
【図面の簡単な説明】
【図1】本発明の入出力処理装置(IOP)の実施例を
示す構成ブロック図である。
【図2】IOPがCPUからの起動指示を受信したとき
の処理を示すフローチャートである。
【図3】パケットの転送終了検出の処理を示すフローチ
ャートである。
【図4】パケットが間隔をおいて1つずつ送信されてき
た場合の処理動作を説明する図である。
【図5】パケットが6つ連続して送られてきた場合(起
動指示の間隔が短い)の処理動作を説明する図である。
【図6】パケットを6つ連続して受信した場合(起動指
示の間隔が長い)処理動作を説明する図である。
【図7】情報処理装置における入出力処理装置の位置づ
けを説明する概念図である。
【図8】従来の入出力処理装置の構成を示すブロック図
である。
【図9】従来の入出力処理装置において、1つのパケッ
トに対して1つの起動指示で転送する処理動作を示す図
である。
【図10】従来の入出力処理装置において、2つのパケ
ットに対して2つの起動指示で転送する処理動作を示す
図である。
【符号の説明】 101 制御回路 201 チャネル 301セレクタ 401,402 データバッファ 501 データ転送回路 PKT データパケット

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 受信したパケットデータを一旦保持し、
    中央処理装置から起動指示命令が発行されたとき、該起
    動指示命令に従い前記中央処理装置に代わり前記受信し
    たパケットデータを主記憶装置に転送し、転送終了後に
    前記中央処理装置に対して転送終了報告を通知する入出
    力処理装置において、 前記中央処理装置は前記起動指示命令を最初に2つ発行
    し、これを受けた入出力装置は、該起動指示命令を少な
    くとも1つは常に保持し、該起動指示命令を2つ保持し
    ているときに前記転送終了報告を発行することを特徴と
    する、入出力処理装置の制御方式。
  2. 【請求項2】 前記起動指示命令1つに対して連続転送
    可能な最大パケット数を予め設定するとともに、前記受
    信したパケットデータを一旦保持する記憶領域を少なく
    とも2つ以上有し、前記受信したパケットデータを前記
    記憶領域に順番に振分けて保持し、 前記主記憶装置に前記受信パケットデータを転送し終え
    たとき、次の受信パケットデータが前記記憶領域に続い
    て保持されているか否かを調べ、前記次の受信パケット
    データが前記記憶領域に保持されていないことを検出す
    るか或いは前記連続転送可能な最大パケット数を越える
    まで、一つの起動指示命令で前記受信したパケットデー
    タを連続的に転送することを特徴とする、請求項1記載
    の入出力処理装置の制御方式。
JP10027617A 1998-02-09 1998-02-09 入出力処理装置の制御方式 Pending JPH11232195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10027617A JPH11232195A (ja) 1998-02-09 1998-02-09 入出力処理装置の制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10027617A JPH11232195A (ja) 1998-02-09 1998-02-09 入出力処理装置の制御方式

Publications (1)

Publication Number Publication Date
JPH11232195A true JPH11232195A (ja) 1999-08-27

Family

ID=12225913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10027617A Pending JPH11232195A (ja) 1998-02-09 1998-02-09 入出力処理装置の制御方式

Country Status (1)

Country Link
JP (1) JPH11232195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4886685B2 (ja) * 2004-07-14 2012-02-29 インターナショナル・ビジネス・マシーンズ・コーポレーション ネットワーク・プロトコル処理のオフロードにおいてメモリ管理をサポートする装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4886685B2 (ja) * 2004-07-14 2012-02-29 インターナショナル・ビジネス・マシーンズ・コーポレーション ネットワーク・プロトコル処理のオフロードにおいてメモリ管理をサポートする装置および方法
US8316109B2 (en) 2004-07-14 2012-11-20 International Business Machines Corporation Supporting memory management in an offload of network protocol processing
US8332531B2 (en) 2004-07-14 2012-12-11 International Business Machines Corporation Supporting memory management in an offload of network protocol processing

Similar Documents

Publication Publication Date Title
US5175732A (en) Method and apparatus for controlling data communication operations within stations of a local-area network
US6836808B2 (en) Pipelined packet processing
US5131085A (en) High performance shared main storage interface
US6581116B1 (en) Method and apparatus for high performance transmission of ordered packets on a bus within a data processing system
CN101656658B (zh) 一种提高队列管理中出队效率的方法和装置
JPH07210519A (ja) データ転送制御方法および送受信制御装置
US7577774B2 (en) Independent source read and destination write enhanced DMA
US5930261A (en) Bus protocol
JPH11232195A (ja) 入出力処理装置の制御方式
US20040230717A1 (en) Processing device
US20060259665A1 (en) Configurable multiple write-enhanced direct memory access unit
JPH06301644A (ja) データ転送方法
US7254654B1 (en) Split-FIFO multi-station data transfer system
JPH1049344A (ja) バッファのビジー制御方式
JP2005235216A (ja) ダイレクト・メモリ・アクセス制御
JPH08255120A (ja) 入出力制御装置
JPH01191967A (ja) データ通信処理方式
JPS60193044A (ja) デ−タバツフア装置
JPS6294042A (ja) 通信制御装置
JPH0511453B2 (ja)
JP2001043198A (ja) システム間通信制御方式
JPS61279969A (ja) デ−タバツフア管理方式
JPS59225426A (ja) 入出力制御装置
JPS63206850A (ja) デ−タ処理方式
JPH0282342A (ja) データ通信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726