JPH11213145A - 画像変換方法および画像変換装置 - Google Patents
画像変換方法および画像変換装置Info
- Publication number
- JPH11213145A JPH11213145A JP10010067A JP1006798A JPH11213145A JP H11213145 A JPH11213145 A JP H11213145A JP 10010067 A JP10010067 A JP 10010067A JP 1006798 A JP1006798 A JP 1006798A JP H11213145 A JPH11213145 A JP H11213145A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pixel data
- storage means
- filtering
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000001914 filtration Methods 0.000 claims abstract description 154
- 238000006243 chemical reaction Methods 0.000 claims abstract description 124
- 230000015654 memory Effects 0.000 claims abstract description 40
- 230000008878 coupling Effects 0.000 claims description 52
- 238000010168 coupling process Methods 0.000 claims description 52
- 238000005859 coupling reaction Methods 0.000 claims description 52
- 239000004973 liquid crystal related substance Substances 0.000 claims description 30
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 abstract description 17
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 使用するメモリの高速化を必要としないで、
多タップ構成のフィルタリング処理による画像変換処理
を実現する。 【解決手段】 サンプリングされた入力画像信号を結合
回路１０２で連続する複数の画素データ毎に結合して出
力させる。結合回路１０２の出力データを記憶素子１０
３に略１フレーム分記憶させる。予め計算された制御デ
ータが記憶される記憶素子１０７の出力によって、記憶
素子１０３は記憶素子１０４に信号を出力する。記憶素
子１０４は、記憶素子１０３より入力された信号を、フ
ィルタリング回路１０６のタップ数より多く記憶して、
選択回路１０５に出力する。選択回路１０５は、記憶素
子１０４より入力された信号より、フィルタリング回路
１０６で必要となる信号を選択して、フィルタリング回
路１０６に出力する。フィルタリング回路１０６は、選
択回路１０５より入力された信号を使用して出力画像信
号を生成する。
多タップ構成のフィルタリング処理による画像変換処理
を実現する。 【解決手段】 サンプリングされた入力画像信号を結合
回路１０２で連続する複数の画素データ毎に結合して出
力させる。結合回路１０２の出力データを記憶素子１０
３に略１フレーム分記憶させる。予め計算された制御デ
ータが記憶される記憶素子１０７の出力によって、記憶
素子１０３は記憶素子１０４に信号を出力する。記憶素
子１０４は、記憶素子１０３より入力された信号を、フ
ィルタリング回路１０６のタップ数より多く記憶して、
選択回路１０５に出力する。選択回路１０５は、記憶素
子１０４より入力された信号より、フィルタリング回路
１０６で必要となる信号を選択して、フィルタリング回
路１０６に出力する。フィルタリング回路１０６は、選
択回路１０５より入力された信号を使用して出力画像信
号を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
等のマトリクス型固定表示デバイスに、さまざまな方式
の画像信号を表示するための画像信号処理に関するもの
である。
等のマトリクス型固定表示デバイスに、さまざまな方式
の画像信号を表示するための画像信号処理に関するもの
である。
【０００２】
【従来の技術】マトリクス型固定表示デバイスにさまざ
まな方式の画像信号を表示する方法としては、例えば、
画像解析ハンドブック（東京大学出版会）に示されるよ
うに、最近傍法、線形補間法、３値畳み込み近傍法など
が用いられている。その具現化手段としては、例えば米
国特許明細書第 4,631,450号に開示されているように、
外部にランダムアクセス可能なメモリを用いる方法など
がある。
まな方式の画像信号を表示する方法としては、例えば、
画像解析ハンドブック（東京大学出版会）に示されるよ
うに、最近傍法、線形補間法、３値畳み込み近傍法など
が用いられている。その具現化手段としては、例えば米
国特許明細書第 4,631,450号に開示されているように、
外部にランダムアクセス可能なメモリを用いる方法など
がある。
【０００３】図６に従来の画像変換装置のブロック図を
示す。図６において、４０１，４０３はサンプリングさ
れた１フレームの画像信号の水平走査と垂直走査を転換
して出力するランダムアクセス可能なフレームメモリで
ある。４０２は画像の拡大または縮小のための垂直変換
フィルタであり、４０４は画像の拡大または縮小のため
の水平変換フィルタである。４０５はフレームメモリ４
０１用の水平アドレスおよび垂直アドレスを発生するア
ドレス発生器であり、アドレスは垂直変換フィルタ４０
２へも与えられる。４０６はフレームメモリ４０３用の
水平アドレスおよび垂直アドレスを発生するアドレス発
生器であり、アドレスは水平変換フィルタ４０４へも与
えられる。
示す。図６において、４０１，４０３はサンプリングさ
れた１フレームの画像信号の水平走査と垂直走査を転換
して出力するランダムアクセス可能なフレームメモリで
ある。４０２は画像の拡大または縮小のための垂直変換
フィルタであり、４０４は画像の拡大または縮小のため
の水平変換フィルタである。４０５はフレームメモリ４
０１用の水平アドレスおよび垂直アドレスを発生するア
ドレス発生器であり、アドレスは垂直変換フィルタ４０
２へも与えられる。４０６はフレームメモリ４０３用の
水平アドレスおよび垂直アドレスを発生するアドレス発
生器であり、アドレスは水平変換フィルタ４０４へも与
えられる。
【０００４】つぎに、この画像変換装置の動作を説明す
る。まず、入力画像信号を、その水平走査の順にフレー
ムメモリ４０１に書き込む。フレームメモリ４０１は、
水平走査を垂直走査に転換するために、アドレス発生器
４０５の出力によって、垂直走査の順に読み出しを行
う。その読み出された信号を垂直変換フィルタ４０２に
入力して、垂直方向に拡大または縮小を行う。この場
合、アドレス発生器４０５からアドレスが垂直変換フィ
ルタ４０２へ供給されているが、このときのアドレスの
内容によって、メモリの読み出しアドレスを変化させ、
さらに垂直変換フィルタ４０２のフィルタ特性も制御
（変化）することができる。つまり、アドレスを与える
ことによって、垂直位置に応じてフィルタ特性（フィル
タリング内容）を変化させることができるようにしてい
る。
る。まず、入力画像信号を、その水平走査の順にフレー
ムメモリ４０１に書き込む。フレームメモリ４０１は、
水平走査を垂直走査に転換するために、アドレス発生器
４０５の出力によって、垂直走査の順に読み出しを行
う。その読み出された信号を垂直変換フィルタ４０２に
入力して、垂直方向に拡大または縮小を行う。この場
合、アドレス発生器４０５からアドレスが垂直変換フィ
ルタ４０２へ供給されているが、このときのアドレスの
内容によって、メモリの読み出しアドレスを変化させ、
さらに垂直変換フィルタ４０２のフィルタ特性も制御
（変化）することができる。つまり、アドレスを与える
ことによって、垂直位置に応じてフィルタ特性（フィル
タリング内容）を変化させることができるようにしてい
る。
【０００５】つぎに、垂直変換フィルタ４０２の出力
を、その出力順にフレームメモリ４０３に書き込む。フ
レームメモリ４０３は、垂直走査を水平走査に転換する
ために、アドレス発生器４０６によって、水平走査の順
に読み出しを行う。このフレームメモリ４０３により出
力される画像信号は、フレームメモリ４０１に入力され
た入力画像信号の水平走査と垂直走査の状態に戻る。
を、その出力順にフレームメモリ４０３に書き込む。フ
レームメモリ４０３は、垂直走査を水平走査に転換する
ために、アドレス発生器４０６によって、水平走査の順
に読み出しを行う。このフレームメモリ４０３により出
力される画像信号は、フレームメモリ４０１に入力され
た入力画像信号の水平走査と垂直走査の状態に戻る。
【０００６】そして、フレームメモリ４０３より読み出
された信号を水平変換フィルタ４０４に入力して、水平
方向に拡大または縮小を行う。この場合、アドレス発生
器４０６からアドレスが水平変換フィルタ４０３へ供給
されているが、このときのアドレスの内容によって、メ
モリの読み出しアドレスを変化させ、さらに水平変換フ
ィルタ４０３のフィルタ特性も制御（変化）することが
できる。つまり、アドレスを与えることによって、水平
位置に応じてフィルタ特性（フィルタリング内容）を変
化させることができるようにしている。
された信号を水平変換フィルタ４０４に入力して、水平
方向に拡大または縮小を行う。この場合、アドレス発生
器４０６からアドレスが水平変換フィルタ４０３へ供給
されているが、このときのアドレスの内容によって、メ
モリの読み出しアドレスを変化させ、さらに水平変換フ
ィルタ４０３のフィルタ特性も制御（変化）することが
できる。つまり、アドレスを与えることによって、水平
位置に応じてフィルタ特性（フィルタリング内容）を変
化させることができるようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、処理に必要となる画素データの数が多
い、多タップ構成のフィルタリング手段を使用する場合
においては、その画素データをフレームメモリより読み
出すためのメモリアクセスを、画素データの周期速度に
対して、フィルタリング手段のタップ数倍の速度で行う
必要がある。
来の構成では、処理に必要となる画素データの数が多
い、多タップ構成のフィルタリング手段を使用する場合
においては、その画素データをフレームメモリより読み
出すためのメモリアクセスを、画素データの周期速度に
対して、フィルタリング手段のタップ数倍の速度で行う
必要がある。
【０００８】例えば、入力画像信号がＸＧＡ（横１０２
４ドット×縦７６８ドット）の６０Ｈｚの信号であり、
４タップのフィルタリング手段を使用する場合では、画
素データの周期速度は６５ＭＨｚであるから、２６０Ｍ
Ｈｚでフレームメモリをアクセスして画素データを読み
出す必要がある。このような高速でメモリをアクセスす
ることは、現在のメモリのスペックから考えると、非常
に困難であるため、実現化に問題があった。
４ドット×縦７６８ドット）の６０Ｈｚの信号であり、
４タップのフィルタリング手段を使用する場合では、画
素データの周期速度は６５ＭＨｚであるから、２６０Ｍ
Ｈｚでフレームメモリをアクセスして画素データを読み
出す必要がある。このような高速でメモリをアクセスす
ることは、現在のメモリのスペックから考えると、非常
に困難であるため、実現化に問題があった。
【０００９】したがって、本発明の目的は、使用するメ
モリの高速化を必要としないで、多タップ構成のフィル
タリング処理による画像変換処理を実現する画像変換方
法および画像変換装置ならびに液晶プロジェクタを提供
することである。
モリの高速化を必要としないで、多タップ構成のフィル
タリング処理による画像変換処理を実現する画像変換方
法および画像変換装置ならびに液晶プロジェクタを提供
することである。
【００１０】
【課題を解決するための手段】本発明の請求項１記載の
画像変換方法は、サンプリングされた入力画像信号の連
続する複数の画素データを使用したフィルタリング処理
によって出力画像信号を生成する方法であり、入力画像
信号の略１フレーム分の画素データを第１の記憶手段に
記憶し、フィルタリング処理に必要な連続する複数の画
素データを含んだ、より多くの連続する複数の画素デー
タを第１の記憶手段からあらかじめ読み出して、第２の
記憶手段に記憶し、第２の記憶手段からフィルタリング
処理に必要な連続する複数の画素データを選択し、選択
された複数の画素データを使用したフィルタリング処理
によって出力画像信号を生成することを特徴とする。
画像変換方法は、サンプリングされた入力画像信号の連
続する複数の画素データを使用したフィルタリング処理
によって出力画像信号を生成する方法であり、入力画像
信号の略１フレーム分の画素データを第１の記憶手段に
記憶し、フィルタリング処理に必要な連続する複数の画
素データを含んだ、より多くの連続する複数の画素デー
タを第１の記憶手段からあらかじめ読み出して、第２の
記憶手段に記憶し、第２の記憶手段からフィルタリング
処理に必要な連続する複数の画素データを選択し、選択
された複数の画素データを使用したフィルタリング処理
によって出力画像信号を生成することを特徴とする。
【００１１】上記の方法によって、第１の記憶手段から
１度のアクセスにより連続する複数の画素データを出力
でき、また、第２の記憶手段から必要な画素データを選
択できるようになるため、メモリアクセスの高速化を必
要としない画像変換を実現することができる。また、本
発明の請求項３記載の画像変換装置は、サンプリングさ
れた入力画像信号の連続する複数の画素データを使用し
たフィルタリング処理によって出力画像信号を生成する
もので、連続する複数の画素データより出力画像信号を
生成するフィルタリング手段と、入力画像信号を入力と
して、入力画像信号を連続する複数の画素データ毎に結
合して出力する結合手段と、結合手段の出力を入力とし
て、略１フレーム分の画素データを記憶する第１の記憶
手段と、第１の記憶手段の出力を入力とし、フィルタリ
ング手段で必要となる連続する複数の画素データの数よ
りも多くの連続する画素データを記憶して出力する第２
の記憶手段と、第２の記憶手段の出力を入力とし、フィ
ルタリング手段で必要となる連続する複数の画素データ
を選択して出力する選択手段と、第１の記憶手段の出力
を制御するあらかじめ計算されたアドレスデータとフィ
ルタリング手段のフィルタ係数を制御するあらかじめ計
算された制御データとを記憶して出力する第３の記憶手
段とを具備し、フィルタリング手段は選択手段の出力を
入力とし、第３の記憶手段におけるアドレスデータによ
って、フィルタリング手段で必要となる画素データより
も多くの画素データを第１の記憶手段より出力させるよ
うにしたことを特徴とする。
１度のアクセスにより連続する複数の画素データを出力
でき、また、第２の記憶手段から必要な画素データを選
択できるようになるため、メモリアクセスの高速化を必
要としない画像変換を実現することができる。また、本
発明の請求項３記載の画像変換装置は、サンプリングさ
れた入力画像信号の連続する複数の画素データを使用し
たフィルタリング処理によって出力画像信号を生成する
もので、連続する複数の画素データより出力画像信号を
生成するフィルタリング手段と、入力画像信号を入力と
して、入力画像信号を連続する複数の画素データ毎に結
合して出力する結合手段と、結合手段の出力を入力とし
て、略１フレーム分の画素データを記憶する第１の記憶
手段と、第１の記憶手段の出力を入力とし、フィルタリ
ング手段で必要となる連続する複数の画素データの数よ
りも多くの連続する画素データを記憶して出力する第２
の記憶手段と、第２の記憶手段の出力を入力とし、フィ
ルタリング手段で必要となる連続する複数の画素データ
を選択して出力する選択手段と、第１の記憶手段の出力
を制御するあらかじめ計算されたアドレスデータとフィ
ルタリング手段のフィルタ係数を制御するあらかじめ計
算された制御データとを記憶して出力する第３の記憶手
段とを具備し、フィルタリング手段は選択手段の出力を
入力とし、第３の記憶手段におけるアドレスデータによ
って、フィルタリング手段で必要となる画素データより
も多くの画素データを第１の記憶手段より出力させるよ
うにしたことを特徴とする。
【００１２】上記の構成によって、第１の記憶手段から
１度のアクセスにより連続する複数の画素データを出力
でき、また、第２の記憶手段と選択手段とにより必要な
画素データを選択できるようになるため、メモリアクセ
スの高速化を必要としない、多タップ構成によるフィル
タリングを使用した画像変換を実現することができる。
また、第３の記憶手段に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとすることで、様々な倍率の変換が可能とするこ
とができる。
１度のアクセスにより連続する複数の画素データを出力
でき、また、第２の記憶手段と選択手段とにより必要な
画素データを選択できるようになるため、メモリアクセ
スの高速化を必要としない、多タップ構成によるフィル
タリングを使用した画像変換を実現することができる。
また、第３の記憶手段に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとすることで、様々な倍率の変換が可能とするこ
とができる。
【００１３】また、本発明の請求項８記載の画像変換装
置は、サンプリングされた入力画像信号の連続する複数
の画素データを使用したフィルタリング処理によって出
力画像信号を生成するものであり、連続する複数の画素
データより出力画像信号を生成するフィルタリング手段
と、入力画像信号を入力として、入力画像信号を連続す
る複数の画素データ毎に結合して出力する結合手段と、
結合手段の出力を入力として、略１フレーム分の画素デ
ータを記憶する第１、第２および第３の記憶手段と、第
１、第２および第３の記憶手段の出力を入力とし、いず
れかの入力を選択して出力する第１の選択手段と、第１
の選択手段の出力を入力とし、フィルタリング手段で必
要となる連続する複数の画素データの数よりも多くの連
続する画素データを記憶して出力する第４の記憶手段
と、第４の記憶手段の出力を入力とし、フィルタリング
手段で必要となる連続する複数の画素データを選択して
出力する第２の選択手段と、第１、第２および第３の記
憶手段の出力を制御するあらかじめ計算されたアドレス
データとフィルタリング手段のフィルタ係数を制御する
あらかじめ計算された制御データとを記憶して出力する
第５の記憶手段とを具備し、フィルタリング手段は、第
２の選択手段の出力を入力とし、第５の記憶手段におけ
るアドレスデータによって、フィルタリング手段で必要
となる画素データよりも多くの画素データを第１、第２
および第３の記憶手段より出力させるようにしたことを
特徴とする。
置は、サンプリングされた入力画像信号の連続する複数
の画素データを使用したフィルタリング処理によって出
力画像信号を生成するものであり、連続する複数の画素
データより出力画像信号を生成するフィルタリング手段
と、入力画像信号を入力として、入力画像信号を連続す
る複数の画素データ毎に結合して出力する結合手段と、
結合手段の出力を入力として、略１フレーム分の画素デ
ータを記憶する第１、第２および第３の記憶手段と、第
１、第２および第３の記憶手段の出力を入力とし、いず
れかの入力を選択して出力する第１の選択手段と、第１
の選択手段の出力を入力とし、フィルタリング手段で必
要となる連続する複数の画素データの数よりも多くの連
続する画素データを記憶して出力する第４の記憶手段
と、第４の記憶手段の出力を入力とし、フィルタリング
手段で必要となる連続する複数の画素データを選択して
出力する第２の選択手段と、第１、第２および第３の記
憶手段の出力を制御するあらかじめ計算されたアドレス
データとフィルタリング手段のフィルタ係数を制御する
あらかじめ計算された制御データとを記憶して出力する
第５の記憶手段とを具備し、フィルタリング手段は、第
２の選択手段の出力を入力とし、第５の記憶手段におけ
るアドレスデータによって、フィルタリング手段で必要
となる画素データよりも多くの画素データを第１、第２
および第３の記憶手段より出力させるようにしたことを
特徴とする。
【００１４】上記の構成によって、第１、第２および第
３の記憶手段から１度のアクセスにより連続する複数の
画素データを出力でき、また、第４の記憶手段と第２の
選択手段とにより必要な画素データを選択できるように
なるため、メモリアクセスの高速化を必要としないで、
フレーム周波数の変換と、多タップ構成によるフィルタ
リングを使用した画像変換とを実現することができる。
また、第１、第２および第３の３つの記憶手段を使用す
ることにより、結合手段の出力を記憶する記憶手段と第
１の選択手段へ出力する記憶手段とを異なるものとして
いるので、同一記憶手段での記憶と出力の競合が排除で
きて、記憶手段の制御を簡単化することができる。ま
た、第５の記憶手段に記憶するデータを、所望の縮小変
換、拡大変換の倍率に基づいて、あらかじめ計算された
ものとしているので、様々な倍率の変換を可能とするこ
とができる。
３の記憶手段から１度のアクセスにより連続する複数の
画素データを出力でき、また、第４の記憶手段と第２の
選択手段とにより必要な画素データを選択できるように
なるため、メモリアクセスの高速化を必要としないで、
フレーム周波数の変換と、多タップ構成によるフィルタ
リングを使用した画像変換とを実現することができる。
また、第１、第２および第３の３つの記憶手段を使用す
ることにより、結合手段の出力を記憶する記憶手段と第
１の選択手段へ出力する記憶手段とを異なるものとして
いるので、同一記憶手段での記憶と出力の競合が排除で
きて、記憶手段の制御を簡単化することができる。ま
た、第５の記憶手段に記憶するデータを、所望の縮小変
換、拡大変換の倍率に基づいて、あらかじめ計算された
ものとしているので、様々な倍率の変換を可能とするこ
とができる。
【００１５】また、本発明の請求項１３記載の液晶プロ
ジェクタは、サンプリングされた入力画像信号の連続す
る複数の画素データを使用したフィルタリング処理によ
って出力画像信号を生成するもので、連続する複数の画
素データより出力画像信号を生成するフィルタリング手
段と、入力画像信号を入力として、入力画像信号を連続
する複数の画素データ毎に結合して出力する結合手段
と、結合手段の出力を入力として、略１フレーム分の画
素データを記憶する第１、第２および第３の記憶手段
と、第１、第２および第３の記憶手段の出力を入力と
し、いずれかの入力を選択して出力する第１の選択手段
と、第１の選択手段の出力を入力とし、フィルタリング
手段で必要となる連続する複数の画素データの数よりも
多くの連続する画素データを記憶して出力する第４の記
憶手段と、第４の記憶手段の出力を入力とし、フィルタ
リング手段で必要となる連続する複数の画素データを選
択して出力する第２の選択手段と、第１、第２および第
３の記憶手段の出力を制御するあらかじめ計算されたア
ドレスデータとフィルタリング手段のフィルタ係数を制
御するあらかじめ計算された制御データとを記憶して出
力する第５の記憶手段と、フィルタリング手段の出力を
入力とし、表示するための処理を行う駆動手段と、駆動
手段の出力を入力として、その入力に応じて光を変調す
る液晶パネルと、ランプと、ランプを点灯させる点灯手
段と、ランプから放射される光を集光して液晶パネルに
照射する集光手段と、集光手段からの照射により液晶パ
ネルを通過した光を投射する投射手段とを具備し、フィ
ルタリング手段は、第２の選択手段の出力を入力とし、
第５の記憶手段におけるアドレスデータによって、フィ
ルタリング手段で必要となる画素データよりも多くの画
素データを第１、第２および第３の記憶手段より出力さ
せるようにしたことを特徴とする。
ジェクタは、サンプリングされた入力画像信号の連続す
る複数の画素データを使用したフィルタリング処理によ
って出力画像信号を生成するもので、連続する複数の画
素データより出力画像信号を生成するフィルタリング手
段と、入力画像信号を入力として、入力画像信号を連続
する複数の画素データ毎に結合して出力する結合手段
と、結合手段の出力を入力として、略１フレーム分の画
素データを記憶する第１、第２および第３の記憶手段
と、第１、第２および第３の記憶手段の出力を入力と
し、いずれかの入力を選択して出力する第１の選択手段
と、第１の選択手段の出力を入力とし、フィルタリング
手段で必要となる連続する複数の画素データの数よりも
多くの連続する画素データを記憶して出力する第４の記
憶手段と、第４の記憶手段の出力を入力とし、フィルタ
リング手段で必要となる連続する複数の画素データを選
択して出力する第２の選択手段と、第１、第２および第
３の記憶手段の出力を制御するあらかじめ計算されたア
ドレスデータとフィルタリング手段のフィルタ係数を制
御するあらかじめ計算された制御データとを記憶して出
力する第５の記憶手段と、フィルタリング手段の出力を
入力とし、表示するための処理を行う駆動手段と、駆動
手段の出力を入力として、その入力に応じて光を変調す
る液晶パネルと、ランプと、ランプを点灯させる点灯手
段と、ランプから放射される光を集光して液晶パネルに
照射する集光手段と、集光手段からの照射により液晶パ
ネルを通過した光を投射する投射手段とを具備し、フィ
ルタリング手段は、第２の選択手段の出力を入力とし、
第５の記憶手段におけるアドレスデータによって、フィ
ルタリング手段で必要となる画素データよりも多くの画
素データを第１、第２および第３の記憶手段より出力さ
せるようにしたことを特徴とする。
【００１６】上記の構成によって、第１、第２および第
３の記憶手段から１度のアクセスにより連続する複数の
画素データを出力でき、また、第４の記憶手段と第２の
選択手段とにより必要な画素データを選択できるように
なるため、メモリアクセスの高速化を必要としないで、
フレーム周波数の変換と、多タップ構成によるフィルタ
リングを使用した画像変換とを行う液晶プロジェクタを
実現することができる。また、第１、第２および第３の
３つの記憶手段を使用することにより、結合手段の出力
を記憶する記憶手段と第１の選択手段へ出力する記憶手
段とを異なるものとしているので、同一記憶手段での記
憶と出力の競合が排除できて、記憶手段の制御を簡単化
することができる。また、第５の記憶手段に記憶するデ
ータを、所望の縮小変換、拡大変換の倍率に基づいて、
あらかじめ計算されたものとしているので、様々な倍率
の変換を可能とすることができる。
３の記憶手段から１度のアクセスにより連続する複数の
画素データを出力でき、また、第４の記憶手段と第２の
選択手段とにより必要な画素データを選択できるように
なるため、メモリアクセスの高速化を必要としないで、
フレーム周波数の変換と、多タップ構成によるフィルタ
リングを使用した画像変換とを行う液晶プロジェクタを
実現することができる。また、第１、第２および第３の
３つの記憶手段を使用することにより、結合手段の出力
を記憶する記憶手段と第１の選択手段へ出力する記憶手
段とを異なるものとしているので、同一記憶手段での記
憶と出力の競合が排除できて、記憶手段の制御を簡単化
することができる。また、第５の記憶手段に記憶するデ
ータを、所望の縮小変換、拡大変換の倍率に基づいて、
あらかじめ計算されたものとしているので、様々な倍率
の変換を可能とすることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態の画像
変換方法および画像変換装置と液晶プロジェクタとにつ
いて、図面を参照しながら説明する。 〔第１の実施の形態〕図１は本発明の第１の実施の形態
である画像変換装置の構成を示すブロック図である。図
１において、１０１は入力画像信号が供給される入力端
子である。１０６は連続する複数の画素データより出力
画像信号を生成するフィルタリング手段としてのフィル
タリング回路である。１０２は入力端子１０１より入力
された入力画像信号を連続する複数の画素毎に結合して
出力する結合手段としての結合回路である。１０３は結
合回路１０２の出力を略１フレーム分記憶する第１の記
憶手段としての第１の記憶素子である。１０４は第１の
記憶素子１０３の出力よりフィルタリング回路１０６で
必要となる画素データの数よりも多くの連続する画素デ
ータを記憶して出力する第２の記憶手段としての第２の
記憶素子である。１０５は第２の記憶素子１０４の出力
よりフィルタリング回路１０６で必要となる画素データ
を選択してフィルタリング回路１０６に出力する選択手
段としての選択回路である。１０７は第１の記憶素子１
０３の出力を制御するあらかじめ計算されたアドレスデ
ータとフィルタリング回路１０６のフィルタ係数を制御
するあらかじめ計算された制御データとを記憶して出力
する第３の記憶手段としての第３の記憶素子である。１
０８はフィルタリング回路１０６の画像変換出力の出力
端子である。
変換方法および画像変換装置と液晶プロジェクタとにつ
いて、図面を参照しながら説明する。 〔第１の実施の形態〕図１は本発明の第１の実施の形態
である画像変換装置の構成を示すブロック図である。図
１において、１０１は入力画像信号が供給される入力端
子である。１０６は連続する複数の画素データより出力
画像信号を生成するフィルタリング手段としてのフィル
タリング回路である。１０２は入力端子１０１より入力
された入力画像信号を連続する複数の画素毎に結合して
出力する結合手段としての結合回路である。１０３は結
合回路１０２の出力を略１フレーム分記憶する第１の記
憶手段としての第１の記憶素子である。１０４は第１の
記憶素子１０３の出力よりフィルタリング回路１０６で
必要となる画素データの数よりも多くの連続する画素デ
ータを記憶して出力する第２の記憶手段としての第２の
記憶素子である。１０５は第２の記憶素子１０４の出力
よりフィルタリング回路１０６で必要となる画素データ
を選択してフィルタリング回路１０６に出力する選択手
段としての選択回路である。１０７は第１の記憶素子１
０３の出力を制御するあらかじめ計算されたアドレスデ
ータとフィルタリング回路１０６のフィルタ係数を制御
するあらかじめ計算された制御データとを記憶して出力
する第３の記憶手段としての第３の記憶素子である。１
０８はフィルタリング回路１０６の画像変換出力の出力
端子である。
【００１８】以上のように構成された第１の実施の形態
において、水平方向に１／３倍の縮小変換を行う画像変
換処理の動作を図２を参照しながら説明する。ただし、
このような画像変換処理のために、フィルタリング回路
１０６と結合回路１０２と第１および第２の記憶素子１
０３，１０４とがつぎのような構成となっている。すな
わち、フィルタリング回路１０６は、連続する４つの画
素データを使用して出力画像信号を生成する４タップの
フィルタリング回路である。また、結合回路１０２は、
連続する４つの画素データ毎を結合して出力する結合回
路である。また、第１の記憶素子１０３はランダムアク
セス可能なフレームメモリである。また、第２の記憶素
子１０４は、８つの画素データを記憶して出力するレジ
スタである。
において、水平方向に１／３倍の縮小変換を行う画像変
換処理の動作を図２を参照しながら説明する。ただし、
このような画像変換処理のために、フィルタリング回路
１０６と結合回路１０２と第１および第２の記憶素子１
０３，１０４とがつぎのような構成となっている。すな
わち、フィルタリング回路１０６は、連続する４つの画
素データを使用して出力画像信号を生成する４タップの
フィルタリング回路である。また、結合回路１０２は、
連続する４つの画素データ毎を結合して出力する結合回
路である。また、第１の記憶素子１０３はランダムアク
セス可能なフレームメモリである。また、第２の記憶素
子１０４は、８つの画素データを記憶して出力するレジ
スタである。
【００１９】入力画像信号は、入力端子１０１より、図
２の「入力画像信号」で示すように、結合回路１０２に
入力される（画素データＤ１１〜Ｄ３４）。結合回路１
０２は、図２の「結合回路の出力」で示すように、その
入力を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ
１５〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２
７〜Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結
合信号１〜６）。この場合、例えば入力端子１０１より
入力される入力画像信号が８ビット幅の信号である時に
は、結合回路１０２より出力される結合信号１〜６は各
々３２ビット幅の信号となる。
２の「入力画像信号」で示すように、結合回路１０２に
入力される（画素データＤ１１〜Ｄ３４）。結合回路１
０２は、図２の「結合回路の出力」で示すように、その
入力を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ
１５〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２
７〜Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結
合信号１〜６）。この場合、例えば入力端子１０１より
入力される入力画像信号が８ビット幅の信号である時に
は、結合回路１０２より出力される結合信号１〜６は各
々３２ビット幅の信号となる。
【００２０】第１の記憶素子１０３は、例えば図２の
「記憶アドレス」で示すように、結合回路１０２が結合
動作を行う毎に１ずつ増加するアドレス１〜６に、結合
回路１０２の出力である結合信号１〜６をそれぞれ記憶
する。１／３倍の縮小変換を行う場合は、図２の「フィ
ルタリングに必要となる信号の内容」で示すように、フ
ィルタリング回路１０６で必要となる画素データは、３
画素おきでの連続となる４つの画素データとなる。ま
た、この４つの画素データは、図２の「フィルタリング
に必要となる信号が存在する記憶アドレス」に示すよう
に、必ず１つの記憶アドレスまたは２つの連続する記憶
アドレスに記憶されている。
「記憶アドレス」で示すように、結合回路１０２が結合
動作を行う毎に１ずつ増加するアドレス１〜６に、結合
回路１０２の出力である結合信号１〜６をそれぞれ記憶
する。１／３倍の縮小変換を行う場合は、図２の「フィ
ルタリングに必要となる信号の内容」で示すように、フ
ィルタリング回路１０６で必要となる画素データは、３
画素おきでの連続となる４つの画素データとなる。ま
た、この４つの画素データは、図２の「フィルタリング
に必要となる信号が存在する記憶アドレス」に示すよう
に、必ず１つの記憶アドレスまたは２つの連続する記憶
アドレスに記憶されている。
【００２１】よって、第３の記憶素子１０７には、図２
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路１０６で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１の記憶素子
１０３は、第３の記憶素子１０７が記憶して出力する前
記アドレスのデータにより、フィルタリング回路１０６
で必要となる画素データを含んだ信号を、第２の記憶素
子１０４に出力する。
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路１０６で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１の記憶素子
１０３は、第３の記憶素子１０７が記憶して出力する前
記アドレスのデータにより、フィルタリング回路１０６
で必要となる画素データを含んだ信号を、第２の記憶素
子１０４に出力する。
【００２２】第２の記憶素子１０４は、結合回路１０２
で結合される画素データの２倍の画素データを記憶して
出力する回路としているため、第１の記憶素子１０３の
出力である結合回路１０２で結合された信号の２つ分を
記憶して出力する。この時の２つ分の信号とは、例えば
図２の「選択回路に入力される信号の記憶アドレス」で
示すように、第３の記憶素子１０７から出力される第１
の記憶素子１０３のアドレスデータが変化する毎に最新
となる、第１の記憶素子１０３の２つの異なるアドレス
より出力された信号である。
で結合される画素データの２倍の画素データを記憶して
出力する回路としているため、第１の記憶素子１０３の
出力である結合回路１０２で結合された信号の２つ分を
記憶して出力する。この時の２つ分の信号とは、例えば
図２の「選択回路に入力される信号の記憶アドレス」で
示すように、第３の記憶素子１０７から出力される第１
の記憶素子１０３のアドレスデータが変化する毎に最新
となる、第１の記憶素子１０３の２つの異なるアドレス
より出力された信号である。
【００２３】よって、第２の記憶素子１０４の出力は、
図２の「選択回路に入力される信号の内容」で示すよう
に、フィルタリング回路１０６で必要となる画素データ
をすべて含んだものとなる。選択回路１０５は、入力さ
れる前記第２の記憶素子１０４の出力より、フィルタリ
ング回路１０６で必要となる画素データを選択して、フ
ィルタリング回路１０６へ出力する。
図２の「選択回路に入力される信号の内容」で示すよう
に、フィルタリング回路１０６で必要となる画素データ
をすべて含んだものとなる。選択回路１０５は、入力さ
れる前記第２の記憶素子１０４の出力より、フィルタリ
ング回路１０６で必要となる画素データを選択して、フ
ィルタリング回路１０６へ出力する。
【００２４】第３の記憶素子１０７には、１／３倍の縮
小変換を行う場合での、フィルタリング回路１０６のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶しているので、フィルタリング回路１０６は、第
３の記憶素子１０７の出力である前記制御データによ
り、入力された選択回路１０５の出力信号から画像変換
信号を生成して出力端子１０８より出力する。図２に
は、入力画像イメージが水平１／３縮小されて変換画像
イメージとなっていることが示されている。
小変換を行う場合での、フィルタリング回路１０６のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶しているので、フィルタリング回路１０６は、第
３の記憶素子１０７の出力である前記制御データによ
り、入力された選択回路１０５の出力信号から画像変換
信号を生成して出力端子１０８より出力する。図２に
は、入力画像イメージが水平１／３縮小されて変換画像
イメージとなっていることが示されている。
【００２５】このような動作によって、入力画像信号の
略１フレーム分の画素データを第１の記憶素子１０３に
記憶し、フィルタリング処理に必要な連続する複数の画
素データを含んだ、より多くの連続する複数の画素デー
タを第１の記憶素子１０３からあらかじめ読み出して、
第２の記憶素子１０４に記憶し、第２の記憶素子１０４
からフィルタリング処理に必要な連続する複数の画素デ
ータを選択し、選択された複数の画素データを使用した
フィルタリング処理によって出力画像信号を生成する画
像変換方法が実現されることになる。
略１フレーム分の画素データを第１の記憶素子１０３に
記憶し、フィルタリング処理に必要な連続する複数の画
素データを含んだ、より多くの連続する複数の画素デー
タを第１の記憶素子１０３からあらかじめ読み出して、
第２の記憶素子１０４に記憶し、第２の記憶素子１０４
からフィルタリング処理に必要な連続する複数の画素デ
ータを選択し、選択された複数の画素データを使用した
フィルタリング処理によって出力画像信号を生成する画
像変換方法が実現されることになる。
【００２６】以上のように、本発明の第１の実施の形態
によれば、結合回路１０２の出力を第１の記憶素子１０
３に記憶し、その第１の記憶素子１０３の出力を、結合
回路１０２で結合された信号の２つ分が記憶できる第２
の記憶素子１０４に記憶し、その第２の記憶素子１０４
の出力を選択回路１０５により選択し、その選択出力を
フィルタリング回路１０６に入力して画像変換を行うこ
とにより、第１の記憶素子１０３から１度のアクセスに
より連続する複数の画素データを出力でき、また、第２
の記憶素子１０４と選択回路１０５とにより必要な画素
データを選択できるようになるため、記憶素子の高速ア
クセスを必要としない多タップ構成のフィルタリング回
路１０６による画像変換を行うことができる。
によれば、結合回路１０２の出力を第１の記憶素子１０
３に記憶し、その第１の記憶素子１０３の出力を、結合
回路１０２で結合された信号の２つ分が記憶できる第２
の記憶素子１０４に記憶し、その第２の記憶素子１０４
の出力を選択回路１０５により選択し、その選択出力を
フィルタリング回路１０６に入力して画像変換を行うこ
とにより、第１の記憶素子１０３から１度のアクセスに
より連続する複数の画素データを出力でき、また、第２
の記憶素子１０４と選択回路１０５とにより必要な画素
データを選択できるようになるため、記憶素子の高速ア
クセスを必要としない多タップ構成のフィルタリング回
路１０６による画像変換を行うことができる。
【００２７】また、第３の記憶素子１０３に記憶するデ
ータを、所望の縮小変換、拡大変換の倍率に基づいて、
あらかじめ計算されたものとすることで、様々な倍率の
変換が可能とすることができる。 〔第２の実施の形態〕図３は本発明の第２の実施の形態
である画像変換装置の構成を示すブロック図である。図
３において、２０１は入力画像信号が供給される入力端
子である。２０９は連続する複数の画素データより出力
画像信号を生成するフィルタリング手段としてのフィル
タリング回路である。２０２は入力端子２０１より入力
された入力画像信号を連続する４つの画素毎に結合して
出力する結合手段としての結合回路である。２０３，２
０４および２０５は結合回路２０２の出力を略１フレー
ム分記憶する第１、第２および第３の記憶手段としての
第１、第２および第３の記憶素子である。２０６は第
１、第２および第３の記憶素子２０３，２０４，２０５
の出力を切り換えて出力する第１の選択手段としての第
１の選択回路である。２０７は第１の選択回路２０６の
出力よりフィルタリング回路２０９で必要となる画素デ
ータの数よりも多くの連続する画素データを記憶して出
力する第４の記憶手段としての第４の記憶素子である。
２０８は第４の記憶素子２０７の出力よりフィルタリン
グ回路２０９で必要となる画素データを選択してフィル
タリング回路２０９に出力する第２の選択手段としての
第２の選択回路である。２１０は第１、第２および第３
の記憶素子２０３，２０４，２０５の入力および出力を
制御するあらかじめ計算されたアドレスデータとフィル
タリング回路２０９のフィルタ係数を制御するあらかじ
め計算された制御データとを記憶して出力する第５の記
憶手段としての第５の記憶素子である。２１１はフィル
タリング回路２０９の画像変換出力の出力端子である。
ータを、所望の縮小変換、拡大変換の倍率に基づいて、
あらかじめ計算されたものとすることで、様々な倍率の
変換が可能とすることができる。 〔第２の実施の形態〕図３は本発明の第２の実施の形態
である画像変換装置の構成を示すブロック図である。図
３において、２０１は入力画像信号が供給される入力端
子である。２０９は連続する複数の画素データより出力
画像信号を生成するフィルタリング手段としてのフィル
タリング回路である。２０２は入力端子２０１より入力
された入力画像信号を連続する４つの画素毎に結合して
出力する結合手段としての結合回路である。２０３，２
０４および２０５は結合回路２０２の出力を略１フレー
ム分記憶する第１、第２および第３の記憶手段としての
第１、第２および第３の記憶素子である。２０６は第
１、第２および第３の記憶素子２０３，２０４，２０５
の出力を切り換えて出力する第１の選択手段としての第
１の選択回路である。２０７は第１の選択回路２０６の
出力よりフィルタリング回路２０９で必要となる画素デ
ータの数よりも多くの連続する画素データを記憶して出
力する第４の記憶手段としての第４の記憶素子である。
２０８は第４の記憶素子２０７の出力よりフィルタリン
グ回路２０９で必要となる画素データを選択してフィル
タリング回路２０９に出力する第２の選択手段としての
第２の選択回路である。２１０は第１、第２および第３
の記憶素子２０３，２０４，２０５の入力および出力を
制御するあらかじめ計算されたアドレスデータとフィル
タリング回路２０９のフィルタ係数を制御するあらかじ
め計算された制御データとを記憶して出力する第５の記
憶手段としての第５の記憶素子である。２１１はフィル
タリング回路２０９の画像変換出力の出力端子である。
【００２８】以上のように構成された第２の実施の形態
において、画像のフレーム周期の変換と水平方向に１／
３倍の縮小変換を行う画像変換装置の動作を図２および
図４を参照しながら説明する。ただし、このような画像
処理のために、フィルタリング回路２０９と結合回路２
０２と第１，第２，第３および第４の記憶素子２０３，
２０４，２０５，２０７とがつぎのような構成となって
いる。すなわち、フィルタリング回路２０９は、連続す
る４つの画素データを使用して出力画像信号を生成する
４タップのフィルタリング回路である。また、結合回路
２０２は、連続する４つの画素データ毎を結合して出力
する結合回路である。また、第１、第２および第３の記
憶素子２０３，２０４，２０５はランダムアクセス可能
なフレームメモリである。また、第４の記憶素子が８つ
の画素データを記憶して出力するレジスタである。
において、画像のフレーム周期の変換と水平方向に１／
３倍の縮小変換を行う画像変換装置の動作を図２および
図４を参照しながら説明する。ただし、このような画像
処理のために、フィルタリング回路２０９と結合回路２
０２と第１，第２，第３および第４の記憶素子２０３，
２０４，２０５，２０７とがつぎのような構成となって
いる。すなわち、フィルタリング回路２０９は、連続す
る４つの画素データを使用して出力画像信号を生成する
４タップのフィルタリング回路である。また、結合回路
２０２は、連続する４つの画素データ毎を結合して出力
する結合回路である。また、第１、第２および第３の記
憶素子２０３，２０４，２０５はランダムアクセス可能
なフレームメモリである。また、第４の記憶素子が８つ
の画素データを記憶して出力するレジスタである。
【００２９】入力画像信号は、図２の「入力画像信号」
で示すように、入力端子２０１より結合回路２０２に入
力される（画素データＤ１１〜Ｄ３４）。結合回路２０
２は、図２の「結合回路の出力」で示すように、その入
力を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ１
５〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２７
〜Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結合
信号１〜６）。この場合、例えば入力端子２０１より入
力される画像信号が８ビット幅の信号である時には、結
合回路２０２より出力される結合信号１〜６は３２ビッ
ト幅の信号となる。
で示すように、入力端子２０１より結合回路２０２に入
力される（画素データＤ１１〜Ｄ３４）。結合回路２０
２は、図２の「結合回路の出力」で示すように、その入
力を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ１
５〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２７
〜Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結合
信号１〜６）。この場合、例えば入力端子２０１より入
力される画像信号が８ビット幅の信号である時には、結
合回路２０２より出力される結合信号１〜６は３２ビッ
ト幅の信号となる。
【００３０】結合回路２０２の出力は、第５の記憶素子
２１０の出力によって、第１、第２、第３の記憶素子２
０３，２０４，２０５のいずれかに略１フレーム分記憶
される。この時、結合回路２０２の出力は、例えば図２
の「記憶アドレス」で示すように、結合回路２０２が結
合動作を行う毎に１ずつ増加する、３つの記憶素子２０
３，２０４，２０５のいずれかのアドレスに記憶され
る。
２１０の出力によって、第１、第２、第３の記憶素子２
０３，２０４，２０５のいずれかに略１フレーム分記憶
される。この時、結合回路２０２の出力は、例えば図２
の「記憶アドレス」で示すように、結合回路２０２が結
合動作を行う毎に１ずつ増加する、３つの記憶素子２０
３，２０４，２０５のいずれかのアドレスに記憶され
る。
【００３１】１／３倍の縮小変換を行う場合は、図２の
「フィルタリングに必要となる信号の内容」で示すよう
に、フィルタリング回路２０９で必要となる画素データ
は、３画素おきでの連続となる４つの画素データとな
る。また、この４つの画素データは、図２の「フィルタ
リングに必要となる信号が存在する記憶アドレス」に示
すように、必ず１つの記憶アドレスまたは２つの連続す
る記憶アドレスに記憶されている。
「フィルタリングに必要となる信号の内容」で示すよう
に、フィルタリング回路２０９で必要となる画素データ
は、３画素おきでの連続となる４つの画素データとな
る。また、この４つの画素データは、図２の「フィルタ
リングに必要となる信号が存在する記憶アドレス」に示
すように、必ず１つの記憶アドレスまたは２つの連続す
る記憶アドレスに記憶されている。
【００３２】よって、第５の記憶素子２１０には、図２
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路２０９で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１、第２およ
び第３の記憶素子２０３，２０４，２０５は、第５の記
憶素子２１０が記憶して出力する前記アドレスのデータ
によって、そのいずれかの記憶素子より、記憶されたデ
ータを第１の選択回路２０６に出力する。
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路２０９で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１、第２およ
び第３の記憶素子２０３，２０４，２０５は、第５の記
憶素子２１０が記憶して出力する前記アドレスのデータ
によって、そのいずれかの記憶素子より、記憶されたデ
ータを第１の選択回路２０６に出力する。
【００３３】第１の選択回路２０６は、第５の記憶素子
２１０の出力であるアドレスデータによって出力され
た、第１、第２および第３の記憶素子２０３，２０４，
２０５のいずれかの出力を選択して、フィルタリング回
路２０９で必要となる画素データを含んだ信号を第４の
記憶素子２０７に出力する。第４の記憶素子２０７は、
結合回路２０２で結合される画素データの２倍の画素デ
ータを記憶して出力する回路としているため、第１の選
択回路２０６の出力である結合回路２０２で結合された
信号の２つ分を記憶して出力することができる。
２１０の出力であるアドレスデータによって出力され
た、第１、第２および第３の記憶素子２０３，２０４，
２０５のいずれかの出力を選択して、フィルタリング回
路２０９で必要となる画素データを含んだ信号を第４の
記憶素子２０７に出力する。第４の記憶素子２０７は、
結合回路２０２で結合される画素データの２倍の画素デ
ータを記憶して出力する回路としているため、第１の選
択回路２０６の出力である結合回路２０２で結合された
信号の２つ分を記憶して出力することができる。
【００３４】この時の２つ分の信号は、図２の「選択回
路に入力される信号の記憶アドレス」で示すように、第
５の記憶素子２１０から出力される第１、第２および第
３の記憶素子２０３，２０４，２０５のアドレスデータ
が変化する毎に最新となる、異なる２つのアドレスデー
タによって出力された第１、第２および第３の記憶素子
２０３，２０４，２０５のいずれかの出力信号である。
路に入力される信号の記憶アドレス」で示すように、第
５の記憶素子２１０から出力される第１、第２および第
３の記憶素子２０３，２０４，２０５のアドレスデータ
が変化する毎に最新となる、異なる２つのアドレスデー
タによって出力された第１、第２および第３の記憶素子
２０３，２０４，２０５のいずれかの出力信号である。
【００３５】よって、第４の記憶素子２０７の出力は、
図２の「選択回路に入力される信号の内容」で示すよう
に、図２の「フィルタリングに必要となる信号の内容」
で示す、フィルタリング回路２０９で必要となる画素デ
ータをすべて含んだものとなる。第２の選択回路２０８
は、入力される前記第４の記憶素子２０７の出力の中よ
り、フィルタリング回路２０９で必要となる画素データ
を選択して、フィルタリング回路２０９へ出力する。
図２の「選択回路に入力される信号の内容」で示すよう
に、図２の「フィルタリングに必要となる信号の内容」
で示す、フィルタリング回路２０９で必要となる画素デ
ータをすべて含んだものとなる。第２の選択回路２０８
は、入力される前記第４の記憶素子２０７の出力の中よ
り、フィルタリング回路２０９で必要となる画素データ
を選択して、フィルタリング回路２０９へ出力する。
【００３６】第５の記憶素子２１０には、１／３倍の縮
小変換を行う場合での、フィルタリング回路２０９のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶されているので、フィルタリング回路２０９は、
第５の記憶素子２１０の出力である前記制御データによ
り、入力された第２の選択回路２０８の出力信号から画
像変換信号を生成して出力端子２１１より出力する。
小変換を行う場合での、フィルタリング回路２０９のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶されているので、フィルタリング回路２０９は、
第５の記憶素子２１０の出力である前記制御データによ
り、入力された第２の選択回路２０８の出力信号から画
像変換信号を生成して出力端子２１１より出力する。
【００３７】ここで、第５の記憶素子２１０より出力さ
れるアドレスデータによる、第１、第２および第３の記
憶素子２０３，２０４，２０５の動作の説明を、入力画
像信号のフレーム周波数を５／４倍に変換する場合を例
に、図４を参照しながら行う。入力画像信号は、図４の
「入力画像信号のフレームの内容」で示すように、フレ
ーム番号の順に入力端子２０１より結合回路２０２に入
力される。まず、図４の「入力に選択するメモリ」およ
び「出力に選択するメモリ」において、第１の記憶素子
２０３を番号「１」、第２の記憶素子２０４を番号
「２」、第３の記憶素子を番号「３」とする。
れるアドレスデータによる、第１、第２および第３の記
憶素子２０３，２０４，２０５の動作の説明を、入力画
像信号のフレーム周波数を５／４倍に変換する場合を例
に、図４を参照しながら行う。入力画像信号は、図４の
「入力画像信号のフレームの内容」で示すように、フレ
ーム番号の順に入力端子２０１より結合回路２０２に入
力される。まず、図４の「入力に選択するメモリ」およ
び「出力に選択するメモリ」において、第１の記憶素子
２０３を番号「１」、第２の記憶素子２０４を番号
「２」、第３の記憶素子を番号「３」とする。
【００３８】結合回路２０２の出力は、図４の「入力に
選択するメモリ」の番号で示すように、入力画像信号の
フレームの周期毎で順番に３つの記憶素子２０３，２０
４，２０５のうちより１つに記憶される。第５の記憶素
子２１０は、図４の「出力を選択するメモリ」の番号で
示すように、出力画像信号のフレームの周期毎に３つの
記憶素子２０３，２０４，２０５のうちより、前記の記
憶がされている記憶素子とは別の記憶素子の１つを選択
するアドレスデータを出力する。
選択するメモリ」の番号で示すように、入力画像信号の
フレームの周期毎で順番に３つの記憶素子２０３，２０
４，２０５のうちより１つに記憶される。第５の記憶素
子２１０は、図４の「出力を選択するメモリ」の番号で
示すように、出力画像信号のフレームの周期毎に３つの
記憶素子２０３，２０４，２０５のうちより、前記の記
憶がされている記憶素子とは別の記憶素子の１つを選択
するアドレスデータを出力する。
【００３９】この第５の記憶素子２１０のアドレスデー
タにより選択された、第１または第２または第３の記憶
素子２０３または２０４または２０５は、図４の「出力
画像信号のフレームの内容」で示すように、第５の記憶
素子２１０のアドレスデータによって、記憶された信号
を出力する。このような動作によって、入力画像信号の
略１フレーム分の画素データを第１、第２および第３の
記憶素子２０３，２０４，２０５のいずれかに記憶し、
フィルタリング処理に必要な連続する複数の画素データ
を含んだ、より多くの連続する複数の画素データを第
１、第２および第３の記憶素子２０３，２０４，２０５
のいずれかからあらかじめ選択的に読み出して、第４の
記憶素子２０７に記憶し、第４の記憶素子２０７からフ
ィルタリング処理に必要な連続する複数の画素データを
選択し、選択された複数の画素データを使用したフィル
タリング処理によって出力画像信号を生成する画像変換
方法が実現されることになる。
タにより選択された、第１または第２または第３の記憶
素子２０３または２０４または２０５は、図４の「出力
画像信号のフレームの内容」で示すように、第５の記憶
素子２１０のアドレスデータによって、記憶された信号
を出力する。このような動作によって、入力画像信号の
略１フレーム分の画素データを第１、第２および第３の
記憶素子２０３，２０４，２０５のいずれかに記憶し、
フィルタリング処理に必要な連続する複数の画素データ
を含んだ、より多くの連続する複数の画素データを第
１、第２および第３の記憶素子２０３，２０４，２０５
のいずれかからあらかじめ選択的に読み出して、第４の
記憶素子２０７に記憶し、第４の記憶素子２０７からフ
ィルタリング処理に必要な連続する複数の画素データを
選択し、選択された複数の画素データを使用したフィル
タリング処理によって出力画像信号を生成する画像変換
方法が実現されることになる。
【００４０】また、このような動作により、図４の「入
力画像信号のフレーム内容」で示す画像信号を図４の
「出力画像信号のフレーム内容」で示す画像信号に変換
するような、フレーム周期の変換ができる。以上のよう
に、本発明の第２の実施の形態によれば、結合回路２０
２の出力を第１、第２および第３の記憶素子２０３，２
０４，２０５のいずれかに記憶し、その第１、第２およ
び第３の記憶素子２０３，２０４，２０５の出力を、結
合回路２０２で結合された信号が２つ分記憶できる第４
の記憶素子２０７に記憶し、その第４の記憶素子２０７
の出力を第２の選択回路２０８により選択し、その選択
出力をフィルタリング回路２０９に入力して画像変換を
行うことにより、第１、第２および第３の記憶素子２０
３，２０４，２０５から１度のアクセスにより連続する
複数の画素データを出力でき、また、第４の記憶素子２
０７と第２の選択回路２０８とにより必要な画素データ
を選択できるようになるため、記憶素子の高速アクセス
を必要としない多タップ構成のフィルタリング回路３０
９による画像変換とフレーム周期変換を行うことができ
る。
力画像信号のフレーム内容」で示す画像信号を図４の
「出力画像信号のフレーム内容」で示す画像信号に変換
するような、フレーム周期の変換ができる。以上のよう
に、本発明の第２の実施の形態によれば、結合回路２０
２の出力を第１、第２および第３の記憶素子２０３，２
０４，２０５のいずれかに記憶し、その第１、第２およ
び第３の記憶素子２０３，２０４，２０５の出力を、結
合回路２０２で結合された信号が２つ分記憶できる第４
の記憶素子２０７に記憶し、その第４の記憶素子２０７
の出力を第２の選択回路２０８により選択し、その選択
出力をフィルタリング回路２０９に入力して画像変換を
行うことにより、第１、第２および第３の記憶素子２０
３，２０４，２０５から１度のアクセスにより連続する
複数の画素データを出力でき、また、第４の記憶素子２
０７と第２の選択回路２０８とにより必要な画素データ
を選択できるようになるため、記憶素子の高速アクセス
を必要としない多タップ構成のフィルタリング回路３０
９による画像変換とフレーム周期変換を行うことができ
る。
【００４１】また、第１、第２および第３の３つの記憶
素子２０３，２０４，２０５を使用することにより、結
合回路２０２の出力を記憶する記憶素子と第１の選択回
路２０６へ出力する記憶素子とを異なるものとしている
ので、同一記憶素子での記憶と出力の競合が排除でき
て、記憶素子の制御を簡単化することができる。また、
第５の記憶素子２１０に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
素子２０３，２０４，２０５を使用することにより、結
合回路２０２の出力を記憶する記憶素子と第１の選択回
路２０６へ出力する記憶素子とを異なるものとしている
ので、同一記憶素子での記憶と出力の競合が排除でき
て、記憶素子の制御を簡単化することができる。また、
第５の記憶素子２１０に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
【００４２】〔第３の実施の形態〕図５は本発明の第３
の実施の形態である液晶プロジェクタの構成を示すブロ
ック図である。図５において、３０１は入力画像信号が
供給される入力端子である。３０９は連続する複数の画
素データより出力画像信号を生成するフィルタ手段とし
てのフィルタリング回路である。３０２は入力端子３０
１より入力された入力画像信号を連続する４つの画素毎
に結合して出力する結合手段としての結合回路である。
３０３，３０４，３０５は結合回路３０２の出力を略１
フレーム分記憶する第１、第２および第３の記憶手段と
しての第１、第２および第３の記憶素子である。３０６
は第１、第２、第３の記憶素子３０３，３０４，３０５
の出力を切り換えて出力する第１の選択手段としての第
１の選択回路である。３０７は第１の選択回路３０６の
出力よりフィルタリング回路３０９で必要となる画素デ
ータの数よりも多くの連続する画素データを記憶して出
力する第４の記憶手段としての第４の記憶素子である。
３０８は第４の記憶素子３０７の出力よりフィルタリン
グ回路３０９で必要となる画素データを選択してフィル
タリング回路３０９に出力する第２の選択手段としての
第２の選択回路である。３１０は第１、第２および第３
の記憶素子３０３，３０４，３０５の入力および出力を
制御するあらかじめ計算されたアドレスデータとフィル
タリング回路３０９のフィルタ係数を制御するあらかじ
め計算された制御データとを記憶して出力する第５の記
憶手段としての第５の記憶素子である。３１１はフィル
タリング回路３０９の画像変換出力を液晶パネル３１２
に表示するための駆動手段としての駆動回路である。３
１３は光源となるランプである。３１４はランプ３１３
を点灯させる点灯手段としての点灯回路である。３１５
はランプ３１３から放射された光を集光する集光手段と
しての集光レンズである。３１６は集光レンズ３１３で
集光されて液晶パネル３１２を通過した光を投射する投
射手段としての投射レンズである。
の実施の形態である液晶プロジェクタの構成を示すブロ
ック図である。図５において、３０１は入力画像信号が
供給される入力端子である。３０９は連続する複数の画
素データより出力画像信号を生成するフィルタ手段とし
てのフィルタリング回路である。３０２は入力端子３０
１より入力された入力画像信号を連続する４つの画素毎
に結合して出力する結合手段としての結合回路である。
３０３，３０４，３０５は結合回路３０２の出力を略１
フレーム分記憶する第１、第２および第３の記憶手段と
しての第１、第２および第３の記憶素子である。３０６
は第１、第２、第３の記憶素子３０３，３０４，３０５
の出力を切り換えて出力する第１の選択手段としての第
１の選択回路である。３０７は第１の選択回路３０６の
出力よりフィルタリング回路３０９で必要となる画素デ
ータの数よりも多くの連続する画素データを記憶して出
力する第４の記憶手段としての第４の記憶素子である。
３０８は第４の記憶素子３０７の出力よりフィルタリン
グ回路３０９で必要となる画素データを選択してフィル
タリング回路３０９に出力する第２の選択手段としての
第２の選択回路である。３１０は第１、第２および第３
の記憶素子３０３，３０４，３０５の入力および出力を
制御するあらかじめ計算されたアドレスデータとフィル
タリング回路３０９のフィルタ係数を制御するあらかじ
め計算された制御データとを記憶して出力する第５の記
憶手段としての第５の記憶素子である。３１１はフィル
タリング回路３０９の画像変換出力を液晶パネル３１２
に表示するための駆動手段としての駆動回路である。３
１３は光源となるランプである。３１４はランプ３１３
を点灯させる点灯手段としての点灯回路である。３１５
はランプ３１３から放射された光を集光する集光手段と
しての集光レンズである。３１６は集光レンズ３１３で
集光されて液晶パネル３１２を通過した光を投射する投
射手段としての投射レンズである。
【００４３】以上のように構成された第３の実施の形態
において、画像のフレーム周期の変換と水平方向に１／
３倍の縮小変換を行う液晶プロジェクタの動作を図２お
よび図４を参照しながら説明する。ただし、このような
画像処理のために、フィルタリング回路３０９と結合回
路３０２と第１、第２、第３および第４の記憶素子３０
３，３０４，３０５，３０７とがつぎのような構成とな
っている。すなわち、フィルタリング回路３０９は、連
続する４つの画素データを使用して出力画像信号を生成
する４タップのフィルタリング回路である。また、結合
回路３０２は、連続する４つの画素データ毎を結合して
出力する結合回路である。また、第１、第２および第３
の記憶素子３０３，３０４，３０５はランダムアクセス
可能なフレームメモリである。また、第４の記憶素子３
０７が８つの画素データを記憶して出力するレジスタで
ある。
において、画像のフレーム周期の変換と水平方向に１／
３倍の縮小変換を行う液晶プロジェクタの動作を図２お
よび図４を参照しながら説明する。ただし、このような
画像処理のために、フィルタリング回路３０９と結合回
路３０２と第１、第２、第３および第４の記憶素子３０
３，３０４，３０５，３０７とがつぎのような構成とな
っている。すなわち、フィルタリング回路３０９は、連
続する４つの画素データを使用して出力画像信号を生成
する４タップのフィルタリング回路である。また、結合
回路３０２は、連続する４つの画素データ毎を結合して
出力する結合回路である。また、第１、第２および第３
の記憶素子３０３，３０４，３０５はランダムアクセス
可能なフレームメモリである。また、第４の記憶素子３
０７が８つの画素データを記憶して出力するレジスタで
ある。
【００４４】入力画像信号は、図２の「入力画像信号」
のように、入力端子３０１より結合回路３０２に入力さ
れる（画素データＤ１１〜Ｄ３４）。結合回路３０２
は、図２の「結合回路の出力」で示すように、その入力
を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ１５
〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２７〜
Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結合信
号１〜６）。この場合、例えば入力端子３０１より入力
される画像信号が８ビット幅の信号である時には、結合
回路３０２より出力される信号は３２ビット幅の信号と
なる。
のように、入力端子３０１より結合回路３０２に入力さ
れる（画素データＤ１１〜Ｄ３４）。結合回路３０２
は、図２の「結合回路の出力」で示すように、その入力
を、連続する４つの画素データＤ１１〜Ｄ１４，Ｄ１５
〜Ｄ１８，Ｄ１９〜Ｄ２２，Ｄ２３〜Ｄ２６，Ｄ２７〜
Ｄ３０，Ｄ３１〜Ｄ３４毎に結合して出力する（結合信
号１〜６）。この場合、例えば入力端子３０１より入力
される画像信号が８ビット幅の信号である時には、結合
回路３０２より出力される信号は３２ビット幅の信号と
なる。
【００４５】結合回路３０２の出力は、第５の記憶素子
３１０の出力によって、第１、第２および第３の記憶素
子３０３，３０４，３０５のいずれかに略１フレーム分
記憶される。この時、結合回路３０２の出力は、例えば
図２の「記憶アドレス」で示すように、結合回路３０２
が結合動作を行う毎に１ずつ増加する、前記３つの記憶
素子３０３，３０４，３０５のいずれかのアドレスに記
憶される。
３１０の出力によって、第１、第２および第３の記憶素
子３０３，３０４，３０５のいずれかに略１フレーム分
記憶される。この時、結合回路３０２の出力は、例えば
図２の「記憶アドレス」で示すように、結合回路３０２
が結合動作を行う毎に１ずつ増加する、前記３つの記憶
素子３０３，３０４，３０５のいずれかのアドレスに記
憶される。
【００４６】１／３倍の縮小変換を行う場合は、図２の
「フィルタリングに必要となる信号の内容」で示すよう
に、フィルタリング回路３０９で必要となる画素データ
は、３画素おきでの連続となる４つの画素データとな
る。また、この４つの画素データは、図２の「フィルタ
リングに必要となる信号が存在する記憶アドレス」に示
すように、必ず１つの記憶アドレスまたは２つの連続す
る記憶アドレスに記憶されている。
「フィルタリングに必要となる信号の内容」で示すよう
に、フィルタリング回路３０９で必要となる画素データ
は、３画素おきでの連続となる４つの画素データとな
る。また、この４つの画素データは、図２の「フィルタ
リングに必要となる信号が存在する記憶アドレス」に示
すように、必ず１つの記憶アドレスまたは２つの連続す
る記憶アドレスに記憶されている。
【００４７】よって、第５の記憶素子３１０には、図２
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路３０９で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１、第２およ
び第３の記憶素子３０３，３０４，３０５は、第５の記
憶素子３１０が記憶して出力する前記アドレスのデータ
によって、そのいずれかの記憶素子より、記憶されたデ
ータを第１の選択回路３０６に出力する。
の「出力する信号の記憶アドレス」で示すように、フィ
ルタリング回路３０９で必要となる連続する４つの画素
データが含まれる記憶アドレスのうちの１つのアドレス
を、あらかじめ計算して記憶しておく。第１、第２およ
び第３の記憶素子３０３，３０４，３０５は、第５の記
憶素子３１０が記憶して出力する前記アドレスのデータ
によって、そのいずれかの記憶素子より、記憶されたデ
ータを第１の選択回路３０６に出力する。
【００４８】第１の選択回路３０６は、第５の記憶素子
３１０の出力であるアドレスデータによって出力され
た、第１、第２および第３の記憶素子３０３，３０４，
３０５のいずれかの出力を選択して、フィルタリング回
路３０９で必要となる画素データを含んだ信号を第４の
記憶素子３０７に出力する。第４の記憶素子３０７は、
結合回路３０２で結合される画素データの２倍の画素デ
ータを記憶して出力する回路としているため、第１の選
択回路３０６の出力である結合回路３０２で結合された
信号の２つ分を記憶して出力することができる。
３１０の出力であるアドレスデータによって出力され
た、第１、第２および第３の記憶素子３０３，３０４，
３０５のいずれかの出力を選択して、フィルタリング回
路３０９で必要となる画素データを含んだ信号を第４の
記憶素子３０７に出力する。第４の記憶素子３０７は、
結合回路３０２で結合される画素データの２倍の画素デ
ータを記憶して出力する回路としているため、第１の選
択回路３０６の出力である結合回路３０２で結合された
信号の２つ分を記憶して出力することができる。
【００４９】この時の２つ分の信号は、図２の「選択回
路に入力される信号の記憶アドレス」で示すように、第
５の記憶素子３１０から出力される第１、第２および第
３の記憶素子３０３，３０４，３０５のアドレスデータ
が変化する毎に最新となる、異なる２つのアドレスデー
タによって出力された第１、第２および第３の記憶素子
３０３，３０４，３０５のいずれかの出力信号である。
路に入力される信号の記憶アドレス」で示すように、第
５の記憶素子３１０から出力される第１、第２および第
３の記憶素子３０３，３０４，３０５のアドレスデータ
が変化する毎に最新となる、異なる２つのアドレスデー
タによって出力された第１、第２および第３の記憶素子
３０３，３０４，３０５のいずれかの出力信号である。
【００５０】よって、第４の記憶素子３０７の出力は、
図２の「選択回路の入力される信号の内容」で示すよう
に、図２の「フィルタリングに必要となる信号の内容」
で示す、フィルタリング回路３０９で必要となる画素デ
ータをすべて含んだものとなる。第２の選択回路３０８
は、入力される前記第４の記憶素子３０７の出力の中よ
り、フィルタリング回路３０９で必要となる画素データ
を選択して、フィルタリング回路３０９へ出力する。
図２の「選択回路の入力される信号の内容」で示すよう
に、図２の「フィルタリングに必要となる信号の内容」
で示す、フィルタリング回路３０９で必要となる画素デ
ータをすべて含んだものとなる。第２の選択回路３０８
は、入力される前記第４の記憶素子３０７の出力の中よ
り、フィルタリング回路３０９で必要となる画素データ
を選択して、フィルタリング回路３０９へ出力する。
【００５１】第５の記憶素子３１０には、１／３倍の縮
小変換を行う場合での、フィルタリング回路３０９のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶されているので、フィルタリング回路３０９は、
第５の記憶素子３１０の出力である前記制御データによ
り、入力された第２の選択回路３０８の出力信号から画
像変換信号を生成して駆動回路３１１に出力する。
小変換を行う場合での、フィルタリング回路３０９のフ
ィルタ係数を制御する制御データも、あらかじめ計算し
て記憶されているので、フィルタリング回路３０９は、
第５の記憶素子３１０の出力である前記制御データによ
り、入力された第２の選択回路３０８の出力信号から画
像変換信号を生成して駆動回路３１１に出力する。
【００５２】駆動回路３１１は、入力された画像変換信
号を、液晶パネル３１２に表示するために、コントラス
トを最適化するガンマ処理や交流駆動用反転処理を施し
て、液晶パネル３１２に出力する。液晶パネル３１２
は、駆動回路３１１よりの入力に応じて、光の通過率が
変化する光学像を形成する。ランプ３１３は、点灯回路
３１４によって点灯され、光を放射する。ランプ３１３
から放射された光は、集光レンズ３１５により集光され
て前記液晶パネル３１２に照射される。
号を、液晶パネル３１２に表示するために、コントラス
トを最適化するガンマ処理や交流駆動用反転処理を施し
て、液晶パネル３１２に出力する。液晶パネル３１２
は、駆動回路３１１よりの入力に応じて、光の通過率が
変化する光学像を形成する。ランプ３１３は、点灯回路
３１４によって点灯され、光を放射する。ランプ３１３
から放射された光は、集光レンズ３１５により集光され
て前記液晶パネル３１２に照射される。
【００５３】投射レンズ３１６は、集光レンズ３１５よ
り照射されて液晶パネル３１２の光学像を通過した光を
集光して投射する。ここで、第５の記憶素子３１０より
出力されるアドレスデータによる、第１、第２および第
３の記憶素子３０３，３０４，３０５の動作の説明を、
入力画像信号のフレーム周波数を５／４倍に変換する場
合を例に、図４を参照しながら行う。
り照射されて液晶パネル３１２の光学像を通過した光を
集光して投射する。ここで、第５の記憶素子３１０より
出力されるアドレスデータによる、第１、第２および第
３の記憶素子３０３，３０４，３０５の動作の説明を、
入力画像信号のフレーム周波数を５／４倍に変換する場
合を例に、図４を参照しながら行う。
【００５４】入力画像信号は、図４の「入力画像信号の
フレームの内容」で示すように、フレーム番号の順に入
力端子３０１より結合回路３０２に入力される。まず、
図４の「入力に選択するメモリ」および「出力に選択す
るメモリ」において、第１の記憶素子３０３を番号
「１」、第２の記憶素子３０４を番号「２」、第３の記
憶素子を番号「３」とする。
フレームの内容」で示すように、フレーム番号の順に入
力端子３０１より結合回路３０２に入力される。まず、
図４の「入力に選択するメモリ」および「出力に選択す
るメモリ」において、第１の記憶素子３０３を番号
「１」、第２の記憶素子３０４を番号「２」、第３の記
憶素子を番号「３」とする。
【００５５】結合回路３０２の出力は、図４の「入力に
選択するメモリ」の番号で示すように、入力画像信号の
フレームの周期毎で順番に３つの記憶素子３０３，３０
４，３０５のうちより１つに記憶される。第５の記憶素
子３１０は、図４の「出力を選択するメモリ」の番号で
示すように、出力画像信号のフレームの周期毎に３つの
記憶素子３０３，３０４，３０５のうちより、前記の記
憶がされている記憶素子とは別の記憶素子の１つを選択
するアドレスデータを出力する。
選択するメモリ」の番号で示すように、入力画像信号の
フレームの周期毎で順番に３つの記憶素子３０３，３０
４，３０５のうちより１つに記憶される。第５の記憶素
子３１０は、図４の「出力を選択するメモリ」の番号で
示すように、出力画像信号のフレームの周期毎に３つの
記憶素子３０３，３０４，３０５のうちより、前記の記
憶がされている記憶素子とは別の記憶素子の１つを選択
するアドレスデータを出力する。
【００５６】この第５の記憶素子３１０のアドレスデー
タにより選択された、第１または第２または第３の記憶
素子３０３または３０４または３０５は、図４の「出力
画像信号のフレームの内容」で示すように、第５の記憶
素子３１０のアドレスデータによって、記憶された信号
を出力する。このような動作によって、入力画像信号の
略１フレーム分の画素データを第１、第２および第３の
記憶素子３０３，３０４，３０５のいずれかに記憶し、
フィルタリング処理に必要な連続する複数の画素データ
を含んだ、より多くの連続する複数の画素データを第
１、第２および第３の記憶素子３０３，３０４，３０５
のいずれかからあらかじめ選択的に読み出して、第４の
記憶素子３０７に記憶し、第４の記憶素子３０７からフ
ィルタリング処理に必要な連続する複数の画素データを
選択し、選択された複数の画素データを使用したフィル
タリング処理によって出力画像信号を生成する画像変換
方法が実現されることになる。
タにより選択された、第１または第２または第３の記憶
素子３０３または３０４または３０５は、図４の「出力
画像信号のフレームの内容」で示すように、第５の記憶
素子３１０のアドレスデータによって、記憶された信号
を出力する。このような動作によって、入力画像信号の
略１フレーム分の画素データを第１、第２および第３の
記憶素子３０３，３０４，３０５のいずれかに記憶し、
フィルタリング処理に必要な連続する複数の画素データ
を含んだ、より多くの連続する複数の画素データを第
１、第２および第３の記憶素子３０３，３０４，３０５
のいずれかからあらかじめ選択的に読み出して、第４の
記憶素子３０７に記憶し、第４の記憶素子３０７からフ
ィルタリング処理に必要な連続する複数の画素データを
選択し、選択された複数の画素データを使用したフィル
タリング処理によって出力画像信号を生成する画像変換
方法が実現されることになる。
【００５７】また、このような動作により、図４の「入
力画像信号のフレーム内容」で示す画像信号を図４の
「出力画像信号のフレーム内容」で示す画像信号に変換
するような、フレーム周期の変換ができる。以上のよう
に、本発明の第３の実施の形態によれば、結合回路３０
２の出力を第１、第２および第３の記憶素子３０３，３
０４，３０５のいずれかに記憶し、その第１、第２およ
び第３の記憶素子３０３，３０４，３０５の出力を、結
合回路３０２で結合された信号が２つ分記憶できる第４
の記憶素子３０７に記憶し、その第４の記憶素子３０７
の出力を第２の選択回路３０８により選択し、その選択
出力をフィルタリング回路３０９に入力して画像変換を
行うことにより、第１、第２および第３の記憶素子３０
３，３０４，３０５から１度のアクセスにより連続する
複数の画素データを出力でき、また、第４の記憶素子３
０７と第２の選択回路３０８とにより必要な画素データ
を選択できるようになるため、記憶素子の高速アクセス
を必要としない多タップ構成のフィルタリング回路３０
９による画像変換とフレーム周期変換を行う液晶プロジ
ェクタを実現することができる。
力画像信号のフレーム内容」で示す画像信号を図４の
「出力画像信号のフレーム内容」で示す画像信号に変換
するような、フレーム周期の変換ができる。以上のよう
に、本発明の第３の実施の形態によれば、結合回路３０
２の出力を第１、第２および第３の記憶素子３０３，３
０４，３０５のいずれかに記憶し、その第１、第２およ
び第３の記憶素子３０３，３０４，３０５の出力を、結
合回路３０２で結合された信号が２つ分記憶できる第４
の記憶素子３０７に記憶し、その第４の記憶素子３０７
の出力を第２の選択回路３０８により選択し、その選択
出力をフィルタリング回路３０９に入力して画像変換を
行うことにより、第１、第２および第３の記憶素子３０
３，３０４，３０５から１度のアクセスにより連続する
複数の画素データを出力でき、また、第４の記憶素子３
０７と第２の選択回路３０８とにより必要な画素データ
を選択できるようになるため、記憶素子の高速アクセス
を必要としない多タップ構成のフィルタリング回路３０
９による画像変換とフレーム周期変換を行う液晶プロジ
ェクタを実現することができる。
【００５８】また、第１、第２および第３の３つの記憶
素子３０３，３０４，３０５を使用することにより、結
合回路３０２の出力を記憶する記憶素子と第１の選択回
路３０６へ出力する記憶素子とを異なるものとしている
ので、同一記憶素子での記憶と出力の競合が排除でき
て、記憶素子の制御を簡単化することができる。また、
第５の記憶素子３１０に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
素子３０３，３０４，３０５を使用することにより、結
合回路３０２の出力を記憶する記憶素子と第１の選択回
路３０６へ出力する記憶素子とを異なるものとしている
ので、同一記憶素子での記憶と出力の競合が排除でき
て、記憶素子の制御を簡単化することができる。また、
第５の記憶素子３１０に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
【００５９】なお、スクリーンに対して投射レンズが平
行とならないような、斜め投射の際に発生する台形歪に
対して、第５の記憶素子３１０に記憶するデータを、画
像信号のライン毎で縮小変換、拡大変換の倍率を変化さ
せたものとすることで、逆台形化を行う台形歪補正の実
現が可能となる。
行とならないような、斜め投射の際に発生する台形歪に
対して、第５の記憶素子３１０に記憶するデータを、画
像信号のライン毎で縮小変換、拡大変換の倍率を変化さ
せたものとすることで、逆台形化を行う台形歪補正の実
現が可能となる。
【００６０】
【発明の効果】本発明の請求項１記載の画像変換方法に
よれば、第１の記憶手段から１度のアクセスにより連続
する複数の画素データを出力でき、また、第２の記憶手
段から必要な画素データを選択できるようになるため、
メモリアクセスの高速化を必要としない画像変換を実現
することができる。
よれば、第１の記憶手段から１度のアクセスにより連続
する複数の画素データを出力でき、また、第２の記憶手
段から必要な画素データを選択できるようになるため、
メモリアクセスの高速化を必要としない画像変換を実現
することができる。
【００６１】また、本発明の請求項３記載の画像変換装
置によれば、第１の記憶手段から１度のアクセスにより
連続する複数の画素データを出力でき、また、第２の記
憶手段と選択手段とにより必要な画素データを選択でき
るようになるため、メモリアクセスの高速化を必要とし
ない、多タップ構成によるフィルタリングを使用した画
像変換を実現することができ、画像変換処理の高画質化
が実現できる。また、第３の記憶手段に記憶するデータ
を、所望の縮小変換、拡大変換の倍率に基づいて、あら
かじめ計算されたものとすることで、様々な倍率の変換
が可能とすることができる。
置によれば、第１の記憶手段から１度のアクセスにより
連続する複数の画素データを出力でき、また、第２の記
憶手段と選択手段とにより必要な画素データを選択でき
るようになるため、メモリアクセスの高速化を必要とし
ない、多タップ構成によるフィルタリングを使用した画
像変換を実現することができ、画像変換処理の高画質化
が実現できる。また、第３の記憶手段に記憶するデータ
を、所望の縮小変換、拡大変換の倍率に基づいて、あら
かじめ計算されたものとすることで、様々な倍率の変換
が可能とすることができる。
【００６２】また、請求項８記載の画像変換装置によれ
ば、第１、第２および第３の記憶手段から１度のアクセ
スにより連続する複数の画素データを出力でき、また、
第４の記憶手段と第２の選択手段とにより必要な画素デ
ータを選択できるようになるため、メモリアクセスの高
速化を必要としないで、フレーム周波数の変換と、多タ
ップ構成によるフィルタリングを使用した画像変換とを
実現することができ、画像変換の高画質化を実現でき
る。また、第１、第２および第３の３つの記憶手段を使
用することにより、結合手段の出力を記憶する記憶手段
と第１の選択手段へ出力する記憶手段とを異なるものと
しているので、同一記憶手段での記憶と出力の競合が排
除できて、記憶手段の制御を簡単化することができる。
また、第５の記憶手段に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
ば、第１、第２および第３の記憶手段から１度のアクセ
スにより連続する複数の画素データを出力でき、また、
第４の記憶手段と第２の選択手段とにより必要な画素デ
ータを選択できるようになるため、メモリアクセスの高
速化を必要としないで、フレーム周波数の変換と、多タ
ップ構成によるフィルタリングを使用した画像変換とを
実現することができ、画像変換の高画質化を実現でき
る。また、第１、第２および第３の３つの記憶手段を使
用することにより、結合手段の出力を記憶する記憶手段
と第１の選択手段へ出力する記憶手段とを異なるものと
しているので、同一記憶手段での記憶と出力の競合が排
除できて、記憶手段の制御を簡単化することができる。
また、第５の記憶手段に記憶するデータを、所望の縮小
変換、拡大変換の倍率に基づいて、あらかじめ計算され
たものとしているので、様々な倍率の変換を可能とする
ことができる。
【００６３】また、請求項１３記載の液晶プロジェクタ
によれば、第１、第２および第３の記憶手段から１度の
アクセスにより連続する複数の画素データを出力でき、
また、第４の記憶手段と第２の選択手段とにより必要な
画素データを選択できるようになるため、メモリアクセ
スの高速化を必要としないで、フレーム周波数の変換
と、多タップ構成によるフィルタリングを使用した画像
変換とを行う高画質の液晶プロジェクタを実現すること
ができる。また、第１、第２および第３の３つの記憶手
段を使用することにより、結合手段の出力を記憶する記
憶手段と第１の選択手段へ出力する記憶手段とを異なる
ものとしているので、同一記憶手段での記憶と出力の競
合が排除できて、記憶手段の制御を簡単化することがで
きる。また、第５の記憶手段に記憶するデータを、所望
の縮小変換、拡大変換の倍率に基づいて、あらかじめ計
算されたものとしているので、様々な倍率の変換を可能
とすることができる。
によれば、第１、第２および第３の記憶手段から１度の
アクセスにより連続する複数の画素データを出力でき、
また、第４の記憶手段と第２の選択手段とにより必要な
画素データを選択できるようになるため、メモリアクセ
スの高速化を必要としないで、フレーム周波数の変換
と、多タップ構成によるフィルタリングを使用した画像
変換とを行う高画質の液晶プロジェクタを実現すること
ができる。また、第１、第２および第３の３つの記憶手
段を使用することにより、結合手段の出力を記憶する記
憶手段と第１の選択手段へ出力する記憶手段とを異なる
ものとしているので、同一記憶手段での記憶と出力の競
合が排除できて、記憶手段の制御を簡単化することがで
きる。また、第５の記憶手段に記憶するデータを、所望
の縮小変換、拡大変換の倍率に基づいて、あらかじめ計
算されたものとしているので、様々な倍率の変換を可能
とすることができる。
【図１】本発明の第１の実施の形態の画像変換装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】画像変換を動作を説明するための説明図であ
る。
る。
【図３】本発明の第２の実施の形態の画像変換装置の構
成を示すブロック図である。
成を示すブロック図である。
【図４】画像変換を動作を説明するための説明図であ
る。
る。
【図５】本発明の第３の実施の形態の画像変換装置の構
成を示すブロック図である。
成を示すブロック図である。
【図６】従来の画像変換処理を行う画像変換装置の構成
を示すブロック図である。
を示すブロック図である。
１０１ 入力端子 １０２ 結合回路（結合手段） １０３ 第１の記憶素子（第１の記憶手段） １０４ 第２の記憶素子（第２の記憶手段） １０５ 選択回路（選択手段） １０６ フィルタリング回路（フィルタリング手段） １０７ 第３の記憶素子（第３の記憶手段） １０８ 出力端子 ２０１ 入力端子 ２０２ 結合回路（結合手段） ２０３ 第１の記憶素子（第１の記憶手段） ２０４ 第２の記憶素子（第２の記憶手段） ２０５ 第３の記憶素子（第３の記憶手段） ２０６ 第１の選択回路（第１の選択手段） ２０７ 第４の記憶素子（第４の記憶手段） ２０８ 第２の選択回路（第２の選択手段） ２０９ フィルタリング回路（フィルタリング手段） ２１０ 第５の記憶素子（第５の記憶手段） ２１１ 出力端子 ３０１ 入力端子 ３０２ 結合回路（結合手段） ３０３ 第１の記憶素子（第１の記憶手段） ３０４ 第２の記憶素子（第２の記憶手段） ３０５ 第３の記憶素子（第３の記憶手段） ３０６ 第１の選択回路（第１の選択手段） ３０７ 第４の記憶素子（第４の記憶手段） ３０８ 第２の選択回路（第２の選択手段） ３０９ フィルタリング回路（フィルタリング手段） ３１０ 第５の記憶素子（第５の記憶手段） ３１１ 駆動回路（駆動手段） ３１２ 液晶パネル ３１３ ランプ ３１４ 点灯回路（点灯手段） ３１５ 集光レンズ（集光手段） ３１６ 投射レンズ（投射手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/00 ５２０ Ｇ０９Ｇ 5/36 ５２０Ｊ 5/36 ５２０ Ｈ０４Ｎ 5/66 Ｂ Ｈ０４Ｎ 5/66 Ｇ０６Ｆ 15/68 ４００Ｊ
Claims (17)
- 【請求項１】 サンプリングされた入力画像信号の連続
する複数の画素データを使用したフィルタリング処理に
よって出力画像信号を生成する画像変換方法であって、 前記入力画像信号の略１フレーム分の画素データを第１
の記憶手段に記憶し、前記フィルタリング処理に必要な
連続する複数の画素データを含んだ、より多くの連続す
る複数の画素データを前記第１の記憶手段からあらかじ
め読み出して、第２の記憶手段に記憶し、第２の記憶手
段から前記フィルタリング処理に必要な連続する複数の
画素データを選択し、選択された複数の画素データを使
用したフィルタリング処理によって前記出力画像信号を
生成することを特徴とする画像変換方法。 - 【請求項２】 第１の記憶手段が、ランダムアクセス可
能な記憶手段であることを特徴とする請求項１記載の画
像変換方法。 - 【請求項３】 サンプリングされた入力画像信号の連続
する複数の画素データを使用したフィルタリング処理に
よって出力画像信号を生成する画像変換装置であって、 前記連続する複数の画素データより前記出力画像信号を
生成するフィルタリング手段と、 前記入力画像信号を入力として、前記入力画像信号を連
続する複数の画素データ毎に結合して出力する結合手段
と、 前記結合手段の出力を入力として、略１フレーム分の画
素データを記憶する第１の記憶手段と、 前記第１の記憶手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データの数よ
りも多くの連続する画素データを記憶して出力する第２
の記憶手段と、 前記第２の記憶手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データを選択
して出力する選択手段と、 前記第１の記憶手段の出力を制御するあらかじめ計算さ
れたアドレスデータと前記フィルタリング手段のフィル
タ係数を制御するあらかじめ計算された制御データとを
記憶して出力する第３の記憶手段とを具備し、 前記フィルタリング手段は前記選択手段の出力を入力と
し、 前記第３の記憶手段におけるアドレスデータによって、
前記フィルタリング手段で必要となる画素データよりも
多くの画素データを前記第１の記憶手段より出力させる
ようにしたことを特徴とする画像変換装置。 - 【請求項４】 第１の記憶手段が、ランダムアクセス可
能な記憶手段であることを特徴とする請求項３記載の画
像変換装置。 - 【請求項５】 第２の記憶手段が、フィルタリング処理
に必要な連続する複数の画素データの数より多く、か
つ、結合手段で結合される画素データの数の２倍となる
画素データを記憶できる記憶手段であることを特徴とす
る請求項３記載の画像変換装置。 - 【請求項６】 第３の記憶手段に、入力画像信号を拡大
変換または縮小変換するために、その変換倍率よりあら
かじめ計算された、第１の記憶手段の出力を制御するア
ドレスデータとフィルタリング手段のフィルタ係数を制
御する制御データとを記憶させたことを特徴とする請求
項３記載の画像変換装置。 - 【請求項７】 第３の記憶手段に、入力画像信号を台形
歪補正変換するために、その歪率よりあらかじめ計算さ
れた、第１の記憶手段の出力を制御するアドレスデータ
とフィルタリング手段のフィルタ係数を制御する制御デ
ータとを記憶させたことを特徴とする請求項３記載の画
像変換装置。 - 【請求項８】 サンプリングされた入力画像信号の連続
する複数の画素データを使用したフィルタリング処理に
よって出力画像信号を生成する画像変換装置であって、 前記連続する複数の画素データより出力画像信号を生成
するフィルタリング手段と、 前記入力画像信号を入力として、前記入力画像信号を連
続する複数の画素データ毎に結合して出力する結合手段
と、 前記結合手段の出力を入力として、略１フレーム分の画
素データを記憶する第１、第２および第３の記憶手段
と、 前記第１、第２および第３の記憶手段の出力を入力と
し、いずれかの入力を選択して出力する第１の選択手段
と、 前記第１の選択手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データの数よ
りも多くの連続する画素データを記憶して出力する第４
の記憶手段と、 前記第４の記憶手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データを選択
して出力する第２の選択手段と、 前記第１、第２および第３の記憶手段の出力を制御する
あらかじめ計算されたアドレスデータと前記フィルタリ
ング手段のフィルタ係数を制御するあらかじめ計算され
た制御データとを記憶して出力する第５の記憶手段とを
具備し、 前記フィルタリング手段は前記第２の選択手段の出力を
入力とし、 前記第５の記憶手段におけるアドレスデータによって、
前記フィルタリング手段で必要となる画素データよりも
多くの画素データを前記第１、第２および第３の記憶手
段より出力させるようにしたことを特徴とする画像変換
装置。 - 【請求項９】 第１、第２および第３の記憶手段が、ラ
ンダムアクセス可能な記憶手段であることを特徴とする
請求項８記載の画像変換装置。 - 【請求項１０】 第４の記憶手段が、フィルタリング処
理に必要な連続する複数の画素データの数より多く、か
つ、結合手段で結合される画素データの数の２倍となる
画素データを記憶できる記憶手段であることを特徴とす
る請求項８記載の画像変換装置。 - 【請求項１１】 第５の記憶手段に、入力画像信号を拡
大変換または縮小変換するために、その変換倍率よりあ
らかじめ計算された、第１、第２および第３の記憶手段
の出力を制御するアドレスデータとフィルタリング手段
のフィルタ係数を制御する制御データとを記憶させたこ
とを特徴とする請求項８記載の画像変換装置。 - 【請求項１２】 第５の記憶手段に、入力画像信号を台
形歪補正変換するために、その歪率よりあらかじめ計算
された、第１、第２および第３の記憶手段の出力を制御
するアドレスデータとフィルタリング手段のフィルタ係
数を制御する制御データとを記憶させたことを特徴とす
る請求項８記載の画像変換装置。 - 【請求項１３】 サンプリングされた入力画像信号の連
続する複数の画素データを使用したフィルタリング処理
によって出力画像信号を生成する液晶プロジェクタであ
って、 前記連続する複数の画素データより出力画像信号を生成
するフィルタリング手段と、 前記入力画像信号を入力として、前記入力画像信号を連
続する複数の画素データ毎に結合して出力する結合手段
と、 前記結合手段の出力を入力として、略１フレーム分の画
素データを記憶する第１、第２および第３の記憶手段
と、 前記第１、第２および第３の記憶手段の出力を入力と
し、いずれかの入力を選択して出力する第１の選択手段
と、 前記第１の選択手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データの数よ
りも多くの連続する画素データを記憶して出力する第４
の記憶手段と、 前記第４の記憶手段の出力を入力とし、前記フィルタリ
ング手段で必要となる連続する複数の画素データを選択
して出力する第２の選択手段と、 前記第１、第２および第３の記憶手段の出力を制御する
あらかじめ計算されたアドレスデータと前記フィルタリ
ング手段のフィルタ係数を制御するあらかじめ計算され
た制御データとを記憶して出力する第５の記憶手段と、 前記フィルタリング手段の出力を入力とし、表示するた
めの処理を行う駆動手段と、 前記駆動手段の出力を入力として、その入力に応じて光
を変調する液晶パネルと、 ランプと、 前記ランプを点灯させる点灯手段と、 前記ランプから放射される光を集光して前記液晶パネル
に照射する集光手段と、 前記集光手段からの照射により前記液晶パネルを通過し
た光を投射する投射手段とを具備し、 前記フィルタリング手段は、前記第２の選択手段の出力
を入力とし、 前記第５の記憶手段におけるアドレスデータによって、
前記フィルタリング手段で必要となる画素データよりも
多くの画素データを前記第１、第２および第３の記憶手
段より出力させるようにしたことを特徴とする液晶プロ
ジェクタ。 - 【請求項１４】 第１、第２および第３の記憶手段が、
ランダムアクセス可能な記憶手段であることを特徴とす
る請求項１３記載の液晶プロジェクタ。 - 【請求項１５】 第４の記憶手段が、フィルタリング処
理に必要な連続する複数の画素データの数より多く、か
つ、結合手段で結合される画素データの数の２倍となる
画素データを記憶できる記憶手段であることを特徴とす
る請求項１３記載の液晶プロジェクタ。 - 【請求項１６】 第５の記憶手段に、入力画像信号を拡
大変換または縮小変換するために、その変換倍率よりあ
らかじめ計算された、第１、第２および第３の記憶手段
の出力を制御するアドレスデータとフィルタリング手段
のフィルタ係数を制御する制御データとを記憶させたこ
とを特徴とする請求項１３記載の液晶プロジェクタ。 - 【請求項１７】 第５の記憶手段に、入力画像信号を台
形歪補正変換するために、その歪率よりあらかじめ計算
された、第１、第２および第３の記憶手段の出力を制御
するアドレスデータとフィルタリング手段のフィルタ係
数を制御する制御データとを記憶させたことを特徴とす
る請求項１３記載の液晶プロジェクタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01006798A JP3433086B2 (ja) | 1998-01-22 | 1998-01-22 | 画像変換方法および画像変換装置 |
| PCT/JP1999/000143 WO1999038119A1 (fr) | 1998-01-22 | 1999-01-18 | Procede et dispositif de conversion d'image |
| DE19980319T DE19980319B4 (de) | 1998-01-22 | 1999-01-18 | Bildumwandlungsverfahren, Bildumwandlungsgerät und Flüssigkristallprojektor |
| CN99800355A CN1114886C (zh) | 1998-01-22 | 1999-01-18 | 图象变换方法及图象变换装置 |
| US09/367,633 US6348926B1 (en) | 1998-01-22 | 1999-01-18 | Image conversion method and conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01006798A JP3433086B2 (ja) | 1998-01-22 | 1998-01-22 | 画像変換方法および画像変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11213145A true JPH11213145A (ja) | 1999-08-06 |
| JP3433086B2 JP3433086B2 (ja) | 2003-08-04 |
Family
ID=11740045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01006798A Expired - Lifetime JP3433086B2 (ja) | 1998-01-22 | 1998-01-22 | 画像変換方法および画像変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6348926B1 (ja) |
| JP (1) | JP3433086B2 (ja) |
| CN (1) | CN1114886C (ja) |
| DE (1) | DE19980319B4 (ja) |
| WO (1) | WO1999038119A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348926B1 (en) * | 1998-01-22 | 2002-02-19 | Matsushita Electric Industrial Co., Ltd. | Image conversion method and conversion device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465570B2 (ja) * | 2000-09-26 | 2010-05-19 | ソニー株式会社 | 画像処理装置および方法、並びに記録媒体 |
| US7106380B2 (en) * | 2001-03-12 | 2006-09-12 | Thomson Licensing | Frame rate multiplier for liquid crystal display |
| JP4120265B2 (ja) * | 2002-05-23 | 2008-07-16 | ソニー株式会社 | 信号処理装置およびその方法、並びにそのプログラム |
| CN102114165B (zh) * | 2011-03-01 | 2012-08-22 | 徐海彬 | 一种治疗颈腰椎疼痛的膏药及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631750A (en) | 1980-04-11 | 1986-12-23 | Ampex Corporation | Method and system for spacially transforming images |
| DE3177299T4 (de) * | 1980-04-11 | 1994-05-26 | Ampex | Bildverarbeitungssystem für räumliche Bildtransformation. |
| JP2577748B2 (ja) * | 1986-12-01 | 1997-02-05 | サカタインクス株式会社 | 画像信号の補間方法及びそれを実施する画像信号処理装置 |
| JPH02131282A (ja) | 1988-11-11 | 1990-05-21 | Toshiba Corp | プロジェクタ用表示装置 |
| JPH03113911A (ja) * | 1989-09-27 | 1991-05-15 | Victor Co Of Japan Ltd | サンプリングレート変換デジタルフィルタ装置 |
| JPH0622285A (ja) | 1992-07-02 | 1994-01-28 | Mitsubishi Electric Corp | 解像度変換回路 |
| JP3435732B2 (ja) | 1993-06-08 | 2003-08-11 | 松下電器産業株式会社 | 映像信号のフィルタ処理方法およびこれを用いた映像特殊効果装置 |
| CA2138834C (en) * | 1994-01-07 | 2004-10-19 | Robert J. Gove | Video display system with digital de-interlacing |
| EP0709809B1 (en) * | 1994-10-28 | 2002-01-23 | Oki Electric Industry Company, Limited | Image encoding and decoding method and apparatus using edge synthesis and inverse wavelet transform |
| US5590121A (en) * | 1995-03-30 | 1996-12-31 | Lucent Technologies Inc. | Method and apparatus for adaptive filtering |
| JPH0969756A (ja) * | 1995-09-04 | 1997-03-11 | Matsushita Electric Ind Co Ltd | フィルタ演算装置 |
| US6213653B1 (en) * | 1996-02-09 | 2001-04-10 | Adobe Systems Incorporated | Method and apparatus for efficiently interpolating an image using an expansion factor derived from two different numbers of gray levels |
| KR0174152B1 (ko) * | 1996-07-02 | 1999-04-01 | 삼성전자 주식회사 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
| JP3022405B2 (ja) | 1997-06-03 | 2000-03-21 | 日本電気株式会社 | 画像メモリ制御装置 |
| JP3433086B2 (ja) * | 1998-01-22 | 2003-08-04 | 松下電器産業株式会社 | 画像変換方法および画像変換装置 |
| TW496093B (en) * | 1999-07-07 | 2002-07-21 | Koninkl Philips Electronics Nv | Digital video-processing unit |
-
1998
- 1998-01-22 JP JP01006798A patent/JP3433086B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-18 CN CN99800355A patent/CN1114886C/zh not_active Expired - Lifetime
- 1999-01-18 WO PCT/JP1999/000143 patent/WO1999038119A1/ja active Application Filing
- 1999-01-18 US US09/367,633 patent/US6348926B1/en not_active Expired - Lifetime
- 1999-01-18 DE DE19980319T patent/DE19980319B4/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348926B1 (en) * | 1998-01-22 | 2002-02-19 | Matsushita Electric Industrial Co., Ltd. | Image conversion method and conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19980319T1 (de) | 2000-04-13 |
| CN1262757A (zh) | 2000-08-09 |
| DE19980319B4 (de) | 2008-01-31 |
| CN1114886C (zh) | 2003-07-16 |
| JP3433086B2 (ja) | 2003-08-04 |
| WO1999038119A1 (fr) | 1999-07-29 |
| US6348926B1 (en) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347294A (en) | Image display apparatus | |
| JP3462744B2 (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| JP2002215111A (ja) | 映像表示装置 | |
| US7023413B1 (en) | Memory controller and liquid crystal display apparatus using the same | |
| JPH10313418A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| EP0969443A1 (en) | Image data processing apparatus and methods for image resolution change | |
| JP3433086B2 (ja) | 画像変換方法および画像変換装置 | |
| JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
| JPH0553530A (ja) | マトリクス・スクリーン像表示方法 | |
| JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
| JP2004184457A (ja) | 画像処理装置及び画像表示装置 | |
| JPH10313416A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| JP2000069432A (ja) | 走査線変換装置 | |
| JP2006145799A (ja) | 動き補償 | |
| JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
| JPH0759055A (ja) | 映像信号方式変換装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH10313417A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| JP2000020014A (ja) | 画像表示装置 | |
| JP4428624B2 (ja) | 画像表示システム | |
| JPH02135880A (ja) | 撮像装置 | |
| JPH1013710A (ja) | 表示方法およびその装置 | |
| JPH10161632A (ja) | 画像表示装置 | |
| JPH10268807A (ja) | マルチ解像度ｌｃｄパネル | |
| JPH06261263A (ja) | マルチ画面表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |