JPH0622285A - 解像度変換回路 - Google Patents
解像度変換回路Info
- Publication number
- JPH0622285A JPH0622285A JP4175582A JP17558292A JPH0622285A JP H0622285 A JPH0622285 A JP H0622285A JP 4175582 A JP4175582 A JP 4175582A JP 17558292 A JP17558292 A JP 17558292A JP H0622285 A JPH0622285 A JP H0622285A
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- signal
- converted
- lpf
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 解像度を変換する際に１個のＬＰＦを水平方
向及び垂直方向の双方に利用できるようにして回路規模
を小さくした解像度変換回路を得る。 【構成】 Ａ／Ｄ変換器１によりアナログビデオ信号が
デジタル信号に変換され、その信号はセレクタ３を介し
てＬＰＦ４に入力して水平方向のデジタルフィルタ処理
が施され、その後、解像度が変換されてフレームメモリ
５に格納される。この水平方向の解像度が変換されたビ
デオ信号はセレクタ３を介して再びＬＰＦ４に入力して
垂直方向のデジタルフィルタ処理が施され、その後、解
像度が変換されてフレームメモリ５に格納される。
向及び垂直方向の双方に利用できるようにして回路規模
を小さくした解像度変換回路を得る。 【構成】 Ａ／Ｄ変換器１によりアナログビデオ信号が
デジタル信号に変換され、その信号はセレクタ３を介し
てＬＰＦ４に入力して水平方向のデジタルフィルタ処理
が施され、その後、解像度が変換されてフレームメモリ
５に格納される。この水平方向の解像度が変換されたビ
デオ信号はセレクタ３を介して再びＬＰＦ４に入力して
垂直方向のデジタルフィルタ処理が施され、その後、解
像度が変換されてフレームメモリ５に格納される。
Description
【０００１】
【産業上の利用分野】本発明はデジタル画像信号の解像
度変換回路、特にその構成の簡素化に関するものであ
る。
度変換回路、特にその構成の簡素化に関するものであ
る。
【０００２】
【従来の技術】図５は従来の解像度変換回路の構成を示
すブロック図である。図において、１はアナログビデオ
信号をデジタル信号に変換するアナログ／デジタル変換
器（以下Ａ／Ｄ変換器という）、１０は水平方向のロー
パスフィルタ（以下ＬＰＦという）、１１はラインメモ
リ、１２は垂直方向のＬＰＦであり、５は解像度が変換
された画像データを符号化部６に渡すために貯えておく
フレームメモリである。１３，１４は水平方向のＬＰＦ
１０及び垂直方向のＬＰＦ１２にそれぞれ係数を供給す
るための係数発生部であり、１５はこの回路全体の制御
部である。このような解像度変換回路の構成例として
は、文献「テレビ信号のデジタル回路」（著者 江藤良
純、阿知葉征彦，発行所 コロナ社）の１０５ページの
図５．１５に開示されているものがある。
すブロック図である。図において、１はアナログビデオ
信号をデジタル信号に変換するアナログ／デジタル変換
器（以下Ａ／Ｄ変換器という）、１０は水平方向のロー
パスフィルタ（以下ＬＰＦという）、１１はラインメモ
リ、１２は垂直方向のＬＰＦであり、５は解像度が変換
された画像データを符号化部６に渡すために貯えておく
フレームメモリである。１３，１４は水平方向のＬＰＦ
１０及び垂直方向のＬＰＦ１２にそれぞれ係数を供給す
るための係数発生部であり、１５はこの回路全体の制御
部である。このような解像度変換回路の構成例として
は、文献「テレビ信号のデジタル回路」（著者 江藤良
純、阿知葉征彦，発行所 コロナ社）の１０５ページの
図５．１５に開示されているものがある。
【０００３】図６はＬＰＦ１０，１２の一構成例を示す
ブロック図であり、ここでは５次のＬＰＦの例を示して
いる。図において、１６，１７，１８，１９，２０はＤ
型フリップフロップであり、これらは直列に接続されて
いる。２１，２２，２３，２４，２５は乗算器、２６は
加算器であり、２７は係数発生部（図５の係数発生部１
３，１４に相当する）である。乗算器２１，２２，２
３，２４，２５は、各Ｄ型フリップフロップ１６，１
７，１８，１９，２０の出力と係数発生部２７からの係
数とをそれぞれ乗算する。加算器２６はその乗算結果を
加算してＬＰＦの出力として送出する。
ブロック図であり、ここでは５次のＬＰＦの例を示して
いる。図において、１６，１７，１８，１９，２０はＤ
型フリップフロップであり、これらは直列に接続されて
いる。２１，２２，２３，２４，２５は乗算器、２６は
加算器であり、２７は係数発生部（図５の係数発生部１
３，１４に相当する）である。乗算器２１，２２，２
３，２４，２５は、各Ｄ型フリップフロップ１６，１
７，１８，１９，２０の出力と係数発生部２７からの係
数とをそれぞれ乗算する。加算器２６はその乗算結果を
加算してＬＰＦの出力として送出する。
【０００４】次に動作について説明する。アナログビデ
オ信号がＡ／Ｄ変換器１に入力され、デジタル信号に変
換される。このときの変換周波数によって１フレーム分
の画素数、即ち解像度が決定される。Ａ／Ｄ変換器１に
よって得られたデジタル信号は水平方向のＬＰＦ１０に
入力され、画像データの水平方向の周波数成分が或る設
定値以下になるように制限される。例として５次のＬＰ
Ｆの場合の動作を説明する。図６に示されるように、入
力信号はＤ型フリップフロップ１６に入力されクロック
信号（図示せず）に同期してＤ型フリップフロップ１
７，１８，１９，２０へ順次転送される。各Ｄ型フリッ
プフロップ１６，１７，１８，１９，２０の出力は乗算
器２１，２２，２３，２４，２５にそれぞれ入力され、
係数発生部２７からの予め設定された係数と掛け合わさ
れる。
オ信号がＡ／Ｄ変換器１に入力され、デジタル信号に変
換される。このときの変換周波数によって１フレーム分
の画素数、即ち解像度が決定される。Ａ／Ｄ変換器１に
よって得られたデジタル信号は水平方向のＬＰＦ１０に
入力され、画像データの水平方向の周波数成分が或る設
定値以下になるように制限される。例として５次のＬＰ
Ｆの場合の動作を説明する。図６に示されるように、入
力信号はＤ型フリップフロップ１６に入力されクロック
信号（図示せず）に同期してＤ型フリップフロップ１
７，１８，１９，２０へ順次転送される。各Ｄ型フリッ
プフロップ１６，１７，１８，１９，２０の出力は乗算
器２１，２２，２３，２４，２５にそれぞれ入力され、
係数発生部２７からの予め設定された係数と掛け合わさ
れる。
【０００５】５個の乗算器２１，２２，２３，２４，２
５の出力は加算器２６に入力されて加算され、或る設定
値以下に帯域の制限された信号が得られる。水平方向の
ＬＰＦ１０の出力を水平方向のＬＰＦへの入力とは異な
った周波数でラインメモリ１１に書き込み、データ数を
変更して水平方向の画素数の変換を行ない、水平方向の
解像度を変換する。次に、ラインメモリ１１に書き込ま
れた信号を垂直方向のＬＰＦ１２に入力し、水平方向の
場合と同様にして、垂直方向の画像データの周波数成分
を或る設定値以下に制限する。そして、垂直方向のＬＰ
Ｆ１２の出力をフレームメモリ５に書いたり書かなかっ
たりすることによりデータ数を変更し、それによりライ
ンの数が変更されて垂直方向の解像度が変換される。そ
して、フレームメモリ５からの出力は符号化部６に入力
する。
５の出力は加算器２６に入力されて加算され、或る設定
値以下に帯域の制限された信号が得られる。水平方向の
ＬＰＦ１０の出力を水平方向のＬＰＦへの入力とは異な
った周波数でラインメモリ１１に書き込み、データ数を
変更して水平方向の画素数の変換を行ない、水平方向の
解像度を変換する。次に、ラインメモリ１１に書き込ま
れた信号を垂直方向のＬＰＦ１２に入力し、水平方向の
場合と同様にして、垂直方向の画像データの周波数成分
を或る設定値以下に制限する。そして、垂直方向のＬＰ
Ｆ１２の出力をフレームメモリ５に書いたり書かなかっ
たりすることによりデータ数を変更し、それによりライ
ンの数が変更されて垂直方向の解像度が変換される。そ
して、フレームメモリ５からの出力は符号化部６に入力
する。
【０００６】
【発明が解決しようとする課題】従来の解像度変換回路
は以上のような構成されており、同様な機能を持つにも
かかわらず、水平方向及び垂直方向にそれぞれ個別にＬ
ＰＦ１０，１２を使用しなければならず、２個のＬＰＦ
１０，１２を必要とするので回路規模が大きくなり、ま
た、タイミングの制御も複雑になる等の問題点があっ
た。ところで、ＬＰＦの個数を軽減して回路の簡素化を
図ったものとして特開昭６２−２８１５０７号公報に開
示されたデジタルフィルタがある。しかし、このデジタ
ルフィルタは、データの種類又はフィルタの係数の個数
に応じて時分割多重処理するようにしたものであり、１
種類のデータに対して１種類の処理を施しているにすぎ
ず、２種類の異なった処理を施すものではないので、上
述のような水平方向及び垂直方向の２種類の処理を施す
必要のある解像度変換回路に適用することはできなかっ
た。
は以上のような構成されており、同様な機能を持つにも
かかわらず、水平方向及び垂直方向にそれぞれ個別にＬ
ＰＦ１０，１２を使用しなければならず、２個のＬＰＦ
１０，１２を必要とするので回路規模が大きくなり、ま
た、タイミングの制御も複雑になる等の問題点があっ
た。ところで、ＬＰＦの個数を軽減して回路の簡素化を
図ったものとして特開昭６２−２８１５０７号公報に開
示されたデジタルフィルタがある。しかし、このデジタ
ルフィルタは、データの種類又はフィルタの係数の個数
に応じて時分割多重処理するようにしたものであり、１
種類のデータに対して１種類の処理を施しているにすぎ
ず、２種類の異なった処理を施すものではないので、上
述のような水平方向及び垂直方向の２種類の処理を施す
必要のある解像度変換回路に適用することはできなかっ
た。
【０００７】本発明は、上記のような問題点を解消する
ためになされたものであり、１個のＬＰＦを水平方向及
び垂直方向の双方に利用できるようにして回路規模を小
さくした解像度変換回路を得ることを目的としている。
ためになされたものであり、１個のＬＰＦを水平方向及
び垂直方向の双方に利用できるようにして回路規模を小
さくした解像度変換回路を得ることを目的としている。
【０００８】
【課題を解決するための手段】本発明の一つの態様によ
る解像度変換回路は、アナログビデオ信号をデジタル信
号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器からビデオ
信号を入力すると水平方向にデジタルフィルタ処理を施
し、フレ−ムメモリから水平方向にデジタルフィルタ処
理が施されたビデオ信号を入力すると垂直方向にデジタ
ルフィルタ処理を施すＬＰＦと、ローパスフィルタによ
り水平方向のデジタルフィルタ処理が施されたビデオ信
号がその解像度が変換されて格納され、また、垂直方向
のデジタルフィルタ処理が施されたビデオ信号がその解
像度が変換されて格納されるフレームメモリと、アナロ
グ／デジタル変換器からのビデオ信号と、水平方向の解
像度が変換されたビデオ信号とを交互に切り替えてロー
パスフィルタに送出するセレクタとを有する。
る解像度変換回路は、アナログビデオ信号をデジタル信
号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器からビデオ
信号を入力すると水平方向にデジタルフィルタ処理を施
し、フレ−ムメモリから水平方向にデジタルフィルタ処
理が施されたビデオ信号を入力すると垂直方向にデジタ
ルフィルタ処理を施すＬＰＦと、ローパスフィルタによ
り水平方向のデジタルフィルタ処理が施されたビデオ信
号がその解像度が変換されて格納され、また、垂直方向
のデジタルフィルタ処理が施されたビデオ信号がその解
像度が変換されて格納されるフレームメモリと、アナロ
グ／デジタル変換器からのビデオ信号と、水平方向の解
像度が変換されたビデオ信号とを交互に切り替えてロー
パスフィルタに送出するセレクタとを有する。
【０００９】本発明の他の態様による解像度変換回路
は、上記の構成に加えて、Ａ／Ｄ変換器とセレクタとの
間に設けられ、Ａ／Ｄ変換器からのビデオ信号の転送速
度を変換するデータ転送速度変換回路を有する。
は、上記の構成に加えて、Ａ／Ｄ変換器とセレクタとの
間に設けられ、Ａ／Ｄ変換器からのビデオ信号の転送速
度を変換するデータ転送速度変換回路を有する。
【００１０】
【作用】本発明の一つの態様においては、Ａ／Ｄ変換器
によりアナログビデオ信号がデジタル信号に変換され、
その信号はセレクタを介してＬＰＦに入力し、そこで水
平方向にデジタルフィルタ処理が施される。その出力は
解像度が変換されてフレームメモリに格納される。この
水平方向の解像度が変換されたビデオ信号はセレクタを
介して再びＬＰＦに入力し、そこで垂直方向にデジタル
フィルタ処理が施され、同様にして解像度を変換してフ
レームメモリに格納する。このように、ＬＰＦを用いて
前処理がなされた後に水平方向の解像度が変換されたビ
デオ信号を、再び同じＬＰＦに入力して前処理を行って
垂直方向の解像度を変換するようにしたので、１個のＬ
ＰＦだけで水平方向及び垂直方向の双方の解像度の変換
に対応することができる。
によりアナログビデオ信号がデジタル信号に変換され、
その信号はセレクタを介してＬＰＦに入力し、そこで水
平方向にデジタルフィルタ処理が施される。その出力は
解像度が変換されてフレームメモリに格納される。この
水平方向の解像度が変換されたビデオ信号はセレクタを
介して再びＬＰＦに入力し、そこで垂直方向にデジタル
フィルタ処理が施され、同様にして解像度を変換してフ
レームメモリに格納する。このように、ＬＰＦを用いて
前処理がなされた後に水平方向の解像度が変換されたビ
デオ信号を、再び同じＬＰＦに入力して前処理を行って
垂直方向の解像度を変換するようにしたので、１個のＬ
ＰＦだけで水平方向及び垂直方向の双方の解像度の変換
に対応することができる。
【００１１】本発明の他の態様においては、Ａ／Ｄ変換
器からのビデオ信号はその転送速度がデータ転送速度変
換回路により変換されてセレクタに送り出されており、
Ａ／Ｄ変換器からのビデオ信号の転送速度を調整するこ
とができる。従って、例えば奇フィールド及び偶フィー
ルドの双方のフィールドのビデオ信号の解像度を変換す
る場合には、セレクタに信号を送り出すタイミングを調
整することができ、セレクタに対してＡ／Ｄ変換器から
のビデオ信号と水平方向に解像度が変換されたビデオ信
号とを交互に供給することができ、上述の場合と同様に
信号処理ができる。
器からのビデオ信号はその転送速度がデータ転送速度変
換回路により変換されてセレクタに送り出されており、
Ａ／Ｄ変換器からのビデオ信号の転送速度を調整するこ
とができる。従って、例えば奇フィールド及び偶フィー
ルドの双方のフィールドのビデオ信号の解像度を変換す
る場合には、セレクタに信号を送り出すタイミングを調
整することができ、セレクタに対してＡ／Ｄ変換器から
のビデオ信号と水平方向に解像度が変換されたビデオ信
号とを交互に供給することができ、上述の場合と同様に
信号処理ができる。
【００１２】
【実施例】実施例１．図１は本発明の一実施例の解像度
変換回路の構成を示すブロック図である。図において、
１はＡ／Ｄ変換器、５は１フレーム分以上の容量をもつ
メモリ２個で構成されたフレームメモリ、３はＡ／Ｄ変
換器１からのデジタル信号とフレームメモリ５から読み
出された信号とを切り替えるセレクタ、４は図６の例で
示されたような構成からなるＬＰＦであり、６は符号化
部である。７は図６の乗算器２１，２２，２３，２４，
２５に対する係数を生成する回路であり、９はセレクタ
の切り替えのタイミング、フレームメモリ５の読み出
し、書き込みのアドレスの生成等の制御を行う制御部で
ある。
変換回路の構成を示すブロック図である。図において、
１はＡ／Ｄ変換器、５は１フレーム分以上の容量をもつ
メモリ２個で構成されたフレームメモリ、３はＡ／Ｄ変
換器１からのデジタル信号とフレームメモリ５から読み
出された信号とを切り替えるセレクタ、４は図６の例で
示されたような構成からなるＬＰＦであり、６は符号化
部である。７は図６の乗算器２１，２２，２３，２４，
２５に対する係数を生成する回路であり、９はセレクタ
の切り替えのタイミング、フレームメモリ５の読み出
し、書き込みのアドレスの生成等の制御を行う制御部で
ある。
【００１３】次に動作について説明する。テレビ信号に
おけるフレームは奇数フィールドと偶数フィールドとか
ら構成されているが、画像データの通信においてはどち
らか一方のフィールドのデータのみを伝送する場合があ
る。この実施例においてはデータの解像度変換は奇数フ
ィールドのみ行い、偶数フィールドでは行わない場合に
適用するものとする（勿論この逆の場合、すなわち偶数
フィールドの解像度のみを変換する場合にも適用でき
る）。Ａ／Ｄ変換器１に入力されたアナログビデオ信号
はデジタル信号に変換され、セレクタ３を介してＬＰＦ
４に入力される。ＬＰＦ４に入力した信号は水平方向の
デジタルフィルタ処理が施された後にフレームメモリ５
に書き込まれるが、フレームメモリ５に書き込まれるデ
ータの数を変えることによって水平方向の画素数を変換
し、水平方向の解像度の変換を行う。このとき、制御部
９はセレクタ３がＡ／Ｄ変換器１からの信号を選択し、
係数発生部７が水平方向のフィルタ用の係数を出力する
ように制御する。
おけるフレームは奇数フィールドと偶数フィールドとか
ら構成されているが、画像データの通信においてはどち
らか一方のフィールドのデータのみを伝送する場合があ
る。この実施例においてはデータの解像度変換は奇数フ
ィールドのみ行い、偶数フィールドでは行わない場合に
適用するものとする（勿論この逆の場合、すなわち偶数
フィールドの解像度のみを変換する場合にも適用でき
る）。Ａ／Ｄ変換器１に入力されたアナログビデオ信号
はデジタル信号に変換され、セレクタ３を介してＬＰＦ
４に入力される。ＬＰＦ４に入力した信号は水平方向の
デジタルフィルタ処理が施された後にフレームメモリ５
に書き込まれるが、フレームメモリ５に書き込まれるデ
ータの数を変えることによって水平方向の画素数を変換
し、水平方向の解像度の変換を行う。このとき、制御部
９はセレクタ３がＡ／Ｄ変換器１からの信号を選択し、
係数発生部７が水平方向のフィルタ用の係数を出力する
ように制御する。
【００１４】フレームメモリ５に書き込まれたデータ
は、セレクタ３を介して再びＬＰＦ４に入力される。Ｌ
ＰＦ４においては垂直方向のデジタルフィルタ処理が施
され、水平方向と同様の方法によってライン数の変換を
行い、垂直方向の解像度の変換を行う。なお、垂直方向
のデジタルフィルタ処理の終わったデータはフレームメ
モリ５に書き込まれるが、水平方向のデジタルフィルタ
処理後のデータと垂直方向のデジタルフィルタ処理後の
データとはそれぞれ別々のメモリに書き込まれる。その
後フレームメモリ５から符号化部６に出力する。制御部
９は、フレームメモリ５からの信号の読み出し、セレク
タ３がフレームメモリ５からの入力信号を選択し、係数
発生部７が垂直方向のデジタルフィルタ用の係数を送出
し、また、デジタルフィルタ処理後は再びフレームメモ
リ５に信号を書き込むように制御する。
は、セレクタ３を介して再びＬＰＦ４に入力される。Ｌ
ＰＦ４においては垂直方向のデジタルフィルタ処理が施
され、水平方向と同様の方法によってライン数の変換を
行い、垂直方向の解像度の変換を行う。なお、垂直方向
のデジタルフィルタ処理の終わったデータはフレームメ
モリ５に書き込まれるが、水平方向のデジタルフィルタ
処理後のデータと垂直方向のデジタルフィルタ処理後の
データとはそれぞれ別々のメモリに書き込まれる。その
後フレームメモリ５から符号化部６に出力する。制御部
９は、フレームメモリ５からの信号の読み出し、セレク
タ３がフレームメモリ５からの入力信号を選択し、係数
発生部７が垂直方向のデジタルフィルタ用の係数を送出
し、また、デジタルフィルタ処理後は再びフレームメモ
リ５に信号を書き込むように制御する。
【００１５】図２は図１の実施例の動作を示す波形図で
ある。図において、ｎ−２，ｎ−１，ｎ，ｎ＋１はフレ
ームの番号、Ａ°はＡ／Ｄ変換器１からの奇数フィール
ド期間の入力データ、Ａe は偶数フィールド期間の入力
データ、Ｂ°は水平方向のデジタルフィルタ処理後の奇
数フィールド期間のデータ、Ｂｃ°は水平方向の解像度
が変換されたデータであり、Ｃe は垂直方向のデジタル
フィルタ処理後の奇数フィールド期間のデータである。
波形（ａ）はＡ／Ｄ変換器１からセレクタ３に入力され
るデータ、波形（ｂ）はセレクタ３からＬＰＦ４に入力
されるデータであり、波形（ｃ）はＬＰＦ４で行う処理
の内容である。制御部９からは「０」及び「１」の制御
信号がセレクタ３に送り出され、セレクタ３は制御部９
から「０」の制御信号が送り出されるとＡ／Ｄ変換器１
の信号をＬＰＦ４に送出し、「１」の制御信号が送り出
されるとフレームメモリ５から読み出された信号をＬＰ
Ｆ４に送出する。従って、ＬＰＦ４は、「０」の制御信
号の期間は水平方向のデジタルフィルタ処理（Ａ°→Ｂ
°）を行い、「１」の制御信号の期間は垂直方向のデジ
タルフィルタ処理（Ｂｃ°→Ｃ゜）を行う。
ある。図において、ｎ−２，ｎ−１，ｎ，ｎ＋１はフレ
ームの番号、Ａ°はＡ／Ｄ変換器１からの奇数フィール
ド期間の入力データ、Ａe は偶数フィールド期間の入力
データ、Ｂ°は水平方向のデジタルフィルタ処理後の奇
数フィールド期間のデータ、Ｂｃ°は水平方向の解像度
が変換されたデータであり、Ｃe は垂直方向のデジタル
フィルタ処理後の奇数フィールド期間のデータである。
波形（ａ）はＡ／Ｄ変換器１からセレクタ３に入力され
るデータ、波形（ｂ）はセレクタ３からＬＰＦ４に入力
されるデータであり、波形（ｃ）はＬＰＦ４で行う処理
の内容である。制御部９からは「０」及び「１」の制御
信号がセレクタ３に送り出され、セレクタ３は制御部９
から「０」の制御信号が送り出されるとＡ／Ｄ変換器１
の信号をＬＰＦ４に送出し、「１」の制御信号が送り出
されるとフレームメモリ５から読み出された信号をＬＰ
Ｆ４に送出する。従って、ＬＰＦ４は、「０」の制御信
号の期間は水平方向のデジタルフィルタ処理（Ａ°→Ｂ
°）を行い、「１」の制御信号の期間は垂直方向のデジ
タルフィルタ処理（Ｂｃ°→Ｃ゜）を行う。
【００１６】波形（ｄ）はＬＰＦ４からフレームメモリ
５への入力データであり、水平方向のデジタルフィルタ
処理された信号と垂直方向のデジタルフィルタ処理され
た信号とが交互に入力する。波形（ｅ）はフレームメモ
リ５からセレクタ３への入力データであり、水平方向の
解像度が変換された信号が、次に垂直方向にデジタルフ
ィルタ処理されるためにセレクタ３を介してＬＰＦ４に
入力する。波形（ｆ）はフレームメモリ５から符号化部
６への入力データである。波形（ｂ）は、波形（ａ）の
奇数フィールド期間のデータと波形（ｅ）が時間的に多
重されたものとなっている。
５への入力データであり、水平方向のデジタルフィルタ
処理された信号と垂直方向のデジタルフィルタ処理され
た信号とが交互に入力する。波形（ｅ）はフレームメモ
リ５からセレクタ３への入力データであり、水平方向の
解像度が変換された信号が、次に垂直方向にデジタルフ
ィルタ処理されるためにセレクタ３を介してＬＰＦ４に
入力する。波形（ｆ）はフレームメモリ５から符号化部
６への入力データである。波形（ｂ）は、波形（ａ）の
奇数フィールド期間のデータと波形（ｅ）が時間的に多
重されたものとなっている。
【００１７】実施例２．図３は本発明の他の実施例の解
像度変換回路の構成を示すブロック図である。図におい
て、１はＡ／Ｄ変換器、２と５はそれぞれ１フレーム分
以上の容量をもつメモリ２個で構成されたフレームメモ
リ、３はフレームメモリ２から読み出されたデジタル信
号とフレームメモリ５から読み出された信号とを切り替
えるセレクタ、４は図６に示されるような構成からなる
ＬＰＦであり、６は符号化部である。７は図６の乗算器
２１，２２，２３，２４，２５に対する係数を生成する
係数発生部、８はセレクタの切り替えのタイミング、フ
レームメモリの読み出し、書き込みのアドレスの生成等
の制御を行う制御部である。
像度変換回路の構成を示すブロック図である。図におい
て、１はＡ／Ｄ変換器、２と５はそれぞれ１フレーム分
以上の容量をもつメモリ２個で構成されたフレームメモ
リ、３はフレームメモリ２から読み出されたデジタル信
号とフレームメモリ５から読み出された信号とを切り替
えるセレクタ、４は図６に示されるような構成からなる
ＬＰＦであり、６は符号化部である。７は図６の乗算器
２１，２２，２３，２４，２５に対する係数を生成する
係数発生部、８はセレクタの切り替えのタイミング、フ
レームメモリの読み出し、書き込みのアドレスの生成等
の制御を行う制御部である。
【００１８】次に動作の説明を行う。この実施例におい
ては、入力されるすべての画像データに対してデジタル
フィルタ処理を行う。Ａ／Ｄ変換器１に入力されたアナ
ログビデオ信号がデジタル信号に変換され、フレームメ
モリ２のうちの一つのメモリに書き込まれる。１フレー
ム分のデータが書き終わると直ちにメモリを切り換え、
残りのメモリに次のデータを書く。読み出しは書き込み
の終了したメモリから書き込まれた速度の２倍以上の速
度で読み出す。この読み出された信号はセレクタ３を介
してＬＰＦ４に入力される。ＬＰＦ４において水平方向
のデジタルフィルタ処理が施された後、フレームメモリ
５に書き込むデータの数を変えることによって水平方向
の画素数を変換し、水平方向の解像度の変換を行う。こ
のとき、制御部８はセレクタ３がフレームメモリ２から
の信号を選択し、係数発生部７が水平方向のフィルタ用
の係数を出力するように制御する。
ては、入力されるすべての画像データに対してデジタル
フィルタ処理を行う。Ａ／Ｄ変換器１に入力されたアナ
ログビデオ信号がデジタル信号に変換され、フレームメ
モリ２のうちの一つのメモリに書き込まれる。１フレー
ム分のデータが書き終わると直ちにメモリを切り換え、
残りのメモリに次のデータを書く。読み出しは書き込み
の終了したメモリから書き込まれた速度の２倍以上の速
度で読み出す。この読み出された信号はセレクタ３を介
してＬＰＦ４に入力される。ＬＰＦ４において水平方向
のデジタルフィルタ処理が施された後、フレームメモリ
５に書き込むデータの数を変えることによって水平方向
の画素数を変換し、水平方向の解像度の変換を行う。こ
のとき、制御部８はセレクタ３がフレームメモリ２から
の信号を選択し、係数発生部７が水平方向のフィルタ用
の係数を出力するように制御する。
【００１９】フレームメモリ５に書き込まれたデータ
は、フレームメモリ２から読み出したのと同じ速度で読
み出され、セレクタ３を介して再びＬＰＦ４に入力され
る。ＬＰＦ４においては垂直方向のデジタルフィルタ処
理が施され、水平方向と同様の方法によってライン数の
変換を行い、垂直方向の解像度の変換を行う。その後フ
レームメモリ５から符号化部６に出力する。フレームメ
モリ５は、フレームメモリ２とは異なり、水平方向のデ
ジタルフィルタ処理後のデータと垂直方向のデジタルフ
ィルタ処理後のデータとを書き込むメモリはそれぞれ固
定であり、切り換えは行わない。制御部８は、フレーム
メモリ５からの信号の読み出し、セレクタ３がフレーム
メモリ５からの入力信号を選択し、係数発生部７が垂直
方向のデジタルフィルタ用の係数を送出し、デジタルフ
ィルタ処理後は再びフレームメモリ５に信号を書き込む
ように制御する。
は、フレームメモリ２から読み出したのと同じ速度で読
み出され、セレクタ３を介して再びＬＰＦ４に入力され
る。ＬＰＦ４においては垂直方向のデジタルフィルタ処
理が施され、水平方向と同様の方法によってライン数の
変換を行い、垂直方向の解像度の変換を行う。その後フ
レームメモリ５から符号化部６に出力する。フレームメ
モリ５は、フレームメモリ２とは異なり、水平方向のデ
ジタルフィルタ処理後のデータと垂直方向のデジタルフ
ィルタ処理後のデータとを書き込むメモリはそれぞれ固
定であり、切り換えは行わない。制御部８は、フレーム
メモリ５からの信号の読み出し、セレクタ３がフレーム
メモリ５からの入力信号を選択し、係数発生部７が垂直
方向のデジタルフィルタ用の係数を送出し、デジタルフ
ィルタ処理後は再びフレームメモリ５に信号を書き込む
ように制御する。
【００２０】図４は図３の実施例の動作を示す波形図で
ある。図において、ｎ−２，ｎ−１，ｎ，ｎ＋１はフレ
ームの番号、ＡはＡ／Ｄ変換器１からの入力データ、Ｂ
は水平方向のデジタルフィルタ処理後のデータ、Ｂｃは
水平方向の解像度が変換されたデータ、Ｃは垂直方向の
デジタルフィルタ処理後のデータである。波形（ａ）は
Ａ／Ｄ変換器１からフレームメモリ２に入力されるデー
タ、波形（ｂ）はフレームメモリ２からセレクタ３に入
力されるデータ、波形（ｃ）はセレクタ３からＬＰＦ４
に入力されるデータであり、波形（ｄ）はＬＰＦ４で行
う処理の内容である。制御部８からは「０」及び「１」
の制御信号がセレクタ３に送り出され、セレクタ３は制
御部８から「０」の制御信号が送り出されるとフレーム
メモリ２から読み出されたビデオ信号をＬＰＦ４に送出
し、「１」の制御信号が送り出されくるとフレームメモ
リ５から読み出された信号をＬＰＦ４に送出する。従っ
て、ＬＰＦ４は、「０」の制御信号の期間は水平方向の
デジタルフィルタ処理（Ａ→Ｂ）を行い、「１」の制御
信号の期間は垂直方向のデジタルフィルタ処理（Ｂｃ→
Ｃ）を行っている。波形（ｅ）はＬＰＦ４からフレーム
メモリ５への入力データ、波形（ｆ）はフレームメモリ
５からセレクタ３への入力データであり、波形（ｇ）は
フレームメモリ５から符号化部６への入力データであ
る。波形（ｃ）は、波形（ｂ）と波形（ｆ）が時間的に
多重されたものとなっている。
ある。図において、ｎ−２，ｎ−１，ｎ，ｎ＋１はフレ
ームの番号、ＡはＡ／Ｄ変換器１からの入力データ、Ｂ
は水平方向のデジタルフィルタ処理後のデータ、Ｂｃは
水平方向の解像度が変換されたデータ、Ｃは垂直方向の
デジタルフィルタ処理後のデータである。波形（ａ）は
Ａ／Ｄ変換器１からフレームメモリ２に入力されるデー
タ、波形（ｂ）はフレームメモリ２からセレクタ３に入
力されるデータ、波形（ｃ）はセレクタ３からＬＰＦ４
に入力されるデータであり、波形（ｄ）はＬＰＦ４で行
う処理の内容である。制御部８からは「０」及び「１」
の制御信号がセレクタ３に送り出され、セレクタ３は制
御部８から「０」の制御信号が送り出されるとフレーム
メモリ２から読み出されたビデオ信号をＬＰＦ４に送出
し、「１」の制御信号が送り出されくるとフレームメモ
リ５から読み出された信号をＬＰＦ４に送出する。従っ
て、ＬＰＦ４は、「０」の制御信号の期間は水平方向の
デジタルフィルタ処理（Ａ→Ｂ）を行い、「１」の制御
信号の期間は垂直方向のデジタルフィルタ処理（Ｂｃ→
Ｃ）を行っている。波形（ｅ）はＬＰＦ４からフレーム
メモリ５への入力データ、波形（ｆ）はフレームメモリ
５からセレクタ３への入力データであり、波形（ｇ）は
フレームメモリ５から符号化部６への入力データであ
る。波形（ｃ）は、波形（ｂ）と波形（ｆ）が時間的に
多重されたものとなっている。
【００２１】
【発明の効果】以上のように本発明の一つの態様によれ
ば、ビデオ信号の水平方向の解像度を変換する際にＬＰ
Ｆを用いて前処理がなされ、更に、水平方向の解像度が
変換されたビデオ信号を再びＬＰＦに入力して前処理を
した後に垂直方向の解像度を変換するようにしたので、
１個のＬＰＦにより水平方向及び垂直方向の双方の解像
度の変換を行う際の前処理ができ、回路構成が簡易化さ
れ、かつ小型化される。また、本発明の他の態様によれ
ば、Ａ／Ｄ変換器からのビデオ信号の転送速度を変換し
てセレクタに送り出すようにしたので、セレクタに対し
て信号を送り出すタイミングが調整でき、例えば奇フィ
ールド及び偶フィールドの双方のフィールドのビデオ信
号について水平方向及び垂直方向の双方の解像度の変換
ができる。
ば、ビデオ信号の水平方向の解像度を変換する際にＬＰ
Ｆを用いて前処理がなされ、更に、水平方向の解像度が
変換されたビデオ信号を再びＬＰＦに入力して前処理を
した後に垂直方向の解像度を変換するようにしたので、
１個のＬＰＦにより水平方向及び垂直方向の双方の解像
度の変換を行う際の前処理ができ、回路構成が簡易化さ
れ、かつ小型化される。また、本発明の他の態様によれ
ば、Ａ／Ｄ変換器からのビデオ信号の転送速度を変換し
てセレクタに送り出すようにしたので、セレクタに対し
て信号を送り出すタイミングが調整でき、例えば奇フィ
ールド及び偶フィールドの双方のフィールドのビデオ信
号について水平方向及び垂直方向の双方の解像度の変換
ができる。
【図１】本発明の一実施例の解像度変換回路の構成を示
すブロック図である。
すブロック図である。
【図２】図１の実施例の動作を示す波形図である。
【図３】本発明の他の実施例の解像度変換回路の構成を
示すブロック図である。
示すブロック図である。
【図４】図３の実施例の動作を示す波形図である。
【図５】従来の解像度変換回路の構成図を示すブロック
図である。
図である。
【図６】ＬＰＦの一構成例を示すブロック図である。
１ Ａ／Ｄ変換器 ２ フレームメモリ ３ セレクタ ４ ＬＰＦ ５ フレームメモリ ６ 符号化部 ７ 係数発生部 ８ 制御部 ９ 制御部 １０ 水平方向のＬＰＦ １１ ラインメモリ １２ 垂直方向のＬＰＦ
Claims (2)
- 【請求項１】 アナログビデオ信号をデジタル信号に変
換するアナログ／デジタル変換器と、 該アナログ／デジタル変換器からビデオ信号を入力する
と水平方向のデジタルフィルタ処理を施し、フレ−ムメ
モリから水平方向の解像度が変換されたビデオ信号を入
力すると垂直方向のデジタルフィルタ処理を施すローパ
スフィルタと、 該ローパスフィルタにより水平方向のデジタルフィルタ
処理が施されたビデオ信号が、その解像度が変換されて
格納され、また、垂直方向のデジタルフィルタ処理が施
されたビデオ信号が、その解像度が変換されて格納され
る前記フレームメモリと、 前記アナログ／デジタル変換器からのビデオ信号と、前
記水平方向の解像度が変換されたビデオ信号とを交互に
切り替えてローパスフィルタに送出するセレクタとを有
する解像度変換回路。 - 【請求項２】 前記アナログ／デジタル変換器と前記セ
レクタとの間に設けられ、前記アナログ／デジタル変換
器からのビデオ信号の転送速度を変換するデータ転送速
度変換回路を有する請求項１記載の解像度変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175582A JPH0622285A (ja) | 1992-07-02 | 1992-07-02 | 解像度変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175582A JPH0622285A (ja) | 1992-07-02 | 1992-07-02 | 解像度変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0622285A true JPH0622285A (ja) | 1994-01-28 |
Family
ID=15998611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175582A Pending JPH0622285A (ja) | 1992-07-02 | 1992-07-02 | 解像度変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038119A1 (fr) * | 1998-01-22 | 1999-07-29 | Matsushita Electric Industrial Co., Ltd. | Procede et dispositif de conversion d'image |
-
1992
- 1992-07-02 JP JP4175582A patent/JPH0622285A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038119A1 (fr) * | 1998-01-22 | 1999-07-29 | Matsushita Electric Industrial Co., Ltd. | Procede et dispositif de conversion d'image |
| US6348926B1 (en) | 1998-01-22 | 2002-02-19 | Matsushita Electric Industrial Co., Ltd. | Image conversion method and conversion device |
| CN1114886C (zh) * | 1998-01-22 | 2003-07-16 | 松下电器产业株式会社 | 图象变换方法及图象变换装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790110A (en) | System and method for generating video in a computer system | |
| JPH0671306B2 (ja) | 画像読み取り装置 | |
| EP0233720A2 (en) | Television signal - standard converting apparatus | |
| US5440706A (en) | Data shuffling apparatus possessing reduced memory | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH0622285A (ja) | 解像度変換回路 | |
| EP0725534B1 (en) | Image processing method and apparatus | |
| US5537154A (en) | Edge compensation method and apparatus of image signal | |
| US5784502A (en) | Interpolation apparatus | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
| KR100695914B1 (ko) | 영상신호의 포맷변환장치 | |
| JP2594561B2 (ja) | 画像メモリ装置 | |
| JP2944679B2 (ja) | トランスコーダ | |
| JP2827200B2 (ja) | ビデオ信号の順序変換回路 | |
| JP3151288B2 (ja) | 画像要素変換処理装置 | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| JP3156448B2 (ja) | 時間軸補正装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP3384008B2 (ja) | 画像メモリ処理装置 | |
| KR900001643B1 (ko) | Tv 수상기용 2배 주사화상 처리장치 | |
| JPH08223408A (ja) | サンプリング周波数変換回路 | |
| JP2896003B2 (ja) | ２画面テレビ回路 | |
| KR0129265B1 (ko) | 티브이 시스템의 영상신호 수직 변환 장치 | |
| JP2666726B2 (ja) | アナログ画像信号変換方法及び装置 |