JPH11205630A - Synchronizing separator circuit - Google Patents
Synchronizing separator circuitInfo
- Publication number
- JPH11205630A JPH11205630A JP577398A JP577398A JPH11205630A JP H11205630 A JPH11205630 A JP H11205630A JP 577398 A JP577398 A JP 577398A JP 577398 A JP577398 A JP 577398A JP H11205630 A JPH11205630 A JP H11205630A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- level
- sync tip
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、テレビジョン受像
機やビデオテープレコーダなどで使用される映像信号か
ら水平同期信号を分離する同期分離回路に関するもの
で、特にノイズの影響などを受けにくく安定に同期分離
できる同期分離回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronizing separation circuit for separating a horizontal synchronizing signal from a video signal used in a television receiver or a video tape recorder. The present invention relates to a synchronization separation circuit capable of performing synchronization separation.
【0002】[0002]
【従来の技術】テレビジョン受像機やビデオテープレコ
ーダなどで使用される映像信号から水平同期信号を分離
する同期分離回路が知られている。同期分離回路として
は例えば、図2に示されるようなものが考えられる。図
2の入力端子1には映像信号が印加される。印加された
映像信号は、シンクチップ(水平同期信号の先端部)が
シンクチップクランプ回路2でクランプされる。この時
のクランプ電圧は、基準電圧源3の電圧である基準電圧
Vref1となる。2. Description of the Related Art A sync separation circuit for separating a horizontal sync signal from a video signal used in a television receiver, a video tape recorder, or the like is known. As the sync separation circuit, for example, the one shown in FIG. 2 can be considered. A video signal is applied to the input terminal 1 in FIG. In the applied video signal, the sync tip (the leading end of the horizontal synchronization signal) is clamped by the sync tip clamp circuit 2. The clamp voltage at this time becomes the reference voltage Vref1, which is the voltage of the reference voltage source 3.
【0003】クランプされた映像信号は、LPF4でノ
イズ成分が除去された後、バッファ5に印加される。バ
ッファ5を通過した映像信号は、コンパレータ6で基準
電圧Vref2とレベル比較される。基準電圧Vref
2は、基準電圧Vref1と重畳されてコンパレータ6
に印加される。このコンパレータ6での比較により、出
力端子7に同期分離された水平同期信号が得られる。[0005] The clamped video signal is applied to a buffer 5 after a noise component is removed by an LPF 4. The video signal that has passed through the buffer 5 is compared in level with a reference voltage Vref2 by a comparator 6. Reference voltage Vref
2 is superimposed on the reference voltage Vref1 and the comparator 6
Is applied to As a result of the comparison by the comparator 6, a horizontal synchronizing signal synchronized with the output terminal 7 is obtained.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、図2の
方法では入力端子1に加わる映像信号の大きさが変化す
ると、水平同期信号をスライスするレベルが固定してい
るのでスライスする位置が変化してしまった。スライス
する位置が変化すると、安定に同期分離できなくなる。
極端な場合には同期分離自体ができなくなる。However, in the method of FIG. 2, when the magnitude of the video signal applied to the input terminal 1 changes, the slicing position changes because the level for slicing the horizontal synchronizing signal is fixed. Oops. When the slicing position changes, it becomes impossible to perform stable synchronization separation.
In extreme cases, synchronization separation itself cannot be performed.
【0005】その様子を図3に示す。スライスするレベ
ルが図3の点線aのように水平同期信号の先端にちかづ
いてしまうとする。すると、先端で発生し易いノイズの
影響を受け誤判別し易くなる。逆に、スライスするレベ
ルが図3の点線bのようにペデスタルレベルにちかづい
てしまうとする。すると、図示のように映像信号の影響
を受け、この場合も誤判別し易い。FIG. 3 shows this state. It is assumed that the slicing level approaches the leading end of the horizontal synchronizing signal as shown by a dotted line a in FIG. Then, erroneous determination is likely to occur due to the influence of noise that tends to occur at the tip. Conversely, it is assumed that the level to be sliced approaches the pedestal level as shown by a dotted line b in FIG. Then, as shown in the figure, it is affected by the video signal, and in this case, the erroneous determination is also easy.
【0006】[0006]
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、映像信号のシンクチップレベルを基
準電圧Vrefにクランプするシンクチップクランプ回
路と、該シンクチップクランプ回路でクランプされた映
像信号のペデスタルレベルを保持する保持回路と、前記
シンクチップクランプ回路でクランプされた映像信号を
増幅する増幅器と、該増幅器の出力映像信号と前記保持
回路の出力電圧とのレベル比較を行うコンパレータとを
備え該コンパレータから水平同期信号を導出するように
したことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has a sync tip clamp circuit for clamping a sync tip level of a video signal to a reference voltage Vref, and a sync tip clamp circuit for clamping the sync tip level of the video signal. A holding circuit for holding the pedestal level of the video signal, an amplifier for amplifying the video signal clamped by the sync tip clamp circuit, and a comparator for comparing the level of the output video signal of the amplifier with the output voltage of the holding circuit. And a horizontal synchronization signal is derived from the comparator.
【0007】[0007]
【発明の実施の形態】図1に本発明の同期分離回路を示
す。10は映像信号のシンクチップレベルを基準電圧V
refにクランプするシンクチップクランプ回路、11
は該シンクチップクランプ回路10でクランプされた映
像信号のペデスタルレベルを保持する保持回路、12は
前記シンクチップクランプ回路10でクランプされた映
像信号と基準電圧Vrefが印加される差動増幅器、1
3は該差動増幅器12の出力映像信号と前記保持回路の
出力電圧とのレベル比較を行うコンパレータ、14はL
PF、15はバッファ、16は基準電圧源である。FIG. 1 shows a sync separation circuit according to the present invention. Reference numeral 10 denotes the sync tip level of the video signal as the reference voltage V
sync tip clamp circuit for clamping to ref, 11
Is a holding circuit for holding the pedestal level of the video signal clamped by the sync tip clamp circuit 10; 12 is a differential amplifier to which the video signal clamped by the sync tip clamp circuit 10 and the reference voltage Vref are applied;
3 is a comparator for comparing the level of the output video signal of the differential amplifier 12 with the output voltage of the holding circuit.
PF and 15 are buffers, and 16 is a reference voltage source.
【0008】入力端子17には映像信号が印加される。
印加された映像信号は、シンクチップ(水平同期信号の
先端部)がシンクチップクランプ回路10でクランプさ
れる。この時のクランプ電圧は、基準電圧源16の電圧
である基準電圧Vrefとなる。その様子を図4の映像
信号Aに示す。A video signal is applied to the input terminal 17.
In the applied video signal, the sync tip (the leading end of the horizontal synchronization signal) is clamped by the sync tip clamp circuit 10. The clamp voltage at this time becomes the reference voltage Vref which is the voltage of the reference voltage source 16. This is shown in the video signal A of FIG.
【0009】クランプされた映像信号は、LPF14で
ノイズ成分が除去された後、バッファ15に印加され
る。バッファ15を通過した映像信号は、差動増幅器1
2で基準電圧Vrefに基づき増幅される。その様子を
図4の映像信号Bに示す。図1の差動増幅器12の利得
を2倍に設定すると、その波形は図4のBの如くなる。
即ち、シンクチップのレベルを基準電圧Vrefに保っ
た状態で振幅が2倍になっている。The clamped video signal is applied to a buffer 15 after a noise component is removed by an LPF 14. The video signal passing through the buffer 15 is supplied to the differential amplifier 1
At 2, the signal is amplified based on the reference voltage Vref. This is shown in the video signal B of FIG. When the gain of the differential amplifier 12 in FIG. 1 is set to double, the waveform becomes as shown in FIG. 4B.
That is, the amplitude is doubled while the level of the sync chip is kept at the reference voltage Vref.
【0010】そこで、本発明では、この2倍になった水
平同期信号のセンターにスライスレベルがくるように図
4の映像信号Aのペデスタルレベルを検出してスライス
レベルとして利用する。その結果、最適のレベルで水平
同期信号を分離可能となる。本実施例では差動増幅器1
2の利得を2倍に設定したが、無論許容される範囲で上
下させてよい。Therefore, in the present invention, the pedestal level of the video signal A shown in FIG. 4 is detected and used as a slice level so that the slice level comes to the center of the doubled horizontal synchronizing signal. As a result, the horizontal synchronization signal can be separated at an optimum level. In this embodiment, the differential amplifier 1
Although the gain of No. 2 is set to double, it may of course be raised or lowered within an allowable range.
【0011】図4の映像信号Aのペデスタルレベルを検
出するには、S/H回路(サンプルアンドホールド)とし
て動作する保持回路11を利用する。保持回路11は、
バッファ15を通過した映像信号中のペデスタルレベル
をS/Hしてコンパレータ13に印加する。その結果、コ
ンパレータ13では図4の映像信号Bの水平同期信号を
一点鎖線のレベルでスライスできる。In order to detect the pedestal level of the video signal A shown in FIG. 4, a holding circuit 11 which operates as an S / H circuit (sample and hold) is used. The holding circuit 11
The pedestal level in the video signal passing through the buffer 15 is S / Hed and applied to the comparator 13. As a result, the comparator 13 can slice the horizontal synchronizing signal of the video signal B in FIG.
【0012】[0012]
【発明の効果】以上述べた如く、本発明によれば、映像
信号のシンクチップレベルを基準電圧Vrefにクラン
プするシンクチップクランプ回路と、シンクチップクラ
ンプ回路でクランプされた映像信号のペデスタルレベル
を保持する保持回路と、シンクチップクランプ回路でク
ランプされた映像信号を増幅する増幅器とを設け、増幅
器の出力映像信号と保持回路の出力電圧とのレベル比較
を行うようにしているので、常に、水平同期信号のセン
ターにスライスレベルがくるようになる。スライスする
位置が一定化すれば、映像信号の振幅に拘わらず、安定
に同期分離できる。As described above, according to the present invention, the sync tip clamp circuit for clamping the sync tip level of the video signal to the reference voltage Vref, and the pedestal level of the video signal clamped by the sync tip clamp circuit are held. A holding circuit that amplifies the video signal clamped by the sync tip clamp circuit is provided, and the level comparison between the output video signal of the amplifier and the output voltage of the holding circuit is performed. The slice level comes to the center of the signal. If the slicing position is fixed, synchronization and separation can be performed stably regardless of the amplitude of the video signal.
【図1】本発明の同期分離回路を示すブロック図であ
る。FIG. 1 is a block diagram showing a sync separation circuit of the present invention.
【図2】従来の同期分離回路を示すブロック図である。FIG. 2 is a block diagram showing a conventional sync separation circuit.
【図3】従来の動作説明に供する波形図である。FIG. 3 is a waveform chart for explaining the operation of the related art.
【図4】本発明の動作説明に供する波形図である。FIG. 4 is a waveform chart for explaining the operation of the present invention.
(10) シンクチップクランプ回路 (11) 保持回路 (12) 差動増幅器 (13) コンパレータ (16) 基準電圧源 (10) Sync tip clamp circuit (11) Holding circuit (12) Differential amplifier (13) Comparator (16) Reference voltage source
Claims (4)
圧Vrefにクランプするシンクチップクランプ回路
と、 該シンクチップクランプ回路でクランプされた映像信号
のペデスタルレベルを保持する保持回路と、 前記シンクチップクランプ回路でクランプされた映像信
号を増幅する増幅器と、 該増幅器の出力映像信号と前
記保持回路の出力電圧とのレベル比較を行うコンパレー
タとを備え該コンパレータから水平同期信号を導出する
ようにしたことを特徴とする同期分離回路。1. A sync tip clamp circuit for clamping a sync tip level of a video signal to a reference voltage Vref, a holding circuit for holding a pedestal level of a video signal clamped by the sync tip clamp circuit, and the sync tip clamp circuit An amplifier for amplifying the video signal clamped by the above, and a comparator for comparing the level of the output video signal of the amplifier with the output voltage of the holding circuit, and a horizontal synchronization signal is derived from the comparator. And a sync separation circuit.
圧Vrefにクランプするシンクチップクランプ回路
と、 該シンクチップクランプ回路でクランプされた映像信号
のペデスタルレベルを保持する保持回路と、 前記シンクチップクランプ回路でクランプされた映像信
号を基準電圧Vrefを利用して増幅する増幅器と、 該増幅器の出力映像信号と前記保持回路の出力電圧との
レベル比較を行うコンパレータとを備え該コンパレータ
から水平同期信号を導出するようにしたことを特徴とす
る同期分離回路。2. A sync tip clamp circuit for clamping a sync tip level of a video signal to a reference voltage Vref, a holding circuit for holding a pedestal level of a video signal clamped by the sync tip clamp circuit, and the sync tip clamp circuit An amplifier for amplifying the video signal clamped by the above using a reference voltage Vref, and a comparator for comparing a level between an output video signal of the amplifier and an output voltage of the holding circuit, and derives a horizontal synchronization signal from the comparator A synchronization separation circuit.
圧Vrefにクランプするシンクチップクランプ回路
と、 該シンクチップクランプ回路でクランプされた映像信号
のペデスタルレベルを保持する保持回路と、 前記シンクチップクランプ回路でクランプされた映像信
号を基準電圧Vrefを利用して増幅する増幅器と、 該増幅器の出力映像信号と前記保持回路の出力電圧との
レベル比較を行うコンパレータとを備え該コンパレータ
から水平同期信号を導出するようにしたことを特徴とす
る同期分離回路。3. A sync tip clamp circuit for clamping a sync tip level of a video signal to a reference voltage Vref; a holding circuit for holding a pedestal level of the video signal clamped by the sync tip clamp circuit; An amplifier for amplifying the video signal clamped by the above using a reference voltage Vref, and a comparator for comparing a level between an output video signal of the amplifier and an output voltage of the holding circuit, and derives a horizontal synchronization signal from the comparator A synchronization separation circuit.
圧Vrefにクランプするシンクチップクランプ回路
と、 該シンクチップクランプ回路でクランプされた映像信号
のペデスタルレベルを保持する保持回路と、 前記シンクチップクランプ回路でクランプされた映像信
号と基準電圧Vrefが印加される差動増幅器と、 該差動増幅器の出力映像信号と前記保持回路の出力電圧
とのレベル比較を行うコンパレータとを備え該コンパレ
ータから水平同期信号を導出するようにしたことを特徴
とする同期分離回路。4. A sync tip clamp circuit for clamping a sync tip level of a video signal to a reference voltage Vref; a holding circuit for holding a pedestal level of the video signal clamped by the sync tip clamp circuit; A differential amplifier to which a video signal and a reference voltage Vref are applied, and a comparator for comparing a level between an output video signal of the differential amplifier and an output voltage of the holding circuit, and a horizontal synchronization signal from the comparator. A synchronization separation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00577398A JP3863655B2 (en) | 1998-01-14 | 1998-01-14 | Sync separation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00577398A JP3863655B2 (en) | 1998-01-14 | 1998-01-14 | Sync separation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205630A true JPH11205630A (en) | 1999-07-30 |
JP3863655B2 JP3863655B2 (en) | 2006-12-27 |
Family
ID=11620449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00577398A Expired - Lifetime JP3863655B2 (en) | 1998-01-14 | 1998-01-14 | Sync separation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3863655B2 (en) |
-
1998
- 1998-01-14 JP JP00577398A patent/JP3863655B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3863655B2 (en) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863655B2 (en) | Sync separation circuit | |
JP3547970B2 (en) | Sync separation circuit | |
JPH06253170A (en) | Video signal processing circuit | |
JP3594490B2 (en) | Audio IF signal identification device | |
JPS63157571A (en) | Synchronizing signal sampling circuit | |
JP3568396B2 (en) | Audio IF signal identification device | |
JPH06150685A (en) | Sample-hold circuit | |
JPH0533584B2 (en) | ||
JPS63234451A (en) | Drop-out detecting circuit | |
JP3670985B2 (en) | Data service signal detector | |
JPS6247868A (en) | Voice drop-out compensating device | |
JPH05227452A (en) | Synchronization separation circuit | |
JPH07162707A (en) | Synchronization separator circuit | |
JPS62245886A (en) | Dropout compensation device | |
JPH054370Y2 (en) | ||
JPH0213514B2 (en) | ||
KR960013000B1 (en) | Auto-track finding circuit | |
JPH0269079A (en) | Video signal input circuit | |
JPS59167801A (en) | Device for recording or recording and reproducing video signal | |
JP2536790B2 (en) | Magnetic reproducing device with line noise canceller | |
JPS6358667A (en) | Slicing circuit for digital data | |
JPH0654009A (en) | Reception input electric field strength detection circuit | |
JPH0326069A (en) | Synchronizing separator circuit | |
JPS63244977A (en) | Synchronizing signal separating circuit | |
JPS61160879A (en) | Time base corrector of video signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |