JPH11204564A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH11204564A
JPH11204564A JP10008239A JP823998A JPH11204564A JP H11204564 A JPH11204564 A JP H11204564A JP 10008239 A JP10008239 A JP 10008239A JP 823998 A JP823998 A JP 823998A JP H11204564 A JPH11204564 A JP H11204564A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
wiring board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10008239A
Other languages
English (en)
Inventor
Toru Saga
徹 嵯峨
Hidehiro Takeshima
英宏 竹嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP10008239A priority Critical patent/JPH11204564A/ja
Publication of JPH11204564A publication Critical patent/JPH11204564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フェイスダウンボンディングによって中央に
沿って電極を有する半導体チップをボンディングした場
合における接続部分での断線を防止する。 【解決手段】 表裏面の少なくとも一面中央に沿ってパ
ッドを有する配線基板と、前記パッドに電極を介して固
定される半導体チップとを有する半導体装置であって、
前記半導体チップと前記配線基板との間には前記配線基
板に対する前記半導体チップの姿勢を規定するための変
形可能または変形不能の姿勢規定体が設けられている。
前記半導体チップの電極は下地電極と、この下地電極上
にネイルヘッドワイヤボンディングによって接続されか
つ切断された突出したワイヤと、前記下地電極とワイヤ
部分に亘って形成された半田によって形成されている。
前記配線基板と前記半導体チップの隙間は絶縁性樹脂で
充填されている。前記配線基板の表裏面に固定される各
半導体チップは同一構成のメモリ半導体である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法および半導体装置に係わり、フェイスダウンボンディ
ングによって配線基板に接続された半導体チップが、電
極接続部分で揺れ動くおそれのある電極配列を有するも
のに対して有効であり、たとえば、電極が一表面中央に
沿って一列に設けられた半導体チップをフェイスダウン
ボンディングする技術に適用して有効な技術に関する。
【０００２】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止（レジンパッケージ）型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したＴＣＰ（Tape Carrier Package）等が
知られている。
【０００３】リードフレームを用いた半導体装置の構造
の一つとして、半導体チップの上に絶縁性の接着テープ
を介してリード内端部を取り付けるとともに、これらリ
ード内端部と半導体チップの上面に設けられたボンディ
ングパッドをワイヤで接続し、かつ半導体チップ，ワイ
ヤ，リード内端部をレジンパッケージで封止してなるＬ
ＯＣ（Lead on chip) 構造の半導体装置が知られてい
る。
【０００４】ＬＯＣ構造については、日経ＢＰ社発行
「日経マイクロデバイス」1991年２月号、Ｐ89〜Ｐ97に
記載されている。
【０００５】ＬＯＣ構造では、一般に半導体チップの中
央に沿って一列に電極（ボンディングパッド）が配列さ
れ、これらの電極とリード間に導電性のワイヤが接続さ
れる。
【０００６】一方、半導体装置としてのＤＲＡＭ（Dyna
mic Random Access Memory），ＳＲＡＭ（Static Rando
m Access Memory)等のＬＳＩ（大規模集積回路装置）
は、集積度の向上につれてますます大容量化の傾向にあ
る。
【０００７】他方、パーソナルコンピュータ（パソコ
ン）の主記憶部に使用されるメモリモジュールは、半導
体装置の実装効率を向上させるために、一枚のモジュー
ル基板の両面に複数のメモリ半導体装置を実装した構造
になっている。
【０００８】たとえば、株式会社日立製作所半導体事業
部発行「ＧＡＩＮ」、1996年３月１日発行、Ｐ14〜Ｐ18
には、６４ＭビットＤＲＡＭを使用したモジュール（た
とえば８バイトＤＩＭＭや８バイトSmall Outline DIMM
(Dual In-line Memory Module)が開示されている。
【０００９】また、株式会社日立製作所半導体事業部発
行「ＧＡＩＮ」、1997年３月11日発行、Ｐ19およびＰ20
には、短冊状のＰＣＢ（モジュール基板）の表裏面に並
列にガルウィング構造のＴＣＰ型半導体装置を二段重ね
で実装したＴＣＰスタックモジュール（積層実装型モジ
ュール）が開示されている。
【００１０】
【発明が解決しようとする課題】従来のガルウィング型
の半導体装置を二段重ねで実装するメモリモジュール
は、ガルウィング型の半導体装置がパッケージの下方に
リードを突出させる構造になっていることから、メモリ
モジュールが厚くなる。
【００１１】本出願人においては、メモリモジュール等
に組み込みが可能な薄型の半導体装置の開発を行ってい
る。
【００１２】たとえば、半導体チップの電極と外部端子
（リード）をワイヤで接続する構造では、ワイヤのルー
プの高さが製品の薄型化を妨げる。
【００１３】フェイスダウンボンディングによって半導
体チップの電極を外部端子に直接接続する構造は、製品
の薄型化を図ることができる。
【００１４】そこで、本出願人にあっては、ＤＲＡＭを
構成するＬＯＣ用の半導体チップを配線基板の表裏面に
フェイスダウンボンディングする方法について検討して
いる。
【００１５】しかし、ＬＯＣ用の半導体チップを、配線
基板にそのままフェイスダウンボンディングすると、電
極接続部分は半導体チップの中央に沿って一列になるこ
とから、ボンディング時またはボンディング後の取扱い
時に加わる振動，衝撃等によって、半導体チップが前記
電極接続部分を中心に傾き、電極の接続部分にクラック
等が入り、接続不良を起こすことが判明した。
【００１６】図１６は配線基板からなるキャリア基板２
の一面にＬＯＣ用の半導体チップ３をフェイスダウンボ
ンディングによって接続した状態を示す図である。
【００１７】キャリア基板２の一面（上面）には、半導
体チップ３の電極８が接続されるパッド２０が設けら
れ、半導体チップ３は電極８を介してキャリア基板２の
パッド２０に接続されている。電極８は半導体チップ３
の表面に形成された下地電極８ａ上に形成された半田か
らなるバンプ電極８ｂで形成されている（同図には、接
続前の半導体チップ３を二点鎖線で示してある）。接続
はハンダリフローによって行われ、半田からなる接続部
分２５によって半導体チップ３は配線基板２に固定され
る。
【００１８】半導体チップ３は、下面の中央部分におい
て１列に並びかつ小面積の接続部分２５によって接続さ
れるため、少しの振動等によっても前記半導体チップ３
は両翼を上下に振らせるように動くようになり、この結
果、接続部分２５にクラックが入り、断線等の不良が発
生する。
【００１９】また、耐湿性や接合強度を高めるために、
キャリア基板２と半導体チップ３との間の隙間に絶縁性
樹脂を充填する（アンダーフィル形成）場合にも、半導
体チップ３が動き接続部分２５の断線が生じるおそれが
ある。
【００２０】一方、半導体チップ３が傾斜してキャリア
基板２に固定されると、傾斜した分半導体チップ３の固
定高さが高くなり、半導体装置が厚くなり、半導体装置
の実装高さが高くなる。
【００２１】本発明の目的は、半導体チップの電極部分
で断線が発生し難い半導体装置の製造技術を提供するこ
とにある。
【００２２】本発明の他の目的は、所定の姿勢に半導体
チップを固定する半導体装置の製造技術を提供すること
にある。本発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあきらかに
なるであろう。
【００２３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）表裏面の少なくとも一面中央に沿ってパッドを有
する配線基板と、前記パッドに電極を介して固定される
半導体チップとを有する半導体装置であって、前記半導
体チップと前記配線基板との間には前記配線基板に対す
る前記半導体チップの姿勢を規定するための変形可能ま
たは変形不能の姿勢規定体が設けられている。前記半導
体チップの電極は下地電極と、この下地電極上にネイル
ヘッドワイヤボンディングによって接続されかつ切断さ
れた突出したワイヤと、前記下地電極とワイヤ部分に亘
って形成された高融点の接合材によって形成されてい
る。前記配線基板と前記半導体チップの隙間は絶縁性樹
脂で充填されている。前記配線基板の表裏面に固定され
る各半導体チップは同一構成のメモリ半導体を構成して
いる。前記配線基板の表裏面の少なくとも一面には表面
実装用の外部端子が設けられている。前記半導体チップ
は前記配線基板の表裏面に設けられた半導体チップが埋
没するチップ収容窪内に固定されるとともに、前記チッ
プ収容窪の外側の配線基板表面にはそれぞれ表裏で対称
となる前記外部端子が設けられ、半導体装置を重ねてモ
ジュールを構成することができるように構成されてい
る。
【００２４】前記半導体装置は以下の工程を有する方法
によって製造される。一面中央に沿って電極を有する半
導体チップおよび前記電極に対応し前記電極が接続され
るパッドを有する配線基板を用意する工程と、前記半導
体チップの電極を前記パッドに重ねて電気的かつ機械的
に接続する工程とを有する半導体装置の製造方法であっ
て、前記半導体チップの姿勢を規定するための変形可能
または変形不能の姿勢規定体を前記配線基板と前記半導
体チップとの間に介在させて前記半導体チップを所望の
姿勢（配線基板に対して半導体チップを平行）にして前
記配線基板に固定する。前記半導体チップの電極は下地
電極上にネイルヘッドワイヤボンディングによってワイ
ヤを接続した後前記ワイヤを切断し、その後突出したワ
イヤ部分に高融点の接合材を付着させて形成する。前記
配線基板と前記半導体チップの隙間を絶縁性樹脂で充填
して塞ぐ。前記配線基板の表裏面の半導体チップは同一
構成のメモリ半導体である。前記配線基板の表裏面の少
なくとも一面には表面実装用の外部端子を設けておく。
前記半導体チップは前記配線基板の表裏面に設けられた
半導体チップが埋没するチップ収容窪内に固定するよう
に配線基板を形成しておく。また、前記チップ収容窪の
外側の配線基板表面にはそれぞれ表裏で対称となる前記
外部端子を設け、半導体装置を重ねてモジュールを構成
できるように構成しておく。
【００２５】（２）前記手段（１）の構成において、前
記配線基板の表面には底面に前記パッドが設けられた溝
または窪みが設けられ、前記溝または窪み部分を除く配
線基板の表面に前記半導体チップの表面が接触または僅
かの空隙を有して対面している。
【００２６】前記半導体装置は以下の工程を有する方法
によって製造される。前記手段（１）の半導体装置の製
造方法において、前記配線基板の表面に溝または窪みを
設け、前記溝または窪みの底に前記パッドを形成してお
き、前記半導体チップの電極を前記パッドに接続する
際、前記溝または窪み部分を除く配線基板の表面を前記
半導体チップの表面に対面させて半導体チップの姿勢を
規定する。
【００２７】前記（１）の手段によれば、（ａ）一面の
中央に沿って電極を有する半導体チップをフェイスダウ
ンボンディングによって配線基板に固定する際、変形可
能または変形不能の姿勢規定体を前記配線基板と前記半
導体チップとの間に介在させて前記半導体チップの姿勢
を規定（配線基板と半導体チップが平行）するため、半
導体チップ接続後は半導体チップは揺れ動かなくなる。
したがって、配線基板の取扱時は勿論のこと、前記配線
基板と前記半導体チップとの間に絶縁性樹脂を充填する
際も、半導体チップは前記電極の接続部分を中心にして
揺れ動かなくなり、前記接続部分にクラックが入って断
線が発生するようなことがなくなる。この結果、半導体
装置の製造歩留りが高くなるとともに、製造された半導
体装置の接続部分の信頼性が高くなる。
【００２８】（ｂ）半導体チップの電極は、ネイルヘッ
ドワイヤボンディングによってワイヤを接続した後前記
ワイヤを切断し、その後突出したワイヤ部分に高融点の
接合材を形成するため、半導体チップの固定時、前記高
融点の接合材が軟化あるいは溶融した状態でも前記ワイ
ヤ部分は変形しないで半導体チップを支える状態になる
ことから、半導体チップは前記ワイヤ部分を中心にして
揺れ動き易い状態になるが、前記姿勢規定体が介在され
ていることから半導体チップの姿勢が崩れなくなり、電
極の接続部分にクラックが入り断線したり接続の信頼性
を損なわせるようなことがなくなる。
【００２９】（ｃ）半導体チップをフェイスダウンボン
ディングによって配線基板に固定することから、半導体
チップの電極と配線基板の配線（パッド）をワイヤで接
続する構造に比較して半導体チップの搭載高さを低くで
き、半導体装置を薄くすることができる。
【００３０】（ｄ）配線基板の表裏面に同一構成のメモ
リ半導体チップを搭載することによってメモリ容量の高
い半導体装置を得ることができる。
【００３１】（ｅ）配線基板の一面側または両面側の半
導体チップ搭載領域は窪み、前記半導体チップは前記窪
み内に実装されることから半導体装置の薄型化が達成で
きる。
【００３２】（ｆ）配線基板の両面側を窪ませ、この窪
み内に半導体チップを埋没させる構造にすることによっ
て、前記窪み外の表面に設けた外部端子は、半導体装置
を重ね合わせた状態で上下の半導体装置の外部端子同士
の接続が可能になり、新たに形成された半導体装置（モ
ジュール）のメモリ容量の増大が達成される。
【００３３】前記（２）の手段によれば、半導体チップ
は溝または窪みを除く配線基板の表面で半導体チップの
姿勢を規定できるように構成されていることから、前記
手段（１）の場合と同様に半導体チップの電極の接続部
分を中心とした揺れが起きなくなり、接続部分の損傷が
起きなくなる。
【００３４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。な
お、本明細書において、半導体装置とは、複数の半導体
チップを一つの配線基板やキャリア基板等に実装した半
導体モジュール（マルチチップ・モジュールをも含むこ
ととする。
【００３５】（実施形態１）図１乃至図１１は本発明の
一実施形態（実施形態１）の半導体装置およびその製造
方法に係わる図である。
【００３６】本実施形態１の半導体装置について説明す
る前に、本発明の半導体装置の製造方法、すなわち、配
線基板２ａに半導体チップ３をフェイスダウンボンディ
ングによって接続する方法等について、図１を用いて説
明する。
【００３７】半導体チップ３は、図４に示すように、一
面の中央に沿って複数の電極８を有する構造になってい
る。これは、たとえば、ＬＯＣ用に用意された半導体チ
ップをフェイスダウンボンディングできる構造に改造し
たものである。
【００３８】すなわち、前記電極８は、図５および図１
に示すように、二点鎖線で示すように、半導体チップ３
の表面に形成された下地電極８ａ上に形成されるネイル
ヘッドワイヤボンディングによって形成される背丈の低
いワイヤ８ｃと、主として前記ワイヤ８ｃに付着形成さ
れた高融点の接合材８ｄとからなり、ワイヤ８ｃと接合
材８ｄとによってバンプ電極８ｂが形成されている。
【００３９】前記ワイヤ８ｃは２０〜５０μｍ直径で高
さ５０μｍ程度となり、バンプ電極８ｂは直径８０〜９
０μｍになっている。
【００４０】また、前記接合材８ｄは、たとえば高融点
の鉛−錫半田で形成されている。これは、半導体装置１
を配線基板等からなるマザーボード等に表面実装する
際、半導体装置１の外部端子を接続する半田等の接合材
のリフロー温度よりも高くして、半導体チップ３がキャ
リア基板２から離脱するのを防止するためである。
【００４１】一方、配線基板２ａは、その表面に前記電
極８に対応するパッド２０を有している。
【００４２】半導体チップ３を配線基板２ａに固定（搭
載）する際は、コレット４０の下面に半導体チップ３を
真空吸着保持し、かつ配線基板２ａの各パッド２０に各
電極８が重なるように位置決めして半導体チップ３を配
線基板２ａ上に載置し、その後加熱（リフロー）して前
記接合材８ｄを一時的に溶かす。接合材８ｄの再硬化に
よりワイヤ８ｃは接続部分２５を介してパッド２０に電
気的かつ機械的に固定される。
【００４３】この際、半導体チップ３が傾いたり、揺れ
たりしないように、電極８の両側の半導体チップ３の面
部分と配線基板２ａとの間に、絶縁性の姿勢規定体４１
を介在させる。たとえば、図６に示すように、矩形体か
らなる半導体チップ３の４隅部分に姿勢規定体４１が配
置される。この姿勢規定体４１は、半導体チップ３を配
線基板２ａに固定する際の姿勢を規定する役割を果た
し、半導体チップ３が配線基板２ａに平行に固定される
ように働く。
【００４４】図６は、コレット４０の下端に真空吸着し
た半導体チップ３を、配線基板２ａ上に供給する状態を
示す電極８や姿勢規定体４１を透視的に見た模式的平面
図である。
【００４５】前記姿勢規定体４１は、半導体チップ３の
搭載姿勢を規定するものであり、電極８の両側の姿勢規
定体４１を同一寸法のものにすることによって、半導体
チップ３をキャリア基板２に対して平行に搭載すること
ができ、半導体チップ３の搭載高さを最も低くすること
ができる。
【００４６】姿勢規定体４１は変形可能なものまたは変
形不能のものであって、半田リフローに支障がなくかつ
姿勢にも変化を来さない。
【００４７】すなわち、姿勢規定体４１が変形不能なも
のである場合は、半導体チップ３を押し下げるような外
力を加えなくても半導体チップ３を姿勢規定体４１で支
持させる状態で半田の濡れ性を利用してパッド２０とワ
イヤ８ｃとを接続させることができる。また、姿勢規定
体４１を変形可能なもので形成した場合は、半導体チッ
プ３を押し下げても前記姿勢規定体４１が変形すること
から、半導体チップ３が割れるようなことがない。
【００４８】したがって、姿勢規定体４１として変形可
能なものまたは変形不能のものを使用できる。
【００４９】一方、前記姿勢規定体４１が、配線基板２
ａおよび半導体チップ３の絶縁性の表面に接触する構成
の場合は、前記姿勢規定体４１は導電性のものでも特に
支障は起きない。
【００５０】このように姿勢規定体４１を介在させて配
線基板２ａに固定された半導体チップ３は、その後の取
扱い時に振動や衝撃を受けても、接続部分２５を中心に
半導体チップ３が揺れ動かないため、接続部分２５にク
ラックが入ったり断線することもなく、接続の信頼性が
高くなるとともに、接続の歩留りが向上する。
【００５１】また、図７に示すように、前記配線基板２
ａと半導体チップ３との間の隙間に絶縁性樹脂９を充填
して、半導体チップ３と配線基板２ａとの接合強度を高
めたり、耐湿性を向上させたりする場合においても、樹
脂の進入時の外力によって半導体チップ３が接続部分２
５を中心に揺れ動いたりすることがなく、接続部分２５
にクラックが発生したり、断線が発生することがない。
【００５２】なお、前記姿勢規定体４１は、あらかじめ
半導体チップ３または配線基板２ａの表面に形成してお
いてもよい。
【００５３】つぎに、本実施形態１の半導体装置および
その製造方法について説明する。半導体チップ３は図１
で示した構成になっている。前記半導体チップ３は、特
に限定はされないが、１６ビット構成の１６ＭＤＲＡＭ
で構成されている。
【００５４】本実施形態１の半導体装置１は、図２およ
び図３に示すように、配線基板からなるキャリア基板２
の裏面２ｂの両側に沿って外部端子１０を配置した構造
になるとともに、表裏面にそれぞれ半導体チップ３をフ
ェイスダウンボンディングした構造になっている。
【００５５】キャリア基板２の裏面２ｂには半導体チッ
プ３が埋没する深さの窪み７が設けられ、半導体チップ
３はこの窪み７の底に搭載されるようになっている。ま
た、外部端子１０は前記窪み７の外側の裏面２ｂに設け
られ、半導体装置１は表面実装構造になっている。
【００５６】また、これが本発明の特徴の一つである
が、キャリア基板２の表裏面に搭載される半導体チップ
３においては、電極８の両側の半導体チップ３の表面
と、これに対面するキャリア基板２の表面との間には、
絶縁性樹脂からなる姿勢規定体４１が介在されている。
この姿勢規定体４１は、半導体チップ３をキャリア基板
２に固定する際の姿勢を規定する役割を果たし、半導体
チップ３がキャリア基板２に平行に固定されるように働
く。この結果、半導体チップ３の搭載高さが最も低くな
る。
【００５７】そして、半導体チップ３の搭載時および搭
載後も、キャリア基板２のパッド２０と半導体チップ３
の電極８との接続部分での断線が防止できるとともに、
接続の信頼性が低下することもない。
【００５８】また、半導体チップ３とキャリア基板２と
の間の隙間には、絶縁性樹脂９が充填（アンダーフィ
ル）されている。この絶縁性樹脂９は半導体チップ３の
側面側をも覆い、半導体チップ３の表面の保護を図ると
ともに、半導体チップ３のキャリア基板２に対する接合
強度の向上を図ることができる。
【００５９】前記キャリア基板２は配線基板からなり、
たとえば、長方形のセラミック板で形成されている。キ
ャリア基板２は多層配線構造であり、たとえば配線は４
層になっている。キャリア基板２は、特に限定はされな
いが、縦１９ｍｍ前後，横１２ｍｍ前後，厚さ０．９ｍ
ｍ前後である。
【００６０】キャリア基板２は、図３，図１０に示すよ
うに、外形寸法が同一になる第１層板４，第２層板５，
第３層板６を順次重ねた構造になっている。
【００６１】前記第１層板４は枠構造であり、その枠の
内側領域に第２層板５の下面が露出するようになってい
る。第１層板４の厚さは０．４ｍｍ程度であり、枠の内
法寸法は８ｍｍ前後×１６ｍｍ前後である。この結果、
キャリア基板２の裏面側に形成される矩形の窪み７は縦
１６ｍｍ前後，横８ｍｍ前後，深さ０．４ｍｍ前後にな
る。
【００６２】第１層板４の下面には第１層配線１１が設
けられ、第１層板４と第２層板５との間には第２層配線
１２が設けられ、第２層板５と第３層板６との間には第
３層配線１３が設けられ、第３層板６の上面には第４層
配線１４が設けられている。また、第３層板６の上面の
周縁部分には枠状に絶縁層１５が設けられ、第４層配線
１４を覆っている。
【００６３】キャリア基板２の両側には半円弧状の窪み
１６が所定間隔に形成され、この表面には導体層１７が
設けられている。前記第１層配線１１と所定の配線（第
２層配線１２，第３層配線１３，第４層配線１４）は、
前記導体層１７によって接続されている。前記第１層配
線１１は表面実装用の外部端子１０を構成する。
【００６４】また、前記半円弧状の窪み１６は、多層配
線構造のセラミック板にスルーホールを設けた後、メッ
キ等によって前記スルーホールの内面に導体層１７を形
成し、その後前記スルーホール列の中心に沿ってセラミ
ック板を分断してキャリア基板２を製造する結果形成さ
れるものである。
【００６５】図８はキャリア基板２の平面図であり、第
４層配線１４と導体層１７がハッチングが施されて示さ
れている。また、図８には二点鎖線で示すように第３層
配線１３も示されている。
【００６６】第３層配線１３はそれぞれ電気的に独立し
た二つのシート状配線となり、第１基準電位（たとえば
電源電位Ｖｃｃ）と、第２基準電位（たとえば接地電位
Ｖｓｓ）を構成し、一方のシート状配線はキャリア基板
２の一側の所定導体層１７に接続され、他方のシート状
配線はキャリア基板２の他側の所定導体層１７に接続さ
れている。また、それぞれのシート状配線は、スルーホ
ールに充填された一部で図示する導体層１９（図８参
照）を介して第２層配線１２や第４層配線１４の電源電
位や接地電位を構成する配線部分に接続されている。
【００６７】図９はキャリア基板２の底面図であり、第
１層配線１１，第２層配線１２，導体層１７がハッチン
グが施されて示されている。
【００６８】配線は、導体ペーストの印刷とその焼成に
よって形成されるとともに、露出する配線はその表面に
ニッケルメッキが施されかつ金メッキが施されている。
【００６９】なお、図８および図９においては、キャリ
ア基板２の両側に端子番号を付してある。
【００７０】前記第２層配線１２および第４層配線１４
の各配線の先端は、キャリア基板２の中心線にまで到達
し、その先端部分は略矩形のパッド２０を構成してい
る。このパッド２０に半導体チップ３の電極８が、図３
に示すように、高融点の鉛錫半田（金錫半田等他の高融
点の半田等でもよい）からなる接合材８ｄを介して電気
的に接続されている。すなわち、半導体チップ３はフェ
イスダウンボンディング構造でキャリア基板２に実装さ
れている。
【００７１】図１１は半導体装置１の各ピンの機能を示
す模式的平面図である。
【００７２】外部端子１０は、一側に１６本、他側に１
６本で合計３２本となっている。キャリア基板２の両側
に示す番号は、それぞれ端子番号であり、各外部端子１
０は以下のようになっている。
【００７３】１番端子および１６番端子はＶｃｃであ
り、電源電位、たとえば動作電位供給用端子である。
【００７４】２番端子乃至５番端子はＩ／Ｏ１（Ｄ），
Ｉ／Ｏ１（Ｕ），Ｉ／Ｏ２（Ｄ），Ｉ／Ｏ２（Ｕ）であ
り、入出力端子である。Ｕはキャリア基板２の上面（表
面）の半導体チップ３の電極に接続されることを意味
し、Ｄはキャリア基板２の下面（裏面）の半導体チップ
３の電極に接続されることを意味する。以下、Ｕ，Ｄは
同様である。
【００７５】６番端子および７番端子はライトイネーブ
ル（write enable)信号端子であり、６番端子はＷＥ
（Ｄ）であり、７番端子はＷＥ（Ｕ）である。
【００７６】８番端子および９番端子は、ロウアドレス
ストローブ（row adress strobe)信号端子であり、８番
端子はＲＡＳ（Ｄ）であり、９番端子はＲＡＳ（Ｕ）で
ある。
【００７７】１０番端子乃至１５番端子はＡ１１，Ａ１
０，Ａ０〜Ａ３であり、アドレス端子である。
【００７８】１７番端子および３２番端子はＶｓｓであ
り、基準電位、たとえば回路の接地電位供給用端子であ
る。
【００７９】１８番端子乃至２３番端子はＡ４〜Ａ９で
あり、アドレス信号端子である。
【００８０】２４番端子はアウトプットイネーブル（ou
t put enable)端子であり、２４番端子はＯＥ（Ｄ）で
あり、２５番端子はＯＥ（Ｕ）である。
【００８１】２６番端子および２７番端子はカラムアド
レスストローブ（column adress strobe)信号端子であ
り、２６番端子はＣＡＳ（Ｄ）であり、２７番端子はＣ
ＡＳ（Ｕ）である。
【００８２】２８番端子乃至３１番端子はＩ／Ｏ３
（Ｄ），Ｉ／Ｏ３（Ｕ），Ｉ／Ｏ４（Ｄ），Ｉ／Ｏ４
（Ｕ）であり、入出力端子である。
【００８３】半導体チップ３は、たとえば縦約１３ｍ
ｍ，横約６ｍｍ，厚さ０．３ｍｍとなり、半導体装置１
の厚さは、全体で約１．２ｍｍになっている。
【００８４】つぎに、本実施形態１の半導体装置１の製
造方法について説明する。最初に図８乃至図１０に示す
多層配線構造のキャリア基板２を製造するとともに、中
心線に沿って電極８を有する半導体チップ３（図３参
照）を製造する。
【００８５】半導体チップ３においては、ＬＯＣ構造の
集積回路装置を製造する場合の半導体チップをそのまま
転用することができる。
【００８６】つぎに、キャリア基板２の表裏面に半導体
チップ３を搭載する。搭載においては、半導体チップ３
の電極８がキャリア基板２のパッド２０に重なるように
した後、リフローして半導体チップ３の接合材８ｄまた
は接合材８ｄやキャリア基板２のパッド２０にあらかじ
め形成しておいた半田で、半導体チップ３をキャリア基
板２に実装する。
【００８７】この際、半導体チップ３が電極８の部分を
中心にしてその左右部分が上下に揺れ動かないように、
キャリア基板２と半導体チップ３との間に絶縁性樹脂か
らなる姿勢規定体４１を介在させる。この姿勢規定体４
１はボール状のものでもよく、また転がらないように下
あるいは上下を平坦にしたものでもよい。
【００８８】また、姿勢規定体４１の高さは、電極８の
下端がキャリア基板２のパッド２０に接触する程度であ
ればよい。すなわち、少しの隙間があっても、バンプ電
極８ｂを構成する半田は吸い上がり、パッド２０とワイ
ヤ８ｃとは確実に接合される。
【００８９】姿勢規定体４１が存在しない場合は、半田
が溶けた際、ワイヤ８ｃによって半導体チップ３はその
中央部分が支えられることになり、ワイヤ８ｃ部分を中
心に半導体チップ３は揺れ動く可能性がある。
【００９０】しかし、本実施形態１の場合では、ワイヤ
８ｃ列の両側の半導体チップ３部分が姿勢規定体４１で
支持されるため、半導体チップ３の固定時にも半導体チ
ップ３が揺れ動くことがなく、半田が硬化した後の接続
部分２５にクラックが入ることがない。
【００９１】半導体チップ３のバンプ電極８ｂを形成す
る方法として、本実施形態１では、下地電極８ａ上にネ
イルヘッドワイヤボンディングによってワイヤを接続
し、その後ワイヤを切断し、さらに前記ワイヤ８ｃ部分
に半田からなる接合材８ｄを形成してバンプ電極８ｂを
形成する。
【００９２】前記ワイヤ８ｃに半田の接合材８ｄを付着
させる場合、容器に入れた導電性ペーストやメッキ浴に
入れた半田液に、ワイヤ８ｃの先端部分を一瞬浸漬させ
かつ引き上げることによって、表面張力を利用して容易
に導電性ペーストや半田によるバンプ電極８ｂを形成す
ることができる。
【００９３】この結果、たとえば、下地電極に半田ボー
ルを位置決め供給しかつ加熱して下地電極８ａを形成す
る等の方法に比較して、ワイヤ利用のバンプ電極８ｂの
作製方法では、バンプ電極作製コストが安くなり、半導
体チップ３の製造コスト低減が達成できる。したがっ
て、この半導体チップ３をフェイスダウンボンディング
によって組み込んだ半導体装置１の製造コストの低減も
可能になる。
【００９４】つぎに、半導体チップ３とキャリア基板２
との間の隙間を絶縁性樹脂９で充填して半導体チップ３
の表面を保護するとともに、半導体チップ３のキャリア
基板２に対する接着力を増大させる。
【００９５】前記絶縁性樹脂９の充填においては、図示
しないディスペンサーのノズル先端から絶縁性樹脂９を
キャリア基板２上に落下させるとともに、キャリア基板
２を傾斜させ、絶縁性樹脂９の自重による流れと毛細管
現象を利用して、半導体チップ３とキャリア基板２との
隙間に絶縁性樹脂９が充満するようにする。
【００９６】この樹脂充填（アンダーフィル）は、キャ
リア基板２の表裏面に半導体チップ３を実装した後行っ
てもよく、またキャリア基板２の一面に半導体チップ３
を実装した後アンダーフィルを行い、その後キャリア基
板２の他の面に半導体チップ３を実装した後アンダーフ
ィルを行う方法でもよい。
【００９７】キャリア基板２と半導体チップ３間に樹脂
が浸入して行く場合においても、半導体チップ３は接続
部分２５を介してキャリア基板２に固定され、かつ接続
部分２５の両側の半導体チップ３部分は姿勢規定体４１
に支持されていることから、揺れ動くことがなく、接続
部分２５に大きな応力が加わることがないためクラック
が発生することがない。すなわち、接続部分２５による
電気的接合が損なわれることがない。
【００９８】つぎに、前記絶縁性樹脂９のキュアーを行
い絶縁性樹脂９を硬化させる。これにより、図２および
図３に示すような半導体装置１が製造される。この半導
体装置１は、キャリア基板２の表裏面にメモリ半導体チ
ップ３を搭載して、メモリ容量を増大した半導体装置で
あり、マルチチップ・モジュール（半導体モジュール）
とも呼べる。
【００９９】図１２は本実施形態１の半導体装置１を、
モジュール基板３１の表裏面に実装して形成したメモリ
モジュール３０を示す模式的平面図である。
【０１００】このメモリモジュール３０は、前記半導体
装置１をモジュール基板３１の表裏面に４個づつ実装し
た構造になり、全体で１６ビット構成の１６ＭＤＲＡＭ
（半導体チップ３）が１６個搭載された構成になり、４
Ｍワード６４ビット構成になっている。また、図示はし
ないが、モジュール基板には制御用ＩＣやコンデンサ等
の受動部品が搭載されている。
【０１０１】モジュール基板３１は、たとえば、ガラス
エポキシ樹脂配線基板で形成され、長さ６７．６ｍｍ，
幅２５．４ｍｍ，厚さ１．０ｍｍになっている。半導体
装置１は１．２ｍｍ程度の厚さであることから、モジュ
ール基板３１の表裏面にそれぞれ半田等の接合材を用い
て実装した場合、メモリモジュール３０の厚さは、規格
の３．８ｍｍよりも薄い３．４〜３．６ｍｍ程度とな
る。
【０１０２】このメモリモジュール３０によれば、モジ
ュール基板３１に実装する半導体装置１の厚さが薄いこ
とから、メモリモジュール３０の厚さを薄くすることが
できる。
【０１０３】本実施形態１の半導体モジュール１によれ
ば以下の効果を奏する。 （１）一面の中央に沿って電極８を有する半導体チップ
３をフェイスダウンボンディングによってキャリア基板
２に固定する際、変形可能または変形不能の姿勢規定体
４１を前記キャリア基板２と前記半導体チップ３との間
に介在させて半導体チップ３をキャリア基板２に平行に
するため、半導体チップ接続後は半導体チップ３は揺れ
動かなくなる。したがって、キャリア基板２の取扱時は
勿論のこと、キャリア基板２と半導体チップ３との間に
絶縁性樹脂９を充填する際も、半導体チップ３は接続部
分２５を中心にして揺れ動かなくなり、接続部分２５に
クラックが入って断線が発生するようなことがなくな
る。この結果、半導体装置１の製造歩留りが高くなると
ともに、製造された半導体装置１の接続部分の信頼性が
高くなる。
【０１０４】（２）半導体チップ３の電極８（バンプ電
極８ｂ）は、ネイルヘッドワイヤボンディングによって
ワイヤを接続した後前記ワイヤを切断し、その後突出し
たワイヤ８ｃ部分に高融点半田からなる接合材８ｄを形
成するため、半導体チップ３の固定時、前記接合材８ｄ
が軟化あるいは溶融した状態でも前記ワイヤ８ｃは変形
しないで半導体チップ３を支える状態になることから、
半導体チップ３は前記ワイヤ８ｃを中心にして揺れ動き
易い状態になる。しかし、本実施形態１では、前記姿勢
規定体４１が介在されていることから半導体チップ３の
姿勢が崩れなくなり、電極８の接続部分２５にクラック
が入り断線したり接続の信頼性を損なわせるようなこと
がなくなる。
【０１０５】（３）半導体チップ３をフェイスダウンボ
ンディングによってキャリア基板２に固定することか
ら、ワイヤボンディングで半導体チップ３の電極とキャ
リア基板２のパッド２０を接続する構造に比較して半導
体チップ３の搭載高さを低くでき、半導体装置１を薄く
することができる。
【０１０６】（４）キャリア基板２の表裏面に同一構成
のメモリ半導体チップを搭載することによってメモリ容
量の高い半導体装置１を得ることができる。
【０１０７】（５）キャリア基板２の一面側の半導体チ
ップ搭載領域は窪み７、前記半導体チップ３は前記窪み
７内に実装されることから半導体装置１の薄型化が達成
できる。
【０１０８】本実施形態１では、メモリ半導体装置とし
てＤＲＡＭに適用した例について説明したが、シンクロ
ナスＤＲＡＭ，フラッシュメモリ等他のメモリ半導体装
置にも同様に適用できる。
【０１０９】（実施形態２）図１３（ａ）〜（ｃ）は本
発明の他の実施形態（実施形態２）による半導体装置の
製造方法を示す図である。この例は、図１に示す例と同
様に配線基板２ａの一面に高融点の半田からなる電極８
（バンプ電極８ｂ）を有する半導体チップ３を搭載する
構造について説明する。
【０１１０】図１３（ａ）に示すように、配線基板２ａ
の表面に溝または窪み、たとえば直線状に延在する溝５
０を形成しておく。この溝５０の底（溝底）には、半導
体チップ３の一面中央に沿って設けられた電極８に対応
するパッド２０が配設されている。パッド２０は配線５
１の先端部分によって形成されている。
【０１１１】半導体チップ３のバンプ電極８ｂを、前記
パッド２０に重なるように位置決めして半導体チップ３
を配線基板２ａに重ねた状態では、バンプ電極８ｂの先
端がパッド２０の表面に接触または僅かの空隙を有する
ようになる。この結果、半導体チップ３のバンプ電極８
ｂ（電極８）の両側の半導体チップ３の表面部分は、配
線基板２ａの表面に接触または僅かの空隙を有して対面
するようになる。
【０１１２】本実施形態２では、溝５０の両側の配線基
板２ａの表面部分が、半導体チップ３の固定姿勢を規定
する姿勢規定体になる。
【０１１３】つぎに、一時的に加熱して、前記バンプ電
極８ｂを溶かし、半導体チップ３を半田からなる接続部
分２５で配線基板２ａに固定する。この状態では、接続
部分２５の両側の半導体チップ３部分は、配線基板２ａ
の表面に接触するか、あるいは僅かの空隙を有して配線
基板２ａの表面に対峙する。接続部分２５による接合時
およびその後では、半導体チップ３の表面と配線基板２
ａとの間の空隙は、外力を加えて半導体チップ３の一端
を配線基板２ａの表面に接触させた状態で、接続部分２
５にクラックが発生しない程度以下の空隙になるよう
に、溝５０の深さ，パッド２０の厚さ，バンプ電極８ｂ
の突出高さを設定する必要がある。
【０１１４】つぎに、前記溝５０内に絶縁性樹脂９を流
し込み、かつ毛細管現象を利用して半導体チップ３と配
線基板２ａとの間の隙間に絶縁性樹脂９を充填し、半導
体チップ３と配線基板２ａとの接合強度を向上させる。
【０１１５】半導体チップ３を固定した後の配線基板２
ａの取扱時、または絶縁性樹脂９の充填時、半導体チッ
プ３に外力が加わっても、接続部分２５の両側の半導体
チップ３部分は、姿勢規定体となる配線基板２ａの表面
部分によって規定されるため、接続部分２５の両側の半
導体チップ３部分が上下に大きく動くことがなく、接続
部分２５にクラックが入ることもなく、接続部分２５の
損傷による断線や電気的接続の信頼性を低下させるよう
なこともない。
【０１１６】したがって、本実施形態２によれば、半導
体チップの電極の接続の信頼性の高い半導体装置１を高
歩留りで製造することができる。
【０１１７】（実施形態３）図１４は本発明の実施形態
３の半導体装置を示す模式的断面図である。本実施形態
３では、キャリア基板２の表裏面にそれぞれ窪み７を設
け、これら窪み７の底に半導体チップ３を搭載する構造
になっている。
【０１１８】キャリア基板２の窪み７部分と、この窪み
７の底に搭載れる半導体チップ３は、前記実施形態１と
同様な構造になっている。そして、窪み７内で搭載され
た半導体チップ３は、窪み７からは外に突出せずに埋没
する構造になる。
【０１１９】キャリア基板２の表裏面には外部端子１０
がそれぞれ表裏面で同一パターンに設けられている。し
たがって、図１５に示すように、順次半導体装置１を重
ね、かつ上下で接触する外部端子１０同士を図示しない
半田で電気的に接続させることによって、多段構造の半
導体装置１、すなわち、マルチチップ・モジュール（半
導体モジュール）６０が製造できることになる。
【０１２０】半導体モジュール６０は、キャリア基板２
の表裏面に設けた窪み７に薄型の半導体装置１を組み込
むため薄型化できる。
【０１２１】半導体モジュール６０は複数のメモリ半導
体チップ３が搭載されることからメモリ容量の増大が達
成される。
【０１２２】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。実施形
態では、一面中央に沿って電極を有する半導体チップを
フェイスダウンボンディングで搭載する例について説明
したが、電極配列は他のパターンでもよい。すなわち、
本発明では、半導体チップの搭載時、半導体チップが揺
れ動く電極配列の半導体チップの搭載技術には適用する
ことができる。
【０１２３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）搭載時半導体チップが振動等を含む外力によって
揺れ動く構造の半導体チップのフェイスダウンボンディ
ングにおいて、半導体チップを揺れ動かないように支持
する姿勢規定体を半導体チップとキャリア基板との間に
介在させてフェイスダウンボンディングを行うことか
ら、搭載時は勿論のこととして、搭載後も半導体チップ
は揺れ動くことがないことから、キャリア基板に半導体
チップを接続する電極部分（接続部分）にクラックが入
る等の損傷が発生しなくなり、接続の信頼性が高くなる
とともに、製造歩留りが向上する。 （２）半導体チップをキャリア基板にフェイスダウンボ
ンディング構造で固定することから、キャリア基板は半
導体チップよりも僅かに大きい寸法で良く、キャリア基
板の小型化が図れ、実装面積の小さい半導体装置にな
る。 （３）キャリア基板の一面側または両面側の半導体チッ
プ搭載領域を窪み構造にし、この窪み底に半導体チップ
を搭載した構造になっていることから、半導体装置の薄
型化が達成できる。 （４）半導体モジュールは薄く、実装構造は表面実装型
となることから、実装空間の小型化が図れる半導体装置
になる。 （５）前記（３）の半導体装置を実装したメモリモジュ
ールでは、メモリモジュールの薄型化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置の製造における半導体チップの固定状態を示す模
式図である。
【図２】本実施形態１の半導体装置の斜視図である。
【図３】本実施形態１の半導体装置の断面図である。
【図４】本実施形態１の半導体装置に組み込まれる半導
体チップの模式的平面図である。
【図５】本実施形態１の半導体装置に組み込まれる半導
体チップにおける電極部分を示す断面図である。
【図６】本実施形態１の半導体装置に組み込まれるキャ
リア基板等を示す模式的平面図である。
【図７】本実施形態１の半導体装置の製造における絶縁
性樹脂の充填状態を示す一部の模式的断面図である。
【図８】本実施形態１の半導体装置の製造に用いるキャ
リア基板の模式的平面図である。
【図９】本実施形態１の半導体装置の製造に用いるキャ
リア基板の模式的底面図である。
【図１０】本実施形態１の半導体装置の製造に用いるキ
ャリア基板の模式的断面図である。
【図１１】本実施形態１の半導体装置のピン機能を示す
模式的平面図である。
【図１２】本実施形態１の半導体装置を組み込んだメモ
リモジュールの模式的平面図である。
【図１３】本発明の実施形態２の半導体装置の製造方法
を示す模式的断面図である。
【図１４】本発明の実施形態３の半導体装置の模式的側
面図である。
【図１５】本実施形態３の半導体装置を複数重ねたモジ
ュールの模式的側面図である。
【図１６】本出願人によって試みられた半導体チップを
キャリア基板にフェイスダウンボンディングした状態を
示す模式図である。
【符号の説明】
１…半導体装置、２…キャリア基板、２ａ…配線基板、
２ｂ…裏面、３…半導体チップ、４…第１層板、５…第
２層板、６…第３層板、７…窪み、８…電極、８ａ…下
地電極、８ｂ…バンプ電極、８ｃ…ワイヤ、８ｄ…接合
材、９…絶縁性樹脂、１０…外部端子、１１…第１層配
線、１２…第２層配線、１３…第３層配線、１４…第４
層配線、１５…絶縁層、１６…窪み、１７…導体層、１
９…導体層、２０…パッド、２５…接続部分、３０…メ
モリモジュール、３１…モジュール基板、４０…コレッ
ト、４１…姿勢規定体、５０…溝、６０…マルチチップ
・モジュール（半導体モジュール）。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 一面に電極を有する半導体チップおよび
    前記電極に対応し前記電極が接続されるパッドを有する
    配線基板を用意する工程と、前記半導体チップの電極を
    前記パッドに重ねて電気的かつ機械的に接続する工程と
    を有する半導体装置の製造方法であって、前記半導体チ
    ップの姿勢を規定するための変形可能または変形不能の
    姿勢規定体を前記配線基板と前記半導体チップとの間に
    介在させて前記半導体チップを所望の姿勢にして前記配
    線基板に固定することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 一面に電極を有する半導体チップおよび
    前記電極に対応し前記電極が接続されるパッドを有する
    配線基板を用意する工程と、前記半導体チップの電極を
    前記パッドに重ねて電気的かつ機械的に接続する工程と
    を有する半導体装置の製造方法であって、前記配線基板
    の表面に溝または窪みを設け、前記溝または窪みの底に
    前記パッドを形成しておき、前記半導体チップの電極を
    前記パッドに接続する際、前記溝または窪み部分を除く
    配線基板の表面を前記半導体チップの表面に対面させて
    半導体チップの姿勢を規定することを特徴とする半導体
    装置の製造方法。
  3. 【請求項３】 前記半導体チップの電極を一列に配置し
    ておくことを特徴とする請求項１または請求項２に記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記半導体チップの電極は下地電極上に
    ネイルヘッドワイヤボンディングによってワイヤを接続
    した後前記ワイヤを切断し、その後突出したワイヤ部分
    に高融点の接合材を付着させて形成することを特徴とす
    る請求項１乃至請求項３のいずれか１項に記載の半導体
    装置の製造方法。
  5. 【請求項５】 前記配線基板と前記半導体チップの隙間
    を絶縁性樹脂で充填して塞ぐことを特徴とする請求項１
    乃至請求項４のいずれか１項に記載の半導体装置の製造
    方法。
  6. 【請求項６】 表裏面の少なくとも一面にパッドを有す
    る配線基板と、前記パッドに電極を介して固定される半
    導体チップとを有する半導体装置であって、前記半導体
    チップと前記配線基板との間には前記配線基板に対する
    前記半導体チップの姿勢を規定するための変形可能また
    は変形不能の姿勢規定体が設けられていることを特徴と
    する半導体装置。
  7. 【請求項７】 表裏面の少なくとも一面にパッドを有す
    る配線基板と、前記パッドに電極を介して固定される半
    導体チップとを有する半導体装置であって、前記配線基
    板の表面には底面に前記パッドが設けられた溝または窪
    みが設けられ、前記溝または窪み部分を除く配線基板の
    表面に前記半導体チップの表面が接触または僅かの空隙
    を有して対面していることを特徴とする半導体装置。
  8. 【請求項８】 前記電極は前記半導体チップの表面に一
    列に配置されていることを特徴とする請求項６または請
    求項７に記載の半導体装置。
  9. 【請求項９】 前記半導体チップの電極は下地電極と、
    この下地電極上にネイルヘッドワイヤボンディングによ
    って接続されかつ切断された突出したワイヤと、前記下
    地電極とワイヤ部分に亘って形成された高融点の接合材
    によって形成されていることを特徴とする請求項６乃至
    請求項８のいずれか１項に記載の半導体装置。
  10. 【請求項１０】 前記配線基板と前記半導体チップの隙
    間は絶縁性樹脂で充填されていることを特徴とする請求
    項６乃至請求項９のいずれか１項に記載の半導体装置。
  11. 【請求項１１】 前記配線基板の表裏面に固定される各
    半導体チップは同一構成のメモリ半導体を構成している
    ことを特徴とする請求項６乃至請求項１０のいずれか１
    項に記載の半導体装置。
  12. 【請求項１２】 前記配線基板の表裏面の少なくとも一
    面には表面実装用の外部端子が設けられていることを特
    徴とする請求項６乃至請求項１０のいずれか１項に記載
    の半導体装置。
  13. 【請求項１３】 前記半導体チップは前記配線基板の表
    裏面に設けられた半導体チップが埋没するチップ収容窪
    内に固定されるとともに、前記チップ収容窪の外側の配
    線基板表面にはそれぞれ表裏で対称となる前記外部端子
    が設けられ、半導体装置を重ねてモジュールを構成する
    ことができるように構成されていることを特徴とする請
    求項１２に記載の半導体装置。
JP10008239A 1998-01-20 1998-01-20 半導体装置の製造方法および半導体装置 Pending JPH11204564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10008239A JPH11204564A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10008239A JPH11204564A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JPH11204564A true JPH11204564A (ja) 1999-07-30

Family

ID=11687606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10008239A Pending JPH11204564A (ja) 1998-01-20 1998-01-20 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JPH11204564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
JP2011066112A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US6851598B2 (en) 2001-07-25 2005-02-08 Infineon Technologies Ag Electronic component with a semiconductor chip and method for producing the electronic component
JP2011066112A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路モジュール
CN102024800A (zh) * 2009-09-16 2011-04-20 株式会社村田制作所 电路模块
US8558119B2 (en) 2009-09-16 2013-10-15 Murata Manufacturing Co., Ltd. Circuit module

Similar Documents

Publication Publication Date Title
US8952527B2 (en) Semiconductor device and manufacturing method thereof
US6617196B2 (en) Semiconductor device
US6984544B2 (en) Die to die connection method and assemblies and packages including dice so connected
US9129826B2 (en) Epoxy bump for overhang die
JP2001320014A (ja) 半導体装置及びその製造方法
JPH10270496A (ja) 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
KR20080038210A (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
JPH05109975A (ja) 樹脂封止型半導体装置
US20190355667A1 (en) Semiconductor package
JPH11288977A (ja) 複数チップ混載型半導体装置
JPH03291869A (ja) 電子装置
US6097081A (en) Semiconductor device having adhesive between lead and chip
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JPH11204564A (ja) 半導体装置の製造方法および半導体装置
JPH0563138A (ja) 半導体集積回路装置
KR0163863B1 (ko) 멀티칩 실장을 위한 반도체 패키지
JP2001085600A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器
JP2001332681A (ja) 半導体装置
JPH0851180A (ja) 半導体装置
JPH11111888A (ja) 半導体モジュール，メモリモジュール，電子装置および半導体モジュールの製造方法
KR20010068504A (ko) 멀티 칩 패키지 및 이를 이용하는 적층 패키지
JP2002033440A (ja) 半導体パッケージ
JP2004079626A (ja) 半導体装置及びその製造方法
JP2001060656A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008091954A (ja) 半導体装置の製造方法