JPH11190767A - 基準電位検出装置 - Google Patents
基準電位検出装置Info
- Publication number
- JPH11190767A JPH11190767A JP9361544A JP36154497A JPH11190767A JP H11190767 A JPH11190767 A JP H11190767A JP 9361544 A JP9361544 A JP 9361544A JP 36154497 A JP36154497 A JP 36154497A JP H11190767 A JPH11190767 A JP H11190767A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- socket
- circuit
- short
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＧＮＤ線が有する抵抗成分によって生じる電
圧降下による基準電位の誤差を排除できる基準電位検出
装置を提供すること。 【解決手段】 被試験ＩＣ１２−１〜１２−Ｎが装着さ
れる複数並列に設けられたソケットボード１４−１〜１
４−Ｎと、ソケットボード１４−１〜１４−Ｎ各々に設
けられ、ソケットボード１４−１〜１４−Ｎを接地する
ＧＮＤ線２０−１〜２０−Ｎと、ソケットボード１４−
１〜１４−Ｎ各々に接続され、ソケットボード１４−１
〜１４−ＮのＧＮＤ電位を検出する電位検出線５２−１
〜５２−Ｎと、ソケットボード１４−１〜１４−Ｎに対
応して設けられ、一端に前記電位検出線５２−１〜５２
−Ｎが接続された接点５４−１〜５４−Ｎと、接点５４
−１〜５４−Ｎの他端各々を短絡した短絡線が接続さ
れ、当該短絡線の電位に基づいて前記ソケットボードの
ＧＮＤ電位を検出する検出手段（３２，３４）とを備え
る。
圧降下による基準電位の誤差を排除できる基準電位検出
装置を提供すること。 【解決手段】 被試験ＩＣ１２−１〜１２−Ｎが装着さ
れる複数並列に設けられたソケットボード１４−１〜１
４−Ｎと、ソケットボード１４−１〜１４−Ｎ各々に設
けられ、ソケットボード１４−１〜１４−Ｎを接地する
ＧＮＤ線２０−１〜２０−Ｎと、ソケットボード１４−
１〜１４−Ｎ各々に接続され、ソケットボード１４−１
〜１４−ＮのＧＮＤ電位を検出する電位検出線５２−１
〜５２−Ｎと、ソケットボード１４−１〜１４−Ｎに対
応して設けられ、一端に前記電位検出線５２−１〜５２
−Ｎが接続された接点５４−１〜５４−Ｎと、接点５４
−１〜５４−Ｎの他端各々を短絡した短絡線が接続さ
れ、当該短絡線の電位に基づいて前記ソケットボードの
ＧＮＤ電位を検出する検出手段（３２，３４）とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電位検出装置
に係り、特にＩＣテスタに用いられ被試験ＩＣのＧＮＤ
電位を検出する基準電位検出装置に関する。
に係り、特にＩＣテスタに用いられ被試験ＩＣのＧＮＤ
電位を検出する基準電位検出装置に関する。
【０００２】
【従来の技術】まず、従来のＩＣテスタについて説明す
る。図２は、従来のＩＣテスタにおける基準電位検出装
置の電気的な接続図である。尚、図２においては、電
源、電源供給線、及び信号線は図示を省略し、ＧＮＤ線
に関する部分のみを描いている。図２において、１０は
ＩＣテスタの測定部であり、３０はＩＣテスタの試験装
置である。
る。図２は、従来のＩＣテスタにおける基準電位検出装
置の電気的な接続図である。尚、図２においては、電
源、電源供給線、及び信号線は図示を省略し、ＧＮＤ線
に関する部分のみを描いている。図２において、１０は
ＩＣテスタの測定部であり、３０はＩＣテスタの試験装
置である。
【０００３】測定部１０は、主としてソケットボード１
４−１〜１４−Ｎと、ベースボード１６とからなる。ソ
ケットボード１４−１〜１４−Ｎは、試験時に被試験Ｉ
Ｃ１２−１〜１２−Ｎを装着するものである。尚、上記
Ｎは自然数である。これらのソケットボード１４−１〜
１４−Ｎは、それぞれＧＮＤ線１８−１〜１８−Ｎによ
ってベースボード１６と接続される。
４−１〜１４−Ｎと、ベースボード１６とからなる。ソ
ケットボード１４−１〜１４−Ｎは、試験時に被試験Ｉ
Ｃ１２−１〜１２−Ｎを装着するものである。尚、上記
Ｎは自然数である。これらのソケットボード１４−１〜
１４−Ｎは、それぞれＧＮＤ線１８−１〜１８−Ｎによ
ってベースボード１６と接続される。
【０００４】ベースボード１６は内部に短絡回路を備え
ている。この短絡回路は上記ＧＮＤ線１８−１〜１８−
Ｎ各々を接続するとともに、これら接続されたＧＮＤ線
１８−１〜１８−ＮとＧＮＤ線２０−１〜２０−Ｎ各々
とを接続する。ＧＮＤ線２０−１〜２０−Ｎは試験装置
３０に接続され接地される。また、上記短絡回路には、
電位検出線２２が接続されている。この電位検出線２２
はベースボード１０内部の短絡回路の電位を検出するた
めのプローブの役割を果たすものであり、試験装置３０
に接続されている。尚、以下の説明においては、短絡回
路の電位を、基準電位と称し、Ｖstdと表す。
ている。この短絡回路は上記ＧＮＤ線１８−１〜１８−
Ｎ各々を接続するとともに、これら接続されたＧＮＤ線
１８−１〜１８−ＮとＧＮＤ線２０−１〜２０−Ｎ各々
とを接続する。ＧＮＤ線２０−１〜２０−Ｎは試験装置
３０に接続され接地される。また、上記短絡回路には、
電位検出線２２が接続されている。この電位検出線２２
はベースボード１０内部の短絡回路の電位を検出するた
めのプローブの役割を果たすものであり、試験装置３０
に接続されている。尚、以下の説明においては、短絡回
路の電位を、基準電位と称し、Ｖstdと表す。
【０００５】また、図中３２はバッファ回路であり、そ
の入力端には電位検出線３０が接続され、インピーダン
ス変換等を行うものである。バッファ回路３２の出力端
は試験回路３４に接続される。試験回路３４は、バッフ
ァ回路３２の出力端から出力される信号の電位を基準と
して論理判断を行う閾値を決定するとともに、決定した
閾値に基づいてソケットボード１４−１〜１４−Ｎに接
続された信号線（図示省略）から出力される信号の論理
判断を行う。また、試験回路３４は、ベースボード７内
の短絡回路の電位を基準電位Ｖstdとして被試験ＩＣ１
２−１〜１２−Ｎに対して供給する電源電位及び試験信
号の波高値の電位を決定し、電源及び試験信号を供給す
る。
の入力端には電位検出線３０が接続され、インピーダン
ス変換等を行うものである。バッファ回路３２の出力端
は試験回路３４に接続される。試験回路３４は、バッフ
ァ回路３２の出力端から出力される信号の電位を基準と
して論理判断を行う閾値を決定するとともに、決定した
閾値に基づいてソケットボード１４−１〜１４−Ｎに接
続された信号線（図示省略）から出力される信号の論理
判断を行う。また、試験回路３４は、ベースボード７内
の短絡回路の電位を基準電位Ｖstdとして被試験ＩＣ１
２−１〜１２−Ｎに対して供給する電源電位及び試験信
号の波高値の電位を決定し、電源及び試験信号を供給す
る。
【０００６】次に、上記構成におけるＩＣテスタの動作
について説明する。まず、電源が投入されると、試験装
置３０から測定部１０へ電源が図示しない電源線を介し
て供給される。試験が行われていない場合には、所定の
値の電源が供給される。試験が開始されると試験装置か
ら試験信号が図示しない信号線を介して測定部１０へ供
給され、供給された試験信号はソケットボード１４−１
〜１４−Ｎに装着された被試験ＩＣ１２−１〜１２−Ｎ
に印加される。
について説明する。まず、電源が投入されると、試験装
置３０から測定部１０へ電源が図示しない電源線を介し
て供給される。試験が行われていない場合には、所定の
値の電源が供給される。試験が開始されると試験装置か
ら試験信号が図示しない信号線を介して測定部１０へ供
給され、供給された試験信号はソケットボード１４−１
〜１４−Ｎに装着された被試験ＩＣ１２−１〜１２−Ｎ
に印加される。
【０００７】このとき、被試験ＩＣ１２−１〜１２−Ｎ
のＧＮＤ電位は、ＧＮＤ電位Ｖ1〜ＶNとしてソケットボ
ード１４−１〜１４−Ｎに現れる。ソケットボード１４
−１〜１４−ＮはＧＮＤ線１８−１〜１８−Ｎを介して
ベースボード１６の短絡回路に接続されているため、短
絡回路がソケットボード１４−１〜１４−Ｎの共通ＧＮ
Ｄとなる。
のＧＮＤ電位は、ＧＮＤ電位Ｖ1〜ＶNとしてソケットボ
ード１４−１〜１４−Ｎに現れる。ソケットボード１４
−１〜１４−ＮはＧＮＤ線１８−１〜１８−Ｎを介して
ベースボード１６の短絡回路に接続されているため、短
絡回路がソケットボード１４−１〜１４−Ｎの共通ＧＮ
Ｄとなる。
【０００８】電位検出線２２は短絡回路に接続されてい
るため、短絡回路の共通ＧＮＤ電位が基準電位Ｖstdと
して検出され、バッファ回路３２を介して試験回路３４
に与えられる。試験回路３４では、この検出された基準
電位Ｖstdを基準にして、被試験ＩＣ１２−１〜１２−
Ｎに対して電源電位及び試験信号の波高値の電位を決定
し、電源及び試験信号を印加する。また、被試験ＩＣ１
２−１〜１２−Ｎから出力される出力信号に対しては、
基準電位Ｖstdを基準にした論理電位を決定し、論理判
定を行う。
るため、短絡回路の共通ＧＮＤ電位が基準電位Ｖstdと
して検出され、バッファ回路３２を介して試験回路３４
に与えられる。試験回路３４では、この検出された基準
電位Ｖstdを基準にして、被試験ＩＣ１２−１〜１２−
Ｎに対して電源電位及び試験信号の波高値の電位を決定
し、電源及び試験信号を印加する。また、被試験ＩＣ１
２−１〜１２−Ｎから出力される出力信号に対しては、
基準電位Ｖstdを基準にした論理電位を決定し、論理判
定を行う。
【０００９】
【発明が解決しようとする課題】ところで、上述した従
来の基準電位検出装置は、ベースボード１６の短絡回路
の共通ＧＮＤ電位を試験回路３４の基準電位Ｖstdとし
ているため、ＧＮＤ線１８−１〜１８−Ｎの抵抗によっ
て生じる電圧降下分の電位差が試験回路３４で発生する
電位の誤差となり、被試験ＩＣ１２−１〜１２−Ｎを正
しく試験できない。つまり、基準電位Ｖstdとしては、
接地電位が検出されることとなるが、ＧＮＤ線１８−１
〜１８−Ｎの内部抵抗により、電圧降下が生じているた
め、ソケットボード１４−１〜１４−Ｎの実際の電位と
は、異なっているという問題があった。
来の基準電位検出装置は、ベースボード１６の短絡回路
の共通ＧＮＤ電位を試験回路３４の基準電位Ｖstdとし
ているため、ＧＮＤ線１８−１〜１８−Ｎの抵抗によっ
て生じる電圧降下分の電位差が試験回路３４で発生する
電位の誤差となり、被試験ＩＣ１２−１〜１２−Ｎを正
しく試験できない。つまり、基準電位Ｖstdとしては、
接地電位が検出されることとなるが、ＧＮＤ線１８−１
〜１８−Ｎの内部抵抗により、電圧降下が生じているた
め、ソケットボード１４−１〜１４−Ｎの実際の電位と
は、異なっているという問題があった。
【００１０】また、実際の試験時においては、被試験Ｉ
Ｃ１２−１〜１２−Ｎの個数はソケットボード１４−１
〜１４−Ｎの個数と常時同一とならず不足する場合があ
り、つまり空のソケットボードが生じる場合がある。基
準電位Ｖstdは、ソケットボード１４−１〜１４−Ｎの
ＧＮＤ電位Ｖ1〜ＶNの平均値となるため、被試験ＩＣ１
２−１〜１２−Ｎの個数がソケットボード１４−１〜１
４−Ｎに対して不足となる場合には、被試験ＩＣの個数
によって共通ＧＮＤ電位が変化し、その結果基準電位Ｖ
stdも変化してしまうという問題があった。
Ｃ１２−１〜１２−Ｎの個数はソケットボード１４−１
〜１４−Ｎの個数と常時同一とならず不足する場合があ
り、つまり空のソケットボードが生じる場合がある。基
準電位Ｖstdは、ソケットボード１４−１〜１４−Ｎの
ＧＮＤ電位Ｖ1〜ＶNの平均値となるため、被試験ＩＣ１
２−１〜１２−Ｎの個数がソケットボード１４−１〜１
４−Ｎに対して不足となる場合には、被試験ＩＣの個数
によって共通ＧＮＤ電位が変化し、その結果基準電位Ｖ
stdも変化してしまうという問題があった。
【００１１】この様子を図３で説明する。図３は、図２
に示された基準電位検出装置の電気的な等価回路であ
る。図３においては、ＧＮＤ線１８−１〜１８−Ｎの電
圧降下による基準電位Ｖstdの変動を説明するためにＧ
ＮＤ線１８−１〜１８−Ｎ各々の抵抗成分をｒ1〜ｒNと
して図示してある。また、共通する部分には同一の符号
が付してある。また、抵抗成分ｒ1〜ｒNを流れる電流を
各々ｉ1〜ｉNとし、ソケットボード１４−１〜１４−Ｎ
に現れる電位をＶ1〜ＶNとする。
に示された基準電位検出装置の電気的な等価回路であ
る。図３においては、ＧＮＤ線１８−１〜１８−Ｎの電
圧降下による基準電位Ｖstdの変動を説明するためにＧ
ＮＤ線１８−１〜１８−Ｎ各々の抵抗成分をｒ1〜ｒNと
して図示してある。また、共通する部分には同一の符号
が付してある。また、抵抗成分ｒ1〜ｒNを流れる電流を
各々ｉ1〜ｉNとし、ソケットボード１４−１〜１４−Ｎ
に現れる電位をＶ1〜ＶNとする。
【００１２】ＧＮＤ線１８−１〜１８−Ｎには抵抗ｒ1
〜ｒN各々によって電圧降下が生じ、短絡回路の共通Ｇ
ＮＤ電位、つまり基準電位Ｖstdは下式（１）で示され
る値となり、ｉk・ｒkで示される電圧降下の平均値の誤
差が生じる。尚、（１）式中の符号ｎはソケットボード
１４−１〜１４−Ｎの個数を示す。
〜ｒN各々によって電圧降下が生じ、短絡回路の共通Ｇ
ＮＤ電位、つまり基準電位Ｖstdは下式（１）で示され
る値となり、ｉk・ｒkで示される電圧降下の平均値の誤
差が生じる。尚、（１）式中の符号ｎはソケットボード
１４−１〜１４−Ｎの個数を示す。
【数１】
【００１３】また、被試験ＩＣ１２−１〜１２−Ｎの個
数ｍがソケットボード１４−１〜１４−Ｎの個数ｎに対
して不足の場合は、基準電位Ｖstdは下式（２）で表さ
れる値となる。
数ｍがソケットボード１４−１〜１４−Ｎの個数ｎに対
して不足の場合は、基準電位Ｖstdは下式（２）で表さ
れる値となる。
【数２】 この（２）式は上記（１）式と異なっていることが分か
る。つまり、被試験ＩＣ１２−１〜１２−Ｎの個数によ
って基準電位Ｖstdが変化することを示す。
る。つまり、被試験ＩＣ１２−１〜１２−Ｎの個数によ
って基準電位Ｖstdが変化することを示す。
【００１４】本発明は上記事情に鑑みてなされたもので
あり、ＧＮＤ線が有する抵抗成分によって生じる電圧降
下による基準電位の誤差を排除できる基準電位検出装置
を提供することを第１の目的とする。また、本発明は、
被試験ＩＣの個数がソケットボードの個数より不足し、
空のソケットボードが生じる場合であっても、ＧＮＤ電
位の影響を排除できる基準電位検出装置を提供すること
を目的とする。
あり、ＧＮＤ線が有する抵抗成分によって生じる電圧降
下による基準電位の誤差を排除できる基準電位検出装置
を提供することを第１の目的とする。また、本発明は、
被試験ＩＣの個数がソケットボードの個数より不足し、
空のソケットボードが生じる場合であっても、ＧＮＤ電
位の影響を排除できる基準電位検出装置を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、被試験ＩＣが装着される複数並列に設け
られたソケットボードと、前記ソケットボード各々に設
けられ、前記ソケットボードを接地するＧＮＤ線と、前
記ソケットボード各々に接続され、前記ソケットボード
のＧＮＤ電位を検出する電位検出線と、前記ソケットボ
ードに対応して設けられ、一端に前記電位検出線が接続
された接点と、前記接点の他端各々を短絡した短絡線が
接続され、当該短絡線の電位に基づいて前記ソケットボ
ードのＧＮＤ電位を検出する検出手段とを具備すること
を特徴とする。また、本発明は、前記ソケットボードに
前記被試験ＩＣが装着されているか否かを検出する検出
部と、前記検出部により前記被試験ＩＣが装着されてい
ないと検出された場合には、被試験ＩＣが装着されてい
ないソケットボードに対応する前記接点を開状態に制御
する制御手段を具備することを特徴とする。また、本発
明は、前記接点が、リレー又はアナログスイッチである
ことを特徴とする。また、本発明は、前記検出手段が、
前記短絡線が接続されたバッファ回路と、前記バッファ
に接続され、検出した短絡線の電位に基づいて前記被試
験ＩＣの出力の論理判定を行う試験回路とからなること
を特徴とする。また、本発明は、前記試験回路が、検出
した前記短絡線の電位に基づいて、前記被試験ＩＣに対
し、電源電位及び試験信号の波高値を決定して供給する
ことを特徴とする。
に、本発明は、被試験ＩＣが装着される複数並列に設け
られたソケットボードと、前記ソケットボード各々に設
けられ、前記ソケットボードを接地するＧＮＤ線と、前
記ソケットボード各々に接続され、前記ソケットボード
のＧＮＤ電位を検出する電位検出線と、前記ソケットボ
ードに対応して設けられ、一端に前記電位検出線が接続
された接点と、前記接点の他端各々を短絡した短絡線が
接続され、当該短絡線の電位に基づいて前記ソケットボ
ードのＧＮＤ電位を検出する検出手段とを具備すること
を特徴とする。また、本発明は、前記ソケットボードに
前記被試験ＩＣが装着されているか否かを検出する検出
部と、前記検出部により前記被試験ＩＣが装着されてい
ないと検出された場合には、被試験ＩＣが装着されてい
ないソケットボードに対応する前記接点を開状態に制御
する制御手段を具備することを特徴とする。また、本発
明は、前記接点が、リレー又はアナログスイッチである
ことを特徴とする。また、本発明は、前記検出手段が、
前記短絡線が接続されたバッファ回路と、前記バッファ
に接続され、検出した短絡線の電位に基づいて前記被試
験ＩＣの出力の論理判定を行う試験回路とからなること
を特徴とする。また、本発明は、前記試験回路が、検出
した前記短絡線の電位に基づいて、前記被試験ＩＣに対
し、電源電位及び試験信号の波高値を決定して供給する
ことを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による基準電位検出装置について詳細に説明す
る。図１は、本発明の一実施形態による基準電位検出装
置の構成を示すブロック線図である。図１において、図
２に示された従来のＩＣテスタにおける基準電位検出装
置と共通する部分には同一の符号を付し、その説明を省
略する。図１に示された本発明の一実施形態による基準
電位検出装置が図２に示された従来のＩＣテスタにおけ
る基準電位検出装置と異なる点は、測定部１０′におい
て、図２中のベースボード１６内の短絡回路が省略され
たベースボード５０が設けれた点と、試験装置３０′に
おいて、ソケットボード１４−１〜１４−Ｎ各々に対応
して接点５４−１〜５４−Ｎが設けられ、これらの接点
５４−１〜５４−Ｎを制御する制御回路５６が設けられ
た点である。
実施形態による基準電位検出装置について詳細に説明す
る。図１は、本発明の一実施形態による基準電位検出装
置の構成を示すブロック線図である。図１において、図
２に示された従来のＩＣテスタにおける基準電位検出装
置と共通する部分には同一の符号を付し、その説明を省
略する。図１に示された本発明の一実施形態による基準
電位検出装置が図２に示された従来のＩＣテスタにおけ
る基準電位検出装置と異なる点は、測定部１０′におい
て、図２中のベースボード１６内の短絡回路が省略され
たベースボード５０が設けれた点と、試験装置３０′に
おいて、ソケットボード１４−１〜１４−Ｎ各々に対応
して接点５４−１〜５４−Ｎが設けられ、これらの接点
５４−１〜５４−Ｎを制御する制御回路５６が設けられ
た点である。
【００１７】以下、本実施形態について詳細に説明す
る。図１に示されるように、接地線２０−１〜２０−Ｎ
は、ソケットボード１４−１〜１４−Ｎ各々に直接接続
され、図２に示したように、短絡回路によって接続され
てはいない。また、ソケットボード１４−１〜１４−Ｎ
には電位検出線５２−１〜５２−Ｎの一端がそれぞれ直
接接続される。従って、ベースボード５０は、接地線２
０−１〜２０−Ｎ各々を短絡しないとともに接地線２０
−１〜２０−Ｎと電位検出線５２−１〜５２−Ｎとの接
続をも行わない。
る。図１に示されるように、接地線２０−１〜２０−Ｎ
は、ソケットボード１４−１〜１４−Ｎ各々に直接接続
され、図２に示したように、短絡回路によって接続され
てはいない。また、ソケットボード１４−１〜１４−Ｎ
には電位検出線５２−１〜５２−Ｎの一端がそれぞれ直
接接続される。従って、ベースボード５０は、接地線２
０−１〜２０−Ｎ各々を短絡しないとともに接地線２０
−１〜２０−Ｎと電位検出線５２−１〜５２−Ｎとの接
続をも行わない。
【００１８】電位検出線５２−１〜５２−Ｎの他端は接
点５４−１〜５４−Ｎの一端に各々に接続される。ま
た、接点５４−１〜５４−Ｎの他端は各々接続されてお
り、バッファ回路３２の入力端に接続される。バッファ
回路３２の出力端は図２に示された従来のＩＣテスタに
おける基準電位検出装置のように試験回路３４に接続さ
れている。尚、接点５４−１〜５４−Ｎは、リレーやア
ナログスイッチなどで実現できる。
点５４−１〜５４−Ｎの一端に各々に接続される。ま
た、接点５４−１〜５４−Ｎの他端は各々接続されてお
り、バッファ回路３２の入力端に接続される。バッファ
回路３２の出力端は図２に示された従来のＩＣテスタに
おける基準電位検出装置のように試験回路３４に接続さ
れている。尚、接点５４−１〜５４−Ｎは、リレーやア
ナログスイッチなどで実現できる。
【００１９】制御回路５６はソケットボード１４−１〜
１４−Ｎに被試験ＩＣ１２−１〜１２−Ｎが存在するか
否かに応じて接点５４−１〜５４−Ｎの開閉を制御す
る。例えば、ソケットボード１４−２に被試験ＩＣ１２
−２が存在する場合には接点５４−２が閉状態となるよ
う制御する。また、ソケットボードに被試験ＩＣが存在
しない場合にはそのソケットボードに対応する接点が開
状態となるよう制御する。
１４−Ｎに被試験ＩＣ１２−１〜１２−Ｎが存在するか
否かに応じて接点５４−１〜５４−Ｎの開閉を制御す
る。例えば、ソケットボード１４−２に被試験ＩＣ１２
−２が存在する場合には接点５４−２が閉状態となるよ
う制御する。また、ソケットボードに被試験ＩＣが存在
しない場合にはそのソケットボードに対応する接点が開
状態となるよう制御する。
【００２０】尚、制御回路５６は、操作者がソケットボ
ード１４−１〜１４−Ｎに被試験ＩＣ１２−１〜１２−
Ｎが存在するか否かを判断し、この判断に応じて指示さ
れた内容に応じて接点５４−１〜５４−Ｎの開閉を制御
する構成がある。また、ソケットボード１４−１〜１４
−Ｎに被試験ＩＣ１２−１〜１２−Ｎの存在を検出する
検出部を設け、この検出部の検出結果に基づいて接点５
４−１〜５４−Ｎの開閉を制御する構成であってもよ
い。
ード１４−１〜１４−Ｎに被試験ＩＣ１２−１〜１２−
Ｎが存在するか否かを判断し、この判断に応じて指示さ
れた内容に応じて接点５４−１〜５４−Ｎの開閉を制御
する構成がある。また、ソケットボード１４−１〜１４
−Ｎに被試験ＩＣ１２−１〜１２−Ｎの存在を検出する
検出部を設け、この検出部の検出結果に基づいて接点５
４−１〜５４−Ｎの開閉を制御する構成であってもよ
い。
【００２１】次に、上記構成における本実施形態の動作
について説明する。まず、電源が投入されると、試験装
置３０′から測定部１０′へ電源が供給される。試験が
行われていない場合には、所定の値の電源が供給され
る。試験が開始されると試験装置から試験信号が図示し
ない信号線を介して測定部１０′へ供給され、供給され
た試験信号はソケットボード１４−１〜１４−Ｎに装着
された被試験ＩＣ１２−１〜１２−Ｎに印加される。
について説明する。まず、電源が投入されると、試験装
置３０′から測定部１０′へ電源が供給される。試験が
行われていない場合には、所定の値の電源が供給され
る。試験が開始されると試験装置から試験信号が図示し
ない信号線を介して測定部１０′へ供給され、供給され
た試験信号はソケットボード１４−１〜１４−Ｎに装着
された被試験ＩＣ１２−１〜１２−Ｎに印加される。
【００２２】このとき、被試験ＩＣ１２−１〜１２−Ｎ
のＧＮＤ電位は、ＧＮＤ電位Ｖ1〜ＶNとしてソケットボ
ード１４−１〜１４−Ｎに現れる。ソケットボード１４
−１〜１４−ＮのＧＮＤ電位を各々Ｖ1〜ＶNとすると、
これらのＧＮＤ電位Ｖ1〜ＶN各々は、電位検出線５２−
１〜５２−Ｎによって個々に検出され、接点５４−１〜
５４−Ｎを介してバッファ回路３２の入力点で短絡され
る。尚、このとき接点５４−１〜５４−Ｎは全て閉状態
である。
のＧＮＤ電位は、ＧＮＤ電位Ｖ1〜ＶNとしてソケットボ
ード１４−１〜１４−Ｎに現れる。ソケットボード１４
−１〜１４−ＮのＧＮＤ電位を各々Ｖ1〜ＶNとすると、
これらのＧＮＤ電位Ｖ1〜ＶN各々は、電位検出線５２−
１〜５２−Ｎによって個々に検出され、接点５４−１〜
５４−Ｎを介してバッファ回路３２の入力点で短絡され
る。尚、このとき接点５４−１〜５４−Ｎは全て閉状態
である。
【００２３】ここで、試験回路３４に入力されるＧＮＤ
電位を基準電位Ｖstdとすると、基準電位Ｖstdは、下式
（３）で示されるように、Ｖ1〜ＶNの平均値となり、Ｇ
ＮＤ線２０−１〜２０−Ｎが有する抵抗ｒ1〜ｒNで生ず
る電圧降下による誤差を排除できる。従って、被試験Ｉ
Ｃを正しく試験できる。
電位を基準電位Ｖstdとすると、基準電位Ｖstdは、下式
（３）で示されるように、Ｖ1〜ＶNの平均値となり、Ｇ
ＮＤ線２０−１〜２０−Ｎが有する抵抗ｒ1〜ｒNで生ず
る電圧降下による誤差を排除できる。従って、被試験Ｉ
Ｃを正しく試験できる。
【数３】
【００２４】また、被試験ＩＣ１２−１〜１２−Ｎの個
数ｍがソケットボード１４−１〜１４−Ｎの個数ｎに対
して不足する場合には、制御回路５６は被試験ＩＣが存
在しないソケットボードに対応する接点が開状態となる
よう制御し、被試験ＩＣが存在するソケットボードに対
応する接点のみが閉状態となるよう制御する。従って、
被試験ＩＣが存在しないソケットボードのＧＮＤ電位
は、ＧＮＤ電位の平均値化に寄与しない。よって、基準
電位Ｖstdは（４）式で表される。
数ｍがソケットボード１４−１〜１４−Ｎの個数ｎに対
して不足する場合には、制御回路５６は被試験ＩＣが存
在しないソケットボードに対応する接点が開状態となる
よう制御し、被試験ＩＣが存在するソケットボードに対
応する接点のみが閉状態となるよう制御する。従って、
被試験ＩＣが存在しないソケットボードのＧＮＤ電位
は、ＧＮＤ電位の平均値化に寄与しない。よって、基準
電位Ｖstdは（４）式で表される。
【数４】
【００２５】この（４）式は、変数ｍを変数ｎに置き換
えれば（３）式と同一となる。つまり、基準電位Ｖstd
は、常時、存在する被試験ＩＣのみのＧＮＤ電位の平均
値となり、空のソケットボードのＧＮＤ電位の影響を排
除できる。従って、試験時において被試験ＩＣの個数に
関わらず正常に試験を行える。
えれば（３）式と同一となる。つまり、基準電位Ｖstd
は、常時、存在する被試験ＩＣのみのＧＮＤ電位の平均
値となり、空のソケットボードのＧＮＤ電位の影響を排
除できる。従って、試験時において被試験ＩＣの個数に
関わらず正常に試験を行える。
【００２６】
【発明の効果】以上説明したように、本発明の基準電位
検出装置によれば、被試験ＩＣが装着される複数並列に
設けられたソケットボードと、前記ソケットボード各々
に設けられ、前記ソケットボードを接地するＧＮＤ線
と、前記ソケットボード各々に接続され、前記ソケット
ボードのＧＮＤ電位を検出する電位検出線と、前記ソケ
ットボードに対応して設けられ、一端に前記電位検出線
が接続された接点と、前記接点の他端各々を短絡した短
絡線が接続され、当該短絡線の電位に基づいて前記ソケ
ットボードのＧＮＤ電位を検出する検出手段とを備えた
ので、ＧＮＤ線の抵抗によって生じる電圧降下による基
準電位の誤差を排除でき、従って被試験ＩＣを正しく試
験できるという効果がある。また、被試験ＩＣの個数が
ソケットボードの個数より不足し、空のソケットボード
が生じる場合でも、基準電位は、存在する被試験ＩＣの
みの平均値となり、空のソケットボードのＧＮＤ電位の
影響を排除できる。従って、被試験ＩＣを正しく試験で
きるという効果がある。
検出装置によれば、被試験ＩＣが装着される複数並列に
設けられたソケットボードと、前記ソケットボード各々
に設けられ、前記ソケットボードを接地するＧＮＤ線
と、前記ソケットボード各々に接続され、前記ソケット
ボードのＧＮＤ電位を検出する電位検出線と、前記ソケ
ットボードに対応して設けられ、一端に前記電位検出線
が接続された接点と、前記接点の他端各々を短絡した短
絡線が接続され、当該短絡線の電位に基づいて前記ソケ
ットボードのＧＮＤ電位を検出する検出手段とを備えた
ので、ＧＮＤ線の抵抗によって生じる電圧降下による基
準電位の誤差を排除でき、従って被試験ＩＣを正しく試
験できるという効果がある。また、被試験ＩＣの個数が
ソケットボードの個数より不足し、空のソケットボード
が生じる場合でも、基準電位は、存在する被試験ＩＣの
みの平均値となり、空のソケットボードのＧＮＤ電位の
影響を排除できる。従って、被試験ＩＣを正しく試験で
きるという効果がある。
【図１】 本発明の一実施形態による基準電位検出装置
の構成を示すブロック線図である。
の構成を示すブロック線図である。
【図２】 従来のＩＣテスタにおける基準電位検出装置
の電気的な接続図である。
の電気的な接続図である。
【図３】 図２に示された基準電位検出装置の電気的な
等価回路である。
等価回路である。
１２−１〜１２−Ｎ 被試験ＩＣ １４−１〜１４−Ｎ ソケットボード ２０−１〜２０−Ｎ ＧＮＤ線 ５２−１〜５２−Ｎ 電位検出線 ５４−１〜５４−Ｎ 接点 ５６ 制御回路（制御手段） ３２ バッファ回路（検出手段） ３４ 試験回路（検出手段）
Claims (5)
- 【請求項１】 被試験ＩＣが装着される複数並列に設け
られたソケットボードと、 前記ソケットボード各々に設けられ、前記ソケットボー
ドを接地するＧＮＤ線と、 前記ソケットボード各々に接続され、前記ソケットボー
ドのＧＮＤ電位を検出する電位検出線と、 前記ソケットボードに対応して設けられ、一端に前記電
位検出線が接続された接点と、 前記接点の他端各々を短絡した短絡線が接続され、当該
短絡線の電位に基づいて前記ソケットボードのＧＮＤ電
位を検出する検出手段とを具備することを特徴とする基
準電位検出装置。 - 【請求項２】 前記ソケットボードに前記被試験ＩＣが
装着されているか否かを検出する検出部と、 前記検出部により前記被試験ＩＣが装着されていないと
検出された場合には、被試験ＩＣが装着されていないソ
ケットボードに対応する前記接点を開状態に制御する制
御手段を具備することを特徴とする請求項１記載の基準
電位検出装置。 - 【請求項３】 前記接点は、リレー又はアナログスイッ
チであることを特徴とする請求項１記載の基準電位検出
装置。 - 【請求項４】 前記検出手段は、 前記短絡線が接続されたバッファ回路と、 前記バッファに接続され、検出した短絡線の電位に基づ
いて前記被試験ＩＣの出力の論理判定を行う試験回路と
からなることを特徴とする請求項１記載の基準電位検出
装置。 - 【請求項５】 前記試験回路は、 検出した前記短絡線の電位に基づいて、前記被試験ＩＣ
に対し、電源電位及び試験信号の波高値を決定して供給
することを特徴とする請求項４記載の基準電位検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361544A JPH11190767A (ja) | 1997-12-26 | 1997-12-26 | 基準電位検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361544A JPH11190767A (ja) | 1997-12-26 | 1997-12-26 | 基準電位検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11190767A true JPH11190767A (ja) | 1999-07-13 |
Family
ID=18474011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9361544A Withdrawn JPH11190767A (ja) | 1997-12-26 | 1997-12-26 | 基準電位検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11190767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008539429A (ja) * | 2005-04-29 | 2008-11-13 | テラダイン・インコーポレーテッド | サイトアウェアオブジェクト |
-
1997
- 1997-12-26 JP JP9361544A patent/JPH11190767A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008539429A (ja) * | 2005-04-29 | 2008-11-13 | テラダイン・インコーポレーテッド | サイトアウェアオブジェクト |
| JP4933533B2 (ja) * | 2005-04-29 | 2012-05-16 | テラダイン・インコーポレーテッド | サイトアウェアオブジェクト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138041B2 (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| TW589463B (en) | Circuit and method for improved test and calibration in automated test equipment | |
| WO2004023673A1 (en) | Aircraft multi-function wire and insulation tester | |
| JP5460574B2 (ja) | Ｅｓｄ保護回路を使用した試験装置の較正 | |
| US20070268012A1 (en) | Waveform input circuit, waveform observation unit and semiconductor test apparatus | |
| US6404220B1 (en) | IC testing method and IC testing device using the same | |
| US6646446B2 (en) | Method and apparatus for fault detection in a resistive bridge sensor | |
| KR100905507B1 (ko) | 고전압 기능부를 가진 핀 전자기기 | |
| JP2001523347A (ja) | 接続テスト方法 | |
| JPH11190767A (ja) | 基準電位検出装置 | |
| JPH0120700Y2 (ja) | ||
| JP4582999B2 (ja) | 測定機器及び測定方法 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
| JPH0712940Y2 (ja) | Ｉｃ試験装置 | |
| JP4480880B2 (ja) | 半導体回路 | |
| US20020149387A1 (en) | Test circuit and test method | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP3149925B2 (ja) | 回路基板プロービング方式 | |
| RU2020498C1 (ru) | Устройство контроля контактирования интегральных схем | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060317 |