JPH11186491A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11186491A JPH11186491A JP9354707A JP35470797A JPH11186491A JP H11186491 A JPH11186491 A JP H11186491A JP 9354707 A JP9354707 A JP 9354707A JP 35470797 A JP35470797 A JP 35470797A JP H11186491 A JPH11186491 A JP H11186491A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- wiring
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ミラー反転位置にパッドを設けることで、同
じ回路のＩＣでも２種類作成しなければならない。 【解決手段】 配線基板の表面及び裏面に半導体チップ
が搭載されており、上記配線基板に設けられたスルーホ
ールを介して、所定の配線パターンが上記半導体チップ
同士を電気的に接続し、且つ、配線基板の表面及び裏面
に搭載された半導体チップの内、一方の半導体チップは
回路形成面が上記配線基板側に位置し、フェイスダウン
ボンディング法により上記配線パターンと接続され、他
方の半導体チップは回路が形成されていない面が上記配
線基板側に位置し、ワイヤーボンディング法により上記
配線パターンと接続されている。
じ回路のＩＣでも２種類作成しなければならない。 【解決手段】 配線基板の表面及び裏面に半導体チップ
が搭載されており、上記配線基板に設けられたスルーホ
ールを介して、所定の配線パターンが上記半導体チップ
同士を電気的に接続し、且つ、配線基板の表面及び裏面
に搭載された半導体チップの内、一方の半導体チップは
回路形成面が上記配線基板側に位置し、フェイスダウン
ボンディング法により上記配線パターンと接続され、他
方の半導体チップは回路が形成されていない面が上記配
線基板側に位置し、ワイヤーボンディング法により上記
配線パターンと接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に、マルチチップモ
ジュールとして複数個のＩＣチップが実装された半導体
装置及びその製造方法に関するものである。
の製造方法に関するものであり、特に、マルチチップモ
ジュールとして複数個のＩＣチップが実装された半導体
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】図３は、特開平６−１１２４０１号公報
に記載の第１の従来技術の斜視図である。図３に示すよ
うに、第１の従来技術においては、向かい合わせのＩＣ
チップをバンプで電気的に接続し、基板とはワイヤによ
って接続するものである。また、ワイヤ部分が長くなる
場合にＩＣチップ上に伝送線路を設けたり、伝送線路を
フィルムキャリアによって作成したものもある。
に記載の第１の従来技術の斜視図である。図３に示すよ
うに、第１の従来技術においては、向かい合わせのＩＣ
チップをバンプで電気的に接続し、基板とはワイヤによ
って接続するものである。また、ワイヤ部分が長くなる
場合にＩＣチップ上に伝送線路を設けたり、伝送線路を
フィルムキャリアによって作成したものもある。
【０００３】図３に示すように、異なるＩＣチップを向
かい合わせに両方のチップのパッドをバンプで接続し、
基板への信号をワイヤ、ＩＣチップ上のパターン、フィ
ルムキャリアで接続するものである。
かい合わせに両方のチップのパッドをバンプで接続し、
基板への信号をワイヤ、ＩＣチップ上のパターン、フィ
ルムキャリアで接続するものである。
【０００４】さらに詳しくは、チップＩＣ１は、回路側
の面ＣＳが上に向けられ、回路側の面ＣＳと反対の面が
下側に向けられ、配線基板ＰＢのくりぬかれた部分にチ
ップＩＣ１全体が収納され、チップＩＣ１の回路側の面
ＣＳには信号端子パッドＰ１１、Ｐ１２と電源パッドＰ
３とが設けられ、チップＩＣ１の回路側の面ＣＳと反対
の面がグランドＧＮＤに接続されている。電源端子パッ
ドＰ３はチップＩＣ１の回路側の面ＣＳであってチップ
ＩＣ２と重ならない領域に設けられ、ボンディングワイ
ヤＷを介して電源線Ｄ１に接続されている。
の面ＣＳが上に向けられ、回路側の面ＣＳと反対の面が
下側に向けられ、配線基板ＰＢのくりぬかれた部分にチ
ップＩＣ１全体が収納され、チップＩＣ１の回路側の面
ＣＳには信号端子パッドＰ１１、Ｐ１２と電源パッドＰ
３とが設けられ、チップＩＣ１の回路側の面ＣＳと反対
の面がグランドＧＮＤに接続されている。電源端子パッ
ドＰ３はチップＩＣ１の回路側の面ＣＳであってチップ
ＩＣ２と重ならない領域に設けられ、ボンディングワイ
ヤＷを介して電源線Ｄ１に接続されている。
【０００５】チップＩＣ２は、その回路側の面ＣＳが下
に向けられ、その回路側の面ＣＳに信号端子パッドＰ２
１、Ｐ２２が設けられ、回路側の面ＣＳと反対の面に信
号端子パッドＰ４が設けれられている。チップＩＣ２は
フリップチップ接続するバンプＢを介して、チップＩＣ
１の上に重ねられている。
に向けられ、その回路側の面ＣＳに信号端子パッドＰ２
１、Ｐ２２が設けられ、回路側の面ＣＳと反対の面に信
号端子パッドＰ４が設けれられている。チップＩＣ２は
フリップチップ接続するバンプＢを介して、チップＩＣ
１の上に重ねられている。
【０００６】つまり、ＩＣチップＩＣ１とＩＣ２とを対
向させて重ね合わせたときに、互いに接続されるパッド
Ｐ１１とＰ２１とが対向するように、また、パッドＰ１
２とＰ２２とが対向するように、パッドＰ１１とＰ２１
との配置及びパッドＰ１２とＰ２２との配置が予め決め
られている。
向させて重ね合わせたときに、互いに接続されるパッド
Ｐ１１とＰ２１とが対向するように、また、パッドＰ１
２とＰ２２とが対向するように、パッドＰ１１とＰ２１
との配置及びパッドＰ１２とＰ２２との配置が予め決め
られている。
【０００７】また、チップＩＣ２のパッドＰ２２とＰ４
との間にスルーホールＳＨが設けられている。また、パ
ッドＰ４は、ボンディングワイヤＷ１を介して配線基板
ＰＢの伝送線路Ｔ１と接続されている。配線基板ＰＢ上
の伝送線路Ｔ１は重ね合わせではなく平面的に配置され
たＩＣチップ間（又はＩＣチップとＩＣパッケージのリ
ードとの間）で信号を伝送する線路である。尚、配線基
板ＰＢの下面はチップＩＣ１の下面と同様にすべてグラ
ンドＧＮＤに接続されている。
との間にスルーホールＳＨが設けられている。また、パ
ッドＰ４は、ボンディングワイヤＷ１を介して配線基板
ＰＢの伝送線路Ｔ１と接続されている。配線基板ＰＢ上
の伝送線路Ｔ１は重ね合わせではなく平面的に配置され
たＩＣチップ間（又はＩＣチップとＩＣパッケージのリ
ードとの間）で信号を伝送する線路である。尚、配線基
板ＰＢの下面はチップＩＣ１の下面と同様にすべてグラ
ンドＧＮＤに接続されている。
【０００８】また、図４は、特開平４−２８２６０号公
報に記載の２の従来技術の断面図である。図４におい
て、３０は第１の半導体チップ、３１は導電性バンプ、
３２は第１の熱可塑性樹脂、３３は基板、３４は第２の
熱可塑性樹脂、３５は第２の半導体チップ、３６はワイ
ヤ、３７はアルミ電極部、３８は配線電極、３９は封止
材料を示す。図４に示すように、第２の従来技術におい
ては、２個のＩＣチップをフェイスダウン実装とフェイ
スアップ実装とを併用し、フェイスダウン実装はフリッ
プチップ接続で、一方、フェイスアップ接続はワイヤボ
ンディング接続により接続するものである。ともに立体
的にチップを配置することで実装密度の向上を図ってい
る。
報に記載の２の従来技術の断面図である。図４におい
て、３０は第１の半導体チップ、３１は導電性バンプ、
３２は第１の熱可塑性樹脂、３３は基板、３４は第２の
熱可塑性樹脂、３５は第２の半導体チップ、３６はワイ
ヤ、３７はアルミ電極部、３８は配線電極、３９は封止
材料を示す。図４に示すように、第２の従来技術におい
ては、２個のＩＣチップをフェイスダウン実装とフェイ
スアップ実装とを併用し、フェイスダウン実装はフリッ
プチップ接続で、一方、フェイスアップ接続はワイヤボ
ンディング接続により接続するものである。ともに立体
的にチップを配置することで実装密度の向上を図ってい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
従来技術では以下の問題点があった。
従来技術では以下の問題点があった。
【００１０】すなわち、２個のＩＣチップを回路形成面
同士、又は回路が形成されていない面同士を向かい合わ
せに搭載し、ＩＣチップのパッドと別のＩＣのパッドを
接続するため、各々ミラー反転位置にパッドを設ける必
要があり、さまざまなＩＣに対して、上述の構成にする
ことは不可能である。また、ミラー反転位置にパッドを
設けることで、同じ回路のＩＣでも２種類作成しなけれ
ばならない。また、一種類のＩＣ使用の場合は、同一信
号（例えば、クロックライン）の接続のため、外部にて
配線の引き回しが必要となり、配線が長くなるという問
題があった。
同士、又は回路が形成されていない面同士を向かい合わ
せに搭載し、ＩＣチップのパッドと別のＩＣのパッドを
接続するため、各々ミラー反転位置にパッドを設ける必
要があり、さまざまなＩＣに対して、上述の構成にする
ことは不可能である。また、ミラー反転位置にパッドを
設けることで、同じ回路のＩＣでも２種類作成しなけれ
ばならない。また、一種類のＩＣ使用の場合は、同一信
号（例えば、クロックライン）の接続のため、外部にて
配線の引き回しが必要となり、配線が長くなるという問
題があった。
【００１１】また、向かい合わせでＩＣチップを実装
し、信号線を外部に出すのに、ワイヤ、ＩＣチップ上伝
送線路、フィルムキャリア等を用いている。そのため、
伝送線路としては長くなり、チップ同士を向かい合わせ
てバンプ同士を接続するという特徴があまり意味をもた
なくなっている。
し、信号線を外部に出すのに、ワイヤ、ＩＣチップ上伝
送線路、フィルムキャリア等を用いている。そのため、
伝送線路としては長くなり、チップ同士を向かい合わせ
てバンプ同士を接続するという特徴があまり意味をもた
なくなっている。
【００１２】
【課題を解決するための手段】請求項１記載の本発明の
半導体装置は、配線基板の表面及び裏面に半導体チップ
が搭載されており、上記配線基板に設けられたスルーホ
ールを介して、所定の配線パターンが上記半導体チップ
同士を電気的に接続し、且つ、上記配線基板の表面及び
裏面に搭載された上記半導体チップの内、一方の半導体
チップは回路形成面が上記配線基板側に位置し、他方の
半導体チップは回路が形成されていない面が上記配線基
板側に位置していることを特徴とするものである。
半導体装置は、配線基板の表面及び裏面に半導体チップ
が搭載されており、上記配線基板に設けられたスルーホ
ールを介して、所定の配線パターンが上記半導体チップ
同士を電気的に接続し、且つ、上記配線基板の表面及び
裏面に搭載された上記半導体チップの内、一方の半導体
チップは回路形成面が上記配線基板側に位置し、他方の
半導体チップは回路が形成されていない面が上記配線基
板側に位置していることを特徴とするものである。
【００１３】また、請求項２記載の本発明の半導体装置
は、回路形成面が上記配線基板側に位置する上記半導体
チップをフェイスダウンボンディング法により上記配線
パターンと接続され、回路が形成されていない面が上記
配線基板側に位置している上記半導体チップをワイヤー
ボンディング法により上記配線パターンと接続されてい
ることを特徴とする、請求項１記載の半導体装置であ
る。
は、回路形成面が上記配線基板側に位置する上記半導体
チップをフェイスダウンボンディング法により上記配線
パターンと接続され、回路が形成されていない面が上記
配線基板側に位置している上記半導体チップをワイヤー
ボンディング法により上記配線パターンと接続されてい
ることを特徴とする、請求項１記載の半導体装置であ
る。
【００１４】更に、請求項３記載の本発明の半導体装置
の製造方法は、請求項２記載の半導体装置の製造方法に
おいて、回路形成面が上記配線基板側に位置する上記半
導体チップをフェイスダウンボンディング法により上記
配線パターンと接続した後、回路が形成されていない面
が上記配線基板側に位置している上記半導体チップをワ
イヤーボンディング法により上記配線パターンと接続す
ることを特徴とする、半導体装置の製造方法である。
の製造方法は、請求項２記載の半導体装置の製造方法に
おいて、回路形成面が上記配線基板側に位置する上記半
導体チップをフェイスダウンボンディング法により上記
配線パターンと接続した後、回路が形成されていない面
が上記配線基板側に位置している上記半導体チップをワ
イヤーボンディング法により上記配線パターンと接続す
ることを特徴とする、半導体装置の製造方法である。
【００１５】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００１６】図１は本発明の一実施の形態の半導体装置
の構造断面図である。図１において、１はＩＣチップ
（ベアチップ）、２は配線基板、３は配線パターン、４
はＩＣチップ上のパッド、５はバンプ、６はワイヤ、７
は配線基板の表面と裏面の信号の接続をするためのスル
ホールを示す。
の構造断面図である。図１において、１はＩＣチップ
（ベアチップ）、２は配線基板、３は配線パターン、４
はＩＣチップ上のパッド、５はバンプ、６はワイヤ、７
は配線基板の表面と裏面の信号の接続をするためのスル
ホールを示す。
【００１７】図１に示すように、本発明においては、配
線基板２の表面及び裏面において、ＩＣチップ１を実装
し、一方をワイヤーボンディングによって配線パターン
３と導通し、他方をフェイスダウンボンディングによっ
てバンプ５と配線パターン３とを導通させることを特徴
とする。
線基板２の表面及び裏面において、ＩＣチップ１を実装
し、一方をワイヤーボンディングによって配線パターン
３と導通し、他方をフェイスダウンボンディングによっ
てバンプ５と配線パターン３とを導通させることを特徴
とする。
【００１８】配線基板２の表面側に搭載されたＩＣチッ
プ１からの信号は、パッド４と配線パターン３とをワイ
ヤー６で接続することにより、伝達される。配線基板２
の裏面側に搭載されたＩＣチップ１からの信号はフェイ
スダウンボンディングによって、パッド４と配線パター
ン３とを金又は半田等の金属成分で作製されたバンプに
より接続することにより、伝達される。
プ１からの信号は、パッド４と配線パターン３とをワイ
ヤー６で接続することにより、伝達される。配線基板２
の裏面側に搭載されたＩＣチップ１からの信号はフェイ
スダウンボンディングによって、パッド４と配線パター
ン３とを金又は半田等の金属成分で作製されたバンプに
より接続することにより、伝達される。
【００１９】ＩＣチップの信号配列はアドレス、データ
信号線など、ほとんど同じ位置にある。特に同一チップ
を２個搭載する場合には信号パッド位置は全く同じにな
る。このため、配線基板２の表面及び裏面に搭載するＩ
Ｃチップ１の接続方法をフェイスダウンボンディング法
とワイヤーボンディング法と異ならせ、配線基板２の一
方面に搭載されたＩＣチップ１は回路形成面が配線基板
２と向き合い、他方面に搭載されたＩＣチップ１は回路
が形成されていない面が配線基板２と向き合う。このよ
うな構成にすると、それぞれのＩＣチップ１の対応する
電極は配線基板に対して対向する位置にあるので、配線
パターンの長さを極力抑えることができる。
信号線など、ほとんど同じ位置にある。特に同一チップ
を２個搭載する場合には信号パッド位置は全く同じにな
る。このため、配線基板２の表面及び裏面に搭載するＩ
Ｃチップ１の接続方法をフェイスダウンボンディング法
とワイヤーボンディング法と異ならせ、配線基板２の一
方面に搭載されたＩＣチップ１は回路形成面が配線基板
２と向き合い、他方面に搭載されたＩＣチップ１は回路
が形成されていない面が配線基板２と向き合う。このよ
うな構成にすると、それぞれのＩＣチップ１の対応する
電極は配線基板に対して対向する位置にあるので、配線
パターンの長さを極力抑えることができる。
【００２０】以下、本発明の半導体装置の製造工程図で
ある図２を用いて、本発明の半導体装置の製造工程を説
明する。
ある図２を用いて、本発明の半導体装置の製造工程を説
明する。
【００２１】まず、配線基板２のフェイスダウンボンデ
ィングするパターン面にバンプ付きＩＣチップをフェイ
スダウンボンディングする。バンプ５が共晶はんだボー
ルの場合は、バンプ５にフラックスを塗布した後、１バ
ンプ当たり３０〜５０ｇの圧力をかけ、オーブンやリフ
ロー炉等を用いて、全体的な温度を２４０℃とし、５〜
１０ｓｅｃの熱処理を行い、はんだボールをＡｕ等から
なる配線パターン３と接続する。先にフェイスダウンボ
ンディングを行うのは、フェイスダウンボンディングに
は基板の平面度がよくなくてはならず、先にワイヤーボ
ンディング及び樹脂硬化を行うと、基板が反るためであ
る。
ィングするパターン面にバンプ付きＩＣチップをフェイ
スダウンボンディングする。バンプ５が共晶はんだボー
ルの場合は、バンプ５にフラックスを塗布した後、１バ
ンプ当たり３０〜５０ｇの圧力をかけ、オーブンやリフ
ロー炉等を用いて、全体的な温度を２４０℃とし、５〜
１０ｓｅｃの熱処理を行い、はんだボールをＡｕ等から
なる配線パターン３と接続する。先にフェイスダウンボ
ンディングを行うのは、フェイスダウンボンディングに
は基板の平面度がよくなくてはならず、先にワイヤーボ
ンディング及び樹脂硬化を行うと、基板が反るためであ
る。
【００２２】その後、配線基板２とＩＣチップ１との間
にエポキシ樹脂等の封止樹脂８を流し込み、オーブン等
を用い、樹脂硬化温度（約１５０℃）で樹脂硬化させ
る。
にエポキシ樹脂等の封止樹脂８を流し込み、オーブン等
を用い、樹脂硬化温度（約１５０℃）で樹脂硬化させ
る。
【００２３】また、導電性接着剤を用いて接続する場合
は、配線基板２のフェイスダウンボンディング面に予め
導電性接着剤を貼付け、８０〜９０℃で仮止めする。そ
の後、Ａｕバンプ５が形成されたＩＣチップ１を１バン
プ当たり９０〜１００ｇでフェイスダウンボンディング
し、その時に、１７０〜１８０℃の温度をヘッドツール
でかけ導電性接着剤を硬化させる。
は、配線基板２のフェイスダウンボンディング面に予め
導電性接着剤を貼付け、８０〜９０℃で仮止めする。そ
の後、Ａｕバンプ５が形成されたＩＣチップ１を１バン
プ当たり９０〜１００ｇでフェイスダウンボンディング
し、その時に、１７０〜１８０℃の温度をヘッドツール
でかけ導電性接着剤を硬化させる。
【００２４】次に、治具９を用いて、フェイスダウンボ
ンディングしたＩＣチップ１に圧力がかからないように
し、配線基板２のワイヤーボンディング側に銀ペースト
等でＩＣチップをダイボンドし、ＩＣチップ１のパッド
とＡｕ等からなる配線パターン３をワイヤーボンディン
グする。その後、液状の封止樹脂８でＩＣチップ１を封
止し、１５０℃程度で硬化する。
ンディングしたＩＣチップ１に圧力がかからないように
し、配線基板２のワイヤーボンディング側に銀ペースト
等でＩＣチップをダイボンドし、ＩＣチップ１のパッド
とＡｕ等からなる配線パターン３をワイヤーボンディン
グする。その後、液状の封止樹脂８でＩＣチップ１を封
止し、１５０℃程度で硬化する。
【００２５】
【発明の効果】以上、詳細に説明したように、配線基板
の表面及び裏面に半導体チップが搭載されており、上記
配線基板に設けられたスルーホールを介して、所定の配
線パターンが上記半導体チップ同士を電気的に接続し、
且つ、上記配線基板の表面及び裏面に搭載された半導体
チップの内、一方の半導体チップは回路形成面が上記配
線基板側に位置し、他方の半導体チップは回路が形成さ
れていない面が上記配線基板側に位置していることを特
徴とする本発明を、また、回路形成面が上記配線基板側
に位置する上記半導体チップをフェイスダウンボンディ
ング法により上記配線パターンと接続され、回路が形成
されていない面が上記配線基板側に位置している上記半
導体チップをワイヤーボンディング法により上記配線パ
ターンと接続されていることを特徴とする本発明を用い
ることにより、従来のように、チップ２個を向かい合わ
せに実装するのに、双方のパッドがあたる部分に特別な
位置のパッドを設ける必要がない。
の表面及び裏面に半導体チップが搭載されており、上記
配線基板に設けられたスルーホールを介して、所定の配
線パターンが上記半導体チップ同士を電気的に接続し、
且つ、上記配線基板の表面及び裏面に搭載された半導体
チップの内、一方の半導体チップは回路形成面が上記配
線基板側に位置し、他方の半導体チップは回路が形成さ
れていない面が上記配線基板側に位置していることを特
徴とする本発明を、また、回路形成面が上記配線基板側
に位置する上記半導体チップをフェイスダウンボンディ
ング法により上記配線パターンと接続され、回路が形成
されていない面が上記配線基板側に位置している上記半
導体チップをワイヤーボンディング法により上記配線パ
ターンと接続されていることを特徴とする本発明を用い
ることにより、従来のように、チップ２個を向かい合わ
せに実装するのに、双方のパッドがあたる部分に特別な
位置のパッドを設ける必要がない。
【００２６】また、従来のように、ワイヤーボンディン
グあるいは、フェースダウンボンディングのどちらか一
方の実装方式を使用して、表裏に実装しようとすると、
表と裏とで、信号線を交差させるか、信号線を回り込ま
せる必要があるが、本発明では、交差させる必要もな
く、また、従来よりも信号の回り込みを少なくすること
ができる。
グあるいは、フェースダウンボンディングのどちらか一
方の実装方式を使用して、表裏に実装しようとすると、
表と裏とで、信号線を交差させるか、信号線を回り込ま
せる必要があるが、本発明では、交差させる必要もな
く、また、従来よりも信号の回り込みを少なくすること
ができる。
【図１】本発明の実施の形態の半導体装置の構造断面図
である。
である。
【図２】本発明の実施の形態の半導体装置の製造工程図
である。
である。
【図３】第１の従来技術のマルチチップ実装の半導体装
置の斜視図である。
置の斜視図である。
【図４】第２の従来技術のマルチチップ実装の半導体装
置の断面図である。
置の断面図である。
１ ＩＣチップ（ベアチップ） ２ 配線基板 ３ 配線パターン ４ ＩＣチップ上のパッド ５ バンプ ６ ワイヤ ７ 配線基板の表面と裏面の信号の接続をするためのス
ルホール ８ 封止樹脂 ９ 治具
ルホール ８ 封止樹脂 ９ 治具
Claims (3)
- 【請求項１】 配線基板の表面及び裏面に半導体チップ
が搭載されており、上記配線基板に設けられたスルーホ
ールを介して、所定の配線パターンが上記半導体チップ
同士を電気的に接続し、且つ、上記配線基板の表面及び
裏面に搭載された半導体チップの内、一方の半導体チッ
プは回路形成面が上記配線基板側に位置し、他方の半導
体チップは回路が形成されていない面が上記配線基板側
に位置していることを特徴とする半導体装置。 - 【請求項２】 回路形成面が上記配線基板側に位置する
上記半導体チップをフェイスダウンボンディング法によ
り上記配線パターンと接続され、回路が形成されていな
い面が上記配線基板側に位置している上記半導体チップ
をワイヤーボンディング法により上記配線パターンと接
続されていることを特徴とする、請求項１記載の半導体
装置。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、回路形成面が上記配線基板側に位置する上記半
導体チップをフェイスダウンボンディング法により上記
配線パターンと接続した後、回路が形成されていない面
が上記配線基板側に位置している上記半導体チップをワ
イヤーボンディング法により上記配線パターンと接続す
ることを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354707A JPH11186491A (ja) | 1997-12-24 | 1997-12-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354707A JPH11186491A (ja) | 1997-12-24 | 1997-12-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186491A true JPH11186491A (ja) | 1999-07-09 |
Family
ID=18439372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9354707A Pending JPH11186491A (ja) | 1997-12-24 | 1997-12-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186491A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395889C (zh) * | 2004-12-23 | 2008-06-18 | 旺宏电子股份有限公司 | 多芯片封装结构 |
-
1997
- 1997-12-24 JP JP9354707A patent/JPH11186491A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395889C (zh) * | 2004-12-23 | 2008-06-18 | 旺宏电子股份有限公司 | 多芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| JP2001217388A (ja) | 電子装置およびその製造方法 | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JP2004179442A (ja) | マルチチップモジュール | |
| JPH0547998A (ja) | 高密度実装化半導体装置 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH11186491A (ja) | 半導体装置及びその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP2994555B2 (ja) | 半導体実装構造 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07221135A (ja) | ２層構造立体ベアチップｉｃ | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JPH09260441A (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH05183102A (ja) | 半導体装置及びその製造方法 | |
| JPH02254747A (ja) | チップパッケージ | |
| KR950005493B1 (ko) | 반도체 패키지 제조방법 | |
| JPH06204396A (ja) | 半導体装置 | |
| JPH08172112A (ja) | Ｉｃチップの配置方法 |