JPH11186477A - 電子冷却構造 - Google Patents
電子冷却構造Info
- Publication number
- JPH11186477A JPH11186477A JP35281897A JP35281897A JPH11186477A JP H11186477 A JPH11186477 A JP H11186477A JP 35281897 A JP35281897 A JP 35281897A JP 35281897 A JP35281897 A JP 35281897A JP H11186477 A JPH11186477 A JP H11186477A
- Authority
- JP
- Japan
- Prior art keywords
- cooling
- package
- side ceramic
- ceramic plate
- thermo module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 サーモ・モジュールとＩＣパッケージを直
接、接合するので、実装高さが高くなり、実装密度が低
下する。 【解決手段】 発熱側セラミック板と冷却側セラミック
板とその両者を接合するモールド樹脂とで構成されるＩ
Ｃパッケージ１０の内部に、発熱側セラミック板を発熱
フィンとし、冷却側セラミック板を冷却フィンとするサ
ーモ・モジュール１を一体に実装した。
接、接合するので、実装高さが高くなり、実装密度が低
下する。 【解決手段】 発熱側セラミック板と冷却側セラミック
板とその両者を接合するモールド樹脂とで構成されるＩ
Ｃパッケージ１０の内部に、発熱側セラミック板を発熱
フィンとし、冷却側セラミック板を冷却フィンとするサ
ーモ・モジュール１を一体に実装した。
Description
【０００１】
【発明の属する技術分野】本発明は、ペルチェ効果を利
用したサーモ・モジュールにより、通信機器等に搭載し
ている電子部品を冷却する電子冷却構造に関するもので
ある。
用したサーモ・モジュールにより、通信機器等に搭載し
ている電子部品を冷却する電子冷却構造に関するもので
ある。
【０００２】
【従来の技術】電子部品の冷却には、放熱フィンやファ
ンを使用した強制空冷の方法があるが、実装領域が大き
く、高密度実装ができない上、冷却効率が低かった。
ンを使用した強制空冷の方法があるが、実装領域が大き
く、高密度実装ができない上、冷却効率が低かった。
【０００３】そこで提案されているのが、サーモ・モジ
ュールを使用した電子冷却である。
ュールを使用した電子冷却である。
【０００４】サーモ・モジュールは、Ｐ型素子とＮ型素
子からなる２種類の熱電半導体を金属電極でπ型に接続
した素子対を、複数個セラミック板の間に挟んで直列回
路に接続したもので、Ｎ型素子からＰ型素子の方向へ電
流を流すと、ペルチェ効果によってπ型の上部で吸熱、
下部で発熱が起こるのを利用している。また、冷却効果
を高めるために、多段モジュールにすることも知られて
いる。
子からなる２種類の熱電半導体を金属電極でπ型に接続
した素子対を、複数個セラミック板の間に挟んで直列回
路に接続したもので、Ｎ型素子からＰ型素子の方向へ電
流を流すと、ペルチェ効果によってπ型の上部で吸熱、
下部で発熱が起こるのを利用している。また、冷却効果
を高めるために、多段モジュールにすることも知られて
いる。
【０００５】従来は、サーモ・モジュールの冷却フィン
に直接電子部品であるＩＣパッケージを接合する冷却構
造が採用されている。
に直接電子部品であるＩＣパッケージを接合する冷却構
造が採用されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
冷却構造では、サーモ・モジュールとＩＣパッケージを
直接、接合するので、実装高さがサーモ・モジュールの
高さ分だけ高くなり、実装密度が低下するという問題が
あった。
冷却構造では、サーモ・モジュールとＩＣパッケージを
直接、接合するので、実装高さがサーモ・モジュールの
高さ分だけ高くなり、実装密度が低下するという問題が
あった。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、発熱側セラミック板と冷却側セラミック
板とその両者を接合するモールド樹脂とで構成されるＩ
Ｃパッケージの内部に発熱側セラミック板を発熱フィン
とし、冷却側セラミック板を冷却フィンとするサーモ・
モジュールを一体に実装したものである。
め、本発明は、発熱側セラミック板と冷却側セラミック
板とその両者を接合するモールド樹脂とで構成されるＩ
Ｃパッケージの内部に発熱側セラミック板を発熱フィン
とし、冷却側セラミック板を冷却フィンとするサーモ・
モジュールを一体に実装したものである。
【０００８】
【発明の実施の形態】図１は本発明の第１の実施形態を
示す平面図で、図２はそのＡ−Ａ断面図、図３はそのＢ
−Ｂ断面図、図４はそのＣ−Ｃ断面図、図５はそのＤ−
Ｄ断面図、図６はそのＥ−Ｅ断面図、図７はその接続図
である。
示す平面図で、図２はそのＡ−Ａ断面図、図３はそのＢ
−Ｂ断面図、図４はそのＣ−Ｃ断面図、図５はそのＤ−
Ｄ断面図、図６はそのＥ−Ｅ断面図、図７はその接続図
である。
【０００９】サーモ・モジュール１は、Ｐ型素子２０
１，２０２とＮ型素子３０１，３０２からなる２種類の
熱電半導体を、金属電極４０１，４０２，４０３及び５
０１，５０２でπ型に接続し、この素子対を発熱側セラ
ミック板６と冷却側セラミック板７の間に挟み込んで直
列回路に接続している。
１，２０２とＮ型素子３０１，３０２からなる２種類の
熱電半導体を、金属電極４０１，４０２，４０３及び５
０１，５０２でπ型に接続し、この素子対を発熱側セラ
ミック板６と冷却側セラミック板７の間に挟み込んで直
列回路に接続している。
【００１０】π型接続の状態は図７の接続図に示したよ
うに、Ｎ型素子３０１、Ｐ型素子２０１、Ｎ型素子３０
２、Ｐ型素子２０２をπ型にかつ直列に金属電極４０
１，４０２，４０３，５０１，５０２によって接続して
いる。なお、金属電極４０１には（＋）側の電源に接続
するためのリードフレーム８が、また金属電極４０３に
は（−）側の電源に接続するためのリードフレーム９が
接合されている。
うに、Ｎ型素子３０１、Ｐ型素子２０１、Ｎ型素子３０
２、Ｐ型素子２０２をπ型にかつ直列に金属電極４０
１，４０２，４０３，５０１，５０２によって接続して
いる。なお、金属電極４０１には（＋）側の電源に接続
するためのリードフレーム８が、また金属電極４０３に
は（−）側の電源に接続するためのリードフレーム９が
接合されている。
【００１１】図３〜図６に示すように、Ｐ型、Ｎ型の素
子対は発熱側セラミック板６と冷却側セラミック板７の
間に挟まれており、金属電極４０１〜４０３は発熱側セ
ラミック板６に、金属電極５０１，５０２は冷却側セラ
ミック板７に接合されている。なお、金属電極４０１〜
４０３と金属電極５０１，５０２は材質の異なるものが
使用される。
子対は発熱側セラミック板６と冷却側セラミック板７の
間に挟まれており、金属電極４０１〜４０３は発熱側セ
ラミック板６に、金属電極５０１，５０２は冷却側セラ
ミック板７に接合されている。なお、金属電極４０１〜
４０３と金属電極５０１，５０２は材質の異なるものが
使用される。
【００１２】図１のＩＣパッケージ１０は図２〜図７の
発熱側セラミック板６と冷却側セラミック板７とその両
者を接合するモールド樹脂１１で構成され、モールド樹
脂１１は発熱側セラミック板６と冷却側セラミック板７
の間に挟み込まれるようにされ、またモールド樹脂１１
の間には、リードフレーム１２が挟み込まれている。
発熱側セラミック板６と冷却側セラミック板７とその両
者を接合するモールド樹脂１１で構成され、モールド樹
脂１１は発熱側セラミック板６と冷却側セラミック板７
の間に挟み込まれるようにされ、またモールド樹脂１１
の間には、リードフレーム１２が挟み込まれている。
【００１３】ＩＣチップ１３は、図１に示すように従来
と同様に複数のボンディングワイヤ１４にて複数のリー
ドフレーム１２に接続されている。また図２に示すよう
に、ＩＣチップ１３は冷却側セラミック板７に接合され
ている。なお、ＩＣチップ１３が搭載されている部分は
どこから断面にしても図２と同様である。
と同様に複数のボンディングワイヤ１４にて複数のリー
ドフレーム１２に接続されている。また図２に示すよう
に、ＩＣチップ１３は冷却側セラミック板７に接合され
ている。なお、ＩＣチップ１３が搭載されている部分は
どこから断面にしても図２と同様である。
【００１４】図４は他の図と異なり、ＩＣパッケージ１
０を装置のパッケージ１５に実装する場合をも示してお
り、リードフレーム９と１２をパッケージ１５の半田パ
ッド１６に半田付けで接続している。
０を装置のパッケージ１５に実装する場合をも示してお
り、リードフレーム９と１２をパッケージ１５の半田パ
ッド１６に半田付けで接続している。
【００１５】以上説明したＩＣパッケージ１０の発熱側
セラミック板６がサーモ・モジュール１の発熱フィンと
なるものであり、冷却側セラミック板７が冷却フィンと
なるものであることは勿論で、ＩＣパッケージ１０とサ
ーモ・モジュール１を一体に実装している。
セラミック板６がサーモ・モジュール１の発熱フィンと
なるものであり、冷却側セラミック板７が冷却フィンと
なるものであることは勿論で、ＩＣパッケージ１０とサ
ーモ・モジュール１を一体に実装している。
【００１６】なお、両セラミック板６，７は発熱フィン
及び冷却フィンとなることから、電気絶縁性及び熱伝導
性に優れたアルミナ、ベリリア等のセラミック材料で構
成することが望ましい。
及び冷却フィンとなることから、電気絶縁性及び熱伝導
性に優れたアルミナ、ベリリア等のセラミック材料で構
成することが望ましい。
【００１７】次に冷却方法について説明すると、図１及
び図７を参照して、電源から直流電流を、「（＋）−リ
ードフレーム８−金属電極４０１−Ｎ型素子３０１−金
属電極５０１−Ｐ型素子２０１−金属電極４０２−Ｎ型
素子３０２−金属電極５０２−Ｐ型素子２０２−金属電
極４０３−リードフレーム９−（−）」に流すと、ペル
チェ効果により、電流がＮからＰに流れる金属電極５０
１，５０２側では吸熱（冷却）し、金属電極４０１〜４
０３側では発熱する。
び図７を参照して、電源から直流電流を、「（＋）−リ
ードフレーム８−金属電極４０１−Ｎ型素子３０１−金
属電極５０１−Ｐ型素子２０１−金属電極４０２−Ｎ型
素子３０２−金属電極５０２−Ｐ型素子２０２−金属電
極４０３−リードフレーム９−（−）」に流すと、ペル
チェ効果により、電流がＮからＰに流れる金属電極５０
１，５０２側では吸熱（冷却）し、金属電極４０１〜４
０３側では発熱する。
【００１８】従って、図２〜図６に示すように、金属電
極４０１〜４０３と接合している発熱側セラミック板６
をサーモ・モジュールの発熱フィンとし、金属電極５０
１，５０２と接合している冷却側セラミック板７を冷却
フィンとすれば、冷却側セラミック板７は冷却され、図
２のように冷却側セラミック板に接合されているＩＣチ
ップ１３は熱伝導により冷却される。
極４０１〜４０３と接合している発熱側セラミック板６
をサーモ・モジュールの発熱フィンとし、金属電極５０
１，５０２と接合している冷却側セラミック板７を冷却
フィンとすれば、冷却側セラミック板７は冷却され、図
２のように冷却側セラミック板に接合されているＩＣチ
ップ１３は熱伝導により冷却される。
【００１９】冷却温度はサーモ・モジュールを１段から
多段にすることにより大きくすることができる。
多段にすることにより大きくすることができる。
【００２０】上記の説明においては、サーモ・モジュー
ルを構成する素子対のＰ型素子２０１，２０２及びＮ型
素子３０１，３０２をＩＣパッケージ１０内の四隅に配
置して実装した例で説明したが、これに限定されるもの
ではなく、空いている空間を適宜利用すれば良い。
ルを構成する素子対のＰ型素子２０１，２０２及びＮ型
素子３０１，３０２をＩＣパッケージ１０内の四隅に配
置して実装した例で説明したが、これに限定されるもの
ではなく、空いている空間を適宜利用すれば良い。
【００２１】以上のように、第１の実施形態によれば、
サーモ・モジュール１をＩＣパッケージ１０の内部に一
体に実装するので、サーモ・モジュールを搭載しない他
のＩＣパッケージと同等の高さになり、高密度実装がで
き、実装効率が向上するという効果が得られる。
サーモ・モジュール１をＩＣパッケージ１０の内部に一
体に実装するので、サーモ・モジュールを搭載しない他
のＩＣパッケージと同等の高さになり、高密度実装がで
き、実装効率が向上するという効果が得られる。
【００２２】図８は本発明の第２の実施形態を示す平面
図で、図９はそのＦ−Ｆ断面図、図１０はその部分拡大
図である。図において、第１の実施形態と同様の部分に
は同じ符号を付して説明は省略する。
図で、図９はそのＦ−Ｆ断面図、図１０はその部分拡大
図である。図において、第１の実施形態と同様の部分に
は同じ符号を付して説明は省略する。
【００２３】第１の実施形態に対し、更にストレートの
リード線１７を冷却フィンである冷却側セラミック板７
に埋め込み取り付けたものである。
リード線１７を冷却フィンである冷却側セラミック板７
に埋め込み取り付けたものである。
【００２４】図９に示すように、リードフレーム１２は
パッケージ１５の半田パッド１６と半田により接続され
ている。
パッケージ１５の半田パッド１６と半田により接続され
ている。
【００２５】リード線１７は複数本が冷却側セラミック
板７に埋め込まれると共に、図１０に示すようにパッケ
ージ１５の半田スルーホール１８に半田付けされ、更に
半田スルーホール１８は印刷回路１９と接続されてい
る。
板７に埋め込まれると共に、図１０に示すようにパッケ
ージ１５の半田スルーホール１８に半田付けされ、更に
半田スルーホール１８は印刷回路１９と接続されてい
る。
【００２６】印刷回路１９はアース層、電源層、信号層
を示しており、例えば銅板に絶縁用のレジストが塗布さ
れたものである。
を示しており、例えば銅板に絶縁用のレジストが塗布さ
れたものである。
【００２７】また、図ではストレートのリード線１７を
示しているが、リードフレーム１２と同様にアングルタ
イプでも良い。アングルタイプのリード線の場合は、パ
ッケージ１５に半田パッドを形成し、その半田パッドに
アングルタイプのリード線を半田により接続する。
示しているが、リードフレーム１２と同様にアングルタ
イプでも良い。アングルタイプのリード線の場合は、パ
ッケージ１５に半田パッドを形成し、その半田パッドに
アングルタイプのリード線を半田により接続する。
【００２８】第２の実施形態では、冷却フィンである冷
却側セラミック板７が冷却されると、熱伝導及び熱伝達
により、リード線１７−半田スルーホール１８−印刷回
路１９と順次冷却される。
却側セラミック板７が冷却されると、熱伝導及び熱伝達
により、リード線１７−半田スルーホール１８−印刷回
路１９と順次冷却される。
【００２９】印刷回路１９が冷却されると、装置のパッ
ケージ１５に搭載されている他の電子部品も印刷回路１
９からの熱伝達やリード線を介しての熱伝導により冷却
される。
ケージ１５に搭載されている他の電子部品も印刷回路１
９からの熱伝達やリード線を介しての熱伝導により冷却
される。
【００３０】以上のように、第２の実施形態によれば、
第１の実施形態の効果に加えて、印刷回路１９が冷却さ
れることによりパッケージ１５に搭載されている他の電
子部品も冷却することができ、複数個の電子部品の冷却
に効果がある。
第１の実施形態の効果に加えて、印刷回路１９が冷却さ
れることによりパッケージ１５に搭載されている他の電
子部品も冷却することができ、複数個の電子部品の冷却
に効果がある。
【００３１】
【発明の効果】上記したように、本発明はＩＣパッケー
ジとサーモ・モジュールを一体に実装するので、実装高
さを低くでき、高密度実装が可能で、実装効率が向上す
るという効果がある。
ジとサーモ・モジュールを一体に実装するので、実装高
さを低くでき、高密度実装が可能で、実装効率が向上す
るという効果がある。
【図１】本発明の第１の実施形態の平面図
【図２】第１の実施形態のＡ−Ａ断面図
【図３】第１の実施形態のＢ−Ｂ断面図
【図４】第１の実施形態のＣ−Ｃ断面図
【図５】第１の実施形態のＤ−Ｄ断面図
【図６】第１の実施形態のＥ−Ｅ断面図
【図７】第１の実施形態の接続図
【図８】本発明の第２の実施形態の平面図
【図９】第２の実施形態のＦ−Ｆ断面図
【図１０】第２の実施形態の部分拡大図
１ サーモ・モジュール ２０１，２０２ Ｐ型素子 ３０１，３０２ Ｎ型素子 ４０１〜４０３，５０１，５０２ 金属電極 ６ 発熱側セラミック板 ７ 冷却側セラミック板 ８，９，１２ リードフレーム １０ ＩＣパッケージ １１ モールド樹脂 １３ 半導体チップ １５ パッケージ １６ 半田パッド １７ リード線 １８ スルーホール １９ 印刷回路
Claims (7)
- 【請求項１】 発熱側セラミック板と冷却側セラミック
板とその両者を接合するモールド樹脂とで構成されるＩ
Ｃパッケージの内部に、前記発熱側セラミック板を発熱
フィンとし、前記冷却側セラミック板を冷却フィンとす
るサーモ・モジュールを一体に実装したことを特徴とす
る電子冷却構造。 - 【請求項２】 前記サーモ・モジュールを構成する熱電
半導体を前記ＩＣパッケージの四隅に配置したことを特
徴とする請求項１記載の電子冷却構造。 - 【請求項３】 前記発熱側セラミック板と前記サーモ・
モジュールの発熱側の金属電極を接合し、前記冷却側セ
ラミック板と前記サーモ・モジュールの冷却側の金属電
極を接合したことを特徴とする請求項１又は請求項２記
載の電子冷却構造。 - 【請求項４】 前記冷却側セラミック板にＩＣチップを
接合したことを特徴とする請求項１から３のいずれかに
記載の電子冷却構造。 - 【請求項５】 前記冷却側セラミック板に複数本のリー
ド線を埋め込み、前記リード線を印刷回路に接続したこ
とを特徴とする請求項１から４のいずれかに記載の電子
冷却構造。 - 【請求項６】 前記リード線はストレートのリード線で
あって、このリード線をパッケージの半田スルーホール
に半田付けし、前記半田スルーホールを印刷回路に接続
したことを特徴とする請求項５記載の電子冷却構造。 - 【請求項７】 前記リード線はアングルタイプのリード
線であって、このリード線をパッケージの半田パッドに
半田付けし、前記半田パッドを印刷回路に接続したこと
を特徴とする請求項５記載の電子冷却構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35281897A JPH11186477A (ja) | 1997-12-22 | 1997-12-22 | 電子冷却構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35281897A JPH11186477A (ja) | 1997-12-22 | 1997-12-22 | 電子冷却構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186477A true JPH11186477A (ja) | 1999-07-09 |
Family
ID=18426653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35281897A Pending JPH11186477A (ja) | 1997-12-22 | 1997-12-22 | 電子冷却構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211025A (ja) * | 2007-02-27 | 2008-09-11 | Yamaha Corp | 電子モジュール |
-
1997
- 1997-12-22 JP JP35281897A patent/JPH11186477A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211025A (ja) * | 2007-02-27 | 2008-09-11 | Yamaha Corp | 電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
| US6324072B1 (en) | Microelectronic component of sandwich construction | |
| US6563211B2 (en) | Semiconductor device for controlling electricity | |
| US5032897A (en) | Integrated thermoelectric cooling | |
| JP2001308263A (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| WO2016174899A1 (ja) | 半導体装置 | |
| GB1574970A (en) | Integrated circuit assemblies or packages | |
| JPH1056131A (ja) | 半導体装置 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
| JP2002164485A (ja) | 半導体モジュール | |
| JP4712948B2 (ja) | 半導体装置 | |
| JPH11186477A (ja) | 電子冷却構造 | |
| KR20030011159A (ko) | 반도체패키지 | |
| JPH11220074A (ja) | 半導体装置 | |
| JPH11238962A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH104219A (ja) | ペルチェ素子 | |
| JPH04303955A (ja) | 半導体装置 | |
| TWI673835B (zh) | 功率晶片覆晶封裝結構及其封裝方法 | |
| JPH1167958A (ja) | 高放熱タイプのフィリップチップ用パッケージ構造 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JPH0831992A (ja) | 放熱装置にペルチェ素子を用いた半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JP3449312B2 (ja) | 半導体装置 | |
| JPH01198056A (ja) | Ｉｃパッケージ |