JPH11175103A - 制御演算装置 - Google Patents
制御演算装置Info
- Publication number
- JPH11175103A JPH11175103A JP34094397A JP34094397A JPH11175103A JP H11175103 A JPH11175103 A JP H11175103A JP 34094397 A JP34094397 A JP 34094397A JP 34094397 A JP34094397 A JP 34094397A JP H11175103 A JPH11175103 A JP H11175103A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- control operation
- output
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 制御演算部の本来の制御演算処理能力を圧迫
することなく、異常時の対応処理能力を、時間とコスト
を上げることなく確保する。 【解決手段】 制御演算部１、２と、信号入出力部３
と、バスライン４とを備える制御演算装置において、信
号入出力部３に制御演算部１、２の正常／異常を判断す
る判断手段と、この判断手段により該当する制御演算部
１、２の異常を判断した場合に、ディジタル出力部３４
より外部のプラントに出力される信号を安全側とする手
段とを備える。
することなく、異常時の対応処理能力を、時間とコスト
を上げることなく確保する。 【解決手段】 制御演算部１、２と、信号入出力部３
と、バスライン４とを備える制御演算装置において、信
号入出力部３に制御演算部１、２の正常／異常を判断す
る判断手段と、この判断手段により該当する制御演算部
１、２の異常を判断した場合に、ディジタル出力部３４
より外部のプラントに出力される信号を安全側とする手
段とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、工業プラント等
を制御する制御演算装置、特にプラント等を制御するデ
ィジタル信号を出力するディジタル出力部を有する制御
演算装置に関する。
を制御する制御演算装置、特にプラント等を制御するデ
ィジタル信号を出力するディジタル出力部を有する制御
演算装置に関する。
【０００２】
【従来の技術】一般に、工業プラントを制御する制御演
算装置として、ディジタル演算を行う複数の制御演算部
と、外部との信号インタフェースを行う信号入出力部
と、これら制御演算部と信号入出力部とをつなぐバスラ
インとを備え、制御演算部で計算されたディジタルデー
タをバスラインを通して、信号入出力部へ送り、信号入
出力部のディジタル入出力部からＯＮ／ＯＦＦ信号を外
部へ出力するものがある。
算装置として、ディジタル演算を行う複数の制御演算部
と、外部との信号インタフェースを行う信号入出力部
と、これら制御演算部と信号入出力部とをつなぐバスラ
インとを備え、制御演算部で計算されたディジタルデー
タをバスラインを通して、信号入出力部へ送り、信号入
出力部のディジタル入出力部からＯＮ／ＯＦＦ信号を外
部へ出力するものがある。
【０００３】この種の制御演算装置における制御演算部
の異常発生対策として、従来、各制御演算部から出力さ
れる正常／異常のステータス信号を、ディジタル入力部
で取込み、この信号を用いて制御演算部で制御演算を組
み、異常時に、安全側に出力するようにしている。
の異常発生対策として、従来、各制御演算部から出力さ
れる正常／異常のステータス信号を、ディジタル入力部
で取込み、この信号を用いて制御演算部で制御演算を組
み、異常時に、安全側に出力するようにしている。
【０００４】
【発明が解決しようとする課題】上記した従来の制御演
算装置では、制御演算部で異常時の対応処理を、制御演
算部で制御演算を組むことにより行うものであるから、
制御演算を組む際に、複雑な演算を作成するための時間
とコストがかかり過ぎるという問題があった。また、制
御演算部において、プラント等を制御する本来の制御演
算に異常時の演算を追加することになるので、制御演算
部の本来の制御演算処理能力を圧迫するという問題があ
った。
算装置では、制御演算部で異常時の対応処理を、制御演
算部で制御演算を組むことにより行うものであるから、
制御演算を組む際に、複雑な演算を作成するための時間
とコストがかかり過ぎるという問題があった。また、制
御演算部において、プラント等を制御する本来の制御演
算に異常時の演算を追加することになるので、制御演算
部の本来の制御演算処理能力を圧迫するという問題があ
った。
【０００５】この発明は上記問題点に着目してなされた
ものであって、制御演算部の本来の制御演算処理能力を
圧迫することなく、異常時の対応処理機能を備えさせる
のに、時間とコストを従来ほどは必要としない制御演算
装置を提供することを目的としている。
ものであって、制御演算部の本来の制御演算処理能力を
圧迫することなく、異常時の対応処理機能を備えさせる
のに、時間とコストを従来ほどは必要としない制御演算
装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】この発明の制御演算装置
は、制御演算を行う制御演算部と、外部との信号インタ
フェースを行う信号入出力部と、これら制御演算部と信
号入出力部とをつなぐバスラインとを備え、前記制御演
算部で計算されたディジタルデータを前記バスラインを
通して信号入出力部へ送り、信号入出力部のディジタル
信号部から外部へＯＮ／ＯＦＦ信号を出力するものにお
いて、前記信号入出力部に、前記制御演算部の正常／異
常を判断する判断手段と、この判断手段により該当する
制御演算部の異常を判断した場合に、出力するディジタ
ル信号を安全側とする手段と、を備えている。
は、制御演算を行う制御演算部と、外部との信号インタ
フェースを行う信号入出力部と、これら制御演算部と信
号入出力部とをつなぐバスラインとを備え、前記制御演
算部で計算されたディジタルデータを前記バスラインを
通して信号入出力部へ送り、信号入出力部のディジタル
信号部から外部へＯＮ／ＯＦＦ信号を出力するものにお
いて、前記信号入出力部に、前記制御演算部の正常／異
常を判断する判断手段と、この判断手段により該当する
制御演算部の異常を判断した場合に、出力するディジタ
ル信号を安全側とする手段と、を備えている。
【０００７】この制御演算装置では、制御演算部で計算
がなされ、ディジタルデータがバスラインを通して信号
入出力部に送られてくると、信号入出力部のディジタル
出力部で、そのディジタル信号を外部へ出力する前に、
送信されてきたその制御演算部の正常／異常を判断す
る。判断の結果が正常であれば、送られてきたデータを
外部へ出力し、異常であれば外部に対し、安全側の信号
を出力する。
がなされ、ディジタルデータがバスラインを通して信号
入出力部に送られてくると、信号入出力部のディジタル
出力部で、そのディジタル信号を外部へ出力する前に、
送信されてきたその制御演算部の正常／異常を判断す
る。判断の結果が正常であれば、送られてきたデータを
外部へ出力し、異常であれば外部に対し、安全側の信号
を出力する。
【０００８】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態制御演算装置の構成を示すブロック図である。この
実施形態制御演算装置は、制御演算部１と、制御演算部
２と、信号入出力部３と、これらを接続するバスライン
４とから構成されている。制御演算部１、制御演算部２
及び信号入出力部３は、いずれもマイクロプロセッサを
含み、制御演算部１及び制御演算部２は、いずれもプロ
グラムに従い、制御演算を実行し、制御のためのディジ
タルデータを出力する機能を備え、信号入出力部３には
アナログ信号入力部３１、アナログ信号３２、ディジタ
ル信号入力部３３、ディジタル信号出力部３４の他に、
演算制御部の正常／異常を判断する機能、正常の場合に
は送られてきたディジタルデータを外部に出力する機
能、異常の場合には安全側の信号を外部へ出力する機能
を備えている。
明をさらに詳細に説明する。図１は、この発明の一実施
形態制御演算装置の構成を示すブロック図である。この
実施形態制御演算装置は、制御演算部１と、制御演算部
２と、信号入出力部３と、これらを接続するバスライン
４とから構成されている。制御演算部１、制御演算部２
及び信号入出力部３は、いずれもマイクロプロセッサを
含み、制御演算部１及び制御演算部２は、いずれもプロ
グラムに従い、制御演算を実行し、制御のためのディジ
タルデータを出力する機能を備え、信号入出力部３には
アナログ信号入力部３１、アナログ信号３２、ディジタ
ル信号入力部３３、ディジタル信号出力部３４の他に、
演算制御部の正常／異常を判断する機能、正常の場合に
は送られてきたディジタルデータを外部に出力する機
能、異常の場合には安全側の信号を外部へ出力する機能
を備えている。
【０００９】なお、図１では説明の便宜上、制御演算部
を２台としているが、３台以上の複数台であってもよ
い。また、ここでは制御演算部１、制御演算部２の信号
がバスライン４を通して、同じディジタル信号出力部３
４から外部へ出力されている場合を想定しており、ディ
ジタル信号出力部３４内部では、図２に示すように、出
力点数ｎそれぞれに制御演算部の識別ナンバーとディジ
タル出力（Ｄ／Ｏ）データで構成されるデータをメモリ
内に保持している。
を２台としているが、３台以上の複数台であってもよ
い。また、ここでは制御演算部１、制御演算部２の信号
がバスライン４を通して、同じディジタル信号出力部３
４から外部へ出力されている場合を想定しており、ディ
ジタル信号出力部３４内部では、図２に示すように、出
力点数ｎそれぞれに制御演算部の識別ナンバーとディジ
タル出力（Ｄ／Ｏ）データで構成されるデータをメモリ
内に保持している。
【００１０】ここで制御演算部の識別ナンバーは、各制
御演算部に与えられた番号であり、制御演算部１は識別
ナンバー「１」、制御演算部２は識別ナンバー「２」と
なる。ディジタル出力データの内容は「０」か「１」で
ある。今、例えばディジタル出力信号Ｄ／Ｏの２点目
が、制御演算部２での演算結果「１」を出力している場
合を考えると、制御演算部の識別ナンバーの部分には
「２」、ディジタル出力データの部分には「１」がセッ
トされている。通常は信号出力部３で、外部へディジタ
ル信号を出力する場合には出力信号データ（Ｄ／Ｏ）に
書き込まれているデータを外部へ出力する。
御演算部に与えられた番号であり、制御演算部１は識別
ナンバー「１」、制御演算部２は識別ナンバー「２」と
なる。ディジタル出力データの内容は「０」か「１」で
ある。今、例えばディジタル出力信号Ｄ／Ｏの２点目
が、制御演算部２での演算結果「１」を出力している場
合を考えると、制御演算部の識別ナンバーの部分には
「２」、ディジタル出力データの部分には「１」がセッ
トされている。通常は信号出力部３で、外部へディジタ
ル信号を出力する場合には出力信号データ（Ｄ／Ｏ）に
書き込まれているデータを外部へ出力する。
【００１１】次に、図３、図４に示すフロー図を参照し
て、実施形態制御演算装置の全体動作を説明する。先
ず、制御演算部１、制御演算部２で、図３に示すよう
に、所定タイミングの到来毎に（ステップＳＴ１）、つ
まり定周期にそれぞれのために用意された診断エリアに
カウント値をセットする（ステップＳＴ２）。信号入出
力部３では、図４に示すように、各制御演算部の診断エ
リアのカウンタをデクリメントし（ステップＳＴ１
１）、カウンタのカウント値が０か否かを判定する（ス
テップＳＴ１２）。診断エリアのカウンタ自体は、信号
入出力部の共有メモリに配置されている。判定の結果、
カウント値が０でない場合には、ステップＳＴ１２の判
定ＹＥＳで、該当する制御演算部が正常であると判定す
る（ステップＳＴ１３）。しかし、ステップＳＴ１２の
判定ＹＥＳの場合には、該当する制御演算部が異常であ
ると判定する（ステップＳＴ１４）。ここで、カウント
値が０となると異常と判断するのは、正常であればセッ
トが続けられ０とならないが、異常となるとセットがさ
れず、デクリメントされ、やがてカウンタの内容が０と
なるからである。
て、実施形態制御演算装置の全体動作を説明する。先
ず、制御演算部１、制御演算部２で、図３に示すよう
に、所定タイミングの到来毎に（ステップＳＴ１）、つ
まり定周期にそれぞれのために用意された診断エリアに
カウント値をセットする（ステップＳＴ２）。信号入出
力部３では、図４に示すように、各制御演算部の診断エ
リアのカウンタをデクリメントし（ステップＳＴ１
１）、カウンタのカウント値が０か否かを判定する（ス
テップＳＴ１２）。診断エリアのカウンタ自体は、信号
入出力部の共有メモリに配置されている。判定の結果、
カウント値が０でない場合には、ステップＳＴ１２の判
定ＹＥＳで、該当する制御演算部が正常であると判定す
る（ステップＳＴ１３）。しかし、ステップＳＴ１２の
判定ＹＥＳの場合には、該当する制御演算部が異常であ
ると判定する（ステップＳＴ１４）。ここで、カウント
値が０となると異常と判断するのは、正常であればセッ
トが続けられ０とならないが、異常となるとセットがさ
れず、デクリメントされ、やがてカウンタの内容が０と
なるからである。
【００１２】一例として、ディジタル出力信号（Ｄ／
Ｏ）２点目に信号「１」を送った後で、制御演算部２の
み異常になったとすると、そのままではディジタル出力
信号（Ｄ／Ｏ）として外部へ出力される信号は「１」の
ままであって、常に外部へ出力「１」を出すことにな
る。しかし、この実施形態制御演算装置では、一定時間
以上、制御演算部１、２から信号入出力部３に診断デー
タを送らなくなると、図４に示す処理により、その制御
演算部が異常になったことを検出できる。また、ディジ
タル信号信号（Ｄ／Ｏ）２点目は、識別ナンバーの部分
を参照することで、異常になった制御演算部２から送ら
れたデータであることを認識できる。ディジタル出力信
号（Ｄ／Ｏ）の場合、異常時の安全側出力を、ここでは
「ＯＦＦ」側に想定しているので、制御演算部２の異常
検出と同時に、外部出力を強制的に「０」とすることが
できる。
Ｏ）２点目に信号「１」を送った後で、制御演算部２の
み異常になったとすると、そのままではディジタル出力
信号（Ｄ／Ｏ）として外部へ出力される信号は「１」の
ままであって、常に外部へ出力「１」を出すことにな
る。しかし、この実施形態制御演算装置では、一定時間
以上、制御演算部１、２から信号入出力部３に診断デー
タを送らなくなると、図４に示す処理により、その制御
演算部が異常になったことを検出できる。また、ディジ
タル信号信号（Ｄ／Ｏ）２点目は、識別ナンバーの部分
を参照することで、異常になった制御演算部２から送ら
れたデータであることを認識できる。ディジタル出力信
号（Ｄ／Ｏ）の場合、異常時の安全側出力を、ここでは
「ＯＦＦ」側に想定しているので、制御演算部２の異常
検出と同時に、外部出力を強制的に「０」とすることが
できる。
【００１３】以上のようにして、異常になった制御演算
部を信号入出力部で判別し、その制御演算部からのディ
ジタル出力信号（Ｄ／Ｏ）のみを安全側の「０」へ移行
させることができる。なお、上記説明で、安全側を「Ｏ
ＦＦ」側であるとしたが、この発明は安全側が「ＯＮ」
側である場合にも、全く同様にして適用できる。
部を信号入出力部で判別し、その制御演算部からのディ
ジタル出力信号（Ｄ／Ｏ）のみを安全側の「０」へ移行
させることができる。なお、上記説明で、安全側を「Ｏ
ＦＦ」側であるとしたが、この発明は安全側が「ＯＮ」
側である場合にも、全く同様にして適用できる。
【００１４】
【発明の効果】この発明によれば、信号入出力部に、前
記制御演算部の正常／異常を判断する判断手段と、この
判断手段により該当する制御演算部の異常を判断した場
合に、出力するディジタル信号を安全側とする手段とを
備えているので、コストアップや複雑な設定操作を必要
とすることなく、制御演算異常時に、ディジタル出力を
安全側に固定することができる。
記制御演算部の正常／異常を判断する判断手段と、この
判断手段により該当する制御演算部の異常を判断した場
合に、出力するディジタル信号を安全側とする手段とを
備えているので、コストアップや複雑な設定操作を必要
とすることなく、制御演算異常時に、ディジタル出力を
安全側に固定することができる。
【図１】この発明の一実施形態制御演算装置の構成を示
すブロック図である。
すブロック図である。
【図２】同実施形態制御演算装置において、メモリに保
持されるディジタル出力信号のデータフォーマットを示
す図である。
持されるディジタル出力信号のデータフォーマットを示
す図である。
【図３】同実施形態制御演算装置の制御演算部の動作を
説明するフロー図である。
説明するフロー図である。
【図４】同実施形態制御演算装置の信号入出力部の動作
を説明するフロー図である。
を説明するフロー図である。
１、２ 制御演算部 ３ 信号入出力部 ４ バスライン ３３ ディジタル入力部 ３４ ディジタル出力部
Claims (1)
- 【請求項１】制御演算を行う制御演算部と、外部との信
号インタフェースを行う信号入出力部と、これら制御演
算部と信号入出力部とをつなぐバスラインとを備え、前
記制御演算部で計算されたディジタルデータを前記バス
ラインを通して信号入出力部へ送り、信号入出力部のデ
ィジタル信号部から外部へＯＮ／ＯＦＦ信号を出力する
制御演算装置において、 前記信号入出力部に、前記制御演算部の正常／異常を判
断する判断手段と、この判断手段により該当する制御演
算部の異常を判断した場合に、出力するディジタル信号
を安全側とする手段と、 を備えたことを特徴とする制御演算部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34094397A JPH11175103A (ja) | 1997-12-11 | 1997-12-11 | 制御演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34094397A JPH11175103A (ja) | 1997-12-11 | 1997-12-11 | 制御演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11175103A true JPH11175103A (ja) | 1999-07-02 |
Family
ID=18341735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34094397A Pending JPH11175103A (ja) | 1997-12-11 | 1997-12-11 | 制御演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11175103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012132527A1 (ja) * | 2011-03-28 | 2012-10-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異常検知システム、異常検知方法、およびそのプログラム |
-
1997
- 1997-12-11 JP JP34094397A patent/JPH11175103A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012132527A1 (ja) * | 2011-03-28 | 2012-10-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異常検知システム、異常検知方法、およびそのプログラム |
| CN103443727A (zh) * | 2011-03-28 | 2013-12-11 | 国际商业机器公司 | 异常检测系统、异常检测方法以及用于异常检测的程序 |
| GB2505340A (en) * | 2011-03-28 | 2014-02-26 | Ibm | Anomaly detection system, anomaly detection method, and program of same |
| JP5480447B2 (ja) * | 2011-03-28 | 2014-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異常検知システム、異常検知方法、およびそのプログラム |
| US9529690B2 (en) | 2011-03-28 | 2016-12-27 | International Business Machines Corporation | Anomaly detection system, anomaly detection method, and program for the same |
| US9921938B2 (en) | 2011-03-28 | 2018-03-20 | International Business Machines Corporation | Anomaly detection system, anomaly detection method, and program for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11175103A (ja) | 制御演算装置 | |
| JPS63224446A (ja) | 通信システム | |
| JPS60167547A (ja) | 信号伝送装置 | |
| JP2005092621A (ja) | 電子制御装置 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPH0546104Y2 (ja) | ||
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JPS6250841B2 (ja) | ||
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPH04195511A (ja) | バス接続装置 | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH11175104A (ja) | 分散型制御装置 | |
| JPS6133551A (ja) | マイクロプロセツサ監視装置 | |
| JPH0540510A (ja) | 制御装置 | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH04205162A (ja) | マルチプロセッサシステム | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPH07105154A (ja) | 信号処理用並列計算システム | |
| JPS63167947A (ja) | Ｒａｍ代替方法 | |
| JPH05158820A (ja) | バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |