JPH1117460A - 過熱保護機能付きトランジスタを備えた制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 過熱保護機能付きＮチャンネル電界効果トラ
ンジスタに短絡電流のような過電流が流れた場合の瞬時
応答性を改善する。 【解決手段】 ＦＥＴ用電源（DC/DC VCC）とグランド
出力端子との間に直列接続されるツェナーダイオード１
６３と分割抵抗１６１，１６２により外部電源電圧検出
回路を構成し、同電源（DC/DC VCC）とＦＥＴ１３０の
ゲート間に接続される第３トランジスタ１６０によりス
イッチング回路を構成する。ＦＥＴ１３０は、その内部
のゲート−ソース間に所定の温度になるとトリガーされ
てターンオンする感熱サイリスタＳが配置された過熱保
護機能付きＮチャンネル電界効果トランジスタを用い
る。そして、第２ツェナーダイオード１６３のツェナー
電圧と、抵抗１６１と抵抗１６２との分割比で定まる電
圧（外部電源電圧設定値）により第３トランジスタ１６
０のオン電圧が決定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御装置本体から
出力された電気信号に基づいて被制御装置となる負荷を
駆動する駆動信号を出力する制御装置の出力回路に関す
るものである。

【０００２】

【従来の技術】従来、この種の制御装置の出力回路は、
例えばプログラマブルコントローラに使用されており、
図５に示すようなものが知られている。図５はプログラ
マブルコントローラの全体構成を示すブロック図であ
る。図５において、プログラマブルコントローラ１０
は、検出装置２からの電気信号を入力端子Ｓ、Ｇを介し
て入力するｍ個の入力回路１２と、出力端子Ｐ、Ｏ、Ｍ
を介して被制御装置４を駆動するための駆動信号を出力
するｎ個の出力回路１４と、周知のＣＰＵ、ＲＯＭ、Ｒ
ＡＭ等からなるマイクロコンピュータを中心にして構成
され、各入力回路１２からの入力信号に基づき、予め設
定された所定のシーケンスプログラムに従って各出力回
路１４を介して被制御装置４を駆動制御する論理演算部
１６と、外部より供給される直流あるいは交流のシステ
ム用電源ＶＳに接続され、このシステム用電源ＶＳの電
源電圧を論理演算部１６にて使用可能な所定の直流電圧
に変換するコンバータ１８と、論理演算部１６が実行す
るシーケンスプログラムを外部のプログラム用ツール６
等から入力するために外部装置とデータの送受信を行う
通信部２０とを備えている。

【０００３】ここで、出力回路１４は、直流電源ＶＬお
よびこの電源ＶＬのマイナス側に接続されたランプ、モ
ータ、ソレノイド等の負荷Ｌを備えた被制御装置４に出
力端子Ｐ、Ｏ、Ｍを介して接続される。そして、電源Ｖ
Ｌのプラス側（端子Ｐ）にエミッタが接続されるととも
に負荷Ｌの電源ＶＬとは反対側（端子Ｏ）にコレクタが
接続されるＰＮＰ型トランジスタ（出力素子）２２と、
抵抗２４を介してトランジスタ２２のベースにコレクタ
が接続されるとともに電源ＶＬのマイナス側（端子Ｍ）
にエミッタが接続されるフォトトランジスタ２６ａおよ
び論理演算部１６の演算結果に応じて発光しフォトトラ
ンジスタ２６ａを駆動する発光ダイオード２６ｂからな
るフォトカプラ２６と、端子Ｍから端子Ｏへの方向を順
方向として接続されたフライホイールダイオード２８と
を備えている。

【０００４】この出力回路１４においては、検出装置２
からの検出信号が入力回路１２を介して論理演算部１６
に入力されると、論理演算部１６はフォトカプラ２６の
発光ダイオード２６ｂを発光させ、フォトカプラ２６の
フォトトランジスタ２６ａがオンすることにより、出力
素子のトランジスタ２２のエミッタ−ベース間に電位差
が生じてトランジスタ２２がオンする。すると、直流電
源ＶＬからトランジスタ２２のエミッタとコレクタを介
して電流が流れ、被制御装置４の負荷Ｌが駆動される。

【０００５】上記した従来の出力回路においては、短絡
等により過電流を生じた場合、被制御装置を短絡状態か
ら保護するため、通常は溶断ヒューズを用いている。し
かしながら、溶断ヒューズは出力素子を保護するために
設けるものでないため、溶断ヒューズが溶断しなかった
場合には出力素子を保護することができなく、かつ溶断
ヒューズが溶断しても応答性が悪いという問題があっ
た。また、溶断ヒューズが溶断する毎に、新たな溶断ヒ
ューズと交換しなければならなく、保守の作業性が悪い
という問題も生じた。

【０００６】そこで、出力回路に溶断ヒューズ等を使わ
ずに、出力素子として過熱保護機能付きＮチャンネル電
界効果トランジスタを用いてハイサイドスイッチを実現
するようにしたものが提案されている。この出力回路
は、図６に示すように、図５に示されるような論理演算
部の演算結果に応じて駆動する出力信号用フォトカプラ
２１０が接続されている。出力信号用フォトカプラ２１
０は論理演算部の演算結果に応じて発光する発光ダイオ
ード２１１と、この発光ダイオード２１１が発光するこ
とにより駆動されるフォトトランジスタ２１２とから構
成され、フォトトランジスタ２１２のコレクタは定電流
ダイオード２１３を介して電源（ＤＣ／ＤＣ Ｖｃｃ）
に接続されている。

【０００７】一方、フォトトランジスタ２１２のエミッ
タにはツェナーダイオード２１４が接続され、ツェナー
ダイオード２１４のカソード−アノード間には抵抗２２
１，２２２が接続されている。抵抗２２１，２２２の共
通接続点は第１トランジスタ２２０のベースに接続さ
れ、第１トランジスタ２２０のエミッタは過熱保護機能
付きＮチャンネル電界効果トランジスタ２３０のゲート
に接続され、第１トランジスタ２２０のコレクタは抵抗
２２４を介して第２トランジスタ２４０のベースに接続
されている。なお、第１トランジスタ２２０のベース−
エミッタ間には抵抗２２３が接続されている。

【０００８】過熱保護機能付きＮチャンネル電界効果ト
ランジスタ２３０（以下、ＦＥＴ２３０という）は、そ
の内部のゲート−ソース間にラッチ用として感熱サイリ
スタＳのような熱検出素子が配置されている。そして、
このＦＥＴ２３０のドレイン２３０ｄは出力端子（ＶＤ
Ｃ）に接続され、そのソース２３０ｓは出力端子（ＯＵ
Ｔ）に接続される。第２トランジスタ２４０のエミッタ
は出力端子（ＶＤＣ）に接続され、そのコレクタは抵抗
２４２を介して短絡検出信号用フォトカプラ２５０の発
光ダイオード２５１のアノードに接続される。発光ダイ
オード２５１のカソードは出力端子（ＧＮＤ）に接続さ
れる。なお、ＦＥＴ２３０には寄生ダイオード２３１が
形成されている。ここで、感熱サイリスタＳはＦＥＴ２
３０が所定の温度になるとトリガーされてターンオンす
るサイリスタである。

【０００９】第２トランジスタ２４０のベース−エミッ
タ間には抵抗２４１が接続され、出力端子ＯＵＴ−ＧＮ
Ｄ間にはフライホィールダイオード２５３が接続される
とともに、短絡検出信号用フォトカプラ２５０は発光ダ
イオード２５１とフォトトランジスタ２５２とから構成
され、第１トランジスタ２２０および第２トランジスタ
２４０が動作することにより駆動されて、短絡電流検出
信号を図示しない内部回路に出力するものである。出力
端子（ＶＤＣ）は接地端子（ＤＣ／ＤＣ ＧＮＤ）と接
続される。そして、出力端子のＶＤＣ−ＯＵＴ間には直
流電源３００とこの直流電源３００により駆動される負
荷３０１とが接続される。

【００１０】このように構成された出力回路２００の動
作を説明する。出力信号用フォトカプラ２１０がオン動
作すると、ツェナーダイオード２１４のツェナー電圧を
抵抗２２１と抵抗２２２で分割した電圧がＦＥＴ２３０
のゲート２３０ｇに印加され、ＦＥＴ２３０はオン状態
となる。ＦＥＴ２３０のゲート２３０ｇには通常は電流
が流れ込まないため、抵抗２２３の両端に電圧は発生し
ない。

【００１１】ここで、負荷３０１に短絡が発生すると、
短絡に基づく過電流がＦＥＴ２３０に流れるようになる
が、このＦＥＴ２３０の内部のゲート−ソース間にラッ
チ用として感熱サイリスタＳのような熱検出素子が配置
されているので、過電流によりＦＥＴ２３０の温度が所
定の温度以上になると、この感熱サイリスタＳがターン
オンする。すると、抵抗２２３とＦＥＴ２３０のゲート
２３０ｇの接続点電圧がＧＮＤレベルに引き下げられる
ため、抵抗２２３の両端に電圧が発生し、第１トランジ
スタ２２０がオン動作する。

【００１２】第１トランジスタ２２０がオン動作する
と、抵抗２２４を通して第２トランジスタ２４０のベー
スが引かれるようになるため、第２トランジスタ２４０
がオン動作する。すると、短絡検出信号用フォトカプラ
２５０のフォトダイオード２５１が発光し、これにより
フォトトランジスタ２５２が動作して短絡電流検出信号
を出力することとなる。

【００１３】

【発明が解決しようとする課題】しかしながら、実際に
負荷３０１に短絡が発生して外部回路が短絡状態になる
と、外部直流電源３００の容量によってはカレントリミ
ットがかかり、外部直流電源３００の電源電圧が低下す
るという問題を生じる。この場合、短絡電流は外部直流
電源３００の制限まで流れるが、電源電圧が非常に低い
状態にあるため、ＦＥＴ２３０が所定の温度になるまで
発熱して、感熱サイリスタＳが動作するようになるまで
に長時間を要することとなる。このため、この外部直流
電源３００を同時に他の装置にも使用していると、感熱
サイリスタＳが動作するようになるまでの時間の間、他
の装置は原因不明のまま動作不良状態が続くこととな
る。

【００１４】換言すると、以下の１，２の問題がある。

【００１５】１．負荷３０１の短絡により、外部直流電
源３００の電源電圧が０Ｖ付近まで低下すると、ＦＥＴ
２３０の損失（発熱）が小さくなり、感熱サイリスタＳ
が過熱を検出までに時間がかかる。

【００１６】２．負荷３０１の短絡により、外部直流電
源３００の電源電圧が０Ｖ付近まで低下すると、同じ電
源３００を使用している他の装置が停止してしまう。

【００１７】

【課題を解決するための手段】そこで、本発明は上記問
題点に鑑みてなされたものであり、過熱保護機能付きＮ
チャンネル電界効果トランジスタに短絡電流のような過
電流が流れた場合の瞬時応答性を改善することにある。
そこで、請求項１に記載の発明においては、過熱保護機
能付きＮチャンネル電界効果トランジスタが動作する前
に外部電源の電源電圧が所定値より低下しているとこの
電界効果トランジスタがオン動作しないようにしてい
る。このため、出力信号がこの電界効果トランジスタの
ゲートに入力されても、外部電源の電源電圧が所定値よ
り低下しているとこの電界効果トランジスタがオン動作
することはない。

【００１８】また、電界効果トランジスタがオン動作し
た後、例えば、負荷が短絡して外部回路に短絡電流のよ
うな過電流が流れて外部電源の定格容量が超過して同電
源の電源電圧が所定値より低下すると、電界効果トラン
ジスタが電源電圧の所定値を保持できるようなオン状態
を維持する。すると、電界効果トランジスタには所定値
の電源電圧が印加された状態で過電流が流れる状態とな
って、同電界効果トランジスタの損失が増大して発熱が
促進されて過熱保護機能が瞬時に働くように動作する。
このため、この外部電源に接続された他の装置に悪影響
を与えることを防止できるようになる。

【００１９】請求項２に記載の発明においては、電源電
圧検出回路が検出した電源電圧が予め設定された所定の
電圧値以上になるとスイッチング回路がオン動作するよ
うになされているので、外部回路が負荷短絡状態で外部
電源の電源電圧が低下している場合には、出力信号がこ
の電界効果トランジスタのゲートに入力されても、電界
効果トランジスタがオン動作することはない。

【００２０】また、電界効果トランジスタがオン動作し
た後、例えば、負荷が短絡して外部回路に短絡電流のよ
うな過電流が流れて外部電源の定格容量が超過して同電
源の電源電圧が所定値より低下すると、スイッチング回
路はオン動作を維持して電界効果トランジスタが同電源
電圧の所定値を保持できるようなオン状態を維持する。
すると、電界効果トランジスタには所定値の電源電圧が
印加された状態で過電流が流れる状態となって、同電界
効果トランジスタの損失が増大して発熱が促進されて過
熱保護機能が瞬時に働くように動作する。このため、こ
の外部電源に接続された他の装置に悪影響を与えること
を防止できるようになる。

【００２１】請求項３に記載の発明においては、ツェナ
ーダイオードと分割抵抗とにより電源電圧検出回路を構
成するとともに、トランジスタによりスイッチング回路
を構成しているので、簡単な構成でかつ容易に電源電圧
検出回路およびスイッチング回路を構成することができ
るようになる。

【００２２】請求項４に記載の発明においては、分割抵
抗で電源電圧検出回路を構成すとともに、トランジスタ
によりスイッチング回路を構成しているので、簡単な構
成でかつ容易に電源電圧検出回路およびスイッチング回
路を構成することができるようになる。

【００２３】請求項５に記載の発明においては、トラン
ジスタで電源電圧検出回路を構成すとともに、トランジ
スタによりスイッチング回路を構成しているので、簡単
な構成でかつ容易に電源電圧検出回路およびスイッチン
グ回路を構成することができるようになる。

【００２４】請求項６に記載の発明においては、上述の
出力回路として入力装置あるいは検出装置からの出力信
号に基づき予め設定されたプログラムに従って論理演算
処理を行う論理演算部からの演算結果を出力するプログ
ラマブルコントローラの出力回路に用いるようにしてい
るので、この種のプログラマブルコントローラの信頼性
が向上する。

【００２５】

【発明の実施の形態】以下に、図に基づいて本発明の実
施の形態を説明する。図１は本発明の出力回路をプログ
ラマブルコントローラに適用した場合の回路図である。
図１に示すように、本実施の形態の出力回路１００の電
源（ＤＣ／ＤＣ Ｖｃｃ）と出力端子（ＯＵＴ）との間
には、図示しない論理演算部（図５参照）の演算結果が
入力される出力信号用フォトカプラ１１０を接続してい
る。

【００２６】出力信号用フォトカプラ１１０は論理演算
部の演算結果に応じて発光する発光ダイオード１１１
と、この発光ダイオード１１１が発光することにより駆
動されるフォトトランジスタ１１２とから構成され、フ
ォトトランジスタ１１２のコレクタは定電流ダイオード
１１３および第３トランジスタ１６０を介して電源（Ｄ
Ｃ／ＤＣ Ｖｃｃ）に接続している。

【００２７】一方、フォトトランジスタ１１２のエミッ
タには第１ツェナーダイオード１１４を接続し、第１ツ
ェナーダイオード１１４のカソード−アノード間には抵
抗１２１，１２２を接続している。抵抗１２１，１２２
の共通接続点は第１トランジスタ１２０のベースに接続
し、第１トランジスタ１２０のエミッタは過熱保護機能
付きＮチャンネル電界効果トランジスタ（例えば、ＢＴ
Ｓ１３２）１３０のゲートに接続し、第１トランジスタ
１２０のコレクタは抵抗１２４を介して第２トランジス
タ１４０のベースに接続している。なお、第１トランジ
スタ１２０のベース−エミッタ間には抵抗１２３を接続
している。

【００２８】過熱保護機能付きＮチャンネル電界効果ト
ランジスタ１３０（以下、単にＦＥＴ１３０という）
は、その内部のゲート−ソース間にラッチ用として感熱
サイリスタＳのような熱検出素子が配置されている。そ
して、このＦＥＴ１３０のドレイン１３０ｄは出力端子
（ＶＤＣ）に接続し、そのソース１３０ｓは出力端子
（ＯＵＴ）に接続している。第２トランジスタ１４０の
エミッタは出力端子（ＶＤＣ）に接続し、そのコレクタ
は抵抗１４２を介して短絡検出信号用フォトカプラ１５
０の発光ダイオード１５１のアノードに接続している。
発光ダイオード１５１のカソードは出力端子（ＧＮＤ）
に接続している。なお、ＦＥＴ１３０には寄生ダイオー
ド１３１が形成されている。ここで、感熱サイリスタＳ
はＦＥＴ１３０が所定の温度になるとトリガーされてタ
ーンオンするサイリスタである。

【００２９】第２トランジスタ１４０のベース−エミッ
タ間には抵抗１４１を接続し、出力端子ＯＵＴ−ＧＮＤ
間にはフライホィールダイオード１５３を接続するとと
もに、短絡検出信号用フォトカプラ１５０は発光ダイオ
ード１５１とフォトトランジスタ１５２とから構成さ
れ、第１トランジスタ１２０および第２トランジスタ１
４０が動作することにより駆動されて、短絡電流検出信
号を図示しない内部回路に出力するものである。出力端
子（ＶＤＣ）は接地端子（ＤＣ／ＤＣ ＧＮＤ）と接続
している。そして、出力端子のＶＤＣ−ＯＵＴ間には外
部直流電源３００とこの外部直流電源３００により駆動
される負荷３０１とを接続している。

【００３０】ここで、電源（ＤＣ／ＤＣ Ｖｃｃ）と出
力端子（ＧＮＤ）との間には、抵抗１６１と抵抗１６２
と第２ツェナーダイオード１６３とを接続しており、抵
抗１６１と抵抗１６２との接続点は第３トランジスタ１
６０のベースに接続している。このため、外部電源３０
０の電源電圧は第２ツェナーダイオード１６３のツェナ
ー電圧と、抵抗１６１と抵抗１６２とで決定されるの
で、第２ツェナーダイオード１６３と抵抗１６１，１６
２は外部直流電源３００の電圧検出回路ということがで
きる。そして、第２ツェナーダイオード１６３のツェナ
ー電圧と、抵抗１６１と抵抗１６２との分割比で定まる
電圧（外部電源電圧設定値）により第３トランジスタ１
６０のオン電圧が決定される。

【００３１】なお、外部電源電圧設定値は外部直流電源
３００の電源電圧が所定の範囲内で低下しても、第３ト
ランジスタ１６０のオン状態がぎりぎりに維持されるよ
うな値に設定するとともに、ＦＥＴ１３０のオン状態を
維持できるゲート電圧となるように第１ツェナーダイオ
ード１１４のツェナー電圧と、抵抗１２１と抵抗１２２
の各抵抗値を設定している。

【００３２】このように構成された出力回路１００の動
作を説明する。出力信号用フォトカプラ１１０がオン動
作しても、第２ツェナーダイオード１６３と抵抗１６
１，１６２とで構成される電圧検出回路が検出した外部
直流電源３００の電源電圧が外部電源電圧設定値より低
いと、第３トランジスタ１６０はオン動作しないため、
ＦＥＴ１３０は動作しない。

【００３３】第２ツェナーダイオード１６３と抵抗１６
１，１６２とで構成される電圧検出回路が検出した外部
直流電源３００の電源電圧が外部電源電圧設定値より高
くなると、第３トランジスタ１６０はオン動作する。こ
れにより、出力信号用フォトカプラ１１０がオン動作し
て、第１ツェナーダイオード１１４のツェナー電圧を抵
抗１２１と抵抗１２２で分割した電圧が電界効果トラン
ジスタ１３０のゲート１３０ｇに印加され、電界効果ト
ランジスタ１３０はオン状態となる。電界効果トランジ
スタ１３０のゲート１３０ｇには通常は電流が流れ込ま
ないため、抵抗１２３の両端に電圧は発生しない。

【００３４】ここで、何らかの理由により負荷３０１に
短絡が発生すると、短絡に基づく過電流が電界効果トラ
ンジスタ１３０に流れるとともに、外部直流電源３００
の電源容量に応じて電源電圧が低下するようになるが、
外部電源電圧設定値は第３トランジスタ１６０のオン状
態がぎりぎりに維持されるように設定されているため、
第３トランジスタ１６０のベースにはオン状態がぎりぎ
りに維持される第２ツェナーダイオード１６３のツェナ
ー電圧と抵抗１６１，１６２の分割比に応じた電圧が印
加されてオン状態がぎりぎりに維持される。

【００３５】このとき、第３トランジスタ１６０のエミ
ッタ−コレクタ間に電圧降下が生じるため、第１ツェナ
ーダイオード１１４のツェナー電圧も低下することとな
るが、ＦＥＴ１３０のゲート１３０ｇにはＦＥＴ１３０
のオン状態を維持できるゲート電圧が印加されているた
め、ＦＥＴ１３０はオン状態が維持される。この結果、
ＦＥＴ１３０の内部のゲート−ソース間に形成されたラ
ッチ用としての感熱サイリスタＳがＦＥＴ１３０の発熱
に基づいてトリガーされてターンオンする。すると、抵
抗１２３とＦＥＴ１３０のゲート１３０ｇの接続点電圧
がＧＮＤレベルに引き下げられるため、抵抗１２３の両
端に電圧が発生し、第１トランジスタ１２０がオン動作
する。

【００３６】第１トランジスタ１２０がオン動作する
と、抵抗１２４を通して第２トランジスタ１４０のベー
スが引かれるようになるため、第２トランジスタ１４０
がオン動作する。すると、短絡検出信号用フォトカプラ
１５０のフォトダイオード１５１が発光し、これにより
フォトトランジスタ１５２が動作して短絡電流検出信号
を出力することとなる。

【００３７】試験回路 図２は上述の実施の形態の試験回路を示しており、出力
信号用フォトカプラ１１０としてＰＣ３Ｑ６６Ｑを用
い、短絡検出信号用フォトカプラ１５０としてＰＣ３５
７Ｍ７Ｔを用い、ＦＥＴ１３０としてＢＴＳ１３２を用
いる。また、第１トランジスタ１２０としてＤＴＣ１２
４ＧＵＡを用い、第２トランジスタ１４０として２ＳＡ
１１６２を用い、第３トランジスタ１６０として２ＳＢ
７９９を用いる。第１ツェナーダイオード１１４のツェ
ナー電圧は６．２Ｖのものを用い、第２ツェナーダイオ
ード１６３のツェナー電圧は２２Ｖのものを用いる。

【００３８】そして、各抵抗１２１，１２２，１２３，
１２４，１４１，１４２，１６１，１６２の抵抗値をそ
れぞれ３．３ＫΩ，５．６ＫΩ，２２ＫΩ，１５ＫΩ，
１５ＫΩ，１１ＫΩ，１２ＫΩ，１０ＫΩとしている。
さらに、定電流ダイオード１１３として２ｍＡのものを
用い、外部直流電源３００として電源電圧が１９．２〜
３０Ｖｄｃのものを用いている。

【００３９】このように設定した後、周囲温度を２５℃
として負荷３０１を短絡させて、ＦＥＴ１３０がオフ動
作するまでの時間（秒）を計測すると、次の表１に示す
ような結果となった。なお、表１の従来の回路は図６の
回路の場合を示す。

【００４０】

【表１】

【００４１】上記表１より明らかなように、本発明にお
いては、従来回路に比較して瞬間的に過熱保護機能を動
作させることが可能となる。

【００４２】上述のように構成した本実施の形態におい
ては、出力信号用フォトカプラ１１０がオン動作して出
力信号がＦＥＴ１３０のゲートに入力されても、外部直
流電源３００の電源電圧が所定値より低下していると、
第３トランジスタ１６０はオン動作することがないの
で、ＦＥＴ１３０はオン動作することはない。

【００４３】また、ＦＥＴ１３０がオン動作した後、負
荷３０１が短絡して外部回路に短絡電流のような過電流
が流れて外部直流電源３００の定格容量が超過して同電
源３００の電源電圧が所定値より低下すると、ＦＥＴ１
３０が電源電圧の所定値を保持できるようなオン状態を
維持する。すると、ＦＥＴ１３０には所定値の電源電圧
が印加された状態で過電流が流れる状態となって、ＦＥ
Ｔ１３０の損失が増大して発熱が促進され、ＦＥＴ１３
０の内部のゲート−ソース間に配置されたラッチ用とし
ての感熱サイリスタＳがＦＥＴ１３０の発熱に基づいて
トリガーされてターンオンすることとなって、瞬間的に
過熱保護機能を動作させることが可能となる。このた
め、この外部直流電源３００に接続された他の装置に悪
影響を与えることを防止できるようになる。

【００４４】上述の実施の形態においては、第２ツェナ
ーダイオード１６３と抵抗１６１，１６２とで外部直流
電源３００の電圧検出回路を構成する用にしたが、この
種の電圧検出回路としては種々の変形例を考えることが
できる。以下に、電圧検出回路の変形例について説明す
る。なお、図１と同一符号は同一名称を表すのでその詳
細な説明は省略する。

【００４５】変形例１ 図３は本第１変形例の電圧検出回路を示しており、この
電圧検出回路は、図１の第２ツェナーダイオード１６３
を省略して抵抗１６１，１６２の抵抗分割のみで外部電
源電圧設定値を定めるようにした点に特徴を有するもの
である。このように構成しても、ＦＥＴ１３０がオン動
作した後、負荷３０１が短絡して外部回路に短絡電流の
ような過電流が流れて外部直流電源３００の定格容量が
超過して同電源３００の電源電圧が所定値より低下する
と、ＦＥＴ１３０が電源電圧の所定値を保持できるよう
なオン状態を維持する。すると、ＦＥＴ１３０には所定
値の電源電圧が印加された状態で過電流が流れる状態と
なって、ＦＥＴ１３０の損失が増大して発熱が促進さ
れ、ＦＥＴ１３０の内部のゲート−ソース間に配置され
たラッチ用としての感熱サイリスタＳがＦＥＴ１３０の
発熱に基づいてトリガーされてターンオンすることとな
って、瞬間的に過熱保護機能を動作させることが可能と
なる。

【００４６】変形例２ 図４は本第２変形例の電圧検出回路を示しており、この
電圧検出回路は、図１の第２ツェナーダイオード１６３
に代えて第４トランジスタ１７０を設けるようにした点
に特徴を有するものである。このように、第４トランジ
スタ１７０を設け、この第４トランジスタ１７０のベー
スに分割抵抗１７１，１７２の接続点を接続することに
より、外部直流電源３００の電源電圧を検出することが
できるようになる。このため、ＦＥＴ１３０がオン動作
した後、負荷３０１が短絡して外部回路に短絡電流のよ
うな過電流が流れて外部直流電源３００の定格容量が超
過して同電源３００の電源電圧が所定値より低下する
と、ＦＥＴ１３０が電源電圧の所定値を保持できるよう
なオン状態を維持する。すると、ＦＥＴ１３０には所定
値の電源電圧が印加された状態で過電流が流れる状態と
なって、ＦＥＴ１３０の損失が増大して発熱が促進さ
れ、ＦＥＴ１３０の内部のゲート−ソース間に配置され
たラッチ用としての感熱サイリスタＳがＦＥＴ１３０の
発熱に基づいてトリガーされてターンオンすることとな
って、瞬間的に過熱保護機能を動作させることが可能と
なる。

【００４７】なお、上述の実施の形態およびその変形例
においては、本発明の出力回路をプログラマブルコント
ローラに適用したが、所定のオン／オフの状態を電気信
号として出力し、しかも様々の電圧レベルの電気信号に
対応可能な汎用の出力回路を備える制御装置であれば、
どのような装置に適用してもよい。

【図面の簡単な説明】

【図１】 本発明の出力回路の一実施の形態の全体構成
を示す回路図である。

【図２】 本発明の出力回路を試験するための回路定数
を定めた図１の試験回路を示す図である。

【図３】 図１の出力回路の第１変形例を示す回路図で
ある。

【図４】 図１の出力回路の第２変形例を示す回路図で
ある。

【図５】 プログラマブルコントローラの全体構成を示
す図である。

【図６】 従来の出力回路の全体構成を示す回路図であ
る。

【符号の説明】

１００…出力回路、１１０…第１フォトカプラ、１１３
…定電流ダイオード、１１４…第１ツェナーダイオー
ド、１２０…第１トランジスタ、１２１，１２２，１２
３，１２４…抵抗、１３０…過熱保護機能付きＮチャン
ネル電界効果トランジスタ（ＦＥＴ）（出力素子）、１
４０…第２トランジスタ、１４１，１４２…抵抗、１５
０…第２フォトカプラ、１５３…ダイオード、１６０…
第３トランジスタ、１６１，１６２…抵抗、１６３…第
２ツェナーダイオード、１７０…第４トランジスタ、１
７１，１７２…抵抗、３００…外部直流電源、３０１…
負荷

Claims (6)

【特許請求の範囲】
1. 【請求項１】 出力信号がそのゲートに入力されること
   により動作する出力素子として過熱保護機能付きＮチャ
   ンネル電界効果トランジスタを備え、この電界効果トラ
   ンジスタのドレイン−ソース間に外部電源と負荷とを直
   列接続した制御装置の出力回路であって、 前記外部電源に重畳して前記過熱保護機能付きＮチャン
   ネル電界効果トランジスタのゲートにゲート電圧を印加
   する同電界効果トランジスタ用電源を備え、 前記電界効果トランジスタがオン動作する前に前記外部
   電源の電源電圧が所定値より低下していると前記電界効
   果トランジスタがオン動作しないようにするとともに、 前記電界効果トランジスタがオン動作した後、前記外部
   電源の定格容量超過が原因となって同電源の電源電圧が
   所定値より低下すると、同電界効果トランジスタが同電
   源電圧の所定値を保持できるようなオン状態を維持し、
   同電界効果トランジスタには前記所定値の電源電圧が印
   加された状態で過電流が流れる状態となって、同電界効
   果トランジスタの損失が増大して発熱が促進されて前記
   過熱保護機能が瞬時に働くようにしたことを特徴とする
   過熱保護機能付きＮチャンネル電界効果トランジスタを
   備えた制御装置の出力回路。
2. 【請求項２】 前記外部電源の電源電圧を検出する電源
   電圧検出回路と、 前記電源電圧検出回路が検出した電圧値が予め設定した
   所定値以上になるとオン動作するスイッチング回路とを
   備え、 前記電界効果トランジスタがオン動作する前に前記外部
   電源の電源電圧が所定値より低下していると前記スイッ
   チング回路はオフ状態を維持して前記電界効果トランジ
   スタがオン動作しないようにするとともに、 前記電界効果トランジスタがオン動作した後、前記外部
   電源の定格容量超過が原因となって同電源の電源電圧が
   所定値より低下すると、前記スイッチング回路はオン動
   作を維持して前記電界効果トランジスタが同電源電圧の
   所定値を保持できるようなオン状態を維持し、同電界効
   果トランジスタには前記所定値の電源電圧が印加された
   状態で過電流が流れる状態となって、同電界効果トラン
   ジスタの損失が増大して発熱が促進されて前記過熱保護
   機能が瞬時に働くようにしたことを特徴とする過熱保護
   機能付きＮチャンネル電界効果トランジスタを備えた制
   御装置の出力回路。
3. 【請求項３】 前記電源電圧検出回路は前記電界効果ト
   ランジスタ用電源とグランド出力端子との間に直列接続
   されるツェナーダイオードと分割抵抗とにより構成する
   とともに、前記スイッチング回路は前記電界効果トラン
   ジスタ用電源と前記電界効果トランジスタのゲート間に
   接続されるトランジスタにより構成するようにしたこと
   を特徴とする請求項２に記載の過熱保護機能付きＮチャ
   ンネル電界効果トランジスタを備えた制御装置の出力回
   路。
4. 【請求項４】 前記電源電圧検出回路は前記電界効果ト
   ランジスタ用電源とグランド出力端子との間に直列接続
   される分割抵抗で構成するとともに、前記スイッチング
   回路は前記電界効果トランジスタ用電源と前記電界効果
   トランジスタのゲート間に接続されるトランジスタによ
   り構成するようにしたことを特徴とする請求項２に記載
   の過熱保護機能付きＮチャンネル電界効果トランジスタ
   を備えた制御装置の出力回路。
5. 【請求項５】 前記電源電圧検出回路は前記電界効果ト
   ランジスタ用電源とグランド出力端子との間に接続され
   るトランジスタで構成するとともに、前記スイッチング
   回路は前記電界効果トランジスタ用電源と前記電界効果
   トランジスタのゲート間に接続されるトランジスタによ
   り構成するようにしたことを特徴とする請求項２に記載
   の過熱保護機能付きＮチャンネル電界効果トランジスタ
   を備えた制御装置の出力回路。
6. 【請求項６】 前記出力回路は入力装置あるいは検出装
   置からの出力信号に基づき予め設定されたプログラムに
   従って論理演算処理を行う論理演算部からの演算結果を
   出力するプログラマブルコントローラの出力回路である
   ことを特徴とする請求項１から請求項５のいずれかに記
   載の過熱保護機能付きＮチャンネル電界効果トランジス
   タを備えた制御装置の出力回路。