JPH11164335A - マトリックススイッチ方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の並列入力データを高速で交換処理す
る。 【解決手段】 入力データ４１がクロック抽出部１１を
介した後、Ｎ：Ｎスイッチ３ＡによりＤ型フリップフロ
ップ２Ｍに入力されるよう交換処理される場合には、ク
ロック抽出部１１からのクロック信号１１Ｃが、Ｎ：Ｎ
スイッチ３ＢによってＤ型フリップフロップ２Ｍに入力
されるように制御する。これにより、Ｄ型フリップフロ
ップ２Ｍにおいて、入力データ４１がクロック抽出部１
１からのクロック信号１１Ｃの立ち下がりによりタイミ
ング再生され、出力データ５Ｍとして出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリックススイ
ッチ方法および装置に関し、特に大容量通信における交
換機あるいはクロスコネクト装置に用いられる高速デー
タ用のマトリックススイッチ方法および装置に関するも
のである。

【０００２】

【従来の技術】将来、大容量通信に用いる交換機やクロ
スコネクト装置においては、数１０ギガビット級の大容
量データの交換が必要となることが予想される。この場
合、これら装置で用いられるマトリックススイッチ装置
には、各入出力端における信号速度が数ギガビットであ
るような高速データの交換機能が要求される。したがっ
て、マトリックススイッチ装置における高速データの波
形劣化、特に時間ジッタを抑圧することが重要な課題と
なっている。

【０００３】現在、各所において、このような高速マト
リックススイッチ装置の開発が進められている。例えば
１９８９年６月２２日、アイ・イー・イー・エレクトロ
ニクス・レタース、第２５巻、第１３号、８３１〜８３
３頁（IEE ELECTRONICS LETTERS 、Vol.25、No.13 ，p
p.831-833、 June、 1989）には、空間分割型マトリック
ススイッチに関する技術が述べられている。

【０００４】図９は、従来のマトリックススイッチ装置
の一例を示すブロック図である。８本の入力データは、
ラッチ９１に入力され、それからの８本の信号は８対８
スイッチ９２に入力される。マトリックススイッチ９２
は８個の並列に接続された８対１スイッチ９３からな
る。そして、マトリックススイッチ９２からの８本の信
号は、ラッチ９４に入力される。

【０００５】一方、外部からのクロック信号９５は、可
変遅延回路９７を介してラッチ９１に接続され、クロッ
ク信号９６は、ラッチ９４に接続されている。次に、図
９を参照して、従来のマトリックススイッチ装置の動作
について説明する。８本の入力データは全て同一の周波
数および位相を持ったクロック信号９５によって、タイ
ミング再生することにより波形整形を行う。

【０００６】また、マトリックススイッチ９２を通過し
た後も波形劣化が著しいため、クロック信号９５と同じ
周波数を持ったクロック信号９６を用いて、ラッチ９４
により再び波形整形される。この従来例では、２．２ギ
ガビット／秒までの入力データにおいて、時間ジッタ量
が８０ピコ秒以下の良好な動作が得られている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のマトリックススイッチ装置では、各入力デー
タが同期されていない場合には、各入力データ間の信号
時間位相差が不定となり、第１およびクロック信号を調
整しても、第１およびラッチにおける波形整形が不可能
であるため、８本の入力データが同期していない場合に
は、第１および第２のラッチにおける波形整形が不可能
となる。

【０００８】したがって、マトリックススイッチ装置に
おける波形劣化が著しく、高速データ交換には適用が困
難となるという問題点があった。本発明はこのような課
題を解決するためのものであり、複数の並列入力データ
を高速で交換処理できるマトリックススイッチ方法およ
び装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明による請求項１の発明は、Ｎ個（Ｎは
正整数）の入力端から並列入力された各入力データをス
イッチによりそれぞれ任意のＮ個の出力端に交換処理す
るマトリックススイッチ方法において、入力端から入力
された各入力データからそれぞれの信号速度に同期した
タイミング情報を抽出し、スイッチを介して出力端から
出力する信号に対して、その信号の元となる入力データ
から抽出されたタイミング情報を用いてタイミング再生
を行うことを特徴とするものである。したがって、出力
端では、その元となる入力データ信号から入力端で抽出
されたタイミング情報を用いてそれぞれの信号のタイミ
ング再生が行われる。

【００１０】また、請求項２の発明は、請求項１記載の
マトリックススイッチ方法において、タイミング情報
が、対応する入力データの伝送速度に等しい周波数を持
つクロック信号からなることを特徴とするものである。
また、請求項３の発明は、請求項１記載のマトリックス
スイッチ方法において、タイミング情報が、対応する入
力データの伝送速度に等しい周波数を持つ基準クロック
源からの基準クロックとその入力データとの位相差を示
す位相差情報であることを特徴とするものである。

【００１１】また、請求項４の発明は、Ｎ個（Ｎは正整
数）の入力端から並列入力された各入力データをそれぞ
れ任意のＮ個の出力端に交換処理するマトリックススイ
ッチ装置において、入力端から入力された各入力データ
からそれぞれの信号速度に同期したタイミング情報を抽
出するＮ個のタイミング情報抽出部と、各入力データを
各出力端に対応して交換出力するＮ対Ｎのスイッチと、
このスイッチから各出力端に対応して交換出力された出
力信号に対して、その元となる入力データからタイミン
グ情報抽出部により抽出されたタイミング情報を用いて
タイミング再生を行うＮ個のタイミング再生部とを備え
ることを特徴とするものである。したがって、各入力デ
ータのそれぞれから信号速度に同期したタイミング情報
が抽出されるとともに、Ｎ対Ｎスイッチにより各入力デ
ータが各出力端に対応して交換出力され、このスイッチ
からの出力信号に対して、入力端でその元となる入力デ
ータから抽出されたタイミング情報が用いられてタイミ
ング再生が行われる。

【００１２】また、請求項５の発明は、Ｎ個（Ｎは正整
数）の入力端から並列入力された各入力データをそれぞ
れ任意のＮ個の出力端に交換処理するマトリックススイ
ッチ装置において、入力端から入力された入力データか
らその入力データと等価なデータ信号とそのデータ信号
の信号速度に同期したクロック信号とを生成するＮ個の
クロック抽出部と、各クロック抽出部からのＮ個のデー
タ信号を各出力端に対応して交換出力するＮ対Ｎの第１
のスイッチと、各クロック抽出部からのＮ個のクロック
信号を各出力端に対応して交換出力するＮ対Ｎの第２の
スイッチと、第２のスイッチからの各クロック信号に基
づいて第１のスイッチからのデータ信号に対しタイミン
グ再生を行い対応する出力端に出力するＮ個のタイミン
グ再生部とを備え、各タイミング再生部に入力されるク
ロック信号は、そのタイミング再生部に入力されるデー
タ信号の元となる入力データからクロック抽出部により
生成されたクロック信号であることを特徴とするもので
ある。したがって、入力データからデータ信号とそのデ
ータ信号の信号速度に同期したクロック信号が生成され
て、それぞれ第１および第２のスイッチにより任意の出
力端に交換接続された後、その元となる入力データから
生成されたクロック信号に基づいて、各データ信号がタ
イミング再生されて出力端に出力される。

【００１３】また、請求項６の発明は、等しい伝送速度
を有しＮ個（Ｎは正整数）の入力端から並列入力された
各入力データをそれぞれ任意のＮ個の出力端に交換する
マトリックススイッチ装置において、入力データの伝送
速度と等しい周波数の基準クロックを出力する基準クロ
ック源と、入力端から入力された入力データから、その
入力データと等価なデータ信号を生成するともに、その
入力データと基準クロック源との位相差を示す位相差信
号を生成するＮ個の位相差検出部と、各位相差検出部か
らのＮ個のデータ信号を各出力端に対応して交換出力す
るＮ対Ｎの第１のスイッチと、各位相差検出部からのＮ
個の位相差信号を各出力端に対応して交換出力するＮ対
Ｎの第２のスイッチと、第２のスイッチからの位相差信
号に応じて基準クロックの位相を変化させ所定のクロッ
ク信号を生成するＮ個の可変遅延器と、対応する可変遅
延器からのクロック信号に基づいて第１のスイッチから
のデータ信号に対しタイミング再生を行い対応する出力
端に出力するＮ個のタイミング再生部とを備え、各タイ
ミング再生部に入力されるクロック信号は、そのタイミ
ング再生部に入力されるデータ信号の元となる入力デー
タから位相差検出部により検出された位相差信号に基づ
いて対応する可変遅延器により生成されたクロック信号
であることを特徴とするものである。したがって、入力
データからデータ信号が生成されるともに、入力データ
と基準クロック源との位相差を示す位相差信号が生成さ
れて、それぞれ第１および第２のスイッチにより任意の
出力端に交換接続された後、その元となる入力データか
ら生成された位相差信号に基づいて基準クロックの位相
を変化させて生成したクロック信号に基づいて、各デー
タ信号がタイミング再生されて出力端に出力される。

【００１４】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の第１の実施の形態である
マトリックススイッチ装置のブロック図である。各入力
端から並列入力された互いに同期していない入力データ
４１〜４Ｎは、それぞれクロック抽出部１１〜１Ｎ（タ
イミング情報抽出部）に入力される。これらクロック抽
出部１１〜１Ｎは、入力データの伝送速度に同期したク
ロック信号１１Ｃを抽出するとともに、入力データと等
価のデータ信号１１Ｄを出力する。

【００１５】クロック抽出部１１〜１Ｎからのデータ信
号１１Ｄ〜１ＮＤは、Ｎ：Ｎスイッチ３Ａ（第１のスイ
ッチ）のＮ本の入力端子にそれぞれ入力されている。ま
た、クロック抽出部１１〜１Ｎからのクロック信号１１
Ｃ〜１ＮＣは、Ｎ：Ｎスイッチ３Ｂ（第２のスイッチ）
のＮ本の入力端子にそれぞれ入力されている。Ｎ：Ｎス
イッチ３ＡのＮ本の出力端子からの信号は、Ｄ型フリッ
プフロップ（Ｄ−Ｆ／Ｆ／：タイミング再生部）２１〜
２Ｎへの出力信号２１Ｄ〜２ＮＤとして出力される。

【００１６】また、Ｎ：Ｎスイッチ３ＢのＮ本の出力端
子からの信号は、Ｄ型フリップフロップ２１〜２Ｎへの
クロック信号２１Ｃ〜２ＮＣとして出力される。各Ｄ型
フリップフロップ２１〜２Ｎは、各出力信号２１Ｄ〜２
ＮＤの元となる入力データ４１〜４Ｎから抽出されたク
ロック信号２１Ｃ〜２ＮＣをタイミング（波形端点）と
して、各出力信号２１Ｄ〜２ＮＤの波形再生すなわちタ
イミング再生を行い、それぞれ出力データ５１〜５Ｎと
して出力端から出力する。

【００１７】次に、図２を参照して、クロック抽出部の
詳細な構成について説明する。図２は、本発明の第１の
実施の形態におけるクロック抽出部の構成を示すブロッ
ク図である。各クロック抽出部は全て同一の構成である
ため、ここではクロック抽出部１１を例にして説明す
る。

【００１８】図２において、クロック抽出部１１は、バ
ッファ１０１，位相比較器１０２、フィルタ１０３およ
びＶＣＯ１０４から構成されている。入力データ４１
は、バッファ１０１によって二分岐され、一方はデータ
信号１１Ｄとして出力され、他方は位相比較器１０２へ
入力される。位相比較器１０２の出力は、フィルタ１０
３を介してＶＣＯ１０４へ入力される。

【００１９】ＶＣＯ１０４の出力の一方は、クロック信
号１１Ｃとして出力され、他方は位相比較器１０２へ入
力される。ここで、ＶＣＯ１０４の発振周波数は、入力
データ４１の伝送速度に応じて周波数が変化するクロッ
ク信号の周波数変化範囲内で可変であるとする。位相比
較器１０２では、入力データ４１とＶＣＯ１０４からの
信号との位相差を検出出力する。

【００２０】その位相差情報は、フィルタ１０３によっ
て不要な高周波成分が除去された後にＶＣＯ１０４に入
力される。ここで、ＶＣＯ１０４は、位相差情報が最小
になるよう、すなわち入力データ４１とＶＣＯ１０４の
出力との位相差が最小になるように、その発振周波数が
調整される。これにより、入力データ４１の伝送速度に
応じたクロック信号１１Ｃが得られる。

【００２１】次に、図３を参照して本発明の第１の実施
の形態の動作について説明する。図３は本発明の第１の
実施の形態の動作を示すタイミングチャートである。以
下では、入力データ４１はクロック抽出部１１に入力さ
れているものとし、また入力データ４Ｎはクロック抽出
部１Ｎに入力されているものとする。

【００２２】まず、クロック抽出部１１，１Ｎから、そ
れぞれ入力データ４１，４Ｎに同期したクロック信号１
１Ｃ，１ＮＣが得られる。入力データ４１，４Ｎが互い
に同期していない場合、クロック抽出部１Ｎから得られ
るクロック信号１ＮＣと入力データ４１との位相は、図
３に示すように一定になることはない。

【００２３】したがって、全ての入力データが同期して
いない場合、入力データ４１をタイミング再生するに
は、クロック抽出部１１からのクロック信号１１Ｃが必
要となる。ここで、入力データ４１がクロック抽出部１
１からデータ信号１１Ｄとして出力され、Ｎ：Ｎスイッ
チ３Ａを介して、Ｄ型フリップフロップ２Ｍ（タイミン
グ再生部：Ｍは１〜Ｎのいずれか）への出力信号２ＭＤ
として出力されるように交換処理されたとする。

【００２４】このとき、クロック抽出部１１からのクロ
ック信号１１Ｃが、Ｎ：Ｎスイッチ３Ｂを介して、Ｄ型
フリップフロップ２Ｍへのクロック信号２ＭＣとして出
力されるように制御する。これにより、Ｄ型フリップフ
ロップ２Ｍにおいて、入力データ４１と等価な出力信号
２ＭＤを、その元となる入力データ４１から抽出された
クロック信号１１Ｃの立ち下がりによりタイミング再生
することができ、波形整形された信号が出力データ５Ｍ
として出力端へ出力される。

【００２５】発明者の実験では、本発明の第１の実施の
形態によれば、１．２〜２．４Ｇｂ／ｓまでの各種伝送
速度をもった１６本の入力データに対して、良好な応答
波形を保ったままでの交換処理が可能となることが確認
された。また、このときの時間軸方向でのジッタは、そ
れぞれ３０ｐｓｅｃ以下であった。

【００２６】次に、図４を参照して、本発明の第２の実
施の形態について説明する。本実施の形態では、その装
置の全体構成は図１に示されるような実施例におけるブ
ロック図と同一である。ただし、その中で用いられるク
ロック抽出部の構成が異なる。図４は本発明の第２の実
施の形態によるクロック抽出部の構成例を示すブロック
図である。

【００２７】各クロック抽出部１１〜１Ｎは全て同一の
構成であるため、ここではクロック抽出部１１を例にし
て説明する。図４においてクロック抽出部１１は、バッ
ファ１１１，微分回路１１２，整流回路１１３、狭帯域
フィルタ１１４およびリミッタアンプ１１５から構成さ
れる。入力データ４１は、バッファ１１１によって二分
岐され、一方はデータ信号１１Ｄとして出力され、他方
は微分回路１１２へ入力される。

【００２８】微分回路１１２では波形が微分され、整流
回路１１３で成形されて、入力データ４１の伝送速度に
同期したクロック信号成分が生成される。さらに、狭帯
域フィルタ１１４で余分な周波数成分が除去されてクロ
ック信号のみが取り出され、リミッタアンプ１１５で増
幅されて、入力データ４１の伝送速度に応じた一定振幅
のクロック信号１１Ｃが得られる。

【００２９】次に、図５を参照して本発明の第２の実施
の形態の動作について説明する。図５は本発明の第２の
実施の形態の動作を示すタイミングチャートである。本
実施の形態においては、入力データ４１から４Ｎは、互
いに同期していないが全て等しい伝送速度を持つものと
する。

【００３０】まず、クロック抽出部１１，１Ｎから、そ
れぞれ等しい周波数を持ったクロック信号１１Ｃ，１Ｎ
Ｃが得られるが、その位相は同期していない。したがっ
て、それぞれの入力データ４１，４Ｎあるいはクロック
信号１１Ｃ，１ＮＣの位相を個別に固定的に調整して
も、入力データ４１，４Ｎの伝送速度自体も時間的揺ら
ぎを持つため、同一の入力データから抽出したクロック
信号でのみしか、入力データのタイミング再生は行えな
い。

【００３１】ここで、前述の第１の実施の形態と同じよ
うに、入力データ４１がクロック抽出部１１からデータ
信号１１Ｄとして出力され、Ｎ：Ｎスイッチ３Ａを介し
て、Ｄ型フリップフロップ２Ｍ（タイミング再生部：Ｍ
は１〜Ｎのいずれか）への出力信号２ＭＤとして出力さ
れるように交換処理されたとする。このとき、クロック
抽出部１１からのクロック信号１１Ｃが、Ｎ：Ｎスイッ
チ３Ｂを介して、Ｄ型フリップフロップ２Ｍへのクロッ
ク信号２ＭＣとして出力されるように制御する。

【００３２】これにより、Ｄ型フリップフロップ２Ｍに
おいて、入力データ４１と等価な出力信号２ＭＤを、そ
の元となる入力データ４１から抽出されたクロック信号
１１Ｃの立ち下がりによりタイミング再生することがで
き、波形整形された信号が出力データ５Ｍとして出力端
から出力される。

【００３３】本発明の第２の実施の形態では、各入力デ
ータの伝送速度が同一である必要はあるものの、Ｄ型フ
リップフロップ２１〜２Ｎへのクロック信号２１Ｃ〜２
ＮＣの位相揺らぎが小さいという利点がある。発明者の
実験では、この実施の形態によれば、２．４Ｇｂ／ｓの
伝送速度を持った１６本の入力データに対して、時間軸
方向でのジッタがそれぞれ１０ｐｓｅｃ以下であるよう
な極めて良好な応答波形を保ったままでの交換処理が可
能となることが確認された。

【００３４】次に、図６を参照して、本発明の第３の実
施の形態について説明する。図６は本発明の第３の実施
の形態によるマトリックススイッチ装置を示すブロック
図である。各入力端から並列入力された互いに同期して
いないが同一伝送速度の入力データ４１〜４Ｎは、それ
ぞれ位相差検出部６１〜６Ｎに入力される。また、基準
クロック発生器（基準クロック源）８の出力すなわち基
準クロック８Ｃは２Ｎ本に分岐され、そのうちのＮ本は
位相差検出部６１〜６Ｎに入力されている。

【００３５】各位相差検出部６１〜６Ｎは、入力データ
４１〜４Ｎと等価のデータ信号６１Ｄ〜６ＮＤを出力す
るとともに、入力データ４１〜４Ｎと基準クロック８Ｃ
との位相差を示す位相差信号６１Ｐ〜６ＮＰを出力す
る。位相差検出部６１〜６Ｎからのデータ信号６１Ｄ〜
６ＮＤは、Ｎ：Ｎスイッチ３Ａ（第１のスイッチ）のＮ
本の入力端子に接続されている。

【００３６】また位相差検出部６１〜６Ｎからの位相差
信号６１Ｐ〜６ＮＰは、Ｎ：Ｎスイッチ３Ｂ（第２のス
イッチ）のＮ本の入力端子に接続されている。Ｎ：Ｎス
イッチ３ＡのＮ本の出力端子からの信号は、Ｄ型フリッ
プフロップ（Ｄ−Ｆ／Ｆ／：タイミング再生部）２１〜
２Ｎへの出力信号２１Ｄ〜２ＮＤとして出力される。

【００３７】また、Ｎ：Ｎスイッチ３ＢのＮ本の出力端
子からの信号は、可変遅延器７１〜７Ｎへの制御信号７
１Ｐ〜７ＮＰとして出力される。基準クロック発生器８
から分岐された他のＮ本の基準クロック８Ｃは、それぞ
れ可変遅延器７１〜７Ｎを介した後、Ｄ型フリップフロ
ップ２１〜２Ｎへのクロック信号２１Ｃ〜２ＮＣとして
入力される。

【００３８】各Ｄ型フリップフロップ２１〜２Ｎは、各
出力信号２１Ｄ〜２ＮＤの元となる入力データ４１〜４
Ｎから抽出されたクロック信号２１Ｃ〜２ＮＣをタイミ
ング（波形端点）として、出力信号２１Ｄ〜２ＮＤの波
形再生すなわちタイミング再生を行い、それぞれ出力デ
ータ５１〜５Ｎとして出力端から出力する。

【００３９】図７は、本発明の第３の実施の形態におけ
る位相差検出部の構成例を示すブロック図である。各位
相差検出部６１〜６Ｎは全て同一の構成であるため、こ
こでは位相差検出部６１を例にして説明する。

【００４０】図７において、位相差検出部６１は、バッ
ファ１２１，位相比較器１２２およびフィルタ１２３か
ら構成されている。入力データ４１は、バッファ１２１
によって二分岐され、一方はデータ信号６１Ｄとして出
力され、他方は位相比較器１２２へ入力される。また、
基準クロック８Ｃは、位相比較器１２２の他方の入力に
接続されており、位相比較器１２２の出力はフィルタ１
２３により電圧値に変換され、位相差信号６１Ｐとして
出力される。

【００４１】次に、図８を参照して、本発明の第３の実
施の形態（図６，７参照）の動作について説明する。図
８は本発明の第３の実施の形態の動作を示すタイミング
チャートである。以下では、入力データ４１〜４Ｎは、
同期されてはいないが全て等しい伝送速度を持つものと
する。また、入力データ４１〜４Ｎは、全て同一の動作
によって交換されるため、ここでは入力データ４１を例
にして説明する。

【００４２】まず、入力データ４１と基準クロック発生
器８からの基準クロック８Ｃが、位相差検出部６１に入
力され、図８に示されるように、両入力の位相差を電圧
値Ｖ_D で示す位相差信号６１Ｐが出力される。ここで、
前述の第１および第２の実施の形態と同じように、入力
データ４１が位相差検出部６１からデータ信号６１Ｄと
して出力され、Ｎ：Ｎスイッチ３Ａを介して、Ｄ型フリ
ップフロップ２Ｍ（タイミング再生部：Ｍは１〜Ｎのい
ずれか）への出力信号２ＭＤとして出力されるように交
換処理されたとする。

【００４３】このとき、位相差検出部６１からの位相差
信号６１Ｐが、Ｎ：Ｎスイッチ３Ｂを介して、可変遅延
器７Ｍへの制御信号７ＭＰとして出力されるように制御
する。これに応じて、基準クロック発生器８からの基準
クロック８Ｃは、可変遅延器７Ｍにより、制御信号７Ｍ
Ｐに基づいてその位相が入力データ４１に対して最適の
位相になるように調整され、Ｄ型フリップフロップ２Ｍ
へのクロック信号２ＭＣとして出力される。

【００４４】したがって、Ｄ型フリップフロップ２Ｍに
おいて、入力データ４１と等価な出力信号２ＭＤを、元
となる入力データ４１から抽出された位相差信号６１Ｐ
が示す位相差情報に応じたクロック信号２ＭＣの立ち下
がりによりタイミング再生することができ、波形整形さ
れた信号が出力データ５Ｍとして出力端から出力され
る。

【００４５】本発明の第３の実施の形態では、各入力デ
ータの伝送速度が同一である必要はあるものの、Ｄ型フ
リップフロップ２１〜２Ｎへのクロック信号２１Ｃ〜２
ＮＣの位相揺らぎが小さく、かつ装置の大幅な小型化が
可能となった。発明者の実験では、この実施の形態によ
れば、２．４Ｇｂ／ｓの伝送速度を持った１６本の入力
データに対して、時間軸方向でのジッタがそれぞれ１０
ｐｓｅｃ以下であるような極めて良好な応答波形を保っ
たままでの交換が可能となるとともに、第２の実施の形
態と比べて、装置規模を約２／３に縮小できることが確
認された。

【００４６】なお、本発明は前述の各実施の形態に限定
されるものではなく、例えば第１および第２の実施の形
態におけるクロック抽出部１１〜１Ｎとして、データ信
号４１〜４Ｎからクロック信号１１Ｃ〜１ＮＣを抽出で
きる如何なる構成のクロック抽出部を用いても実現可能
である。また、本発明中のＮ：Ｎスイッチ３Ａ，３Ｂと
して、如何なる構成のスイッチでも適用可能である。

【００４７】また、本発明中の波形のタイミング再生を
行う回路部としては、前述したＤ型フリップフロップ２
１〜２Ｎ以外でも、クロック信号２１Ｃ〜２ＮＣを用い
た如何なるタイミング再生機能を有する回路を用いても
実現可能である。さらに、本発明のマトリックススイッ
チ方法は、前述の各実施の形態以外でも、入力端におい
てクロック情報の抽出を行い、信号交換の後に入力端に
おいて同一の信号から取り出したクロック情報によって
波形のタイミング再生を行うような、如何なる装置形態
で実現できることは言うまでもない。

【００４８】

【発明の効果】以上説明したように、本発明は、出力端
において、常に、入力データと位相関係を保つクロック
信号を用いて、それぞれ出力するデータ信号のタイミン
グ再生を行うようにしたので、如何なる入力データの組
に対しても、波形劣化がなく良好な交換処理を高速で行
うことができる。これにより、ギガビット級の高速な伝
送信号に対しても、時間ジッタの少ない良好なマトリッ
クススイッチ装置を実現できるという格別な効果を奏す
るものである。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態によるマトリック
ススイッチ装置のブロック図である。

【図２】 本発明の第１の実施の形態によるクロック抽
出部を示すブロック図である。

【図３】 本発明の第１の実施の形態の動作を示すタイ
ミングチャートである。

【図４】 本発明の第２の実施の形態によるクロック抽
出部を示すブロック図である。

【図５】 本発明の第２の実施の形態の動作を示すタイ
ミングチャートである。

【図６】 本発明の第３の実施の形態によるマトリック
ススイッチ装置のブロック図である。

【図７】 本発明の第３の実施の形態による位相差検出
部を示すブロック図である。

【図８】 本発明の第３の実施の形態の動作を示すタイ
ミングチャートである。

【図９】 従来のマトリックススイッチ装置のブロック
図である。

【符号の説明】

１１〜１Ｎ…クロック抽出部、１１Ｃ〜１ＮＣ…クロッ
ク信号、１１Ｄ〜１ＮＤ…データ信号、２１〜２Ｎ…Ｄ
型フリップフロップ（Ｄ−Ｆ／Ｆ：タイミング再生
部）、２１Ｃ〜２ＮＣ…クロック信号、２１Ｄ〜２ＮＤ
…出力信号、３Ａ…Ｎ：Ｎスイッチ（第１のスイッ
チ），３Ｂ…Ｎ：Ｎスイッチ（第２のスイッチ）、４１
〜４Ｎ…入力データ、５１〜５Ｎ…出力データ、６１〜
６Ｎ…位相差検出部、６１Ｄ〜６ＮＤ…データ信号、６
１Ｐ〜６ＮＰ…位相差信号、７１〜７Ｎ…可変遅延器、
７１Ｐ〜７ＮＰ…制御信号、８…基準クロック発生器、
８Ｃ…基準クロック、１０１，１１１，１２１…バッフ
ァ、１０２，１２２…位相比較器、１０３，１２３…フ
ィルタ、１０４…ＶＣＯ、１１２…微分回路、１１３…
整流回路、１１４…狭帯域フィルタ、１１５…リミッタ
アンプ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 Ｎ個（Ｎは正整数）の入力端から並列入
   力された各入力データをスイッチによりそれぞれ任意の
   Ｎ個の出力端に交換処理するマトリックススイッチ方法
   において、 入力端から入力された各入力データからそれぞれの信号
   速度に同期したタイミング情報を抽出し、 スイッチを介して出力端から出力する信号に対して、そ
   の信号の元となる入力データから抽出されたタイミング
   情報を用いてタイミング再生を行うことを特徴とするマ
   トリックススイッチ方法。
2. 【請求項２】 請求項１記載のマトリックススイッチ方
   法において、 前記タイミング情報が、対応する入力データの伝送速度
   に等しい周波数を持つクロック信号からなることを特徴
   とするマトリックススイッチ方法。
3. 【請求項３】 請求項１記載のマトリックススイッチ方
   法において、 前記タイミング情報が、対応する入力データの伝送速度
   に等しい周波数を持つ基準クロック源からの基準クロッ
   クとその入力データとの位相差を示す位相差情報である
   ことを特徴とするマトリックススイッチ方法。
4. 【請求項４】 Ｎ個（Ｎは正整数）の入力端から並列入
   力された各入力データをそれぞれ任意のＮ個の出力端に
   交換処理するマトリックススイッチ装置において、 入力端から入力された各入力データからそれぞれの信号
   速度に同期したタイミング情報を抽出するＮ個のタイミ
   ング情報抽出部と、 各入力データを各出力端に対応して交換出力するＮ対Ｎ
   のスイッチと、 このスイッチから各出力端に対応して交換出力された出
   力信号に対して、その元となる入力データからタイミン
   グ情報抽出部により抽出されたタイミング情報を用いて
   タイミング再生を行うＮ個のタイミング再生部とを備え
   ることを特徴とするマトリックススイッチ装置。
5. 【請求項５】 Ｎ個（Ｎは正整数）の入力端から並列入
   力された各入力データをそれぞれ任意のＮ個の出力端に
   交換処理するマトリックススイッチ装置において、 入力端から入力された入力データからその入力データと
   等価なデータ信号とそのデータ信号の信号速度に同期し
   たクロック信号とを生成するＮ個のクロック抽出部と、 各クロック抽出部からのＮ個のデータ信号を各出力端に
   対応して交換出力するＮ対Ｎの第１のスイッチと、 各クロック抽出部からのＮ個のクロック信号を各出力端
   に対応して交換出力するＮ対Ｎの第２のスイッチと、 第２のスイッチからの各クロック信号に基づいて第１の
   スイッチからのデータ信号に対しタイミング再生を行い
   対応する出力端に出力するＮ個のタイミング再生部とを
   備え、 各タイミング再生部に入力されるクロック信号は、その
   タイミング再生部に入力されるデータ信号の元となる入
   力データからクロック抽出部により生成されたクロック
   信号であることを特徴とするマトリックススイッチ装
   置。
6. 【請求項６】 等しい伝送速度を有しＮ個（Ｎは正整
   数）の入力端から並列入力された各入力データをそれぞ
   れ任意のＮ個の出力端に交換するマトリックススイッチ
   装置において、 入力データの伝送速度と等しい周波数の基準クロックを
   出力する基準クロック源と、 入力端から入力された入力データから、その入力データ
   と等価なデータ信号を生成するともに、その入力データ
   と基準クロック源との位相差を示す位相差信号を生成す
   るＮ個の位相差検出部と、 各位相差検出部からのＮ個のデータ信号を各出力端に対
   応して交換出力するＮ対Ｎの第１のスイッチと、 各位相差検出部からのＮ個の位相差信号を各出力端に対
   応して交換出力するＮ対Ｎの第２のスイッチと、 第２のスイッチからの位相差信号に応じて基準クロック
   の位相を変化させ所定のクロック信号を生成するＮ個の
   可変遅延器と、 対応する可変遅延器からのクロック信号に基づいて第１
   のスイッチからのデータ信号に対しタイミング再生を行
   い対応する出力端に出力するＮ個のタイミング再生部と
   を備え、 各タイミング再生部に入力されるクロック信号は、その
   タイミング再生部に入力されるデータ信号の元となる入
   力データから位相差検出部により検出された位相差信号
   に基づいて対応する可変遅延器により生成されたクロッ
   ク信号であることを特徴とするマトリックススイッチ装
   置。