JPH11163347A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH11163347A JPH11163347A JP33164797A JP33164797A JPH11163347A JP H11163347 A JPH11163347 A JP H11163347A JP 33164797 A JP33164797 A JP 33164797A JP 33164797 A JP33164797 A JP 33164797A JP H11163347 A JPH11163347 A JP H11163347A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- silicon
- indium
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】ＳＯＩ基板にＮ型ＭＯＳトランジスタを形成さ
せた半導体装置において、ドレイン近傍の空乏層内で発
生したホールがチャネルとなるシリコン層に蓄積してバ
イポーラ動作をするのを抑制する。 【解決手段】チャネル下に比較的濃い拡散層１２を形成
するために、バルク領域に急峻な不純物濃度分布１１を
持つような加速電圧とイオン注入量を調整したインジウ
ム（Ｉｎ）を注入する。イオン種は、急峻な不純物濃度
分布を深い領域に形成できるインジウムが最適である
が、インジウムの他にアンチモン（Ｓｂ）、窒素、シリ
コン、酸素などのイオンを注入しても良い。こうしてチ
ャネル下の深い領域に１０１７程度の比較的濃い拡散層
１２が形成されるために、ドレイン近傍の空乏層内で発
生したホールがチャネルとなる低濃度拡散層６に蓄積す
ることない。従って寄生バイポーラとして動作すること
を抑制する効果がある。
せた半導体装置において、ドレイン近傍の空乏層内で発
生したホールがチャネルとなるシリコン層に蓄積してバ
イポーラ動作をするのを抑制する。 【解決手段】チャネル下に比較的濃い拡散層１２を形成
するために、バルク領域に急峻な不純物濃度分布１１を
持つような加速電圧とイオン注入量を調整したインジウ
ム（Ｉｎ）を注入する。イオン種は、急峻な不純物濃度
分布を深い領域に形成できるインジウムが最適である
が、インジウムの他にアンチモン（Ｓｂ）、窒素、シリ
コン、酸素などのイオンを注入しても良い。こうしてチ
ャネル下の深い領域に１０１７程度の比較的濃い拡散層
１２が形成されるために、ドレイン近傍の空乏層内で発
生したホールがチャネルとなる低濃度拡散層６に蓄積す
ることない。従って寄生バイポーラとして動作すること
を抑制する効果がある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にＳＯＩ基板上に形成されたＮ型Ｍ
ＯＳトランジスタ装置とその製造方法に関する。
製造方法に関し、特にＳＯＩ基板上に形成されたＮ型Ｍ
ＯＳトランジスタ装置とその製造方法に関する。
【０００２】
【従来の技術】図１、２を用いて従来のＳＯＩ基板を用
いたＭＯＳトランジスタ装置の製造方法と構造について
説明する。
いたＭＯＳトランジスタ装置の製造方法と構造について
説明する。
【０００３】図１に示すＳＯＩ基板は、単結晶シリコン
基板１上に１０１７〜１０１８個／ｃｍ２程度の酸素イ
オンを注入し、高温熱処理を経てシリコン基板中に埋め
込み酸化膜２を形成する方法や、2枚のシリコン基板の
一方あるいは両方に熱酸化膜２を形成し、それらを張り
合わせた後、一方を研磨、薄化する方法などによって製
造される。
基板１上に１０１７〜１０１８個／ｃｍ２程度の酸素イ
オンを注入し、高温熱処理を経てシリコン基板中に埋め
込み酸化膜２を形成する方法や、2枚のシリコン基板の
一方あるいは両方に熱酸化膜２を形成し、それらを張り
合わせた後、一方を研磨、薄化する方法などによって製
造される。
【０００４】ＳＯＩ基板のシリコン層３表面に、酸化シ
リコン膜と窒化シリコン膜を順次形成、または堆積させ
る。フォトリソグラフィと窒化シリコン膜のエッチング
でＭＯＳトランジスタの能動領域に窒化シリコン膜が残
るように、また素子分離領域に窒化シリコン膜が残らな
いように加工し、窒化シリコン膜を酸化のマスクとして
酸化雰囲気中でシリコン層３を熱酸化して素子分離酸化
膜４を形成し、窒化シリコン膜を除去する。これは一般
的にＬＯＣＯＳ法と呼ばれる。図２にＭＯＳトランジス
タの構造を簡略化して示した。素子分離酸化膜４はＳＯ
Ｉ基板中の酸化シリコン膜２まで達し、シリコン層３は
完全に分離される。次に、シリコン層３を犠牲酸化しさ
らに熱酸化する事で、信頼性の高いゲート酸化膜５を形
成する。この後、所望のトランジスタスレッシホルド電
圧を得るためにバルク領域に不純物をイオン化して注入
し、低濃度拡散層６を形成する。Ｐ型ＭＯＳトランジス
タの場合にはリン（Ｐ）か砒素（Ａｓ）、Ｎ型ＭＯＳト
ランジスタではボロン（Ｂ）かボロンのフッ化物（ＢＦ
２）のイオンを注入するのが一般的である。ついで多結
晶シリコンか、多結晶シリコンと高融点金属のシリサイ
ドとの層からなるゲート電極７を形成する。このゲート
電極７の側壁にサイドウォールスペンサーを形成させる
こともある。ゲート電極７を形成後、Ｐ型ＭＯＳトラン
ジスタの場合にはボロン（Ｂ）かボロンのフッ化物（Ｂ
Ｆ２）、Ｎ型ＭＯＳトランジスタの場合にはリン（Ｐ）
か砒素（Ａｓ）のイオンをイオン注入して、ソースおよ
びドレインの高濃度拡散層８を形成する。その後、絶縁
膜９、接続孔、配線１０を順に形成してＳＯＩ基板を用
いたＭＯＳ型トランジスタを完成させる。実際の配線は
1層のみでなく２層、３層と積層されることが多く、さ
らに多く積層されることもある。
リコン膜と窒化シリコン膜を順次形成、または堆積させ
る。フォトリソグラフィと窒化シリコン膜のエッチング
でＭＯＳトランジスタの能動領域に窒化シリコン膜が残
るように、また素子分離領域に窒化シリコン膜が残らな
いように加工し、窒化シリコン膜を酸化のマスクとして
酸化雰囲気中でシリコン層３を熱酸化して素子分離酸化
膜４を形成し、窒化シリコン膜を除去する。これは一般
的にＬＯＣＯＳ法と呼ばれる。図２にＭＯＳトランジス
タの構造を簡略化して示した。素子分離酸化膜４はＳＯ
Ｉ基板中の酸化シリコン膜２まで達し、シリコン層３は
完全に分離される。次に、シリコン層３を犠牲酸化しさ
らに熱酸化する事で、信頼性の高いゲート酸化膜５を形
成する。この後、所望のトランジスタスレッシホルド電
圧を得るためにバルク領域に不純物をイオン化して注入
し、低濃度拡散層６を形成する。Ｐ型ＭＯＳトランジス
タの場合にはリン（Ｐ）か砒素（Ａｓ）、Ｎ型ＭＯＳト
ランジスタではボロン（Ｂ）かボロンのフッ化物（ＢＦ
２）のイオンを注入するのが一般的である。ついで多結
晶シリコンか、多結晶シリコンと高融点金属のシリサイ
ドとの層からなるゲート電極７を形成する。このゲート
電極７の側壁にサイドウォールスペンサーを形成させる
こともある。ゲート電極７を形成後、Ｐ型ＭＯＳトラン
ジスタの場合にはボロン（Ｂ）かボロンのフッ化物（Ｂ
Ｆ２）、Ｎ型ＭＯＳトランジスタの場合にはリン（Ｐ）
か砒素（Ａｓ）のイオンをイオン注入して、ソースおよ
びドレインの高濃度拡散層８を形成する。その後、絶縁
膜９、接続孔、配線１０を順に形成してＳＯＩ基板を用
いたＭＯＳ型トランジスタを完成させる。実際の配線は
1層のみでなく２層、３層と積層されることが多く、さ
らに多く積層されることもある。
【０００５】
【発明が解決しようとする課題】従来のＳＯＩ基板にＮ
型ＭＯＳトランジスタを形成した装置では、ドレイン近
傍の空乏層内で発生したホールがチャネルとなるシリコ
ン層に蓄積し、ポテンシャルを持ち上げ、ソースから電
子の注入を誘うことによって寄生バイポーラとして動作
をすることがある。つまりソース・ドレイン耐圧の低下
などを引き起こすため、ドレイン空乏層内の電界の強さ
やチャネル長などの諸条件について最適化をしなければ
ならない問題があった。
型ＭＯＳトランジスタを形成した装置では、ドレイン近
傍の空乏層内で発生したホールがチャネルとなるシリコ
ン層に蓄積し、ポテンシャルを持ち上げ、ソースから電
子の注入を誘うことによって寄生バイポーラとして動作
をすることがある。つまりソース・ドレイン耐圧の低下
などを引き起こすため、ドレイン空乏層内の電界の強さ
やチャネル長などの諸条件について最適化をしなければ
ならない問題があった。
【０００６】
【課題を解決するための手段】そこで本発明の半導体装
置とその製造方法は、ＳＯＩ基板にＮ型ＭＯＳトランジ
スタを形成する工程においてチャネル下領域に比較的高
濃度な拡散層を形成することを特徴とし、チャネルの抵
抗を低くすることによってホールの蓄積を妨げ、バイポ
ーラ動作をおさえた半導体装置とその製造方法を提供す
ることを目的とする。
置とその製造方法は、ＳＯＩ基板にＮ型ＭＯＳトランジ
スタを形成する工程においてチャネル下領域に比較的高
濃度な拡散層を形成することを特徴とし、チャネルの抵
抗を低くすることによってホールの蓄積を妨げ、バイポ
ーラ動作をおさえた半導体装置とその製造方法を提供す
ることを目的とする。
【０００７】
【発明の実施の形態】本発明の半導体装置とその製造方
法の実施の形態の例を図３を用いて工程順に説明する。
法の実施の形態の例を図３を用いて工程順に説明する。
【０００８】まず、単結晶シリコン基板上１に、例えば
１０１７〜１０１８個／ｃｍ２程度の酸素イオンを注入
し、高温熱処理によりシリコン基板中に埋め込み酸化膜
２を形成する。
１０１７〜１０１８個／ｃｍ２程度の酸素イオンを注入
し、高温熱処理によりシリコン基板中に埋め込み酸化膜
２を形成する。
【０００９】次に、ＳＯＩ基板のシリコン層上に、従来
のＳＯＩ基板を用いたＭＯＳトランジスタの製造方法の
項で述べたＬＯＣＯＳ法を用いて素子分離酸化膜４を形
成する。この素子分離酸化膜４はＳＯＩ基板中の埋め込
み酸化シリコン層２まで達し、シリコン層３は完全に分
離される。さらに素子分離酸化膜４以外のシリコン層３
を犠牲酸化し熱酸化する事で、信頼性の高いゲート酸化
膜５を形成する。図３は簡略したＮ型ＭＯＳトランジス
タと低濃度拡散層での不純物濃度分布１１を示す。この
後、バルク領域が急峻な不純物濃度分布１１（ピーク濃
度は１０１７／ｃｍ３レベル）を持つように、インジウ
ム（Ｉｎ）イオンを加速電圧とイオン注入量を調整し注
入する。イオン種は、急峻な不純物濃度分布を深い領域
に形成できるインジウムが最適であるが、インジウムの
他にアンチモン（Ｓｂ）、窒素、シリコン、酸素などの
イオンを注入しても良い。これは従来のＳＯＩ基板を用
いたＭＯＳトランジスタと比較すると、チャネル下の深
い領域に１０１７程度の比較的濃い拡散層１２が形成さ
れるために、ドレイン近傍の空乏層内で発生したホール
がチャネルとなる低濃度拡散層６に蓄積することなく、
従って寄生バイポーラとして動作することを抑制する効
果がある。さらにゲート電極７を形成し、Ｎ型ＭＯＳト
ランジスタであるのでリン（Ｐ）か砒素（Ａｓ）のイオ
ンを注入し、ソースおよびドレインの高濃度拡散層１３
を形成する。その後、従来の方法と同様にＮ型ＭＯＳト
ランジスタを完成させる。
のＳＯＩ基板を用いたＭＯＳトランジスタの製造方法の
項で述べたＬＯＣＯＳ法を用いて素子分離酸化膜４を形
成する。この素子分離酸化膜４はＳＯＩ基板中の埋め込
み酸化シリコン層２まで達し、シリコン層３は完全に分
離される。さらに素子分離酸化膜４以外のシリコン層３
を犠牲酸化し熱酸化する事で、信頼性の高いゲート酸化
膜５を形成する。図３は簡略したＮ型ＭＯＳトランジス
タと低濃度拡散層での不純物濃度分布１１を示す。この
後、バルク領域が急峻な不純物濃度分布１１（ピーク濃
度は１０１７／ｃｍ３レベル）を持つように、インジウ
ム（Ｉｎ）イオンを加速電圧とイオン注入量を調整し注
入する。イオン種は、急峻な不純物濃度分布を深い領域
に形成できるインジウムが最適であるが、インジウムの
他にアンチモン（Ｓｂ）、窒素、シリコン、酸素などの
イオンを注入しても良い。これは従来のＳＯＩ基板を用
いたＭＯＳトランジスタと比較すると、チャネル下の深
い領域に１０１７程度の比較的濃い拡散層１２が形成さ
れるために、ドレイン近傍の空乏層内で発生したホール
がチャネルとなる低濃度拡散層６に蓄積することなく、
従って寄生バイポーラとして動作することを抑制する効
果がある。さらにゲート電極７を形成し、Ｎ型ＭＯＳト
ランジスタであるのでリン（Ｐ）か砒素（Ａｓ）のイオ
ンを注入し、ソースおよびドレインの高濃度拡散層１３
を形成する。その後、従来の方法と同様にＮ型ＭＯＳト
ランジスタを完成させる。
【００１０】
【発明の効果】以上述べたように本発明の方法で製造し
た半導体装置は、チャネル下に比較的濃いインジウム拡
散層が形成されるために、ドレイン近傍の空乏層内で発
生したホールのＳＯＩ層基板部への蓄積を妨げ、バイポ
ーラ動作防止を可能とする。
た半導体装置は、チャネル下に比較的濃いインジウム拡
散層が形成されるために、ドレイン近傍の空乏層内で発
生したホールのＳＯＩ層基板部への蓄積を妨げ、バイポ
ーラ動作防止を可能とする。
【図１】ＳＯＩ基板の断面図。
【図２】従来のＳＯＩ基板を用いたＭＯＳトランジスタ
の断面図。
の断面図。
【図３】ＳＯＩ基板を用いたＮ型ＭＯＳトランジスタの
断面と不純物濃度分布図。
断面と不純物濃度分布図。
１・・・シリコン基板 ２・・・埋め込み酸化シリコン層 ３・・・シリコン層 ４・・・素子分離酸化膜 ５・・・ゲート酸化膜 ６・・・低濃度拡散層 ７・・・ゲート電極 ８・・・高濃度拡散層 ９・・・絶縁層 １０・・・配線 １１・・・インジウムを用いた場合の不純物濃度分布 １２・・・インジウムによって得られた低濃度拡散層中
の比較的濃い拡散層 １３・・・Ｎ型高濃度拡散層
の比較的濃い拡散層 １３・・・Ｎ型高濃度拡散層
Claims (2)
- 【請求項１】絶縁物上に単結晶シリコンが形成された
（以下ＳＯＩとする）基板にＮ型ＭＯＳトランジスタを
形成する工程において、チャネル下領域にインジウム拡
散層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】ＳＯＩ基板に形成されたＮ型ＭＯＳトラン
ジスタのチャネル下領域にインジウム拡散層を有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33164797A JPH11163347A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33164797A JPH11163347A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163347A true JPH11163347A (ja) | 1999-06-18 |
Family
ID=18246012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33164797A Withdrawn JPH11163347A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044144A (ja) * | 2007-07-19 | 2009-02-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1997
- 1997-12-02 JP JP33164797A patent/JPH11163347A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044144A (ja) * | 2007-07-19 | 2009-02-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
| US6255152B1 (en) | Method of fabricating CMOS using Si-B layer to form source/drain extension junction | |
| JP3415459B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08153873A (ja) | 半導体装置及びその製造方法 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| EP0233202A4 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
| JPH0557741B2 (ja) | ||
| US20040102016A1 (en) | Method for forming an isolation region in a semiconductor device | |
| KR19990088300A (ko) | Ｓｏｉ-반도체장치및그것의제조방법 | |
| US5612244A (en) | Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US8609501B2 (en) | Fluorine implant under isolation dielectric structures to improve bipolar transistor performance and matching | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3084523B2 (ja) | 半導体装置の製造方法 | |
| JPH11163347A (ja) | 半導体装置とその製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH1140662A (ja) | 半導体装置の製造方法 | |
| JPH11163348A (ja) | 半導体装置とその製造方法 | |
| US20040191995A1 (en) | Method of manufacturing a semiconductor device | |
| JP2003046086A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005032997A (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| JP2001168208A (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20031203 |