JPH11163340A - 絶縁ゲート電界効果トランジスタ - Google Patents
絶縁ゲート電界効果トランジスタInfo
- Publication number
- JPH11163340A JPH11163340A JP9328765A JP32876597A JPH11163340A JP H11163340 A JPH11163340 A JP H11163340A JP 9328765 A JP9328765 A JP 9328765A JP 32876597 A JP32876597 A JP 32876597A JP H11163340 A JPH11163340 A JP H11163340A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- impurity
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000000704 physical effect Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 所望の物性を有したものの製作をやり易くす
る。 【解決手段】 第１の導電型（Ｐ- 型）の半導体基板1
の一主面に設けられた第２の導電型（Ｎ- 型）の不純物
領域2 と、第１の導電型（Ｐ- 型）の半導体基板1 の一
主面に第２の導電型（Ｎ- 型）の不純物領域2 とは離間
して設けられた第１の導電型（Ｐ+ 型）の不純物領域3
と、半導体基板1 の一主面と直交する方向から見て第２
の導電型（Ｎ- 型）の不純物領域2 内に位置するよう不
純物が拡散されてなる第２の導電型（Ｎ+ 型）のドレイ
ン領域4,4 と、ドレイン領域4,4 上に設けられたドレイ
ン電極D1,D2 と、第１の導電型（Ｐ+ 型）の不純物領域
3 に設けられた第２の導電型のソース領域5,5 と、ソー
ス領域5 上に設けられたソース電極S と、ドレイン領域
4 とソース領域5 との間のチャネル領域7 上に設けられ
たゲート絶縁膜6aと、ゲート絶縁膜6a上に設けられたゲ
ート電極G と、を備えた構成にしてある。
る。 【解決手段】 第１の導電型（Ｐ- 型）の半導体基板1
の一主面に設けられた第２の導電型（Ｎ- 型）の不純物
領域2 と、第１の導電型（Ｐ- 型）の半導体基板1 の一
主面に第２の導電型（Ｎ- 型）の不純物領域2 とは離間
して設けられた第１の導電型（Ｐ+ 型）の不純物領域3
と、半導体基板1 の一主面と直交する方向から見て第２
の導電型（Ｎ- 型）の不純物領域2 内に位置するよう不
純物が拡散されてなる第２の導電型（Ｎ+ 型）のドレイ
ン領域4,4 と、ドレイン領域4,4 上に設けられたドレイ
ン電極D1,D2 と、第１の導電型（Ｐ+ 型）の不純物領域
3 に設けられた第２の導電型のソース領域5,5 と、ソー
ス領域5 上に設けられたソース電極S と、ドレイン領域
4 とソース領域5 との間のチャネル領域7 上に設けられ
たゲート絶縁膜6aと、ゲート絶縁膜6a上に設けられたゲ
ート電極G と、を備えた構成にしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲートに電気信号
が入力されると導通状態に移行する絶縁ゲート電界効果
トランジスタに関するものである。
が入力されると導通状態に移行する絶縁ゲート電界効果
トランジスタに関するものである。
【０００２】
【従来の技術】この種の絶縁ゲート電界効果トランジス
タとして、特開平６−４５５３０号に開示されたものが
存在する。このものは、図４に示すように、第１の導電
型（Ｐ - 型）の半導体基板A の一主面に設けられた第２
の導電型（Ｎ- 型）の不純物領域B と、第２の導電型
（Ｎ- 型）の不純物領域B 内に不純物が拡散されてなる
第１の導電型（Ｐ+ 型）の不純物領域C と、第２の導電
型（Ｎ- 型）の不純物領域B 内に設けられた第２の導電
型（Ｎ+ 型）のドレイン領域D,D と、ドレイン領域D,D
上に設けられたドレイン電極D1,D2 と、第１の導電型
（Ｐ+ 型）の不純物領域C に設けられた第２の導電型
（Ｎ+ 型）のソース領域E,E と、ソース領域E,E上に設
けられたソース電極S と、ドレイン領域D とソース領域
E との間のチャネル領域F 、すなわちゲート領域上に設
けられたゲート絶縁膜H と、ゲート絶縁膜H 上に設けら
れたゲート電極G と、を備えている。
タとして、特開平６−４５５３０号に開示されたものが
存在する。このものは、図４に示すように、第１の導電
型（Ｐ - 型）の半導体基板A の一主面に設けられた第２
の導電型（Ｎ- 型）の不純物領域B と、第２の導電型
（Ｎ- 型）の不純物領域B 内に不純物が拡散されてなる
第１の導電型（Ｐ+ 型）の不純物領域C と、第２の導電
型（Ｎ- 型）の不純物領域B 内に設けられた第２の導電
型（Ｎ+ 型）のドレイン領域D,D と、ドレイン領域D,D
上に設けられたドレイン電極D1,D2 と、第１の導電型
（Ｐ+ 型）の不純物領域C に設けられた第２の導電型
（Ｎ+ 型）のソース領域E,E と、ソース領域E,E上に設
けられたソース電極S と、ドレイン領域D とソース領域
E との間のチャネル領域F 、すなわちゲート領域上に設
けられたゲート絶縁膜H と、ゲート絶縁膜H 上に設けら
れたゲート電極G と、を備えている。
【０００３】このものの動作を図４及び図５に基づいて
以下に説明する。一方のドレイン電極D1が、他方のドレ
イン電極D2に対して正電位のとき、ゲート電極G が、ソ
ース電極S に対して正電位となるような電気信号が印加
されると、一方のドレイン電極D1→ソース電極S →他方
のドレイン電極D2の経路で電流が流れる。また、他方の
ドレイン電極D2が、一方のドレイン電極D1に対して正電
位のとき、ゲート電極G が、ソース電極S に対して正電
位となるような電気信号が印加されると、他方のドレイ
ン電極D2→ソース電極S →一方のドレイン電極D1の経路
で電流が流れる。
以下に説明する。一方のドレイン電極D1が、他方のドレ
イン電極D2に対して正電位のとき、ゲート電極G が、ソ
ース電極S に対して正電位となるような電気信号が印加
されると、一方のドレイン電極D1→ソース電極S →他方
のドレイン電極D2の経路で電流が流れる。また、他方の
ドレイン電極D2が、一方のドレイン電極D1に対して正電
位のとき、ゲート電極G が、ソース電極S に対して正電
位となるような電気信号が印加されると、他方のドレイ
ン電極D2→ソース電極S →一方のドレイン電極D1の経路
で電流が流れる。
【０００４】
【発明が解決しようとする課題】上記した従来の絶縁ゲ
ート電界効果トランジスタにあっては、第１の導電型
（Ｐ+ 型）の不純物領域C は、第２の導電型（Ｎ- 型）
の不純物領域B 内に不純物が拡散されてなるものである
から、耐圧に寄与する第２の導電型（Ｎ- 型）の不純物
領域B を形成するための不純物の注入及び拡散工程と、
本絶縁ゲート電界効果トランジスタの有するしきい値及
びオン抵抗に寄与する第１の導電型（Ｐ+ 型）の不純物
領域C を形成するための不純物の注入及び拡散工程とが
互いに干渉するようになり、それぞれの不純物の最適ド
ーズ値及び拡散条件を単独に決定できず、所望の物性を
有したものの製作がやり難いという問題点があった。
ート電界効果トランジスタにあっては、第１の導電型
（Ｐ+ 型）の不純物領域C は、第２の導電型（Ｎ- 型）
の不純物領域B 内に不純物が拡散されてなるものである
から、耐圧に寄与する第２の導電型（Ｎ- 型）の不純物
領域B を形成するための不純物の注入及び拡散工程と、
本絶縁ゲート電界効果トランジスタの有するしきい値及
びオン抵抗に寄与する第１の導電型（Ｐ+ 型）の不純物
領域C を形成するための不純物の注入及び拡散工程とが
互いに干渉するようになり、それぞれの不純物の最適ド
ーズ値及び拡散条件を単独に決定できず、所望の物性を
有したものの製作がやり難いという問題点があった。
【０００５】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、所望の物性を有したも
のの製作がやり易い絶縁ゲート電界効果トランジスタを
提供することにある。
ので、その目的とするところは、所望の物性を有したも
のの製作がやり易い絶縁ゲート電界効果トランジスタを
提供することにある。
【０００６】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、第１の導電型の半導体
基板の一主面に設けられた第２の導電型の不純物領域
と、第１の導電型の半導体基板の一主面に第２の導電型
の不純物領域とは離間して設けられた第１の導電型の不
純物領域と、半導体基板の一主面と直交する方向から見
て第２の導電型の不純物領域内に位置するよう不純物が
拡散されてなる第２の導電型のドレイン領域と、ドレイ
ン領域上に設けられたドレイン電極と、第１の導電型の
不純物領域に設けられた第２の導電型のソース領域と、
ソース領域上に設けられたソース電極と、ドレイン領域
とソース領域との間のチャネル領域上に設けられたゲー
ト絶縁膜と、ゲート絶縁膜上に設けられたゲート電極
と、を備えた構成にしてある。
ために、請求項１記載の発明は、第１の導電型の半導体
基板の一主面に設けられた第２の導電型の不純物領域
と、第１の導電型の半導体基板の一主面に第２の導電型
の不純物領域とは離間して設けられた第１の導電型の不
純物領域と、半導体基板の一主面と直交する方向から見
て第２の導電型の不純物領域内に位置するよう不純物が
拡散されてなる第２の導電型のドレイン領域と、ドレイ
ン領域上に設けられたドレイン電極と、第１の導電型の
不純物領域に設けられた第２の導電型のソース領域と、
ソース領域上に設けられたソース電極と、ドレイン領域
とソース領域との間のチャネル領域上に設けられたゲー
ト絶縁膜と、ゲート絶縁膜上に設けられたゲート電極
と、を備えた構成にしてある。
【０００７】請求項２記載の発明は、請求項１記載の発
明において、前記ドレイン領域は、前記半導体基板にお
ける不純物の未拡散領域と接するよう前記不純物が拡散
された構成にしてある。
明において、前記ドレイン領域は、前記半導体基板にお
ける不純物の未拡散領域と接するよう前記不純物が拡散
された構成にしてある。
【０００８】
【発明の実施の形態】本発明の第１実施形態を図１及び
図２に基づいて以下に説明する。
図２に基づいて以下に説明する。
【０００９】1 は第１の導電型（Ｐ- 型）の半導体基板
で、その一主面の２箇所に第２の導電型（Ｎ- 型）の不
純物領域2 が形成されるとともに、２箇所の第２の導電
型（Ｎ- 型）の不純物領域2 の間に、第２の導電型（Ｎ
- 型）の不純物領域2 とは離間した状態で、第１の導電
型（Ｐ+ 型）の不純物領域3 が形成されている。
で、その一主面の２箇所に第２の導電型（Ｎ- 型）の不
純物領域2 が形成されるとともに、２箇所の第２の導電
型（Ｎ- 型）の不純物領域2 の間に、第２の導電型（Ｎ
- 型）の不純物領域2 とは離間した状態で、第１の導電
型（Ｐ+ 型）の不純物領域3 が形成されている。
【００１０】4 は第２の導電型（Ｎ+ 型）のドレイン領
域で、第２の導電型（Ｎ- 型）の不純物領域2 に不純物
が拡散されることによって形成されている。詳しくは、
このドレイン領域4 は、半導体基板1 の一主面と直交す
る方向から見て、第２の導電型（Ｎ- 型）の不純物領域
2 内に位置するように形成されている。この第２の導電
型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域との
間の境界面は、曲面状に形成されている。
域で、第２の導電型（Ｎ- 型）の不純物領域2 に不純物
が拡散されることによって形成されている。詳しくは、
このドレイン領域4 は、半導体基板1 の一主面と直交す
る方向から見て、第２の導電型（Ｎ- 型）の不純物領域
2 内に位置するように形成されている。この第２の導電
型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域との
間の境界面は、曲面状に形成されている。
【００１１】5 は第２の導電型（Ｎ+ 型）のソース領域
で、第１の導電型（Ｐ+ 型）の不純物領域3 の２箇所に
互いに離間した状態で不純物が拡散されることによって
形成されている。
で、第１の導電型（Ｐ+ 型）の不純物領域3 の２箇所に
互いに離間した状態で不純物が拡散されることによって
形成されている。
【００１２】6 は絶縁膜で、ドレイン領域4 上及びソー
ス領域5 上が開口され、ドレイン領域4 上の開口部分に
はドレイン電極D1,D2 が、ソース領域5 上の開口部分に
はソース電極S が形成されている。この絶縁膜6 は、両
ドレイン領域4,4 とソース領域5 との間のチャネル領域
7 、すなわちゲート領域上の部分が薄く形成されて、ゲ
ート絶縁膜6aとなっており、このゲート絶縁膜6a上に、
ゲート電極G が形成されている。
ス領域5 上が開口され、ドレイン領域4 上の開口部分に
はドレイン電極D1,D2 が、ソース領域5 上の開口部分に
はソース電極S が形成されている。この絶縁膜6 は、両
ドレイン領域4,4 とソース領域5 との間のチャネル領域
7 、すなわちゲート領域上の部分が薄く形成されて、ゲ
ート絶縁膜6aとなっており、このゲート絶縁膜6a上に、
ゲート電極G が形成されている。
【００１３】8 は電極間絶縁膜で、ゲート電極G とソー
ス電極S との間を絶縁するよう形成されている。
ス電極S との間を絶縁するよう形成されている。
【００１４】次にこのものの製造方法について説明す
る。まず、不純物濃度が、例えば、約５×１０15（１／
ｃｍ3 ）のＰ- 型の半導体基板1 の一主面に約１μｍの
絶縁膜6 を形成した後に、絶縁膜6 を部分的に２箇所開
口して、それらの開口した箇所に、約５×１０12（１／
ｃｍ3 ）程度のドーズ量を有した低不純物濃度の第２の
導電型（Ｎ- 型）の不純物領域2 を形成する不純物を注
入してから、約１１００℃で１０時間程度加熱すること
により、注入された不純物を拡散させるとともに、表面
を酸化させて、第２の導電型（Ｎ- 型）の不純物領域2
上に、再度、絶縁膜6 を形成する。
る。まず、不純物濃度が、例えば、約５×１０15（１／
ｃｍ3 ）のＰ- 型の半導体基板1 の一主面に約１μｍの
絶縁膜6 を形成した後に、絶縁膜6 を部分的に２箇所開
口して、それらの開口した箇所に、約５×１０12（１／
ｃｍ3 ）程度のドーズ量を有した低不純物濃度の第２の
導電型（Ｎ- 型）の不純物領域2 を形成する不純物を注
入してから、約１１００℃で１０時間程度加熱すること
により、注入された不純物を拡散させるとともに、表面
を酸化させて、第２の導電型（Ｎ- 型）の不純物領域2
上に、再度、絶縁膜6 を形成する。
【００１５】次に、両第２の導電型（Ｎ- 型）の不純物
領域2 の間に位置する箇所の絶縁膜6 を部分的に開口し
て、その開口した箇所に、約１×１０12（１／ｃｍ3 ）
のドーズ量を有した第１の導電型（Ｐ+ 型）の不純物領
域3 を形成する不純物を注入してから、加熱することに
より、注入された不純物を拡散させるとともに、表面を
酸化させて、第１の導電型（Ｐ+ 型）の不純物領域3 上
に、再度、絶縁膜6 を形成する。
領域2 の間に位置する箇所の絶縁膜6 を部分的に開口し
て、その開口した箇所に、約１×１０12（１／ｃｍ3 ）
のドーズ量を有した第１の導電型（Ｐ+ 型）の不純物領
域3 を形成する不純物を注入してから、加熱することに
より、注入された不純物を拡散させるとともに、表面を
酸化させて、第１の導電型（Ｐ+ 型）の不純物領域3 上
に、再度、絶縁膜6 を形成する。
【００１６】次に、膜厚が０．５μｍ程度のポリシリコ
ンを堆積した後に、ゲート電極G となる箇所以外のポリ
シリコンを除去する。
ンを堆積した後に、ゲート電極G となる箇所以外のポリ
シリコンを除去する。
【００１７】次に、両第２の導電型（Ｎ- 型）の不純物
領域2 上の絶縁膜6 を部分的にそれぞれ開口するととも
に、第１の導電型（Ｐ+ 型）の不純物領域3 上の絶縁膜
6 を部分的に２箇所開口して、それらの開口した４箇所
に、約１×１０15（１／ｃｍ 3 ）程度のドーズ量を有し
た高不純物濃度のドレイン領域4,4 及びソース領域5,5
を形成する不純物をそれぞれ注入する。
領域2 上の絶縁膜6 を部分的にそれぞれ開口するととも
に、第１の導電型（Ｐ+ 型）の不純物領域3 上の絶縁膜
6 を部分的に２箇所開口して、それらの開口した４箇所
に、約１×１０15（１／ｃｍ 3 ）程度のドーズ量を有し
た高不純物濃度のドレイン領域4,4 及びソース領域5,5
を形成する不純物をそれぞれ注入する。
【００１８】最後に、０．８μｍ程度の膜厚の絶縁膜
を、例えば、ＣＶＤ法により形成し、その絶縁膜を、電
極間絶縁膜8 となる箇所以外を除去し、除去した箇所
に、ドレイン電極D1,D2 及びソース電極S を形成する。
を、例えば、ＣＶＤ法により形成し、その絶縁膜を、電
極間絶縁膜8 となる箇所以外を除去し、除去した箇所
に、ドレイン電極D1,D2 及びソース電極S を形成する。
【００１９】次に、本絶縁ゲート電界効果トランジスタ
10を用いた半導体リレー20について説明する。この半導
体リレー20は、本絶縁ゲート電界効果トランジスタ10の
ゲート電極G とソース電極S と間に、フォトダイオード
アレイ20a を接続するとともに、本絶縁ゲート電界効果
トランジスタ10のゲート領域とソース領域5 との間への
電荷の充電及び放電を制御する制御回路20b を接続し、
入力側に設けられた発光ダイオード20c からフォトダイ
オードアレイへ20a の光照射により、この半導体リレー
20の出力側を構成する本絶縁ゲート電界効果トランジス
タ10の両ドレイン領域間の導通状態が変化する。
10を用いた半導体リレー20について説明する。この半導
体リレー20は、本絶縁ゲート電界効果トランジスタ10の
ゲート電極G とソース電極S と間に、フォトダイオード
アレイ20a を接続するとともに、本絶縁ゲート電界効果
トランジスタ10のゲート領域とソース領域5 との間への
電荷の充電及び放電を制御する制御回路20b を接続し、
入力側に設けられた発光ダイオード20c からフォトダイ
オードアレイへ20a の光照射により、この半導体リレー
20の出力側を構成する本絶縁ゲート電界効果トランジス
タ10の両ドレイン領域間の導通状態が変化する。
【００２０】詳しくは、入力側に電気信号が印加され
て、発光ダイオード20c が発光して、その発光した光が
フォトダイオードアレイ20a に照射されると、フォトダ
イオードアレイ20a に起電力が発生し、その起電力によ
って、本絶縁ゲート電界効果トランジスタ10のゲート領
域とソース領域5 との間が充電され、出力側である両ド
レイン領域4,4 の間が導通状態となる。一方、入力側に
電気信号が印加されなくなると、本絶縁ゲート電界効果
トランジスタ10のゲート領域とソース領域5 との間に充
電された電荷が制御回路20b によって放電され、出力側
である両ドレイン領域4,4 の間が非導通状態となる。
て、発光ダイオード20c が発光して、その発光した光が
フォトダイオードアレイ20a に照射されると、フォトダ
イオードアレイ20a に起電力が発生し、その起電力によ
って、本絶縁ゲート電界効果トランジスタ10のゲート領
域とソース領域5 との間が充電され、出力側である両ド
レイン領域4,4 の間が導通状態となる。一方、入力側に
電気信号が印加されなくなると、本絶縁ゲート電界効果
トランジスタ10のゲート領域とソース領域5 との間に充
電された電荷が制御回路20b によって放電され、出力側
である両ドレイン領域4,4 の間が非導通状態となる。
【００２１】かかる絶縁ゲート電界効果トランジスタ10
にあっては、第１の導電型（Ｐ+ 型）の不純物領域3
は、第１の導電型（Ｐ- 型）の半導体基板1 の一主面に
第２の導電型（Ｎ- 型）の不純物領域2 とは離間して設
けられているから、耐圧に寄与する第２の導電型（Ｎ-
型）の不純物領域2 を形成するための不純物の注入及び
拡散工程は、本絶縁ゲート電界効果トランジスタ10の有
するしきい値及びオン抵抗に寄与する第１の導電型（Ｐ
+ 型）を形成するための不純物の注入及び拡散工程とは
全く別の工程となって、両工程が互いに干渉するような
ことがなく、それぞれの工程での不純物の最適ドーズ値
及び拡散条件を単独に決定できるので、所望の物性を有
したものの製作がやり易くなり、ひいては、耐圧が向上
するとともに、オン抵抗が低下して発熱が低く抑えられ
るようになる。
にあっては、第１の導電型（Ｐ+ 型）の不純物領域3
は、第１の導電型（Ｐ- 型）の半導体基板1 の一主面に
第２の導電型（Ｎ- 型）の不純物領域2 とは離間して設
けられているから、耐圧に寄与する第２の導電型（Ｎ-
型）の不純物領域2 を形成するための不純物の注入及び
拡散工程は、本絶縁ゲート電界効果トランジスタ10の有
するしきい値及びオン抵抗に寄与する第１の導電型（Ｐ
+ 型）を形成するための不純物の注入及び拡散工程とは
全く別の工程となって、両工程が互いに干渉するような
ことがなく、それぞれの工程での不純物の最適ドーズ値
及び拡散条件を単独に決定できるので、所望の物性を有
したものの製作がやり易くなり、ひいては、耐圧が向上
するとともに、オン抵抗が低下して発熱が低く抑えられ
るようになる。
【００２２】また、前述した半導体リレー20を構成する
と、本絶縁ゲート電界効果トランジスタ10の有するしき
い値の最適化がなされているから、入力側に印加される
電気信号のエネルギーを低減化を図れるか、又は、本絶
縁ゲート電界効果トランジスタ10のゲート領域とソース
領域5 との間に充電するためにフォトダイオードアレイ
20a から出力されるエネルギーを低減化を図ることがで
きる。
と、本絶縁ゲート電界効果トランジスタ10の有するしき
い値の最適化がなされているから、入力側に印加される
電気信号のエネルギーを低減化を図れるか、又は、本絶
縁ゲート電界効果トランジスタ10のゲート領域とソース
領域5 との間に充電するためにフォトダイオードアレイ
20a から出力されるエネルギーを低減化を図ることがで
きる。
【００２３】また、第２の導電型（Ｎ- 型）の不純物領
域2 と不純物の未拡散領域との間の境界面は、曲面状に
形成されているから、例えば、一方のドレイン領域4 が
他方のドレイン領域4 に対して正電位となる電圧が印加
されたとき、第１の導電型（Ｐ- 型）の半導体基板1 及
び第２の導電型（Ｎ- 型）の不純物領域2 からなるＰＮ
接合が逆バイアスとなって、図１に破線で示した形状に
空乏層9 が拡がることとなり、図１での点Ｐ, 点Ｑでの
曲率を変えると変化する空乏層9 の厚みにより、ＰＮ接
合の部分の耐圧が決定されるので、図１での点Ｐ, 点Ｑ
での曲率を適宜設定することでもって、ＰＮ接合の部分
を高耐圧化することができ、ひいては、Ｐ型領域とＮ型
領域との間の距離を短縮することができ、チップ面積を
縮小することができる。なお、他方のドレイン領域4 が
一方のドレイン領域4 に対して正電位となる電圧が印加
されたときも、同様の効果を奏することができる。
域2 と不純物の未拡散領域との間の境界面は、曲面状に
形成されているから、例えば、一方のドレイン領域4 が
他方のドレイン領域4 に対して正電位となる電圧が印加
されたとき、第１の導電型（Ｐ- 型）の半導体基板1 及
び第２の導電型（Ｎ- 型）の不純物領域2 からなるＰＮ
接合が逆バイアスとなって、図１に破線で示した形状に
空乏層9 が拡がることとなり、図１での点Ｐ, 点Ｑでの
曲率を変えると変化する空乏層9 の厚みにより、ＰＮ接
合の部分の耐圧が決定されるので、図１での点Ｐ, 点Ｑ
での曲率を適宜設定することでもって、ＰＮ接合の部分
を高耐圧化することができ、ひいては、Ｐ型領域とＮ型
領域との間の距離を短縮することができ、チップ面積を
縮小することができる。なお、他方のドレイン領域4 が
一方のドレイン領域4 に対して正電位となる電圧が印加
されたときも、同様の効果を奏することができる。
【００２４】次に、本発明の第２実施形態を図３に基づ
いて以下に説明する。なお、第１実施形態と実質的に同
一の機能を有する領域には同一の符号を付し、第１実施
形態と異なるところのみ記す。第１実施形態では、ドレ
イン領域4 は、第２の導電型（Ｎ- 型）の不純物領域2
内に形成されているのに対し、本実施形態では、半導体
基板1 における不純物の未拡散領域と接するよう不純物
が拡散されてなる構成となっている。
いて以下に説明する。なお、第１実施形態と実質的に同
一の機能を有する領域には同一の符号を付し、第１実施
形態と異なるところのみ記す。第１実施形態では、ドレ
イン領域4 は、第２の導電型（Ｎ- 型）の不純物領域2
内に形成されているのに対し、本実施形態では、半導体
基板1 における不純物の未拡散領域と接するよう不純物
が拡散されてなる構成となっている。
【００２５】詳しくは、半導体基板1 における不純物の
未拡散領域と接するよう不純物が拡散されてなるドレイ
ン領域4 の不純物の未拡散領域との境界面は、第２の導
電型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域と
の間の境界面よりも浅く形成され、不純物の未拡散領域
と第２の導電型（Ｎ- 型）の不純物領域2 又はドレイン
領域4 との境界面が、断面略凹状となって、第２の導電
型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域との
間の境界面が、曲面状に形成されている。
未拡散領域と接するよう不純物が拡散されてなるドレイ
ン領域4 の不純物の未拡散領域との境界面は、第２の導
電型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域と
の間の境界面よりも浅く形成され、不純物の未拡散領域
と第２の導電型（Ｎ- 型）の不純物領域2 又はドレイン
領域4 との境界面が、断面略凹状となって、第２の導電
型（Ｎ- 型）の不純物領域2 と不純物の未拡散領域との
間の境界面が、曲面状に形成されている。
【００２６】次にこのものの製造方法について説明す
る。まず、第１実施形態と同様に、絶縁膜6 を形成した
後に、絶縁膜6 を部分的に４箇所開口して、それらの開
口した箇所に、約５×１０12（１／ｃｍ3 ）程度のドー
ズ量を有した低不純物濃度の第２の導電型（Ｎ- 型）の
不純物領域2 を形成する不純物を注入してから、第１実
施形態と同様に加熱することにより、注入された不純物
を拡散させるとともに、第２の導電型（Ｎ- 型）の不純
物領域2 上に、再度、絶縁膜6 を形成する。
る。まず、第１実施形態と同様に、絶縁膜6 を形成した
後に、絶縁膜6 を部分的に４箇所開口して、それらの開
口した箇所に、約５×１０12（１／ｃｍ3 ）程度のドー
ズ量を有した低不純物濃度の第２の導電型（Ｎ- 型）の
不純物領域2 を形成する不純物を注入してから、第１実
施形態と同様に加熱することにより、注入された不純物
を拡散させるとともに、第２の導電型（Ｎ- 型）の不純
物領域2 上に、再度、絶縁膜6 を形成する。
【００２７】次に、第１実施形態と同様に、絶縁膜6 を
部分的に開口して、その開口した箇所に、約１×１０12
（１／ｃｍ3 ）のドーズ量を有した第１の導電型（Ｐ+
型）の不純物領域3 を形成する不純物を注入してから、
第１実施形態と同様に加熱することにより、注入された
不純物を拡散させるとともに、第１の導電型（Ｐ+ 型）
の不純物領域3 上に、再度、絶縁膜6 を形成する。
部分的に開口して、その開口した箇所に、約１×１０12
（１／ｃｍ3 ）のドーズ量を有した第１の導電型（Ｐ+
型）の不純物領域3 を形成する不純物を注入してから、
第１実施形態と同様に加熱することにより、注入された
不純物を拡散させるとともに、第１の導電型（Ｐ+ 型）
の不純物領域3 上に、再度、絶縁膜6 を形成する。
【００２８】次に、第１実施形態と同様に、ポリシリコ
ンを堆積した後に、ゲート電極G となる箇所以外のポリ
シリコンを除去する。
ンを堆積した後に、ゲート電極G となる箇所以外のポリ
シリコンを除去する。
【００２９】次に、第１実施形態と同様に、絶縁膜6 を
部分的に開口して、その開口した箇所に、約１×１０15
（１／ｃｍ3 ）程度のドーズ量を有した高不純物濃度の
ドレイン領域4,4 及びソース領域5,5 を形成する不純物
をそれぞれ注入する。
部分的に開口して、その開口した箇所に、約１×１０15
（１／ｃｍ3 ）程度のドーズ量を有した高不純物濃度の
ドレイン領域4,4 及びソース領域5,5 を形成する不純物
をそれぞれ注入する。
【００３０】最後に、第１実施形態と同様に、絶縁膜を
形成してから、その絶縁膜を、電極間絶縁膜8 となる箇
所以外を除去し、除去した箇所に、ドレイン電極D1,D2
及びソース電極S を形成する。
形成してから、その絶縁膜を、電極間絶縁膜8 となる箇
所以外を除去し、除去した箇所に、ドレイン電極D1,D2
及びソース電極S を形成する。
【００３１】かかる絶縁ゲート電界効果トランジスタ10
にあっては、第１実施形態と同様に、所望の物性を有し
たものの製作がやり易くなり、ひいては、耐圧が向上す
るとともに、オン抵抗が低下して発熱が低く抑えられる
ようになる。
にあっては、第１実施形態と同様に、所望の物性を有し
たものの製作がやり易くなり、ひいては、耐圧が向上す
るとともに、オン抵抗が低下して発熱が低く抑えられる
ようになる。
【００３２】また、半導体基板1 における不純物の未拡
散領域と接するよう不純物が拡散されてなるドレイン領
域4 の不純物の未拡散領域との境界面は、第２の導電型
（Ｎ - 型）の不純物領域2 と不純物の未拡散領域との間
の境界面とは同一面とはならず、不純物の未拡散領域と
第２の導電型（Ｎ- 型）の不純物領域2 又はドレイン領
域4 との境界面が、断面凹状となって、その断面凹状と
なった境界面の近傍に形成される空乏層9 も、図３に破
線で示すように断面凹状となるから、例えば、ドレイン
電極D1がドレイン電極D2に対して正電位となる電圧が印
加されたとき、第１の導電型（Ｐ- 型）の半導体基板1
及び第２の導電型（Ｎ- 型）の不純物領域2 からなるＰ
Ｎ接合が逆バイアスとなって、図３に破線で示す空乏層
9 が局部的に厚くなる部分が形成され、ＰＮ接合の部分
を高耐圧化することができ、ひいては、第１実施形態と
同様に、チップ面積を縮小することができる。
散領域と接するよう不純物が拡散されてなるドレイン領
域4 の不純物の未拡散領域との境界面は、第２の導電型
（Ｎ - 型）の不純物領域2 と不純物の未拡散領域との間
の境界面とは同一面とはならず、不純物の未拡散領域と
第２の導電型（Ｎ- 型）の不純物領域2 又はドレイン領
域4 との境界面が、断面凹状となって、その断面凹状と
なった境界面の近傍に形成される空乏層9 も、図３に破
線で示すように断面凹状となるから、例えば、ドレイン
電極D1がドレイン電極D2に対して正電位となる電圧が印
加されたとき、第１の導電型（Ｐ- 型）の半導体基板1
及び第２の導電型（Ｎ- 型）の不純物領域2 からなるＰ
Ｎ接合が逆バイアスとなって、図３に破線で示す空乏層
9 が局部的に厚くなる部分が形成され、ＰＮ接合の部分
を高耐圧化することができ、ひいては、第１実施形態と
同様に、チップ面積を縮小することができる。
【００３３】しかも、この図３での点Ｒ, 点Ｓ, 点Ｔで
の曲率を変えると空乏層の厚みが一段と厚くなるので、
図３での点Ｒ, 点Ｓ, 点Ｔでの曲率を適宜設定すること
でもって、ＰＮ接合の部分を一段と高耐圧化することが
できる。なお、ドレイン電極D1がドレイン電極D2に対し
て正電位となる電圧が印加されたときも、同様の効果を
奏することができる。
の曲率を変えると空乏層の厚みが一段と厚くなるので、
図３での点Ｒ, 点Ｓ, 点Ｔでの曲率を適宜設定すること
でもって、ＰＮ接合の部分を一段と高耐圧化することが
できる。なお、ドレイン電極D1がドレイン電極D2に対し
て正電位となる電圧が印加されたときも、同様の効果を
奏することができる。
【００３４】また、第１実施形態と同様に、前述した半
導体リレー20を構成すると、入力側に印加される電気信
号のエネルギーを低減化を図れるか、又は、本絶縁ゲー
ト電界効果トランジスタ10のゲート領域とソース領域5
との間に充電するためにフォトダイオードアレイ20a か
ら出力されるエネルギーを低減化を図ることができる。
導体リレー20を構成すると、入力側に印加される電気信
号のエネルギーを低減化を図れるか、又は、本絶縁ゲー
ト電界効果トランジスタ10のゲート領域とソース領域5
との間に充電するためにフォトダイオードアレイ20a か
ら出力されるエネルギーを低減化を図ることができる。
【００３５】なお、第１及び第２実施形態では、第１の
導電型がＰ型で、第２の導電型がＮ型であるが、第１の
導電型がＮ型で、第２の導電型がＰ型であっても、同様
の効果を奏することができる。
導電型がＰ型で、第２の導電型がＮ型であるが、第１の
導電型がＮ型で、第２の導電型がＰ型であっても、同様
の効果を奏することができる。
【００３６】また、第１及び第２実施形態は、チャネル
領域が２箇所に形成されているものであるが、チャネル
領域が１箇所に形成されているものであっても、同様の
効果を奏することができる。
領域が２箇所に形成されているものであるが、チャネル
領域が１箇所に形成されているものであっても、同様の
効果を奏することができる。
【００３７】また、第２実施形態では、不純物の未拡散
領域と第２の導電型（Ｎ- 型）の不純物領域2 又はドレ
イン領域4 との境界面が、断面略凹状となっているが、
断面凸状となっていても、同様の効果を奏することがで
きる。
領域と第２の導電型（Ｎ- 型）の不純物領域2 又はドレ
イン領域4 との境界面が、断面略凹状となっているが、
断面凸状となっていても、同様の効果を奏することがで
きる。
【００３８】
【発明の効果】請求項１記載の発明は、第１の導電型の
不純物領域は、第１の導電型の半導体基板の一主面に第
２の導電型の不純物領域とは離間して設けられているか
ら、第２の導電型の不純物領域を形成するための不純物
の注入及び拡散工程は、第１の導電型の不純物領域を形
成するための不純物の注入及び拡散工程とは全く別の工
程となって、両工程が互いに干渉するようなことがな
く、それぞれの工程での不純物の最適ドーズ値及び拡散
条件を単独に決定できるので、所望の物性を有したもの
の製作がやり易くなる。
不純物領域は、第１の導電型の半導体基板の一主面に第
２の導電型の不純物領域とは離間して設けられているか
ら、第２の導電型の不純物領域を形成するための不純物
の注入及び拡散工程は、第１の導電型の不純物領域を形
成するための不純物の注入及び拡散工程とは全く別の工
程となって、両工程が互いに干渉するようなことがな
く、それぞれの工程での不純物の最適ドーズ値及び拡散
条件を単独に決定できるので、所望の物性を有したもの
の製作がやり易くなる。
【００３９】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、半導体基板における不純物の未拡散
領域と接するよう不純物が拡散されてなるドレイン領域
の不純物の未拡散領域との境界面は、第２の導電型の不
純物領域と不純物の未拡散領域との間の境界面とは同一
面とはならず、不純物の未拡散領域と第２の導電型の不
純物領域又はドレイン領域との境界面が、断面凸凹状と
なって、その断面凸凹状となった境界面の近傍に形成さ
れる空乏層も断面凸凹状となるから、電圧が印加された
とき、第１の導電型の半導体基板及び第２の導電型の不
純物領域からなるＰＮ接合が逆バイアスとなって、空乏
層が局部的に厚くなる部分が形成され、ＰＮ接合の部分
を高耐圧化することができる。
明の効果に加えて、半導体基板における不純物の未拡散
領域と接するよう不純物が拡散されてなるドレイン領域
の不純物の未拡散領域との境界面は、第２の導電型の不
純物領域と不純物の未拡散領域との間の境界面とは同一
面とはならず、不純物の未拡散領域と第２の導電型の不
純物領域又はドレイン領域との境界面が、断面凸凹状と
なって、その断面凸凹状となった境界面の近傍に形成さ
れる空乏層も断面凸凹状となるから、電圧が印加された
とき、第１の導電型の半導体基板及び第２の導電型の不
純物領域からなるＰＮ接合が逆バイアスとなって、空乏
層が局部的に厚くなる部分が形成され、ＰＮ接合の部分
を高耐圧化することができる。
【図１】本発明の第１実施形態の断面図である。
【図２】同上のものが使用された半導体リレーの回路図
である。
である。
【図３】本発明の第２実施形態の断面図である。
【図４】従来例の断面図である。
【図５】同上の等価回路図である。
1 半導体基板 2 第２の導電型（Ｎ- 型）の不純物領域 3 第１の導電型（Ｐ+ 型）の不純物領域 4 ドレイン領域 5 ソース領域 6a ゲート絶縁膜 7 チャネル領域 D1 ドレイン電極 D2 ドレイン電極 G ゲート電極 S ソース電極
Claims (2)
- 【請求項１】 第１の導電型の半導体基板の一主面に設
けられた第２の導電型の不純物領域と、第１の導電型の
半導体基板の一主面に第２の導電型の不純物領域とは離
間して設けられた第１の導電型の不純物領域と、半導体
基板の一主面と直交する方向から見て第２の導電型の不
純物領域内に位置するよう不純物が拡散されてなる第２
の導電型のドレイン領域と、ドレイン領域上に設けられ
たドレイン電極と、第１の導電型の不純物領域に設けら
れた第２の導電型のソース領域と、ソース領域上に設け
られたソース電極と、ドレイン領域とソース領域との間
のチャネル領域上に設けられたゲート絶縁膜と、ゲート
絶縁膜上に設けられたゲート電極と、を備えたことを特
徴とする絶縁ゲート電界効果トランジスタ。 - 【請求項２】 前記ドレイン領域は、前記半導体基板に
おける不純物の未拡散領域と接するよう前記不純物が拡
散されてなることを特徴とする請求項１記載の絶縁ゲー
ト電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9328765A JPH11163340A (ja) | 1997-11-28 | 1997-11-28 | 絶縁ゲート電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9328765A JPH11163340A (ja) | 1997-11-28 | 1997-11-28 | 絶縁ゲート電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163340A true JPH11163340A (ja) | 1999-06-18 |
Family
ID=18213899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9328765A Pending JPH11163340A (ja) | 1997-11-28 | 1997-11-28 | 絶縁ゲート電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009501444A (ja) * | 2005-07-13 | 2009-01-15 | エヌエックスピー ビー ヴィ | Ｌｄｍｏｓトランジスタ |
-
1997
- 1997-11-28 JP JP9328765A patent/JPH11163340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009501444A (ja) * | 2005-07-13 | 2009-01-15 | エヌエックスピー ビー ヴィ | Ｌｄｍｏｓトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| US6689662B2 (en) | Method of forming a high voltage power MOSFET having low on-resistance | |
| US5698454A (en) | Method of making a reverse blocking IGBT | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| JPH0336311B2 (ja) | ||
| JPH0783119B2 (ja) | 電界効果トランジスタ | |
| JP4511190B2 (ja) | 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US6703665B1 (en) | Transistor | |
| JPH08186259A (ja) | ３端子電力絶縁ゲートトランジスタ及びその製造方法 | |
| JPH08181321A (ja) | Ｓｏｉ基板及びその製造方法 | |
| US6163051A (en) | High breakdown voltage semiconductor device | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JPS6344768A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0494576A (ja) | 縦型パワーｍｏｓ ｆｅｔ | |
| JPH11163340A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH0548957B2 (ja) | ||
| JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002043562A (ja) | 半導体装置及びその製造方法 | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US6107127A (en) | Method of making shallow well MOSFET structure | |
| US4923824A (en) | Simplified method of fabricating lightly doped drain insulated gate field effect transistors | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| US6555881B2 (en) | Mask ROM cell and method of fabricating the same | |
| JPH0517713B2 (ja) |