JPH11162869A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11162869A JPH11162869A JP33022197A JP33022197A JPH11162869A JP H11162869 A JPH11162869 A JP H11162869A JP 33022197 A JP33022197 A JP 33022197A JP 33022197 A JP33022197 A JP 33022197A JP H11162869 A JPH11162869 A JP H11162869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- etching
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】基板上に、アモルファスシリコン層及びタング
ステンシリサイド層からなるゲート配線を有する半導体
装置において、ゲート配線を形成するためのエッチング
により、タングステンシリサイド層上部に生じるサイド
エッチが低減された半導体装置およびその製造方法を提
供する。 【解決手段】基板１１上に、多結晶シリコン層１２及び
タングステンシリサイド層１３からなるポリサイド配線
層と、反射防止層１４が形成され、その上層の層間絶縁
層１５側面に窒化物からなるサイドウォール１６が形成
されている半導体装置およびその製造方法。
ステンシリサイド層からなるゲート配線を有する半導体
装置において、ゲート配線を形成するためのエッチング
により、タングステンシリサイド層上部に生じるサイド
エッチが低減された半導体装置およびその製造方法を提
供する。 【解決手段】基板１１上に、多結晶シリコン層１２及び
タングステンシリサイド層１３からなるポリサイド配線
層と、反射防止層１４が形成され、その上層の層間絶縁
層１５側面に窒化物からなるサイドウォール１６が形成
されている半導体装置およびその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ゲート配線上に窒化物から
なるサイドウォールを有する層間絶縁層が形成されてい
る半導体装置およびその製造方法に関する。
その製造方法に関し、特に、ゲート配線上に窒化物から
なるサイドウォールを有する層間絶縁層が形成されてい
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化・微細化に伴い、
多層配線の形成が必須となっている。多層配線を形成す
る場合、配線の断線や短絡を防ぎ、また、表面を平坦化
させるためには良好な形状のゲート配線を形成する必要
がある。
多層配線の形成が必須となっている。多層配線を形成す
る場合、配線の断線や短絡を防ぎ、また、表面を平坦化
させるためには良好な形状のゲート配線を形成する必要
がある。
【０００３】図５に、従来の配線加工方法により形成さ
れたゲート配線の断面図を示す。基板１０上にゲート酸
化膜１１が形成され、その上層に多結晶シリコン層１
２、タングステンシリサイド層１３、反射防止層（Ｓｉ
ＯＮ膜）１４、酸化層１５が堆積されている。従来の配
線加工方法について、図２、図６を参照して下記に説明
する。
れたゲート配線の断面図を示す。基板１０上にゲート酸
化膜１１が形成され、その上層に多結晶シリコン層１
２、タングステンシリサイド層１３、反射防止層（Ｓｉ
ＯＮ膜）１４、酸化層１５が堆積されている。従来の配
線加工方法について、図２、図６を参照して下記に説明
する。
【０００４】まず、図２に示すように、シリコン基板１
０上にＳｉＯ2 からなるゲート酸化膜１１を、例えば、
熱酸化法により１０ｎｍ程度の膜厚で形成する。ゲート
酸化膜１１の上層に、例えば、減圧下で化学気相蒸着
（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ）を行い、多結晶シリコン層１２を１００ｎ
ｍ程度の膜厚で形成する。
０上にＳｉＯ2 からなるゲート酸化膜１１を、例えば、
熱酸化法により１０ｎｍ程度の膜厚で形成する。ゲート
酸化膜１１の上層に、例えば、減圧下で化学気相蒸着
（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ）を行い、多結晶シリコン層１２を１００ｎ
ｍ程度の膜厚で形成する。
【０００５】多結晶シリコン層１２の上層にタングステ
ンシリサイド層１３を、減圧ＣＶＤ法により１００ｎｍ
程度の膜厚で形成し、さらに、常圧ＣＶＤ法によりＳｉ
Ｏ2からなる層間絶縁層１５を２５０ｎｍ程度の膜厚で
形成する。層間絶縁層１５上層にフォトレジスト１７を
堆積させた後、レジストパターニングを行い、ゲート電
極を形成する領域を除きレジストを除去する。
ンシリサイド層１３を、減圧ＣＶＤ法により１００ｎｍ
程度の膜厚で形成し、さらに、常圧ＣＶＤ法によりＳｉ
Ｏ2からなる層間絶縁層１５を２５０ｎｍ程度の膜厚で
形成する。層間絶縁層１５上層にフォトレジスト１７を
堆積させた後、レジストパターニングを行い、ゲート電
極を形成する領域を除きレジストを除去する。
【０００６】次に、レジスト１７をマスクとして層間絶
縁層１５及び反射防止層１４の異方性エッチングを、例
えば、ＣＦ4 ／ＣＨＦ3 ／Ａｒガスを用いたドライエッ
チングにより行う。
縁層１５及び反射防止層１４の異方性エッチングを、例
えば、ＣＦ4 ／ＣＨＦ3 ／Ａｒガスを用いたドライエッ
チングにより行う。
【０００７】エッチングの際、エッチングレートが周囲
に比較して相対的に高い部分では、被エッチング物の局
所的な消失がより早期に起こり、相対的に過剰になった
エッチング種が集中しやすくなるため、表面の浸食がよ
り大きくなる。
に比較して相対的に高い部分では、被エッチング物の局
所的な消失がより早期に起こり、相対的に過剰になった
エッチング種が集中しやすくなるため、表面の浸食がよ
り大きくなる。
【０００８】このようなローディング効果により、層間
絶縁層１５のエッチング部分の断面は図６に示すような
テーパ状となる。また、反射防止層１４については層間
絶縁層１５よりもエッチングレートが低いため、より傾
斜の大きいテーパ状となる。
絶縁層１５のエッチング部分の断面は図６に示すような
テーパ状となる。また、反射防止層１４については層間
絶縁層１５よりもエッチングレートが低いため、より傾
斜の大きいテーパ状となる。
【０００９】続いて、上記のようにエッチングされた層
間絶縁層１５をマスクとして、多結晶シリコン層１２及
びタングステンシリサイド層１３のエッチングを行い、
０．３５μｍまたは０．２５μｍ幅の所望のゲート配線
に加工する。上記のゲート配線を加工するためのエッチ
ングは、塩素ガスを主体としたドライエッチングにより
行う。
間絶縁層１５をマスクとして、多結晶シリコン層１２及
びタングステンシリサイド層１３のエッチングを行い、
０．３５μｍまたは０．２５μｍ幅の所望のゲート配線
に加工する。上記のゲート配線を加工するためのエッチ
ングは、塩素ガスを主体としたドライエッチングにより
行う。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
従来の配線加工方法によると、塩素ガスを用いて多結晶
シリコン層１２及びタングステンシリサイド層１３のド
ライエッチングを行う際、マスクである層間絶縁層１５
の断面から酸素が供給され、蒸気圧の高いＷＣｌx Ｏy
が生成するという問題がある。
従来の配線加工方法によると、塩素ガスを用いて多結晶
シリコン層１２及びタングステンシリサイド層１３のド
ライエッチングを行う際、マスクである層間絶縁層１５
の断面から酸素が供給され、蒸気圧の高いＷＣｌx Ｏy
が生成するという問題がある。
【００１１】ＷＣｌx Ｏy が生成するとタングステンシ
リサイド層１３が浸食され、タングステンシリサイド層
１３の側面上部にサイドエッチが生じることになる。図
６に示すように、層間絶縁層１５の断面がテーパ状の場
合、より断面積が大きく、過剰な酸素が供給されるため
サイドエッチが顕著となる。
リサイド層１３が浸食され、タングステンシリサイド層
１３の側面上部にサイドエッチが生じることになる。図
６に示すように、層間絶縁層１５の断面がテーパ状の場
合、より断面積が大きく、過剰な酸素が供給されるため
サイドエッチが顕著となる。
【００１２】ゲート配線のサイドエッチは、配線の断線
や短絡の要因となるだけでなく、上層配線層を形成する
場合に必要とされる、表面の平坦性を維持する上でも問
題となる。
や短絡の要因となるだけでなく、上層配線層を形成する
場合に必要とされる、表面の平坦性を維持する上でも問
題となる。
【００１３】本発明は上記の問題点を鑑みてなされたも
のであり、従って、本発明は、基板上に多結晶シリコン
層と高融点金属シリサイド層からなるゲート配線層とを
有する半導体装置において、高融点金属シリサイド層の
サイドエッチが低減され、良好な形状のゲート配線層が
形成されている半導体装置およびその製造方法を提供す
ることを目的とする。
のであり、従って、本発明は、基板上に多結晶シリコン
層と高融点金属シリサイド層からなるゲート配線層とを
有する半導体装置において、高融点金属シリサイド層の
サイドエッチが低減され、良好な形状のゲート配線層が
形成されている半導体装置およびその製造方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め本発明の半導体装置は、基板上に多結晶シリコン層と
高融点金属シリサイド層からなる少なくとも１層のゲー
ト配線層と、前記ゲート配線層上にシリコン酸化物から
なる層間絶縁層とを有する半導体装置において、前記層
間絶縁層の側面に窒化物からなるサイドウォールが形成
されていることを特徴とする。
め本発明の半導体装置は、基板上に多結晶シリコン層と
高融点金属シリサイド層からなる少なくとも１層のゲー
ト配線層と、前記ゲート配線層上にシリコン酸化物から
なる層間絶縁層とを有する半導体装置において、前記層
間絶縁層の側面に窒化物からなるサイドウォールが形成
されていることを特徴とする。
【００１５】これにより、層間絶縁層をマスクとし、フ
ッ素系ガスや塩素系ガス等のハロゲン系ガスを用いて多
結晶シリコン層と高融点金属シリサイド層のエッチング
を行う際、層間絶縁層側面からの酸素の供給が抑制され
る。
ッ素系ガスや塩素系ガス等のハロゲン系ガスを用いて多
結晶シリコン層と高融点金属シリサイド層のエッチング
を行う際、層間絶縁層側面からの酸素の供給が抑制され
る。
【００１６】そのため、ＷＦx Ｏy 等の高融点金属オキ
シフルオリド（ｏｘｙｆｌｕｏｒｉｄｅ）や、ＷＣｌx
Ｏy 等の高融点金属オキシクロリド（ｏｘｙｃｈｌｏｒ
ｉｄｅ）が生成しない。したがって、高融点金属シリサ
イド層のサイドエッチが低減され、良好なゲート配線形
状となる。
シフルオリド（ｏｘｙｆｌｕｏｒｉｄｅ）や、ＷＣｌx
Ｏy 等の高融点金属オキシクロリド（ｏｘｙｃｈｌｏｒ
ｉｄｅ）が生成しない。したがって、高融点金属シリサ
イド層のサイドエッチが低減され、良好なゲート配線形
状となる。
【００１７】本発明の半導体装置は、好適には、前記高
融点金属シリサイド層は、タングステンシリサイド層で
あることを特徴とする。これにより、抵抗率とショット
キー障壁高さが適当であり、かつシリコン酸化膜をエッ
チングする際のエッチングガスに対する耐性も有する高
融点金属シリサイド層を形成することができる。
融点金属シリサイド層は、タングステンシリサイド層で
あることを特徴とする。これにより、抵抗率とショット
キー障壁高さが適当であり、かつシリコン酸化膜をエッ
チングする際のエッチングガスに対する耐性も有する高
融点金属シリサイド層を形成することができる。
【００１８】本発明の半導体装置は、好適には、前記窒
化物の組成が主にＳｉ3 Ｎ4 であることを特徴とする。
これにより、安定性に優れ、均一性のよい窒化膜を形成
することができる。また、公知の種々の成膜方法から、
適宜、成膜方法を選択することができる。
化物の組成が主にＳｉ3 Ｎ4 であることを特徴とする。
これにより、安定性に優れ、均一性のよい窒化膜を形成
することができる。また、公知の種々の成膜方法から、
適宜、成膜方法を選択することができる。
【００１９】さらに、上記の目的を達成するため本発明
の半導体装置の製造方法は、基板上に多結晶シリコン層
と、前記多結晶シリコン層上層に高融点金属シリサイド
層を形成する工程と、前記高融点金属シリサイド層上に
シリコンからなる層間絶縁層を形成する工程と、前記層
間絶縁層上にレジストを堆積させて、ゲート配線のレジ
ストパターニングを行う工程と、前記レジストをマスク
として前記層間絶縁層をエッチングする工程と、全面に
窒化膜を堆積してから前記層間絶縁層側面を除き前記窒
化膜を除去した後、サイドウォールを形成する工程と、
前記サイドウォールを有する前記層間絶縁層をマスクと
して、前記多結晶シリコン層と高融点金属シリサイド層
をエッチングし、ゲート配線層を形成する工程とを有す
ることを特徴とする。
の半導体装置の製造方法は、基板上に多結晶シリコン層
と、前記多結晶シリコン層上層に高融点金属シリサイド
層を形成する工程と、前記高融点金属シリサイド層上に
シリコンからなる層間絶縁層を形成する工程と、前記層
間絶縁層上にレジストを堆積させて、ゲート配線のレジ
ストパターニングを行う工程と、前記レジストをマスク
として前記層間絶縁層をエッチングする工程と、全面に
窒化膜を堆積してから前記層間絶縁層側面を除き前記窒
化膜を除去した後、サイドウォールを形成する工程と、
前記サイドウォールを有する前記層間絶縁層をマスクと
して、前記多結晶シリコン層と高融点金属シリサイド層
をエッチングし、ゲート配線層を形成する工程とを有す
ることを特徴とする。
【００２０】これにより、フッ素系ガスや塩素系ガス等
のハロゲン系ガスを用いて多結晶シリコン層と高融点金
属シリサイド層のエッチングを行う際、層間絶縁層側面
からの酸素の供給が抑制され、高融点金属オキシフルオ
リドや高融点金属オキシクロリドが生成しないため、高
融点金属シリサイド層のサイドエッチが低減される。
のハロゲン系ガスを用いて多結晶シリコン層と高融点金
属シリサイド層のエッチングを行う際、層間絶縁層側面
からの酸素の供給が抑制され、高融点金属オキシフルオ
リドや高融点金属オキシクロリドが生成しないため、高
融点金属シリサイド層のサイドエッチが低減される。
【００２１】ゲート配線のサイドエッチが低減されるこ
とにより、配線の断線や短絡が抑制される。また、ゲー
ト配線形状が良好となるため、さらに表面に平坦化処理
を施した場合の平坦性も向上し、上層配線層を形成する
上で有利となる。
とにより、配線の断線や短絡が抑制される。また、ゲー
ト配線形状が良好となるため、さらに表面に平坦化処理
を施した場合の平坦性も向上し、上層配線層を形成する
上で有利となる。
【００２２】本発明の半導体装置の製造方法は、好適に
は、前記高融点金属シリサイド層がタングステンシリサ
イド層であることを特徴とする。これにより、適切な抵
抗率とショットキー障壁高さを有し、かつエッチングガ
スに対する耐性も有する高融点金属シリサイド層を形成
することができる。
は、前記高融点金属シリサイド層がタングステンシリサ
イド層であることを特徴とする。これにより、適切な抵
抗率とショットキー障壁高さを有し、かつエッチングガ
スに対する耐性も有する高融点金属シリサイド層を形成
することができる。
【００２３】本発明の半導体装置の製造方法は、好適に
は、前記窒化物の組成が主にＳｉ3Ｎ4 であることを特
徴とする。これにより、ＳｉＨ4 ／ＮＨ3 を原料ガスと
して、高温ＣＶＤ法、プラズマＣＶＤ法、レーザーＣＶ
Ｄ法等、公知の種々の成膜方法から適宜、成膜方法を選
択し、安定性に優れ、均一性のよい窒化膜を形成するこ
とができる。
は、前記窒化物の組成が主にＳｉ3Ｎ4 であることを特
徴とする。これにより、ＳｉＨ4 ／ＮＨ3 を原料ガスと
して、高温ＣＶＤ法、プラズマＣＶＤ法、レーザーＣＶ
Ｄ法等、公知の種々の成膜方法から適宜、成膜方法を選
択し、安定性に優れ、均一性のよい窒化膜を形成するこ
とができる。
【００２４】
【発明の実施の形態】以下に、本発明の半導体装置およ
びその製造方法の実施の形態について、図面を参照して
下記に説明する。
びその製造方法の実施の形態について、図面を参照して
下記に説明する。
【００２５】図１は、本実施形態の半導体装置の断面図
である。ゲート酸化膜（ＳｉＯ2 ）１１上に、多結晶シ
リコン層１２とタングステンシリサイド層１３の２層か
らなるＷポリサイド層がゲート電極として形成され、そ
の上層に反射防止膜（ＳｉＯＮ）１４が形成されてい
る。反射防止膜１４上層に層間絶縁層（ＳｉＯ2 ）１５
が形成され、反射防止膜１４及び層間絶縁層１５の側面
には、サイドウォール１６が形成されている。
である。ゲート酸化膜（ＳｉＯ2 ）１１上に、多結晶シ
リコン層１２とタングステンシリサイド層１３の２層か
らなるＷポリサイド層がゲート電極として形成され、そ
の上層に反射防止膜（ＳｉＯＮ）１４が形成されてい
る。反射防止膜１４上層に層間絶縁層（ＳｉＯ2 ）１５
が形成され、反射防止膜１４及び層間絶縁層１５の側面
には、サイドウォール１６が形成されている。
【００２６】次に、上記の本実施形態の半導体装置の製
造方法について説明する。まず、図２に示すように、シ
リコン基板１０上にゲート酸化膜１１を、例えば、パイ
ロジェニック酸化法により７ｎｍ程度の膜厚で形成す
る。
造方法について説明する。まず、図２に示すように、シ
リコン基板１０上にゲート酸化膜１１を、例えば、パイ
ロジェニック酸化法により７ｎｍ程度の膜厚で形成す
る。
【００２７】パイロジェニック酸化法は、水蒸気を酸化
種としてＳｉをＳｉＯ2 に酸化する加湿酸化法の一種で
あり、加湿酸化の再現性を向上させ、水蒸気量の管理を
不要にするため、純粋な水素を石英反応管内部で燃焼さ
せて水を生成させる方式である。
種としてＳｉをＳｉＯ2 に酸化する加湿酸化法の一種で
あり、加湿酸化の再現性を向上させ、水蒸気量の管理を
不要にするため、純粋な水素を石英反応管内部で燃焼さ
せて水を生成させる方式である。
【００２８】本実施形態では、例えば、反応管内部温度
を８５０℃として水素と酸素を反応させ、シリコン基板
の酸化を行う。パイロジェニック酸化法では、水素の燃
焼熱によりウェハ温度に分布ができないように配慮する
必要があり、水素及び酸素を導入するノズルとシリコン
基板との間に、石英バッファを設置する。
を８５０℃として水素と酸素を反応させ、シリコン基板
の酸化を行う。パイロジェニック酸化法では、水素の燃
焼熱によりウェハ温度に分布ができないように配慮する
必要があり、水素及び酸素を導入するノズルとシリコン
基板との間に、石英バッファを設置する。
【００２９】ゲート酸化膜１２の上層に、例えば、減圧
ＣＶＤ法により多結晶シリコン層１２を１００ｎｍ程度
の膜厚で形成する。減圧ＣＶＤ法は、例えば、ＳｉＨ4
を原料ガスとし、堆積温度を５５０℃として行う。
ＣＶＤ法により多結晶シリコン層１２を１００ｎｍ程度
の膜厚で形成する。減圧ＣＶＤ法は、例えば、ＳｉＨ4
を原料ガスとし、堆積温度を５５０℃として行う。
【００３０】原料ガスとしてはＳｉＨ4 の他、ＳｉＨＣ
ｌ3 やＳｉＨ2 Ｃｌ2 等のハロゲン化物やテトラエトキ
シシラン（ＴＥＯＳ）等の有機オキシシランを用いるこ
ともできる。
ｌ3 やＳｉＨ2 Ｃｌ2 等のハロゲン化物やテトラエトキ
シシラン（ＴＥＯＳ）等の有機オキシシランを用いるこ
ともできる。
【００３１】多結晶シリコン層１２の上層にタングステ
ンシリサイド層１３を、減圧ＣＶＤ法により１００ｎｍ
程度の膜厚で形成する。本実施形態では、例えば、原料
ガスをＷＦ6 ／ＳｉＨ2 Ｃｌ2 とし、堆積温度を６８０
℃とする。
ンシリサイド層１３を、減圧ＣＶＤ法により１００ｎｍ
程度の膜厚で形成する。本実施形態では、例えば、原料
ガスをＷＦ6 ／ＳｉＨ2 Ｃｌ2 とし、堆積温度を６８０
℃とする。
【００３２】高融点金属シリサイドには、例えば、Ｔｉ
Ｓｉ、ＴｉＳｉ2 等のチタンシリサイド、Ｔａ2 Ｓｉ、
ＴａＳｉ2 等のタンタルシリサイド、ＷＳｉ2 、Ｗ5 Ｓ
ｉ3等のタングステンシリサイド、ＭｏＳｉ2 、Ｍｏ5
Ｓｉ3 等のモリブデンシリサイド等、多種のシリサイド
がある。
Ｓｉ、ＴｉＳｉ2 等のチタンシリサイド、Ｔａ2 Ｓｉ、
ＴａＳｉ2 等のタンタルシリサイド、ＷＳｉ2 、Ｗ5 Ｓ
ｉ3等のタングステンシリサイド、ＭｏＳｉ2 、Ｍｏ5
Ｓｉ3 等のモリブデンシリサイド等、多種のシリサイド
がある。
【００３３】前記高融点金属シリサイドを選択する上で
は、シリサイドの抵抗率とショットキー障壁高さが重要
である。タングステンシリサイドを用いることにより、
上記の要件を満たし、かつシリコン酸化膜エッチングガ
スに対する耐性も有する高融点金属シリサイド層を形成
することができる。
は、シリサイドの抵抗率とショットキー障壁高さが重要
である。タングステンシリサイドを用いることにより、
上記の要件を満たし、かつシリコン酸化膜エッチングガ
スに対する耐性も有する高融点金属シリサイド層を形成
することができる。
【００３４】タングステンシリサイド層１３の上層に、
反射防止層１４としてＳｉＯＮ膜を形成する。ＳｉＯＮ
膜を形成するには、シリコン窒化膜の原料ガスであるＳ
ｉＨ4 ／ＮＨ3 に酸素あるいは酸化物ガスを混入させ、
例えば、プラズマＣＶＤ法を行う。
反射防止層１４としてＳｉＯＮ膜を形成する。ＳｉＯＮ
膜を形成するには、シリコン窒化膜の原料ガスであるＳ
ｉＨ4 ／ＮＨ3 に酸素あるいは酸化物ガスを混入させ、
例えば、プラズマＣＶＤ法を行う。
【００３５】原料ガスとしてはＳｉＨ4 の他、ＳｉＣｌ
4 、ＳｉＨ2 Ｃｌ2 等のシリコンのハロゲン化物を用い
ることもできる。酸化の原料ガスとしては、Ｏ2 、Ｎ
Ｏ、Ｎ2 Ｏ、ＣＯ2 等を用いることができる。
4 、ＳｉＨ2 Ｃｌ2 等のシリコンのハロゲン化物を用い
ることもできる。酸化の原料ガスとしては、Ｏ2 、Ｎ
Ｏ、Ｎ2 Ｏ、ＣＯ2 等を用いることができる。
【００３６】反射防止層１４は、フォトリソグラフィの
解像度を向上させる目的で設けられる。特に、高圧水銀
ランプのｉ線（３６５ｎｍ）やＫｒＦエキシマーレーザ
ー光（２４９ｎｍ）のような短波長（紫外域）の露光光
源を用いて、線幅０．４μｍ以下の微細なレジストマス
クを形成する場合は、反射防止膜の使用がほぼ必須とな
る。
解像度を向上させる目的で設けられる。特に、高圧水銀
ランプのｉ線（３６５ｎｍ）やＫｒＦエキシマーレーザ
ー光（２４９ｎｍ）のような短波長（紫外域）の露光光
源を用いて、線幅０．４μｍ以下の微細なレジストマス
クを形成する場合は、反射防止膜の使用がほぼ必須とな
る。
【００３７】多層配線形成において高集積化・微細化を
図る場合、リソグラフィ・エッチング技術におけるパタ
ーン幅の制御精度と合わせ精度が、微細化の限界を決め
る要因となる。多層配線においては下地基板の段差や反
射に起因して解像度、合わせ精度が著しく低下する。
図る場合、リソグラフィ・エッチング技術におけるパタ
ーン幅の制御精度と合わせ精度が、微細化の限界を決め
る要因となる。多層配線においては下地基板の段差や反
射に起因して解像度、合わせ精度が著しく低下する。
【００３８】下地基板が乱反射面である場合、入射光が
散乱してリソグラフィのパターンが劣化する。また、下
地の段差側面における反射では、段差隣接部でパターン
の劣化が起こる。このようなパターンの劣化により解像
度が低下する。
散乱してリソグラフィのパターンが劣化する。また、下
地の段差側面における反射では、段差隣接部でパターン
の劣化が起こる。このようなパターンの劣化により解像
度が低下する。
【００３９】上記のような反射による解像度の低下を防
ぐため、基板とレジストの間に紫外域において良好な吸
光特性をもつ反射防止材料あるいは低反射の材料からな
る層を形成し、表面の反射率を低減させる。
ぐため、基板とレジストの間に紫外域において良好な吸
光特性をもつ反射防止材料あるいは低反射の材料からな
る層を形成し、表面の反射率を低減させる。
【００４０】反射防止層１４としては本実施例のＳｉＯ
Ｎ膜の他、例えば、染料を含んだ有機塗布膜、多結晶シ
リコン、低反射加工されたアルミニウム膜、カルコゲナ
ートガラス（例えば、ＳｅＧｅカルコゲン）、窒化チタ
ン等の無機材料を用いることができる。
Ｎ膜の他、例えば、染料を含んだ有機塗布膜、多結晶シ
リコン、低反射加工されたアルミニウム膜、カルコゲナ
ートガラス（例えば、ＳｅＧｅカルコゲン）、窒化チタ
ン等の無機材料を用いることができる。
【００４１】さらに、反射防止層１４の上層に、常圧Ｃ
ＶＤ法によりＳｉＯ2 からなる層間絶縁層１５を２５０
ｎｍ程度の膜厚で形成する。常圧ＣＶＤ法は、例えば、
ＳｉＨ4 を原料ガスとし、堆積温度４３０℃で行う。層
間絶縁層１５上層にフォトレジスト１７を堆積させた
後、レジストパターニングを行う。
ＶＤ法によりＳｉＯ2 からなる層間絶縁層１５を２５０
ｎｍ程度の膜厚で形成する。常圧ＣＶＤ法は、例えば、
ＳｉＨ4 を原料ガスとし、堆積温度４３０℃で行う。層
間絶縁層１５上層にフォトレジスト１７を堆積させた
後、レジストパターニングを行う。
【００４２】次に、図３に示すように、レジスト１７を
マスクとして異方性エッチングを行い、ゲート電極部分
以外の反射防止膜１４及び層間絶縁層１５を除去する。
層間絶縁層１５及び反射防止膜１４のエッチングは、例
えば、ＣＦ4 ／ＣＨＦ3 ／Ａｒガスを用いたドライエッ
チング（リアクティブイオンエッチング法；ＲＩＥ）に
より行うことができる。
マスクとして異方性エッチングを行い、ゲート電極部分
以外の反射防止膜１４及び層間絶縁層１５を除去する。
層間絶縁層１５及び反射防止膜１４のエッチングは、例
えば、ＣＦ4 ／ＣＨＦ3 ／Ａｒガスを用いたドライエッ
チング（リアクティブイオンエッチング法；ＲＩＥ）に
より行うことができる。
【００４３】レジスト１７を剥離し、サイドウォールを
形成するための窒化膜１８（例えば、Ｓｉ3 Ｎ4 ）を、
例えば、減圧ＣＶＤ法により、ウェハ全面に２０ｎｍ程
度の膜厚で形成する。窒化膜１８の堆積初期において
は、成膜表面に付着している自然酸化膜や不完全反応の
影響を受け、化学量論的な組成（Ｓｉ3 Ｎ4 ）からのず
れが生じやすい。
形成するための窒化膜１８（例えば、Ｓｉ3 Ｎ4 ）を、
例えば、減圧ＣＶＤ法により、ウェハ全面に２０ｎｍ程
度の膜厚で形成する。窒化膜１８の堆積初期において
は、成膜表面に付着している自然酸化膜や不完全反応の
影響を受け、化学量論的な組成（Ｓｉ3 Ｎ4 ）からのず
れが生じやすい。
【００４４】特に、ＣＶＤ法で膜厚２０ｎｍ以下の窒化
膜を成膜する場合には組成のずれが顕著となり、混入酸
素の増加や、それに伴う屈折率の低下、さらにエッチン
グレートの増大が起こる。したがって、窒化膜１８の膜
厚の下限は２０ｎｍとする。また、シリコン窒化膜はシ
リコン酸化膜に比較して、膜の成長速度が著しく遅く、
膜の堆積に長時間を要するため、膜厚は２０ｎｍ程度と
する。
膜を成膜する場合には組成のずれが顕著となり、混入酸
素の増加や、それに伴う屈折率の低下、さらにエッチン
グレートの増大が起こる。したがって、窒化膜１８の膜
厚の下限は２０ｎｍとする。また、シリコン窒化膜はシ
リコン酸化膜に比較して、膜の成長速度が著しく遅く、
膜の堆積に長時間を要するため、膜厚は２０ｎｍ程度と
する。
【００４５】原料ガスとしては、例えば、ＳｉＨ4 、Ｓ
ｉＨＣｌ3 、ＳｉＨ2 Ｃｌ2 、ＳｉＨ3 Ｃｌ、ＳｉＣｌ
4 、ＳｉＢｒ4 等のシリコン水素化物またはハロゲン化
物に、窒化ガスとしてＮＨ3 、Ｎ2 Ｈ4 やＮ2 を、キャ
リアガスとしてＨ2 、Ａｒ等を混合させて用いる。
ｉＨＣｌ3 、ＳｉＨ2 Ｃｌ2 、ＳｉＨ3 Ｃｌ、ＳｉＣｌ
4 、ＳｉＢｒ4 等のシリコン水素化物またはハロゲン化
物に、窒化ガスとしてＮＨ3 、Ｎ2 Ｈ4 やＮ2 を、キャ
リアガスとしてＨ2 、Ａｒ等を混合させて用いる。
【００４６】窒化ガスとしては、Ｎ2 はＮＨ3 よりも反
応性が低いため、より高温で成膜する必要がある。Ｎ2
を用いて窒化した場合には、Ｓｉ3 Ｎ4 中の酸素含有量
が高くなるという欠点もある。ヒドラジン（Ｎ2 Ｈ4 ）
を用いるとＮＨ3 よりも低温化を図れるが、高純度のも
のを得にくいので、通常、ＮＨ3 が用いられる。
応性が低いため、より高温で成膜する必要がある。Ｎ2
を用いて窒化した場合には、Ｓｉ3 Ｎ4 中の酸素含有量
が高くなるという欠点もある。ヒドラジン（Ｎ2 Ｈ4 ）
を用いるとＮＨ3 よりも低温化を図れるが、高純度のも
のを得にくいので、通常、ＮＨ3 が用いられる。
【００４７】Ｓｉ−Ｎ結合よりもＳｉ−Ｏ結合の方が安
定であるため、シリコン窒化膜は、特に高温において徐
々に酸化され、酸化が促進される条件下においては、最
終的には膜全体がＳｉＯ2 に変換される。したがって、
窒化膜１８は層間絶縁層（ＳｉＯ2 ）１５からの酸素の
供給を遮断するだけでなく、Ｓｉ−Ｏ結合の形成による
酸素の捕捉も行うため、酸化阻止能が大きい。
定であるため、シリコン窒化膜は、特に高温において徐
々に酸化され、酸化が促進される条件下においては、最
終的には膜全体がＳｉＯ2 に変換される。したがって、
窒化膜１８は層間絶縁層（ＳｉＯ2 ）１５からの酸素の
供給を遮断するだけでなく、Ｓｉ−Ｏ結合の形成による
酸素の捕捉も行うため、酸化阻止能が大きい。
【００４８】続いて、例えば、ＣＦ4 ／Ａｒガスを用い
たドライエッチングにより、上層２０ｎｍ分の窒化膜１
８に対して全面エッチバックを行うと、図４に示すよう
にＳｉ3 Ｎ4 からなるサイドウォール１６を有する形状
となる。
たドライエッチングにより、上層２０ｎｍ分の窒化膜１
８に対して全面エッチバックを行うと、図４に示すよう
にＳｉ3 Ｎ4 からなるサイドウォール１６を有する形状
となる。
【００４９】サイドウォール１６を有する層間絶縁層１
５をエッチングマスクとして、塩素ガスを主体としたド
ライエッチングにより、多結晶シリコン層１２及びタン
グステンシリサイド層１３を所望のゲートパターンに加
工する。ゲート配線の幅は、０．３５μｍまたはそれ以
下とすることができる。
５をエッチングマスクとして、塩素ガスを主体としたド
ライエッチングにより、多結晶シリコン層１２及びタン
グステンシリサイド層１３を所望のゲートパターンに加
工する。ゲート配線の幅は、０．３５μｍまたはそれ以
下とすることができる。
【００５０】ゲート配線の加工を行う際、層間絶縁層１
５の側面が窒化膜からなるサイドウォール１６によって
被覆されているため、タングステンポリサイド直上から
の酸素の過剰な供給がなく、タングステンシリサイド層
１３上部のサイドエッチが抑制され、図１に断面図を示
す構造となる。
５の側面が窒化膜からなるサイドウォール１６によって
被覆されているため、タングステンポリサイド直上から
の酸素の過剰な供給がなく、タングステンシリサイド層
１３上部のサイドエッチが抑制され、図１に断面図を示
す構造となる。
【００５１】本発明の半導体装置およびその製造方法
は、上記の実施の形態に限定されない。例えば、各層の
成膜方法や成膜条件、原料ガス等、適宜変更することが
できる。その他、本発明の要旨を逸脱しない範囲で、種
々の変更が可能である。
は、上記の実施の形態に限定されない。例えば、各層の
成膜方法や成膜条件、原料ガス等、適宜変更することが
できる。その他、本発明の要旨を逸脱しない範囲で、種
々の変更が可能である。
【００５２】
【発明の効果】本発明の半導体装置によれば、フッ素系
ガスや塩素系ガス等のハロゲン系ガスを用いて多結晶シ
リコン層と高融点金属シリサイド層のエッチングを行う
際、層間絶縁層側面からの酸素の供給が抑制されるた
め、ＷＦx Ｏy やＷＣｌx Ｏy 等が生成せず、高融点金
属シリサイド層のサイドエッチが低減される。したがっ
て、良好な形状のゲート配線層が形成される。
ガスや塩素系ガス等のハロゲン系ガスを用いて多結晶シ
リコン層と高融点金属シリサイド層のエッチングを行う
際、層間絶縁層側面からの酸素の供給が抑制されるた
め、ＷＦx Ｏy やＷＣｌx Ｏy 等が生成せず、高融点金
属シリサイド層のサイドエッチが低減される。したがっ
て、良好な形状のゲート配線層が形成される。
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体装置の製造工程を示す断面図で
ある。
ある。
【図３】本発明の半導体装置の製造工程を示す断面図で
ある。
ある。
【図４】本発明の半導体装置の製造工程を示す断面図で
ある。
ある。
【図５】従来例の半導体装置の断面図である。
【図６】従来例の半導体装置の製造工程を示す断面図で
ある。
ある。
１０…基板、１１…ゲート酸化膜、１２…多結晶シリコ
ン層、１３…タングステンシリサイド層、１４…反射防
止層、１５…層間絶縁層、１６…サイドウォール、１７
…フォトレジスト、１８…窒化膜。
ン層、１３…タングステンシリサイド層、１４…反射防
止層、１５…層間絶縁層、１６…サイドウォール、１７
…フォトレジスト、１８…窒化膜。
Claims (8)
- 【請求項１】基板上に、多結晶シリコン層と高融点金属
シリサイド層からなる少なくとも１層のゲート配線層
と、 前記ゲート配線層上に、シリコン酸化物からなる層間絶
縁層とを有する半導体装置において、 前記層間絶縁層の側面に、窒化物からなるサイドウォー
ルが形成されている半導体装置。 - 【請求項２】前記高融点金属シリサイド層は、タングス
テンシリサイド層である請求項１記載の半導体装置。 - 【請求項３】前記窒化物の組成が、主にＳｉ3 Ｎ4 であ
る請求項１記載の半導体装置。 - 【請求項４】前記窒化物の組成が、主にＳｉ3 Ｎ4 であ
る請求項２記載の半導体装置。 - 【請求項５】基板上に、少なくとも１層の多結晶シリコ
ン層と、該多結晶シリコン層上層に高融点金属シリサイ
ド層を形成する工程と、 前記高融点金属シリサイド層上に、シリコン酸化物から
なる層間絶縁層を形成する工程と、 前記層間絶縁層上にレジストを堆積させて、ゲート配線
のレジストパターニングを行う工程と、 前記レジストをマスクとして、前記層間絶縁層をエッチ
ングする工程と、 全面に窒化膜を堆積してから、前記層間絶縁層側面を除
き前記窒化膜を除去した後、前記層間絶縁層にサイドウ
ォールを形成する工程と前記サイドウォールを有する前
記層間絶縁層をマスクとして、前記多結晶シリコン層と
高融点金属シリサイド層をエッチングし、ゲート配線層
を形成する工程とを有する半導体装置の製造方法。 - 【請求項６】前記多結晶シリコン層と高融点金属シリサ
イド層をエッチングするエッチングガスは、ハロゲン化
物を含有する請求項５記載の半導体装置の製造方法。 - 【請求項７】前記高融点金属シリサイド層は、タングス
テンシリサイド層である請求項５記載の半導体装置の製
造方法。 - 【請求項８】前記窒化物の組成が、主にＳｉ3 Ｎ4 であ
る請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33022197A JPH11162869A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33022197A JPH11162869A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162869A true JPH11162869A (ja) | 1999-06-18 |
Family
ID=18230215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33022197A Pending JPH11162869A (ja) | 1997-12-01 | 1997-12-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056356A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100953034B1 (ko) | 2008-02-21 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
-
1997
- 1997-12-01 JP JP33022197A patent/JPH11162869A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056356A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100953034B1 (ko) | 2008-02-21 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368390B2 (en) | Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process | |
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| US6429538B1 (en) | Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing | |
| US6458689B2 (en) | Use of PE-SiON or PE-Oxide for contact or via photo and for defect reduction with oxide and w chemical-mechanical polish | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| US5677111A (en) | Process for production of micropattern utilizing antireflection film | |
| US7410897B2 (en) | Contact plug processing and a contact plug | |
| US6211078B1 (en) | Method of improving resist adhesion for use in patterning conductive layers | |
| JP3422580B2 (ja) | 半導体装置の製造方法 | |
| JPH10163107A (ja) | （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| US6153541A (en) | Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current | |
| US7109101B1 (en) | Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same | |
| KR100471408B1 (ko) | 반도체 소자의 금속선 패터닝 방법 | |
| JPH11162869A (ja) | 半導体装置およびその製造方法 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| KR100326954B1 (ko) | 반도체기기 제조방법 | |
| JP2000021860A (ja) | 半導体装置およびその製造方法 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20030027628A (ko) | 반도체소자를 위한 건식 식각방법 | |
| US20020123231A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| JPH0846188A (ja) | 半導体装置 |